[go: up one dir, main page]

TWI812095B - 感測裝置、感測裝置的製作方法以及電子裝置 - Google Patents

感測裝置、感測裝置的製作方法以及電子裝置 Download PDF

Info

Publication number
TWI812095B
TWI812095B TW111110498A TW111110498A TWI812095B TW I812095 B TWI812095 B TW I812095B TW 111110498 A TW111110498 A TW 111110498A TW 111110498 A TW111110498 A TW 111110498A TW I812095 B TWI812095 B TW I812095B
Authority
TW
Taiwan
Prior art keywords
opening
layer
sensing
sensing device
planarization layer
Prior art date
Application number
TW111110498A
Other languages
English (en)
Other versions
TW202306040A (zh
Inventor
劉侑宗
李淂裕
Original Assignee
群創光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 群創光電股份有限公司 filed Critical 群創光電股份有限公司
Publication of TW202306040A publication Critical patent/TW202306040A/zh
Application granted granted Critical
Publication of TWI812095B publication Critical patent/TWI812095B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/024—Manufacture or treatment of image sensors covered by group H10F39/12 of coatings or optical elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/198—Contact-type image sensors [CIS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/805—Coatings
    • H10F39/8057—Optical shielding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/806—Optical elements or arrangements associated with the image sensors
    • H10F39/8063—Microlenses
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/042—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/042—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means
    • G06F3/0421—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means by interrupting or reflecting a light beam, e.g. optical touch-screen
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1318—Sensors therefor using electro-optical elements or layers, e.g. electroluminescent sensing

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electrophonic Musical Instruments (AREA)
  • Measuring Fluid Pressure (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)

Abstract

本揭露提供一種感測裝置的製作方法，包含：提供基板；形成電路元件於基板上；形成一感測元件於基板上；形成平坦化層於感測元件以及電路元件上；形成第一開口於平坦化層，第一開口與電路元件重疊；以及形成第二開口於平坦化層，第二開口與感測元件重疊，並且，第一開口與第二開口係藉由不同的製程所形成。本揭露亦提供一種感測裝置以及一種包含前述感測裝置的電子裝置。

Description

感測裝置、感測裝置的製作方法以及電子裝置
本揭露係有關於感測裝置，且特別係有關於可改善感測裝置的靈敏度之感測裝置的製作方法。
光學感測裝置廣泛地應用於智慧型手機、穿戴式裝置等消費電子產品，已成為現代社會不可或缺的必需品。隨著這類消費電子產品的蓬勃發展，消費者對這些產品的品質、功能或價格抱有很高的期望。
光學感測裝置中的感測元件可將接收的光線轉換為電訊號，產生的電訊號可傳輸至光學感測裝置中的驅動元件以及邏輯電路等進行處理以及分析。一般而言，感測元件的靈敏度受到量子效率(quantum efficiency)以及光電轉換效率等影響，而光電轉換效率主要受到感測元件的等效電容影響。
為了改善感測裝置的效能，發展出可進一步改善感測元件的靈敏度的感測裝置的製作方法(例如，微縮化感測元件的使得其等效電容降低的製程)仍為目前業界致力研究的課題之一。
根據本揭露一些實施例，提供一種感測裝置的製作方法，包含：提供基板；形成電路元件於基板上；形成一感測元件於基板上；形成平坦化層於感測元件以及電路元件上；形成第一開口於平坦化層，第一開口與電路元件重疊；以及形成第二開口於平坦化層，第二開口與感測元件重疊，並且，第一開口與第二開口係藉由不同的製程所形成。
根據本揭露一些實施例，提供一種感測裝置，包含基板、電路元件、感測元件以及平坦化層，電路元件設置於基板上，感測元件設置於基板上，平坦化層設置於感測元件以及電路元件上，平坦化層包含第一開口以及第二開口，第一開口與電路元件重疊，第二開口與感測元件重疊。並且，第一開口的側壁相對於基板的平面具有第一角度，第二開口的側壁相對於基板的平面具有第二角度，且第一角度小於第二角度。
根據本揭露一些實施例，提供一種電子裝置，包含顯示裝置以及前述的感測裝置，感測裝置設置於顯示裝置下方。
為讓本揭露之特徵或優點能更明顯易懂，下文特舉出一些實施例，並配合所附圖式，作詳細說明如下。
以下針對本揭露實施例的感測裝置的製作方法、感測裝置以及電子裝置作詳細說明。應了解的是，以下之敘述提供許多不同的實施例，用以實施本揭露一些實施例之不同態樣。以下所述特定的元件及排列方式僅為簡單清楚描述本揭露一些實施例。當然，這些僅用以舉例而非本揭露之限定。此外，在不同實施例中可能使用類似及/或對應的標號標示類似及/或對應的元件，以清楚描述本揭露。然而，這些類似及/或對應的標號的使用僅為了簡單清楚地敘述本揭露一些實施例，不代表所討論之不同實施例及/或結構之間具有任何關連性。
應理解的是，實施例中可能使用相對性用語，例如「較低」或「底部」或「較高」或「頂部」，以描述圖式的一個元件對於另一元件的相對關係。可理解的是，如果將圖式的裝置翻轉使其上下顛倒，則所敘述在「較低」側的元件將會成為在「較高」側的元件。本揭露實施例可配合圖式一併理解，本揭露之圖式亦被視為揭露說明之一部分。應理解的是，本揭露之圖式並未按照比例繪製，事實上，可能任意的放大或縮小元件的尺寸以便清楚表現出本揭露的特徵。
再者，當述及一第一材料層位於一第二材料層上或之上時，可能包含第一材料層與第二材料層直接接觸之情形或第一材料層與第二材料層之間可能不直接接觸，亦即第一材料層與第二材料層之間可能間隔有一或更多其它材料層之情形。但若第一材料層直接位於第二材料層上時，即表示第一材料層與第二材料層直接接觸之情形。
此外，應理解的是，說明書與申請專利範圍中所使用的序數例如「第一」、「第二」等之用詞用以修飾元件，其本身並不意含及代表該(或該些)元件有任何之前的序數，也不代表某一元件與另一元件的順序、或是製造方法上的順序，該些序數的使用僅用來使具有某命名的元件得以和另一具有相同命名的元件能作出清楚區分。申請專利範圍與說明書中可不使用相同用詞，例如，說明書中的第一元件在申請專利範圍中可能為第二元件。
在本揭露一些實施例中，關於接合、連接之用語例如「連接」、「互連」等，除非特別定義，否則可指兩個結構係直接接觸，或者亦可指兩個結構並非直接接觸，其中有其它結構設於此兩個結構之間。且此關於接合、連接之用語亦可包含兩個結構都可移動，或者兩個結構都固定之情況。此外，用語「電性連接」或「電性耦接」包含任何直接及間接的電性連接手段。
於文中，「約」、「實質上」之用語通常表示在一給定值或範圍的10%內、或5%內、或3%之內、或2%之內、或1%之內、或0.5%之內。在此給定的數量為大約的數量，亦即在沒有特定說明「約」、「實質上」的情況下，仍可隱含「約」、「實質上」之含義。用語「範圍介於第一數值及第二數值之間」表示所述範圍包含第一數值、第二數值以及它們之間的其它數值。
應理解的是，以下所舉實施例可以在不脫離本揭露的精神下，可將數個不同實施例中的特徵進行替換、重組、結合以完成其它實施例。各實施例間特徵只要不違背發明精神或相衝突，均可任意結合搭配使用。
除非另外定義，在此使用的全部用語(包含技術及科學用語)具有與本揭露所屬技術領域中具有通常知識者通常理解的相同涵義。能理解的是，這些用語例如在通常使用的字典中定義用語，應被解讀成具有與相關技術及本揭露的背景或上下文一致的意思，而不應以一理想化或過度正式的方式解讀，除非在本揭露實施例有特別定義。
平坦化層材料廣泛地被使用於半導體以及面板製程，按照材料特性可以分為非光敏性(non-photosensitive)以及光敏性(photosensitive)。非光敏性的平坦化層材料需藉由蝕刻製程進行圖案化，其可以達成尺寸較小的開口，但平坦化層的厚度無法太厚，因此於平坦性以及雜散電容的表現較差。光敏性的平坦化層材料藉由曝光與顯影製程即可進行圖案化，因此平坦化層的厚度可以比較厚、減少雜散電容的產生，但形成小尺寸開口的能力較差，於高解析度的產品應用受限。
根據本揭露實施例，提供的感測裝置的製作方法包含使用不同的圖案化製程於平坦化層的特定位置形成開口，可以綜合地改善平坦化層的平坦性、厚度以及開口的解析度，藉此可以微縮化感測元件的尺寸、減少雜散電容的產生，因此可以降低感測元件的等效電容，改善感測元件的靈敏度或提升感測裝置的整體效能。
請參照第1A圖至第1E圖，第1A圖至第1E圖顯示根據本揭露一些實施例中，於不同的製程階段中的感測裝置10A的剖面結構示意圖。應理解的是，根據一些實施例，可於感測裝置10A的製作方法進行前、進行中及/或進行後提供額外的操作步驟。根據一些實施例，所述的一些操作步驟可能被取代或省略。根據一些實施例，所述的一些操作步驟的順序為可互換的。
首先，請參照第1A圖，提供基板102。根據一些實施例，可形成結構層100A於基板102上。根據一些實施例，可於形成結構層100A之前，先形成緩衝層(未繪示)於基板102上，接著再形成結構層100A於緩衝層上。根據一些實施例，結構層100A可包含薄膜電晶體，例如圖式中繪示的薄膜電晶體TR1、薄膜電晶體TR2以及薄膜電晶體TR3，且結構層100A可包含與薄膜電晶體電性連接的導電元件及訊號線、形成於導電元件之間的絕緣層、以及平坦化層等。根據一些實施例，訊號線例如可包含電流訊號線、電壓訊號線、高頻訊號線、低頻訊號線，且訊號線可傳遞元件工作電壓(VDD)、公共接地端電壓(VSS)、或是驅動元件端電壓，本揭露不以此為限。
根據一些實施例，薄膜電晶體可包含開關電晶體(switching transistor)、驅動電晶體、重置電晶體(reset transistor)、電晶體放大器(transistor amplifier)或其它合適的薄膜電晶體。具體而言，根據一些實施例，薄膜電晶體TR1可為重置電晶體，薄膜電晶體TR2可為電晶體放大器或源極隨耦器(source follower)，薄膜電晶體TR3可為開關電晶體，但不限於此。
應理解的是，薄膜電晶體的數量不限於圖中所繪示者，根據不同的實施例，感測裝置10A可具有其它合適數量或種類的薄膜電晶體。再者，薄膜電晶體的種類可包含上閘極(top gate)薄膜電晶體、下閘極(bottom gate)薄膜電晶體、雙閘極(dual gate或double gate)薄膜電晶體或前述之組合。根據一些實施例，薄膜電晶體可進一步與電容元件電性連接，但不限於此。再者，薄膜電晶體可包含至少一個半導體層、閘極介電層以及閘極電極層。根據一些實施例，半導體層的材料可包括非晶矽、多晶矽或金屬氧化物。且不同的薄膜電晶體可包含不同的半導體材料。例如薄膜電晶體TR1或薄膜電晶體TR3的半導體材料為金屬氧化物，薄膜電晶體TR2的半導體材料為多晶矽。根據一些實施例，薄膜電晶體TR1、薄膜電晶體TR2與薄膜電晶體TR3的半導體材料皆為多晶矽。薄膜電晶體可以本技術領域中具有通常知識者所熟知的各種形式存在，關於薄膜電晶體的詳細結構於此便不再贅述。
再者，如第1A圖所示，根據一些實施例，結構層100A可包含接合結構BP，接合結構BP可作為感測裝置10A的外部引線接合區(outer lead bonding area，OLB)。詳細而言，接合結構BP可包含一部分的導電層106a以及導電層106b。根據一些實施例，覆晶薄膜(chip on film，COF)可藉由導電膠與接合結構BP電性連接。
根據一些實施例，基板102可包含可撓式基板、剛性基板或前述之組合，但不限於此。根據一些實施例，基板102的材料可包含玻璃、石英、藍寶石(sapphire)、陶瓷、聚醯亞胺(polyimide，PI)、聚碳酸酯(polycarbonate，PC)、聚對苯二甲酸乙二酯(polyethylene terephthalate，PET)、聚丙烯(polypropylene，PP)、其它合適的材料或前述之組合，但不限於此。再者，根據一些實施例，基板102可包含金屬-玻璃纖維複合板材、或金屬-陶瓷複合板材，但不限於此。此外，基板102的透光率不加以限制，亦即，基板102可為透光基板、半透光基板或不透光基板。
接著，可形成電路元件CE於基板102上。根據一些實施例，電路元件CE可用以提供共同電壓訊號，例如，電路元件CE可與系統電壓線電性連接，或者與接合結構BP電性連接。如第1A圖所示，電路元件CE可為金屬堆疊結構，可包含複數層金屬層別，例如，一部分的導電層106a以及導電層106b。
詳細而言，可藉由圖案化製程移除結構層100A中的一部分的閘極介電層以及介電層以形成通孔V1，接著形成導電層106a於通孔V1中，之後再形成鈍化層104a於導電層106a上方。接著，可形成平坦化層108a於鈍化層104a上方，且平坦化層108a覆蓋前述導電層106a以及鈍化層104a。再者，可藉由圖案化製程移除一部分的平坦化層108a，使得平坦化層108a覆蓋薄膜電晶體TR1、薄膜電晶體TR2以及薄膜電晶體TR3，但未覆蓋接合結構BP。接著，可藉由圖案化製程移除一部分的平坦化層108a以形成通孔V2，接著形成鈍化層104b1於平坦化層108a上以及通孔V2中，之後再形成導電層106b於鈍化層104b1上以及通孔V2中。
如第1A圖所示，一部分的導電層106b可穿過平坦化層108a以及鈍化層104b1與導電層106a電性連接，而導電層106a例如可穿過閘極介電層(未標示)以及介電層(未標示)與薄膜電晶體TR1的半導體層電性連接，再者，另一部分的導電層106b可作為接合結構BP與其它結構接合的位點，但不限於此。
根據一些實施例，鈍化層104a以及鈍化層104b1可具有單層或多層結構，鈍化層104a以及鈍化層104b1的材料可包含無機材料、有機材料、或前述之組合，但不限於此。例如，無機材料可包含氮化矽、氧化矽、氮氧化矽、其它合適的材料、或前述之組合，但不限於此。例如，有機材料可包含聚對苯二甲酸乙二酯(polyethylene terephthalate，PET)、聚乙烯(polyethylene，PE)、聚醚碸(polyethersulfone，PES)、聚碳酸酯(polycarbonate，PC)、聚甲基丙烯酸甲酯(polymethylmethacrylate，PMMA)、聚醯亞胺(polyimide，PI)、其它合適的材料、或前述之組合，但不限於此。
根據一些實施例，可藉由塗佈製程、化學氣相沉積製程、物理氣相沉積製程、印刷製程、蒸鍍製程、濺鍍製程、其它合適的製程、或前述之組合形成鈍化層104a以及鈍化層104b1。化學氣相沉積製程例如可包含低壓化學氣相沉積製程(LPCVD)、低溫化學氣相沉積製程(LTCVD)、快速升溫化學氣相沉積製程(RTCVD)、電漿輔助化學氣相沉積製程(PECVD)或原子層沉積製程(ALD)等，但不限於此。物理氣相沉積製程例如可包含濺鍍製程、蒸鍍製程、脈衝雷射沉積等，但不限於此。
根據一些實施例，導電層106a以及導電層106b可包含導電材料，例如金屬材料、透明導電材料、其它合適的導電材料或前述之組合，但不限於此。金屬材料例如可包含銅(Cu)、銀(Ag)、金(Au)、錫(Sn)、鋁(Al)、鉬(Mo)、鎢(W)、鉻(Cr)、鎳(Ni)、鉑(Pt)、鈦(Ti)、前述金屬之合金、其它合適的材料或前述之組合，但不限於此。透明導電材料可包含透明導電氧化物(transparent conductive oxide，TCO)，例如可包含氧化銦錫(indium tin oxide，ITO)、氧化銻鋅(antimony zinc oxide，AZO)、氧化錫(tin oxide，SnO)、氧化鋅(zinc oxide，ZnO)、氧化銦鋅(indium zinc oxide，IZO)、氧化銦鎵鋅(indium gallium zinc oxide，IGZO)、氧化銦錫鋅(indium tin zinc oxide，ITZO)、氧化銻錫(antimony tin oxide，ATO)、其它合適的透明導電材料、或前述之組合，但不限於此。
根據一些實施例，可藉由化學氣相沉積製程、物理氣相沉積製程、電鍍製程、無電鍍製程、其它合適的製程、或前述之組合形成導電層106a以及導電層106b。
根據一些實施例，平坦化層108a的材料可包含有機材料、無機材料、其它合適的材料或前述之組合，但不限於此。例如，無機材料可包含氮化矽、氧化矽、氮氧化矽、氧化鋁、其它合適的材料或前述之組合，但不限於此。例如，有機材料可包含環氧樹脂(epoxy resins)、矽氧樹脂、壓克力樹脂(acrylic resins)(例如聚甲基丙烯酸甲酯(polymethylmetacrylate，PMMA)、聚亞醯胺(polyimide)、全氟烷氧基烷烴(perfluoroalkoxy alkane，PFA)、其它合適的材料或前述之組合，但不限於此。
根據一些實施例，可藉由化學氣相沉積製程、物理氣相沉積製程、塗佈製程、印刷製程、其它合適的製程、或前述之組合形成平坦化層108a。
再者，可藉由一或多個光微影製程及/或蝕刻製程移除結構層100A中的一部分的閘極介電層、一部分的介電層以及一部分的平坦化層108a，以分別形成通孔V1以及通孔V2。根據一些實施例，光微影製程可包含光阻塗佈(例如旋轉塗佈)、軟烘烤、硬烘烤、遮罩對齊、曝光、曝光後烘烤、光阻顯影、清洗及乾燥等，但不限於此。蝕刻製程可包含乾蝕刻製程或濕蝕刻製程，但不限於此。
接著，可形成感測元件SE於基板102上。詳細而言，於鈍化層104b1以及導電層106b形成於平坦化層108a上之後，可形成感測元件SE於導電層106b上方，感測元件SE可藉由導電層106b、導電層106a與薄膜電晶體TR1、薄膜電晶體TR2以及薄膜電晶體TR3電性連接。感測元件SE可接收光線，將其轉換為電訊號，並且將產生的電訊號傳輸至結構層100A，藉由結構層100A中的感測電路進行處理以及分析。根據一些實施例，感測元件SE可包含光電二極體(photodiode)、其它可轉換光訊號與電訊號的元件、其它可感測電容的元件、其它可感測電磁訊號的元件、其它可感測聲波的元件、或前述之組合，但不限於此。
根據一些實施例，感測元件SE可具有第一摻雜層100a、本質層100b、第二摻雜層100c以及導電層100d，本質層100b可設置於第一摻雜層100a與第二摻雜層100c之間，導電層100d可設置於第二摻雜層100c上方且可作為感測元件SE的電極。根據一些實施例，前述的導電層106b可作為感測元件SE的像素電極。此外，根據一些實施例，感測元件SE可具有P-I-N結構、N-I-P結構或其它合適的結構，當光線照射感測元件SE時，可產生電子電洞對而形成光電流，但不限於此。根據一些實施例，第一摻雜層100a可例如為N型摻雜區，第二摻雜層100c可例如為P型摻雜區，搭配本質層100b則形成N-I-P結構。
根據一些實施例，可依序形成第一摻雜層100a、本質層100b、第二摻雜層100c以及導電層100d於導電層106b上方。接著，可藉由一或多個光微影製程及/或蝕刻製程移除部分的第一摻雜層100a、本質層100b、第二摻雜層100c以及導電層100d，以形成複數個感測元件SE。
根據一些實施例，第一摻雜層100a、本質層100b以及第二摻雜層100c的材料可包含半導體材料，例如可包含矽(silicon)或其它合適的材料。根據一些實施例，可藉由磊晶成長製程、離子佈植製程、化學氣相沉積製程、物理氣相沉積製程、其它合適的製程、或前述之組合形成第一摻雜層100a、本質層100b以及第二摻雜層100c。
根據一些實施例，導電層100d的材料可與前述導電層106a或導電層106b的材料相同或相似，並且導電層100d的形成方法可與形成前述導電層106a或導電層106b的製程相同或相似，於此便不再重複。
在形成感測元件SE於平坦層108a上之後，接著可形成鈍化層104b2於感測元件SE以及電路元件CE上，以及圖案化鈍化層104b2以暴露出電路元件CE與感測元件SE。詳細而言，可順應性地(conformally)形成鈍化層104b2於感測元件SE、導電層106b以及電路元件CE上。接著，可藉由一或多個光微影製程及/或蝕刻製程移除位於電路元件CE的導電層106b上方的部分的鈍化層104b2以及位於導電層100d上方的部分的鈍化層104b2，以分別形成開口104p-1以及開口104p-2。如第1A圖所示，開口104p-1暴露出部分的導電層106b，開口104p-2暴露出部分的導電層100d。再者，亦可藉由一或多個光微影製程及/或蝕刻製程移除位於接合結構BP上方的部分的鈍化層104b2，以暴露出接合位點。
接著，請參照第1B圖，形成平坦化層108b於感測元件SE以及電路元件CE上，並且形成開口108p-1於平坦化層108b，以暴露出電路元件CE。於此實施例中，圖案化鈍化層104b2的步驟係在形成平坦化層108b的步驟之前進行。詳細而言，平坦化層108b會先覆蓋於感測元件SE、電路元件CE以及接合結構BP上，且亦填充於感測元件SE之間以及開口104p-1與開口104p-2中，接著，可移除位於電路元件CE上方的部分的平坦化層108b以形成開口108p-1，以及移除位於接合結構BP上方的部分的平坦化層108b。
如第1B圖所示，開口108p-1可與先前步驟形成的開口104p-1重疊，換言之，平坦化層108b於電路元件CE上方具有階梯狀的開口。根據一些實施例，開口104p-1的寬度W1小於開口108p-1的寬度W2。再者，根據一些實施例，於移除部分的平坦化層108b之後，平坦化層108b可具有彎曲的輪廓(profile)，例如，可具有弧形的頂角RC。應理解的是，本揭露所指的重疊是於基板102的法線方向(例如，圖式中的Z方向)上重疊。
此外，應理解的是，根據本揭露實施例，開口的寬度指的是，沿著與基板102的法線垂直的平面(例如，圖式中的X-Y平面)上，開口的底表面的最大寬度。
根據一些實施例，平坦化層108b的材料可與前述平坦化層108a的材料相同或相似，並且平坦化層108b的形成方法可與形成前述平坦化層108a的製程相同或相似，於此便不再重複。
值得注意的是，由於平坦化層108b的材料本身具有光敏性，因此，可藉由光微影製程中的曝光與顯影製程移除一部分的平坦化層108b，亦即，可藉由光微影製程中的曝光與顯影製程形成開口108p-1。
接著，請參照第1C圖，形成開口108p-2於平坦化層108b以暴露出感測元件SE。詳細而言，可藉由蝕刻製程移除位於感測元件SE上方的部分的平坦化層108b，以暴露出導電層100d的部分的頂表面以及鈍化層104b2的部份的側表面以及頂表面。
如第1C圖所示，開口108p-2可與先前步驟形成的開口104p-2(如第1B圖所示)重疊，換言之，平坦化層108b於感測元件SE上方具有階梯狀的開口。根據一些實施例，開口104p-2的寬度W3小於開口108p-2的寬度W4。根據一些實施例，開口108p-1的寬度W2大於開口108p-2的寬度W4。
值得注意的是，開口108p-1與開口108p-2係藉由不同的製程所形成，開口108p-1係藉由曝光與顯影製程所形成，而開口108p-2係藉由蝕刻製程所形成。由於開口108p-1係藉由曝光與顯影製程形成，因此可維持開口108p-1周圍的平坦化層108b的厚度以及平坦性，減少雜散電容的產生。再者，由於開口108p-2係藉由蝕刻製程所形成，因此可形成小尺寸的開口，進而可達成感測元件SE的微縮化，降低感測元件SE的等效電容。
接著，請參照第1D圖，形成導電層106c於平坦化層108b上且覆蓋開口108p-1以及開口108p-2，且導電層106c分別通過開口108p-1以及開口108p-2電性連接電路元件CE以及感測元件SE。根據一些實施例，導電層106c通過複數個開口108p-2與感測元件SE電性連接。詳細而言，導電層106c可順應性地形成於平坦化層108b、開口108p-1、開口104p-1、開口108p-2以及開口104p-2上，並且導電層106c可通過開口108p-1以及開口104p-1與電路元件CE的導電層106b電性連接，導電層106c可通過開口108p-2以及開口104p-2與感測元件SE的導電層100d電性連接。此外，導電層106c亦形成於接合結構BP的導電層106b上並且與其電性連接。
根據一些實施例，導電層106c可包含透明導電材料、其它合適的導電材料或前述之組合，但不限於此。再者，導電層106c的形成方法可與形成前述導電層106a或導電層106b的製程相同或相似，於此便不再重複。
接著，請參照第1E圖，可形成鈍化層104c於導電層106c上，以及形成平坦化層108c於鈍化層104c上。詳細而言，鈍化層104c可順應性地形成於導電層106c上，且平坦化層108c亦填充於開口108p-1、開口104p-1、開口108p-2以及開口104p-2中。接著，可形成鈍化層104d以及導電層106d於平坦化層108c上，導電層106d可具有複數個開口。根據一些實施例，導電層106d可作為遮光層，導電層106d的開口於基板102的法線方向(例如，圖式中的Z方向)上可與感測元件SE重疊。
根據一些實施例，鈍化層104c以及鈍化層104d的材料可與前述鈍化層104a或鈍化層104b1、104b2的材料相同或相似，並且鈍化層104c以及鈍化層104d的形成方法可與形成前述鈍化層104a或鈍化層104b1、104b2的製程相同或相似，於此便不再重複。相似地，導電層106d的材料以及形成方法亦與前述導電層106a或導電層106b相同或相似，於此便不再重複。
接著，可依序形成介電層110a、遮光層112a、介電層110b以及遮光層112b於鈍化層104d上方，並且於介電層110b上形成集光元件130，且集光元件130可覆蓋部分的遮光層112b。遮光層112a以及遮光層112b可降低光線的反射率，例如，遮光層112a以及遮光層112b可吸收被導電層106b反射的光線或是於導電層之間來回反射的光線，達到抗反射或降低光雜訊的效果。遮光層112a以及遮光層112b亦可遮擋大角度的光線，達到降低訊號雜訊比(signal-to-noise ratio，SNR)的效果。集光元件130可用於收集光線至感測元件SE。如第1E圖所示，遮光層112a以及遮光層112b亦可具有複數個開口，且遮光層112a以及遮光層112b的開口於基板102的法線方向(例如，圖式中的Z方向)上與導電層106d的開口以及感測元件SE重疊。再者，於基板102的法線方向上，前述導電層106d、遮光層112a以及遮光層112b的開口以及感測元件SE均與集光元件130重疊。根據一些實施例，導電層106d可以被遮光層取代。
根據一些實施例，介電層110a以及介電層110b的材料可包含有機絕緣材料或無機絕緣材料。例如，有機絕緣材料可包含全氟烷氧基烷烴聚合物(perfluoroalkoxy alkane，PFA)、聚四氟乙烯(polytetrafluoroethylene，PTFE)、全氟乙烯丙烯共聚物(fluorinated ethylene propylene，FEP)、聚乙烯、其它合適的材料或前述之組合，但不限於此。例如，無機絕緣材料可包含氧化矽、氮化矽、氮氧化矽、其它高介電常數(high-k)介電材料、或前述之組合，但不限於此。
根據一些實施例，可藉由塗佈製程、化學氣相沉積製程、物理氣相沉積製程、印刷製程、蒸鍍製程、濺鍍製程、其它合適的製程、或前述之組合形成介電層110a以及介電層110b。
根據一些實施例，遮光層112a以及遮光層112b可包含有機材料或金屬材料，有機材料可包含黑色樹脂或黑色光敏性材料，但不限於此。金屬材料可包含銅、鋁、鉬、銦、釕、錫、金、鉑、鋅、銀、鈦、鉛、鎳、鉻、鎂、鈀、上述材料的合金、其它合適的金屬材料或前述之組合，但不限於此。
根據一些實施例，可藉由化學氣相沉積製程、物理氣相沉積製程、電鍍製程、無電鍍製程、其它合適的製程、或前述之組合形成遮光層112a以及遮光層112b。並且，可藉由光微影製程及/或蝕刻製程將遮光層112a以及遮光層112b圖案化使其具有開口。
根據一些實施例，集光元件130可為微透鏡(micro-lens)或其它具有集光效果的結構。根據一些實施例，集光元件130的材料可包含氧化矽、聚甲基丙烯酸甲酯(polymethylmethacrylate，PMMA)、環狀烯烴聚合物(cycloolefin polymer，COP)、聚碳酸酯(polycarbonate，PC)、其它合適的材料或前述之組合，但不限於此。
此外，根據一些實施例，可藉由化學氣相沉積製程、物理氣相沉積製程、塗佈製程、印刷製程、其它合適的製程、或前述之組合形成集光元件130。並且，可藉由光微影製程及/或蝕刻製程將集光元件130圖案化使其具有合適的形狀及輪廓(profile)。
承前述，集光元件130的設置有助於將光線聚集於特定區域，例如可將光線聚集於複數個感測元件SE上。值得注意的是，根據本揭露實施例提供的感測裝置的製作方法可將感測元件SE微縮化，對應於集光元件130的複數個感測元件SE被部分平坦化層108b隔開。詳細而言，根據一些實施例，被集光元件130收集的光線照射的部分設置有感測元件SE，而未被集光元件130收集的光線照射的部分設置有平坦化層108b，藉此可降低感測元件SE的光電流受到雜散電容的影響，進而可改善感測元件SE的靈敏度或提升感測裝置10A的整體效能。
進一步而言，請參照第2圖，第2圖顯示根據本揭露一些實施例中，感測裝置10A的等效電路圖。如第2圖所示，複數個感測元件SE可分別與感測電路的端點FD電性連接，複數個感測元件SE非連續設置且以並聯方式與彼此電性連接。根據一些實施例，端點FD可為浮動擴散(floating diffusion)端點，複數個感測元件SE會根據收集的光線而產生複數個感測訊號，並將這些感測訊號一起傳輸置端點FD，詳細而言，複數個感測元件SE的感測訊號在傳輸至端點FD之前，會先整合為一感測訊號。藉由此種電路配置，可降低感測元件SE的等效電容，改善感測裝置的靈敏度與效能。
再者，薄膜電晶體TR1以及薄膜電晶體TR2可與端點FD電性連接，且薄膜電晶體TR2可進一步與薄膜電晶體TR3電性連接。根據一些實施例，薄膜電晶體TR1可對端點FD的電位進行重置，給予初始電位，而感測元件SE產生的光電流可改變端點FD的電位，並且可藉由薄膜電晶體TR2以及薄膜電晶體TR3將光電流產生的訊號傳遞。再者，複數個感測元件SE耦接於系統電壓線VCC1。
詳細而言，薄膜電晶體TR1可具有第一端、第二端以及控制端，第一端耦接於系統電壓線VCC1，第二端耦接於端點FD，控制端耦接於控制訊號DCGy。薄膜電晶體TR1根據控制訊號DCGy，連接或斷開系統電壓線VCC1。當薄膜電晶體TR1連接系統電壓線VCC1時，可對端點FD進行電位重置；反之，當薄膜電晶體TR1斷開系統電壓線VCC1時，則不對端點FD進行電位重置。
再者，薄膜電晶體TR2可具有第一端、第二端以及控制端，第一端耦接於系統電壓線VCC2，第二端耦接於薄膜電晶體TR3的第一端，且控制端耦接於薄膜電晶體TR1的第二端以及端點FD。薄膜電晶體TR2可用於對端點FD的電壓進行訊號放大，以產生放大電流IAMP。
再者，薄膜電晶體TR3亦具有第一端、第二端以及控制端，第一端耦接於薄膜電晶體TR2的第二端，第二端耦接於讀出訊號線ROx，且控制端耦接於掃描線訊號SCNy。薄膜電晶體TR3可根據掃描線訊號SCNy，連接或斷開薄膜電晶體TR3的第一端與讀出訊號線ROx。薄膜電晶體TR3的第一端連接讀出訊號線ROx時，可輸出放大電流IAMP到讀出訊號線ROx；反之，當薄膜電晶體TR3的第一端與讀出訊號線ROx斷開時，則不輸出放大電流IAMP到讀出訊號線ROx。
接著，請同時參照第1E圖以及第3圖，第3圖顯示根據本揭露一些實施例中，第1E圖中的感測裝置10A的局部放大的剖面結構示意圖，詳細而言，第3圖顯示開口108p-1以及開口108p-2的周圍結構的放大示意圖。如第1E圖所示，藉由前述感測裝置的製作方法所形成的感測裝置10A包含基板102、電路元件CE、感測元件SE以及平坦化層108b，電路元件CE設置於基板102上，感測元件SE設置於基板102上，平坦化層108b設置於感測元件SE以及電路元件CE上，且平坦化層108b包含開口108p-1以及開口108p-2，開口108p-1與電路元件CE重疊，開口108p-2與感測元件SE重疊。
如第3圖所示，開口108p-1的側壁S1相對於基板102的平面(例如，與基板102的法線垂直的平面，如圖式中的X-Y平面)可具有角度θ1，第二開口108p-2的側壁S2相對於基板102的平面(例如，X-Y平面)可具有角度θ2，且角度θ1小於角度θ2。換言之，根據一些實施例，藉由顯影製程形成的開口108p-1具有較平緩的側壁S1，而藉由蝕刻製程形成的開口108p-2具有較陡的側壁S2。再者，根據一些實施例，開口108p-1的深度H1大於開口108p-2的深度H2。
詳細而言，根據本揭露實施例，開口108p-1的側壁S1具有邊緣108e-1，邊緣108e-1為平坦化層108b的底表面上最靠近開口108p-1的邊緣，再者，開口108p-1的深度H1亦可視為定義開口108p-1的平坦化層108b的高度，而平坦化層108b的高度指的是於基板102的法線方向(例如，圖式中的Z方向)上，平坦化層108b的頂表面與底表面之間的距離。並且，前述角度θ1指的是，開口108p-1的邊緣108e-1的位置與側壁S1的二分之一的高度0.5H1的位置的連線，相對於基板102的平面(例如，X-Y平面)的夾角。
相似地，根據本揭露實施例，開口108p-2的側壁S2具有邊緣108e-2，邊緣108e-2為平坦化層108b的底表面上最靠近開口108p-2的邊緣，再者，開口108p-2的深度H2亦可視為定義開口108p-2的平坦化層108b的高度，而平坦化層108b的高度指的是於基板102的法線方向(例如，圖式中的Z方向)上，平坦化層108b的頂表面與底表面之間的距離。並且，前述角度θ2指的是，開口108p-2的邊緣108e-2的位置與側壁S2的二分之一的高度0.5H2的位置的連線，相對於基板102的平面(例如，X-Y平面)的夾角。
此外，鈍化層104b2設置於電路元件CE與平坦化層108b之間，以及感測元件SE與平坦化層108b之間。鈍化層104b2的邊緣104e-1與開口108p-1的側壁S1相距距離D1，鈍化層104b2的邊緣104e-2與開口108p-2的側壁S2相距距離D2，且距離D1大於距離D2。換言之，根據一些實施例，鈍化層104b2朝著開口108p-1突出於平坦化層108b的側壁S1的距離D1大於鈍化層104b2朝著開口108p-2突出於平坦化層108b的側壁S2的距離D2。
詳細而言，根據本揭露實施例，邊緣104e-1為鈍化層104b2最靠近開口108p-1的邊緣，距離D1指的是，沿著與基板102的法線垂直的方向(例如，圖式中的X方向)上，鈍化層104b2的邊緣104e-1與側壁S1(例如，邊緣108e-1)之間的最小距離，而距離D2指的是，沿著與基板102的法線垂直的方向(例如，圖式中的X方向)上，鈍化層104b2的邊緣104e-2與側壁S1(例如，邊緣108e-1)之間的最小距離。應理解的是，由於在一剖面圖中，同一個開口具有兩個側壁，本揭露所指的距離D1與距離D2是以鈍化層104b2的邊緣相較於側壁S1與側壁S2突出較少的一個側壁作為比較的參考。
接著，請參照第4A圖至第4E圖，第4A圖至第4E圖顯示根據本揭露另一些實施例中，於不同的製程階段中的感測裝置10B的剖面結構示意圖。應理解的是，根據一些實施例，可於感測裝置10B的製作方法進行前、進行中及/或進行後提供額外的操作步驟。根據一些實施例，所述的一些操作步驟可能被取代或省略。根據一些實施例，所述的一些操作步驟的順序為可互換的。再者，應理解的是，後文中與前文相同或相似的組件或元件將以相同或相似之標號表示，其材料、製造方法與功能皆與前文所述相同或相似，故此部分於後文中將不再贅述。
第4A圖至第4E圖所示的感測裝置10B的製作方法與感測裝置10A的製作方法大致上相似，它們之間的差異包含，於感測裝置10B的製作方法中，圖案化鈍化層104b2的步驟係在形成平坦化層108b的步驟之後進行，進一步說明如下。
首先，請參照第4A圖，提供基板102，形成電路元件CE以及感測元件SE於基板102上，感測元件SE位於平坦層108a以及鈍化層104b1上方，感測元件SE可藉由結構層100A中的導電層106a與薄膜電晶體TR1、薄膜電晶體TR2以及薄膜電晶體TR3電性連接。在形成感測元件SE於平坦層108a上之後，接著可形成鈍化層104b2於感測元件SE以及電路元件CE上。詳細而言，可順應性地形成鈍化層104b2於感測元件SE、導電層106b以及電路元件CE上。
接著，請參照第4B圖，形成平坦化層108b於感測元件SE以及電路元件CE上，並且形成開口108p-1於平坦化層108b，以暴露出位於電路元件CE上方的部份的鈍化層104b2。承前述，於此實施例中，圖案化鈍化層104b2的步驟係在形成平坦化層108b的步驟之後進行，亦即，於形成平坦化層108b之前，並未圖案化鈍化層104b2以暴露出電路元件CE與感測元件SE。
詳細而言，平坦化層108b會先覆蓋於感測元件SE、電路元件CE以及接合結構BP上，且亦填充於感測元件SE之間，接著，可移除位於電路元件CE上方的部分的平坦化層108b以形成開口108p-1，開口108p-1並未暴露出電路元件CE。再者，如同前述，由於平坦化層108b的材料本身具有光敏性，因此，可藉由光微影製程中的曝光與顯影製程移除一部分的平坦化層108b，亦即，可藉由曝光與顯影製程形成開口108p-1。
接著，請參照第4C圖，形成開口104p-1於鈍化層104b2以暴露出部分的電路元件CE，以及形成開口108p-2於平坦化層108b以及形成開口104p-2以暴露出感測元件SE。詳細而言，可藉由蝕刻製程移除位於電路元件CE上方的部份的鈍化層104b2形成開口104p-1，且可藉由蝕刻製程移除位於感測元件SE上方的部分的平坦化層108b以形成開口108p-2，再以圖案化後的平坦化層108b作為蝕刻製程中的光阻遮罩，以於鈍化層104b2形成開口104p-2，以暴露出導電層100d的部份的頂表面以及鈍化層104b2的部份的側表面。於此實施例中，可藉由同一道光罩移除位於感測元件SE上方的平坦化層108b以及鈍化層104b2。
如第4C圖所示，開口104p-1可與先前步驟形成的開口108p-1重疊，換言之，平坦化層108b於電路元件CE上方具有階梯狀的開口。根據一些實施例，開口104p-1的寬度W1小於開口108p-1的寬度W2。再者，開口108p-1的寬度W2大於開口108p-2的寬度W4。此外，於此實施例中，鈍化層104b2的邊緣104e-2與開口108p-2的側壁S2對齊，亦即，鈍化層104b2的邊緣104e-2與開口108p-2的側壁S2相距的距離為0。
相似地，於此實施例中，開口108p-1與開口108p-2係藉由不同的製程所形成，開口108p-1係藉由曝光製程與顯影製程所形成，而開口108p-2係藉由蝕刻製程所形成。由於開口108p-1係藉由曝光製程與顯影製程形成，因此可維持開口108p-1周圍的平坦化層108b的厚度以及平坦性，減少雜散電容的產生。再者，由於開口108p-2係藉由蝕刻製程所形成，因此可形成小尺寸的開口，進而可達成感測元件SE的微縮化，降低感測元件SE的等效電容。
接著，請參照第4D圖，形成導電層106c於平坦化層108b上且覆蓋開口108p-1以及開口108p-2，且導電層106c分別通過開口108p-1以及開口108p-2電性連接電路元件CE以及感測元件SE。根據一些實施例，導電層106c通過複數個開口108p-2與感測元件SE電性連接。詳細而言，導電層106c可順應性地形成於平坦化層108b、開口108p-1、開口104p-1、開口104p-2以及開口108p-2上，並且導電層106c可通過開口108p-1以及開口104p-1與電路元件CE的導電層106b電性連接，導電層106c可通過開口108p-2以及開口104p-2與感測元件SE的導電層100d電性連接。
接著，請參照第4E圖，可形成鈍化層104c於導電層106c上，以及形成平坦化層108c於鈍化層104c上，以及依序形成鈍化層104d、導電層106d、介電層110a、遮光層112a、介電層110b以及遮光層112b於鈍化層104d上方，並且於介電層110b上形成集光元件130。於一些實施例中，導電層106d可由遮光層取代。
如第4E圖所示，藉由前述感測裝置的製作方法所形成的感測裝置10B與第1E圖所示的感測裝置10A大致上相似，它們之間的差異包含，於感測裝置10B中，平坦化層108b於電路元件CE上方具有階梯狀的開口，但平坦化層108b於感測元件SE上方不具有階梯狀的開口。承前述，鈍化層104b2於開口108p-2中的邊緣104e-2與開口108p-2的側壁S2為對齊的(如第4C圖所示)。
請參照第5圖，第5圖顯示根據本揭露一些實施例中，電子裝置1的示意圖。應理解的是，為了清楚說明，圖式僅示意地繪示電子裝置1的元件。根據一些實施例，可添加額外特徵於以下所述之電子裝置1。
電子裝置1可包含前述之感測裝置10A(或者感測裝置10B)以及顯示裝置20，感測裝置10A設置於顯示裝置20下方。根據一些實施例，電子裝置1可具有觸控或是指紋辨識等功能，例如，電子裝置1可為觸控顯示裝置，但不限於此。舉例而言，顯示裝置20產生的光線L經手指FP反射之後產生反射光RL，反射光RL可傳送至感測裝置10A，感測裝置10可感測手指的碰觸，將其轉換成電子訊號給相應的驅動元件或訊號處理元件進行辨識與分析。根據一些實施例，顯示裝置20可藉由黏著層(未繪示)固定於感測裝置10A上。根據一些實施例，黏著層包含光固化型膠材、熱固化型膠材、光熱固化型膠材、其它合適的材料、或前述之組合，但不以此為限。例如，根據一些實施例，黏著層可包含光學透明膠(optical clear adhesive，OCA)、光學透明樹脂(optical clear resin，OCR)、感壓膠(pressure sensitive adhesive，PSA)、其它合適的材料、或前述之組合，但不以此為限。
根據一些實施例，顯示裝置20可包含例如液晶(liquid crystal)顯示面板、發光二極體(light-emitting diode)顯示面板，例如無機發光二極體(inorganic light-emitting diode)顯示面板、有機發光二極體(organic light-emitting diode，OLED)顯示面板、次毫米發光二極體(mini LED)顯示面板、微發光二極體(micro LED)顯示面板、或量子點(quantum dot，QD)發光二極體(例如可為QLED或QDLED)顯示面板，但不限於此。
綜上所述，根據本揭露實施例，提供的感測裝置的製作方法包含使用不同的圖案化製程於平坦化層的特定位置形成開口，可以綜合地改善平坦化層的平坦性、厚度以及開口的解析度，藉此可以微縮化感測元件的尺寸、減少雜散電容的產生，因此可以降低感測元件的等效電容，改善感測元件的靈敏度或提升感測裝置的整體效能。
雖然本揭露的實施例及其優點已揭露如上，但應該瞭解的是，任何所屬技術領域中具有通常知識者，在不脫離本揭露之精神和範圍內，當可作更動、替代與潤飾。本揭露實施例之間的特徵只要不違背發明精神或相衝突，均可任意混合搭配使用。此外，本揭露之保護範圍並未侷限於說明書內所述特定實施例中的製程、機器、製造、物質組成、裝置、方法及步驟，任何所屬技術領域中具有通常知識者可從本揭露揭示內容中理解現行或未來所發展出的製程、機器、製造、物質組成、裝置、方法及步驟，只要可以在此處所述實施例中實施大抵相同功能或獲得大抵相同結果皆可根據本揭露使用。因此，本揭露之保護範圍包含上述製程、機器、製造、物質組成、裝置、方法及步驟。本揭露之保護範圍當視後附之申請專利範圍所界定者為準。本揭露的任一實施例或請求項不須達成本揭露所公開的全部目的、優點、特點。
1:電子裝置 10A、10B:感測裝置 20:顯示裝置 100A:結構層 100a:第一摻雜層 100b:本質層 100c:第二摻雜層 100d:導電層 102:基板 104a、104b1、104b2、104c、104d:鈍化層 104e-1、104e-2、108e-1、108e-2:邊緣 104p-1、104p-2、108p-1、108p-2:開口 106a、106b、106c、106d:導電層 108a、108b、108c:平坦層 110a、110b:介電層 112a、112b:遮光層 130:集光元件 BP:接合結構 CE:電路元件 D1、D2:距離 FP:手指 H1、H2:深度 0.5H1、0.5H2:二分之一的高度 L:光線 RC:頂角 RL:反射光 S1、S2:側壁 SE:感測元件 TR1、TR2、TR3:薄膜電晶體 V1、V2:通孔 W1、W2、W3、W4:寬度 θ1、θ2:角度
第1A圖至第1E圖顯示根據本揭露一些實施例中，於不同的製程階段中的感測裝置的剖面結構示意圖。 第2圖顯示根據本揭露一些實施例中，感測裝置的等效電路圖。 第3圖顯示根據本揭露一些實施例中，感測裝置的局部放大的剖面結構示意圖。 第4A圖至第4E圖顯示根據本揭露一些實施例中，於不同的製程階段中的感測裝置的剖面結構示意圖。 第5圖顯示根據本揭露一些實施例中，電子裝置的示意圖。
10A:感測裝置
100A:結構層
100a:第一摻雜層
100b:本質層
100c:第二摻雜層
100d:導電層
104a、104b1、104b2、104c、104d:鈍化層
108p-1、108p-2:開口
106a、106b、106c、106d:導電層
108a、108b、108c:平坦層
110a、110b:介電層
112a、112b:遮光層
130:集光元件
BP:接合結構
CE:電路元件
SE:感測元件
TR1、TR2、TR3:薄膜電晶體
W1、W2、W3、W4:寬度

Claims (14)

  1. 一種感測裝置的製作方法，包括：提供一基板；形成一電路元件於該基板上；形成一感測元件於該基板上；形成一平坦化層於該感測元件以及該電路元件上；形成一第一開口於該平坦化層，該第一開口與該電路元件重疊；以及形成一第二開口於該平坦化層，該第二開口與該感測元件重疊；其中，該第一開口與該第二開口係藉由不同的製程所形成，且該第一開口係藉由一曝光製程與一顯影製程所形成，而該第二開口係藉由一蝕刻製程所形成。
  2. 如請求項1所述之感測裝置的製作方法，更包括：形成一導電層於該平坦化層上且覆蓋該第一開口以及該第二開口，該導電層分別通過該第一開口以及該第二開口電性連接該電路元件以及該感測元件。
  3. 如請求項1所述之感測裝置的製作方法，更包括：於形成該平坦化層的步驟之前，形成一鈍化層於該感測元件以及該電路元件上；以及圖案化該鈍化層以暴露出該電路元件以及該感測元件。
  4. 如請求項3所述之感測裝置的製作方法，其中圖案化該鈍化層的步驟係在形成該平坦化層的步驟之前進行。
  5. 如請求項3所述之感測裝置的製作方法，其中圖案化該鈍化層的步驟係在形成該平坦化層的步驟之後進行。
  6. 一種感測裝置，包括：一基板；一電路元件，設置於該基板上；一感測元件，設置於該基板上；以及一平坦化層，設置於該感測元件以及該電路元件上，該平坦化層包括一第一開口以及一第二開口，該第一開口與該電路元件重疊，該第二開口與該感測元件重疊；其中，該第一開口的側壁相對於該基板的一平面具有一第一角度，該第二開口的側壁相對於該基板的該平面具有一第二角度，且該第一角度小於該第二角度，且該第一開口的寬度大於該第二開口的寬度。
  7. 如請求項6所述之感測裝置，其中該第一開口的深度大於該第二開口的深度。
  8. 如請求項6所述之感測裝置，其中該電路元件係用以提供一共同電壓訊號。
  9. 如請求項6所述之感測裝置，更包括：一導電層，設置於該平坦化層上，該導電層分別藉由該第一開口以及該第二開口電性連接該電路元件以及該感測元件。
  10. 如請求項9所述之感測裝置，其中該導電層係藉由複數個第二開口與該感測元件電性連接。
  11. 如請求項6所述之感測裝置，更包括：一鈍化層，設置於該電路元件與該平坦化層之間，以及該感測元件與該平坦化層之間。
  12. 如請求項6所述之感測裝置，其中該鈍化層的邊緣與該第一開口的側壁相距一第一距離，該鈍化層的邊緣與該第二開口的側壁相距一第二距離，且該第一距離大於該第二距離。
  13. 如請求項6所述之感測裝置，其中該鈍化層的邊緣與該第二開口的側壁對齊。
  14. 一種電子裝置，包括：一顯示裝置；以及如請求項6至13任一項所述之感測裝置，設置於該顯示裝置下方。
TW111110498A 2021-07-30 2022-03-22 感測裝置、感測裝置的製作方法以及電子裝置 TWI812095B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202110870843.7A CN115690858A (zh) 2021-07-30 2021-07-30 感测装置、感测装置的制作方法以及电子装置
CN202110870843.7 2021-07-30

Publications (2)

Publication Number Publication Date
TW202306040A TW202306040A (zh) 2023-02-01
TWI812095B true TWI812095B (zh) 2023-08-11

Family

ID=85038670

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111110498A TWI812095B (zh) 2021-07-30 2022-03-22 感測裝置、感測裝置的製作方法以及電子裝置

Country Status (3)

Country Link
US (1) US12433045B2 (zh)
CN (1) CN115690858A (zh)
TW (1) TWI812095B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114975491A (zh) * 2021-02-26 2022-08-30 京东方科技集团股份有限公司 一种阵列基板、平板探测器和阵列基板的制作方法
CN119230579A (zh) * 2023-06-29 2024-12-31 合肥京东方瑞晟科技有限公司 显示面板及其制备方法、显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200947684A (en) * 2007-12-28 2009-11-16 Hiok-Nam Tay Light guide array for an image sensor
JP2010251496A (ja) * 2009-04-15 2010-11-04 Seiko Epson Corp イメージセンサー
TW202006893A (zh) * 2018-07-16 2020-02-01 台灣積體電路製造股份有限公司 影像感測器與其形成方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10522580B2 (en) * 2017-08-23 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of light-sensing device
US10559596B2 (en) * 2018-03-23 2020-02-11 Innolux Corporation Display device
CN110970449B (zh) * 2018-09-30 2023-04-25 世界先进积体电路股份有限公司 光学感测器及其形成方法
US20200111815A1 (en) * 2018-10-09 2020-04-09 Innolux Corporation Display device
KR102620764B1 (ko) 2018-12-24 2024-01-02 엘지디스플레이 주식회사 디지털 엑스레이 검출장치용 어레이 패널 및 이를 포함하는 디지털 엑스레이 검출장치
US20200219455A1 (en) * 2019-01-03 2020-07-09 Innolux Corporation Display device
CN111582010B (zh) * 2019-02-19 2023-10-03 群创光电股份有限公司 使电子装置接收指纹数据的方法及相关的电子装置
CN112242415B (zh) * 2019-07-18 2025-03-11 群创光电股份有限公司 电子装置
CN113128318B (zh) * 2020-01-15 2024-07-23 群创光电股份有限公司 用于屏下生物表征辨识的电子装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200947684A (en) * 2007-12-28 2009-11-16 Hiok-Nam Tay Light guide array for an image sensor
JP2010251496A (ja) * 2009-04-15 2010-11-04 Seiko Epson Corp イメージセンサー
TW202006893A (zh) * 2018-07-16 2020-02-01 台灣積體電路製造股份有限公司 影像感測器與其形成方法

Also Published As

Publication number Publication date
US20230035724A1 (en) 2023-02-02
CN115690858A (zh) 2023-02-03
US12433045B2 (en) 2025-09-30
TW202306040A (zh) 2023-02-01

Similar Documents

Publication Publication Date Title
TWI812095B (zh) 感測裝置、感測裝置的製作方法以及電子裝置
CN112420791B (zh) 指纹识别基板及其制备方法、显示装置
CN108878572A (zh) 感光元件、光电传感探测基板及其制造方法
CN112928134A (zh) 阵列基板和显示面板
US12369417B2 (en) Sensing device and electronic device with openings that overlap sensing elements
US11056605B2 (en) Detection panel and manufacturing method thereof
TWI798824B (zh) 雙感測裝置
US12008831B2 (en) Sensing device substrate and display apparatus having the same
TWI840961B (zh) 電子裝置
TW202332028A (zh) 電子裝置
US11677035B2 (en) Method for manufacturing a sensing device
TWI844838B (zh) 感測裝置以及感測裝置的製作方法
US20230268353A1 (en) Electronic device
US20240055454A1 (en) Sensing device, and method of manufacturing the same
TWI815361B (zh) 感測裝置以及電子裝置
JP6053929B2 (ja) センサーの製造方法
CN114582904B (zh) 双感测装置
TWI870319B (zh) 感測面板
CN114565951A (zh) 双感测装置
TW202434906A (zh) 電子裝置