[go: up one dir, main page]

TWI810275B - 用於記憶體應用之鎖存電路 - Google Patents

用於記憶體應用之鎖存電路 Download PDF

Info

Publication number
TWI810275B
TWI810275B TW108112420A TW108112420A TWI810275B TW I810275 B TWI810275 B TW I810275B TW 108112420 A TW108112420 A TW 108112420A TW 108112420 A TW108112420 A TW 108112420A TW I810275 B TWI810275 B TW I810275B
Authority
TW
Taiwan
Prior art keywords
signal
circuit
latch
logic
clock
Prior art date
Application number
TW108112420A
Other languages
English (en)
Other versions
TW201944401A (zh
Inventor
安迪 旺坤 陳
泰瑞莎 露意絲 馬克羅倫
法蘭克 大衛 法德里克
理查 斯洛伯尼克
耀功 莊
Original Assignee
英商Ａｒｍ股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英商Ａｒｍ股份有限公司 filed Critical 英商Ａｒｍ股份有限公司
Publication of TW201944401A publication Critical patent/TW201944401A/zh
Application granted granted Critical
Publication of TWI810275B publication Critical patent/TWI810275B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17748—Structural details of configuration resources
    • H03K19/1776—Structural details of configuration resources for memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/30—Accessing single arrays
    • G11C29/32—Serial access; Scan testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1087—Data input latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本文描述之各種實施方案係關於一種具有擁有鎖存多個輸入資料信號之多個第一鎖存之第一鎖存電路之積體電路。該積體電路可包含具有一單一第二鎖存之第二鎖存電路，該第二鎖存自該多個第一鎖存接收該經鎖存多個輸入資料信號且基於該經鎖存多個輸入資料信號輸出一單一鎖存資料信號。該積體電路可包含耦合於該第一鎖存電路與該第二鎖存電路之間的中間邏輯電路。該中間邏輯電路可自該第一鎖存電路接收該多個輸入資料信號且將其等組合成一單一資料信號，該單一資料信號經提供至該第二鎖存電路之該單一第二鎖存以用於作為該單一鎖存資料信號輸出。

Description

用於記憶體應用之鎖存電路
此段落旨在提供與理解本文中描述之各種技術相關之資訊。如段落之標題暗示，此為絕不應暗示其為先前技術之相關技術之一論述。一般言之，相關技術可被視為或可不視為先前技術。因此，應理解，應依此閱讀此段落中之任何陳述，而非作為先前技術之任何認可。
在習知半導體製造設計中，嵌入式掃描鏈可包含其中寫入資料、寫入啟用及讀取資料包含完整掃描正反器之掃描鏈。此等嵌入式掃描鏈可用於其中資料(D)及寫入啟用(WEN)擷取使用寫入時脈(WCLK)且Q-out使用讀取時脈(RCLK)之異步時脈設計。此等許多信號及相關聯電路可造成電路架構上之一大佔用面積。因此，可需要掃描鏈之一重新設計以減小積體電路之面積。
本文描述之各種實施方案係關於用於針對各種掃描鏈應用之記憶體應用之鎖存電路。本文描述之一些實施方案係關於用於各種積體電路(IC)記憶體應用之可測試設計(DFT)掃描設計、方案及技術。本文描述之各種方案及技術藉由減少掃描偏移鏈之一數目(例如，在一輸入/輸出(I/O)行多工器(colmux)中)實現具有一嵌入式完整掃描鏈之具面積效率記憶體設計。例如，參考單埠記憶體，兩(2)個掃描鏈(例如，D及WEN)減少至一(1)個掃描鏈，且參考雙埠記憶體，三(3)個掃描鏈(例如，D、WEN及READ)減少至一(1)個掃描鏈。本文描述之各種方案及技術進一步藉由在存在異步讀取及寫入時脈域的情況下聯合掃描鏈且藉由減少控制輸入之可觀察性鎖存而解決正反器計數減少。
現在本文中參考圖1至圖4詳細描述用於具有一嵌入式完整掃描鏈之記憶體應用之鎖存電路之各種實施方案。
圖1繪示根據在本文中描述之各種實施方案之記憶體電路100之一方塊圖。如展示，記憶體電路100可包含多個組件，諸如，例如第一鎖存電路104、中間邏輯電路108及第二鎖存電路106。此外，記憶體電路100亦可包含輸入邏輯電路110及輸出邏輯電路112。另外，記憶體電路100可利用時脈電路114。在各種實施方案中，此等組件104、106、108、110、112、114可耦合在一起以彼此介接且共同操作以為各種掃描鏈應用中之電路100提供具面積效率記憶體功能性，如本文描述。具面積效率記憶體電路100可被簡稱為記憶體電路及/或一記憶體電路，且記憶體電路100可使用具有掃描鏈之靜態隨機存取記憶體(SRAM)實施。
如在圖1中展示，輸入邏輯電路110可接收多個輸入資料信號120 (例如，超過一個，或兩個或兩個以上)且提供多個輸入資料信號120至第一鎖存電路104。第一鎖存電路104可自輸入邏輯電路110接收多個輸入資料信號120且鎖存多個輸入資料信號120。同樣地，如展示，中間邏輯電路108可耦合於第一鎖存電路104與第二鎖存電路106之間。在一些例項中，中間邏輯電路108可自第一鎖存電路108接收多個輸入資料信號120且將其等組合成一單一資料信號，該單一資料信號經提供至第二鎖存電路106以用於作為一單一鎖存資料信號。同樣地，如展示，第二鎖存電路106可經由中間邏輯電路108自第一鎖存電路104接收經鎖存多個輸入資料信號，且接著，第二鎖存電路106可基於經鎖存多個輸入資料信號輸出單一鎖存資料信號。此外，在一些例項中，輸出邏輯電路112可接收單一鎖存資料信號(針對一或多個資料位元)且接著提供單一鎖存資料信號(針對一或多個資料位元)作為一或多個輸出信號122。在一些實施方案中，多個輸入信號120可包含一資料信號(D)及一寫入啟用信號(WEN)。然而，在各種其他實施方案中，可使用任何數目個輸入信號，例如，在兩個或兩個以上輸入信號的情況中，可藉助於使用用於接收額外信號作為輸入之一或多個AND閘而添加任何額外信號(諸如，例如功能信號132及掃描偏移信號126)。
在一些實施方案中，時脈電路114可經組態以提供一或多個時脈信號(CLKA、CLKB)至第一鎖存電路104及第二鎖存電路106。一或多個時脈信號(CLKA、CLKB)可包含可在一掃描偏移操作模式期間用作及/或應用作一掃描偏移信號126之一第一時脈信號(CLKA)。多個時脈信號(CLKA、CLKB)可包含可在輸入操作模式之一掃描擷取期間用作及/或應用作一掃描擷取信號之一第二時脈信號(CLKB)。在一些其他實施方案中，第一時脈信號(CLKA)及第二時脈信號(CLKB)可在一(輸出之)掃描控制操作模式期間一起使用，當掃描偏移操作模式停用時，該掃描控制操作模式利用第一時脈信號(CLKA)來控制一資料輸出。此外，在一些例項中，第一時脈信號(CLKA)及第二時脈信號(CLKB)可在一功能操作模式期間一起使用。此等各種操作模式將在下文參考圖2及圖3來更詳細地描述。
在一些實施方案中，可提供掃描偏移信號126至輸入邏輯電路110，可提供一可測試設計(DFT)信號130及一功能資料信號132 (F_Data信號)至中間邏輯電路108，且可提供一Q更新信號128至輸出邏輯電路112。功能資料信號132 (F_Data信號)可使用一位元陣列信號實施。同樣地，一回饋信號(FBS) 134可自第二鎖存電路106提供至輸入邏輯電路110，且一掃描輸出信號(Scan_0:SO[0]) 136可作為一輸入信號提供至輸出邏輯電路112。因此，在一些例項中，第二鎖存電路106之一輸出饋送輸出邏輯電路112，且其亦饋送SO[0] (即，scan_0信號136)。此等各種信號126、128、130、132、134、136將在下文參考圖2及圖3來更詳細地描述。在一些實施方案中，回饋信號(FBS) 134可被簡稱為第二鎖存電路106與第一鎖存電路110之間的一連接，且在此例項中，FBS 134可非一習知回饋信號，且替代地，FBS 134可僅充當電路106與110之間的一連接。
記憶體電路100可被實施為用於各種類型之掃描鏈應用之一積體電路(IC)。記憶體電路100可被實施為具有各種雙軌及/或單軌記憶體架構及相關電路之一IC。同樣地，記憶體電路100可與運算電路及相關組件整合在一單一晶片上。在各種實施方案中，記憶體電路100可實施在用於電子、行動、IoT (物聯網)、汽車及企業應用之嵌入式系統中。
圖2繪示根據在本文中描述之各種實施方案之用於雙埠應用之記憶體電路200之一圖式。參考圖2，本文描述之各種組件在範疇及功能性上類似於參考圖1展示且描述之相關組件。如本文參考圖2描述，多個輸入信號(例如，D及WEN)合併為一單一(1)掃描鏈。此可將面積自4個鎖存/位元改良至3個鎖存/位元及自2個掃描鏈改良至1個掃描鏈。此可歸因於將輸入信號功能(例如，D或WEN)包含至可測試設計(DFT)掃描路徑中而進一步改良測試品質。本文描述之各種實施方案可使用除了D及/或WEN外之任何輸入信號。
如在圖2中展示，第一鎖存電路104包含每資料位元多個第一鎖存(例如，兩個p2_latch)，該多個第一鎖存鎖存多個輸入資料信號120，諸如，例如資料(D)、每資料位元寫入啟用(WEN)或任何其他類型之信號。在一些例項中，第一鎖存(p2_latch)可使用p1_latch實施。在其他例項中，第一鎖存電路104之多個第一鎖存可使用D正反器實施，該等D正反器經組態以在一時脈週期之一定義位置(諸如，例如一時脈之一上升邊緣或時脈之一下降邊緣，取決於各種特定實施方案)處擷取一D-input處之一輸入值。
因此，在一些實施方案中，第一鎖存電路104之多個第一鎖存可包含每資料位元兩(2)個鎖存(例如，p2_latch)且在一第一時脈相位(例如，負時脈相位；時脈低鎖存)中操作，且單一第二鎖存在不同於第一時脈相位之一第二時脈相位(例如，正時脈相位；時脈高鎖存)中操作。然而，在其他實施方案中，第一鎖存電路104之第一鎖存可包含在第二時脈相位(例如，正時脈相位；時脈高鎖存)中操作，且單一第二鎖存可在不同於第二時脈相位之第一時脈相位(例如，負時脈相位；時脈低鎖存)中操作。
第二鎖存電路106可包含每資料位元一單一第二鎖存(例如，一單一或一個p1_latch)，該第二鎖存自第一鎖存電路104之多個第一鎖存接收經鎖存多個輸入資料信號，且基於經鎖存多個輸入資料信號輸出每資料位元一單一鎖存資料信號。在一些例項中，第二鎖存(p1_latch)之各者可使用p2_latch實施。在其他例項中，第二鎖存電路106之單一第二鎖存(p1_latch)可使用一D正反器實施，該D正反器經組態以在一時脈(CLK)週期之一定義位置(諸如，例如一時脈之一上升邊緣或時脈之一下降邊緣，取決於各種特定實施方案)處擷取D-input處之一輸入值。
在一些實施方案中，p2_latch至p1_latch產生一正邊緣正反器；然而，在一些例項中，可使用一負邊緣正反器。因此，在一些例項中，第一鎖存電路104可使用每資料位元多個p1_latch，且第二鎖存電路106可使用每資料位元一單一p2_latch。在此例項中，可使用兩個p1第一鎖存及一個p2第二鎖存。
在一些實施方案中，如在圖2中展示，輸入邏輯電路110接收每資料位元多個輸入資料信號120，該多個輸入資料信號120包含一第一輸入資料信號(諸如，例如資料信號(D))及不同於第一輸入資料信號之一第二輸入資料信號(諸如，例如寫入啟用信號(WEN))。然而，在各種其他實施方案中，類似於資料信號(D)及寫入啟用信號(WEN)轉變之任何相關信號可用作輸入資料信號120。同樣地，可使用任何數目個輸入資料信號。
如在圖2中展示，輸入邏輯電路110包含每資料位元多個邏輯閘，該多個邏輯閘包含一第一邏輯閘(例如，一AND閘)及一第二邏輯閘(例如，一MUX)。因此，在一些例項中，第一邏輯閘可使用一AND閘實施，且第二邏輯閘可使用一第一多工器(MUX)實施。第一邏輯閘(AND)接收寫入啟用(WEN)信號及一掃描偏移信號，且第一邏輯閘(AND)提供一第一資料信號(D)至第一鎖存電路104之每資料位元第一鎖存。此外，第二邏輯閘(MUX)自第二鎖存電路106之每資料位元單一第二鎖存接收每資料位元輸入資料信號(D)及單一鎖存資料信號(Q)作為一回饋或連接信號(FBS)，且第二邏輯閘(MUX)基於掃描偏移信號提供一第二資料信號至第一鎖存電路104之每資料位元第一鎖存。在一些例項中，回饋或連接信號(FBS)可被稱為鎖存之間的一鎖存至鎖存連接信號。同樣地，輸入邏輯電路110可包含另一多工器(MUX)，該另一多工器(MUX)接收一資料信號(例如，D[0])及一掃描輸入信號(例如，SI[0])且基於掃描偏移信號提供一輸出信號。同樣地，可使用任何數目個邏輯閘(諸如，例如一或多個AND閘)。
如展示，中間邏輯電路108可耦合於第一鎖存電路104與第二鎖存電路106之間。中間邏輯電路108可自第一鎖存電路104接收每資料位元多個輸入資料信號120且將其等組合成一單一資料信號，該單一資料信號經提供至第二鎖存電路106之每資料位元單一第二鎖存以用於作為每資料位元單一鎖存資料信號輸出。中間邏輯電路108可包含每資料位元多個邏輯閘，該多個邏輯閘包含一第三邏輯閘(例如，一OR閘)及一第四邏輯閘(例如，一MUX)。因此，在一些例項中，第三邏輯閘可使用一OR閘實施，且第四邏輯閘可使用一第二多工器(MUX)實施。第三邏輯閘(OR)自(第一鎖存電路104之)第一鎖存之兩(2)個鎖存接收包含輸出資料(Q)信號之多個輸入資料信號且提供一邏輯輸出信號至第四邏輯閘(MUX)。第四邏輯閘(MUX)接收包含來自第三邏輯閘(OR)之邏輯輸出信號及一功能資料信號(FDS)之多個信號，且第四邏輯閘(MUX)基於一可測試設計(DFT)信號(即，DFTRAMBYP)提供單一資料信號至(第二鎖存電路106之)第二鎖存之單一(1)第二鎖存。在一些例項中，DFTRAMBYP可指代可測試設計(DFT)隨機存取記憶體(RAM)旁通(BYP)。
輸出邏輯電路112可包含至少一個邏輯閘，諸如，例如一第五邏輯閘(例如，NOR閘、NAND閘及/或具有一或多個反相器)，該至少一個邏輯閘自第二鎖存接收包含第二鎖存電路106之每資料位元單一鎖存資料信號之一或多個信號。因此，在一些例項中，第五邏輯閘可使用一NOR閘實施。然而，在其他例項中，第五邏輯閘可使用一NAND閘、一或多個反相器及/或類似邏輯閘之一些組合實施。如展示，輸出邏輯電路112可接收輸出信號(Q)，該輸出信號(Q)可作為一輸入信號提供至輸出邏輯電路112之至少一個NOR閘。因此，p1_latch之Q輸出饋送輸出邏輯電路112，且其亦饋送SO[0]。同樣地，在一些例項中，輸出邏輯電路112接收一更新信號(例如，Q_Update)，且輸出邏輯電路112基於單一鎖存資料信號及更新信號(例如，Q_Update)提供一或多個輸出(Q)信號。
在一些實施方案中，如在圖2中展示，時脈電路114提供多個時脈信號(例如，CLKA、CLKB)至第一鎖存電路104及第二鎖存電路106中之鎖存。因此，多個時脈信號可包含可在一第一操作模式期間用作一掃描偏移信號之一第一時脈信號(CLKA)，且多個時脈信號可包含可在一第二操作模式期間用作一掃描擷取信號之一第二時脈信號(CLKB)。在一些例項中，時脈電路114可包含多個多工器(例如，2個)，該多個多工器接收第一時脈信號(CLKA)及第二時脈信號(CLKB)，且基於一選擇信號(SEL)提供一輸出時脈信號至第一鎖存電路104及第二鎖存電路106中之鎖存。在一些例項中，選擇信號(SEL)可包含一或多個信號，諸如，例如掃描啟用信號(SE)、DFTQSHIFT信號及/或可能的DFTRAMBYP信號。
在一些例項中，第一時脈信號(CLKA)及第二時脈信號(CLKB)可在一第三操作模式期間一起使用，當第一操作模式停用時(即，停用偏移啟用，且(例如)此指代使用DFTQSHIFT信號之一原因)，該第三操作模式使用第一時脈信號(CLKA)來控制一資料輸出(例如，Q)。在一些例項中，DFTQSHIFT可指代輸出之一可測試設計Q偏移，其中Q指代輸出。此外，第一操作模式可指代一掃描偏移操作模式，且第二操作模式可指代(輸入之)一掃描擷取操作模式。同樣地，第三操作模式可指代擷取操作模式期間之(輸出之)一掃描控制，且一第四操作模式可指代利用第一時脈信號(CLKA)及第二時脈信號(CLKB)之一功能操作模式。
如在圖2中展示，電路200可包含任何數目(n)個資料位元列，其中各資料位元[0]、[1]、 … [n/2-1]具有對應輸入信號(即，D[0]及WEN[0]、D[1]及WEN[1]、… 、D[n/2-1]及WEN[n/2-1])及一對應輸出信號(即，Q[0]、Q[1]、… 、Q[n/2-1])。因而，每資料位元，各資料位元列包含第一鎖存電路104中之兩(2)個鎖存，該兩(2)個鎖存經由中間邏輯電路108 (其亦可被稱為轉變邏輯電路)耦合至第二鎖存電路106中之一單一(1)鎖存。同樣地，每資料位元，第一鎖存電路104可包含兩(2)個第一鎖存(例如，2個鎖存)，該兩(2)個第一鎖存接收且鎖存輸入資料信號102，且第一鎖存在一第一時脈相位中操作。同樣地，每資料位元，第二鎖存電路106可包含一單一(1)第二鎖存(例如，1個鎖存)，其自第一鎖存(例如，第一鎖存電路104之2個鎖存)接收經鎖存輸入資料信號，且基於經鎖存輸入資料信號輸出一單一鎖存資料信號。單一第二鎖存(例如，第二鎖存電路106之1個鎖存)在不同於第一時脈相位之一第二時脈相位中操作。同樣地，每資料位元，中間(或轉變)邏輯電路108可耦合於第一鎖存電路104與第二鎖存電路106之間，使得中間(或轉變)邏輯電路108自第一鎖存電路104接收輸入資料信號且將其等組合成一單一資料信號，該單一資料信號經提供至第二鎖存電路106之單一第二鎖存以用於作為單一鎖存資料信號輸出。
在掃描偏移模式中，記憶體電路200之架構及/或結構容許資料信號之完整擷取，其中偏移容許資料被置於可被偏移出或偏移穿過之鎖存中。同樣地，記憶體電路200之計時在掃描模式期間實現完整可測試性特徵。在此例項中，第一鎖存電路104之第一鎖存(例如，針對各D及WEN鎖存對，每資料位元2個負相位及2個鎖存，時脈低鎖存)經組態以鎖存多個輸入資料信號(例如，時脈低資料輸入、讀取/寫入控制信號交易擷取、時脈高資料輸出、高信號鎖存)。第二鎖存電路106之第二鎖存(針對各D及WEN鎖存對，1個正相位，1個共用時脈高鎖存)經組態以基於經鎖存多個輸入資料信號輸出一(單一)鎖存資料信號。此外，中間邏輯電路108經組態以實現使用一共同輸入組態之多個輸入資料信號之擷取。
在一些方案及技術中，輸入信號D、WEN及輸出信號Q可在三個單獨掃描鏈中實施。然而，在本文描述之方案及技術中，輸入信號D、WEN及Q可合併為一單一(1)掃描鏈。在一些例項中，此將面積自6個鎖存/位元改良低至3個鎖存/位元及自3個掃描鏈改良至1個掃描鏈。此可歸因於將(D或WEN)功能包含至DFT掃描路徑中而改良測試品質。此DFT設計可使用一個示意設計支援同步及異步讀取時脈及寫入時脈兩者。
下文係具有控制接針之一真值表(表1)，其中：
DFTASYNC =＞ 1可用於異步時脈設計；及
DFTQSHIFT =＞ 1可用於在擷取週期期間更新或發起新的Q輸出。注意，掃描鏈可具有按功能速度偏移以支援外部讀取邏輯中之按速度擷取之能力。 表1
在各種實施方案中，本文描述之方案及技術提供組合Write_mask及Din以用於掃描擷取。Din/Q可在掃描模式期間組合成一單一正反器，且此可使用額外DFT時脈控制達成(例如，藉由使用僅一個時脈來偏移)。在一些例項中，可在測試期間管理寫入/讀取側上之異步時脈以最大化覆蓋且消除測試期間之x傳播。DFTASYNCH及/或DFTQSHIFT可用於控制行為。例如，DFTASYNCH可用於啟用Q以在擷取期間具有一靜態輸出，此係因為使用寫入時脈，且在一些例項中，具有DFTQSHIFT之DFTASYNC容許輸出Q按速度調變以在擷取週期期間基於Read時脈發射至外部邏輯。
圖3繪示根據在本文中描述之實施方案之用於單埠應用之記憶體電路300之一圖式。參考圖3，本文描述之各種組件在範疇及功能性上類似於參考圖1及圖2展示且描述之相關組件。
如在圖2中展示，第一鎖存電路104、第二鎖存電路106及中間邏輯電路108類似於如參考圖2描述之該等電路。同樣地，輸入邏輯電路120類似於參考圖2描述之輸入邏輯電路，惟掃描偏移信號使用DFTRAMBYP及/或一掃描啟用信號(SE)替換除外。如展示，輸入邏輯電路110之第二邏輯閘(MUX)自第二鎖存電路106之每資料位元單一第二鎖存接收每資料位元輸入資料信號(D)及單一鎖存資料信號(Q)作為一回饋或連接信號(FBS)，且第二邏輯閘(MUX)基於DFTRAMBYP及/或一掃描啟用信號(SE) (而非掃描偏移信號，如參考圖2描述)提供一第二資料信號至第一鎖存電路104之每資料位元第一鎖存。同樣地，輸入邏輯電路110可包含另一多工器(MUX)，該另一多工器(MUX)接收一資料信號(例如，D[0])及一掃描輸入信號(例如，SI[0])且基於DFTRAMBYP及/或一掃描啟用信號(SE)(而非掃描偏移信號，如參考圖2描述)提供一輸出信號。
同樣地，如在圖3中展示，記憶體電路300可不使用如在圖2中描述之輸出電路112，其中直接自第二鎖存電路106之單一第二鎖存提供對應輸出信號(即，Q[0]、Q[1]、…、Q[n/2-1])。此外，如亦在圖3中展示，記憶體電路300可不使用如在圖2中描述之時脈電路112，其中提供一單一時脈信號(CLK)至第一鎖存電路104及第二鎖存電路106中之鎖存。因此，圖3中之電路300之範疇及操作類似於圖2中之電路200之範疇及操作，惟減少數目之時脈信號(例如，雙時脈信號下降至一單一時脈信號)，對時脈電路114之較少需求，及對輸出電路112之較少需求除外。
圖4繪示根據本文描述之各種實施方案之用於製造一積體電路之一方法400之一程序流程圖。
應理解，即使方法400可指示操作執行之一特定順序，操作之各種特定部分仍可以一不同順序且在不同系統上執行。同樣地，額外操作及/或步驟可經添加至方法400及/或自方法400省略。在各種實施方案中，方法400可在硬體及/或軟體中實施。例如，若在硬體中實施，則方法400可用如本文中參考圖1至圖3描述之各種電路組件實施。否則，若在軟體中實施，則方法400可被實施為經組態用於用於各種掃描鏈應用之具面積效率記憶體電路之一程式及/或軟體指令程序。同樣地，若在軟體中實施，則與方法400相關之指令可經儲存於非暫時性記憶體及/或一資料庫中。例如，一電腦或具有一處理器及記憶體之各種其他類型之運算裝置可經組態以執行方法400。
如參考圖4描述及展示，方法400可用於製造在各種類型之掃描鏈應用中實施具面積效率記憶體電路之一積體電路(IC)。在一些例項中，積體電路(IC)可針對掃描鏈應用使用SRAM實施。
在方塊410，方法400可製造具有鎖存多個輸入資料信號之多個第一鎖存之第一鎖存電路。多個第一鎖存可包含每資料位元兩(2)個或更多個鎖存且在一第一時脈相位(例如，負時脈相位；時脈低鎖存)中操作，且單一第二鎖存在不同於第一時脈相位之一第二時脈相位(例如，正時脈相位；時脈高鎖存)中操作。在一些例項中，第一鎖存電路之多個第一鎖存可使用每資料位元兩(2)個p2類型鎖存實施。
在方塊420，方法400可製造具有一單一第二鎖存之第二鎖存電路，該第二鎖存自多個第一鎖存接收經鎖存多個輸入資料信號且基於經鎖存多個輸入資料信號輸出一單一鎖存資料信號。在一些例項中，第二鎖存電路之單一第二鎖存可使用每資料位元一(1)個p1類型鎖存實施。
在方塊430，方法400可製造耦合於第一鎖存電路與第二鎖存電路之間的中間邏輯電路。中間邏輯電路自第一鎖存電路接收多個輸入資料信號且將其等組合成一單一資料信號，該單一資料信號經提供至第二鎖存電路之單一第二鎖存以用於作為單一鎖存資料信號輸出。中間邏輯電路可包含每資料位元多個邏輯閘，該多個邏輯閘包含一第三邏輯閘(例如，OR閘)及一第四邏輯閘(例如，MUX)。第三邏輯閘(OR)自第一鎖存之兩(2)個鎖存接收包含輸出資料(Q)信號之多個輸入資料信號且提供一邏輯輸出信號至第四邏輯閘(MUX)。第四邏輯閘(MUX)接收包含來自第三邏輯閘(OR)之邏輯輸出信號及一功能資料信號(例如，F_Data)之多個信號，且第四邏輯閘(MUX)基於一可測試設計(DFT)信號(即，DFTRAMBYP)提供單一資料信號至第二鎖存之單一(1)第二鎖存。
在一些實施方案中，方法400可進一步製造輸入邏輯電路，該輸入邏輯電路接收每資料位元多個輸入資料信號，該多個輸入資料信號包含一第一輸入資料信號(例如，D)及不同於第一輸入資料信號之一第二輸入資料信號(例如，WEN)。輸入邏輯電路可包含每資料位元多個邏輯閘，該多個邏輯閘包含一第一邏輯閘(例如，AND閘)及一第二邏輯閘(例如，MUX)。第一邏輯閘(AND)可接收一寫入啟用(WEN)信號及一掃描偏移信號，且提供一第一資料信號至每資料位元第一鎖存。第二邏輯閘(MUX)自每資料位元單一第二鎖存接收每資料位元一輸入資料(D)信號及一單一鎖存資料(Q)信號且基於掃描偏移信號提供一第二資料信號至每資料位元第一鎖存。
在一些實施方案中，方法400可進一步製造輸出邏輯電路，該輸出邏輯電路具有包含一第五邏輯閘(例如，NOR閘、NAND閘或一或多個反相器)之至少一個邏輯閘，該第五邏輯閘自包含每資料位元單一鎖存資料信號之第二鎖存接收一或多個信號。輸出邏輯電路接收一更新信號(例如，Q_Update)，且輸出邏輯電路基於單一鎖存資料信號及更新信號提供一或多個掃描輸出(Q)信號。
在一些實施方案中，方法400可進一步製造提供多個時脈信號(例如，CLKA、CLKB)至第一鎖存電路及第二鎖存電路之時脈電路。多個時脈信號可包含在一第一操作模式期間用作一掃描偏移信號之一第一時脈信號(CLKA)，且多個時脈信號可包含在一第二操作模式期間用作一掃描擷取信號之一第二時脈信號(CLKB)。可在一第三操作模式期間使用第一時脈信號(CLKA)，當第一操作模式停用時(即，停用偏移啟用，(例如)此係DFTQSHIFT之原因)，該第三操作模式使用第一時脈信號(CLKA)來控制一資料輸出。
在一些實施方案中，第一操作模式指代一掃描偏移操作模式，且第二操作模式指代(輸入之)一掃描擷取操作模式。此外，第三操作模式指代擷取操作模式期間之(輸出之)一掃描控制，且一第四操作模式指代使用第一時脈信號(CLKA)及第二時脈信號(CLKB)之一功能操作模式。
本文中描述一積體電路之各種實施方案。積體電路可包含第一鎖存電路，該第一鎖存電路具有鎖存每資料位元多個輸入資料信號之每資料位元多個第一鎖存。積體電路可包含具有每資料位元一單一第二鎖存之第二鎖存電路，該第二鎖存自多個第一鎖存接收經鎖存多個輸入資料信號且基於經鎖存多個輸入資料信號輸出每資料位元一單一鎖存資料信號。積體電路可包含耦合於第一鎖存電路與第二鎖存電路之間的中間邏輯電路。中間邏輯電路可自第一鎖存電路接收每資料位元多個輸入資料信號且將其等組合成一單一資料信號，該單一資料信號經提供至第二鎖存電路之每資料位元單一第二鎖存以用於作為每資料位元單一鎖存資料信號輸出。
本文中描述一積體電路之各種實施方案。積體電路可包含具有接收且鎖存輸入資料信號之第一鎖存之第一鎖存電路，其中第一鎖存在一第一時脈相位中操作。積體電路可包含具有一單一第二鎖存之第二鎖存電路，該第二鎖存自第一鎖存接收經鎖存輸入資料信號且基於經鎖存輸入資料信號輸出一單一鎖存資料信號。單一第二鎖存可在不同於第一時脈相位之一第二時脈相位中操作。積體電路可包含耦合於第一鎖存電路與第二鎖存電路之間的轉變邏輯電路。轉變邏輯電路可自第一鎖存電路接收輸入資料信號且將其等組合成一單一資料信號，該單一資料信號經提供至單一第二鎖存以用於作為單一鎖存資料信號輸出。
本文中描述一積體電路之各種實施方案。積體電路可包含鎖存多個輸入資料信號之第一鎖存電路。積體電路可包含第二鎖存電路，該第二鎖存電路自第一鎖存電路接收經鎖存多個輸入資料信號且基於經鎖存多個輸入資料信號輸出一單一鎖存資料信號。積體電路可包含耦合於第一鎖存電路與第二鎖存電路之間的邏輯電路。邏輯電路可自第一鎖存電路接收多個輸入資料信號且將其等組合成一單一資料信號，該單一資料信號經提供至第二鎖存電路以用於作為單一鎖存資料信號輸出。積體電路可包含提供一或多個時脈信號至第一鎖存電路及第二鎖存電路之時脈電路。一或多個時脈信號可包含在一掃描偏移操作模式期間用作一掃描偏移信號之一第一時脈信號，且多個時脈信號可包含在一輸入掃描擷取操作模式期間用作一掃描擷取信號之一第二時脈信號。
上文參考之發明內容段落經提供以依一簡化形式介紹上文在實施方式段落中進一步描述之概念之一選擇。發明內容不意欲識別所主張標的之關鍵特徵或基本特徵，亦不意欲用於限制所主張標的之範疇。再者，所主張標的並不限於解決本揭示內容之任何部分中提及之任何或所有缺點之實施方案。
應預期，發明申請專利範圍之標的不限於本文中提供之實施方案及繪示，而包含該等實施方案之經修改形式，包含根據發明申請專利範圍之實施方案之部分及不同實施方案之元件之組合。應瞭解，在任何此實施方案的開發中，如在任何工程或設計項目中，應作出大量實施方案特定決定以達成可隨不同實施方案變化之開發者的特定目標，諸如符合系統相關及業務相關的限制。再者，應瞭解，此一開發努力可能係複雜且耗時的，但對於獲利於本揭示內容之一般技術者，該開發努力仍將係設計、製造及製作之一例常任務。
已詳細參考各種實施方案，其等之實例在隨附圖式及圖中繪示。在下列實施方式中，提出數種特定細節以提供對本文中提供之揭示內容之通透理解。然而，本文中提供之揭示內容可在無此等特定細節的情況下實踐。在一些其他例項中，並未詳細描述眾所周知的方法、程序、組件、電路及網路以免不必要地混淆該等實施例之細節。
亦應理解，儘管術語第一、第二等等可在本文中用於描述各種元件，但此等元件不應被此等術語限制。此等術語僅用於將元件彼此區分。例如，一第一元件可被稱為一第二元件，且類似地，一第二元件可被稱為一第一元件。第一元件及第二元件分別為兩個元件，但其等不被視為相同元件。
用於本文中提供之揭示內容之描述中之術語係出於描述特定實施方案之目的且不旨在限制本文中提供之揭示內容。如在本文中提供之揭示內容及隨附發明申請專利範圍之描述中所使用，單數形式「一(a、an)」及「該」亦旨在包含複數形式，除非背景內容另外明確指示。如在本文中使用之術語「及/或」指代且涵蓋相關聯所列項目之一或多者之任何及所有可能組合。當在本說明書中使用時，術語「包含(includes、including)」及/或「包括(comprises、comprising)」指定所陳述之特徵、整體、步驟、操作、元件及/或組件之存在，但是並不排除一或多個其他特徵、整體、步驟、操作、元件、組件及/或其等群組之存在或添加。
如在本文中使用，術語「若」可取決於背景內容解釋以意謂「當」或「在……時」或「回應於判定」或「回應於偵測」。類似地，片語「若判定」或「若偵測到[一陳述條件或事件]」可取決於背景內容解釋以意謂「在判定時」或「回應於判定」或「在偵測到[陳述條件或事件]時」或「回應於偵測到[陳述條件或事件]」。術語「向上」及「向下」；「上」及「下」；「朝上」及「朝下」；「下方」及「上方」；及指示一給定點或元件上方或下方之相對位置之其他類似術語可結合本文中描述之各種技術之一些實施方案使用。
雖然上文係關於本文中描述之各種技術之實施方案，但其他及進一步實施方案可根據本文之揭示內容設想，其等可藉由下列發明申請專利範圍判定。
儘管已依特定於結構特徵及/或方法動作之語言描述標的，但應理解，在隨附發明申請專利範圍中界定之標的不必限於上文描述之特定特徵或動作。實情係，上文描述之特定特徵及動作經揭示為實施發明申請專利範圍之例示性形式。
100‧‧‧記憶體電路 104‧‧‧第一鎖存電路 106‧‧‧第二鎖存電路 108‧‧‧中間邏輯電路 110‧‧‧輸入邏輯電路 112‧‧‧輸出邏輯電路 114‧‧‧時脈電路 120‧‧‧輸入資料信號 122‧‧‧輸出信號 126‧‧‧掃描偏移信號 128‧‧‧Q更新信號 130‧‧‧可測試設計(DFT)信號 132‧‧‧功能資料信號 134‧‧‧回饋信號 136‧‧‧掃描輸出信號 200‧‧‧記憶體電路 300‧‧‧記憶體電路 400‧‧‧方法 410‧‧‧方塊 420‧‧‧方塊 430‧‧‧方塊
本文中參考附圖描述各種技術之實施方案。然而，應理解，附圖僅繪示本文描述之各種實施方案且不意在限制本文描述之各種技術之實施例。
圖1繪示根據在本文中描述之各種實施方案之用於記憶體應用之鎖存電路之一圖式。
圖2繪示根據在本文中描述之各種實施方案之用於針對雙埠應用之記憶體應用之鎖存電路之一圖式。
圖3繪示根據在本文中描述之各種實施方案之用於針對單埠應用之記憶體應用之鎖存電路之一圖式。
圖4繪示根據本文描述之各種實施方案之用於製造一積體電路之一方法之一程序流程圖。
100‧‧‧記憶體電路
104‧‧‧第一鎖存電路
106‧‧‧第二鎖存電路
108‧‧‧中間邏輯電路
110‧‧‧輸入邏輯電路
112‧‧‧輸出邏輯電路
114‧‧‧時脈電路
120‧‧‧輸入資料信號
122‧‧‧輸出信號
126‧‧‧掃描偏移信號
128‧‧‧Q更新信號
130‧‧‧可測試設計(DFT)信號
132‧‧‧功能資料信號
134‧‧‧回饋信號
136‧‧‧掃描輸出信號

Claims (20)

  1. 一種積體電路，其包括：第一鎖存電路，其具有鎖存每資料位元多個輸入資料信號之每資料位元多個第一鎖存；第二鎖存電路，其具有每資料位元一單一第二鎖存，該單一第二鎖存自該多個第一鎖存接收該經鎖存多個輸入資料信號且基於該經鎖存多個輸入資料信號輸出每資料位元一單一鎖存資料信號；及中間邏輯電路，其經耦合於該第一鎖存電路與該第二鎖存電路之間，其中該中間邏輯電路自該第一鎖存電路接收每資料位元該經鎖存多個輸入資料信號且將其等組合成一單一資料信號，該單一資料信號經提供至該第二鎖存電路之每資料位元該單一第二鎖存以用於作為每資料位元該單一鎖存資料信號輸出。
  2. 如請求項1之積體電路，其中該積體電路包括具有一掃描鏈之靜態隨機存取記憶體(SRAM)。
  3. 如請求項1之積體電路，其中該多個第一鎖存包括每資料位元兩個鎖存且在一第一時脈相位中操作，且其中該單一第二鎖存在不同於該第一時脈相位之一第二時脈相位中操作。
  4. 如請求項1之積體電路，其進一步包括輸入邏輯電路，該輸入邏輯電路接收每資料位元該多個輸入資料信號，該多個輸入資料信號包含一第一 輸入資料信號及不同於該第一輸入資料信號之一第二輸入資料信號。
  5. 如請求項4之積體電路，其中該輸入邏輯電路包括每資料位元多個邏輯閘，該多個邏輯閘具有一第一邏輯閘及一第二邏輯閘，且其中該第一邏輯閘接收一寫入啟用信號及一掃描偏移信號且提供一第一資料信號至每資料位元該等第一鎖存，且其中該第二邏輯閘自每資料位元該單一第二鎖存接收每資料位元該輸入資料信號及該單一鎖存資料信號且基於該掃描偏移信號提供一第二資料信號至每資料位元該等第一鎖存。
  6. 如請求項5之積體電路，其中該第一邏輯閘包括一AND閘，且其中該第二邏輯閘包括一第一多工器(MUX)。
  7. 如請求項1之積體電路，其中該中間邏輯電路包括每資料位元多個邏輯閘，該多個邏輯閘具有一第三邏輯閘及一第四邏輯閘。
  8. 如請求項7之積體電路，其中該第三邏輯閘自該等第一鎖存之該兩(2)個或更多個鎖存接收具有輸出資料信號之該經鎖存多個輸入資料信號，且提供一邏輯輸出信號至該第四邏輯閘，且其中該第四邏輯閘接收具有來自該第三邏輯閘之該邏輯輸出信號及一功能資料信號之多個信號，且其中該第四邏輯閘基於一可測試設計(DFT)信號提供該單一資料信號至該等第二鎖存之該單一第二鎖存。
  9. 如請求項7之積體電路，其中該第三邏輯閘包括一OR閘，且其中該 第四邏輯閘包括一第二多工器(MUX)。
  10. 如請求項1之積體電路，其進一步包括具有至少一個邏輯閘之輸出邏輯電路，該至少一個邏輯閘具有一第五邏輯閘，該第五邏輯閘自具有每資料位元該單一鎖存資料信號之該等第二鎖存接收一或多個信號，且其中該輸出邏輯電路接收一更新信號，且其中該輸出邏輯電路基於該單一鎖存資料信號及該更新信號提供一或多個掃描輸出信號。
  11. 如請求項10之積體電路，其中該第五邏輯閘包括一NOR閘或一NAND閘。
  12. 如請求項1之積體電路，其進一步包括時脈電路，該時脈電路提供多個時脈信號至該第一鎖存電路及該第二鎖存電路，其中該多個時脈信號包含在一第一操作模式期間用作一掃描偏移信號之一第一時脈信號，且其中該多個時脈信號包含在一第二操作模式期間用作一掃描擷取信號之一第二時脈信號，且其中在一第三操作模式期間使用該第一時脈信號，當該第一操作模式停用時，該第三操作模式使用該第一時脈信號來控制一資料輸出。
  13. 如請求項12之積體電路，其中該第一操作模式指代一掃描偏移操作模式，且其中該第二操作模式指代一輸入掃描擷取操作模式，且其中該第三操作模式指代該輸入掃描擷取操作模式期間之輸出之一掃描控制，且其中一第四操作模式指代使用該第一時脈信號及該第二時脈信號之一功能操 作模式。
  14. 一種積體電路，其包括：第一鎖存電路，其具有接收且鎖存輸入資料信號之第一鎖存，其中該等第一鎖存在一第一時脈相位中操作；第二鎖存電路，其具有自該等第一鎖存接收該等經鎖存輸入資料信號且基於該等經鎖存輸入資料信號輸出一單一鎖存資料信號之一單一第二鎖存，其中該單一第二鎖存在不同於該第一時脈相位之一第二時脈相位中操作；及轉變邏輯電路，其經耦合於該第一鎖存電路與該第二鎖存電路之間，其中該轉變邏輯電路自該第一鎖存電路接收該等經鎖存輸入資料信號且將組合成一單一資料信號，該單一資料信號經提供至該單一第二鎖存以用於作為該單一鎖存資料信號輸出。
  15. 如請求項14之積體電路，其進一步包括輸入邏輯電路，該輸入邏輯電路接收該等輸入資料信號，該等輸入資料信號包含一第一輸入資料信號及不同於該第一輸入資料信號之一第二輸入資料信號。
  16. 如請求項15之積體電路，其中該輸入邏輯電路包括多個邏輯閘，該多個邏輯閘包含一第一邏輯閘及一第二邏輯閘，且其中該第一邏輯閘包括一AND閘，且其中該第二邏輯閘包括一第一多工器(MUX)。
  17. 如請求項14之積體電路，其中該中間邏輯電路包括多個邏輯閘，該 多個邏輯閘具有一第三邏輯閘及一第四邏輯閘，且其中該第三邏輯閘包括一OR閘，且其中該第四邏輯閘包括一第二多工器(MUX)。
  18. 如請求項14之積體電路，其進一步包括具有包含一第五邏輯閘之至少一個邏輯閘之輸出邏輯電路，且其中該第五邏輯閘包括一NOR閘或一NAND閘。
  19. 一種積體電路，其包括：第一鎖存電路，其鎖存多個輸入資料信號；第二鎖存電路，其自該第一鎖存電路接收該經鎖存多個輸入資料信號且基於該經鎖存多個輸入資料信號輸出一單一鎖存資料信號；邏輯電路，其經耦合於該第一鎖存電路與該第二鎖存電路之間，其中該邏輯電路自該第一鎖存電路接收該多個輸入資料信號且將其等組合成一單一資料信號，該單一資料信號經提供至該第二鎖存電路以用於作為該單一鎖存資料信號輸出；及時脈電路，其提供一或多個時脈信號至該第一鎖存電路及該第二鎖存電路，其中該一或多個時脈信號包含在一掃描偏移操作模式期間用作一掃描偏移信號之一第一時脈信號，且其中該多個時脈信號包含在一輸入掃描擷取操作模式期間用作一掃描擷取信號之一第二時脈信號。
  20. 如請求項19之積體電路，其中該第一時脈信號及該第二時脈信號在一輸出掃描控制操作模式期間一起使用，當該掃描偏移操作模式停用時，該輸出掃描控制操作模式使用該第一時脈信號來控制一資料輸出，且其中該第一時脈信號及該第二時脈信號在一功能操作模式期間一起使用。
TW108112420A 2018-04-18 2019-04-10 用於記憶體應用之鎖存電路 TWI810275B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/956,724 2018-04-18
US15/956,724 US10847211B2 (en) 2018-04-18 2018-04-18 Latch circuitry for memory applications

Publications (2)

Publication Number Publication Date
TW201944401A TW201944401A (zh) 2019-11-16
TWI810275B true TWI810275B (zh) 2023-08-01

Family

ID=68238204

Family Applications (2)

Application Number Title Priority Date Filing Date
TW108112420A TWI810275B (zh) 2018-04-18 2019-04-10 用於記憶體應用之鎖存電路
TW112126325A TWI851339B (zh) 2018-04-18 2019-04-10 用於記憶體應用之鎖存積體電路及其製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW112126325A TWI851339B (zh) 2018-04-18 2019-04-10 用於記憶體應用之鎖存積體電路及其製造方法

Country Status (4)

Country Link
US (2) US10847211B2 (zh)
KR (1) KR102728947B1 (zh)
CN (1) CN110390968B (zh)
TW (2) TWI810275B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11581338B2 (en) * 2019-10-04 2023-02-14 Samsung Electronics Co., Ltd. Optimization of semiconductor cell of vertical field effect transistor (VFET)
CN112908233B (zh) * 2019-11-19 2024-02-06 京东方科技集团股份有限公司 地址锁存器、显示装置及地址锁存方法
IT202000029771A1 (it) * 2020-12-03 2022-06-03 Sk Hynix Inc Architettura di latch
KR102869823B1 (ko) 2020-12-15 2025-10-13 에스케이하이닉스 주식회사 파이프 래치 회로, 그의 동작 방법, 및 이를 포함한 반도체 메모리 장치
TWI800925B (zh) 2021-09-17 2023-05-01 瑞昱半導體股份有限公司 測試系統以及測試方法
US12088296B2 (en) * 2021-12-17 2024-09-10 Advanced Micro Devices, Inc. Clock gating using a cascaded clock gating control signal
US12300338B2 (en) 2022-06-14 2025-05-13 Arm Limited Configurable scan chain architecture for multi-port memory

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100244853A1 (en) * 2009-03-26 2010-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method and Apparatus for Diagnosing an Integrated Circuit
US20110060952A1 (en) * 2009-09-07 2011-03-10 Renesas Electronics Corporation Semiconductor integrated circuit
US20110072323A1 (en) * 2009-09-18 2011-03-24 Arm Limited Supporting scan functions within memories
US20110304353A1 (en) * 2010-06-10 2011-12-15 Samsung Electronics Co., Ltd. Scan Flip-Flop Circuits And Scan Test Circuits Including The Same
US20120246528A1 (en) * 2011-03-25 2012-09-27 Paul-Henri Pugliesi-Conti Circuit for Securing Scan Chain Data
US20140047293A1 (en) * 2012-08-13 2014-02-13 Analog Devices A/S Semiconductor circuit and methodology for in-system scan testing

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3986091A (en) * 1974-11-15 1976-10-12 Burroughs Corporation Carrier positioning system
US4061886A (en) * 1975-09-29 1977-12-06 Mostek Corporation Dual tone multiple frequency generator
CA1322390C (en) * 1987-09-22 1993-09-21 Nec Corporation Star topology local area network
KR100219626B1 (ko) * 1997-01-31 1999-09-01 윤종용 필드 판별신호 발생회로 및 그 방법
JP2001084787A (ja) 1999-09-09 2001-03-30 Oki Electric Ind Co Ltd 不揮発性記憶装置の書き換え回路，不揮発性記憶装置の書き換え方法およびスキャンレジスタ
JP2003036697A (ja) 2001-07-25 2003-02-07 Mitsubishi Electric Corp 半導体メモリのテスト回路および半導体メモリデバイス
TWI246086B (en) * 2004-07-23 2005-12-21 Au Optronics Corp Single clock driven shift register utilized in display driving circuit
US7308634B2 (en) 2005-04-01 2007-12-11 Kabushiki Kaisha Toshiba Systems and methods for LBIST testing using multiple functional subphases
KR100763248B1 (ko) * 2006-07-07 2007-10-04 삼성전자주식회사 반도체 메모리 장치 및 그의 ｓｐａ 모드 구현 방법
US7831877B2 (en) * 2007-03-08 2010-11-09 Silicon Image, Inc. Circuitry to prevent peak power problems during scan shift
US8484278B2 (en) * 2007-05-11 2013-07-09 Synopsys, Inc. Digital architecture for DFT/IDFT hardware
KR100956772B1 (ko) * 2007-12-21 2010-05-12 주식회사 하이닉스반도체 링잉 방지 장치
US7760562B2 (en) * 2008-03-13 2010-07-20 Qualcomm Incorporated Address multiplexing in pseudo-dual port memory
JP2009288056A (ja) * 2008-05-29 2009-12-10 Toshiba Corp スキャン出力信号遮断機能付きスキャンフリップフロップ
US8037385B2 (en) * 2008-12-12 2011-10-11 Qualcomm Incorporat Scan chain circuit and method
US20110066906A1 (en) * 2009-09-14 2011-03-17 LSI Corporate Pulse Triggered Latches with Scan Functionality
EP2421148B1 (de) * 2010-08-16 2015-02-11 Baumüller Nürnberg GmbH Vorrichtung und Verfahren zur drehgeberlosen Identifikation mechanischer Kenngrößen eines Drehstrom-Asynchronmotors
US9009552B2 (en) * 2010-09-09 2015-04-14 Advanced Micro Devices, Inc. Scan-based reset
US8633725B2 (en) * 2010-09-10 2014-01-21 Advanced Micro Devices, Inc. Scan or JTAG controllable capture clock generation
US8427884B2 (en) 2011-06-20 2013-04-23 SanDisk Technologies, Inc. Bit scan circuits and method in non-volatile memory
DE102011084910A1 (de) * 2011-10-20 2013-04-25 Wobben Properties Gmbh Verfahren und Vorrichtung zum Einspeisen elektrischen Stroms in ein elektrisches Netz
US9383766B2 (en) * 2013-01-09 2016-07-05 International Business Machines Corporation Chip performance monitoring system and method
GB2530017B (en) * 2014-08-26 2020-05-13 Advanced Risc Mach Ltd Double pumped memory techniques
US20160349320A1 (en) * 2015-05-26 2016-12-01 Qualcomm Incorporated Remote bus wrapper for testing remote cores using automatic test pattern generation and other techniques
US9568551B1 (en) * 2015-09-16 2017-02-14 Freescale Semiconductor, Inc. Scan wrapper circuit for integrated circuit
US9767905B2 (en) 2015-10-21 2017-09-19 Sandisk Technologies Llc Scan chain circuits in non-volatile memory
US9666302B1 (en) * 2015-12-28 2017-05-30 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for memory scan design-for-test
KR102369635B1 (ko) * 2017-09-06 2022-03-03 삼성전자주식회사 증가된 네거티브 셋업 시간을 갖는 시퀀셜 회로

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100244853A1 (en) * 2009-03-26 2010-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method and Apparatus for Diagnosing an Integrated Circuit
US20110060952A1 (en) * 2009-09-07 2011-03-10 Renesas Electronics Corporation Semiconductor integrated circuit
US20110072323A1 (en) * 2009-09-18 2011-03-24 Arm Limited Supporting scan functions within memories
US20110304353A1 (en) * 2010-06-10 2011-12-15 Samsung Electronics Co., Ltd. Scan Flip-Flop Circuits And Scan Test Circuits Including The Same
US20120246528A1 (en) * 2011-03-25 2012-09-27 Paul-Henri Pugliesi-Conti Circuit for Securing Scan Chain Data
US20140047293A1 (en) * 2012-08-13 2014-02-13 Analog Devices A/S Semiconductor circuit and methodology for in-system scan testing

Also Published As

Publication number Publication date
US20210074353A1 (en) 2021-03-11
US20190325947A1 (en) 2019-10-24
TW202343444A (zh) 2023-11-01
TW201944401A (zh) 2019-11-16
CN110390968B (zh) 2024-04-02
US11568926B2 (en) 2023-01-31
US10847211B2 (en) 2020-11-24
KR20190121701A (ko) 2019-10-28
TWI851339B (zh) 2024-08-01
CN110390968A (zh) 2019-10-29
KR102728947B1 (ko) 2024-11-12

Similar Documents

Publication Publication Date Title
TWI810275B (zh) 用於記憶體應用之鎖存電路
US8635503B2 (en) Scan latch with phase-free scan enable
US8196076B2 (en) Optimal flow in designing a circuit operable in multiple timing modes
US8484523B2 (en) Sequential digital circuitry with test scan
US8644439B2 (en) Circuits and methods for signal transfer between different clock domains
KR20190027225A (ko) 증가된 네거티브 셋업 시간을 갖는 시퀀셜 회로
US20110066906A1 (en) Pulse Triggered Latches with Scan Functionality
US7613969B2 (en) Method and system for clock skew independent scan register chains
EP1989562B1 (en) Dual-path, multimode sequential storage element
Goel et al. Low-overhead design of soft-error-tolerant scan flip-flops with enhanced-scan capability
US8904221B2 (en) Arbitration circuitry for asynchronous memory accesses
US12300338B2 (en) Configurable scan chain architecture for multi-port memory
US20110016367A1 (en) Skew tolerant scannable master/slave flip-flop including embedded logic
US20170146600A1 (en) Scan Logic For Circuit Designs With Latches And Flip-Flops
US20060085707A1 (en) High speed energy conserving scan architecture
TWI791475B (zh) 用於雙埠記憶體應用之掃描單元、積體電路及用於一積體電路之掃描方法
US12040800B2 (en) Low hold multi-bit flip-flop
US11017135B2 (en) Scan logic for circuit designs with latches and flip-flops
US6927615B2 (en) Low skew, power efficient local clock signal generation system
Nemati et al. Asynchronous interleaved scan architecture for on-line built-in self-test of null convention logic
JP3469294B2 (ja) 線型帰還シフトレジスタおよび半導体集積回路装置
US20120173938A1 (en) Scan cell designs with serial and parallel loading of test data