[go: up one dir, main page]

TWI808405B - 半導體元件及其形成方法 - Google Patents

半導體元件及其形成方法 Download PDF

Info

Publication number
TWI808405B
TWI808405B TW110112814A TW110112814A TWI808405B TW I808405 B TWI808405 B TW I808405B TW 110112814 A TW110112814 A TW 110112814A TW 110112814 A TW110112814 A TW 110112814A TW I808405 B TWI808405 B TW I808405B
Authority
TW
Taiwan
Prior art keywords
source
metal line
conductive via
substrate
contact
Prior art date
Application number
TW110112814A
Other languages
English (en)
Other versions
TW202220168A (zh
Inventor
嚴章英
王新泳
Original Assignee
台灣積體電路製造股份有限公司
大陸商台積電（南京）有限公司
大陸商台積電（中國）有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司, 大陸商台積電（南京）有限公司, 大陸商台積電（中國）有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202220168A publication Critical patent/TW202220168A/zh
Application granted granted Critical
Publication of TWI808405B publication Critical patent/TWI808405B/zh

Links

Images

Classifications

    • H10W20/021—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10W20/42—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0149—Manufacturing their interconnections or electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/834—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] comprising FinFETs
    • H10W10/014—
    • H10W10/17—
    • H10W20/056—
    • H10W20/063—
    • H10W20/0698—
    • H10W20/081—
    • H10W20/20—
    • H10W20/40—
    • H10W20/427—
    • H10W20/43—
    • H10W20/435—
    • H10P52/403—
    • H10P95/06—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Geometry (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一種半導體元件包含基板、主動區域、隔離結構、第一金屬線、閘極結構、源極/汲極區域、源極/汲極接觸和第二金屬線。主動區域從基板的頂表面突出。隔離結構在基板之上並且橫向圍繞主動區域。第一金屬線在隔離結構中。閘極結構在主動區域之上。源極/汲極區域在主動區域中。源極/汲極接觸在主動區域之上並且電連接到源極/汲極區域。第二金屬線在閘極結構和源極/汲極接觸之上，其中，第二金屬線與第一金屬線垂直地重疊。

Description

半導體元件及其形成方法
本揭露是關於半導體元件及其形成方法。
半導體積體電路(IC)產業經歷了快速增長。IC材料和設計的技術進步已經產生了幾代IC。每一代都比上一代具有更小、更複雜的電路。然而，這些進步增加了處理和製造IC的複雜性。
在IC發展的過程中，功能密度(即每晶片區域的互連元件的數量)通常增加，而幾何尺寸(即可以使用製造製程創建的最小元件(或線))減少。這種縮小過程通常通過提高生產效率並降低相關成本來提供收益。
然而，由於特徵尺寸持續減小，製造製程持續變得更加難以執行。因此，以越來越小的尺寸形成可靠的半導體元件是一個挑戰。
在本揭露的一些實施例中，一種半導體元件包含基板、主動區域、隔離結構、第一金屬線、閘極結構、源極/ 汲極區域、源極/汲極接觸和第二金屬線。主動區域從基板的頂表面突出。隔離結構在基板之上並且橫向圍繞主動區域。第一金屬線在隔離結構中。閘極結構在主動區域之上。源極/汲極區域在主動區域中。源極/汲極接觸在主動區域之上並且電連接到源極/汲極區域。第二金屬線在閘極結構和源極/汲極接觸之上，其中，第二金屬線與第一金屬線垂直地重疊。
在本揭露的一些實施例中，一種半導體元件包含基板、第一金屬線、第一導電通孔、第二導電通孔、多個閘極結構、多個源極/汲極區域和多個源極/汲極接觸。第一金屬線在基板之上，其中，第一金屬線的底表面與基板的頂表面間隔開。第一導電通孔和第二導電通孔在基板和第一金屬線之上，其中，第一導電通孔和第二導電通孔與第一金屬線接觸。閘極結構在基板以及第一導電通孔和第二導電通孔之上。源極/汲極區域在基板以及第一導電通孔和第二導電通孔之上，其中，源極/汲極區域分別在閘極結構中的每一個閘極結構的相反側。源極/汲極接觸位於基板之上，其中，源極/汲極接觸與閘極結構相鄰並分別覆蓋在源極/汲極區域上。
在本揭露的一些實施例中，一種半導體元件的形成方法包含：形成從基板的頂表面突出的主動區域；在基板之上並橫向圍繞主動區域形成第一介電質層；在第一介電質層之上形成第一金屬線；在基板之上並覆蓋第一金屬線形成第二介電質層；對第二介電質層進行圖案化以在第二 介電質層中形成開口，其中，該開口暴露第一金屬線的頂表面；以及在開口中形成第一導電通孔；在主動區域之上形成閘極結構；在主動區域中的源極/汲極區域之上形成源極/汲極接觸。
100:基板
105:介電質層
110:金屬層
112,112A,112B,112C:金屬線
115:介電質層
120:隔離結構
125,125A,125B,125C,125D,125E,125F,125G:導電通孔
128:閘極間隔物
130:源極/汲極區域
140:層間介電質層
152:閘極介電質層
154:功函數金屬層
156:填充金屬
160:層間介電質層
165:介電質層
180:層間介電質層
190,190A,190B,190C:導電通孔
195,195A,195B,195C,195D,195E:金屬線
A1,A2:主動區
B-B,C-C:線
DG1,DG2:虛設閘極結構
G1,G2,G3,G4,G5,G6,G7:閘極結構
MD1,MD2,MD3,MD4,MD5,MD6,MD7,MD8:源極/汲極接觸
MA:遮罩
O1:開口
T1,T2:電晶體
R1:凹陷
當藉由附圖閱讀時，自以下詳細描述，最佳地理解本揭露內容的態樣。注意，根據該行業中的標準實務，各種特徵未按比例繪製。事實上，為了論述的清晰起見，可任意地增大或減小各種特徵的尺寸。
第1A圖至第10C圖示出了根據本揭露的一些實施例的製造半導體元件的各個階段中的方法。
第11A圖至第11C圖示出了根據本揭露的一些實施例的半導體元件。
第12A圖和第12B圖是根據本揭露的一些實施例的製造記憶體元件的方法。
第13A圖至第17B圖示出了根據本揭露的一些實施例的製造半導體元件的各個階段中的方法。
以下揭露內容提供許多不同實施例或實例，用於實施提供的標的的不同特徵。以下描述組件及配置的具體實例以簡化本揭露內容。當然，此等僅為實例，且並不意欲為限制性。舉例而言，在接下來的描述中，第一特徵在第 二特徵上方或上的形成可包含第一與第二特徵直接接觸地形成的實施例，且亦可包含額外特徵可形成於第一與第二特徵之間使得第一與第二特徵可不直接接觸的實施例。此外，在各種實例中，本揭露內容可重複參考數字及/或字母。此重複係為了簡單且清晰的目的，且自身並不規定論述的各種實施例及/或組態之間的關係。
另外，為了易於描述，諸如「在......之下(beneath)」、「在......下方(below)」、「下部(lower)」、「在......上方(above)」及「上部(upper)」及類似者的空間相對術語可在本文中用以描述如在圖中圖示的一個元件或特徵與另一元件或特徵的關係。除了圖中描繪的定向之外，該些空間相對術語意欲亦涵蓋在使用或操作中的元件的不同定向。可將設備以其他方式定向(旋轉90度或以其他定向)，且同樣地可將本文中使用的空間相對描述詞相應地作出解釋。
可以通過任何合適的方法來對鰭進行圖案化。例如，可以使用一個或多個光刻製程(包含雙圖案化製程或多圖案化製程)對鰭進行圖案化。通常，雙圖案化製程或多圖案化製程組合光刻製程和自對準製程，允許創建具有例如比使用單個直接光刻製程可獲得的間距更小的間距的圖案。例如，在一個實施例中，在基板之上形成犧牲層，並使用光刻製程對犧牲層進行圖案化。使用自對準製程在經圖案化的犧牲層旁邊形成間隔物。然後去除犧牲層，並且然後可以使用剩餘的間隔物來對鰭進行圖案化。
第1A圖至第10C圖示出了根據本揭露的一些實施例的製造半導體元件的各個階段中的方法。
參考第1A圖至第1C圖，其中，第1A圖是半導體元件的俯視圖，第1B圖是第1A圖的線B-B的截面圖，並且第1C圖是第1A圖的線C-C的截面圖。示出了基板100。在一些實施例中，基板100可以是半導體材料，並且可以包含已知結構，包含例如梯度層或掩埋氧化物。在一些實施例中，基板100包含塊狀矽，其可以是未摻雜的或摻雜的(例如，p型、n型或其組合)。可以使用適合於半導體元件形成的其他材料。其他材料(例如，鍺、石英、藍寶石和玻璃)可替代地用於基板100。替代地，矽基板100可以是絕緣體上半導體(SOI)基板或多層結構(例如，在塊狀矽層上形成的矽鍺層)的主動層。
在基板100之上形成多個主動區域A1和A2。在一些實施例中，可以通過利用光刻製程對基板100進行圖案化來形成主動區域A1和A2。例如，在基板100之上形成光阻層(未示出)，其中，光阻層覆蓋基板100的限定主動區域A1和A2的位置的部分。然後，執行蝕刻製程以部分地去除基板100的材料，並且從基板100突出的剩餘材料可以被稱為主動區域A1和A2。在蝕刻製程之後，去除光阻層。在一些實施例中，主動區域A1和A2是從基板100突出的半導體鰭。
然後，在基板100之上並圍繞主動區域A1和A2形成介電質層105。在一些實施例中，介電質層105可以 通過例如以下製程來形成：在基板100之上沉積介電質材料並覆蓋主動區域A1和A2，對介電質材料執行化學機械拋光(CMP)製程，直到主動區域A1和A2的頂表面被暴露，然後進行回蝕製程以降低介電質材料的下頂表面。結果，介電質層105的頂表面低於主動區域A1和A2的頂表面。在一些實施例中，介電質層105可以包含SiO2、Si3N4、SiOxNy、摻雜氟的矽酸鹽玻璃(FSG)、低k介電質、其組合、和/或其他合適的材料。
參考第2A圖至第2C圖，其中，第2A圖是半導體元件的俯視圖，第2B圖是第2A圖的線B-B的截面圖，並且第2C圖是第2A圖的線C-C的截面圖。金屬層110被沉積在基板100之上。在一些實施例中，金屬層110可以通過例如以下製程形成：在基板100和介電質層105之上沉積金屬材料，然後進行CMP製程以去除過量的金屬材料，直到主動區域A1和A2的頂表面。在一些實施例中，金屬層110可以包含銅(Cu)、鋁(Al)等。
參考第3A圖至第3C圖，其中，第3A圖是半導體元件的俯視圖，第3B圖是第3A圖的線B-B的截面圖，並且第3C圖是第3A圖的線C-C的截面圖。金屬層110被回蝕，以將金屬層110的頂表面降低到比主動區域A1和A2的頂表面更低的水準。在一些實施例中，可以通過乾式蝕刻、濕式蝕刻、或其組合來蝕刻金屬層110。
參考第4A圖至第4C圖，其中，第4A圖是半導體元件的俯視圖，第4B圖是第4A圖的線B-B的截面圖， 並且第4C圖是第4A圖的線C-C的截面圖。金屬層110被圖案化以形成金屬線112。在一些實施例中，金屬線112可以通過例如以下製程形成：在基板100之上形成光阻層(未示出)，其中，光阻層覆蓋金屬層110的限定金屬線112的位置的部分，然後進行蝕刻製程以去除金屬層110的被光阻層暴露的部分。金屬層110的其餘部分稱為金屬線112。在蝕刻製程之後，去除光阻層。在一些實施例中，金屬線112的厚度在約10nm至約100nm的範圍內。
參考第5A圖至第5C圖，其中，第5A圖是半導體元件的俯視圖，第5B圖是第5A圖的線B-B的截面圖，並且第5C圖是第5A圖的線C-C的截面圖。介電質層115被沉積在基板100之上並覆蓋金屬線112。介電質層115可以通過例如以下製程形成：在基板100之上沉積介電質材料，並然後進行CMP製程以去除過量的介電質材料，直到主動區域A1和A2的頂表面被暴露為止。在一些實施例中，介電質層115與金屬線112的頂表面和側壁接觸，並且進一步與介電質層105接觸。
在一些實施例中，介電質層115可以包含SiO2、Si3N4、SiOxNy、摻雜氟的矽酸鹽玻璃(FSG)、低k介電質、其組合、和/或其他合適的材料。在一些實施例中，如果介電質層105和115由同一材料製成，則在介電質層105和115之間可不包含可區分的介面。因此，在第5A圖至第5C圖中，介電質層105和115之間的介面以虛線繪製。然而，在一些其他實施例中，介電質層105和115 可以在它們之間形成可區分的介面，並且介電質層105和115之間的介面可以與金屬線112的底表面鄰接。
在一些實施例中，介電質層105和115可統稱為隔離結構120。隔離結構120可用作淺溝槽隔離(STI)結構、深溝槽隔離(DTI)結構、另外(一個或多個)合適的隔離結構、上述項的組合等。在其中隔離結構120由氧化物(例如，氧化矽)製成的一些實施例中，主動區域A1和A2可以可互換地稱為氧化物限定(OD)區域。在一些實施例中，金屬線112的底表面高於隔離結構120的介電質層105的底表面，並且高於基板的頂表面。在一些實施例中，金屬線112的側壁與隔離結構120接觸。在一些實施例中，金屬線112的側壁通過隔離結構120與主動區域A1和A2隔開。
參考第6A圖至第6C圖，其中，第6A圖是半導體元件的俯視圖，第6B圖是第6A圖的線B-B的截面圖，並且第6C圖是第6A圖的線C-C的截面圖。多個導電通孔125被形成在隔離結構120的介電質層115中，並與金屬線112接觸。在一些實施例中，導電通孔125可以通過例如以下製程來形成：對隔離結構120的介電質層115進行圖案化以形成限定導電通孔125的位置的開口，在開口中沉積導電材料，並然後進行CMP製程以去除過量的導電材料，直到隔離結構120的介電質層115以及主動區域A1和A2的頂表面被暴露為止。在一些實施例中，導電通孔125可以包含銅(Cu)、鋁(Al)等。在一些實施例中， 導電通孔125的厚度在約10nm至約100nm的範圍內。在一些實施例中，導電通孔125的頂表面、隔離結構120的介電質層115的頂表面、以及主動區域A1和A2的頂表面基本上彼此齊平(共面)。也就是說，導電通孔125的頂表面與隔離結構120的介電質層115的頂表面直接接觸並且彼此鄰接。隔離結構120的介電質層115的頂表面與主動區域A1和A2的頂表面直接接觸並且彼此鄰接。
在一些實施例中，導電通孔125和金屬線112可以視為是嵌入在隔離結構120中。在本揭露的一些實施例中，附加導電路徑(例如，導電通路125和金屬線112)被預先形成在隔離結構120(或STI結構120)中，這將提供路由資源並進一步提高路由靈活性，並可以增加晶片密度(這將在後面討論)，並且元件性能將相應提高。
參考第7A圖至第7C圖，其中，第7A圖是半導體元件的俯視圖，第7B圖是第7A圖的線B-B的截面圖，並且第7C圖是第7A圖的線C-C的截面圖。在基板100之上形成多個虛設閘極結構DG1和DG2。在一些實施例中，虛設閘極結構DG1跨主動區域A1，並且虛設閘極結構DG2跨主動區域A2。
虛設閘極結構DG1和DG2中的每一個可以包含閘極介電質層和虛設閘極。在一些實施例中，虛設閘極結構DG1和DG2可以通過例如以下製程來形成：在基板100之上沉積閘極介電質材料和虛設閘極材料，然後通過圖案化製程來圖案化閘極介電質材料和虛設閘極材料以形 成虛設閘極結構DG1和DG2。
閘極介電質層可以是例如氧化矽、氮化矽、其組合等，並且可以根據可接受的技術來沉積或熱生長。閘極介電質層可以通過諸如化學氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)之類的合適的製程、或任何合適的製程來形成。
虛設閘極層可以包含多晶矽(poly-Si)或多晶矽鍺(poly-SiGe)。此外，虛設閘極層可以是具有均勻摻雜或非均勻摻雜的摻雜多晶矽。虛設閘極層可以通過諸如化學氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)之類的合適的製程、或任何合適的製程來形成。
多個閘極間隔物128被形成在虛設閘極結構DG1和DG2的相反側壁。閘極間隔物128可以通過例如以下製程來形成：在虛設閘極結構DG1和DG2之上沉積間隔物層毯(blanket)，然後進行蝕刻製程以去除間隔物層的水準部分，使得間隔物層的垂直部分保留在虛設閘極結構DG1和DG2的側壁上。在一些實施例中，閘極間隔物128可以包含SiO2、Si3N4、SiOxNy、SiC、SiCN膜、SiOC、SiOCN膜、和/或其組合。
然後，在主動區域A1和A2中並且虛設閘極結構DG1和DG2的相反側形成源極/汲極區域130(僅在第7C圖中示出)。在一些實施例中，源極/汲極區域130是位於相應的虛設閘極結構DG1和DG2的相反側的摻雜半導體區域。在一些實施例中，源極/汲極區域130包含用於形成 p型FET的p型摻雜劑，例如，硼。在其他實施例中，源極/汲極區域132和134包含用於形成n型FET的n型摻雜劑，例如，磷。
在一些實施例中，源極/汲極區域130可以是磊晶生長的區域。例如，源極/汲極區域130通過以下製程被形成為閘極間隔物128自對準：首先蝕刻主動區域A1和A2以形成凹陷，然後通過選擇性磊晶生長(SEG)製程在凹陷中沉積晶體半導體材料，在一些實施例中，該晶體半導體材料可以填充主動區域A1和A2中的凹陷並且可以進一步延伸超過主動區域A1和A2的原始表面，以形成凸起的源極/汲極磊晶結構。晶體半導體材料可以是元素的(例如，Si或Ge等)，或者是合金的(例如，Si1-xCx或Si1-xGex等)。SEG製程可以使用任何合適的磊晶生長方法，例如，氣相/固相/液相磊晶(VPE、SPE、LPE)、或金屬有機CVD(MOCVD)、或分子束磊晶(MBE)等。
然後，在基板100之上並圍繞虛設閘極結構DG1和DG2沉積層間介電質(ILD)層140。在一些實施例中，層間介電質層140可以包含氧化矽、氮化矽、氮氧化矽、四乙氧基矽烷(TEOS)、磷矽酸鹽玻璃(PSG)、硼磷矽酸鹽玻璃(BPSG)、低k介電質材料、和/或其他合適的介電質材料。低k介電質材料的示例包含但不限於氟化石英玻璃(FSG)、摻雜碳的氧化矽、無定形氟化碳、聚對二甲苯、雙苯並環丁烯(BCB)、或聚醯亞胺。層間介電質層140可以使用例如CVD、ALD、旋塗玻璃(SOG)、或其他合適 的技術來形成。
在一些實施例中，可以在層間介電質層140之前形成蝕刻停止層。蝕刻停止層可以包含與層間介電質層140不同的材料。在一些實施例中，蝕刻停止層包含氮化矽、氮氧化矽、或其他合適的材料。蝕刻停止層可以使用例如等離子體增強CVD、低壓CVD、ALD、或其他合適的技術來形成。
參考第8A圖至第8C圖，其中，第8A圖是半導體元件的俯視圖，第8B圖是第8A圖的線B-B的截面圖，並且第8C圖是第8A圖的線C-C的截面圖。虛設閘極結構DG1和DG2被金屬閘極結構G1和G2替換。因此，主動區域A1、金屬閘極結構G1、以及位於金屬閘極結構G1的相反側的源極/汲極區域130可以形成第一電晶體T1。另一方面，主動區域A2、金屬閘極結構G2、以及位於金屬閘極結構G1的相反側的源極/汲極區域130可以形成第二電晶體T2。
在一些實施例中，閘極結構G1和G2中的每一個包含閘極介電質層152、功函數金屬層154和填充金屬156。例如，通過蝕刻製程去除虛設閘極結構DG1和DG2以在閘極間隔物128之間形成閘極溝槽，閘極介電質材料、功函數金屬材料和導電材料隨後形成在閘極溝槽中，然後進行CMP製程以去除閘極介電質材料、功函數金屬材料和導電材料的過量材料，直到層間介電質層140被暴露為止。
在一些實施例中，閘極結構G1和G2的閘極介電質層152可以由高k介電質材料製成，例如，金屬氧化物、過渡金屬氧化物等。高k介電質材料的示例包含但不限於：氧化鉿(HfO2)、氧化矽鉿(HfSiO)、氧化鉭鉿(HfTaO)、氧化鈦鉿(HfTiO)、氧化鋯鉿(HfZrO)、氧化鋯、氧化鈦、氧化鋁、二氧化鉿-氧化鋁(HfO2-Al2O3)合金、或其他適用的介電質材料。在一些實施例中，閘極介電質層152是氧化物層。閘極介電質層152可以通過諸如化學氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)、等離子體增強CVD(PECVD)、或其他合適的技術之類的沉積製程來形成。
在一些實施例中，閘極結構G1和G2的功函數金屬層154可以是n型或p型功函數層。示例性p型功函數金屬包含TiN、TaN、Ru、Mo、Al、WN、ZrSi2、MoSi2、TaSi2、NiSi2、WN、其他合適的p型功函數材料、或其組合。示例性n型功函數金屬包含Ti、Ag、TaAl、TaAlC、TiAlN、TaC、TaCN，TaSiN、Mn、Zr、其他合適的n型功函數材料、或其組合。功函數層可以包含多個層。功函數金屬層154可以通過諸如ALD、CVD、PVD、遠端等離子體CVD(RPCVD)、等離子體增強CVD(PECVD)、金屬有機CVD(MOCVD)、濺射、電鍍、其他合適的製程、或其組合之類的合適的製程來形成。
在一些實施例中，填充金屬156可以包含鎢(W)。在一些其他實施例中，填充金屬156包含鋁(Al)、 銅(Cu)、或其他合適的導電材料。填充金屬156可以通過諸如ALD、CVD、PVD、遠端等離子體CVD(RPCVD)、等離子體增強CVD(PECVD)、金屬有機CVD(MOCVD)、濺射、電鍍、其他合適的製程、或其組合之類的合適的製程來形成。
參考第9A圖至第9C圖，其中，第9A圖是半導體元件的俯視圖，第9B圖是第9A圖的線B-B的截面圖，並且第9C圖是第9A圖的線C-C的截面圖。層間介電質層(ILD)160被沉積在層間介電質層140以及金屬閘極結構G1和G2之上。層間介電質層160的材料和形成方法與層間介電質層140的材料和形成方法相似，因此為簡潔起見將不再重複相關細節。
然後，在層間介電質層140和160中形成多個源極/汲極接觸MD1、MD2、MD3和MD4。源極/汲極接觸MD1和MD2被設置在主動區域A1之上並位於金屬閘極結構G1的相反側，並且源極/汲極接觸MD3和MD4被設置在主動區域A2之上並且位於金屬閘極結構G2的相反側。在一些實施例中，源極/汲極接觸MD2與導電通孔125接觸，並且源極/汲極接觸MD4與導電通孔125接觸。
在一些實施例中，源極/汲極接觸MD1-MD4可以通過例如以下製程來形成：對層間介電質層140和160進行圖案化以形成延伸穿過層間介電質層140和160的開口，在開口中填充接觸材料，並然後進行CMP製程以去除過量的接觸材料，直到層間介電質層160的頂表面被暴露 為止。注意，在對層間介電質層140和160進行圖案化之後，開口的部分暴露導電通孔125的頂表面，而開口的其他部分暴露隔離結構120的頂表面。
在一些實施例中，源極/汲極接觸MD1-MD4中的每一個包含襯裡(liner)和栓(plug)。在一些實施例中，襯裡有助於栓的沉積，並且有助於減少栓的材料通過層間介電質層140和160的擴散。在一些實施例中，襯裡包含鈦(Ti)、氮化鈦(TiN)、鉭(Ta)、氮化鉭(TaN)、或其他合適的材料。栓包含導電材料，例如，鎢(W)、銅(Cu)、鋁(Al)、釕(Ru)、鈷(Co)、鉬(Mo)、鎳(Ni)、或其他合適的導電材料。
參考第10A圖至第10C圖，其中，第10A圖是半導體元件的俯視圖，第10B圖是第10A圖的線B-B的截面圖，並且第10C圖是第10A圖的線C-C的截面圖。層間介電質層(ILD)180被沉積在層間介電質層160以及源極/汲極接觸MD1和MD2之上。層間介電質層180的材料和形成方法與層間介電質層140的材料和形成方法相似，因此為簡潔起見將不再重複相關細節。
然後，在層間介電質層180中形成多個導電通孔190。在一些實施例中，導電通孔190可以通過例如以下製程來形成：圖案化層間介電質層180以形成延伸穿過層間介電質層180的開口，並暴露金屬閘極結構G1、G2和源極/汲極接觸MD2、MD4，在開口中填充導電材料，然後進行CMP製程以去除過量的導電材料，直到層間介電質 層180的頂表面被暴露為止。
然後，在層間介電質層180之上形成多個金屬線195。在一些實施例中，金屬線195可以通過例如以下製程來形成：在層間介電質層180之上沉積金屬層，並通過光刻製程對金屬層進行圖案化。
導電通孔190分別與源極/汲極接觸MD2和MD4的頂表面接觸。另一方面，金屬線195與導電通孔190接觸。也就是說，導電通孔190和金屬線195將第一電晶體T1的源極/汲極接觸MD2電連接至第二電晶體T2的源極/汲極接觸MD2。類似地，導電通孔125分別與源極/汲極接觸MD2和MD4的底表面接觸。金屬線112與導電通孔125接觸。也就是說，導電通孔125和金屬線112將第一電晶體T1的源極/汲極接觸MD2電連接到第二電晶體T2的源極/汲極接觸MD2。如第10A圖所示，當從上方(在平面圖中)觀察時，沿著垂直於基板100的頂表面的方向，金屬線112與金屬線195之一垂直地重疊。另一方面，導電通孔190與相應的導電通孔125垂直地重疊。
在本揭露的一些實施例中，源極/汲極接觸MD2可以經由兩個電流路徑電連接到源極/汲極接觸MD4，這將降低源極/汲極接觸MD2和MD4之間的電導率，並且所執行的元件將得到相應改善。另一方面，金屬線112沿著垂直於基板100的頂表面的方向與金屬線195之一垂直地重疊。如果金屬線112和金屬線195位於同一層，則將 需要更大的面積來放置兩個金屬線。因此，利用該配置，可以減小間隔物以增加單元密度，並且還可以提高佈線靈活性。
參考第11A圖至第11C圖，其中，第11A圖是半導體元件的俯視圖，第11B圖是第11A圖的線B-B的截面圖，並且第11C圖是第11A圖的線C-C的截面圖。第11A圖至第11C圖的一些元件類似於第10A圖至第10C圖中的這些元件，這些元件被相同地標記，並且為了簡單起見將不再重複相關細節。
在第11A圖至第11C圖中，金屬線195A被設置在層間介電質層180之上，並且金屬線195A沿著垂直於基板100的頂表面的方向與金屬線112垂直地重疊。第11A圖至第11C圖與第10圖至第11圖的不同在於，在將金屬線195A連接至源極/汲極接觸MD2和MD4的層間介電質層180中不存在導電通孔。換句話說，層間介電質層180沒有與源極/汲極接觸MD2和MD4的頂表面以及金屬線195A的底表面接觸的導電材料。也就是說，僅源極/汲極接觸MD2和MD4的底表面與導電通孔125接觸，並且隔離結構120中的導電通孔125和金屬線112將源極/汲極接觸MD2電連接至源極/汲極接觸MD4。結果，導電通孔125和金屬線112形成源極/汲極接觸MD2和MD4之間的最短導電路徑。在一些實施例中，整個金屬線195A可以沿著垂直方向與金屬線112垂直地重疊。在一些其他實施例中，金屬線195A的部分可以沿著垂直方 向與金屬線112豎直地重疊。
在一些實施例中，金屬線112可以用作電晶體T1和T2的電源匯流排(Vdd)。另一方面，與金屬線112垂直地重疊的金屬線195A可以提供半導體元件的其他電路功能。如果金屬線112和金屬線195A位於同一層，則將需要更多的面積來放置兩個金屬線。因此，利用該配置，可以減小間隔物以增加單元密度，並且還可以提高佈線靈活性。
第12A圖和第12B圖是根據本揭露的一些實施例的製造記憶體元件的方法M1。儘管方法M1被示出和/或描述為一系列動作或事件，但應理解，該方法不限於所示出的順序或動作。因此，在一些實施例中，可以以與所示出的順序不同的循序執行動作，和/或可以同時執行動作。此外，在一些實施例中，可以將所示出的動作或事件細分為多個動作或事件，其可以在分開的時間執行、或與其他動作或子動作同時執行。在一些實施例中，可以省略一些示出的動作或事件，並且可以包含其他未示出的動作或事件。
在方塊S101處，在基板之上形成主動區域，並且在基板之上並圍繞主動區域形成第一介電質層。第1A圖至第1C圖示出了與方塊S101中的動作相對應的一些實施例的示意圖。
在方塊S102處，在基板之上並圍繞主動區域形成金屬層。第2A圖至第2C圖示出了與方塊S102中的動作 相對應的一些實施例的示意圖。
在方塊S103處，回蝕金屬層。第3A圖至第3C圖示出了與方塊S103中的動作相對應的一些實施例的示意圖。
在方塊S104處，對金屬層進行圖案化以形成第一金屬線。第4A圖至第4C圖示出了與方塊S104中的動作相對應的一些實施例的示意圖。
在方塊S105處，在第一金屬線之上形成第二介電質層。第5A圖至第5C圖示出了與方塊S105中的動作相對應的一些實施例的示意圖。
在方塊S106處，在第二介電質層中形成第一導電通孔。第6A圖至第6C圖示出了與方塊S106中的動作相對應的一些實施例的示意圖。
在方塊S107處，在主動區域和第二介電質層之上形成虛設閘極結構，在虛設閘極結構的相反側形成閘極間隔物，在主動區域中形成源極/汲極結構，並在主動區域之上形成第一中間層介電質(ILD)層。第7A圖至第7C圖示出了與方塊S107中的動作相對應的一些實施例的示意圖。
在方塊S108處，用金屬閘極結構替換虛設閘極結構。第8A圖至第8C圖示出了與方塊S108中的動作相對應的一些實施例的示意圖。
在方塊S109處，在第一層間介電質層之上形成第二層間介電質層，並且在第一層間介電質層和第二層間介電質層中形成源極/汲極接觸。第9A圖至第9C圖示出了 與方塊S109中的動作相對應的一些實施例的示意圖。
在方塊S110處，在第二層間介電質層之上形成第三層間介電質層，在第三層間介電質層中形成第二導電通孔，並在第三層間介電質層之上形成第二金屬線。第10A圖至第10C圖示出了與方塊S110中的動作相對應的一些實施例的示意圖。
第13A圖至第17B圖示出了根據本揭露的一些實施例的製造半導體元件的各個階段中的方法。注意，第13A圖至第17B圖的一些元件類似於第10A圖至第10C圖中描述的元件，這些元件被相同地標記，並且為簡潔起見將不再重複相關細節。
參考第13A圖和第13B圖，其中，第13A圖是半導體元件的俯視圖，並且第13B圖是第13A圖的線B-B的截面圖。示出了基板100。在基板100之上形成主動區域A1和A2。隔離結構120被設置在基板100之上，其中，隔離結構120可以包含介電質層105、以及介電質層105之上的介電質層115。金屬線112A、112B和112C被嵌入隔離結構120中。在一些實施例中，金屬線112A至112C的底表面與介電質層105的頂表面是鄰接的。金屬線112A至112C類似於第10A圖至第10C圖的金屬線112。導電通孔125A至125G被形成在隔離結構120中，並接觸相應的金屬線112A至112C。例如，導電通孔125A和125B與金屬線112A接觸，導電通孔125C、125D和125E與金屬線112B接觸，並且導電通孔125F 和125G與金屬線112C接觸。導電通孔125A至125G類似於第10A圖至第10C圖的導電通孔125。注意，上述元件的形成方法與關於第1A圖至第6C圖所討論的類似。
參考第14A圖和第14B圖，其中，第14A圖是半導體元件的俯視圖，並且第14B圖是第14A圖的線B-B的截面圖。金屬閘極結構G1至G7被形成在基板100之上並覆蓋主動區域A1和A2。層間介電質層140被形成在基板100之上並且與金屬閘極結構G1至G7相鄰。層間介電質層160被形成在層間介電質層140之上。儘管未示出，但源極/汲極區域被形成在主動區域A1和A2中，並分別形成在金屬閘極結構G1至G7的相反側。源極/汲極接觸MD1至MD8被形成為延伸穿過層間介電質層140和160。注意，上述元件的形成方法類似於關於第7A圖至第9C圖所討論的那些。
參考第14A圖，關於金屬線112A和導電通孔125A和125B，導電通孔125A與源極/汲極接觸MD2接觸，導電通孔125B與源極/汲極接觸MD4接觸。因此，源極/汲極接觸MD2和MD4通過導電通孔125A和125B以及金屬線112A電連接。
關於金屬線112B和導電通孔125C、12D和125E，導電通孔125C與金屬閘極結構G1接觸，導電通孔125D與金屬閘極結構G2接觸，並且導電通孔125E與源極/汲極接觸MD6接觸。因此，金屬閘極結構G1、 金屬閘極結構G2和源極/汲極接觸MD6通過導電通孔125C、125D和125E、以及金屬線112B電連接。
關於金屬線112C以及導電通孔125F和125G，導電通孔125F與源極/汲極接觸MD1接觸，導電通孔125G與源極/汲極接觸MD8接觸。因此，源極/汲極接觸MD1和MD8通過導電通孔125F和125G、以及金屬線112C電連接。
參考第15A圖和第15B圖，其中，第15A圖是半導體元件的俯視圖，並且第15B圖是第15A圖的線B-B的截面圖。遮罩MA被形成在層間介電質層160之上，其中，遮罩MA包含多個開口O1，並且開口O1暴露源極/汲極接觸MD1至MD8的部分。然後，執行蝕刻製程以去除源極/汲極接觸MD1至MD8的被開口O1暴露的部分。作為第15B圖中的橫截面的示例，僅源極/汲極接觸MD7被遮罩MA覆蓋。因此，通過蝕刻製程去除了源極/汲極接觸MD1-MD6和MD8的部分，以在層間介電質層140和160中形成凹陷R1。在一些實施例中，遮罩MA可以是光阻層。在一些實施例中，蝕刻製程可以是乾式蝕刻、濕式蝕刻、或其組合。
參考第16A圖和第16B圖，其中，第16A圖是半導體元件的頂視圖，並且第16B圖是第16A圖的線B-B的截面圖。遮罩MA被去除。然後，形成介電質層165以填充凹陷R1(見第15B圖)。在其中遮罩MA是光阻層的一些實施例中，可以通過例如剝離來去除遮罩MA。介電 質層165可以通過例如以下製程來形成：沉積介電質材料以填充凹陷R1，然後進行CMP製程以去除過量的介電質材料，直到層間介電質層160的頂表面被暴露為止。在一些實施例中，介電質層165可以包含氧化矽、氮化矽、氮氧化矽、四乙氧基矽烷(TEOS)、磷矽酸鹽玻璃(PSG)、硼磷矽酸鹽玻璃(BPSG)、低k介電質材料、和/或其他合適的介電質材料。
參考第17A圖和第17B圖，其中，第17A圖是半導體元件的俯視圖，並且第17B圖是第17A圖的線B-B的截面圖。層間介電質層180被形成在層間介電質層160之上並與介電質層165接觸。然後，在層間介電質層180中形成導電通孔190A、190B、190C。在一些實施例中，導電通孔190A與源極/汲極接觸MD2接觸，導電通孔190B與源極/汲極接觸MD3接觸，並且導電通孔190C與源極/汲極接觸MD5接觸。
然後，在層間介電質層180之上形成金屬線195A、195B、195C、195D和195E。在一些實施例中，金屬線195B與導電通孔190A接觸，並且金屬線195E與導電通孔190B和190C接觸，如第17A圖所示。也就是說，源極/汲極接觸MD1電連接到金屬線195A。另一方面，源極/汲極接觸MD3經由導電通孔190B、190C和金屬線195E電連接至源極/汲極接觸MD5。
沿著垂直方向(例如，垂直於基板100的頂表面的方向)，金屬線195A與隔離結構120中的下面的金屬線 112A垂直地重疊。在一些實施例中，金屬線195A與整個金屬線112A垂直地重疊。另一方面，金屬線195C與隔離結構120中的下面的金屬線112B垂直地重疊。此外，金屬線195E與隔離結構120中的下面的金屬線112C垂直地重疊。在一些實施例中，金屬線195E與整個金屬線112C垂直地重疊。
基於以上討論，可以看出本揭露提供了優點。然而，應當理解，其他實施例可以提供附加的優點，並且在此不一定揭露了所有優點，並且沒有特定優點對於所有實施例是必需的。一個優點是金屬線和導電通孔被形成為嵌入在隔離結構中。金屬線和導電通孔提供了佈線資源，這將提高佈線靈活性。另一優點在於，沿著垂直方向，金屬線可以在閘極結構和/或源極/汲極接觸之上與金屬層重疊，從而可以減小間隔物以增加單元密度。
在本揭露的一些實施例中，一種半導體元件包含基板、主動區域、隔離結構、第一金屬線、閘極結構、源極/汲極區域、源極/汲極接觸和第二金屬線。主動區域從基板的頂表面突出。隔離結構在基板之上並且橫向圍繞主動區域。第一金屬線在隔離結構中。閘極結構在主動區域之上。源極/汲極區域在主動區域中。源極/汲極接觸在主動區域之上並且電連接到源極/汲極區域。第二金屬線在閘極結構和源極/汲極接觸之上，其中，第二金屬線與第一金屬線垂直地重疊。
在部分實施例中，還包含：第一導電通孔，在隔離 結構中，其中，第一導電通孔與第一金屬線的頂表面接觸。
在部分實施例中，其中，第一導電通孔的頂表面與源極/汲極接觸的底表面接觸。
在部分實施例中，其中，第一導電通孔的頂表面與閘極結構的底表面接觸。
在部分實施例中，其中，第一導電通孔的頂表面與隔離結構的頂表面是鄰接的。
在部分實施例中，還包含：層間介電質(ILD)層，位於源極/汲極接觸和第二金屬線之間；第一導電通孔，在隔離結構中，其中，第一導電通孔與第一金屬線的頂表面和源極/汲極接觸的底表面接觸；以及第二導電通孔，在隔離結構中，其中，第二導電通孔與源極/汲極接觸的頂表面和第二金屬線的底表面接觸。
在部分實施例中，其中，沿著與基板的頂表面垂直的方向，第一導電通孔與第二導電通孔重疊。
在部分實施例中，還包含：第一導電通孔，在隔離結構中，其中，第一導電通孔與第一金屬線的頂表面和源極/汲極接觸的底表面接觸；以及層間介電質(ILD)層，在源極/汲極接觸和第二金屬線之間，其中，層間介電質層不含與源極/汲極接觸的頂表面和第二金屬線的底表面接觸的導電材料。
在本揭露的一些實施例中，一種半導體元件包含基板、第一金屬線、第一導電通孔、第二導電通孔、多個閘極結構、多個源極/汲極區域和多個源極/汲極接觸。第一 金屬線在基板之上，其中，第一金屬線的底表面與基板的頂表面間隔開。第一導電通孔和第二導電通孔在基板和第一金屬線之上，其中，第一導電通孔和第二導電通孔與第一金屬線接觸。閘極結構在基板以及第一導電通孔和第二導電通孔之上。源極/汲極區域在基板以及第一導電通孔和第二導電通孔之上，其中，源極/汲極區域分別在閘極結構中的每一個閘極結構的相反側。源極/汲極接觸位於基板之上，其中，源極/汲極接觸與閘極結構相鄰並分別覆蓋在源極/汲極區域上。
在部分實施例中，其中，第一導電通孔與源極/汲極接觸之一接觸，並且第二導電通孔與源極/汲極接觸中的另一個源極/汲極接觸接觸。
在部分實施例中，還包含：第三導電通孔和第四導電通孔，在源極/汲極接觸之上，其中，第一導電通孔和第三導電通孔與同一源極/汲極接觸接觸，並且第二導電通孔和第四導電通孔與同一源極/汲極接觸接觸；以及第二金屬線，在第三導電通孔和第四導電通孔之上並與第三導電通孔和第四導電通孔接觸。
在部分實施例中，其中，沿著與基板的頂表面垂直的方向，第二金屬線與第一金屬線重疊。
在部分實施例中，其中，第一導電通孔與閘極結構之一接觸，並且第二導電通孔與閘極結構中的另一個閘極結構接觸。
在部分實施例中，其中，第一導電通孔與閘極結構 之一接觸，並且第二導電通孔與源極/汲極接觸之一接觸。
在部分實施例中，還包含：淺溝槽隔離(STI)結構，在基板之上，其中，第一金屬線、第一導電過通孔和第二導電通孔被嵌入在STI結構中。
在本揭露的一些實施例中，一種方法包含：形成從基板的頂表面突出的主動區域；在基板之上並橫向圍繞主動區域形成第一介電質層；在第一介電質層之上形成第一金屬線；在基板之上並覆蓋第一金屬線形成第二介電質層；對第二介電質層進行圖案化以在第二介電質層中形成開口，其中，該開口暴露第一金屬線的頂表面；以及在開口中形成第一導電通孔；在主動區域之上形成閘極結構；在主動區域中的源極/汲極區域之上形成源極/汲極接觸。
在部分實施例中，還包含：在閘極結構和源極/汲極接觸之上形成第二金屬線，其中，沿著垂直方向，第二金屬線與第一金屬線重疊。
在部分實施例中，還包含：在形成第二金屬線之前形成第二導電通孔，其中，第一導電通孔與源極/汲極接觸的底表面接觸，並且第二導電通孔與源極/汲極接觸的頂表面接觸。
在部分實施例中，其中，形成閘極結構被執行為使得閘極結構與第一導電通孔的頂表面接觸。
在部分實施例中，其中，形成第一介電質層包含：在基板和主動區域之上沉積介電質材料；對介電質材料執行CMP製程，直到主動區域的頂表面被暴露為止；以及回 蝕介電質材料。
前文概括了若干實施例的特徵，使得熟習此項技術者可更好地理解本揭露內容的態樣。熟習此項技術者應瞭解，其可易於將本揭露內容用作用於設計或修改其他處理程式及結構以用於實行相同目的及/或達成本文仲介紹的實施例的相同優勢的基礎。熟習此項技術者亦應認識到，此等等效構造不脫離本揭露內容的精神及範疇，且在不脫離本揭露內容的精神及範疇的情況下，其可進行各種改變、取代及更改。
100:基板
105:介電質層
112:金屬線
115:介電質層
120:隔離結構
125:導電通孔
130:源極/汲極區域
140:層間介電質層
160:層間介電質層
180:層間介電質層
195A:金屬線
A1:主動區域
MD2:源極/汲極接觸

Claims (10)

  1. 一種半導體元件，包含：一基板；一主動區域，從該基板的頂表面突出；一隔離結構，在該基板之上並且橫向圍繞該主動區域；一第一金屬線，在該隔離結構中；一閘極結構，在該主動區域之上；一源極/汲極區域，在該主動區域中；一源極/汲極接觸，在該主動區域之上並且電連接到該源極/汲極區域；以及一第二金屬線，在該閘極結構和該源極/汲極接觸之上，其中，該第二金屬線與該第一金屬線垂直地重疊。
  2. 如請求項1所述的半導體元件，還包含：第一導電通孔，在該隔離結構中，其中，該第一導電通孔與該第一金屬線的一頂表面接觸。
  3. 如請求項1所述的半導體元件，還包含：一層間介電質層，位於該源極/汲極接觸和該第二金屬線之間；一第一導電通孔，在該隔離結構中，其中，該第一導電通孔與該第一金屬線的一頂表面和該源極/汲極接觸的一底表面接觸；以及 一第二導電通孔，在該隔離結構中，其中，該第二導電通孔與該源極/汲極接觸的一頂表面和該第二金屬線的一底表面接觸。
  4. 一種半導體元件，包含：一基板；一第一金屬線，在該基板之上，其中，該第一金屬線的底表面與該基板的頂表面間隔開；一第一導電通孔和第二導電通孔，在該基板和該第一金屬線之上，其中，該第一導電通孔和該第二導電通孔與該第一金屬線接觸；多個閘極結構，在該基板以及該第一導電通孔和該第二導電通孔之上；多個源極/汲極區域，在該基板以及該第一導電通孔和該第二導電通孔之上，其中，該些源極/汲極區域分別在該些閘極結構中的每一個閘極結構的相反側；多個源極/汲極接觸，在該基板之中，其中，該些源極/汲極接觸與該些閘極結構相鄰並分別覆蓋在該些源極/汲極區域上；以及一第二金屬線，在該些閘極結構和該些源極/汲極接觸之上，其中，該第二金屬線與該第一金屬線垂直地重疊。
  5. 如請求項4所述的半導體元件，其中，該第一導電通孔與該些源極/汲極接觸之一接觸，並且該第二導 電通孔與該些源極/汲極接觸中的另一個源極/汲極接觸接觸。
  6. 如請求項4所述的半導體元件，其中，該第一導電通孔與該些閘極結構之一接觸，並且該第二導電通孔與該些閘極結構中的另一個閘極結構接觸。
  7. 如請求項4所述的半導體元件，還包含：一淺溝槽隔離(STI)結構，在該基板之上，其中，該第一金屬線、該第一導電過通孔和該第二導電通孔嵌入在該STI結構中。
  8. 一種形成半導體元件的方法，包含：形成從一基板的一頂表面突出的一主動區域；在該基板之上並橫向圍繞該主動區域形成一第一介電質層；在該第一介電質層之上形成一第一金屬線；在該基板之上並覆蓋該第一金屬線形成一第二介電質層；對該第二介電質層進行圖案化以在該第二介電質層中形成一開口，其中，該開口暴露該第一金屬線的一頂表面；在該開口中形成一第一導電通孔；在該主動區域之上形成一閘極結構； 在該主動區域中的一源極/汲極區域之上形成一源極/汲極接觸；以及在該閘極結構和該源極/汲極接觸之上形成一第二金屬線，其中，沿著一垂直方向，該第二金屬線與該第一金屬線重疊。
  9. 如請求項8所述的方法，其中，形成該第一介電質層包含：在該基板和該主動區域之上沉積一介電質材料；對該介電質材料執行化學機械拋光製程，直到該主動區域的一頂表面被暴露為止；以及回蝕該介電質材料。
  10. 如請求項9所述的方法，還包含：在形成該第二金屬線之前形成一第二導電通孔，其中，該第一導電通孔與該源極/汲極接觸的一底表面接觸，並且該第二導電通孔與該源極/汲極接觸的一頂表面接觸。
TW110112814A 2020-07-24 2021-04-08 半導體元件及其形成方法 TWI808405B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202010723363.3 2020-07-24
CN202010723363.3A CN113517274B (zh) 2020-07-24 2020-07-24 半导体器件及其形成方法

Publications (2)

Publication Number Publication Date
TW202220168A TW202220168A (zh) 2022-05-16
TWI808405B true TWI808405B (zh) 2023-07-11

Family

ID=78060772

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110112814A TWI808405B (zh) 2020-07-24 2021-04-08 半導體元件及其形成方法

Country Status (3)

Country Link
US (2) US11469170B2 (zh)
CN (1) CN113517274B (zh)
TW (1) TWI808405B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230114418A1 (en) * 2021-10-13 2023-04-13 Changxin Memory Technologies, Inc. Semiconductor structure and method for manufacturing semiconductor structure
CN115985885B (zh) * 2021-10-13 2025-09-02 长鑫存储技术有限公司 一种半导体结构及其制造方法
CN116738921A (zh) * 2022-04-26 2023-09-12 台湾积体电路制造股份有限公司 半导体器件及其形成方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140061939A1 (en) * 2012-08-31 2014-03-06 SK Hynix Inc. Semiconductor devices having bit line contact plugs and methods of manufacturing the same
US20160284707A1 (en) * 2015-03-23 2016-09-29 Renesas Electronics Corporation Semiconductor device
US9953990B1 (en) * 2017-08-01 2018-04-24 Synopsys, Inc. One-time programmable memory using rupturing of gate insulation
CN110610987A (zh) * 2018-06-15 2019-12-24 三星电子株式会社 基于多栅极竖直场效应晶体管的单元架构
US20200105887A1 (en) * 2018-09-28 2020-04-02 Taiwan Semiconductor Manufacturing Company, Ltd. Heat sink layout designs for advanced finfet integrated circuits

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9136168B2 (en) * 2013-06-28 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive line patterning
KR102257038B1 (ko) * 2014-06-23 2021-05-28 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법, 및 이를 이용한 반도체 소자의 제조방법, 및 이를 이용하여 제조된 반도체 소자
US9614088B2 (en) * 2014-08-20 2017-04-04 Taiwan Semiconductor Manufacturing Company Ltd. Metal gate structure and manufacturing method thereof
KR102480219B1 (ko) * 2015-09-16 2022-12-26 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법
US9911697B2 (en) * 2016-05-02 2018-03-06 Taiwan Semiconductor Manufacturing Co., Ltd. Power strap structure for high performance and low current density
KR20230006054A (ko) * 2017-11-30 2023-01-10 인텔 코포레이션 진보된 집적 회로 구조체 제조를 위한 핀 패터닝
US10276719B1 (en) * 2018-04-30 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device and a semiconductor device
KR102576212B1 (ko) * 2018-09-21 2023-09-07 삼성전자주식회사 반도체 장치
US10872805B2 (en) * 2018-09-28 2020-12-22 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
EP3651188B1 (en) * 2018-11-12 2021-05-19 IMEC vzw A method for contacting a buried interconnect rail from the back side of an ic
KR102798340B1 (ko) * 2019-05-16 2025-04-23 삼성전자주식회사 반도체 소자
KR102760926B1 (ko) * 2019-05-20 2025-02-03 삼성전자주식회사 집적회로 소자 및 그 제조 방법
US11211491B2 (en) * 2019-07-24 2021-12-28 Nanya Technology Corporation Semiconductor memory structure having drain stressor, source stressor and buried gate and method of manufacturing the same
KR102721186B1 (ko) * 2019-08-21 2024-10-25 삼성전자주식회사 반도체 소자
KR102674033B1 (ko) * 2020-05-29 2024-06-13 삼성전자주식회사 반도체 장치
KR102833586B1 (ko) * 2020-07-17 2025-07-15 삼성전자주식회사 반도체 소자

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140061939A1 (en) * 2012-08-31 2014-03-06 SK Hynix Inc. Semiconductor devices having bit line contact plugs and methods of manufacturing the same
US20160284707A1 (en) * 2015-03-23 2016-09-29 Renesas Electronics Corporation Semiconductor device
US9953990B1 (en) * 2017-08-01 2018-04-24 Synopsys, Inc. One-time programmable memory using rupturing of gate insulation
CN110610987A (zh) * 2018-06-15 2019-12-24 三星电子株式会社 基于多栅极竖直场效应晶体管的单元架构
US20200105887A1 (en) * 2018-09-28 2020-04-02 Taiwan Semiconductor Manufacturing Company, Ltd. Heat sink layout designs for advanced finfet integrated circuits

Also Published As

Publication number Publication date
US12100652B2 (en) 2024-09-24
CN113517274B (zh) 2025-03-25
US20220375854A1 (en) 2022-11-24
US11469170B2 (en) 2022-10-11
US20220028781A1 (en) 2022-01-27
CN113517274A (zh) 2021-10-19
TW202220168A (zh) 2022-05-16

Similar Documents

Publication Publication Date Title
TWI740522B (zh) 半導體裝置及其形成方法
US11410877B2 (en) Source/drain contact spacers and methods of forming same
CN111490012B (zh) 半导体装置结构及其形成方法
US10211095B2 (en) High performance middle of line interconnects
CN111128882A (zh) 集成电路器件及其形成方法
KR20200001544A (ko) 코발트 기반 인터커넥트를 위한 부분적 무장벽 비아 및 그 제조 방법
US20210134677A1 (en) Semiconductor device and method of manufacturing the same
TWI808405B (zh) 半導體元件及其形成方法
US12356645B2 (en) Self-aligned source/drain metal contact
TW202205592A (zh) 半導體元件結構
TW202139264A (zh) 半導體裝置的製造方法
US12176391B2 (en) Semiconductor device structure having an isolation layer to isolate a conductive feature and a gate electrode layer
CN113571517A (zh) 多栅极器件及其形成方法
CN114883260A (zh) 半导体装置的制造方法
TWI840704B (zh) 半導體裝置結構及其形成方法
TW202243202A (zh) 互補式金屬氧化物半導體裝置
US20250311415A1 (en) Semiconductor device structure and methods of forming the same
TW202205520A (zh) 半導體裝置
TW202249090A (zh) 半導體裝置結構及其形成方法
TWI866459B (zh) 積體電路及其形成方法
US20240021711A1 (en) Semiconductor structure and method for forming the same
CN121262873A (zh) 半导体结构及其形成方法
TW202539427A (zh) 積體電路以及其形成方法
TW202531882A (zh) 半導體結構及其形成方法