[go: up one dir, main page]

TWI806991B - 攝像元件及攝像元件之製造方法 - Google Patents

攝像元件及攝像元件之製造方法 Download PDF

Info

Publication number
TWI806991B
TWI806991B TW108108840A TW108108840A TWI806991B TW I806991 B TWI806991 B TW I806991B TW 108108840 A TW108108840 A TW 108108840A TW 108108840 A TW108108840 A TW 108108840A TW I806991 B TWI806991 B TW I806991B
Authority
TW
Taiwan
Prior art keywords
charge
charge holding
unit
holding portion
charges
Prior art date
Application number
TW108108840A
Other languages
English (en)
Other versions
TW201944586A (zh
Inventor
佐藤尚之
Original Assignee
日商索尼半導體解決方案公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商索尼半導體解決方案公司 filed Critical 日商索尼半導體解決方案公司
Publication of TW201944586A publication Critical patent/TW201944586A/zh
Application granted granted Critical
Publication of TWI806991B publication Critical patent/TWI806991B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/199—Back-illuminated image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/15—Charge-coupled device [CCD] image sensors
    • H10F39/151—Geometry or disposition of pixel elements, address lines or gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/014—Manufacture or treatment of image sensors covered by group H10F39/12 of CMOS image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/028—Manufacture or treatment of image sensors covered by group H10F39/12 performed after manufacture of the image sensors, e.g. annealing, gettering of impurities, short-circuit elimination or recrystallisation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor
    • H10F39/80373—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor characterised by the gate of the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/807—Pixel isolation structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/806—Optical elements or arrangements associated with the image sensors
    • H10F39/8063—Microlenses

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

本發明於進行全域快門方式之攝像之攝像元件中，使像素之電荷保持部之電容增加。 本發明之攝像元件具備光電轉換部、第1電荷保持部、輔助電荷保持部、傳送路徑及圖像信號產生部。光電轉換部產生與入射光對應之電荷。第1電荷保持部形成於半導體基板之表面附近且保持電荷。第1電荷傳送部將電荷自光電轉換部傳送至第1電荷保持部。輔助電荷保持部形成於半導體基板之第1電荷保持部之下層，且保持第1電荷保持部中保持之電荷之一部分。傳送路徑成為於第1電荷保持部及輔助電荷保持部之間傳送電荷之路徑。圖像產生部基於第1電荷保持部及輔助電荷保持部中保持之電荷而產生圖像信號。

Description

攝像元件及攝像元件之製造方法
本發明係關於一種攝像元件及攝像元件之製造方法。詳細而言係關於具有全域快門功能之攝像元件及該攝像元件之製造方法。
攝像元件係將產生圖像信號之像素配置為2維格柵狀而構成。於像素配置有：光電轉換部，其進行入射光之光電轉換而產生對應於入射光之電荷；及像素電路，其自藉由光電轉換部產生之電荷而產生圖像信號。作為此種攝像元件之攝像方法，使用滾動快門方式與全域快門方式。滾動快門方式係於配置於攝像元件之複數個像素之每一列，依序進行曝光及產生圖像信號之方式。可將像素之構成簡化，但另一方面，由於逐列於不同之期間進行曝光，故若拍攝會移動之某被攝體則有圖像失真之問題。
另一方面，全域快門方式係於配置於攝像元件之所有像素中同時進行曝光之方式。不會發生如滾動快門方式般之圖像失真，可獲得較高畫質之圖像。另，曝光後之圖像信號之產生與滾動快門方式同樣地逐列依序進行。因曝光結束至圖像信號產生之期間於每一列不同，故於像素中配置曝光時暫時保持藉由光電轉換部產生之電荷之保持部。例如，有提案如下之攝像元件，其使用光電二極體作為光電轉換部，同時開始曝光所有像素且同時停止曝光所有像素，且將累積於光電二極體之電荷傳送至電荷保持部並保持(例如，參照專利文獻1)。將保持於電荷保持部之電荷逐列依序讀出，而產生、輸出圖像信號。 [先前技術文獻] [專利文獻]
[專利文獻1]國際公開第2018/008614號
[發明所欲解決之問題]
上述之先前技術有電荷保持部之電容不足之問題。隨著攝像元件之高解析度化而縮小像素尺寸時，有難以確保配置電荷保持部之區域而無法應用全域快門方式之問題。
本發明係鑒於上述之問題點而完成者，其目的在於，於進行全域快門方式之攝像之攝像元件中使像素之電荷保持部之電容增加。 [解決問題之技術手段]
本發明係為解決上述問題點而完成者，其第1態樣係一種攝像元件，其具備：光電轉換部，其產生與入射光對應之電荷；第1電荷保持部，其形成於半導體基板之表面附近且保持上述電荷；第1電荷傳送部，其將上述電荷自上述光電轉換部傳送至上述第1電荷保持部；輔助電荷保持部，其形成於上述半導體基板之上述第1電荷保持部之下層，且保持上述第1電荷保持部所保持之電荷之一部分；傳送路徑，其成為於上述第1電荷保持部及上述輔助電荷保持部之間傳送上述電荷之路徑；及圖像信號產生部，其基於上述第1電荷保持部及上述輔助電荷保持部中保持之電荷而產生圖像信號。
又，該第1態樣中可為，上述輔助電荷保持部構成為與上述第1電荷保持部相同之導電型，且於上述輔助電荷保持部與上述第1電荷保持部之間配置與上述第1電荷保持部不同之導電型之半導體區域。
又，該第1態樣中可為，上述傳送路徑由構成為與上述第1電荷保持部及上述輔助電荷保持部相同之導電型之半導體區域構成。
又，該第1態樣中可為，上述傳送路徑由配置於上述第1電荷保持部及上述輔助電荷保持部之間之縱型閘極電極與該縱型閘極電極之附近之上述半導體基板構成。
又，該第1態樣可進而具備：第2電荷保持部，其保持上述電荷；及第2電荷傳送部，其將上述電荷自上述第1電荷保持部及上述輔助電荷保持部傳送至上述第2電荷保持部；且上述圖像信號產生部基於上述第2電荷保持部中之電荷而產生圖像信號。
又，本發明之第2態樣係一種攝像元件之製造方法，其具備：輔助電荷保持部形成步驟，其於保持由產生與入射光對應之電荷的光電轉換部產生之上述電荷的第1電荷保持部之下層之半導體基板，形成保持經保持之上述電荷之一部分的輔助電荷保持部；傳送路徑形成步驟，其形成成為於上述第1電荷保持部及上述輔助電荷保持部之間傳送上述電荷之路徑的傳送路徑；第1電荷保持部形成步驟，其將上述第1電荷保持部形成於上述半導體基板；光電轉換部形成步驟，其形成上述光電轉換部；第1電荷傳送部形成步驟，其形成將上述電荷自上述光電轉換部傳送至上述第1電荷保持部之第1電荷傳送部；及圖像信號產生部形成步驟，其形成基於上述第1電荷保持部及上述輔助電荷保持部中保持之電荷而產生圖像信號之圖像信號產生部。
藉由光電轉換部產生之電荷除第1電荷保持部以外亦被保持於輔助電荷保持部。因該輔助電荷保持部配置於第1電荷保持部之下層，故期待抑制由光電轉換部產生之電荷之保持電容之增加與電荷保持部之佔用面積擴大。 [發明之效果]
根據本發明，於進行全域快門方式之攝像之攝像元件中發揮使像素之電荷保持部之電容增加之優異之效果。
接著，參照圖式，說明用於實施本發明之形態(以下稱為實施形態)。於以下圖式中，對相同或類似部分附註相同或類似之符號。惟圖式係示意性者，各部之尺寸之比例等未必與現實者一致。且，當然亦包含圖式相互間彼此之尺寸關係或比例不同之部分。又，按照以下之順序進行實施形態之說明。 1.第1實施形態 2.第2實施形態 3.第3實施形態 4.對相機之應用例
＜1.第1實施形態＞ [攝像元件之構成] 圖1係顯示本發明之實施形態之攝像元件之構成例之圖。該圖之攝像元件1具備像素陣列部10、垂直驅動部20、行信號處理部30、及控制部40。
像素陣列部10係將像素100配置為2維格柵狀而構成者。此處，像素100係產生對應於照射之光之圖像信號者。該像素100具有產生對應於照射之光之電荷的光電轉換部。又，像素100進而具有像素電路。該像素電路產生基於由光電轉換部產生之電荷的圖像信號。圖像信號之產生係根據由後述之垂直驅動部20產生之控制信號予以控制。於像素陣列部10，信號線11及12配置為XY矩陣狀。信號線11係傳遞像素100之像素電路之控制信號的信號線，配置於像素陣列部10之每一列，相對於配置於各列之像素100共通地配線。信號線12係傳遞由像素100之像素電路產生之圖像信號之信號線，配置於像素陣列部10之每一行，相對於配置於各行之像素100共通地配線。該等光電轉換部及像素電路形成於半導體基板。
垂g直驅動部20係產生像素100之像素電路之控制信號者。該垂直驅動部20將產生之控制信號經由該圖之信號線11傳遞至像素100。行信號處理部30係處理由像素100產生之圖像信號者。該行信號處理部30進行經由該圖之信號線12而自像素100傳遞之圖像信號之處理。行信號處理部30之處理，相當於例如將像素100中產生之類比圖像信號轉換為數位圖像信號之類比數位轉換。由行信號處理部30處理後之圖像信號作為攝像元件1之圖像信號而被輸出。控制部40係控制攝像元件1之整體者。該控制部40藉由產生並輸出控制垂直驅動部20及行信號處理部30之控制信號，進行攝像元件1之控制。由控制部40產生之控制信號藉由信號線41及42分別對垂直驅動部20及行信號處理部30傳遞。
[像素之構成] 圖2係顯示本發明之第1實施形態之像素之構成例之圖。該圖係表示形成於半導體基板121之像素100之構成例之模式剖視圖。像素100具備光電轉換部101、第1電荷傳送部102、第1電荷保持部103、第2電荷傳送部104、第2電荷保持部109、輔助電荷保持部111、傳送路徑112、及電荷排出部108。又，像素100進而具備MOS電晶體105、106及107。另，MOS電晶體106及107構成圖像信號產生部。
半導體基板121係形成配置於像素100之元件之半導體區域之半導體基板。於半導體基板121形成例如p型井區域，於該p型井區域形成元件之半導體區域。為便於說明，假設該圖之半導體基板121係構成為p型井區域者。於該半導體基板121之表面配置絕緣層161。於該絕緣層161配置配線層，構成將形成於半導體基板121之元件彼此電性連接之配線或進行信號之傳遞之信號線。
於該圖之像素100，配置圖1所說明之信號線11及12。其中，信號線11包含信號線OFG、信號線TX、信號線TG、信號線RES及信號線SEL。信號線OFG、信號線TX、信號線TG、信號線RES及信號線SEL分別連接於電荷排出部108、第1電荷傳送部102、第2電荷傳送部104、MOS電晶體105及MOS電晶體107之閘極，進行控制信號之傳遞。又，於像素100連接電源線Vdd。電源線Vdd係對像素100之像素電路供給電源之配線。
光電轉換部101係進行對應於入射光之光電轉換者。該光電轉換部101由n型半導體區域122與n型半導體區域122之周圍之p型井區域構成。藉由n型半導體區域122及p型井區域之界面之pn接合形成光電二極體，進行光電轉換。於曝光期間，將由光電轉換產生之電荷中之電子保持於n型半導體區域122。另，於n型半導體區域122之表面配置p型半導體區域131。該p型半導體區域131係將n型半導體區域122之表面能階釘紮者。藉此，可減少暗電流。
第1電荷保持部103係保持由光電轉換部101產生之電荷者。該第1電荷保持部103由n型半導體區域123構成。該n型半導體區域123可構成為雜質濃度高於n型半導體區域122。於n型半導體區域123之表面，配置用於釘紮之p型半導體區域132。
輔助電荷保持部111係保持第1電荷保持部103所保持之電荷之一部分者。該輔助電荷保持部111由n型半導體區域133構成。該n型半導體區域133於半導體基板121中配置於上述n型半導體區域123之下層。又，可將p型半導體區域配置於n型半導體區域123及n型半導體區域133之間。藉此，可分離第1電荷保持部103及輔助電荷保持部111。於該圖中，於n型半導體區域123及n型半導體區域133之間配置p型井區域。n型半導體區域133可構成為雜質濃度與n型半導體區域123相同。藉由配置輔助電荷保持部111，可使由光電轉換部101產生之電荷之保持電容增加。
傳送路徑112成為於第1電荷保持部103及輔助電荷保持部111之間傳送電荷之路徑。該圖之傳送路徑112由形成於n型半導體區域123及n型半導體區域133之間之n型半導體區域134構成。藉由第1電荷傳送部102傳送之電荷可經由傳送路徑112於第1電荷保持部103及輔助電荷保持部111之間雙向移動。
第1電荷傳送部102係將由光電轉換部101產生之電荷傳送至第1電荷保持部103之電晶體。該第1電荷傳送部102係將n型半導體區域122及n型半導體區域123分別設為源極及汲極，且將n型半導體區域122與n型半導體區域123之間之p型井區域設為通道區域之MOS電晶體。於第1電荷傳送部102配置有閘極152。該閘極152自n型半導體區域122與n型半導體區域123之間之通道區域遍及n型半導體區域123之一部分之表面而配置。於閘極152連接信號線TX。另，閘極152與半導體基板121之間之絕緣層161相當於閘極氧化膜。
若自信號線TX施加超過MOS電晶體之閾值電壓之電壓(以下稱為導通電壓)，則n型半導體區域122及123之間導通，而傳送電荷。具體而言，若對閘極152施加導通電壓，則通道區域及n型半導體區域123之電位較n型半導體區域122之電位變深，保持於n型半導體區域122之電荷朝n型半導體區域123移動。藉此，進行將由光電轉換部101產生之所有電荷傳送至第1電荷保持部103之完全傳送。
第2電荷保持部109係保持自第1電荷保持部103及輔助電荷保持部111傳送之電荷者。該第2電荷保持部109由n型半導體區域124構成。該n型半導體區域124相當於進行電荷-電壓之浮動擴散區域。另，n型半導體區域124可構成為雜質濃度高於n型半導體區域123。後述之第2電荷傳送部104將保持於第1電荷保持部103之電荷傳送至第2電荷保持部109時，可進行完全傳送。
第2電荷傳送部104係將保持於第1電荷保持部103之電荷傳送至第2電荷保持部109之電晶體。該第2電荷傳送部104係將n型半導體區域123及n型半導體區域124分別設為源極及汲極、將n型半導體區域123與n型半導體區域124之間之p型井區域設為通道區域的MOS電晶體。於第2電荷傳送部104配置有閘極153，於閘極153連接有信號線TG。若自信號線TG施加導通電壓，則n型半導體區域123及124之間導通，而傳送電荷。如上所述輔助電荷保持部111經由傳送路徑112連接於第1電荷保持部103。因此，第2電荷傳送部104進而進行將保持於輔助電荷保持部111之電荷向第2電荷保持部109傳送。
MOS電晶體105係進行第2電荷保持部109之重設之MOS電晶體。該MOS電晶體105係將n型半導體區域124及n型半導體區域105分別設為源極及汲極、將n型半導體區域124與n型半導體區域125之間之p型井區域設為通道區域的MOS電晶體。又，於MOS電晶體105配置有閘極155，於閘極155連接有信號線RES。又，於n型半導體區域125連接有電源線Vdd。由MOS電晶體105進行之重設，可藉由將保持於第2電荷保持部109之電荷排出至電源線Vdd而進行。具體而言，若自信號線RES施加導通電壓，則n型半導體區域124及125之間導通，保持於n型半導體區域124之電荷經由電源線Vdd朝電源移動。藉此，可進行重設。此時，藉由使第2電荷傳送部104導通，可進而進行第1電荷保持部103及輔助電荷保持部111之重設。
MOS電晶體106係產生與第2電荷保持部109所保持之電荷對應之圖像信號的電晶體。該MOS電晶體106係將n型半導體區域125及n型半導體區域126分別設為汲極及源極、將n型半導體區域125與n型半導體區域126之間之p型井區域設為通道區域的MOS電晶體。又，於MOS電晶體106配置閘極156。如上所述於汲極連接電源線Vdd，閘極156經由配線162連接於n型半導體區域124，故MOS電晶體106產生與第2電荷保持部109所保持之電荷對應之電壓之圖像信號。經產生之圖像信號可自MOS電晶體106之源極即n型半導體區域126取出。
MOS電晶體107係將由MOS電晶體106產生之圖像信號自像素100輸出之電晶體。該MOS電晶體107係將n型半導體區域126及n型半導體區域127分別設為汲極及源極、將n型半導體區域126與n型半導體區域127之間之p型井區域設為通道區域的MOS電晶體。又，於MOS電晶體107配置閘極157，於閘極157連接信號線SEL。又，於n型半導體區域127連接信號線12。若自信號線SEL施加導通電壓，則n型半導體區域126及127之間導通，將由MOS電晶體106產生之圖像信號輸出至信號線12。
電荷排出部108係藉由將保持於光電轉換部101之電荷排出至電源線Vdd而重設光電轉換部101的電晶體。該電荷排出部108係將n型半導體區域122及n型半導體區域128分別設為源極及汲極、將n型半導體區域122與n型半導體區域128之間之p型井區域設為通道區域之MOS電晶體。又，於電荷排出部108配置閘極158，於閘極158連接信號線OFG。又，於n型半導體區域128連接電源線Vdd。若自信號線OFG施加導通電壓，則n型半導體區域122及128之間導通，保持於n型半導體區域122之電荷經由電源線Vdd朝電源移動。藉此，可進行重設。又，電荷排出部108於曝光期間進而進行將由光電轉換部101過量地產生之電荷排出。藉此，可防止暈散之產生。
該圖之像素100中之圖像信號之產生可按以下之順序進行。首先，對信號線OFG施加導通信號使電荷排出部108導通，重設光電轉換部101。於重設後開始曝光，將電荷累積於光電轉換部101之n型半導體區域122。於特定曝光期間經過後，對信號線TG及信號線RES施加導通電壓而重設第1電荷保持部103及輔助電荷保持部111。接著，對信號線TX施加導通電壓使第1電荷傳送部102導通，將藉由光電轉換部101產生之電荷傳送至第1電荷保持部103。此時，亦對輔助電荷保持部111傳送電荷。於所有的像素100中同時進行自該光電轉換部101之重設至第1電荷傳送部102對電荷之傳送。
接著，對信號線RES施加導通電壓使MOS電晶體105導通，重設第2電荷保持部109。接著，對信號線TG施加導通電壓使第2電荷傳送部104導通，將保持於第1電荷保持部103及輔助電荷保持部111之電荷傳送至第2電荷保持部109。藉此，藉由MOS電晶體106產生圖像信號。接著，對信號線SEL施加導通電壓使MOS電晶體107導通，輸出圖像信號。於每一列依序進行該第2電荷保持部109之重設至圖像信號之輸出。藉由以上之順序，可進行全域快門方式之攝像。
攝像元件1可構成為於該圖之像素100中自半導體基板121之表面(形成絕緣層161及配線之面)對光電轉換部101照射來自被攝體之光之表面照射型之攝像元件。又，亦可構成為自半導體基板121之背面對光電轉換部101照射來自被攝體之光之背面照射型之攝像元件。
另，攝像元件1之構成並不限定於此例。例如，亦可設為配置複數個輔助電荷保持部之構成。亦可多層地配置複數個輔助電荷保持部。
[像素之平面構成] 圖3係顯示本發明之第1實施形態之像素之構成例之俯視圖。該圖係表示自半導體基板121之表面觀察之像素100之構成例之俯視圖。該圖係表示背面照射型之攝像元件1之例者。於該圖之像素100，配置圖2所說明之光電轉換部101、第1電荷傳送部102、第1電荷保持部103、第2電荷傳送部104、第2電荷保持部109、輔助電荷保持部111、傳送路徑112及電荷排出部108。又，於該圖之像素100，進而配置MOS電晶體105、106及107。另，圖2相當於模式性表示沿該圖之A-A’之像素100之構成之剖視圖。另，於該圖中，對於p型半導體區域131及132省略記述。
又，於該圖之像素100配置分離區域141及遮光膜142。該圖之點線及虛線分別表示分離區域141及遮光膜142。該分離區域141係防止光電轉換部101與第1電荷保持部103及第2電荷保持部109之間之電荷移動者。遮光膜142配置於分離區域141之內部，且為將光電轉換部101及第1電荷保持部103遮光者。分離區域141及遮光膜142亦配置於與相鄰之像素100之間。分離區域141中附網格之區域表示形成於半導體基板121之表面附近之開口部。除此以外之分離區域141貫通半導體基板121而配置。對分離區域141及遮光膜142之構成之詳情予以後述。
像素100中，於該圖之下側配置光電轉換部101之n型半導體區域122，於n型半導體區域122之左側依序配置電荷排出部108之閘極158及n型半導體區域128。於像素100之該圖之上側配置第1電荷保持部103之n型半導體區域123。又，於n型半導體區域122之左上角之分離區域141之開口部144之附近配置第1電荷傳送部102。第1電荷傳送部102之閘極152除開口部144之附近以外，亦配置於重疊於n型半導體區域123之位置。
又，於n型半導體區域123之下層，配置輔助電荷保持部111之n型半導體區域133及傳送路徑112之n型半導體區域134。該圖之2點鏈線表示n型半導體區域133及傳送路徑112。於n型半導體區域123之右側依序配置第2電荷傳送部104之閘極153及第2電荷保持部109之n型半導體區域124。於n型半導體區域124之下側依序配置MOS電晶體105之閘極155、n型半導體區域125、MOS電晶體106之閘極156、n型半導體區域126、MOS電晶體107之閘極157及n型半導體區域127。另，電荷排出部108之n型半導體區域128、第2電荷保持部109以及MOS電晶體105、106及107與相鄰之像素100共有。
[像素之剖面構成] 圖4係顯示本發明之第1實施形態之像素之構成例之剖視圖。該圖係表示沿圖3之B-B’線之像素100之剖面之圖。該圖之像素100係表示構成為背面照射型之攝像元件之例之圖，且相當於將圖2之像素100之上下翻轉之圖。於該圖之像素100中，記述有光電轉換部101、第1電荷傳送部102、第1電荷保持部103、輔助電荷保持部111及傳送路徑112。又，該圖之像素100進而配置有遮光膜143及146、絕緣膜147、彩色濾光片171、及晶片上透鏡172。另，於該圖中，亦對於p型半導體區域131及132省略記述。
晶片上透鏡172係將入射光聚光之透鏡。該晶片上透鏡172將來自被攝體之光聚光於光電轉換部101之n型半導體區域122。
彩色濾光片171係透過由晶片上透鏡172聚光之入射光中特定波長之光的光學性濾光片。作為該彩色濾光片171，可使用透過紅色光、綠色光及藍色光之彩色濾光片。
絕緣膜147係將半導體基板121之背面側絕緣之膜。該絕緣層147可藉由例如氧化矽(SiO2 )構成。又，該圖之絕緣膜147與分離區域141形成為一體。
遮光膜143係將入射光遮光者。該遮光膜143嵌入至絕緣膜147之區域而配置，將對第1電荷保持部103之入射光遮光。若對第1電荷保持部103之n型半導體區域123照射入射光，則於n型半導體區域123中產生光電轉換。若該電荷重疊於藉由光電轉換部101產生之電荷，則會於圖像信號產生誤差。藉由遮光膜143可防止此種誤差之產生。又，於遮光膜143形成開口部145。晶片上透鏡172經由該開口部145將入射光聚光。遮光膜143可由例如鎢(W)等金屬構成。
遮光膜146配置於絕緣層161中閘極氧化膜及閘極152之表面，且為將入射光遮光者。該遮光膜146將透過光電轉換部101之入射光遮光。透過光電轉換部101之入射光由配線層等反射而成為漫射光，若入射至其他像素100，則產生串擾。藉由配置該遮光膜146，可防止串擾。遮光膜146亦可由W等金屬構成。
遮光膜142如圖3所說明，係將光電轉換部101及第1電荷保持部103等之間遮光者。如該圖所示，於配置第1電荷傳送部102之部分之遮光膜142形成開口部144，確保通道區域。除此以外之遮光膜142貫通半導體基板121而形成，且與遮光膜143及146相鄰而配置。藉此，將朝向第1電荷保持部103之入射光遮光。
如該圖所示，輔助電荷保持部111之n型半導體區域133配置於第1電荷保持部103之n型半導體區域123之下層(該圖之上側)，且傳送路徑112之n型半導體區域134配置於連接輔助電荷保持部111之n型半導體區域133與第1電荷保持部103之n型半導體區域123之位置。藉由將輔助電荷保持部111配置於第1電荷保持部103之下層之半導體基板121，無需使像素100之第1電荷保持部103之佔用面積增加，即可使由光電轉換部101產生之電荷之保持電容增加。
如上所述，n型半導體區域123及133構成為雜質濃度高於n型半導體區域122。藉由將n型半導體區域123及133分離而形成，可簡化較大劑量之n型半導體區域之形成。
另，如該圖所示，亦可將構成為雜質濃度高於p型井區域之p型半導體區域135配置於n型半導體區域123及133之間。
另，攝像元件1之構成並不限定於此例。例如，亦可設為省略遮光膜142等之構成。
[攝像元件之製造方法] 圖5至圖7係顯示本發明之第1實施形態之攝像元件之製造方法之一例之圖。圖5至圖7係表示攝像元件1之製造步驟之圖。
首先，於半導體基板120之表面形成輔助電荷保持部111之n型半導體區域133。此步驟可藉由離子植入而形成(圖5之a)。藉此，可形成輔助電荷保持部111。該步驟相當於申請專利範圍中記述之輔助電荷保持部形成步驟。
接著，藉由磊晶成長於半導體基板120之表面形成半導體層401(圖5之b)。
接著，於半導體基板120形成p型井區域(圖2之半導體基板121)。此可藉由離子植入進行(圖5之c)。
接著，將圖4所說明之p型半導體區域135形成於n型半導體區域133之上層。此步驟可藉由離子植入進行(圖6之d)。
接著，以半導體基板120之表面至n型半導體區域133之深度形成傳送路徑112之n型半導體區域134。此步驟可藉由離子植入而進行。藉此，可形成傳送路徑112(圖6之e)。該步驟相當於申請專利範圍中記述之傳送路徑形成步驟。
接著，於n型半導體區域133之上層且重疊於n型半導體區域134之位置，形成第1電荷保持部103之n型半導體區域123。此步驟可藉由離子植入而進行。此時，進行與輔助電荷保持部111之n型半導體區域133相同劑量之離子植入。接著，藉由離子植入形成p型半導體區域132。藉此，可形成第1電荷保持部103(圖6之f)。該步驟相當於申請專利範圍所記述之第1電荷保持部形成步驟。
接著，藉由離子植入，形成光電轉換部101之n型半導體區域122。其後，形成閘極氧化膜，且形成閘極158、152、153、155、156及157。另，閘極158等可由例如多晶矽構成，並可使用例如CVD(Chemical Vapor Deposition: 化學氣相沈積)而形成(圖7之g)。接著，形成p型半導體區域131。藉此可形成光電轉換部101。該步驟相當於申請專利範圍所記述之光電轉換部形成步驟。
接著，形成n型半導體區域128、124、125、126及127。此步驟可藉由離子植入而進行(圖7之h)。接著，於半導體基板120之表面形成絕緣層161，且形成未圖示之配線層。藉此，可形成第1電荷傳送部102、第2電荷傳送部104、第2電荷保持部109、電荷排出部108及MOS電晶體105至107(圖7之i)。該步驟相當於申請專利範圍所記述之第1電荷傳送部形成步驟及圖像信號產生部形成步驟。
其後，研磨半導體基板120之背面而將其薄壁化，且形成分離區域141、遮光膜142、彩色濾光片171及晶片上透鏡172等。藉由以上之步驟可製造攝像元件1。
如以上說明般，本發明之第1實施形態之攝像元件1將輔助電荷保持部111配置於半導體基板121之第1電荷保持部103之下層，且保持由光電轉換部101產生之電荷之一部分。藉此，於全域快門方式之攝像時，可一面防止暫時保持由光電轉換產生之電荷之保持部之佔用面積增加，並使保持部之電容增加。
＜2.第2實施形態＞ 上述之第1實施形態之攝像元件1使用由n型半導體區域構成之傳送路徑112。與此相對，本發明之第2實施形態之攝像元件1於使用縱型閘極電極，此點與上述之第1實施形態不同。
[傳送路徑之構成] 圖8係顯示本發明之第2實施形態之傳送路徑之構成例之剖視圖。該圖係表示傳送路徑113之構成例之剖視圖。該圖之傳送路徑113係由縱型閘極電極136及與縱型閘極電極136相鄰之p型井區域構成，此點與圖2中說明之傳送路徑112不同。
縱型閘極電極136係自半導體基板121之表面構成為縱型之閘極。該縱型閘極電極136與第1電荷保持部103之n型半導體區域123及輔助電荷保持部111之n型半導體區域133相鄰而形成，並配置於n型半導體區域123及133之間。若對縱型閘極電極136施加導通電壓，則於n型半導體區域123及133之間之p型井區域形成通道區域，可使電荷於第1電荷保持部103及輔助電荷保持部111之間移動。
除此以外之攝像元件1之構成因與本發明之第1實施形態中說明之攝像元件1之構成相同，故省略說明。
如以上說明般，本發明之第2實施形態之攝像元件1可使用具有縱型閘極電極136之傳送路徑113，進行第1電荷保持部103及輔助電荷保持部111之間之電荷之傳送。
＜3.第3實施形態＞ 上述第1實施形態之攝像元件1使用由矩形形狀之n型半導體區域133構成之輔助電荷保持部111。與此相對，本發明之第3實施形態之攝像元件1使用將n型半導體區域133之形狀加以變更之輔助電荷保持部，此點與上述第1實施形態不同。
[輔助電荷保持部之構成] 圖9係顯示本發明之第3實施形態之輔助電荷保持部之構成例之剖視圖。該圖係表示輔助電荷保持部114之構成例之剖視圖。該圖之輔助電荷保持部114係由形成有凹部138之n型半導體區域137構成。該圖之a表示凹部138形成於與半導體基板121之表面垂直之方向之例之圖，該圖之b係顯示凹部138形成於與半導體基板121之表面平行之方向之例之圖。藉由形成凹部138，可使n型半導體區域137與p型井區域之界面之面積擴大，可使電荷之保持電容增加。
另，攝像元件1之構成不限定於此例。例如，n型半導體區域137亦可設為使圖9之a之n型半導體區域137之上下翻轉之形狀。
因除此以外之攝像元件1之構成與本發明之第1實施形態中說明之攝像元件1之構成相同，故省略說明。
如以上說明般，本發明之第3實施形態之攝像元件1藉由將凹部138形成於構成輔助電荷保持部114之n型半導體區域137，可使輔助電荷保持部114之保持電容增加。
＜4.對相機之應用例＞ 本發明之技術(本技術)可應用於各種製品。例如，本技術亦可作為搭載於相機等攝像裝置之攝像元件而實現。
圖10係顯示可應用本技術之攝像裝置之一例即相機之概要構成例之方塊圖。該圖之相機1000具備透鏡1001、攝像元件1002、攝像控制部1003、透鏡驅動部1004、圖像處理部1005、操作輸入部1006、訊框記憶體1007、顯示部1008、及記錄部1009。
透鏡1001係相機1000之攝像透鏡。該透鏡1001將來自被攝體之光聚光，使其入射至稍後敘述之攝像元件1002而使被攝體成像。
攝像元件1002係拍攝來自由透鏡1001聚光之被攝體之光之半導體元件。該攝像元件1002產生對應於照射之光之類比之圖像信號，將其轉換為數位之圖像信號並輸出。
攝像控制部1003係控制攝像元件1002之攝像者。該攝像控制部1003藉由產生控制信號且對攝像元件1002輸出，進行攝像元件1002之控制。又，攝像控制部1003可基於自攝像元件1002輸出之圖像信號而進行相機1000之自動聚焦。此處自動聚焦是指檢測透鏡1001之焦點位置並自動調整之系統。作為該自動聚焦，可使用藉由配置於攝像元件1002之相位差像素檢測像面相位差而檢測焦點位置之方式(像面相位差自動聚焦)。又，亦可應用檢測圖像之對比度為最高之位置作為焦點位置之方式(對比度自動焦距)。攝像控制部1003基於檢測出之焦點位置，經由透鏡驅動部1004調整透鏡1001之位置，進行自動焦距。另，攝像控制部1003可藉由搭載例如韌體之DSP(Digital Signal Processor：數位信號處理器)而構成。
透鏡驅動部1004係基於攝像控制部1003之控制而驅動透鏡1001者。該透鏡驅動部1004可藉由使用內置之馬達變更透鏡1001之位置而驅動透鏡1001。
圖像處理部1005係處理由攝像元件1002產生之圖像信號者。該處理相當於例如對應於每個像素之紅色、綠色及藍色之圖像信號中產生顏色不足之圖像信號之馬賽克、去除圖像信號之雜訊之雜訊降低及圖像信號之編碼等。圖像處理部1005可藉由例如搭載有韌體之微電腦構成。
操作輸入部1006係受理來自相機1000之使用者之操作輸入者。於該操作輸入部1006，可使用例如按壓按鈕或觸控面板。將由操作輸入部1006受理之操作輸入傳遞至攝像控制部1003或圖像處理部1005。其後，啟動對應於操作輸入之處理，例如被攝體之攝像等處理。
訊框記憶體1007係記憶1個畫面之圖像信號即訊框之記憶體。該訊框記憶體1007由圖像處理部1005予以控制，進行圖像處理之過程中之訊框之保持。
顯示部1008係顯示由圖像處理部1005處理後之圖像者。對該顯示部1008，可使用例如液晶面板。
記錄部1009係記錄藉由圖像處理部1005處理之圖像者。對該記錄部1009，可使用例如記憶卡或硬碟。
以上已對可應用本發明之相機進行說明。本技術於以上中說明之構成中，可應用於攝像元件1002。具體而言，圖1中說明之攝像元件1可應用於攝像元件1002。於藉由將攝像元件1應用於攝像元件1002而進行高解析度化之攝像元件中，可進行全域快門方式之攝像。
另，此處，作為一例對相機進行說明，但本發明之技術除此以外亦可應用於例如監視裝置等。
最後，上述之各實施形態之說明乃本發明之一例，本發明並不限定於上述實施形態。因此，上述之各實施形態以外，只要在不脫離本發明之技術思想之範圍內，當得根據設計等進行各種變更。
另，本技術亦可採用如以下之構成。 (1)一種攝像元件，其具備： 光電轉換部，其產生與入射光對應之電荷； 第1電荷保持部，其形成於半導體基板之表面附近且保持上述電荷； 第1電荷傳送部，其將上述電荷自上述光電轉換部傳送至上述第1電荷保持部； 輔助電荷保持部，其形成於上述半導體基板之上述第1電荷保持部之下層，且保持上述第1電荷保持部所保持之電荷之一部分； 傳送路徑，其成為於上述第1電荷保持部及上述輔助電荷保持部之間傳送上述電荷之路徑；及 圖像信號產生部，其基於上述第1電荷保持部及上述輔助電荷保持部中保持之電荷而產生圖像信號。 (2)如上述(1)之攝像元件，其中 上述輔助電荷保持部構成為與上述第1電荷保持部相同之導電型， 於上述輔助電荷保持部與上述第1電荷保持部之間配置與上述第1電荷保持部不同之導電型之半導體區域。 (3)如上述(1)或(2)之攝像元件，其中上述傳送路徑係由構成為與上述第1電荷保持部及上述輔助電荷保持部相同之導電型之半導體區域構成。 (4)如上述(1)或(2)之攝像元件，其中上述傳送路徑係由配置於上述第1電荷保持部及上述輔助電荷保持部之間之縱型閘極電極與該縱型閘極電極附近之上述半導體基板構成。 (5)如上述(1)至(4)中任一項之攝像元件，其進而具備： 第2電荷保持部，其保持上述電荷；及 第2電荷傳送部，其將上述電荷自上述第1電荷保持部及上述輔助電荷保持部傳送至上述第2電荷保持部；且 上述圖像信號產生部基於上述第2電荷保持部中保持之電荷而產生圖像信號。 (6)一種攝像元件之製造方法，其具備： 輔助電荷保持部形成步驟，其於保持由產生與入射光對應之電荷的光電轉換部產生之上述電荷的第1電荷保持部之下層之半導體基板，形成保持經保持之上述電荷之一部分的輔助電荷保持部； 傳送路徑形成步驟，其形成成為於上述第1電荷保持部及上述輔助電荷保持部之間傳送上述電荷之路徑的傳送路徑； 第1電荷保持部形成步驟，其將上述第1電荷保持部形成於上述半導體基板； 光電轉換部形成步驟，其形成上述光電轉換部； 第1電荷傳送部形成步驟，其形成將上述電荷自上述光電轉換部傳送至上述第1電荷保持部之第1電荷傳送部；及 圖像信號產生部形成步驟，其形成基於上述第1電荷保持部及上述輔助電荷保持部中保持之電荷而產生圖像信號之圖像信號產生部。
1‧‧‧攝像元件 10‧‧‧像素陣列部 11‧‧‧信號線 12‧‧‧信號線 20‧‧‧垂直驅動部 30‧‧‧行信號處理部 40‧‧‧控制部 41‧‧‧信號線 42‧‧‧信號線 100‧‧‧像素 101‧‧‧光電轉換部 102‧‧‧第1電荷傳送部 103‧‧‧第1電荷保持部 104‧‧‧第2電荷傳送部 105～107‧‧‧MOS電晶體 108‧‧‧電荷排出部 109‧‧‧第2電荷保持部 111‧‧‧輔助電荷保持部 112、113‧‧‧傳送路徑 114‧‧‧輔助電荷保持部 120‧‧‧半導體基板 121‧‧‧半導體基板 122～128‧‧‧n型半導體區域 131、132‧‧‧p型半導體區域 133、134‧‧‧n型半導體區域 135‧‧‧p型半導體區域 136‧‧‧縱型閘極電極 137‧‧‧n型半導體區域 138‧‧‧凹部 141‧‧‧分離區域 142、143‧‧‧遮光膜 144、145‧‧‧開口部 146‧‧‧遮光膜 147‧‧‧絕緣膜 152‧‧‧閘極 153‧‧‧閘極 155‧‧‧閘極 156‧‧‧閘極 157‧‧‧閘極 158‧‧‧閘極 161‧‧‧絕緣層 162‧‧‧配線 171‧‧‧彩色濾光片 172‧‧‧晶片上透鏡 401‧‧‧半導體層 1000‧‧‧相機 1001‧‧‧透鏡 1002‧‧‧攝像元件 1003‧‧‧攝像控制部 1004‧‧‧透鏡驅動部 1005‧‧‧圖像處理部 1006‧‧‧操作輸入部 1007‧‧‧訊框記憶體 1008‧‧‧顯示部 1009‧‧‧記錄部 OFG‧‧‧信號線 RES‧‧‧信號線 SEL‧‧‧信號線 TG‧‧‧信號線 TX‧‧‧信號線 Vdd‧‧‧電源線
圖1係顯示本發明之實施形態之攝像元件之構成例之圖。 圖2係顯示本發明之第1實施形態之像素之構成例之圖。 圖3係顯示本發明之第1實施形態之像素之構成例之俯視圖。 圖4係顯示本發明之第1實施形態之像素之構成例之剖視圖。 圖5a～c係顯示本發明之第1實施形態之攝像元件之製造方法之一例之圖。 圖6d～f係顯示本發明之第1實施形態之攝像元件之製造方法之一例之圖。 圖7g～i係顯示本發明之第1實施形態之攝像元件之製造方法之一例之圖。 圖8係顯示本發明之第2實施形態之傳送路徑之構成例之剖視圖。 圖9a、b係顯示本發明之第3實施形態之輔助電荷保持部之構成例之剖視圖。 圖10係顯示可應用本發明之攝像裝置之一例即相機之概要構成例之方塊圖。
11‧‧‧信號線
12‧‧‧信號線
20‧‧‧垂直驅動部
30‧‧‧行信號處理部
101‧‧‧光電轉換部
102‧‧‧第1電荷傳送部
103‧‧‧第1電荷保持部
104‧‧‧第2電荷傳送部
105~107‧‧‧MOS電晶體
108‧‧‧電荷排出部
109‧‧‧第2電荷保持部
111‧‧‧輔助電荷保持部
112‧‧‧傳送路徑
121‧‧‧半導體基板
122~128‧‧‧n型半導體區域
131、132‧‧‧p型半導體區域
133、134‧‧‧n型半導體區域
152‧‧‧閘極
153‧‧‧閘極
155‧‧‧閘極
156‧‧‧閘極
157‧‧‧閘極
158‧‧‧閘極
161‧‧‧絕緣層
162‧‧‧配線
CFG‧‧‧信號線
RES‧‧‧信號線
SEL‧‧‧信號線
TG‧‧‧信號線
TX‧‧‧信號線
Vdd‧‧‧電源線

Claims (5)

  1. 一種攝像元件，其具備：光電轉換部，其產生與入射光對應之電荷；第1電荷保持部，其形成於半導體基板之表面附近且保持上述電荷；第1電荷傳送部，其將上述電荷自上述光電轉換部傳送至上述第1電荷保持部；輔助電荷保持部，其形成於上述半導體基板之上述第1電荷保持部之下層，且保持上述第1電荷保持部所保持之電荷之一部分；傳送路徑，其成為於上述第1電荷保持部及上述輔助電荷保持部之間傳送上述電荷之路徑；及圖像信號產生部，其基於上述第1電荷保持部及上述輔助電荷保持部中保持之電荷而產生圖像信號；其中上述輔助電荷保持部構成為與上述第1電荷保持部相同之導電型，於上述輔助電荷保持部與上述第1電荷保持部之間配置與上述第1電荷保持部不同之導電型之半導體區域。
  2. 如請求項1之攝像元件，其中上述傳送路徑係由構成為與上述第1電荷保持部及上述輔助電荷保持部相同之導電型之半導體區域構成。
  3. 如請求項1之攝像元件，其中上述傳送路徑係由配置於上述第1電荷保持部及上述輔助電荷保持部之間之縱型閘極電極與該縱型閘極電極附近之上述半導體基板構成。
  4. 如請求項1之攝像元件，其進而具備：第2電荷保持部，其保持上述電荷；及第2電荷傳送部，其將上述電荷自上述第1電荷保持部及上述輔助電荷保持部傳送至上述第2電荷保持部；且上述圖像信號產生部基於上述第2電荷保持部中保持之電荷而產生圖像信號。
  5. 一種攝像元件之製造方法，其具備：輔助電荷保持部形成步驟，其於保持由產生與入射光對應之電荷的光電轉換部產生之上述電荷的第1電荷保持部之下層之半導體基板，形成保持上述經保持之電荷之一部分的輔助電荷保持部；傳送路徑形成步驟，其形成成為於上述第1電荷保持部及上述輔助電荷保持部之間傳送上述電荷之路徑的傳送路徑；第1電荷保持部形成步驟，其將上述第1電荷保持部形成於上述半導體基板；光電轉換部形成步驟，其形成上述光電轉換部；第1電荷傳送部形成步驟，其形成將上述電荷自上述光電轉換部傳送至上述第1電荷保持部之第1電荷傳送部；及圖像信號產生部形成步驟，其形成基於上述第1電荷保持部及上述輔助電荷保持部中保持之電荷而產生圖像信號之圖像信號產生部；其中上述輔助電荷保持部形成為與上述第1電荷保持部相同之導電型，於上述輔助電荷保持部與上述第1電荷保持部之間形成與上述第1電荷保持部不同之導電型之半導體區域。
TW108108840A 2018-04-16 2019-03-15 攝像元件及攝像元件之製造方法 TWI806991B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-078118 2018-04-16
JP2018078118 2018-04-16

Publications (2)

Publication Number Publication Date
TW201944586A TW201944586A (zh) 2019-11-16
TWI806991B true TWI806991B (zh) 2023-07-01

Family

ID=68238917

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108108840A TWI806991B (zh) 2018-04-16 2019-03-15 攝像元件及攝像元件之製造方法

Country Status (3)

Country Link
US (1) US11916095B2 (zh)
TW (1) TWI806991B (zh)
WO (1) WO2019202858A1 (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002164529A (ja) * 2000-11-28 2002-06-07 Sony Corp 固体撮像素子およびその製造方法
US20160268322A1 (en) * 2013-10-23 2016-09-15 Sony Corporation Solid-state imaging device and manufacturing method therefor, and electronic apparatus

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3840203B2 (ja) * 2002-06-27 2006-11-01 キヤノン株式会社 固体撮像装置及び固体撮像装置を用いたカメラシステム
US7354789B2 (en) * 2003-11-04 2008-04-08 Dongbu Electronics Co., Ltd. CMOS image sensor and method for fabricating the same
KR100660866B1 (ko) * 2005-06-20 2006-12-26 삼성전자주식회사 이미지 센서에서 저잡음 글로벌 셔터 동작을 실현한 픽셀회로 및 방법
US7763913B2 (en) * 2006-12-12 2010-07-27 Aptina Imaging Corporation Imaging method, apparatus, and system providing improved imager quantum efficiency
US8648288B2 (en) * 2010-03-18 2014-02-11 California Institute Of Technology Pixels, imagers and related fabrication methods
TWI505453B (zh) 2011-07-12 2015-10-21 Sony Corp 固態成像裝置，用於驅動其之方法，用於製造其之方法，及電子裝置
JP2013033885A (ja) 2011-08-03 2013-02-14 Sony Corp 固体撮像装置とその製造方法及び駆動方法、並びに電子機器
JP5995457B2 (ja) 2012-02-17 2016-09-21 キヤノン株式会社 撮像装置、撮像システム、および撮像装置の駆動方法。
JP5925713B2 (ja) 2013-02-26 2016-05-25 株式会社東芝 固体撮像装置
US9741754B2 (en) * 2013-03-06 2017-08-22 Apple Inc. Charge transfer circuit with storage nodes in image sensors
JP2015053411A (ja) 2013-09-09 2015-03-19 ソニー株式会社 固体撮像素子、固体撮像素子の製造方法、および電子機器
US8933494B1 (en) 2013-09-26 2015-01-13 Omnivision Technologies, Inc. Image sensor pixel cell having dual self-aligned implants next to storage gate
JP6376785B2 (ja) * 2014-03-14 2018-08-22 キヤノン株式会社 撮像装置、および、撮像システム
KR102290502B1 (ko) * 2014-07-31 2021-08-19 삼성전자주식회사 이미지 센서 및 이의 제조 방법
JP2017147353A (ja) 2016-02-18 2017-08-24 株式会社東芝 固体撮像装置
JP7013119B2 (ja) * 2016-07-21 2022-01-31 キヤノン株式会社 固体撮像素子、固体撮像素子の製造方法、及び撮像システム
KR102662585B1 (ko) * 2017-01-09 2024-04-30 삼성전자주식회사 이미지 센서
JP2020021775A (ja) * 2018-07-30 2020-02-06 キヤノン株式会社 固体撮像装置及び撮像システム
JP7652543B2 (ja) * 2020-07-29 2025-03-27 キヤノン株式会社 光電変換装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002164529A (ja) * 2000-11-28 2002-06-07 Sony Corp 固体撮像素子およびその製造方法
US20160268322A1 (en) * 2013-10-23 2016-09-15 Sony Corporation Solid-state imaging device and manufacturing method therefor, and electronic apparatus

Also Published As

Publication number Publication date
WO2019202858A1 (ja) 2019-10-24
US20210175277A1 (en) 2021-06-10
TW201944586A (zh) 2019-11-16
US11916095B2 (en) 2024-02-27

Similar Documents

Publication Publication Date Title
US10020339B2 (en) Solid-state imaging device, manufacturing method of solid-state imaging device and electronic apparatus
KR102499590B1 (ko) 고체 촬상 소자 및 그 제조 방법, 및 전자 기기
US20170148829A1 (en) Solid-state imaging apparatus, solid-state imaging apparatus manufacturing method, and electronic apparatus
CN110419107B (zh) 摄像装置和电子设备
CN111512443B (zh) 摄像元件和摄像装置
US20240186357A1 (en) Imaging element and imaging device
CN113811999B9 (zh) 摄像元件和摄像装置
US10991734B2 (en) Imaging device and electronic device
TWI617014B (zh) Solid-state imaging device, manufacturing method, and electronic device
US12080747B2 (en) Solid-state imaging apparatus, method of manufacturing the same, and electronic device
JP2021114538A (ja) 撮像素子および撮像装置
CN104170088B (zh) 固态成像设备和电子装置
TWI813643B (zh) 攝像元件及攝像裝置
WO2021251010A1 (ja) 撮像素子
TWI806991B (zh) 攝像元件及攝像元件之製造方法
US20240023353A1 (en) Imaging device and imaging apparatus