TWI805480B

TWI805480B - 半導體裝置的製造方法

Info

Publication number: TWI805480B
Application number: TW111134185A
Authority: TW
Inventors: 王兆畿; 車行遠
Original assignee: 力晶積成電子製造股份有限公司
Priority date: 2022-09-08
Filing date: 2022-09-08
Publication date: 2023-06-11
Also published as: TW202412192A

Abstract

本揭露提供一種半導體裝置的製造方法，其包括以下步驟。在元件層上形成犧牲層。對犧牲層進行第一圖案化製程以形成第一犧牲圖案。第一犧牲圖案包括在第一方向上延伸且在第二方向上彼此間隔開來的多個第一狹縫。於每個第一狹縫中形成第一介電層，以在元件層上形成由第一犧牲圖案和第一介電層構成的第一絕緣層。對第一絕緣層進行第二圖案化製程以形成第一絕緣結構。第一絕緣結構包括在第二方向上延伸且在第一方向上排列的多個第一絕緣圖案以及在第二方向上延伸且在第一方向上將多個第一絕緣圖案彼此間隔開來的多個第二狹縫。每個第一絕緣圖案包括在第二方向上彼此交替排列的多個第一介電圖案和多個第二犧牲圖案。於每個第二狹縫中形成第二介電層以在元件層上形成由多個第二犧牲圖案、多個第一介電圖案以及多個第二介電層構成的第二絕緣層。

Description

半導體裝置的製造方法

本發明是有關於一種半導體裝置的製造方法，且特別是一種用於動態隨機存取記憶體（DRAM）的半導體裝置的製造方法。

記憶體主要可分為諸如動態隨機存取記憶體（dynamic random access memory，DRAM）等的揮發性記憶體（volatile memory）以及諸如快閃記憶體（flash memory）等的非揮發性記憶體（non-volatile memory）。一般而言，DRAM可包括如電容結構等具有用以儲存載子的儲存節點（storage node）。隨著科技的進步，半導體元件不斷朝向「輕、薄、短、小」的型態發展。因此，如何在不增加元件尺寸的前提下改善DRAM的元件表現，為本領域研究人員研究的目標之一。

本發明提供一種半導體裝置的製造方法，其藉由分別形成第一狹縫和第二狹縫的第一圖案化製程和第二圖案化製程來形成第二犧牲圖案，使得第二犧牲圖案具有表面積高於圓形或橢圓形的矩形輪廓。如此一來，後續將第二犧牲圖案移除形成電容器開口並於其中形成的電容結構可具有良好的有效表面積，使得半導體裝置具有良好的元件表現（例如具有良好的資料儲存時間）。

本發明一實施例提供一種半導體裝置的製造方法，其包括以下步驟。在元件層上形成犧牲層。對犧牲層進行第一圖案化製程以形成第一犧牲圖案。第一犧牲圖案包括在第一方向上延伸且在第二方向上彼此間隔開來的多個第一狹縫。第一方向與第二方向交錯。於每個第一狹縫中形成第一介電層，以在元件層上形成由第一犧牲圖案和第一介電層構成的第一絕緣層。對第一絕緣層進行第二圖案化製程以形成第一絕緣結構。第一絕緣結構包括在第二方向上延伸且在第一方向上排列的多個第一絕緣圖案以及在第二方向上延伸且在第一方向上將多個第一絕緣圖案彼此間隔開來的多個第二狹縫。每個第一絕緣圖案包括在第二方向上彼此交替排列的多個第一介電圖案和多個第二犧牲圖案。於每個第二狹縫中形成第二介電層以在元件層上形成由多個第二犧牲圖案、多個第一介電圖案以及多個第二介電層構成的第二絕緣層。

在一些實施例中，其中第二犧牲圖案的摻雜濃度大於所述第一介電圖案和第二介電層的摻雜濃度。

在一些實施例中，其中第二犧牲圖案的摻雜濃度為約1×10 ²³原子/立方公分至約1×10 ²⁷原子/立方公分。

在一些實施例中，半導體裝置的製造方法更包括以下步驟。移除多個第二犧牲圖案以形成多個電容器開口。於每個電容器開口中形成電容結構。

在一些實施例中，藉由蒸氣氫氟酸來移除第二犧牲圖案移除，其中蒸氣氫氟酸對第二犧牲圖案的蝕刻速率大於蒸氣氫氟酸對第一介電圖案和第二介電層的蝕刻速率。

在一些實施例中，其中從俯視的角度來看，第二犧牲圖案包括矩形輪廓。

在一些實施例中，其中第二犧牲圖案包括在第一方向上彼此相對的第一側壁和第二側壁以及在第二方向上彼此相對的第三側壁和第四側壁。第二介電層形成於第一側壁和第二側壁上。第一介電圖案形成於第三側壁和第四側壁上。

在一些實施例中，其中從俯視的角度來看，第一介電圖案包括矩形輪廓。

在一些實施例中，其中第一介電圖案和第二介電層之間沒有不同材料彼此接觸的界面。

在一些實施例中，第二介電層和第一介電圖案彼此接觸的第一界面與第二介電層和第二犧牲圖案彼此接觸的第二界面實質上共面。

基於上述，在上述半導體裝置的製造方法中，其藉由分別形成第一狹縫和第二狹縫的第一圖案化製程和第二圖案化製程來形成第二犧牲圖案，使得第二犧牲圖案具有表面積高於圓形或橢圓形的矩形輪廓。因此，後續將第二犧牲圖案移除而形成之電容器開口也具有表面積高於圓形或橢圓形的矩形輪廓。如此一來，形成於電容器開口中的電容結構可具有良好的有效表面積，使得半導體裝置具有良好的元件表現（例如具有良好的資料儲存時間）。

參照本實施例之圖式以更全面地闡述本發明。然而，本發明亦可以各種不同的形式體現，而不應限於本文中所述之實施例。圖式中的層與區域的厚度會為了清楚起見而放大。相同或相似之參考號碼表示相同或相似之元件，以下段落將不再一一贅述。

應當理解，當諸如元件被稱為在另一元件「上」或「連接到」另一元件時，其可以直接在另一元件上或與另一元件連接，或者也可存在中間元件。若當元件被稱為「直接在另一元件上」或「直接連接到」另一元件時，則不存在中間元件。如本文所使用的，「連接」可以指物理及/或電性連接，而「電性連接」或「耦合」可為二元件間存在其它元件。本文中所使用的「電性連接」可包括物理連接（例如有線連接）及物理斷接（例如無線連接）。

本文使用的「約」、「近似」或「實質上」包括所提到的值和在所屬技術領域中具有通常知識者能夠確定之特定值的可接受的偏差範圍內的平均值，考慮到所討論的測量和與測量相關的誤差的特定數量（即，測量系統的限制）。例如，「約」可以表示在所述值的一個或多個標準偏差內，或±30％、±20％、±10％、±5％內。再者，本文使用的「約」、「近似」或「實質上」可依光學性質、蝕刻性質或其它性質，來選擇較可接受的偏差範圍或標準偏差，而可不用一個標準偏差適用全部性質。

使用本文中所使用的用語僅為闡述例示性實施例，而非限制本揭露。在此種情形中，除非在上下文中另有解釋，否則單數形式包括多數形式。

圖1A至圖9是本發明一實施例的半導體裝置的製造方法的示意圖。圖1A、圖2A、圖3A、圖4A、圖5A、圖6A、圖7A、圖8A和圖9為剖面示意圖。圖1B、圖2B、圖3B、圖4B、圖5B、圖6B、圖7B和圖8B為上視示意圖。在一些實施例中，圖1A為圖1B沿線A-A’所截取的部分剖面示意圖。

半導體裝置（如圖9所示的半導體裝置1000）的製造方法可包括以下步驟。

首先，請參照圖1A和圖1B，在元件層10上形成犧牲層200。在一些實施例中，元件層10可包括基底100、隔離結構102、字元線結構104、位元線結構110、介電層120、導電接觸件130以及接墊140。

基底100可包括半導體基底或半導體上覆絕緣體（semiconductor on insulator，SOI）基底。半導體基底或SOI基底中的半導體材料可包括元素半導體（例如Si、Ge）、合金半導體（例如SiGe）或化合物半導體（例如III-V族半導體等）。半導體材料可為經摻雜（例如具有P型摻雜物或N型摻雜物）的或未經摻雜的。

隔離結構102可形成於基底100中以界定主動區AA。隔離結構102可各自包括一或多個介電材料。所述介電材料可包括氧化物（例如氧化矽）、正矽酸四乙酯（tetraethyl orthosilicate；TEOS）、氮化物（例如氮化矽、氮氧化矽等）、碳化物（例如碳化矽、碳氧化矽等）或類似者。

字元線結構104可形成於基底100的主動區AA中。在一些實施例中，字元線結構104可包括字元線（未示出）以及形成於字元線上以將字元線自基底100電性隔絕的絕緣層（未示出）。在一些實施例中，由於字元線結構104形成於基底100中，故字元線也可稱為埋入式字元線。在一些實施例中，字元線結構104可在第一方向D1延伸，並在不同於第一方向D1的第二方向D2上排列。在一些實施例中，第一方向D1與第二方向D2交錯。在一些實施例中，第一方向D1與第二方向D2垂直。

基底100可包括形成於主動區AA中的摻雜區106a、106b。摻雜區106a、106b可自基底100的面向介電層120的表面延伸至基底100中。摻雜區106a可設置在字元線結構104之間，而摻雜區106b可設置在隔離結構102和字元線結構104之間。

位元線結構110可形成於基底100的主動區AA上。在一些實施例中，位元線結構110可設置在字元線結構104之間且與摻雜區106a電性連接。在一些實施例中，位元線結構110可在第二方向D2延伸，並在第一方向D1上排列。在一些實施例中，每一位元線結構110在第二方向D2上橫跨多條字元線結構104。

介電層120可形成於基底100上並覆蓋位元線結構110。介電層120可包括用於內層介電層（ILD）或金屬層間介電層（IMD）的材料（例如氧化矽、氮化矽等材料）。介電層120可為單層或多層，本發明不以此為限。

導電接觸件130可形成於介電層120並與摻雜區106b電性連接。導電接觸件130可包括導電材料，例如金屬、金屬合金、金屬氮化物、金屬矽化物或其組合。在一些實施例中，金屬與金屬合金可例如是Cu、Al、Ti、Ta、W、Pt、Cr、Mo或其合金。金屬氮化物可例如是氮化鈦、氮化鎢、氮化鉭、氮化矽鉭、氮化矽鈦、氮化矽鎢或其組合。金屬矽化物例如是矽化鎢、矽化鈦、矽化鈷、矽化鋯、矽化鉑、矽化鉬、矽化銅、矽化鎳或其組合。

接墊140可形成於介電層120上並與導電接觸件130電性連接。接墊140可包括導電材料，例如金屬、金屬合金、金屬氮化物、金屬矽化物或其組合。在一些實施例中，金屬與金屬合金可例如是Cu、Al、Ti、Ta、W、Pt、Cr、Mo或其合金。金屬氮化物可例如是氮化鈦、氮化鎢、氮化鉭、氮化矽鉭、氮化矽鈦、氮化矽鎢或其組合。金屬矽化物例如是矽化鎢、矽化鈦、矽化鈷、矽化鋯、矽化鉑、矽化鉬、矽化銅、矽化鎳或其組合。

犧牲層200的材料可包括經摻雜的氧化物（例如經摻雜的氧化矽）。在一些實施例中，犧牲層200的摻雜濃度為約1×10 ²³原子/立方公分至約1×10 ²⁷原子/立方公分。在一些實施例中，犧牲層200可藉由經硼或磷摻雜的氧化物（例如氧化矽）形成。

接著，請參照圖1A和圖1B以及圖2A和圖2B，對犧牲層200進行第一圖案化製程以形成第一犧牲圖案202。第一犧牲圖案202包括在第一方向D1上延伸且在第二方向D2上彼此間隔開來的多個第一狹縫SL1。在一些實施例中，第一狹縫SL1可暴露出介電層120。在一些實施例中，第一狹縫SL1可暴露出接墊140的側表面。在一些實施例中，第一犧牲圖案202可藉由以下步驟形成。首先，於犧牲層200上形成罩幕層（未示出）。在一些實施例中，罩幕層可包括如氮化矽等用於硬罩幕的材料。接著，圖案化罩幕層以形成罩幕圖案210。然後，移除罩幕圖案210所暴露出之犧牲層200的一部分以形成第一犧牲圖案202。

而後，請參照圖2A和圖2B以及圖3A和圖3B，於每個第一狹縫SL1中形成第一介電層220，以在元件層10上形成由第一犧牲圖案202和第一介電層220構成的第一絕緣層IL1。在一些實施例中，第一介電層220例如是由摻雜濃度小於犧牲層200的摻雜濃度的材料形成。舉例來說，犧牲層200可以是由經摻雜的氧化矽形成；而第一介電層220可以是由未經摻雜的氧化矽或是摻雜濃度低於犧牲層200的氧化矽形成。

在一些實施例中，第一介電層220可藉由以下步驟形成。首先，於第一狹縫SL1中填入介電材料。在介電材料採用液態介電材料的情況下，可接著藉由退火製程將液態的介電材料轉變成固態的介電材料。在一些實施例中，退火製程的溫度例如約700℃，但本發明不以此為限。然後，可藉由平坦化製程（例如化學機械研磨製程）移除形成於罩幕圖案210上的介電材料，以形成第一介電層220。在一些實施例中，第一介電層220的頂表面可與罩幕圖案210的頂表面共面。

然後，對第一絕緣層IL1進行第二圖案化製程以形成第一絕緣結構。第一絕緣結構包括在第二方向D2上延伸且在第一方向D1上排列的多個第一絕緣圖案IP1（如圖5A所示）以及在第二方向D2上延伸且在第一方向D1上將多個第一絕緣圖案IP1彼此間隔開來的多個第二狹縫SL2（如圖5B所示）。每個第一絕緣圖案IP1包括在第二方向D2上彼此交替排列的多個第一介電圖案224和多個第二犧牲圖案204。

在一些實施例中，可藉由以下步驟對第一絕緣層IL1進行第二圖案化製程。

首先，請參照圖3A和圖3B以及圖4A和圖4B，移除罩幕圖案210。在一些實施例中，在移除罩幕圖案210的製程中，第一介電層220的一部分也跟著被移除，使得所形成之第一介電層222的頂表面與第一犧牲圖案202的頂表面共面。接著，於第一介電層222和第一犧牲圖案202上形成罩幕圖案230。在一些實施例中，罩幕圖案230可藉由以下步驟形成。首先，於第一介電層222和第一犧牲圖案202上形成罩幕層（未示出）。在一些實施例中，罩幕層可包括如氮化矽等用於硬罩幕的材料。接著，圖案化罩幕層以形成罩幕圖案230。

然後，請參照圖4A和圖4B以及圖5A和圖5B，移除罩幕圖案230所暴露出之第一介電層222的一部分以及第一犧牲圖案202的一部分，以形成包括多個第一介電圖案224和多個第二犧牲圖案204的第一絕緣圖案IP1。如此一來，藉由第二圖案化製程形成的第一絕緣結構包括在第二方向D2上延伸且在第一方向D1上排列的多個第一絕緣圖案IP1（如圖5A所示）以及在第二方向D2上延伸且在第一方向D1上將多個第一絕緣圖案IP1彼此間隔開來的多個第二狹縫SL2（如圖5B所示）。

而後，請參照圖5A和圖5B以及圖6A和圖6B，於每個第二狹縫SL2中形成第二介電層240以在元件層10上形成由多個第二犧牲圖案204、多個第一介電圖案224以及多個第二介電層240構成的第二絕緣層（如圖7B所示的第二絕緣層IL2）。在一些實施例中，第二介電層240例如是由摻雜濃度小於犧牲層200的摻雜濃度的材料形成。舉例來說，犧牲層200可以是由經摻雜的氧化矽形成；而第二介電層240可以是由未經摻雜的氧化矽或是摻雜濃度低於犧牲層200的氧化矽形成。

在一些實施例中，第二介電層240可藉由以下步驟形成。首先，於第二狹縫SL2中填入介電材料。在介電材料採用液態介電材料的情況下，可接著藉由退火製程將液態的介電材料轉變成固態的介電材料。在一些實施例中，退火製程的溫度例如約700℃，但本發明不以此為限。然後，可藉由平坦化製程（例如化學機械研磨製程）移除形成於罩幕圖案230上的介電材料，以形成第二介電層240。在一些實施例中，第二介電層240的頂表面可與罩幕圖案230的頂表面共面。在一些實施例中，第二介電層240和第一介電圖案224彼此接觸的第一界面可與第二介電層240和第二犧牲圖案204彼此接觸的第二界面實質上共面。

在一些實施例中，第二介電層240例如是由摻雜濃度小於犧牲層200的摻雜濃度的材料形成，且第一介電層220例如是由摻雜濃度小於犧牲層200的摻雜濃度的材料形成。如此一來，經上述步驟形成之第二犧牲圖案204的摻雜濃度大於經上述步驟形成之第一介電圖案224和第二介電層240的摻雜濃度。在一些實施例中，第二介電層240可採用與第一介電層220相同的材料形成。如此一來，第二介電層240與經上述步驟形成之第一介電圖案224之間沒有不同材料彼此接觸的界面。

之後，請參照圖6A和圖6B以及圖7A和圖7B，移除罩幕圖案230。在一些實施例中，在移除罩幕圖案230的製程中，第二介電層240的一部分也跟著被移除，使得所形成之第二介電層242的頂表面與第二犧牲圖案204和第一介電圖案224的頂表面共面。

如圖7B所示，第二犧牲圖案204是藉由分別形成第一狹縫SL1和第二狹縫SL2之第一圖案化製程和第二圖案化製程形成，基於第一狹縫SL1和第二狹縫SL2分別在彼此交錯的第一方向D1和第二方向D2延伸，使得所形成之第二犧牲圖案204包括矩形輪廓（例如從俯視的角度來看）。因此，後續將第二犧牲圖案204移除而形成之電容器開口250也具有表面積高於圓形或橢圓形的矩形輪廓。如此一來，形成於電容器開口250中的電容結構300可具有良好的有效表面積，使得半導體裝置1000具有良好的元件表現（例如具有良好的資料儲存時間）。在此實施例中，第一介電圖案224可包括矩形輪廓（例如從俯視的角度來看）。

在一些實施例中，在第二犧牲圖案204包括矩形輪廓的情況下，第二犧牲圖案204可包括在第一方向D1上彼此相對的第一側壁和第二側壁以及在第二方向D2上彼此相對的第三側壁和第四側壁，其中第二介電層242可形成於第一側壁和第二側壁上，而第一介電圖案224可形成於第三側壁和第四側壁上。

然後，請參照圖7A和圖7B以及圖8A和圖8B，移除多個第二犧牲圖案204以形成多個電容器開口250。在一些實施例中，在第二犧牲圖案204的摻雜濃度大於第一介電圖案224和第二介電層242的摻雜濃度的情況下，基於蒸氣氫氟酸對第二犧牲圖案204的蝕刻速率大於蒸氣氫氟酸對第一介電圖案224和第二介電層242的蝕刻速率，可採用蒸氣氫氟酸（vapor HF）來移除第二犧牲圖案204，使得所形成之電容器開口250保持所期望的形狀（例如矩形）。

之後，請參照圖8A和圖8B以及圖9，於每個電容器開口250中形成電容結構300。由於經上述製程所形成之電容器開口250可具有表面積高於圓形或橢圓形的矩形輪廓，故形成於電容器開口250中的電容結構300可具有良好的有效表面積，使得半導體裝置1000具有良好的元件表現（例如具有良好的資料儲存時間）。

綜上所述，在上述實施例所述的半導體裝置1000的製造方法中，第二犧牲圖案204是藉由分別形成第一狹縫SL1和第二狹縫SL2之第一圖案化製程和第二圖案化製程形成。基於第一狹縫SL1和第二狹縫SL2分別在彼此交錯的第一方向D1和第二方向D2延伸，故所形成之第二犧牲圖案204包括矩形輪廓（例如從俯視的角度來看）。因此，後續將第二犧牲圖案204移除而形成之電容器開口250也具有表面積高於圓形或橢圓形的矩形輪廓。如此一來，形成於電容器開口250中的電容結構300可具有良好的有效表面積，使得半導體裝置1000具有良好的元件表現（例如具有良好的資料儲存時間）。

10:元件層 100:基底 102:隔離結構 104:字元線結構 106a、106b:摻雜區 110:位元線結構 120:介電層 130:導電接觸件 140:接墊 200:犧牲層 202:第一犧牲圖案 204:第二犧牲圖案 210、230:罩幕圖案 220、222:第一介電層 224:第一介電圖案 240、242:第二介電層 250:電容器開口 300:電容結構 1000:半導體裝置 AA:主動區 D1:第一方向 D2:第二方向 IL1:第一絕緣層 IL2:第二絕緣層 IP1:第一絕緣圖案 SL1:第一狹縫 SL2:第二狹縫

圖1A至圖9是本發明一實施例的半導體裝置的製造方法的示意圖。

204:第二犧牲圖案

224:第一介電圖案

242:第二介電層

D1:第一方向

D2:第二方向

IL2:第二絕緣層

Claims

一種半導體裝置的製造方法，包括：在元件層上形成犧牲層；對所述犧牲層進行第一圖案化製程以形成第一犧牲圖案，其中所述第一犧牲圖案包括在第一方向上延伸且在第二方向上彼此間隔開來的多個第一狹縫，且所述第一方向與所述第二方向交錯；於每個所述第一狹縫中形成第一介電層，以在所述元件層上形成由所述第一犧牲圖案和所述第一介電層構成的第一絕緣層；對所述第一絕緣層進行第二圖案化製程以形成第一絕緣結構，其中所述第一絕緣結構包括在所述第二方向上延伸且在所述第一方向上排列的多個第一絕緣圖案以及在所述第二方向上延伸且在所述第一方向上將多個所述第一絕緣圖案彼此間隔開來的多個第二狹縫，且每個所述第一絕緣圖案包括在所述第二方向上彼此交替排列的多個第一介電圖案和多個第二犧牲圖案；以及於每個所述第二狹縫中形成第二介電層以在所述元件層上形成由多個所述第二犧牲圖案、多個所述第一介電圖案以及多個所述第二介電層構成的第二絕緣層。
如請求項1所述的半導體裝置的製造方法，其中所述第二犧牲圖案的摻雜濃度大於所述第一介電圖案和所述第二介電層的摻雜濃度。
如請求項2所述的半導體裝置的製造方法，其中所述第二犧牲圖案的摻雜濃度為約1×10 ²³原子/立方公分至約1×10 ²⁷原子/立方公分。
如請求項2所述的半導體裝置的製造方法，更包括：移除多個所述第二犧牲圖案以形成多個電容器開口；以及於每個所述電容器開口中形成電容結構。
如請求項4所述的半導體裝置的製造方法，更包括：藉由蒸氣氫氟酸來移除所述第二犧牲圖案，其中所述蒸氣氫氟酸對所述第二犧牲圖案的蝕刻速率大於所述蒸氣氫氟酸對所述第一介電圖案和所述第二介電層的蝕刻速率。
如請求項1所述的半導體裝置的製造方法，其中從俯視的角度來看，所述第二犧牲圖案包括矩形輪廓。
如請求項6所述的半導體裝置的製造方法，其中所述第二犧牲圖案包括在所述第一方向上彼此相對的第一側壁和第二側壁以及在所述第二方向上彼此相對的第三側壁和第四側壁，所述第二介電層形成於所述第一側壁和所述第二側壁上，且所述第一介電圖案形成於所述第三側壁和所述第四側壁上。
如請求項1所述的半導體裝置的製造方法，其中從俯視的角度來看，所述第一介電圖案包括矩形輪廓。
如請求項1所述的半導體裝置的製造方法，其中所述第一介電圖案和所述第二介電層之間沒有不同材料彼此接觸的界面。
如請求項1所述的半導體裝置的製造方法，其中所述第二介電層和所述第一介電圖案彼此接觸的第一界面與所述第二介電層和所述第二犧牲圖案彼此接觸的第二界面實質上共面。