[go: up one dir, main page]

TWI804649B - 絕緣閘極半導體器件及用於製造絕緣閘極半導體器件的區域的方法 - Google Patents

絕緣閘極半導體器件及用於製造絕緣閘極半導體器件的區域的方法 Download PDF

Info

Publication number
TWI804649B
TWI804649B TW108124239A TW108124239A TWI804649B TW I804649 B TWI804649 B TW I804649B TW 108124239 A TW108124239 A TW 108124239A TW 108124239 A TW108124239 A TW 108124239A TW I804649 B TWI804649 B TW I804649B
Authority
TW
Taiwan
Prior art keywords
region
layer
sch
tmos
trench
Prior art date
Application number
TW108124239A
Other languages
English (en)
Other versions
TW202006956A (zh
Inventor
邓盛凌
Original Assignee
美商瑞薩電子美國有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商瑞薩電子美國有限公司 filed Critical 美商瑞薩電子美國有限公司
Publication of TW202006956A publication Critical patent/TW202006956A/zh
Application granted granted Critical
Publication of TWI804649B publication Critical patent/TWI804649B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0295—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the source electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/63—Vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/112—Field plates comprising multiple field plate segments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/141—VDMOS having built-in components
    • H10D84/146—VDMOS having built-in components the built-in components being Schottky barrier diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Bipolar Transistors (AREA)

Abstract

本申請涉及在源極接觸溝槽中具有整合的偽肖特基二極體的功率MOSFET。本實施例提供了一種半導體器件的區域，其包括在半導體基板中被配置為溝槽MOSFET的多個功率電晶體單元。至少一個有源功率電晶體單元還包括溝槽源極區域，其中溝槽源極接觸的溝槽底表面被覆蓋有絕緣層和在絕緣層頂部上的導電材料層，以用作有源功率電晶體單元中的整合的偽肖特基勢壘二極體。

Description

絕緣閘極半導體器件及用於製造絕緣閘極半導體器件的區域的方法
本實施例一般涉及半導體器件，更具體地涉及新穎的功率MOSFET器件。
諸如金屬氧化物半導體場效應電晶體(MOSFET)之類的絕緣閘極場效應電晶體(IGFET)已經被使用於諸如dc-dc轉換器之類的許多功率開關應用中。在典型的MOSFET中，閘極電極利用適當的閘極電壓的施加來提供導通和截止控制。舉例來說，在n型增強模式MOSFET中，回應於超過固有閾值電壓的正閘極電壓的施加，當在p型體區域中形成導電n型反型層(即，溝道區域)時，發生導通。反型層將n型源極區域連接到n型汲極區域，並允許這些區域之間的多數載流子傳導。
MOSFET由於它們的構造而在源極區域和汲極區域之間具有本徵體二極體。例如，在n溝道增強模式MOSFET中，將體二極體形成在源極的p+阱和汲極的n-區域之間。即使當MOSFET截止時，該體二極體亦會傳導電流，其已知為反向電流。MOSFET無法完全導通，直到體二極體傳導可忽略。MOSFET體二極體傳導是一個嚴重影響任何系統設計的問 題，特別是那些包含MOSFET開關電路的系統。這種電路的一些實例包括SMPS、DC-DC轉換器等。體二極體傳導的問題發生在溝槽MOSFET和平面MOSFET中。
過去減少溝槽MOSFET中體二極體傳導影響的努力包括在源極溝槽的底部處集成肖特基二極體或者將源極溝槽的底部開口到源極區域下方的p-磊晶或n-磊晶區域。具體地，通過在源極接觸溝槽的壁上和底部處沉積金屬層來併入肖特基二極體。然而，這種配置在源極溝槽的側壁和周圍的半導體區域之間創建歐姆接觸，並且在源極溝槽的底部部分和位於其下方的半導體區域之間創建肖特基接觸。儘管這可能有助於減少通過MOSFET的反向漏電流，但由於金屬層與半導體直接接觸，因此該反向漏電流是不可忽略的。
另外，在MOSFET的製造期間沉積這樣的金屬層可能需要附加的光阻遮罩，這可能進一步增加生產成本。
因此，具有可忽略的體二極體傳導並且在製造期間可以在無需任何額外遮罩的情況下製造的MOSFET器件配置將是有利的。
本實施例通過將源極接觸溝槽的一部分轉換為肖特基類器件來提供用於減小溝槽MOSFET中的體二極體傳導的解決方案。更具體地，實施例涉及一種改進的和新穎的製造工藝和器件配置，用於為MOSFET器件提供具有偽肖特基溝槽源極接觸的單元，以用於改善高頻功率開關應用的效能。
這種配置在DC-DC轉換器中的MOSFET開關期間產生超低的反向恢復電荷和軟恢復。它可以顯著改善MOSFET開關波形，從而導致 更強大的器件效能和更好的效率。實施例與標準分立溝槽MOSFET器件完全相容，並且具有成本效益，因為它們僅需要一個附加的遮罩層和一些額外的工藝步驟。與普通的集成肖特基方法不同，所提出的結構不需要用於肖特基的專用區域，因此充分利用了有源區域。此外，它不需要開發和調整肖特基接觸方案，這可以潛在地縮短開發時間。
100:器件；n溝道MOSFET
102:n+型基板
104:n-磊晶層
106:p-體區域
108:p+區域
110:n+源極層
112:源極區域
114:導電層
118:閘極多晶矽區域(閘極多晶矽)
120:閘極氧化物層
121:遮罩氧化物
122:遮罩多晶矽
123:多晶矽間氧化物
125:層間電介質(ILD)
126:鎢插塞；金屬層
200:半導體器件
300:半導體器件
302:基本(TMOS)單元
304:基本(TMOS)單元
306:基本(TMOS)單元
400:集成器件；集成半導體器件
402:常規(基本)TMOS
402a:電位輪廓
402b:電流分佈圖案
402c:體二極體正向電流
402d:體二極體電流方向
402e:區域
404:偽肖特基(P-Sch)單元
406:常規(基本)TMOS502單個TMOS部分
502a:電位輪廓
502b:體二極體電流分佈圖案
502c:體二極體電流方向
502d:體二極體電流方向
504:單個P-Sch部分
504a:電位輪廓
504b:體二極體電流分佈圖案
504c:體二極體電流方向
504d:體二極體電流方向
505:第一X軸
507:第二Y軸
509:第三Z軸
600a:局部三維(3D)視圖
600b:垂直橫截面圖
600c:垂直橫截面圖
605:第一X軸
607:第二Y軸
609:第三Z軸
611:線上A
613:線上B
615:線C
700:局部垂直橫截面圖
900:圖形實例
902:X軸
904:Y軸
906:曲線
908:曲線
1200a:TMOS部分502的橫截面圖
1202:階段
1204:階段
1206:階段
1208:階段
1210:階段
1212:階段
1214:光阻劑層
1300a:TMOS部分502的橫截面圖
1300b:P-Sch部分504的橫截面圖
1302:階段
1304:階段
1306:階段
1308:階段
1310:階段
1312:階段
1314:光阻劑層
1316:氮化物薄層
1400:局部垂直橫截面圖
1404:部分
1500:局部垂直橫截面圖
1504:P-Sch部分
1600:流程圖
1602:步驟
1604:步驟
1606:步驟
1608:步驟
1610:步驟
1612:步驟
1614:步驟
1616:步驟
1700:流程圖
1702:步驟
1704:步驟
1706:步驟
1708:步驟
1710:步驟
1712:步驟
1714:步驟
1716:步驟
在結合附圖閱讀以下具體實施例的描述後，本發明的這些和其他態樣和特徵對於本領域普通技術人員將變得顯而易見，其中：圖1圖示出了包括具有第一配置的多個基本(TMOS)單元的實例半導體器件的局部垂直橫截面圖。
圖2圖示出了包括具有第二配置的多個基本(TMOS)單元的半導體器件的另一實例的局部垂直橫截面圖。
圖3圖示出了包括如圖2中所示的多個基本(TMOS)單元的可能的半導體器件的局部三維視圖。
圖4圖示出了根據本公開實施例的包括多個基本TMOS單元和偽肖特基單元的集成半導體器件的局部三維視圖。
圖5圖示出了根據本公開實施例的圖4的偽肖特基單元的局部三維視圖。
圖6圖示出了根據本公開實施例的沿著偽肖特基單元的各個平面所截取的另一局部三維視圖和垂直橫截面圖。
圖7圖示出了根據本公開的實施例的沿著圖6的偽肖特基單元的另一平面所截取的局部垂直橫截面圖。
圖8圖示出了圖6的偽肖特基單元中的局部橫截面圖和擊穿 電壓分佈。
圖9圖示出了針對圖6的偽肖特基單元的電壓與電流的關係圖。
圖10圖示出了圖6的偽肖特基單元中的局部橫截面圖和電流分佈。
圖11圖示出了圖6的偽肖特基單元中的局部橫截面圖和電荷載流子分佈。
圖12圖示出了根據第一實例的用於製造圖6的偽肖特基單元的物理佈局遮罩的放置。
圖13圖示出了根據第二實例方法的用於製造圖6的假肖特基單元的物理佈局遮罩。
圖14圖示出了根據本公開的第二實施例的P-Sch部分1404的局部垂直橫截面圖1400。
圖15圖示出了根據本公開的第二實施例的P-Sch部分1504的局部垂直橫截面圖1500。
圖16圖示出了根據涉及按照圖8的放置遮罩的第一實例方法製作圖3的半導體器件的流程圖。
圖17圖示出了根據涉及按照圖9的放置遮罩的第二實例方法製作圖3的半導體器件的流程圖。
相關申請的交叉引用
本申請要求2018年7月12日提交的美國臨時申請序號62/697,193的優先權，其內容通過引用整體併入本文。
現在將參考附圖詳細描述本實施例，附圖作為實施例的說明性實例而被提供，以使得本領域技術人員能夠實踐本領域技術人員顯而易見的實施例和替代方案。值得注意的是，下面的附圖和實例並不意味著將本實施例的範圍限制為單個實施例，而是通過互換一些或所有所描述或圖示出的元件，其他實施例亦是可能的。此外，在可以使用已知元件部分地或完全地實現本實施例的某些元件的情況下，將僅描述對於理解本實施例而言是所必需的此類已知元件的那些部分，並且對此類已知元件的其他部分的詳細描述將被省略，以免模糊本實施例。在本說明書中，示出單個組件的實施例不應被視為限制；相反，除非本文另有明確說明，否則本公開旨在涵蓋包括多個相同組件的其他實施例，反之亦然。此外，除非明確闡述，否則申請人不打算將說明書或權利要求中的任何術語賦予不常見或特殊含義。此外，本實施例涵蓋了本文中通過說明的方式所提及的已知元件的當前和未來已知等同物。
為了說明的簡單和清楚，附圖中的元件不一定按比例繪製，並且不同附圖中的相同附圖標號通常標注相同的元件。另外，為了理解該描述，必要時示出了附圖中用於類似部分的數位。另外，為了簡化描述，可以省略公知步驟和元件的描述和細節。如本文中所使用的，電流承載電極是指器件的承載通過器件的電流的元件，諸如MOS電晶體的源極或汲極、雙極電晶體的發射極或集電極、或者二極體的陰極或陽極，並且控制電極是指器件的控制通過器件的電流的元件，諸如MOS電晶體的閘極或雙極電晶體的基極。
雖然本文中將設備解釋為某些n溝道器件，但是本領域普通技術人員理解，根據本說明書，p溝道器件和互補器件亦是可能的。為 了附圖清楚起見，可以將器件結構的摻雜區域圖示為具有大致直線邊緣和精確角度拐角；然而，本領域技術人員理解，由於摻雜劑的擴散和活化，摻雜區域的邊緣通常不是直線，並且拐角不是精確的角度。本領域技術人員可以理解，本說明書中的半導體器件和結構可以通過任何現有的標準摻雜方法MOSFET或溝槽MOSFET來創建。更具體地，可以通過離子注入方法來創建n+、p+、p-體層或區域。可以使用磊晶生長來創建n-磊晶(n-epi)層。
此外，當與半導體區域或基板結合使用時，術語“主表面”意指半導體區域或基板的表面，該表面與諸如電介質、絕緣體、導體或多晶半導體之類的另一材料形成介面。主表面可以具有在x、y和z方向上變化的形貌。
在本說明書中，術語“半導體器件”可以與術語“MOSFET”交替使用。“MOSFET”可以與“TMOS單元”或“P-Sch單元”交替使用。“TMOS單元”可以與“TMOS”交替使用。“P-Sch單元”可以與“P-Sch MOS”交替使用。術語“結構”可以與術語“部分”交替使用。
此外，本公開的結構可以體現為基於單元的設計(其中體區域是多個不同且隔開的單元區域或條帶區域)或基於單一體的設計(其中體區域是以細長圖案形成的單個區域，通常為蛇形圖案或具有連接附件的中央部分)。然而，為了便於理解，在整個說明書中將本說明書的一個實施例描述為基於單元的設計。應該理解，本公開包括基於單元的設計和基於單一體的設計。
通常，本領域技術人員可以理解，根據實施例的絕緣閘極半導體器件結構可以包括半導體材料的區域，該半導體材料的區域包括半 導體基板、在半導體基板上的第一導電類型和第一摻雜劑濃度的第一半導體層、和在第一半導體層上的第二半導體層，第二半導體層具有第一導電類型、具有大於第一摻雜劑濃度的第二摻雜劑濃度、並且具有主表面。該結構包括在從主表面延伸的在第二半導體層中的第二導電類型的體區域。該結構包括在第一半導體層中的溝槽結構和與體區域相鄰的從主表面延伸的第二半導體層。溝槽結構包括與第一半導體層、絕緣閘極電極和絕緣閘極電極下方的絕緣遮罩電極端接的溝槽。體區域中的第一導電類型的源極區域與溝槽結構相鄰。第二導電類型的摻雜區域位於與體區域的下表面相鄰的第二半導體層中，其中第二半導體層的一部分將摻雜區域與溝槽結構隔開。
通常，本實施例涉及絕緣閘極半導體器件和製造方法。第一態樣是提供偽肖特基(P-Sch)源極溝槽區域。為實現此目的，溝槽源極接觸的溝槽底部覆蓋有絕緣層和在絕緣層頂部上的導電材料層，以用作器件中的偽肖特基勢壘二極體。整合的偽肖特基勢壘二極體減少了體二極體傳導，從而改善了器件效能。在MOSFET中，體二極體電壓降通常被用作器件效能的度量，並且因此通常被用於比較。有利地，在一些實施例中，所公開的P-Sch器件可以減小體二極體電壓降。所公開的器件還可以減小在二極體反向恢復期間的反向恢復電荷(Qrr)。
第二態樣是提供具有TMOS源極區域(TMOS區域)和P-Sch源極區域(P-Sch區域)的P-Sch單元。換句話說，實施例教導將P-Sch區域集成到溝槽MOSFET中。P-Sch單元的TMOS區域可以被稱為TMOS部分，P-Sch單元的P-Sch區域可以被稱為P-Sch部分。
協力廠商面是提供一種集成半導體器件，其包括常規 TMOS單元和P-Sch單元，被佈置成使得P-Sch單元夾在常規TMOS單元之間。
這樣構造的集成半導體器件可以具有改進的效能。它可以具有與常規MOSFET或常規TMOS基本相同或甚至更大的擊穿電壓(BVDSS)。此外，與常規MOSFET或常規TMOS相比，它可以在汲極到源極電壓(VDS)的範圍內承受更高的汲極到源極電流(IDSS)。
在一個實施例中，器件可以包括半導體基板、在半導體基板上的第一摻雜劑濃度的第一層、在第一層上的第二摻雜劑濃度的第二層、絕緣溝槽閘極電極和絕緣溝槽源極電極。在一些實施例中，溝槽結構包括靠近器件的體區域的缺口或凹口。在其他實施例中，器件可以包括與體區域的下表面相鄰但與溝槽結構間隔開的一個或多個局部摻雜區域，其中摻雜區域具有與第二半導體層相反的導電類型。在其他實施例中，器件可以包括與器件的體區域和溝槽結構相鄰的摻雜區域，其中體區域具有與第二半導體層相同的導電類型但摻雜劑濃度更高。在一些實施例中，器件可以包括所有所描述的特徵。在一些實施例中，器件可以包括至少一個所描述的特徵。在其他實施例中，器件可以包括至少兩個所描述的特徵。在進一步的實施例中，器件可以包括至少三個所描述的特徵。在更進一步的實施例中，器件可以包括至少四個所描述的特徵。應當理解，所示實施例僅是實例性的，且不應被視為限制本發明的範圍。
參見圖1，圖示出了包括具有第一配置的多個基本(TMOS)單元的實例半導體器件的局部橫截面圖。器件100是n溝道MOSFET。MOSFET 100包括n+型基板102、n-磊晶層104、p-體區域106、p+區域108、n+源極層110、閘極氧化物層120和閘極多晶矽區域(閘極多晶 矽)118。氧化物層120亦可以被稱為電介質層。該實例中的n+型基板102亦形成汲極區域。將n-磊晶層104生長或沉積在n+層102上。將p-體區域106形成在n-磊晶層104的頂部上，將n+層110沉積在p-體區域106上。將p+區域108亦形成在源極區域112下面的p-體106內。可以理解，n+基板102和n+層110具有比n-磊晶層104更高的摻雜劑濃度，並且p+區域108具有比p-體區域106更高的摻雜劑濃度。可以將導電層114沉積在溝槽源極區域112的底部和壁處。導電層114可以是金屬層。金屬層114在n+源極區域110和p-體區域106上形成歐姆接觸。
參見圖2，圖示出了包括具有第二配置的多個基本(TMOS)單元的半導體器件200的另一實例的局部橫截面圖。器件200與圖1的器件100共用其大部分共同結構特徵。其配置與MOSFET 100的配置的不同之處在於溝槽閘極區域是遮罩區域。按照這種配置的TMOS單元亦可以被稱為具有遮罩閘極溝槽區域的TMOS單元。如可以看出的，存在凹陷在閘極溝槽區域118中的遮罩多晶矽區域(遮罩多晶矽)122。溝槽中的閘極多晶矽118和遮罩多晶矽122被氧化物層(閘極氧化物120、遮罩氧化物121、和多晶矽間氧化物123)圍繞。氧化物層亦可以被稱為介電層。更具體地，閘極多晶矽118被閘極氧化物120圍繞，並且遮罩多晶矽被遮罩氧化物121圍繞。閘極多晶矽118和遮罩多晶矽122被多晶矽間氧化物123隔開。這些氧化物層在不同的工藝步驟處通過類似或不同的工藝方法來形成。不同氧化物層的厚度亦不同。通常，遮罩氧化物121比閘極氧化物120厚。通過減小導通電阻和閘極電荷，遮罩區域可以進一步改善器件效能。如圖1和圖2中所示的器件配置是教科書溝槽MOSFET結構的標準配置，其可以在大多數教科書、溝槽MOSFET出版物和包括美國專利序號9,269,779 B2在內的 專利中找到，該美國專利的標題為“Insulated Gate Semiconductor Device Having A Shield electrode Structure”，其全部內容通過引用併入本文。
為了幫助理解本實施例的各態樣，圖3提供了包括多個基本(TMOS)單元302、304、306的可能的半導體器件300的局部三維視圖。TMOS單元302、304和306被示為具有根據圖2中的傳統配置的遮罩閘極溝槽區域。
與圖3相比較，圖4圖示出了根據本公開實施例的包括多個常規(基本)TMOS單元402、406和夾在TMOS單元之間的偽肖特基(P-Sch)單元404在內的集成半導體器件的局部三維視圖。可以理解，將TMOS單元和P-Sch單元彼此相鄰並相互接觸地安置在公共半導體基板上。在其他實施例中，取決於設計考慮，可以在幾個TMOS單元之後重複P-Sch單元。通常，在一個實例中，P-Sch單元與TMOS單元的比例可以是一比五。下面將更詳細地解釋根據本公開的P-Sch單元的一些可能的配置或結構。
參見圖5，圖示出了根據本公開的第一實施例的TMOS單元402和P-Sch單元404的局部三維視圖。如圖所示，P-Sch單元404包括至少單個TMOS部分502和單個P-Sch部分504。在一個實施例中，可以在公共半導體基板上連接多個TMOS部分和多個P-Sch部分。還示出了第一X軸505、第二Y軸507和第三Z軸509。可以理解，X軸505、Y軸507和Z軸509形成平面XZ、XY和YZ。在一個實施例中，TMOS部分502沿著第一XZ平面具有與TMOS單元402相同的橫截面，但是沿著第二XY平面具有較小的長度。此外，TMOS部分502在任一側上至少與單個P-Sch部分504鄰接。在一些實施例中，它遇到兩個P-Sch部分504，如圖所示每側一個。在一 些實施例中，可以以交替的方式佈置多個TMOS部分和P-Sch部分。
在一個實施例中，P-Sch單元404可以至少包括背對背連接的單個TMOS部分和單個P-Sch部分，以形成整合的TMOS和偽肖特基(TMOS-P-Sch)部分。在其他實施例中，在P-Sch單元中可以存在多個TMOS-P-Sch部分。圖5的單元包括以交替的方式連接的多個TMOS部分和多個P-Sch部分。在其他實施例中，可以以任何可適合於設計考慮的方式重複TMOS部分和P-Sch部分。圖5中所示的橫截面是沿第一軸截取的，圖示出了TMOS部分的結構。如可以看出的，該TMOS部分的結構與圖2中所解釋的相同。另外在TMOS部分402中示出的是層間電介質(ILD)125。如將參考圖6更詳細地解釋的那樣，根據本公開的P-Sch部分504具有偽肖特基源極溝槽區域。在其他實施例中，P-Sch單元中的TMOS部分和P-Sch部分可以具有如圖1中所示的常規閘極溝槽。
參見圖6，根據本公開的第一實施例示出了圖5的P-Sch單元404的局部三維(3D)視圖600a、垂直橫截面圖600b和600c。還示出了第一X軸605、第二Y軸607和第三Z軸609。可以理解，X軸605、Y軸607和Z軸609形成平面XZ、XY和YZ。如此，600b是線上A 611處沿著第一平面XZ截取的、包括在P-Sch單元404中的TMOS部分502的橫截面圖。類似地，600c是線上B 613處沿著第一平面XZ截取的、包括在P-Sch單元404中的P-Sch部分504的橫截面圖。3D視圖600a類似於圖5中所示的3D視圖，但是為了清楚起見已被包括在內。如前面關於圖5所解釋的那樣，P-Sch單元404包括以交替方式佈置的多個TMOS部分(統稱為502)和多個P-Sch部分(統稱為504)。橫截面圖600b示出了TMOS部分502的結構。如可以看出的，TMOS部分502的結構類似於圖2中所示的結構。
橫截面圖600c示出了根據本公開實施例的P-Sch部分504的結構。如可以看出的，P-Sch部分504的結構亦類似於TMOS部分502，其中具有一些區別，所述區別定義了在本公開的一個態樣中的偽肖特基源極區域或接觸。TMOS部分502和P-Sch部分504之間的第一個區別在於：與TMOS部分502不同，P-Sch部分504中的金屬層114不直接沉積在源極溝槽的底部和壁上，而是由如圖所示的絕緣層116隔開。如可以看出的，絕緣層116可以在P-Sch部分中的溝槽源極區域112的底部和壁上生長。在一個實例中，絕緣層116可以是熱生長的氧化物層。在絕緣層116上方沉積覆蓋絕緣層116的導電層114。在一些實施例中，導電層114可以完全或部分地覆蓋絕緣層116。在其他實施例中，絕緣層116可以部分地覆蓋源極底部和源極壁。在所示的實例中，導電層114是金屬層，並且可以被稱為源極勢壘金屬層。
在一個實例中，絕緣層116可以是薄氧化物層。此外，絕緣層可以具有在5Å(埃)至150Å(埃)的範圍內的厚度，並且在其他實例中可以取決於設計考慮而變化。在一個實例中，金屬層114可以由Ti/TiN構成。亦可以使用其他金屬或導電材料。所示實例中的金屬層114的深度可以在0.2μm至0.5μm的範圍內，但是可以取決於設計考慮而變化。
TMOS部分502和P-Sch部分504之間的第二個區別在於：在源極區域112下方沒有p+區域108。此外，如圖所示，源極區域112在比TMOS部分502的源極區域112更低的深度處並且絕緣層穿透p-體區域106。更具體地，層116的底部在區域106的底部下方。
絕緣層116與導電層114一起形成偽肖特基二極體，顧名思義它與真正的肖特基二極體不同。由於這種配置，導電層114與周圍的p- 體區域106、n+源極區域110、n-磊晶層104和n+基板102電隔離。本領域眾所周知，與常規pn結二極體相比，肖特基二極體具有更低的正向電壓降和漏電流。由於導電層被絕緣層隔開，所以根據該實施例的偽肖特基二極體具有甚至低於常規肖特基二極體的漏電流。因此，與具有直接沉積在源極溝槽中的金屬層的任何其他MOSFET的體二極體相比，MOSFET 100的本徵體二極體傳導要低得多。因此，整合的偽肖特基二極體改善了MOSFET 100的反向恢復效能，從而在特別是在開關應用中使用時導致了更好的效率。從模擬結果可以明顯看出改善的MOSFET的效能，其實例如下所呈現。
本領域技術人員可以理解，可以將P-Sch單元404視為具有源極區域的MOSFET，源極區域具有兩個子區域。第一子區域是形成歐姆接觸(金屬到半導體)連接的TMOS源極區域。歐姆接觸包括金屬到N+源極和金屬到P+區域。第二子區域是形成偽肖特基結構的P-Sch源極區域。
參見圖7，圖示出了在圖6的P-Sch單元404的線C 615處沿著第二YZ平面截取的局部垂直橫截面圖700。如圖所示，P-Sch單元404包括背對背佈置的TMOS部分502和P-Sch部分504。可以理解，在P-Sch部分504的該視圖中，可以看到各種層，包括源極區域112、絕緣層116、電介質121、n-磊晶層104和n+102。如可以看出的，絕緣層116可以在源極區域112的底部處具有比在源極區域112的側壁處更大的厚度。此外，在TMOS部分502的該視圖中，可以看到包括源極區域112、金屬層114、p+區域108、p-體區域106、n-磊晶層104和n+102的各種層。可以理解，在TMOS部分502中沒有看到絕緣層116。
參見圖8，圖示出了如圖2中所示的常規TMOS單元402的 局部橫截面圖、P-Sch單元404的TMOS部分502、以及P-Sch單元404的集成P-Sch部分504以及它們在截止狀態下擊穿時的對應電位輪廓。在截止狀態下，單元402、502和504可以在擊穿時具有分別如402a、502a和504a所示的電位輪廓。電位輪廓402a、502a和504a是TCAD模擬的實例結果。如可以看出的，所有三種結構中的電位輪廓非常相似，表示幾乎相同的汲極到源極電壓。因此，TMOS部分和P-Sch部分可以承受與常規TMOS相同量的擊穿汲極到源極電壓(BVDSS)。在一個實例中，TMOS部分502和P-Sch部分504的BVDSS是30V。
圖9分別提供了針對如圖3中所示僅包括基本TMOS單元的半導體器件300以及如圖4中所示包括基本TMOS單元和P-Sch單元二者的集成半導體器件400的汲極到源極電壓(VDS)與汲極到源極電流(IDSS)的曲線906和908的圖形實例900。曲線906和908是TCAD模擬的結果。X軸902表示VDS。Y軸904表示IDSS。如從曲線908可以看出的，與常規TMOS相比，P-Sch單元404可以針對相同量的VDS傳導更高的IDSS。在一個實例中，對於從0伏到30伏的VDS範圍，對於常規TMOS單元，IDSS的範圍可以是0到10-9A/mm2，而對於P-Sch單元，IDSS的範圍可以是0到10-6A/mm2。所示電流用於具有1mm2有源區域的MOSFET管芯。可以理解，電流可以隨著管芯尺寸的變化而變化，但是電流密度將保持不變。
參見圖10，圖示出了TMOS單元402、TMOS部分502和P-Sch部分504的橫截面圖以及它們在正向傳導模式下它們的對應體二極體中的體二極體電流的方向和電流分佈圖案。正向傳導模式中的該電流亦可以被稱為體二極體正向電流。對於TMOS單元402，體二極體電流分佈圖案由402b圖示出，並且體二極體電流方向由箭頭402c和402d指示。類似 地，對於TMOS部分502，體二極體電流分佈圖案由502b圖示出，並且體二極體電流方向由箭頭502c和502d指示。在TMOS單元402中，電流主要流過MOSFET溝道，然後如箭頭402b所指示那樣擴展，然後如箭頭402d所指示那樣垂直流動。對於P-Sch部分504，體二極體電流分佈圖案由504b圖示出，並且體二極體電流方向由箭頭504c和504d指示。如可以看出的，在TMOS單元402中，體二極體正向電流402c的方向從源極到汲極是垂直的。電流分佈圖案402b亦基本上延伸到遮罩122的中心。這指示體二極體在常規TMOS中傳導很大。在TMOS部分502中，體二極體正向電流方向502c從閘極朝向汲極傾斜或側向。電流分佈圖案502b向上延伸到恰好低於閘極區域118。這指示電流比常規TMOS單元402低得多。TMOS部分502中的電流流動非常類似於TMOS單元402中的電流流動，但是較之小很多。在P-Sch部分504中，正向電流由電子承載，並且正向電流的方向504c從源極到汲極垂直。如圖所示，電流分佈圖案504b沿源極溝槽的側壁出現。這表明，與常規TMOS單元402相比，電流低得多。因此，可以理解，在圖4的集成器件400中，對於P-Sch單元404(包括TMOS部分502和P-Sch部分504)，體二極體正向電流遠小於常規TMOS單元402。
參見圖11，圖示出了常規TMOS單元402、P-Sch單元404的TMOS部分502和P-Sch單元404的整合的P-Sch部分504的橫截面圖以及它們在正向傳導模式中的對應空穴電流分佈。對於常規TMOS單元402，空穴電流分佈由源極下方的區域402e圖示出。在n溝道MOSFET中，區域402e包括空穴。如可以看出的，在常規TMOS單元402中的p+型區域108下方存在相當大的空穴注入。在TMOS部分502和P-Sch部分504中，電荷載流子分佈可忽略不計或基本為零。因此，在圖4的集成器件400中，P- Sch單元404中的TMOS部分502和P-Sch部分504一起基本上消除了二極體正向傳導模式中的空穴注入。
參見圖12，在根據第一實例的製造工藝的各個階段處圖示出了TMOS 502部分和P-Sch部分504的橫截面圖，以便在整個MOSFET製造期間創建圖5的P-Sch單元404。在第一實例中，在形成p-體和p+區域之前，在源極區域112中形成薄氧化物層。此外，1200a示出了TMOS部分502的橫截面圖，並且1200b示出了整合的P-Sch部分504的橫截面圖。用於集成P-Sch單元404的製造工藝可以包括六個階段1202、1204、1206、1208、1210和1212。TMOS部分502和P-Sch部分504皆同時進行這些階段。
階段1202示出了在掩蔽工藝開始之前TMOS部分502和P-Sch部分504的橫截面圖。可以假設在該階段之前，在部分502和504中，已經形成了汲極區域、溝槽閘極區域、溝槽遮罩閘極區域、p-體區域、n+源極和溝槽源極接觸區域。
在階段1204處，可以同時在部分502和504中的源極區域中形成絕緣層。
在階段1206處，可以沉積並圖案化光阻劑層1214以選擇性地覆蓋部分504。
在階段1208處，可以在部分502中形成p+區域108和p-體延伸。由於光阻劑覆蓋，在P-Sch部分304中不形成p+區域和p-體延伸。
在階段1210處，可以從TMOS部分502剝離絕緣層116，並且可以從P-Sch部分504剝離光阻劑1214。
在階段1212處，可以在TMOS部分502和P-Sch部分504二 者中沉積Ti/TiN金屬層114。在金屬層114的沉積之後，在TMOS部分502和P-Sch部分504中沉積被稱為鎢插塞126的另一薄金屬層。在階段1212之後，可以執行頂部金屬和鈍化，這導致圖5的成品器件P-Sch單元404。可以理解，在其他實施例中可以存在附加的階段。
參見圖13，在根據第二實例的製造工藝的各個階段處圖示出了TMOS部分502和P-Sch部分504的橫截面圖，以便在整個MOSFET製造期間創建圖5的P-Sch單元404。在第二實例中，在形成p-體和p+區域之後，在源極區域112中形成絕緣層。此外，1300a示出了TMOS部分502的橫截面圖，並且1300b示出了P-Sch部分504的橫截面圖。製造工藝可以包括六個階段1302、1304、1306、1308、1310和1312。TMOS部分302和P-Sch部分304二者同時進行這些階段。
階段1302示出了在製造工藝開始之前的部分502和504的橫截面圖。可以假設在該階段之前，在部分502和504中，已經形成了汲極區域、溝槽閘極區域、溝槽遮罩閘極區域、p-體區域、n+源極、p+區域和溝槽源極接觸區域。
在階段1304處，可以沉積並圖案化光阻劑層1314以選擇性地覆蓋部分504。
在階段1306處，可以在TMOS部分502的源極區域中沉積氮化物薄層1316。由於P-Sch部分504被光阻劑覆蓋，所以氮化物層1316不被沉積。可以從P-Sch部分504剝離光阻劑遮罩1314。
在階段1308處，可以通過蝕刻暴露的半導體來加寬和加深P-Sch部分504中的源極接觸溝槽112。因此，在該工藝中可以移除p-體的底部部分和p+區域。
在階段1310處，可以在P-Sch部分504中的源極區域中形成絕緣層116。絕緣層116可以是通過將矽氧化所形成的熱生長氧化物。TMOS部分502中的氮化物層1316將防止矽被氧化。
在階段1312處，可以從TMOS部分502移除氮化物層1316。此外，可以在TMOS部分502和P-Sch部分504二者中沉積Ti/TiN金屬層114。在金屬層114的沉積之後，在TMOS部分502和P-Sch部分504中沉積被稱為鎢插塞126的另一薄金屬層。在階段1312之後，可以執行頂部金屬和鈍化，這導致圖5的成品器件P-Sch部分404。可以理解，在其他實施例中可以存在附加的階段。可以理解，在其他實施例中可以存在附加的階段。
參見圖14，圖示出了根據第二實施例的P-Sch部分1404的局部垂直橫截面圖1400。部分1404的源極區域112是底部開口的肖特基源極區域。換句話說，在源極溝槽的底部處沒有絕緣層116；並且導電層114在下方的n-磊晶層104上形成真正的肖特基接觸。
有利地，在圖12、圖13和圖14中所示的配置中，沒有浪費MOSFET的有源區域。
參見圖15，圖示出了根據第二實施例的P-Sch部分1504的局部垂直橫截面圖1500。部分1504可以大部分類似於圖14的部分1404，除了一個不同之處。它與部分1404的不同之處在於其中不存在n+區域。如此，僅存在單個p-n結，其可以通過消除寄生npn閂鎖的可能性來改善器件穩健性。有利地，具有如圖14或圖15中所示的配置的器件可以在高電流密度下進一步降低正向電壓。
如圖5或圖6中所示的P-Sch部分504的實施例可以具有如圖 1中所示的常規閘極溝槽。
圖16圖示出了用於根據圖8中所圖示的方法製作圖4的P-Sch單元404的製造步驟的流程圖1600。
參見圖16，在1602處，可以在半導體表面上的TMOS部分和P-Sch部分中創建閘極溝槽。
在1604處，可以在半導體表面上的TMOS部分和P-Sch部分中創建源極溝槽。
在1606處，可以同時在TMOS部分502和P-Sch部分504二者中形成熱生長氧化物的絕緣層116。其實例在圖12中的1204中被示出。在TMOS部分502和P-Sch部分504二者中形成絕緣層116。
在1608處，可以沉積並圖案化光阻劑層以覆蓋P-Sch部分。其實例在圖12中的1206中被示出。沉積並圖案化光阻劑層1214以覆蓋P-Sch部分504。
在1610處，可以在TMOS部分中執行p-體延伸區域和p+區域注入。其實例在圖12中的1208中被示出。在TMOS部分502中執行p-體延伸區域106和p+區域注入108。
在1612處，可以從TMOS部分502移除絕緣層，並且可以移除光阻劑遮罩。其實例在圖12中的1210中被示出。從TMOS部分502移除絕緣層116，並且可以從P-Sch部分504移除光阻劑遮罩1214。
在1614處，可以將金屬層沉積在TMOS部分和P-Sch部分二者中。其實例在圖12中的1212中被示出。在TMOS部分502和P-Sch部分504中形成金屬層114和126。
在1616處，可以執行頂部金屬和鈍化工藝，從而得到成品 器件。
圖17圖示出了用於根據圖9中所圖示的方法製造圖5的P-Sch單元404的製造步驟的流程圖1700。
在1702處，可以在半導體表面上的TMOS部分和P-Sch部分中創建閘極溝槽。
在1704處，可以在TMOS和P-Sch部分中執行p-體延伸區域和p+區域注入。其實例在圖13中的1302中被示出。在TMOS部分502和P-Sch部分504中形成p-體延伸區域106和p+區域注入108。
在1706處，可以沉積並圖案化光阻劑層以覆蓋P-Sch部分。其實例在圖13中的1304中被示出。沉積並圖案化光阻劑層1314以覆蓋P-Sch部分504。
在1708處，可以在TMOS部分502的源極區域中沉積氮化物薄層，並且可以進一步從P-Sch部分剝離光阻劑層。其實例在圖13中的1306中被示出。氮化物層1314位於TMOS部分502的源極區域中。氮化物層1314不會被沉積在P-Sch部分504中。此外，光阻劑層1314從P-Sch部分504剝離。
在1710處，可以在P-Sch部分的源極區域中執行蝕刻，以加寬和加深源極溝槽並移除p+和底部p-體區域。其實例在圖13中的1308中被示出。通過蝕刻暴露的半導體，P-Sch部分504的源極接觸溝槽被加寬並加深。在P-Sch部分504中移除p-體的底部部分和P+區域108。
在1712處，可以在P-Sch部分中形成熱生長氧化物的絕緣層(通過將矽氧化)。其實例在圖13中的1310中被示出。在P-Sch部分504中形成絕緣層116。TMOS部分502中的氮化物層1316防止矽被氧化，並且 從而防止在TMOS部分502中形成絕緣層116。
在1714處，可以從TMOS部分剝離氮化物層，並且可以在TMOS部分和P-Sch部分二者中沉積金屬層。其實例在1312中被示出。從TMOS部分502移除氮化物層1316。此外，將金屬層114沉積在TMOS部分502和P-Sch部分504中。在金屬層114的沉積之後，在TMOS部分502和P-Sch部分504中沉積被稱為鎢插塞126的另一薄金屬層。
在1716處，可以執行頂部金屬和鈍化工藝，從而得到成品器件。
儘管已經參考其優選實例具體描述了本發明的實施例，但是本領域普通技術人員應該容易明白，在不脫離本公開的精神和範圍的情況下，可以對形式和細節進行改變和修改。所附權利要求旨在涵蓋這些變化和修改。
100:器件；n溝道MOSFET
102:n+型基板
104:n-磊晶層
106:p-體區域
108:p+區域
110:n+源極層
112:源極區域
114:導電層
118:閘極多晶矽區域(閘極多晶矽)
120:閘極氧化物層

Claims (20)

  1. 一種絕緣閘極半導體器件，包括： 半導體材料區域，包括： 半導體基板； 在該基板上的第一導電類型的第一半導體層； 在該基板上生長的該第一導電類型的磊晶層； 形成在該磊晶層中的第二導電類型的體區域； 具有主表面的在該磊晶層上的該第一導電類型的第二半導體層；和 安置在該第二半導體層上或該磊晶層上的多個TMOS單元和多個假肖特基(P-Sch)單元，彼此相鄰並鄰接，使得該多個P-Sch單元中的每個P-Sch單元被夾在該多個TMOS單元中的任意兩個TMOS單元之間， 其中，該多個TMOS單元中的每個TMOS單元被配置為在該體區域中形成歐姆接觸，以及 其中，該多個P-Sch單元中的每個P-Sch單元被配置為與該體區域形成假肖特基勢壘二極體。
  2. 如請求項1之器件，其中，該多個TMOS單元中的每個TMOS單元還包括： 具有側壁和底部的第一溝槽閘極區域； 具有側壁和底部的第二溝槽閘極區域；和 具有側壁和底部的溝槽源極區域， 其中該第一閘極區域和該第二閘極區域包括在該等側壁和該底部上的介電材料層，以及 其中該溝槽源極區域包括覆蓋該等側壁並且在該底部上的導電材料層，以與該體區域形成真正的肖特基接觸。
  3. 如請求項2之器件，其中，該多個TMOS單元中的每個TMOS單元還包括： 凹陷在該第一溝槽閘極區域中的第一遮罩區域；和 凹陷在該第二閘極區域中的第二遮罩區域。
  4. 如請求項3之器件，其中，該多個P-Sch單元中的每個P-Sch單元還包括： 凹陷在該第一溝槽閘極區域中的第一遮罩區域；和 凹陷在該第二閘極區域中的第二遮罩區域。
  5. 如請求項4之器件，其中，該多個P-Sch單元中的每個P-Sch單元還包括以背對背方式佈置的TMOS部分和P-Sch部分，其中該TMOS部分具有與該TMOS單元類似的結構，並且其中該P-Sch部分還包括： 具有側壁和底部的第一溝槽閘極區域； 第二溝槽閘極區域；和 具有側壁和底部的溝槽源極區域， 其中該第一溝槽閘極區域和該第二溝槽閘極區域在該等底部和該等側壁上包括介電材料層，以及 其中該溝槽源極區域包括覆蓋該等底部和該等側壁的絕緣材料的第一層，並且還包括覆蓋該絕緣材料的該層的導電材料的第二層，以與該體區域形成假肖特基接觸。
  6. 如請求項4之器件，其中，該多個P-Sch單元中的每個P-Sch單元還包括以背對背方式佈置的TMOS部分和P-Sch部分，其中該TMOS部分具有與該TMOS單元相同的結構，並且其中該P-Sch部分還包括： 具有側壁和底部的第一溝槽閘極區域； 第二溝槽閘極區域；和 具有側壁和底部的溝槽源極區域， 其中該第一溝槽閘極區域和該第二溝槽閘極區域在該底部和該等側壁上包括介電材料層，以及 其中該溝槽源極區域包括覆蓋該等側壁的絕緣材料的第一層，並且還包括導電材料的第二層，該導電材料的該第二層覆蓋該溝槽源極區域的該底部和該等側壁上的該絕緣材料的該層，以與該磊晶層形成底部開口的肖特基接觸； 並且與該等側壁形成假肖特基接觸。
  7. 如請求項6之器件，其中，該等溝槽閘極區域從該主表面延伸並終止於該磊晶層中。
  8. 如請求項6之器件，其中，該等溝槽源極區域從該主表面延伸並終止於該體區域中。
  9. 如請求項6之器件，其中，該多個該等TMOS單元中的每個TMOS單元包括在該溝槽源極區域下方的該第二導電類型的局部摻雜區域。
  10. 如請求項1之器件，其中，該器件的擊穿電壓為至少5V。
  11. 如請求項1之器件，在截止時具有10-6 A/mm2 的最大漏電流。
  12. 如請求項1之器件，其中，該磊晶層的摻雜濃度低於該第一半導體層的摻雜濃度。
  13. 如請求項1之器件，其中，該磊晶層的該摻雜濃度低於該第二半導體層的摻雜濃度。
  14. 如請求項1之器件，其中，該P-Sch單元還包括以背對背交替的方式佈置的多個TMOS部分和多個P-Sch部分。
  15. 如請求項1之器件，其中，該器件具有約0.3V的二極體正向電壓降。
  16. 如請求項2之器件，其中，該多個P-Sch單元中的每個P-Sch單元還包括以背對背方式佈置的TMOS部分和P-Sch部分，其中該TMOS部分具有類似於該TMOS單元的結構，並且其中該P-Sch部分還包括： 具有側壁和底部的第一溝槽閘極區域； 第二溝槽閘極區域；和 具有側壁和底部的溝槽源極區域， 其中該第一溝槽閘極區域和該第二溝槽閘極區域包括在該等底部和該等側壁上的介電材料層，且 其中該溝槽源極區域包括覆蓋該等側壁的絕緣材料的第一層，並且還包括導電材料的第二層，該導電材料的該第二層覆蓋該溝槽源極區域的該底部和該等側壁上的該絕緣材料的該層，以與該磊晶層形成底部開口的肖特基接觸，並且與該等側壁形成假肖特基接觸；以及 其中該P-Sch部分被直接安置在該體區域上。
  17. 如請求項3之器件，其中，該絕緣層具有在約5埃和150埃之間的厚度。
  18. 如請求項3之器件，其中，該導電層具有在約0.2微米和0.5微米之間的深度。
  19. 一種用於製造絕緣閘極半導體器件的區域的方法，該絕緣半導體器件包括： 半導體基板； 在該基板上的第一導電類型的第一半導體層； 在該基板上生長的該第一導電類型的磊晶層； 在該磊晶層中形成的第二導電類型的體區域； 具有主表面的在該磊晶層上的該第一導電類型的第二半導體層；和 安置在該第二半導體層上的多個假肖特基(P-Sch)單元，其中該多個P-Sch單元中的每個P-Sch單元包括被填充有導電層的第一溝槽源極區域以及被填充有絕緣層和在該絕緣層之上的導電層的第二溝槽源極區域， 該方法包括： 在該第一溝槽源極區域和該第二溝槽源極區域中熱生長氧化物材料層； 將光阻劑遮罩放置在該第二溝槽源極區域上； 在該第一溝槽源極區域下方創建該第二導電類型的局部摻雜區域； 從該第一源極區域移除該絕緣材料； 從該第二溝槽源極區域移除該光阻劑遮罩；以及 在該第一溝槽源極區域和該第二溝槽源極區域中沉積導電材料層。
  20. 一種用於製造絕緣閘極半導體器件的區域的方法，該絕緣半導體器件包括： 半導體基板； 在該基板上的第一導電類型的第一半導體層； 在該基板上生長的該第一導電類型的磊晶層； 在該磊晶層中形成的第二導電類型的體區域； 具有主表面的在該磊晶層上的該第一導電類型的第二半導體層；和 安置在該第二半導體層上的多個假肖特基(P-Sch)單元，其中該多個P-Sch單元中的每個P-Sch單元包括被填充有導電層的第一溝槽源極區域以及被填充有絕緣層和在該絕緣層之上的導電層的第二溝槽源極區域， 該方法包括： 在該第一溝槽源極區域和該第二溝槽源極區域下方創建該第二導電類型的局部摻雜區域； 將光阻劑遮罩放置在該第二溝槽源極區域上； 在該第一溝槽源極區域中沉積氮化物層； 從該第二溝槽源極區域移除該光阻劑遮罩； 蝕刻該第二溝槽區域，以加寬、加深該第二溝槽源極區域，並且從該第二溝槽源極區域移除該第二導電類型的該等局部摻雜區域； 在該第二溝槽源極區域中熱生長氧化物材料層； 從該第一溝槽源極區域移除該氮化物層；以及 在該第一溝槽源極區域和該第二溝槽源極區域中沉積導電材料層。
TW108124239A 2018-07-12 2019-07-10 絕緣閘極半導體器件及用於製造絕緣閘極半導體器件的區域的方法 TWI804649B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862697193P 2018-07-12 2018-07-12
US62/697,193 2018-07-12
US16/396,473 2019-04-26
US16/396,473 US10861965B2 (en) 2018-07-12 2019-04-26 Power MOSFET with an integrated pseudo-Schottky diode in source contact trench

Publications (2)

Publication Number Publication Date
TW202006956A TW202006956A (zh) 2020-02-01
TWI804649B true TWI804649B (zh) 2023-06-11

Family

ID=69139264

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108124239A TWI804649B (zh) 2018-07-12 2019-07-10 絕緣閘極半導體器件及用於製造絕緣閘極半導體器件的區域的方法

Country Status (3)

Country Link
US (1) US10861965B2 (zh)
CN (1) CN110718546B (zh)
TW (1) TWI804649B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11031478B2 (en) * 2018-01-23 2021-06-08 Infineon Technologies Austria Ag Semiconductor device having body contacts with dielectric spacers and corresponding methods of manufacture
JP7127445B2 (ja) * 2018-09-11 2022-08-30 富士電機株式会社 半導体装置
US11417762B2 (en) * 2019-06-26 2022-08-16 Skyworks Solutions, Inc. Switch with integrated Schottky barrier contact
DE102019216138A1 (de) * 2019-10-21 2021-04-22 Robert Bosch Gmbh Vertikaler feldeffekttransistor und verfahren zum ausbilden desselben
CN113690301B (zh) 2020-05-18 2024-01-26 华润微电子（重庆）有限公司 半导体器件及其制备方法
CN113424328A (zh) 2020-06-18 2021-09-21 丹尼克斯半导体有限公司 具有非对称沟槽氧化物的碳化硅mosfet结构
US20220069073A1 (en) * 2020-08-28 2022-03-03 Nanjing Zizhu Microelectronics Co., Ltd. Integrated circuit system with super junction transistor mechanism and method of manufacture thereof
TWI745251B (zh) * 2020-10-22 2021-11-01 大陸商上海瀚薪科技有限公司 一種碳化矽半導體元件
CN113838919B (zh) * 2021-09-23 2023-10-24 电子科技大学 三维沟槽栅电荷存储型igbt及其制作方法
US20230261084A1 (en) * 2022-02-15 2023-08-17 Panjit International Inc. Fabrication method of forming silicon carbide mosfet
CN115394851B (zh) * 2022-06-24 2023-09-01 安世半导体科技(上海)有限公司 半导体器件及其制备方法
US12495577B2 (en) 2022-08-17 2025-12-09 Analog Devices, Inc. Self-aligned silicide gate for discrete shielded-gate trench power MOSFET
CN116682734B (zh) * 2023-07-28 2023-10-13 江西萨瑞半导体技术有限公司 一种Trench MOS器件及其制备方法
CN119922929B (zh) * 2025-03-27 2025-05-30 北京怀柔实验室 功率半导体器件及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150364562A1 (en) * 2014-06-14 2015-12-17 Kabushiki Kaisha Toshiba Semiconductor device
US9269779B2 (en) * 2014-07-21 2016-02-23 Semiconductor Components Industries, Llc Insulated gate semiconductor device having a shield electrode structure

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5856700A (en) 1996-05-08 1999-01-05 Harris Corporation Semiconductor device with doped semiconductor and dielectric trench sidewall layers
US6351018B1 (en) * 1999-02-26 2002-02-26 Fairchild Semiconductor Corporation Monolithically integrated trench MOSFET and Schottky diode
US8921186B2 (en) 2008-05-15 2014-12-30 Great Wall Semiconductor Corporation Semiconductor device and method of forming high voltage SOI lateral double diffused MOSFET with shallow trench insulator
US8168490B2 (en) 2008-12-23 2012-05-01 Intersil Americas, Inc. Co-packaging approach for power converters based on planar devices, structure and method
US8492225B2 (en) 2009-12-30 2013-07-23 Intersil Americas Inc. Integrated trench guarded schottky diode compatible with powerdie, structure and method
CN102315220A (zh) * 2010-07-01 2012-01-11 力士科技股份有限公司 一种半导体集成电路及其制造方法
US9099519B2 (en) 2012-05-23 2015-08-04 Great Wall Semiconductor Corporation Semiconductor device and method of forming junction enhanced trench power MOSFET
US8962425B2 (en) 2012-05-23 2015-02-24 Great Wall Semiconductor Corporation Semiconductor device and method of forming junction enhanced trench power MOSFET having gate structure embedded within trench
US10629723B2 (en) * 2012-12-28 2020-04-21 Texas Instruments Incorporated Schottky power MOSFET
US10164088B2 (en) 2015-07-09 2018-12-25 Great Wall Semiconductor Corporation Trench MOSFET with depleted gate shield and method of manufacture

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150364562A1 (en) * 2014-06-14 2015-12-17 Kabushiki Kaisha Toshiba Semiconductor device
US9269779B2 (en) * 2014-07-21 2016-02-23 Semiconductor Components Industries, Llc Insulated gate semiconductor device having a shield electrode structure

Also Published As

Publication number Publication date
TW202006956A (zh) 2020-02-01
US10861965B2 (en) 2020-12-08
CN110718546B (zh) 2023-12-19
US20200020798A1 (en) 2020-01-16
CN110718546A (zh) 2020-01-21

Similar Documents

Publication Publication Date Title
TWI804649B (zh) 絕緣閘極半導體器件及用於製造絕緣閘極半導體器件的區域的方法
US7777278B2 (en) Lateral semiconductor component with a drift zone having at least one field electrode
CN103782390B (zh) 垂直栅极射频横向扩散金氧半场效晶体管(ldmos)装置
US8907394B2 (en) Insulated gate semiconductor device having shield electrode structure
US9530883B2 (en) Insulated gate semiconductor device having a shield electrode structure and method
TWI591789B (zh) 用於製造具有一屏蔽電極結構之一絕緣閘極半導體裝置之方法
CN102856182B (zh) 制造绝缘栅极半导体装置的方法及结构
CN101371343B (zh) 自对准沟槽mosfet结构和制造方法
US11594613B2 (en) Sawtooh electric field drift region structure for planar and trench power semiconductor devices
US7989886B2 (en) Alignment of trench for MOS
US11888022B2 (en) SOI lateral homogenization field high voltage power semiconductor device, manufacturing method and application thereof
TWI475614B (zh) 溝渠裝置結構及製造
JP2004511910A (ja) トレンチショットキー整流器が組み込まれたトレンチ二重拡散金属酸化膜半導体トランジスタ
US6777745B2 (en) Symmetric trench MOSFET device and method of making same
EP2643853B1 (en) Vertical dmos field-effect transistor and method of making the same
US11004839B1 (en) Trench power MOSFET with integrated-schottky in non-active area
KR102062050B1 (ko) 결합된 게이트 트렌치 및 컨택 에칭 프로세스 및 그와 관련된 구조체
CN102449770B (zh) 用于半导体器件的3d沟道结构
US20230326982A1 (en) Semiconductor device and fabrication method thereof
JP2010010583A (ja) 半導体装置及びその製造方法
US12310048B2 (en) Silicon-carbide (SiC) metal-oxide-semiconductor field-effect transistor (MOSFET) with short circuit protection
CN119922951A (zh) 制造垂直场效应晶体管结构的方法和垂直场效应晶体结构
CN121057252A (zh) 平坦触点沟槽mosfet及其制造方法
CN117525134A (zh) 半导体结构和制造半导体结构的方法
CN111180511A (zh) 一种绝缘闸双极晶体管与整流器之整合结构的制造方法