[go: up one dir, main page]

TWI802941B - 標準單元建立方法 - Google Patents

標準單元建立方法 Download PDF

Info

Publication number
TWI802941B
TWI802941B TW110126857A TW110126857A TWI802941B TW I802941 B TWI802941 B TW I802941B TW 110126857 A TW110126857 A TW 110126857A TW 110126857 A TW110126857 A TW 110126857A TW I802941 B TWI802941 B TW I802941B
Authority
TW
Taiwan
Prior art keywords
parameter
speed parameter
establishing
implant
characteristic parameters
Prior art date
Application number
TW110126857A
Other languages
English (en)
Other versions
TW202207067A (zh
Inventor
黃瑞成
蔡宗育
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Publication of TW202207067A publication Critical patent/TW202207067A/zh
Application granted granted Critical
Publication of TWI802941B publication Critical patent/TWI802941B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/337—Design optimisation
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/12—Timing analysis or timing optimisation
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3315—Design verification, e.g. functional simulation or model checking using static timing analysis [STA]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Architecture (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Medicines Containing Antibodies Or Antigens For Use As Internal Diagnostic Agents (AREA)
  • Micro-Organisms Or Cultivation Processes Thereof (AREA)

Abstract

一種標準單元建立方法，包含以下步驟：設定一第一植入物分離案例；依據該第一植入物分離案例取得複數個特徵參數；套用該些特徵參數至一裝置延遲比對模式以取得一速度參數；若該速度參數優於一先前速度參數，優化一通道參數；以及若該通道參數優化成功，建立一標準單元。

Description

標準單元建立方法
本揭示中所述實施例內容是有關於一種標準單元建立方法，特別關於一種用以優化電路性能的標準單元建立方法。
目前出於時間速度（傳播延遲）的考慮，在電路模擬過程中，需要基於當前製成技術檢查裝置性能。 對於每一個新的製成世代建立，為了尋找性能最佳的裝置進行設計應用，需要很好地評估裝置性能，包括裝置間距（寬度/長度/空間）和所有寄生元件（電容/二極管/電阻）。
本揭示之一些實施方式是關於一種標準單元建立方法，包含以下步驟：設定一第一植入物分離案例；依據該第一植入物分離案例取得複數個特徵參數；套用該些特徵參數至一裝置延遲比對模式以取得一速度參數；若該速度參數優於一先前速度參數，優化一通道參數；以及若該通道參數優化成功，建立一標準單元。
綜上所述，本發明的實施方式提供一種標准單元的建立方法，以便對包括裝置間距(寬/長/間距)和所有寄生元件(電容/二極管/電阻)在內的裝置性能進行很好的評估。在本發明的實施方式中，包含不同的技術應用並且用於世代進化的CV/I套用。無論係基於矽分離還是計算機輔助設計(TCAD)分離，都提供了一種建立金屬氧化物半導體場效電晶體(MOSFET)數據庫的簡便方法，並通過傳播延遲優化電路性能。
在本文中所使用的用詞『耦接』亦可指『電性耦接』，且用詞『連接』亦可指『電性連接』。『耦接』及『連接』亦可指二個或多個元件相互配合或相互互動。
請參閱第1圖。第1圖係根據本案之一些實施例所繪示之一種標準單元建立方法100的流程圖。本案的實施方式不以此為限制。
需要說明的是，上述標準單元建立方法100適用於具有處理器和記憶體結構的系統或裝置。
應注意到，在一些實施例中，此一方法亦可實作為一電腦程式，並儲存於一非暫態電腦可讀取記錄媒體中，而使電腦或電子裝置讀取此記錄媒體後執行此一顯示方法。非暫態電腦可讀取記錄媒體可為唯讀記憶體、快閃記憶體、軟碟、硬碟、光碟、隨身碟、磁帶、可由網路存取之資料庫或熟悉此技藝者可輕易思及具有相同功能之非暫態電腦可讀取記錄媒體。
另外，應瞭解到，在本實施方式中所提及的方法的操作，除特別敘明其順序者外，均可依實際需要調整其前後順序，甚至可同時或部分同時執行。
再者，在不同實施例中，此些操作亦可適應性地增加、置換、及/或省略。
請參閱第1圖。標準單元建立方法100包含以下操作。
於步驟S110中，設定半導體單元的植入物分離案例。於部分實施例中，植入物分離案例包含井分離參數， S/D分離參數，LDD分離參數，及/或袋狀分離參數。
於步驟S120中，收集至少一單元資料。於部分實施例中，至少一單元資料包含半導體單元的通道長度，透過開/關比評估短通道效應。
於步驟S130中，依據植入物分離案例取得多個特徵參數。於部分實施例中，植入物分離案例包含飽和電流值以及寄生電容值。於部分實施例中，飽和電流值的取得係由操作半導體單元於直流電(DC)模式下。於部分實施例中，寄生電容值的取得係由操作半導體單元於交流電(AC)模式下。
於部分實施例中，寄生電容對於植入物分離參數較敏感。於部分實施例中，計算CV/I的值以優化飽和電流值和寄生電容值。
於步驟S140中，套用特徵參數至裝置延遲比對模式以取得速度參數。於部分實施例中，裝置延遲比對模式包含CV/I 方法。C係為寄生電容值，I 係為飽和電流值，且V係為電壓值。於部分實施例中，於步驟S140中，裝置建模係採用寄生電容值與飽和電流值進行操作。
於步驟S150中，判斷速度參數是否優於先前速度參數。於部分實施例中，先前速度參數係為於步驟S110中設定植入物分離案例之前的速度參數。於部分實施例中，先前速度參數係為前一個版本中建立的半導體單元的速度參數。
若是於步驟 S140中所取得的速度參數優於先前速度參數，步驟 S160被執行。另一方面，若是於步驟S140中所取得的速度參數不優於先前 速度參數，步驟S110被執行。若是於步驟S140中所取得的速度參數不優於先前速度參數，半導體單元的另一植入物分離案例被設定，其他至少一單元資料被蒐集，且依據新植入物分離案例以取得特徵參數。
於步驟S160中，優化通道參數並判斷通道參數是否優化成功。於部分實施例中，通道參數係為WN/WP。WN係為空乏區於P參雜區的寬度， 而WP係為空乏區於N參雜區的寬度。於步驟S160中，最佳WP/WN比率被確認。
若是通道參數被優化成功，步驟S170被執行。另一方面，若是通道參數沒有被優化成功， 步驟S110被執行。當通道參數沒有被優化成功， 另一半導體單元的植入物分離案例被設定，另外的至少一單元資料被蒐集， 且依據新的植入物分離案例以取得特徵參數。
於步驟S170中，建立標準單元。於部分實施例中，標準單元係為半導體單元例如反向器、NAND邏輯閘或Nor邏輯閘。
於部分實施例中，半導體單元係為MOSFET半導體單元，MOSFET半導體單元包含多個寄生電容。當井分離及／或S／D分離的劑量較淺或較重時，部分的寄生電容值增加，另一方面，當LDD分離及／或袋狀分離的劑量較淺或較重時，其他部分的寄生電容值增加。於本發明的實施例中，對半導體單元的性能進行了優化，且寄生電容值和飽和電流值的影響亦在考慮範圍。
於部分實施例中，在不同版本的開發過程中，半導體的單元資料 不同，例如，通道長度較短。透過本發明的實施方式，寄生電容值以及飽和電流值可以被優化。
綜上所述，本案之實施例藉由提供一種標準單元建立方法，從而很好的評估裝置性能，包含裝置間距（寬度／長度／空間）以及所有寄生元件（電容／二極體／電阻）以找到性能最佳的裝置進行設計應用。於本案的實施方式中，包含不同的技術應用且套用CV／I以進行世代進化。無論是基於矽分離或是計算機輔助設計（TCAD）分離，本案都提供了一種簡單的方法來建立金屬氧化物半導體場效電晶體（MOSFET）資料庫，並透過傳播延遲優化電路性能。
另外，上述例示包含依序的示範步驟，但該些步驟不必依所顯示的順序被執行。以不同順序執行該些步驟皆在本揭示內容的考量範圍內。在本揭示內容之實施例的精神與範圍內，可視情況增加、取代、變更順序及/或省略該些步驟。
雖然本揭示已以實施方式揭露如上，然其並非用以限定本揭示，任何本領域具通常知識者，在不脫離本揭示之精神和範圍內，當可作各種之更動與潤飾，因此本揭示之保護範圍當視後附之申請專利範圍所界定者為準。
100:標準單元建立方法 S110,S120,S130,S140:步驟 S150,S160,S170:步驟
為讓本揭示之上述和其他目的、特徵、優點與實施例能夠更明顯易懂，所附圖式之說明如下： 第1圖係根據本案之一些實施例所繪示之一種標準單元建立方法的流程圖。
100:標準單元建立方法
S110,S120,S130,S140:步驟
S150,S160,S170:步驟

Claims (8)

  1. 一種標準單元建立方法，包含：設定一第一植入物分離案例；依據該第一植入物分離案例取得複數個第一特徵參數；套用該些第一特徵參數至一裝置延遲比對模式以取得一第一速度參數；若該第一速度參數優於一先前建立標準單元的一先前速度參數，優化一第一通道參數；若該第一通道參數優化成功，建立一標準單元；若該第一速度參數不優於該先前速度參數或該第一通道參數沒有優化成功，設定一第二植入物分離案例；依據該第二植入物分離案例取得複數個第二特徵參數；套用該些第二特徵參數至該裝置延遲比對模式以取得一第二速度參數；若該第二速度參數優於該先前建立標準單元的該先前速度參數，優化一第二通道參數；以及若該第二通道參數優化成功，建立該標準單元。
  2. 如請求項1所述的標準單元建立方法，更包含：於設定該第一植入物分離案例後，收集至少一單元資 料。
  3. 如請求項1所述的標準單元建立方法，其中依據該第一植入物分離案例取得該些第一特徵參數更包含：於一直流模式之下進行操作以取得一飽和電流值。
  4. 如請求項1所述的標準單元建立方法，其中依據該第一植入物分離案例取得該些第一特徵參數更包含：於一交流模式下進行操作以取得一寄生電容值。
  5. 如請求項1所述的標準單元建立方法，其中該些第一特徵參數包含一飽和電流值以及一寄生電容值。
  6. 如請求項1所述的標準單元建立方法，其中該第一速度參數係由一CV/I度量所取得。
  7. 如請求項1所述的標準單元建立方法，其中該第一通道參數包含一空乏區寬度比。
  8. 如請求項1所述的標準單元建立方法，其中該第一植入物分離案例包含一井分離參數，一S/D分離參數，一LDD分離參數，以及一袋狀分離參數中的至少一 者。
TW110126857A 2020-08-11 2021-07-21 標準單元建立方法 TWI802941B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/990,992 US11409936B2 (en) 2020-08-11 2020-08-11 Standard cell establishment method
US16/990,992 2020-08-11

Publications (2)

Publication Number Publication Date
TW202207067A TW202207067A (zh) 2022-02-16
TWI802941B true TWI802941B (zh) 2023-05-21

Family

ID=80224296

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110126857A TWI802941B (zh) 2020-08-11 2021-07-21 標準單元建立方法

Country Status (3)

Country Link
US (1) US11409936B2 (zh)
CN (1) CN114077813B (zh)
TW (1) TWI802941B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140057422A1 (en) * 2012-08-23 2014-02-27 Silicon Storage Technology, Inc. Method Of Forming A Memory Cell By Reducing Diffusion Of Dopants Under A Gate
TWI463344B (zh) * 2005-10-24 2014-12-01 Cadence Design Systems Inc 積體電路時序、雜訊、及功率分析技術
TWI468961B (zh) * 2008-10-31 2015-01-11 Cadence Design Systems Inc 用於實施多使用者快取的參數化單元之方法及系統
US20190088334A1 (en) * 2017-09-19 2019-03-21 Toshiba Memory Corporation Memory device
TWI677800B (zh) * 2017-05-19 2019-11-21 台灣積體電路製造股份有限公司 擴展標準單元集合的方法與系統以及電腦可讀媒體

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4845047A (en) * 1987-06-25 1989-07-04 Texas Instruments Incorporated Threshold adjustment method for an IGFET
US6477695B1 (en) * 1998-12-09 2002-11-05 Artisan Components, Inc. Methods for designing standard cell transistor structures
WO2001075979A1 (de) * 2000-03-31 2001-10-11 Ihp Gmbh-Innovations For High Performance Microelectronics Cmos-kompatibler lateraler dmos-transistor und verfahren zur herstellung eines derartigen transistors
FR2826824B1 (fr) * 2001-06-29 2003-09-19 Mitsubishi Electric Inf Tech Procede et dispositif de construction de trame dans un systeme tdma
US9123807B2 (en) 2010-12-28 2015-09-01 Broadcom Corporation Reduction of parasitic capacitance in a semiconductor device
DE102016122003A1 (de) * 2016-11-16 2018-05-17 Dr. Ing. H.C. F. Porsche Aktiengesellschaft Ansteuerschaltung
CN108508340B (zh) 2017-02-24 2021-02-02 中芯国际集成电路制造(上海)有限公司 一种mos管的工艺角检测方法
US10374052B2 (en) 2017-10-12 2019-08-06 Globalfoundries Singapore Pte. Ltd. Reduced capacitance coupling effects in devices
US10796068B2 (en) * 2018-09-11 2020-10-06 Samsung Electronics Co., Ltd. Standard cell design system, standard cell design optimization method thereof, and semiconductor design system
CN110738014B (zh) * 2019-09-27 2022-11-18 东南大学 一种时序电路统计分析中的关键工艺波动确定方法
CN111488717B (zh) * 2020-04-15 2022-06-10 飞腾信息技术有限公司 标准单元时序模型的抽取方法、装置、设备及存储介质

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI463344B (zh) * 2005-10-24 2014-12-01 Cadence Design Systems Inc 積體電路時序、雜訊、及功率分析技術
TWI468961B (zh) * 2008-10-31 2015-01-11 Cadence Design Systems Inc 用於實施多使用者快取的參數化單元之方法及系統
US20140057422A1 (en) * 2012-08-23 2014-02-27 Silicon Storage Technology, Inc. Method Of Forming A Memory Cell By Reducing Diffusion Of Dopants Under A Gate
TWI677800B (zh) * 2017-05-19 2019-11-21 台灣積體電路製造股份有限公司 擴展標準單元集合的方法與系統以及電腦可讀媒體
US20190088334A1 (en) * 2017-09-19 2019-03-21 Toshiba Memory Corporation Memory device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
網路文獻 Liu, B. Standandard cell library design for sub-threshold operation region. Universiteit Eindhoven 01/01/2014 https://doi.org/10.6100/IR782367 *

Also Published As

Publication number Publication date
TW202207067A (zh) 2022-02-16
US11409936B2 (en) 2022-08-09
CN114077813A (zh) 2022-02-22
US20220050948A1 (en) 2022-02-17
CN114077813B (zh) 2025-09-19

Similar Documents

Publication Publication Date Title
US8484597B2 (en) Integrated circuit manufacturing method, design method and program
KR102470485B1 (ko) 반도체 디바이스의 누설 분석
JP5504506B2 (ja) シミュレーション方法及びシミュレーション装置
TWI802941B (zh) 標準單元建立方法
CN118398625A (zh) 具有背栅极连接的补偿电容器的开关
CN103178016B (zh) 形成用于减少泄漏的栅极结构的方法
TW202025396A (zh) 積體電路布局的產生方法
JP5839922B2 (ja) 表面ポテンシャルのシミュレーション装置及び表面ポテンシャルのシミュレーションプログラム
JP2005190328A (ja) 記録媒体及び回路シミュレーション方法
CN112052636A (zh) 基于bsimsoi的fdsoi mosfet器件建模方法及装置
US12260163B2 (en) System and method employing power-optimized timing closure
US7844927B2 (en) Method for quality assured semiconductor device modeling
US9158886B1 (en) Method of designing fin-based transistor for power optimization
CN118690706A (zh) 一种集成电路老化效应的仿真方法及装置
JP2013232135A (ja) レイアウト設計装置、レイアウト設計方法およびプログラム
CN115345097A (zh) 一种提高数字电路温度免疫能力的方法以及电子设备
Tariq et al. Optimizing Silicon MOSFETs: The Impact of DTCO and Machine Learning Techniques.
Altieri et al. Towards on-line estimation of BTI/HCI-induced frequency degradation
KR100567069B1 (ko) 반도체 장치의 설계 방법
US9519741B2 (en) Method of characterizing and modeling leakage statistics and threshold voltage
JP2025098627A (ja) シミュレーション装置、モデリング装置およびシミュレーション方法
Tsague et al. First principle leakage current reduction technique for CMOS devices
KR101866802B1 (ko) 유사문턱전압에서 동작하는 트랜지스터의 채널 길이 결정 방법 및 그 방법이 적용된 트랜지스터
US6895564B2 (en) Method for designing LSI system
US7823111B2 (en) Semiconductor integrated circuit device, semiconductor integrated circuit design method, and semiconductor integrated circuit design apparatus