TWI899611B

TWI899611B - 半導體封裝及其形成方法

Info

Publication number: TWI899611B
Application number: TW112130394A
Authority: TW
Inventors: 林威宏
Original assignee: 台灣積體電路製造股份有限公司
Priority date: 2022-08-30
Filing date: 2023-08-14
Publication date: 2025-10-01
Also published as: US12482735B2; TW202410338A; JP2025166210A; US20240071890A1; JP2024035079A; CN220934054U

Abstract

一種半導體封裝包括封裝基板以及中介層模組。封裝基板包括上表面層，包括具有第一表面粗糙度的第一表面區域、以及具有小於第一表面粗糙度的第二表面粗糙度的第二表面區域。中介層模組安裝在第二表面區域中的封裝基板的上表面層上。半導體封裝也可以包括中介層，此中介層包括上表面層，上表面層包括具有第一表面粗糙度的第一表面區域、以及具有小於第一表面粗糙度的第二表面粗糙度的第二表面區域。半導體封裝也可以包括印刷電路板基板，包括上表面層，上表面層包括具有第一表面粗糙度的第一表面區域、以及具有小於第一表面粗糙度的第二表面粗糙度的第二表面區域。

Description

半導體封裝及其形成方法

本揭露之一些實施例是關於半導體封裝，特別是關於包括不同粗糙度的表面的半導體封裝。

典型的半導體封裝可以包括安裝在封裝基板上的中介層模組。中介層模組可以包括安裝在中介層上的一個或多個半導體裝置(例如，半導體晶粒)。半導體封裝也可以安裝在印刷電路板(printed circuit board,PCB)上。在每種情況下，底部填充劑材料可以形成在基板表面上(例如，封裝基板的表面、中介層的表面、或PCB的表面)並且在基板表面與被安裝在基板表面上的物件之間。

本揭露之一些實施例提供一種半導體封裝，包括封裝基板以及中介層模組。封裝基板包括上表面層，包括具有第一表面粗糙度的第一表面區域、以及具有小於第一表面粗糙度的第二表面粗糙度的第二表面區域。中介層模組安裝在第二表面區域中的封裝基板的上表面層上。

本揭露之一些實施例提供一種形成半導體封裝的方法，包括形成包括上表面層的封裝基板、處理上表面層以提供具有第一表面粗糙度的第一表面區域以及具有小於第一表面粗糙度的第二表面粗糙度的第二表面區域、以及安裝中介層模組在封裝基板的上表面層的第二表面區域中。

本揭露之一些實施例提供一種中介層模組，包括中介層以及半導體裝置，中介層包括上表面層，上表面層包括具有第一表面粗糙度的第一表面區域、以及具有小於第一表面粗糙度的第二表面粗糙度的第二表面區域。半導體裝置安裝在中介層的上表面層的第二表面區域中。

100:半導體封裝

104a:PCB接合墊

104S:接合墊表面層

105:PCB

105a:PCB上表面層

105a-A1,110a-A1,122a-A1:第一表面區域/第一粗糙區域

105a-A2,110a-A2,110a-A2”,110a-A2”’,110a-A2””,122a-A2:第二表面區域/第二粗糙區域

109:PCB底部填充劑層

110:封裝基板

110a:封裝基板上表面層

110b:封裝基板下表面層/下鈍化層

110c:焊球

110R:封裝基板區帶

112:核心

112a:通孔

114:封裝基板上介電層

114a:封裝基板上接合墊

114b:金屬內連線結構

114S:接合墊表面層

116:封裝基板下介電層

116a:封裝基板下接合墊/下接合墊

116b:金屬內連線結構

120:中介層模組

121:C4凸塊/焊點

122:中介層

122a:中介層上表面層

122b:中介層下表面層

122c:中介層下接合墊

122d:金屬內連線結構

122e:中介層上接合墊

122S:接合墊表面層

127:模塑材料層

128:微凸塊/焊點

129:封裝底部填充劑層

143:第一半導體晶粒/第一半導體裝置/半導體裝置

144:第二半導體晶粒/第二半導體裝置/半導體裝置

145:第三半導體裝置

146:第四半導體裝置

149:中介層底部填充劑層

150:加強環

150a:內邊緣

150b:外邊緣

160:接著劑

200a:模具

200a-1:第一部分

200a-2:第二部分

200b:電漿處理屏蔽遮罩

200b-1:第一部分

200b-2:第二部分

250:面板

310,320,330,340:操作

720:中介層模組

800:半導體裝置

O_110a,O_110b:開口

P_105a-A2,P₁₀₉,P_110a-A2,P_110a-A2’,P_110a-A2”,P_{110a-A2”’},P_{110a-A2””},P_122a-A2,P₁₂₉,P₁₄₉:外周邊/邊緣/最外邊緣

R1:第一表面粗糙度

R2:第二表面粗糙度

當閱讀所附圖式時，從以下的詳細描述能最佳理解本揭露之各方面。應注意的是，根據本產業的標準做法，各種特徵並不一定按照比例繪製。事實上，可能任意地放大或縮小各種特徵之尺寸，以做清楚的說明。

第1A圖是根據一個或多個實施例的沿第1B圖中的線段B-B’的半導體封裝的垂直剖面圖。

第1B圖是根據一個或多個實施例的沿第1A圖中的線段A-A’的半導體封裝的水平剖面圖。

第2A圖是根據一個或多個實施例的包括封裝基板上接合墊以及封裝基板下接合墊的示例性中間結構的垂直剖面圖。

第2B圖是根據一個或多個實施例的包括封裝基板上表面層以及封裝基板下表面層的示例性中間結構的垂直剖面圖。

第2C圖是根據一個或多個實施例的包括封裝基板上表面層中的開口以及封裝基板下表面層中的開口的示例性中間結構的垂直剖面圖。

第2D圖是根據一個或多個實施例的包括經過粗糙化處理的封裝基板上表面層的示例性中間結構的垂直剖面圖。

第2E圖是根據一個或多個實施例的包括具有複數個封裝基板區域的面板(例如，半導體晶圓)的示例性中間結構。

第2F圖是根據一個或多個實施例的包括在粗糙化處理之後的封裝基板上表面層的示例性中間結構的垂直剖面圖。

第2G圖是根據一個或多個實施例的在封裝基板上接合墊的表面處理之後的示例性中間結構的垂直剖面圖。

第2H圖是根據一個或多個實施例的中介層模組可以安裝在封裝基板上(例如，經由覆晶接合(flip chip bonding,FCB)製程)的中間結構的垂直剖面圖。

第2I圖是根據一個或多個實施例的可以在封裝基板上形成封裝底部填充劑層的中間結構的垂直剖面圖。

第2J圖是根據一個或多個實施例的可以將接著劑施加到封裝基板的中間結構的垂直剖面圖。

第2K圖是根據一個或多個實施例的加強環可以附接到(例如，安裝在)封裝基板上的中間結構的垂直剖面圖。

第2L圖是根據一個或多個實施例的可以在封裝基板上形成複數個焊球的中間結構的垂直剖面圖。

第3圖是說明根據一個或多個實施例的製造半導體封裝的方法的流程圖。

第4圖是根據一個或多個實施例的半導體封裝的第一替代設計沿第1A圖中的線段A-A’的水平剖面圖。

第5圖是根據一個或多個實施例的半導體封裝的第二替代設計的垂直剖面圖。

第6圖是根據一個或多個實施例的半導體封裝的第三替代設計的垂直剖面圖。

第7A圖是根據一個或多個實施例的可以被包括在半導體封裝中的中介層模組的垂直剖面圖。

第7B圖是根據一個或多個實施例的中介層模組沿第7A圖中的線段A-A”的水平剖面圖。

第8A圖是根據一個或多個實施例的半導體裝置的垂直剖面圖。

第8B圖是根據一個或多個實施例的PCB沿第8A圖中的線段A-A”的水平剖面圖。

以下的揭露內容提供許多不同的實施例或範例以實施本揭露之不同特徵。以下敘述各個構件以及排列方式之特定範例，以簡化本揭露。當然，範例僅供說明用且意欲不限於此。例如，若說明書敘述了第一特徵形成於第二特徵的上方或第一特徵形成於第二特徵上，即表示可以包括第一特徵與第二特徵係直接接觸的實施例，亦可以包括有額外特徵形成於第一特徵與第二特徵之間，而使第一特徵與第二特徵可未直接接觸的實施例。此外，在各種範例中，本揭露可能使用重複的參考符號及/或字母。這樣的重複係為了簡化以及清楚之目的，並不表示所討論之各種實施例及/或配置之間的關聯。

此外，所使用的空間相關用詞，例如，：「在...下方」、「之下」、「較低的」、「的上方」、「較高的」等用詞，是為了便於描述圖式中一個元件或特徵與另一個(些)元件或特徵之間的關係。除了在圖式中繪示的方位外，這些空間相關用詞意欲包括使用中或操作中的裝置之不同方位。裝置可被轉向不同方位(旋轉90度或其他方位)，則在此使用的空間相關詞亦可依此相同解釋。除非另有明確說明，否則具有相同符號的每一個元件具有相同的材料組成並具有在相同的厚度範圍內的厚度。

典型的半導體結構(例如，標準半導體封裝或中介層模組)可以包括具有單一表面粗糙度的表面的基板。典型的半導體結構可以例如包括藉由覆晶鍵合放置在基板上的半導體晶粒(例如，覆晶接合)、在晶粒以及基板之間回流底部填充劑材料(底部填充劑充填)、以及進行檢查(例如，超音波掃描 (scanning acoustic tomography,SAT)檢查)等操作而形成。

在典型的半導體結構中，可能出現的問題是形成在基板表面上的底部填充劑材料(例如，形成封裝基板的表面、中介層的表面、或PCB的表面的底部填充劑材料)可能具有緩慢的流速。緩慢的流速可能導致底部填充劑材料中出現不均勻的流動條紋。緩慢的流速也可能造成底部填充劑材料中形成一個或多個空隙(void)。

已經確定，基板表面粗糙度會影響底部填充劑的流動性能以及底部填充劑(underfill,UF)空隙形成的風險。具體而言，基板表面粗糙度可能影響覆晶球柵陣列(flip chip ball grid array,FCBGA)封裝中的底部填充劑流動以及底部填充劑空隙。

在此揭露的一個或多個實施例可以包括用於底部填充劑增強的創新的基板結構。創新的基板結構可以包括在專用區帶中的混合表面粗糙度。包括創新的基板結構的各種實施例可以藉由構建具有不同表面粗糙度值的區域(例如，在基板或中介層中)以提供較佳的底部填充劑流動以及充填性能。

與包括具有單一表面粗糙度的基板的典型半導體結構相比，在此揭露的一個或多個實施例可以包括在專用區帶具有混合表面粗糙度的半導體結構(例如，包括基板上整合型扇出(integrated fan-out on substrate,InFO_oS)、基板上晶圓上晶片(chip-on-wafer-on-substrate,CoWoS®)、整合型晶片上系統(system on integrated chips,SoIC)封裝等)。在一個或多個實施例中，基板的表面可以包括阻焊層，此阻焊層具有與基板的其他表面不同的粗糙度表面光潔度(roughness surface finish)。在一個或多個實施例中，中介層(例如，矽/有機/玻璃中介層)的表面可以包括與基板的其他表面不同的粗糙度表面光潔度。具體而言，一個或多個實施例可以包括具有光滑的表面粗糙度(第二表面粗糙度R2)的凸塊接合區域以及具有粗糙表面粗糙度(第一表面粗糙度R1)的無構件接合區域。

在一個或多個實施例中，基板的表面可以包括兩個或兩個以上的表面區域(N)(例如，N2)，前述表面區域具有與基板的其他表面不同的粗糙度值R(例如，R1、R2)。

具體而言，基板的各種表面可以包括為底部填充劑製程提供流滲屏障(flow bleeding barrier)的第一粗糙度(R1)、以及為底部填充劑製程提供較佳的流動表面的第二粗糙度(R2)。第一表面粗糙度R1的值可以大於第二表面粗糙度R2的值的大約1.5倍。

粗糙度值可以包括例如算術平均粗糙度(Ra)、十點平均粗糙度(Rz)，並且Rq是輪廓偏離平均線以及/或最大高度或深度(Rmax)的均方根(root-mean-square,rms)值。然而，粗糙度的其他測量可以在揭露範圍內(例如，輪廓不規則性的平均間距(Sm)、輪廓的局部峰值的平均間距(S)、以及輪廓支承長度比(tp))。表面粗糙度的值可以例如藉由測量隨機取樣區域中的表面粗糙度而確定。具體而言，可以例如在底部填充劑滲漏的過渡區域中測量第一表面粗糙度R1與第二表面粗糙度R2之間的差異。

一個或多個實施例可以具有許多優點以及益處。例如，光滑的表面粗糙度可以為底部填充劑流動提供較佳的條件，這可以導致較少的流動條紋並且降低底部填充劑空隙的風險。再者，具有不同表面粗糙度的專用區域(例如，凸塊接合區域)可以限制底部填充劑滲漏區域。一個或多個實施例可應用於多代技術(N16、N10、N7等)，並可擴展到其他應用(例如其他層的硬遮罩(hard mask,HM)蝕刻)，並且用於矽晶片、InFO_oS、CoWoS®、以及SoIC凸塊接合方案。因此，可以藉由改變基板不同表面的表面粗糙度值來控制底部填充劑材料的流動。

再者，光滑的表面粗糙度的區域(Area_R2)可以藉由製程設定以及配置設定而控制在(基板表面的)總表面區域的大約10%到總表面區域的大約90%(Area_R2：10%~90% Area_Total)。具有光滑的表面粗糙度的區域(Area_R2)的數量在每個單元基板或中介層中不受限制，只要此數量可以在總表面區域內提供即可(N×Area_R2：<Area_Total)。光滑的表面粗糙度的區域(Area_R2)可為底部填充劑流出區域(例如，滲漏)提供限制邊界。底部填充劑材料與具有不同表面粗糙度值的基板(例如，封裝基板或中介層)的潤濕度可以提供各種滲漏性能。

一種形成半導體封裝的方法可以包括例如塗佈或層壓基板表面層。基板表面層可以包括任何包括例如阻焊劑(solder resist,SR)、聚苯並雙噁唑(polybenzobisoxazole,PBO)、或聚醯亞胺(polyimide,PI)塗佈或層壓在封裝基板、中介層等上的表面層。第一表面區域具有第一表面粗糙度，可以藉由以下方式而被形成：1.在專用區域中使用具有屏蔽遮罩的去浮渣(例如，去污)電漿處理，或2.藉由在專用區域中藉由定制模具壓製。

第1A圖是根據一個或多個實施例的半導體封裝100的垂直剖面圖。具體而言，第1A圖是沿著第1B圖中的剖面線段B-B’的半導體封裝100的垂直剖面圖。

通常，半導體封裝100可以包括封裝基板110、封裝基板110上的中介層模組120、以及鄰近中介層模組120附接以及/或固定到封裝基板110的加強環150。加強環150可以包括內邊緣150a以及外邊緣150b。在至少一實施例中，中介層模組120可以用一個或多個半導體晶片或小晶片代替。

封裝基板110可以包括例如核心112、形成在核心112上的封裝基板上介電層114(例如，封裝基板110的第一側或晶片側)、以及形成在核心112上的封裝基板下介電層116(例如，封裝基板110的第二側或板側)。具體而言，封裝基板110可以包括諸如味之素積層膜(Ajinomoto build-up film,ABF)基板的積層膜基板。也就是說，在至少一實施例中，封裝基板上介電層114以及封裝基板下介電層116中的每一個都可以被描述為ABF層。

核心112可以有助於為封裝基板110提供剛性。核心112可以包括例如環氧樹脂，像是雙馬來醯亞胺三嗪環氧樹脂(bismaleimide triazine epoxy,BT環氧樹脂)以及/或編織玻璃層壓板(woven glass laminate)。核心112可替代地或附加地包括諸如聚合物材料的有機材料。具體而言，核心112可以包括諸如聚醯亞胺(PI)、苯並環丁烯(benzocyclo-butene,BCB)、或聚苯並雙噁唑(PBO)的介電聚合物材料。其他合適的介電材料在預期的揭露範圍內。

核心112可以包括一個或多個通孔112a。一個或多個通孔112a可以從核心112的下表面延伸到核心112的上表面。一個或多個通孔112a可以允許在封裝基板上介電層114以及封裝基板下介電層116之間的電性連接。一個或多個通孔112a可以包括例如一個或多個層並且可以包括金屬、金屬合金以及/或其他含金屬的化合物(例如，Cu、Al、Mo、Co、Ru、W、TiN、TaN、WN等)。其他合適的金屬材料在預期的揭露範圍內。

封裝基板下介電層116可以包括複數個層，並且具體而言，可以包括積層膜(例如，ABF)。封裝基板下介電層116可以包括諸如聚合物材料的有機材料。具體而言，封裝基板下介電層116可以包括一層或多層介電聚合物材料，像是聚醯亞胺(PI)、苯並環丁烯(BCB)、或聚苯並雙噁唑(PBO)。其他合適的介電材料在預期的揭露範圍內。

封裝基板下介電層116可以包括在封裝基板下介電層116的板側表面上的一個或多個封裝基板下接合墊116a。具體而言，封裝基板下接合墊116a可以暴露在封裝基板下介電層116的板側表面。封裝基板下介電層116也可以包括一個或多個金屬內連線結構116b。金屬內連線結構116b可以連接到封裝基板下接合墊116a以及核心112中的通孔112a。金屬內連線結構116b可以包括金屬層(例如，銅跡線)以及連接金屬層的金屬導孔。封裝基板下接合墊116a以及金屬內連線結構116b可以包括例如一層或多層並且可以包括金屬、金屬合金以及/或其他含金屬化合物(例如，Cu、Al、Mo、Co、Ru、W、TiN、TaN、WN等)。其他合適的金屬材料在預期的揭露範圍內。

封裝基板下表面層110b可以形成在封裝基板下介電層116的板側表面上。封裝基板下表面層110b可以部分地覆蓋封裝基板下接合墊116a。封裝基板下表面層110b可以包括鈍化層以及保護層中的一層或多層。封裝基板下表面層110b可以包括例如諸如聚醯亞胺(PI)、苯並環丁烯(BCB)、或聚苯並雙噁唑(PBO)的介電聚合物材料。封裝基板下表面層110b可替代地或附加地包括氧化矽、氮化矽、諸如碳摻雜氧化物的低k(low-k)介電材料、諸如多孔碳摻雜二氧化矽的極低k介電材料、或其組合。其他合適的介電材料在預期的揭露範圍內。

包括複數個焊球110c的球柵陣列(ball-grid array,BGA)可以形成在封裝基板下介電層116的板側表面上。焊球110c可以允許半導體封裝100被牢固地安裝在諸如印刷電路板(PCB)的基板上並且電耦合到PCB基板。焊球110c可以分別接觸封裝基板下接合墊116a。

封裝基板上介電層114可以形成在核心112的上表面上。封裝基板上介電層114也可以包括複數個層，並且具體而言，可以包括積層膜(例如，ABF)。封裝基板上介電層114也可以包括諸如聚合物材料的有機材料。具體而言，封裝基板上介電層114可以包括諸如聚醯亞胺(PI)、苯並環丁烯(BCB)、或聚苯並雙噁唑(PBO)的介電聚合物材料。其他合適的介電材料在預期的揭露範圍內。

封裝基板上介電層114可以包括在封裝基板上介電層114的晶片側表面上的一個或多個封裝基板上接合墊114a。具體而言，封裝基板上接合墊114a可以暴露在封裝基板上介電層114的晶片側表面。在至少一實施例中，接合墊表面層114S(例如，一層或多層金屬(例如，錫、鎳、鈀、金等)以及/或其他材料)可以形成在封裝基板上接合墊114a上以提高焊點可靠性。

封裝基板上介電層114也可以包括一個或多個金屬內連線結構114b。金屬內連線結構114b可以包括金屬層(例如，銅跡線)以及連接金屬層的金屬導孔。封裝基板上接合墊114a可以藉由金屬內連線結構114b、通孔112a、金屬內連線結構116b、以及封裝基板下接合墊116a的方式電性連接到BGA的焊球110c。封裝基板上接合墊114a以及金屬內連線結構114b可以包括例如一層或多層並且可以包括金屬、金屬合金以及/或其他含金屬化合物(例如，Cu、Al、Mo、Co、Ru、W、TiN、TaN、WN等)。其他合適的金屬材料在預期的揭露範圍內。

封裝基板上表面層110a可以形成在封裝基板上介電層114的晶片側表面上。封裝基板上表面層110a可以包括塗佈層、疊層等。封裝基板上表面層110a可以被形成以至少部分地覆蓋封裝基板上接合墊114a。

在至少一實施例中，封裝基板上表面層110a可以包括阻焊層(例如，遮焊層(solder mask layer))。阻焊層可以包括聚合物材料薄層(例如，環氧聚合物)。阻焊層的厚度可以在約5μm至50μm的範圍內。在至少一實施例中，阻焊層的厚度可以在約10μm至30μm的範圍內。可以使用更大或更小厚度的阻焊層。可以形成阻焊層以覆蓋封裝基板上接合墊114a以及封裝基板110的晶片側表面上的其他金屬特徵(例如，導線、銅跡線)。阻焊層可以保護封裝基板上接合墊114a以及其他金屬特徵免受氧化。阻焊層也可以防止在緊密間隔的金屬特徵之間形成焊橋(例如，意外的電性連接)。阻焊層可以包括分別在封裝基板上接合墊114a上方的阻焊開口(solder resist opening,SRO)。封裝基板上接合墊114a的上表面可以經由這些SRO而暴露。這些SRO可以具有錐形側壁，使得SRO的直徑(在X-Y平面)可以在朝向封裝基板上接合墊114a的方向減小。

封裝基板上表面層110a可以替代或附加除阻焊層之外的層，諸如鈍化層或保護層。具體而言，封裝基板上表面層110a可以替代地或附加地包括諸如聚醯亞胺(PI)、苯並環丁烯(BCB)、或聚苯並雙噁唑(PBO)的介電聚合物材料、氧化矽、氮化矽、諸如碳摻雜氧化物的低k介電材料、諸如多孔碳摻雜二氧化矽的極低k介電材料、其組合或其他合適的材料。封裝基板上表面層110a可以替代地或附加地藉由例如化學氣相沉積(chemical vapor deposition,CVD)、物理氣相沉積(physical vapor deposition,PVD)、旋塗、層壓或其他合適的沉積技術形成。

如第1A圖所示，封裝基板上表面層110a可以包括第一表面區域110a-A1(Area_R1)以及第二表面區域110a-A2(Area_R2)。第一表面區域110a-A1可以具有第一表面粗糙度R1。第二表面區域110a-A2可以具有小於第一表面粗糙度R1的第二表面粗糙度R2。在至少一實施例中，第一表面粗糙度R1可以是第二表面粗糙度R2的至少1.5倍。第一表面粗糙度R1以及第二表面粗糙度R2可以包括例如算術平均粗糙度(Ra)、十點平均粗糙度(Rz)，並且Rq是輪廓偏離平均線以及/或最大高度或深度(Rmax)的均方根(rms)值。然而，其他粗糙度測量值可以在揭露範圍內。在至少一實施例中，第二表面粗糙度R2可以包括小於約170的算術平均粗糙度Ra(nm,Avg.)。第一表面粗糙度R1以及第二表面粗糙度R2可以在例如靠近第一表面區域110a-A1 與第二表面區域110a-A2之間的界面(例如，底部填充劑滲漏的過渡區域)的隨機取樣區域中測量。

中介層模組120可以藉由C4凸塊121(例如，焊點)安裝在封裝基板110中的封裝基板上接合墊114a上。封裝底部填充劑層129可以在中介層模組120以及C4凸塊121下方以及周圍形成，以將中介層模組120固定到封裝基板110。封裝底部填充劑層129可以具有低黏度(例如，在10rpm下小於大約5,000cP)，並且可以由環氧樹脂劑基高分子材料形成。在至少一實施例中，封裝底部填充劑層129可以包括具有環氧樹脂以及二氧化矽的混合物的毛細底部填充劑。在至少一實施例中，封裝底部填充劑層129可以包括在預聚合物中二氧化矽的低黏度懸浮液。

進一步如第1A圖所示，封裝基板上表面層110a可以在專用區帶(例如，在安裝中介層模組120的區域中以及周圍的區帶)中包括混合表面粗糙度(例如，複數個不同的表面粗糙度值)。封裝基板上表面層110a的混合表面粗糙度可以增強封裝底部填充劑層129的品質。混合表面粗糙度可以藉由構建具有不同表面粗糙度值的區域(例如，在基板或中介層中)以提供較佳的底部填充劑流動以及充填性能。具體而言，封裝基板上表面層110a的第二表面區域110a-A2可以包括凸塊接合區域(例如，C4凸塊121連接到封裝基板上接合墊114a的區域)。封裝基板上表面層110a的第一表面區域110a-A1可以包括無構件接合區域(例如，沒有C4凸塊121所在的區域)。

應注意的是，雖然在第1A圖中示出了僅一個第二表面區域110a-A2，但半導體封裝100可以包括任意數量的第二表面區域110a-A2。此外，這些第二表面區域110a-A2可以具有相同或不同的粗糙度值。也就是說，封裝基板110可以包括在第二表面區域110a-A2’以及第二表面粗糙度R2’上的第一中介層模組120’(未示出)，以及在第二表面區域110a-A2”以及不同於第二表面粗糙度R2’的第二表面粗糙度R2”上的第一中介層模組120”(未示出)。

封裝基板上表面層110a的混合表面粗糙度可以為半導體封裝100提供許多優點以及益處。例如，第二表面粗糙度R2(例如，光滑的表面粗糙度)可以為封裝底部填充劑層129的流動提供較佳的條件，這可以導致較少的流動條紋並降低封裝底部填充劑層129中的空隙的風險。再者，第二表面區域110a-A2(例如，凸塊接合區域)可以限制封裝底部填充劑層129的滲漏(例如，為底部填充劑流出區域(例如，滲漏)提供限制邊界)。也就是說，底部填充劑滲漏區域可以不延伸超過第二表面區域110a-A2的外邊緣(例如，周邊)。

第二表面區域110a-A2的尺寸可以被控制在例如在封裝基板上表面層110a的總表面區域(Area_Total)的大約10%至封裝基板上表面層110a的總表面區域的大約90%的範圍內(0.10Area_Total Area_R2 0.90Area_Total)。第二表面區域110a-A2的數量(N)不受限制，只要此數量能夠在總表面區域內提供 (N×Area_R2<Area_Total)即可。

再次參考第1A圖，中介層模組120可以包括中介層122(例如，中介層介電質)，中介層122可以包括有機材料(例如，介電聚合物)或無機材料(例如，矽、玻璃等)。具體而言，如第1A圖所示，中介層122可以包括複數個層(例如，介電聚合物層、矽層等)。中介層模組120可以更包括與封裝基板下表面層110b類似的中介層下表面層122b。中介層模組120也可以包括在中介層下表面層122b中的中介層下接合墊122c。中介層下接合墊122c可以類似於封裝基板下接合墊116a。

在至少一實施例中，中介層下表面層122b也可以包括實質上等於或小於第二表面粗糙度R2的表面粗糙度。這可以有助於改善在中介層模組120與封裝基板110之間的封裝底部填充劑材料的流動。

中介層模組120也可以包括經由中介層下接合墊122c而電性連接到C4凸塊121的金屬內連線結構122d。金屬內連線結構122d可以類似於封裝基板110中的金屬內連線結構114b以及金屬內連線結構116b。中介層模組120也可以包括在中介層122的上表面上的中介層上接合墊122e。中介層上接合墊122e可以類似於封裝基板上接合墊114a。在至少一實施例中，接合墊表面層122S(例如，一層或多層金屬(例如，錫、鎳、鈀、金等)以及/或其他材料)可以形成在中介層上接合墊122e上以提高焊點可靠性。中介層122也可以包括中介層上表面層122a(例如，阻焊層)，中介層上表面層122a可以在中介層上接合墊122e周圍形成。中介層上表面層122a可以類似於封裝基板上表面層110a。

中介層模組120也可以包括安裝在中介層122上的一個或多個半導體晶粒(例如，半導體晶片)。如第1A圖所示，第一半導體晶粒143以及第二半導體晶粒144可以安裝在中介層122上。第一半導體晶粒143以及第二半導體晶粒144可以例如藉由微凸塊128(例如，焊點)安裝在中介層122上，微凸塊128可以電性連接到中介層122中的金屬內連線122d。

第一半導體晶粒143以及第二半導體晶粒144中的每一個可以包括例如半導體晶粒、晶片上系統(system on chip,SOC)晶粒、整合型晶片上系統(SoIC)晶粒、高帶寬記憶體(high-bandwidth memory,HBM)晶粒、以及動態隨機存取記憶體(dynamic random access memory,DRAM)晶粒。具體而言，中介層模組120可以包括高性能計算(high-performance computing,HPC)應用並且可以包括例如整合圖形處理單元(integrated graphics processing unit,GPU)、特殊應用整合電路(application specific integrated circuit,ASIC)、現場可程式邏輯閘陣列(field-programmable gate array,FPGA)、以及HBM藉由基板上晶圓上晶片(CoWoS)技術或基板上整合扇出(INFO-oS)技術。

可以在微凸塊128周圍、以及在第一半導體晶粒143與中介層122之間、以及在第二半導體晶粒144與中介層122之間形成中介層底部填充劑層149。中介層底部填充劑層149可以連續地形成在第一半導體晶粒143以及第二半導體晶粒144下方。或者，中介層底部填充劑層149可以分別形成為第一半導體晶粒143以及第二半導體晶粒144下方的兩個獨立部分。中介層底部填充劑層149也可以形成在第一半導體晶粒143與第二半導體晶粒144之間。中介層底部填充劑層149也可以由環氧基聚合材料形成。

可以在第一半導體晶粒143、第二半導體晶粒144、中介層底部填充劑層149、以及中介層122上方形成模塑材料層127。模塑材料層127可以由環氧模塑化合物(epoxy molding compound,EMC)形成。

加強環150可以圍繞中介層模組120安裝在封裝基板110上。加強環150可以藉由接著劑160(例如，矽酮接著劑或環氧樹脂接著劑)牢固地固定到封裝基板110。加強環150可以由諸如具有鎳塗層的銅或鋁合金的金屬形成。加強環150可以為封裝基板110提供剛性。

第1B圖是根據一個或多個實施例的沿第1A圖中的線段A-A’的半導體封裝100的水平剖面圖。半導體封裝100的一些元件，包括中介層模組120、加強環150、以及封裝底部填充劑層129，在第1B圖中未示出或僅由虛線示出以便於解釋。

如第1B圖所示，封裝基板上表面層110a的第一表面區域110a-A1可以在封裝基板上表面層110a的第二表面區域110a-A2的整個外周邊(例如，邊緣)P_110a-A2的周圍形成。第二表面區域110a-A2在x方向上的寬度可以大於中介層122在x方向上的寬度。第二表面區域110a-A2在y方向上的寬度也可以大於中介層模組120以及中介層122在y方向上的寬度。此外，封裝底部填充劑層129的外周邊(例如，邊緣)P₁₂₉可以與第二表面區域110a-A2的外周邊P_110a-A2實質上共同延伸。應注意的是，可以在第二表面區域110a-A2中安裝任何數量的中介層模組120。

第2A圖至第2I圖說明根據一個或多個實施例的形成半導體封裝100的方法。

第2A圖是根據一個或多個實施例的包括封裝基板上接合墊114a以及封裝基板下接合墊116a的示例性中間結構的垂直剖面圖。封裝基板上接合墊114a可以例如形成在封裝基板上介電層114的最上方介電層上。封裝基板上接合墊114a可以被形成以接觸金屬內連線結構114b。可以藉由在封裝基板上介電層114的最上方介電層上沉積金屬層(例如，銅、鋁或其他合適的導電材料)以形成封裝基板上接合墊114a。接著可以藉由蝕刻(例如藉由濕式蝕刻、乾式蝕刻等)圖案化金屬層以形成封裝基板上接合墊114a。其他合適的金屬層材料以及蝕刻製程可以在預期的揭露範圍內。

封裝基板下接合墊116a可以形成在例如封裝基板下介電層116的最低介電層上。封裝基板下接合墊116a可以被形成以接觸金屬內連線結構116b。可以藉由在封裝基板上介電層114的最低介電層上沉積金屬層(例如，銅、鋁或其他合適的導電材料)以形成封裝基板下接合墊116a。接著可以藉由蝕刻(例如藉由濕式蝕刻、乾式蝕刻等)圖案化金屬層以形成封裝基板下接合墊116a。

在形成之後，封裝基板上接合墊114a以及封裝基板下接合墊116a可以可選地進行表面粗糙化處理(例如，CZ處理)。在表面粗糙化處理中，封裝基板上接合墊114a的表面(例如，銅表面)以及封裝基板下接合墊116a的表面(例如，銅表面)可以藉由有機酸式微蝕刻溶液而蝕刻，以創建超粗糙表面(例如，銅表面)。封裝基板上接合墊114a以及封裝基板下接合墊116a的獨特的粗糙化銅表面形貌可以有助於實現高銅-樹脂接著(copper-to-resin adhesion)。

第2B圖是根據一個或多個實施例的包括封裝基板上表面層110a以及封裝基板下表面層110b的示例性中間結構的垂直剖面圖。在至少一實施例中，封裝基板上表面層110a可以包括阻焊層(例如，聚合物材料)，也稱為遮焊層。封裝基板上表面層110a也可以稱為上阻焊層110a，並且封裝基板下表面層110b也可以稱為下阻焊層110b。

封裝基板上表面層110a以及封裝基板下表面層110b可以同時被施加。封裝基板上表面層110a以及封裝基板下表面層110b可以被施加例如作為液態光可成像膜(liquid photo-imageable film)。液態光可成像膜可以例如藉由絲網印刷或噴塗液態光可成像膜到封裝基板110的表面上而被施加。液態光可成像膜可以被施加在封裝基板上接合墊114a以及封裝基板下接合墊116a上方。封裝基板上表面層110a以及封裝基板下表面層110b可以替代地被應用為乾膜光可成像膜，其可以分別被真空層壓到封裝基板110的表面上、以及封裝基板上接合墊114a與封裝基板下接合墊116a上方。

封裝基板上表面層110a以及封裝基板下表面層110b可以分別被施加為具有略大於封裝基板上接合墊114a以及封裝基板下接合墊116a的厚度的厚度。或者，封裝基板上表面層110a以及封裝基板下表面層110b可以分別被施加以具有與封裝基板上接合墊114a以及封裝基板下接合墊116a的上表面實質上共平面的上表面。

第2C圖是根據一個或多個實施例的包括封裝基板上表面層110a中的開口O_110a以及封裝基板下表面層110b中的開口O_110b的示例性中間結構的垂直剖面圖。

可以在封裝基板上表面層110a中形成開口O_110a以暴露封裝基板上接合墊114a的上表面。可以在封裝基板下表面層110b中形成開口O_110b以暴露封裝基板下接合墊116a的上表面。開口O_110a以及開口O_110b例如可以使用微影製程形成。在至少一實施例中，開口O_110a以及開口O_110b可以在分開的微影製程中形成。

用於形成開口O_110a的微影製程(例如，多個製程)可以包括在封裝基板上表面層110a上形成圖案化的光阻遮罩(未示出)，以及經由光阻遮罩中的開口蝕刻(例如，濕式蝕刻、乾式蝕刻等)封裝基板上表面層110a的暴露的上表面。隨後可以藉由灰化、溶解光阻遮罩、或藉由在蝕刻製程期間消耗光阻遮罩而去除光阻遮罩。

用於形成開口O_110b的微影製程(例如，多個製程)可以包括在封裝基板下表面層110b上形成圖案化的光阻遮罩(未示出)，以及經由光阻遮罩中的開口蝕刻(例如，濕式蝕刻、乾式蝕刻等)封裝基板下表面層110b的暴露的上表面。隨後可以藉由灰化、溶解光阻遮罩、或藉由在蝕刻製程期間消耗光阻遮罩而去除光阻遮罩。

在封裝基板上表面層110a中形成開口O_110a並且在封裝基板下表面層110b中形成開口O_110b之後，封裝基板上表面層110a(上阻焊層)以及封裝基板下表面層110b可以例如藉由熱固化或紫外線(UV)固化而被固化。

第2D圖是根據一個或多個實施例的包括經過粗糙化處理的封裝基板上表面層110a的示例性中間結構的垂直剖面圖。封裝基板上表面層110a可以經過粗糙化處理以形成封裝基板上表面層110a的第一表面區域110a-A1。應注意的是，在形成封裝基板上表面層110a之後，封裝基板上表面層110a的表面(例如，封裝基板上表面層110a的整個表面)可以具有表面粗糙度R2(例如，光滑的表面粗糙度)。因此，在粗糙化處理期間，對應於第二表面區域110a-A2的部分封裝基板上表面層110a可以不被處理或被屏蔽而免於處理。

可以有兩種替代的方法用於進行粗糙化處理。第2D圖的左側示出了使用模具200a(例如定制模具)進行粗糙化處理的第一種方法。在第一種方法中，模具200a可以包括具有粗糙化接觸表面的第一部分200a-1以被壓到封裝基板上表面層110a的表面上。模具200a也可以包括第二部分200a-2，其可以不包括接觸表面並且其不旨在接觸封裝基板上表面層110a的表面。或者，第二部分200a-2可以包括被壓到封裝基板上表面層110a的表面上的接觸表面，但是此接觸表面可以具有比第一部分200a-1低的粗糙度。因此，第二部分200a-2的接觸表面可以賦予封裝基板上表面層110a的表面粗糙度，其小於由第一部分200a-1賦予的粗糙度。

模具200a可以被定位於封裝基板110上方，使得模具200a的第一部分200a-1位於對應於第一粗糙區域110a-A1的封裝基板上表面層110a的區帶上方，並且模具200a的第二部分200a-2被定位於對應於第二粗糙區域110a-A2的封裝基板上表面層110a的區帶上方。然後將模具200a向下壓到封裝基板上表面層110a的表面上，使得第一部分200a-1粗糙化封裝基板上表面層110a的表面並形成第一粗糙區域100a-A1。

第2D圖的右側示出了使用電漿處理屏蔽遮罩200b進行粗糙化處理的第二種方法。電漿處理屏蔽遮罩200b可以包括對應於第一粗糙區域110a-A1的第一部分200b-1。電漿處理屏蔽遮罩200b也可以包括對應於第二粗糙區域110a-A2的第二部分 200b-2。

在進行粗糙化處理的第二種方法中，可以將電漿200-P(例如，去浮渣電漿)導向封裝基板上表面層110a。電漿處理屏蔽遮罩200b的第一部分200b-1可以允許電漿200-P到達封裝基板上表面層110a，從而形成第一粗糙區域110a-A1。電漿處理屏蔽遮罩200b的第二部分200b-2可以屏蔽封裝基板上表面層110a免受電漿200-P，從而形成第二粗糙區域110a-A2。

第2E圖是根據一個或多個實施例的包括具有複數個封裝基板區帶110R的面板250(例如，半導體晶圓)的示例性中間結構。第2D圖中描述的粗糙化處理可替代地應用於面板250以同時處理複數個封裝基板110。也就是說，面板250可被處理並隨後(沿著虛線)被分開以形成十六(16)個封裝基板110。

面板250可以經過上面關於第2D圖描述的兩種替代的粗糙化處理中的一種，以在十六(16)個封裝基板110的每一個中形成(例如，同時形成)第一粗糙區域110a-A1。第2E圖示出了進行粗糙化處理的第二種方法，但也可以使用第一種方法(例如，使用模具200a)。

如第2E圖所示，電漿處理屏蔽遮罩200b可以包括對應於每個封裝基板區帶110R中的第一粗糙區域110a-A1的複數個第一部分200b-1。電漿處理屏蔽遮罩200b也可以包括對應於每個封裝基板區帶110R中的第二粗糙區域110a-A2的複數個第二部分200b-2。

電漿200-P(例如，去浮渣電漿)可以被導向面板250。電漿處理屏蔽遮罩200b的第一部分200b-1可以允許電漿200-P到達封裝基板上表面層110a，從而在複數個封裝基板區帶110R的每一個中形成第一粗糙區域110a-A1。電漿處理屏蔽遮罩200b的第二部分200b-2可以屏蔽封裝基板上表面層110a免受電漿200-P，以保持原始(形成時)的粗糙度，從而在複數個封裝基板區帶110R的每一個中形成第二粗糙區域110a-A2。

第2F圖是根據一個或多個實施例的包括在粗糙化處理之後的封裝基板上表面層110a的示例性中間結構。如第2F圖所示，在粗糙化處理之後，封裝基板上表面層110a可以包括第一表面區域110a-A1以及第二表面區域110a-A2。在至少一實施例中，除了第一表面區域110a-A1可以具有第一表面粗糙度R1以及第二表面區域110a-A2可以具有小於第一表面粗糙度R1的第二表面粗糙度R2之外，第一表面區域110a-A1可以與第二表面區域110a-A2實質上相同(例如，相同厚度、相同材料等)。

第2G圖是根據一個或多個實施例的在封裝基板上接合墊114a的表面處理之後的示例性中間結構。如第2G圖所示，可以經由開口O_110a在封裝基板上接合墊114a的表面上進行表面處理。表面處理可在封裝基板上接合墊114a上形成接合墊表面層114S。表面處理可以包括例如浸錫處理、有機可焊性保護劑(organic solderability preservative,OSP)處理以及/或接合墊上焊料(solder-on-pad,SOP)處理。表面處理也可以包括化學鍍鎳鈀浸金(electroless nickel/electroless palladium/immersion gold,ENEPIG)處理。因此，接合墊表面層114S可以包括一層或多層金屬(例如，錫、鎳、鈀、金等)以及/或可以有助於提高相對於封裝基板上接合墊114a的焊點可靠性的其他材料。接合墊表面層114S的厚度可以使得接合墊表面層114S的上表面與第二表面區域110a-A2的上表面實質上共平面。

第2H圖示出了根據一個或多個實施例的中介層模組120可以安裝在封裝基板110上(例如，經由覆晶接合(FCB)製程)的中間結構的垂直剖面圖。如第2A圖所示，中介層模組120的C4凸塊121的接合部分可以被定位於形成在封裝基板上接合墊114a上的接合墊表面層114S上。接著可以加熱中間結構以將C4凸塊121的接合部分結合到接合墊表面層114S以及封裝基板上接合墊114a。

第2I圖示出根據一個或多個實施例的封裝底部填充劑層129可以形成在封裝基板110上的中間結構的垂直剖面圖。封裝底部填充劑層129可以由環氧樹脂基聚合材料形成。如第2I圖所示，可以在中介層模組120以及C4凸塊121下方以及周圍形成封裝底部填充劑層129，以將中介層模組120固定到封裝基板110。

封裝底部填充劑層129可以例如藉由毛細底部填充劑製程形成。在毛細底部填充劑製程中，可以將底部填充劑材料(例如，環氧樹脂)作為液體分配(例如，使用自動注射器設備)到第二粗糙區域110a-A2的外周邊P_110a-A2(例如，周緣)上。具體而言，液體底部填充劑材料可以分配在中介層模組120的一側或多側。毛細作用可以接著將液體底部填充劑材料拉向第二粗糙區域110a-A2的中心區帶並進入在中介層模組120與封裝基板110之間的空間(例如，微腔)。可以藉由與第一粗糙區域110a-A1的界面液體底部填充劑材料被限制擴散經過第二粗糙區域110a-A2的外周邊P_110a-A2。與當底部填充劑材料未均勻分佈時可能出現氣孔的典型半導體封裝不同，第二表面區域110a-A2的相對光滑的表面可因而有助於均勻分佈液體底部填充劑材料並且避免氣孔。

接著可以固化封裝底部填充劑材料以形成封裝底部填充劑層129。例如可以在約150℃的箱式烘箱中固化封裝底部填充劑材料約90分鐘以提供具有足夠剛度以及機械強度的封裝底部填充劑層129。

第2J圖示出根據一個或多個實施例的接著劑160可以被施加到封裝基板110的中間結構的垂直剖面圖。接著劑160可以包括例如矽膠接著劑或環氧樹脂接著劑。接著劑160可以位於封裝基板110上與加強環150的放置對應的位置處。具體而言，接著劑160可以形成為在中介層模組120的整個周緣的周圍的連續珠。接著劑160可以足以將加強環150牢固地接合到封裝基板110的量分配在封裝基板110的表面上。

第2K圖示出根據一個或多個實施例的加強環150可以附接到(例如，安裝在)封裝基板110的中間結構的垂直剖面圖。加強環150可以由金屬材料(例如，鋁)組成並且可以例如藉由使用電腦數值控制(computer numerical control,CNC)銑床進行銑削而形成。

具有中介層模組120的封裝基板110可以被放置在表面上並且加強環150下降到圍繞中介層模組120的封裝基板110上。加強環150接著可以與形成在封裝基板110上的接著劑160對準。接著可以藉由向下施加壓力到加強環150上而向下按壓加強環150，使得加強環150可以經由接著劑160而固定到封裝基板110。

或者，加強環150可放置在表面(例如，平坦表面)上，並且封裝基板110倒置並降低到加強環150上。也就是說，中介層模組120被插入到加強環150。接著可以藉由向下施加壓力到加強環150中而按壓封裝基板110以及中介層模組120，使得加強環150經由接著劑160而固定到封裝基板110。

可以將加強環150夾緊到封裝基板110一段時間，以允許接著劑160固化並在封裝基板110與加強環150之間形成牢固的接合。例如藉由使用熱夾模組而可以進行加強環150到封裝基板110的夾緊。熱夾模組可以施加橫跨加強環150的上表面的均勻的力。

第2L圖示出了根據一個或多個實施例的可以在封裝基板110上形成複數個焊球110c的中間結構的垂直剖面圖。複數個焊球110c可以經由封裝基板下表面層110b中的開口O_110b形成在下接合墊116a上。焊球110c例如可藉由電鍍製程形成。複數個焊球110c可以經由下鈍化層110b中的開口接觸下接合墊116a。焊球110c可以例如形成為位於加強環150下方以及中介層模組120下方。複數個焊球110c可以構成球柵陣列(BGA)，其可以允許半導體封裝100被牢固地安裝(例如，藉由表面安裝技術(surface mount technology,SMT))在諸如印刷電路板的基板上並且電耦合到基板。在一些實施例中，焊球110c可以在提供接著劑160或安裝中介層模組120之前形成。

第3圖是說明根據一個或多個實施例的製造半導體封裝100的方法的流程圖。操作310可以包括形成包括上表面層110a的封裝基板110。操作320可以包括處理上表面層110a，使得上表面層110a包括具有第一表面粗糙度R1的第一表面區域110a-A1、以及具有小於第一表面粗糙度R1的第二表面粗糙度R2的第二表面區域110a-A2。操作330可以包括在封裝基板110的上表面層110a的第二表面區域110a-A2中安裝中介層模組120。操作340可以包括將封裝底部填充劑材料129注入到具有小於第一表面粗糙度R1的第二表面粗糙度R2的第二表面區域110a-A2的外周邊上。

第4圖是根據一個或多個實施例的半導體封裝100的第一替代設計的水平剖面圖(沿著與第1A圖中所示的類似線段A-A’)。半導體封裝100的一些元件，包括中介層模組120、加強環150、以及封裝底部填充劑層129，在第4圖中未示出或僅由虛線示出以便於解釋。

如第4圖所示，在第一替代設計中，封裝基板上表面層110a可以包括複數個具有第二表面粗糙度R2的第二表面區域。第二表面區域可以包括第二表面區域110a-A2’、第二表面區域110a-A2”、第二表面區域110a-A2”’、以及第二表面區域110a-A2””。第二表面區域110a-A2’、110a-A2”、110a-A2”’、以及110a-A2””中的每一個可以包括凸塊接合區域，在此接合區域中介層模組120(由虛線示出)安裝到封裝基板110。

封裝基板上表面層110a也可以包括具有大於第二表面粗糙度R2的第一表面粗糙度R1的第一表面區域110a-A1。第一表面區域110a-A1可以在第二表面區域110a-A2’、110a-A2”、110a-A2”’、以及110a-A2””周圍以及之間形成。第一表面區域110a-A1可以在第二表面區域110a-A2’、110a-A2”、110a-A2”’、以及110a-A2””的每一個的整個外周邊周圍形成。

此外，封裝底部填充劑層129的外周邊P₁₂₉可以與第二表面區域110a-A2’的外周邊P_110a-A2’實質上共同延伸。封裝底部填充劑層129的外周邊P₁₂₉可以與第二表面區域110a-A2”的外周邊P_110a-A2”實質上共同延伸。封裝底部填充劑層129的外周邊P₁₂₉可以與第二表面區域110a-A2”’的外周邊P_{110a-A2”’}實質上共同延伸。封裝底部填充劑層129的外周邊P₁₂₉可以與第二表面區域110a-A2””的外周邊P_{110a-A2””}實質上共同延伸。

第5圖是根據一個或多個實施例的半導體封裝100的第二替代設計的垂直剖面圖。不同於第1A圖中的第二表面區域110a-A2的寬度(例如，在x方向以及/或y方向)可以大於中介層模組120的寬度的半導體封裝100，在第二替代設計中，第二表面區域110a-A2的寬度(例如，在x方向以及/或y方向)可以與中介層模組120的寬度實質上相同。因此，在第二替代設計中，封裝底部填充劑層129的外周邊P₁₂₉以及第二表面區域110a-A2的外周邊P_110a-A2兩者可以在z方向上與中介層模組120的外邊緣(例如，側壁)實質上對齊。

第6圖是根據一個或多個實施例的半導體封裝100的第三替代設計的垂直剖面圖。與第5圖中的第二個替代設計不同，在第三替代設計中，第二表面區域110a-A2的寬度(例如，在x方向以及/或y方向)可以小於中介層模組120的寬度。因此，在第三替代設計中，封裝底部填充劑層129的外周邊P₁₂₉以及/或第二表面區域110a-A2的外周邊P_110a-A2可以位於中介層模組120之下。也就是說，中介層模組120的外側壁(例如，邊緣)可以在封裝底部填充劑層129的外周邊P₁₂₉(例如，最外邊緣)以及/或第二表面區域110a-A2的外周P_110a-A2(例如，最外邊緣)之外(例如，在x方向以及/或y方向)。

第7A圖是根據一個或多個實施例的可以包括中介層模組720的半導體封裝100的垂直剖面圖。具體而言，第7A圖是包括中介層模組720的半導體封裝100沿第7B圖中的剖面線段B-B”的剖面圖。第7B圖是包括中介層模組720的半導體封裝100沿第7A圖中的剖面線段A-A”的水平剖面圖。應注意的是，半導體封裝100示於第7A圖，僅用於上下文。中介層模組720不必是半導體封裝的一部分並且可以與半導體封裝分離。

第7A圖至第7B圖中的中介層模組720可以類似於第1A圖至第1B圖中的中介層模組120，除了在第7A圖至第7B圖中，中介層上表面層122a(例如，阻焊層)可以包括第一表面區域122a-A1以及第二表面區域122a-A2。第一表面區域122a-A1以及第二表面區域122a-A2的結構以及功能可以分別與第1A圖至第1B圖中的第一表面區域110a-A1以及第二表面區域110a-A2的結構以及功能實質上相同。具體而言，第一表面區域122a-A1可以具有第一表面粗糙度R1。第二表面區域122a-A2可以具有小於第一表面粗糙度R1的第二表面粗糙度R2。在至少一實施例中，第一表面粗糙度R1可以是第二表面粗糙度R2的至少1.5倍。

第一表面區域122a-A1以及第二表面區域122a-A2也可以分別以與第一表面區域110a-A1以及第二表面區域110a-A2實質上相同的方式形成。也就是說，上述形成第一表面區域110a-A1以及第二表面區域110a-A2的方法(例如，見第2D圖至第2E圖)也可用於分別形成第一表面區域122a-A1以及第二表面區域122a-A2。此外，可以改變第四替代設計中的第二表面區域122a-A2的寬度(例如，在x方向以及/或y方向上)，以類似於可以改變第二表面區域110a-A2的寬度以在半導體封裝100的第二以及第三替代設計中限制封裝底部填充劑層129的寬度的方式(例如，見第5圖以及第6圖)，限制中介層底部填充劑層149的寬度。

中介層上表面層122a可以在專用區帶(例如，在安裝第一半導體裝置143以及第二半導體裝置144的區域中以及周圍的區帶)中包括混合表面粗糙度(例如，複數個不同的表面粗糙度值)。中介層上表面層122a的混合表面粗糙度可以增強中介層底部填充劑層149的品質。混合表面粗糙度可以藉由構建具有不同表面粗糙度值的區域以提供較佳的底部填充劑流動以及充填性能。具體而言，第二表面區域122a-A2可以包括凸塊接合區域(例如，微凸塊128連接到中介層上接合墊122e的區域)。第一表面區域122a-A1可以包括無構件接合區域(例如，沒有微凸塊128所在的區域)。應注意的是，雖然第7A圖中示出了僅一個第二表面區域122a-A2，但半導體封裝100可以包括任意數量的第二表面區域122a-A2。

中介層上表面層122a的混合表面粗糙度可以為半導體封裝100提供許多優點以及益處。例如，第二表面粗糙度R2(例如，光滑的表面粗糙度)可以為中介層底部填充劑層149的流動提供較佳的條件，這可以導致較少的流動條紋並降低中介層底部填充劑層149中的空隙的風險。再者，第二表面區域122a-A2(例如，凸塊接合區域)可以限制中介層底部填充劑層149的滲漏(例如，為底部填充劑流出區域(例如，滲漏)提供限制邊界)。也就是說，底部填充劑滲漏區域可以不延伸超過第二表面區域122a-A2的外周邊。

第二表面區域122a-A2的尺寸可以被控制在例如中介層上表面層122a的總表面區域的大約10%至中介層上表面層 122a的總表面區域的大約90%的範圍內。第二表面區域122a-A2的數量不受限制，只要此數量能夠在總表面區域中提供即可。

第7B圖是根據一個或多個實施例的中介層模組720沿第7A圖中的線段A-A”的水平剖面圖。中介層模組720的一些元件，包括模塑材料層127、中介層底部填充劑層149，可未示出以便於解釋。

如第7B圖所示，中介層模組720可以包括第7A圖中未示出的第三半導體裝置145以及第四半導體裝置146。第三半導體裝置145以及第四半導體裝置146可以類似於第一半導體裝置143以及第二半導體裝置144。

此外，中介層上表面層122a的第一表面區域122a-A1可以在中介層上表面層122a的第二表面區域122a-A2的整個外周邊P_122a-A2的周圍形成。第二表面區域122a-A2在x方向上的寬度可以大於第一半導體裝置143以及第二半導體裝置144在x方向上的組合寬度，並且大於第三半導體裝置145以及第四半導體裝置146在x方向上的組合寬度。第二表面區域122a-A2在y方向上的寬度也可以大於第一半導體裝置143以及第三半導體裝置145在y方向上的組合寬度，並且大於第二半導體裝置144以及第四半導體裝置146在y方向上的組合寬度。此外，中介層底部填充劑層149的外周邊P₁₄₉可以與第二表面區域122a-A2的外周邊P_122a-A2實質上共同延伸。

第8A圖是根據一個或多個實施例的半導體裝置 800的垂直剖面圖。具體而言，第8A圖是半導體裝置800沿第8B圖的B-B”剖面的垂直剖面圖。第8B圖是根據一個或多個實施例的半導體裝置800並且具體而言為印刷電路板(PCB)105的頂表面沿第8A圖中的線段A-A”的水平剖面圖。

半導體裝置800可以包括印刷電路板(PCB)105以及安裝在PCB105上的半導體封裝100。具體而言，PCB105可以包括PCB介電層101(例如，玻璃纖維、環氧樹脂等。)以及PCB介電層101上的複數個PCB接合墊104a。PCB接合墊104a可以類似於封裝基板上接合墊114a。可以在PCB接合墊104a上形成接合墊表面層104S(例如，一層或多層金屬(例如，錫、鎳、鈀、金等)以及/或其他材料)以提高焊點可靠性。

PCB介電層101也可以包括在PCB接合墊104a的周圍形成的PCB上表面層105a(例如，阻焊層)。PCB上表面層105a可以類似於封裝基板上表面層110a。具體而言，PCB上表面層105a可以包括具有第一表面粗糙度R1的第一表面區域105a-A1、以及具有小於第一表面粗糙度R1的第二表面粗糙度R2的第二表面區域105a-A2。在至少一實施例中，第一表面粗糙度R1可以是第二表面粗糙度R2的至少1.5倍。

半導體封裝100可以安裝在PCB105上，使得BGA的焊球110c可以連接到PCB接合墊104a以及接合墊表面層104S。PCB底部填充劑層109(例如，類似於封裝底部填充劑層129)可以形成在半導體封裝100與PCB105之間。

第一表面區域105a-A1以及第二表面區域105a-A2的結構以及功能可以分別與第1A圖至第1B圖中的第一表面區域110a-A1以及第二表面區域110a-A2的結構以及功能實質上相同。第一表面區域105a-A1以及第二表面區域105a-A2也可以分別以與第一表面區域110a-A1以及第二表面區域110a-A2實質上相同的方式形成。也就是說，上述形成第一表面區域110a-A1以及第二表面區域110a-A2的方法(例如，見第2D圖至第2E圖)也可用於分別形成第一表面區域105a-A1以及第二表面區域105a-A2。此外，可以改變第二表面區域105a-A2的寬度(例如，在x方向以及/或y方向上)，以類似於可以改變第二表面區域110a-A2的寬度以在半導體封裝100的第二以及第三替代設計中限制封裝底部填充劑層129的寬度的方式(例如，見第5圖以及第6圖)，限制PCB底部填充劑層109的寬度。

PCB上表面層105a可以在專用區帶(例如，在安裝半導體封裝100的區域中以及周圍的區帶)中包括混合表面粗糙度(例如，複數個不同的表面粗糙度值)。PCB上表面層105a的混合表面粗糙度可以增強PCB底部填充劑層109的品質。混合表面粗糙度可以藉由構建具有不同表面粗糙度值的區域以提供較佳的底部填充劑流動以及充填性能。具體而言，第二表面區域105a-A2可以包括凸塊接合區域(例如，BGA的焊球110c連接到PCB接合墊104a的區域)。第一表面區域105a-A1可以包括無構件接合區域(例如，沒有半導體封裝100所在的區域)。應注意的是，雖然第8A圖中示出了僅一個第二表面區域105a-A2，但半導體裝置800可以包括任意數量的第二表面區域105a-A2。

PCB上表面層105a的混合表面粗糙度可以為半導體封裝800提供許多優點以及益處。例如，第二表面粗糙度R2(例如，光滑的表面粗糙度)可以為PCB底部填充劑層109的流動提供較佳的條件，這可以導致較少的流動條紋並降低PCB底部填充劑層109中的空隙的風險。再者，第二表面區域105a-A2(例如，凸塊接合區域)可以限制PCB底部填充劑層109的滲漏。也就是說，底部填充劑滲漏區域可以不延伸超過第二表面區域105a-A2的外周邊。

第二表面區域105a-A2的尺寸可以被控制在例如PCB上表面層105a的總表面區域的大約10%至PCB上表面層105a的總表面區域的大約90%的範圍內。第二表面區域105a-A2的數量不受限制，只要此數量能夠在總表面區域中提供即可。

第8B圖是根據一個或多個實施例的半導體裝置800並且具體而言為印刷電路板(PCB)105的頂表面沿第8A圖中的線段A-A”的水平剖面圖。半導體封裝800的一些元件，包括中介層模組120、加強環150、以及PCB底部填充劑層109，在第8B圖中未示出或僅由虛線示出以便於解釋。

如第8B圖所示，PCB上表面層105a的第一表面區域105a-A1可以在PCB上表面層105a的第二表面區域105a-A2的整個外周邊P_105a-A2的周圍形成。第二表面區域105a-A2在x方向以及/或y方向上的寬度可以大於封裝基板110的寬度。此外，PCB底部填充劑層109的外周邊P₁₀₉可以與第二表面區域105a-A2的外周邊P_105a-A2實質上共同延伸。

參考第1A圖至第8B圖，半導體封裝100包括封裝基板110以及中介層模組120，封裝基板110包括上表面層110a，上表面層110a包括具有第一表面粗糙度R1的第一表面區域110a-A1、以及具有小於第一表面粗糙度R1的第二表面粗糙度R2的第二表面區域110a-A2。中介層模組120安裝在第二表面區域110a-A2中的封裝基板110的上表面層110a上。

在一些實施例中，第二表面區域110a-A2可以包括凸塊接合區域，凸塊接合區域包括複數個焊點121，用於電性連接中介層模組120到封裝基板110。在一些實施例中，第二表面區域110a-A2可以被第一表面區域110a-A1包圍。在一些實施例中，第一表面粗糙度R1可以大於第二表面粗糙度R2的1.5倍。在一些實施例中，上表面層110a可以包括阻焊(SR)層、聚苯並雙噁唑(PBO)層、或聚醯亞胺(PI)層。在一些實施例中，第二表面區域110a-A2可以包括複數個第二表面區域110a-A2，每個第二表面區域110a-A2被第一表面區域110a-A1包圍。在一些實施例中，第二表面區域110a-A2與上表面層110a的總表面區域的比值可以在0.10至0.90之間的範圍。在一些實施例中，半導體封裝100也可以包括在中介層模組120與封裝基板110之間的第二表面區域110a-A2上的封裝底部填充劑層129，其中封裝底部填充劑層129的最外邊緣P₁₂₉可以位於第二表面區域110a-A2的最外邊緣P_110a-A2。在一些實施例中，第二表面區域110a-A2的尺寸可大於中介層模組120的尺寸，使得封裝底部填充劑層129延伸超過中介層模組120的最外邊緣至第二表面區域110a-A2的最外邊緣P_110a-A2。在一些實施例中，第二表面區域110a-A2的尺寸可以與中介層模組120的尺寸實質上相同，使得封裝底部填充劑層129的最外邊緣P₁₂₉可以與中介層模組120的最外邊緣實質上對齊。在一些實施例中，第二表面區域110a-A2的尺寸可以小於中介層模組120的尺寸，使得中介層模組120的最外邊緣延伸超過封裝底部填充劑層129的最外邊緣P₁₂₉。

參考第1A圖至第8B圖，形成半導體封裝100的方法可以包括形成包括上表面層110a的封裝基板110、處理上表面層110a使得上表面層110a包括具有第一表面粗糙度R1的第一表面區域110a-A1以及具有小於第一表面粗糙度R1的第二表面粗糙度R2的第二表面區域110a-A2、以及安裝中介層模組120在封裝基板110的上表面層110a的第二表面區域110a-A2中。

在一些實施例中，形成封裝基板110可以包括形成上表面層110a在封裝基板110的晶片側表面上，並且其中處理上表面層110a可以包括粗糙化上表面層110a以形成第一表面區域110a-A1。在一些實施例中，上表面層110a的粗糙化可以包括電漿處理上表面層以形成第一表面區域110a-A1、或將模具200a壓到上表面層110a上以形成第一表面區域110a-A1中的一種。在一些實施例中，方法也可以更包括形成封裝底部填充劑層129在中介層模組120與封裝基板110之間的第二表面區域110a-A2上，其中封裝底部填充劑層129的最外邊緣P₁₂₉可以位於第二表面區域110a-A2的最外邊緣P_110a-A2。

參考第1A圖至第8B圖，中介層模組720可以包括中介層122以及半導體裝置143、144、145、146，中介層122包括上表面層122a，上表面層122a包括具有第一表面粗糙度R1的第一表面區域122a-A1以及具有小於第一表面粗糙度R1的第二表面粗糙度R2的第二表面區域122a-A2。半導體裝置143、144、145、146安裝在中介層122的上表面層122a的第二表面區域122a-A2中。

在一些實施例中，第二表面區域122a-A2可以包括凸塊接合區域，凸塊接合區域包括複數個焊點128，用於電性連接半導體裝置143、144、145、146到中介層122。在一些實施例中，第二表面區域122a-A2可以被第一表面區域122a-A1包圍。在一些實施例中，第一表面粗糙度R1可以大於第二表面粗糙度R2的1.5倍。在一些實施例中，第二表面區域122a-A2與上表面層122a的總表面區域的比值可以在0.10至0.90的範圍內。在一些實施例中，中介層模組720也可以更包括在半導體裝置143、144、145、146與中介層122之間的第二表面區域122a-A2上的中介層底部填充劑層149，其中中介層底部填充劑層149的最外邊緣P149可以位於第二表面區域122a-A2的最外邊緣P_122a-A2。

在一些實施例中，一種半導體封裝，包括封裝基板以及中介層模組。封裝基板包括上表面層，包括具有第一表面粗糙度的一第一表面區域、以及具有小於第一表面粗糙度的第二表面粗糙度的第二表面區域。中介層模組安裝在第二表面區域中的封裝基板的上表面層上。在一些實施例中，第二表面區域包括凸塊接合區域，凸塊接合區域包括用於電性連接中介層模組到封裝基板的複數個焊點。在一些實施例中，第二表面區域被第一表面區域包圍，並且第一表面粗糙度大於第二表面粗糙度的1.5倍。在一些實施例中，上表面層包括阻焊層(SR)、聚苯並雙噁唑(PBO)層、或聚醯亞胺(PI)層之一。在一些實施例中，第二表面區域包括複數個第二表面區域，每個第二表面區域被第一表面區域包圍。在一些實施例中，第二表面區域與上表面層的總表面區域之比值在0.10至0.90的範圍內。在一些實施例中，半導體封裝更包括封裝底部填充劑層，在中介層模組與封裝基板之間的第二表面區域上，其中封裝底部填充劑層的最外邊緣位於第二表面區域的最外邊緣。在一些實施例中，第二表面區域的尺寸大於該中介層模組的尺寸，使得封裝底部填充劑層延伸超過中介層模組的最外邊緣至第二表面區域的最外邊緣。在一些實施例中，第二表面區域的尺寸與中介層模組的尺寸實質上相同，使得封裝底部填充劑層的最外邊緣與中介層模組的最外邊緣實質上對準。在一些實施例中，第二表面區域的尺寸小於中介層模組的尺寸，使得中介層模組的最外邊緣延伸超過封裝底部填充劑層的最外邊緣。

在一些實施例中，一種形成半導體封裝的方法，包括形成包括上表面層的封裝基板、處理上表面層以提供具有第一表面粗糙度的第一表面區域以及具有小於第一表面粗糙度的第二表面粗糙度的第二表面區域、以及安裝中介層模組在封裝基板的上表面層的第二表面區域中。在一些實施例中，形成封裝基板包括在封裝基板的一晶片側表面上形成上表面層，處理上表面層包括粗糙化上表面層以形成第一表面區域。在一些實施例中，粗糙化上表面層包括電漿處理上表面層以形成第一表面區域、或將模具壓到上表面層上以形成第一表面區域中之一。在一些實施例中，形成半導體封裝的方法更包括在中介層模組與封裝基板之間的第二表面區域上形成封裝底部填充劑層，封裝底部填充劑層的最外邊緣位於第二表面區域的最外邊緣。

在一些實施例中，一種中介層模組，包括中介層以及半導體裝置，中介層包括上表面層，上表面層包括具有第一表面粗糙度的第一表面區域、以及具有小於第一表面粗糙度的第二表面粗糙度的第二表面區域。半導體裝置安裝在中介層的上表面層的第二表面區域中。在一些實施例中，第二表面區域包括凸塊接合區域，凸塊接合區域包括用於電性連接半導體裝置到中介層的複數個焊點。在一些實施例中，第二表面區域被第一表面區域包圍。在一些實施例中，第一表面粗糙度大於第二表面粗糙度的1.5倍。在一些實施例中，第二表面區域與上表面層的總表面區域之比值在0.10至0.90的範圍內。在一些實施例中，中介層模組更包括中介層底部填充劑層，中介層底部填充劑層在半導體裝置與中介層之間的第二表面區域上，其中中介層底部填充劑層的最外邊緣位於第二表面區域的最外邊緣。

以上概述數個實施例之特徵，使得本技術領域中具有通常知識者可更佳地理解本揭露之各方面。本技術領域中具有通常知識者應理解的是，可輕易地使用本揭露作為設計或修改其他製程以及結構的基礎，以實現在此介紹的實施例之相同目的及/或達成相同優點。本技術領域中具有通常知識者亦應理解的是，這樣的等同配置並不背離本揭露之精神以及範疇，且在不背離本揭露之精神以及範疇的情形下，可對本揭露進行各種改變、替換以及更改。

100:半導體封裝 110:封裝基板 110a:封裝基板上表面層 110a-A1:第一表面區域 110a-A2:第二表面區域 110b:封裝基板下表面層 110c:焊球 112:核心 112a:通孔 114:封裝基板上介電層 114a:封裝基板上接合墊 114b:金屬內連線結構 114S:接合墊表面層 116:封裝基板下介電層 116a:封裝基板下接合墊/下接合墊 116b:金屬內連線結構 120:中介層模組 121:C4凸塊/焊點 122:中介層 122a:中介層上表面層 122b:中介層下表面層 122c:中介層下接合墊 122d:金屬內連線結構 122e:中介層上接合墊 122S:接合墊表面層 127:模塑材料層 128:微凸塊/焊點 129:封裝底部填充劑層 143:第一半導體晶粒/第一半導體裝置/半導體裝置 144:第二半導體晶粒/第二半導體裝置/半導體裝置 149:中介層底部填充劑層 150:加強環 150a:內邊緣 150b:外邊緣 160:接著劑

Claims

一種半導體封裝，包括：一封裝基板，包括一上表面層，該上表面層包括：一第一表面區域，具有一第一表面粗糙度；一第二表面區域，具有小於該第一表面粗糙度的一第二表面粗糙度；一中介層模組，安裝在該第二表面區域中的該封裝基板的該上表面層上；以及一封裝底部填充劑層，在該中介層模組與該封裝基板之間的該第二表面區域上，其中該封裝底部填充劑層的一最外邊緣位於該第二表面區域的一最外邊緣，其中該第二表面區域的一寬度小於或等於該中介層模組的一寬度。
如請求項1之半導體封裝，其中該第二表面區域包括一凸塊接合區域，該凸塊接合區域包括用於電性連接該中介層模組到該封裝基板的複數個焊點。
如請求項1之半導體封裝，其中該第二表面區域包括複數個第二表面區域，每個第二表面區域被該第一表面區域包圍。
如請求項1之半導體封裝，其中在與該寬度垂直的一方向上，該第二表面區域的一尺寸大於該中介層模組的一尺寸，使得該封裝底部填充劑層延伸超過該中介層模組的一最外邊緣至該第二表面區域的該最外邊緣。
如請求項1之半導體封裝，其中在與該寬度垂直的一方向上，該第二表面區域的一尺寸與該中介層模組的一尺寸實質上相同，使得該封裝底部填充劑層的該最外邊緣與該中介層模組的一最外邊緣實質上對準。
如請求項1之半導體封裝，其中在與該寬度垂直的一方向上，該第二表面區域的一尺寸小於該中介層模組的一尺寸，使得該中介層模組的一最外邊緣延伸超過該封裝底部填充劑層的該最外邊緣。
一種形成半導體封裝的方法，包括：形成一封裝基板，該封裝基板包括一上表面層；處理該上表面層以提供具有一第一表面粗糙度的一第一表面區域以及具有小於該第一表面粗糙度的一第二表面粗糙度的一第二表面區域；以及在該封裝基板的該上表面層的該第二表面區域安裝一中介層模組，其中在該中介層模組與該封裝基板之間的該第二表面區域上具有一封裝底部填充劑層，其中該封裝底部填充劑層的一最外邊緣位於該第二表面區域的一最外邊緣，其中該第二表面區域的一寬度小於或等於該中介層模組的一寬度。
一種半導體封裝，係為如請求項1至6中之任一半導體封裝，其中該中介層模組，包括：一中介層，包括一上表面層，該上表面層包括：一第一表面區域，具有一第一表面粗糙度；以及一第二表面區域，具有小於該中介層的該上表面層的該第一表面粗糙度的一第二表面粗糙度；以及一半導體裝置，安裝在該中介層的該上表面層的該第二表面區域中。
如請求項8之半導體封裝，其中該上表面層的第一表面粗糙度大於該上表面層的該第二表面粗糙度的1.5倍。