[go: up one dir, main page]

TWI899450B - 磁性記憶裝置及磁性記憶裝置之製造方法 - Google Patents

磁性記憶裝置及磁性記憶裝置之製造方法

Info

Publication number
TWI899450B
TWI899450B TW111108057A TW111108057A TWI899450B TW I899450 B TWI899450 B TW I899450B TW 111108057 A TW111108057 A TW 111108057A TW 111108057 A TW111108057 A TW 111108057A TW I899450 B TWI899450 B TW I899450B
Authority
TW
Taiwan
Prior art keywords
conductor
insulator
ferromagnetic layer
upper electrode
aforementioned
Prior art date
Application number
TW111108057A
Other languages
English (en)
Other versions
TW202236622A (zh
Inventor
秋山直紀
吉野健一
Original Assignee
日商鎧俠股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商鎧俠股份有限公司 filed Critical 日商鎧俠股份有限公司
Publication of TW202236622A publication Critical patent/TW202236622A/zh
Application granted granted Critical
Publication of TWI899450B publication Critical patent/TWI899450B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1657—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Materials of the active region

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本發明之實施形態提供一種抑制磁性特性劣化之磁性記憶裝置。 一實施形態之磁性記憶裝置具備：第1導電體、第1導電體之上表面上之可變電阻材料、可變電阻材料之上表面上之第2導電體、第2導電體之上表面上之氮化物以外之第1絕緣體、第1絕緣體之上表面上之磁阻效應元件、及位於第1絕緣體之側面上且遍及第2導電體之側面上與磁阻效應元件之側面上的第3導電體。

Description

磁性記憶裝置及磁性記憶裝置之製造方法
實施形態大致關於一種磁性記憶裝置。
作為記憶裝置之一種，業已知悉磁性記憶裝置。磁性記憶裝置使用包含發揮磁阻效應之元件的記憶胞來記憶資料。為了提高磁性記憶裝置之特性，而較理想為抑制記憶胞之磁性特性之劣化。
本發明所欲解決之問題在於提供一種抑制磁性特性之劣化之磁性記憶裝置。
一實施形態之磁性記憶裝置具備：第1導電體、上述第1導電體之上表面上之可變電阻材料、上述可變電阻材料之上表面上之第2導電體、上述第2導電體之上表面上之氮化物以外之第1絕緣體、上述第1絕緣體之上表面上之磁阻效應元件、及位於上述第1絕緣體之側面上且遍及於上述第2導電體之側面上與上述磁阻效應元件之側面上的第3導電體。
1:磁性記憶裝置
2:記憶體控制器
11:記憶胞陣列
12:輸入輸出電路
13:控制電路
14:列選擇電路
15:行選擇電路
16:寫入電路
17:讀出電路
21,22:導電體
23:層間絕緣體
24,24A:下部電極
25,25A:可變電阻材料
26,26A,26b,26bA:上部電極
26AE:上部電極之部分
26B:上部電極之下部
26T:上部電極之上部
28,28A,28B,28b,28bA:絕緣體
31,31A,31B:鐵磁性層
32,32A,32B:絕緣層
33,33A,33B:鐵磁性層
35,35A,35B:硬遮罩
35A1:開口
41:導電體
45:導電體
ADD:位址信號
BL,BL<0>~BL<N>:位元線
CMD:指令
CNT:控制信號
DAT:資料/寫入資料/讀出資料
MC,MCA,MCA<0,0>~MCA<0,N>,MCA<1,0>~MCA<1,N>,MCA<M,0>~MCA<M,N>,MCB,MCB<0,0>~MCB<0,N>,MCB<1,0>~MCB<1,N>,MCB<M,0>~MCB<M,N>,MCb:記憶胞
SE,SEA,SEA<0,0>,SEB,SEB<0,0>,SEb:選擇器
VR,VRA,VRA<0,0>,VRB,VRB<0,0>:磁阻效應元件
WL,WLA<0>~WLA<M>,WLB<0>~WLB<M>:字元線
x,y,z:軸
圖1顯示第1實施形態之磁性記憶裝置之功能方塊圖及相關聯之要素。
圖2係第1實施形態之記憶胞陣列之電路圖。
圖3顯示第1實施形態之記憶胞陣列之一部分之剖面之構造。
圖4顯示第1實施形態之記憶胞陣列之一部分之剖面之構造。
圖5顯示第1實施形態之記憶胞之構造之例之剖面。
圖6顯示第1實施形態之記憶胞之構造之製造步驟之間之一狀態。
圖7顯示圖6後續之狀態。
圖8顯示圖7後續之狀態。
圖9顯示第2實施形態之記憶胞之構造之例之剖面。
圖10顯示第2實施形態之記憶胞之構造之製造步驟之間之一狀態。
圖11顯示圖10後續之狀態。
圖12顯示圖11後續之狀態。
以下，參照圖式記述實施形態。於以下之記述中，具有大致同一功能及構成之構成要素有時賦予同一參考符號，且省略重複之說明。
圖式係示意性圖式，厚度與平面尺寸之關係、各層之厚度之比率等可能與現實不同。於圖式相互間亦可能包含彼此之尺寸之關係或比率不同之部分。
於本說明書及申請專利範圍中，某一第1要素「連接」於另一第2要素包含第1要素直接或始終或是選擇性地經由為導電性之要素連接於第2要素。
以下，利用xyz正交座標系，記述實施形態。
1.第1實施形態
1.1.構造(構成)
1.1.1.整體之構造
圖1顯示第1實施形態之磁性記憶裝置之功能方塊圖。如圖1所示，磁性記憶裝置1係由記憶體控制器2控制。磁性記憶裝置1包含：記憶胞陣列11、輸入輸出電路12、控制電路13、列選擇電路14、行選擇電路15、寫入電路16、及讀出電路17。
記憶胞陣列11包含：複數個記憶胞MC、複數條字元線WL、及複數條位元線BL。記憶胞MC可非揮發地記憶資料。各記憶胞MC與1條字元線WL及1條位元線BL連接。字元線WL與列(Row)建立關聯。位元線BL與行(Column)建立關聯。藉由1列之選擇及1行之選擇，而特定1個記憶胞MC。
輸入輸出電路12自記憶體控制器2接收控制信號CNT、指令CMD、位址信號ADD、資料(寫入資料)DAT。輸入輸出電路12朝記憶體控制器2發送資料(讀出資料)DAT。
列選擇電路14自輸入輸出電路12接收位址信號ADD，將與藉由接收到之位址信號ADD而特定出之列建立關聯之1條字元線WL設為被選擇之狀態。
行選擇電路15自輸入輸出電路12接收位址信號ADD，將與藉由接收到之位址信號ADD而特定出之行建立關聯之複數條位元線BL設為被選擇之狀態。
控制電路13自輸入輸出電路12接收控制信號CNT及指令CMD。控制電路13基於由控制信號CNT指示之控制及指令CMD，控制寫入電路16及讀出電路17。具體而言，控制電路13於資料向記憶胞陣列11寫入之期間，將資料寫入所使用之電壓供給至寫入電路16。又，控制電路13於資料自記憶胞陣列11讀出之期間，將資料讀出所使用之電壓供給至讀 出電路17。
寫入電路16自輸入輸出電路12接收寫入資料DAT，基於控制電路13之控制及寫入資料DAT，將資料寫入所使用之電壓供給至行選擇電路15。
讀出電路17基於控制電路13之控制，使用資料讀出所使用之電壓，算出由記憶胞MC保存之資料。所算出之資料作為讀出資料DAT被供給至輸入輸出電路12。讀出電路17包含感測放大器。
1.1.2.記憶胞陣列之電路構成
圖2係第1實施形態之記憶胞陣列11之電路圖。如圖2所示，記憶胞陣列11包含M+1(M為自然數)條字元線WLA(WLA<0>、WLA<1>、…、WLA<M>)及M+1條字元線WLB(WLB<0>、WLB<1>、…、WLB<M>)。記憶胞陣列11又包含N+1(N為自然數)條位元線BL(BL<0>、BL<1>、…、BL<N>)。
各記憶胞MC(MCA及MCB)具有第1節點及第2節點。各記憶胞MC於第1節點處與1條字元線WL連接，於第2節點處與1條位元線BL連接。更具體而言，記憶胞MCA針對α為0以上M以下之整數之全部情況及β為0以上N以下之整數之全部情況之全部組合，包含記憶胞MCA<α,β>，記憶胞MCA<α,β>連接於字元線WLA<α>與位元線BL<β>之間。同樣，記憶胞MCB針對α為0以上M以下之整數之全部情況及β為0以上N以下之整數之全部情況之全部組合，包含記憶胞MCB<α,β>，記憶胞MCB<α,β>連接於字元線WLB<α>與位元線BL<β>之間。
各記憶胞MC包含1個磁阻效應元件VR(VRA或VRB)及1個 選擇器SE(SEA或SEB)。更具體而言，針對α為0以上M以下之整數之全部情況及β為0以上N以下之整數之全部情況之全部組合，記憶胞MCA<α,β>包含磁阻效應元件VRA<α,β>及選擇器SEA<α,β>。進而，針對α為0以上M以下全部情況及β為0以上N以下之整數之全部情況之全部組合，記憶胞MCB<α,β>包含磁阻效應元件VRB<α,β>及選擇器SEB<α,β>。
於各記憶胞MC中，磁阻效應元件VR與選擇器SE串聯連接。磁阻效應元件VR與1條字元線WL連接，選擇器SE與1條位元線BL連接。
磁阻效應元件VR可於低電阻之狀態與高電阻之狀態之間切換。磁阻效應元件VR可利用2個電阻狀態之不同，記憶1位元之資料。
選擇器SE可為如例如以下記述之開關元件。開關元件具有2個端子，於在2端子間於第1方向施加未達第1臨限值之電壓之情形下，該開關元件為高電阻狀態、例如電性非導通狀態(為關斷狀態)。另一方面，於在2端子間於第1方向施加第1臨限值以上之電壓之情形下，該開關元件為低電阻狀態、例如電性導通狀態(為導通狀態)。開關元件進一步針對與第1方向相反之第2方向亦具有如此之與基於在第1方向施加之電壓之大小的高電阻狀態及低電阻狀態之間之切換之功能相同之功能。亦即，開關元件為雙向開關元件。藉由開關元件之導通或關斷，而可控制有無電流向與該開關元件連接之磁阻效應元件VR之供給、亦即該磁阻效應元件VR之選擇或非選擇。
1.1.3.記憶胞陣列之構造
圖3及圖4顯示第1實施形態之記憶胞陣列11之一部分之剖面之構造。圖3顯示沿著xz面之剖面，圖4顯示沿著yz面之剖面。
如圖3及圖4所示，於半導體基板(未圖示)之上方設置有複數個導電體21。導電體21沿著y軸延伸，且沿著x軸排列。各導電體21作為1條字元線WL發揮功能。
各導電體21於上表面上與複數個記憶胞MCB各者之底面連接。記憶胞MCB於xy面中具有例如圓形狀。記憶胞MCB於各導電體21上沿著y軸排列，藉由如此之配置，而記憶胞MCB於xy面中矩陣狀排列。各記憶胞MCB包含作為選擇器SEB發揮功能之構造、及作為磁阻效應元件VRB發揮功能之構造。作為選擇器SEB發揮功能之構造及作為磁阻效應元件VRB發揮功能之構造各自如後述般包含1個或複數個層。
於記憶胞MCB之上方設置有複數個導電體22。導電體22沿著x軸延伸，且沿著y軸排列。各導電體22於底面中與沿著x軸排列之複數個記憶胞MCB各者之上表面相接。各導電體22作為1條位元線BL發揮功能。
各導電體22於上表面中與複數個記憶胞MCA各者之底面連接。記憶胞MCA於xy面中具有例如圓形狀。記憶胞MCA於各導電體22上沿著x軸排列，藉由如此之配置，而記憶胞MCA於xy面中矩陣狀排列。各記憶胞MCA包含作為選擇器SEA發揮功能之構造、及作為磁阻效應元件VRA發揮功能之構造。作為選擇器SEA發揮功能之構造及作為磁阻效應元件VRA發揮功能之構造各自如後述般包含1個或複數個層。
於沿著y軸排列之複數個記憶胞MCA各者之上表面上設置有進一步之導電體21。
1.1.4.記憶胞之構造
圖5顯示第1實施形態之記憶胞之構造之例之剖面。圖5顯示導電體22位處之層、及自該層至沿著z軸靠上1層之導電體21位處之層之構造。亦即，圖5所示之記憶胞MC相當於記憶胞MCA。
如圖5所示，於未圖示之半導體基板之上方設置有層間絕緣體23。於層間絕緣體23中設置有導電體22。記憶胞MC位於各導電體22之上表面上。各記憶胞MC包含選擇器SE、絕緣體28、磁阻效應元件VR、硬遮罩35、及導電體41。記憶胞MC亦可包含進一步之層。
各選擇器SE位於1個導電體22之上表面上，於側面中為錐形狀。各選擇器SE例如可具有圓錐台之形狀。於選擇器SE具有圓錐台之形狀之情形下，選擇器SE之在與圖5所示之剖面不同之剖面中之構造與在圖5中顯示且以下所記述之構造相同。
選擇器SE包含下部電極24、可變電阻材料(可變電阻材料層)25、及上部電極26。
下部電極24位於導電體22之上表面上，例如包含氮(N)及鈦(Ti)，或由TiN實質上構成。於本說明書及專利申請範圍中，包含「實質上」之「實質上構成」或「實質上成為」及同種之記載，意指容許「實質上構成」之要素包含非意圖之雜質。
可變電阻材料25為例如2端子間開關元件，2端子中之第1端子為可變電阻材料25之上表面及底面之一者，2端子中之第2端子為可變電阻材料25之上表面及底面之另一者。於施加於2端子間之電壓為臨限值以下之情形下，該開關元件為「高電阻」狀態、例如電性非導通狀態。 於施加於2端子間之電壓為臨限值以上之情形下，開關元件為「低電阻」狀態、例如電性導通狀態。可變電阻材料25係由包含絕緣體之材料形成，且含有藉由離子注入而導入之摻雜劑。絕緣體例如包含氧化物，包含SiO2或由SiO2實質上構成之材料。摻雜劑例如包含砷(As)、鍺(Ge)。
上部電極26位於可變電阻材料25之上表面上，例如包含氮(N)及鈦(Ti)，或包含氮化鈦(TiN)、鋁(Al)、鉭(Ta)、鎢(W)、銅(Cu)、及碳(C)之1種以上，抑或由TiN、Al、Ta、W、Cu、及C之1種以上實質上構成。上部電極26由包含下端之下部26B及包含上端之上部26T構成。上部電極26於側面中之下部26B與上部26T之邊界中為階梯狀。亦即，上部26T之側面不位於下部26B之側面之延長線上。換言之，下部26B之上端、亦即下部26B與上部26T之邊界之面積大於上部26T之上端、亦即上部26T與絕緣體28之邊界之面積。
絕緣體28位於各上部電極26之上表面上。各絕緣體28包含氮化物以外之材料，或由氮化物以外之材料實質上構成。各絕緣體28於側面中為錐形狀。各絕緣體28例如可具有圓錐台之形狀。於絕緣體28具有圓錐台之形狀之情形下，絕緣體28之在與圖5所示之剖面不同之剖面中之構造與在圖5中顯示且以下所記述之構造相同。
絕緣體28意圖擴大上部電極26、與絕緣體28之上方之絕緣層32之間隔。亦即，絕緣層32根據後述之理由，謀求與上部電極26充分離開，以達成該目的之方式決定絕緣體28之厚度(沿著z軸之尺寸)。除了絕緣體28以外，如後述般，鐵磁性層31亦位於上部電極26與絕緣層32之間。因而，絕緣體28具有與上部電極26與鐵磁性層31之間之較理想之間隔跟鐵磁性層31之厚度之差相等之大小之厚度。
1個磁阻效應元件VR位於各絕緣體28之上表面上。磁阻效應元件VR於側面中為錐形狀。各磁阻效應元件VR例如可具有圓錐台之形狀。於磁阻效應元件VR具有圓錐台之形狀之情形下，磁阻效應元件VR之在與圖5所示之剖面不同之剖面中之構造與在圖5中顯示且以下所記述之構造相同。例如，各磁阻效應元件VR之側面與絕緣體28之側面連接。
各磁阻效應元件VR示出穿隧磁阻效應，例如係包含磁性穿隧接面(Magnetic Tunnel Junction；MTJ)之元件(MTJ元件)。以下之記述及圖式基於磁阻效應元件VR為MTJ元件之例。
具體而言，磁阻效應元件VR包含鐵磁性層31、絕緣層32、及鐵磁性層33。作為例子，如圖5所示，絕緣層32位於鐵磁性層31之上表面上，鐵磁性層33位於絕緣層32之上表面上。
鐵磁性層31具有沿著貫穿鐵磁性層31、絕緣層32、及鐵磁性層33之界面之方向之易磁化軸，具有例如相對於界面為45°以上90°以下之角度之易磁化軸，具有例如沿著與界面正交之方向之易磁化軸。意圖使鐵磁性層31之磁化之方向即便因在磁性記憶裝置1之資料之讀出及寫入亦不變。鐵磁性層31可作為所謂之參考層發揮功能。鐵磁性層31可包含複數個層。
絕緣層32例如包含氧及鎂，或由MgO實質上構成，作為所謂之穿隧障壁發揮功能。
鐵磁性層33例如包含鈷、鐵及硼(boron)、或硼及鐵，或由CoFeB或FeB實質上構成。鐵磁性層33具有沿著貫穿鐵磁性層31、絕緣層32、及鐵磁性層33之界面之方向之易磁化軸，具有例如相對於界面為45°以上90°以下之角度之易磁化軸，具有例如沿著與界面正交之方向之易磁 化軸。鐵磁性層33之磁化之方向因資料寫入而可變，鐵磁性層33可作為所謂之記憶層發揮功能。
若鐵磁性層33之磁化之方向與鐵磁性層31之磁化之方向平行，則磁阻效應元件VR具有某一低電阻。若鐵磁性層33之磁化之方向與鐵磁性層31之磁化之方向反平行，則磁阻效應元件VR具有較鐵磁性層31與33之磁化之方向為反平行之情形之電阻為高之電阻。
當自鐵磁性層33向鐵磁性層31流通某一大小之寫入電流時，鐵磁性層33之磁化之方向與鐵磁性層31之磁化之方向成為平行。另一方面，當自鐵磁性層31向鐵磁性層33流通另一某一大小之寫入電流時，鐵磁性層33之磁化之方向與鐵磁性層31之磁化之方向為反平行。
硬遮罩35位於磁阻效應元件VR之上表面上、例如鐵磁性層33之上表面上。硬遮罩35包含導電體，例如包含TiN，或由TiN實質上構成。
導電體41包含與上部電極26之材料相同之材料，或由與上部電極26之材料相同之材料實質上構成。導電體41如後述般包含自上部電極26之一部分去除之材料。導電體41覆蓋絕緣體28之側面之整體。
導電體41於包含下端之下部中，與上部電極26之側面局部相接，例如局部覆蓋上部電極26之側面。亦即，導電體41與上部電極26之上部26T之側面相接，例如覆蓋上部電極26之上部26T之側面。導電體41又於下部中與上部電極26之下部26B之上表面相接。例如，導電體41之側面於導電體41之下部中，與選擇器SE之側面、尤其是上部電極26之側面連續。
導電體41可於下部中覆蓋上部電極26之側面之整體。惟， 導電體41必須不與可變電阻材料25相接。為了於磁性記憶裝置1之製造之過程中防止導電體41非意圖地與可變電阻材料25相接，而導電體41之下端可與可變電阻材料25之上端充分離開。例如，導電體41之下端可與可變電阻材料25之上端離開超過上部電極26之厚度之一半之尺寸的尺寸。亦即，導電體41之下端位於較上部電極26之z方向上之中間之位置沿著z軸更為上側。
另一方面，導電體41對於上部電極26提供於絕緣體28中迂回之電流路徑。因而，為了抑制對於流入上部電極26之電流及自上部電極26流出之電流的電阻，而可增大導電體41與上部電極26接觸之面積。導電體41之下端越接近上部電極26之下端，接觸面積越大。因此，可基於接觸面積之確保、及導電體41與可變電阻材料25之間之距離之確保之2個要素之平衡，決定導電體41之下端之位置。
導電體41又於包含上端之上部中，與鐵磁性層31之側面局部相接，例如，局部覆蓋鐵磁性層31之側面。亦即，導電體41於包含上端之上部，與鐵磁性層31之側面中之包含下端之部分相接，且例如覆蓋鐵磁性層31之側面中之包含下端之部分。
導電體41對於鐵磁性層31提供於絕緣體28中迂回之電流路徑。因而，為了抑制對於流入鐵磁性層31之電流及自鐵磁性層31流出之電流的電阻，可增大導電體41與鐵磁性層31之接觸面積。導電體41之上端越接近鐵磁性層31之上端，接觸面積越大。
另一方面，導電體41之材料會因與磁阻效應元件VR中之鐵磁性層相接，而有可能使附著導電體41之材料之鐵磁性層之磁性特性劣化。如上述般，導電體41之材料包含與上部電極26之材料相同之材料。 因此，上部電極26之材料會因與磁阻效應元件VR中之鐵磁性層相接，而有可能使附著上部電極26之材料之鐵磁性層之磁性特性劣化。因而，有時期望抑制導電體41附著於鐵磁性層31之側面。因此，可基於導電體41與鐵磁性層31之界面之電阻之大小、與由導電體41之材料所致之鐵磁性層31之磁性特性之劣化程度之2個要素之平衡，而決定導電體41之上端之位置。
導電體41遍及上部電極26與鐵磁性層31而延伸，因此，導電體41可作為上部電極26與鐵磁性層31之間之電流路徑發揮功能。
圖5所示之磁性記憶裝置1之構造中之未設置要素之區域，可設置層間絕緣體。進而，可設置覆蓋記憶胞MC之表面之絕緣體。
1.2.製造方法
圖6~圖8依序顯示第1實施形態之磁性記憶裝置之一部分之製造步驟之間之狀態。圖6~圖8顯示與圖5所示之剖面相同之剖面。
如圖6所示，形成導電體22、層間絕緣體23、下部電極24A、可變電阻材料25A、上部電極26A、絕緣體28A、鐵磁性層31A、絕緣層32A、鐵磁性層33A、及硬遮罩35A。亦即，於層間絕緣體23中形成複數個導電體22。其次，於層間絕緣體23之上表面及導電體22之上表面上，依序沈積下部電極24A、可變電阻材料25A、上部電極26A、絕緣體28A、鐵磁性層31A、絕緣層32A、鐵磁性層33A、及硬遮罩35A。沈積之方法之例包含化學氣相沈積(Chemical Vapor Deposition；CVD)、及濺鍍。下部電極24A、可變電阻材料25A、上部電極26A、絕緣體28A、鐵磁性層31A、絕緣層32A、及鐵磁性層33A係藉由後續之步驟，分別成形 為下部電極24、可變電阻材料25、上部電極26、絕緣體28、鐵磁性層31、絕緣層32、及鐵磁性層33之要素。硬遮罩35A殘存於供形成磁阻效應元件VR之預定區域之正上方，且於其他區域中具有開口35A1。開口35A1自硬遮罩35A之上表面跨及底面。
如圖7所示，形成絕緣體28B、鐵磁性層31B、絕緣層32B、及鐵磁性層33B之複數個組。亦即，藉由目前為止之步驟獲得之構造藉由離子束蝕刻(Ion Beam Etching；IBE)而被局部去除。於圖7之步驟中進行之IBE有時被稱為第1IBE。
第1IBE之離子束相對於z軸具有角度。如此之離子束向硬遮罩35A之開口35A1之中侵入，將在開口35A1內露出之要素局部去除。一部分之離子束藉由被硬遮罩35A阻擋、亦即由硬遮罩35A實現之遮蔽效應，而不到達開口35A1內之較深之區域。然而，硬遮罩35A亦藉由第1IBE而被局部去除，伴隨著第1IBE之進行而硬遮罩35A之上表面逐漸降低。其結果，伴隨著第1IBE之進行，離子束蝕刻到達開口35A1內之更深之區域。一面將第1IBE之對象之構造以z軸為中心而旋轉，一面進行第1IBE。因而，伴隨著第1IBE之進行，曝露於蝕刻之要素之xy面中之緣部向該要素之中心均等地持續靠近。第1IBE至少將絕緣體28A、鐵磁性層31A、絕緣層32A、及鐵磁性層33A局部去除，且持續進行直至上部電極26A之上表面露出為止。
藉由第1IBE，絕緣體28A、鐵磁性層31A、絕緣層32A、及鐵磁性層33A被局部去除，分別形成為絕緣體28B、鐵磁性層31B、絕緣層32B、及鐵磁性層33B。又，藉由第1IBE，硬遮罩35A成為硬遮罩35B。
上部電極26A中之於絕緣體28B之間露出之部分被引用為上部電極26A之部分26AE。
如圖8所示，形成導電體41。亦即，藉由目前為止之步驟獲得之構造藉由IBE而被局部去除。於圖8之步驟中進行之IBE有時被稱為第2IBE。第2IBE係以與第1IBE之執行所使用之條件不同之條件進行。不同之條件至少包含離子束之角度。第2IBE所使用之離子束對於z軸之角度小於第1IBE所使用之離子束對於z軸之角度，例如接近0°。
藉由第2IBE，而上部電極26A之部分26AE被局部去除，部分26AE之上表面降低。其結果，上部電極26A中之部分26AE以外之部分殘存，形成上部26T。
第2IBE使自蝕刻對象之材料去除之材料朝周圍飛散。例如，由第2IBE實現之上部電極26A之部分26AE之局部去除使上部電極26A之材料之元素飛散。飛散之元素可再次沈積於飛散之起點之周圍之要素。再沈積可能於最靠近飛散之起點之絕緣體28之側面中引起。藉由該再沈積，形成導電體41。導電體41因如此之形成方式，而主要包含與上部電極26A之材料相同之材料。導電體41除了主要包含上部電極26A之材料作為主成分以外，亦可包含因第2IBE之執行引起之其他材料。因而，導電體41有時不由與上部電極26A之材料完全相同之材料構成。
如參照圖5所記述般，導電體41遍及上部電極26與鐵磁性層31而延伸。因而，第2IBE係以下述條件進行，即：藉由第2IBE，可以將導電體41遍及上部電極26與鐵磁性層31而形成之方式產生再沈積。條件包含離子束之速度(離子束之照射之能量)、離子束之角度、及離子之元素(亦即質量)之1種以上。用於形成到達鐵磁性層31之側面之導電體41之 條件至少一部分依存於絕緣體28(絕緣體28B)之厚度。因而，對於條件之決定，考量絕緣體28之厚度。
藉由第2IBE，絕緣體28B、鐵磁性層31B、絕緣層32B、及鐵磁性層33A亦被局部去除若干，分別形成為絕緣體28、鐵磁性層31、絕緣層32、及鐵磁性層33。又，藉由第2IBE，硬遮罩35B成為硬遮罩35。
其次，如圖5所示，形成上部電極26、可變電阻材料25、及下部電極24。亦即，將上部電極26A、可變電阻材料25A、及下部電極24A局部去除，分別形成為上部電極26、可變電阻材料25、及下部電極24。上部電極26A、可變電阻材料25A、及下部電極24A之局部去除可以任意之方法進行。例如，上部電極26、可變電阻材料25、及下部電極24之形成可藉由持續進行圖8之步驟之IBE而進行。或，上部電極26、可變電阻材料25、及下部電極24之形成可藉由反應性離子蝕刻(Reactive Ion Etching；RIE)而進行。
1.3.優點(效果)
根據第1實施形態，如以下所記述般，可提供一種具有高特性之記憶胞。
作為記憶胞之參考用之構造，可在與第1實施形態相同之構造之選擇器SE之上表面上設置磁阻效應元件VR。如此之構造可與第1實施形態相同地藉由IBE而形成。亦即，與第1實施形態之圖6同樣地，自下方依序積層之下部電極24A、可變電阻材料25A、上部電極26A、鐵磁性層31A、絕緣層32A、及鐵磁性層33A藉由IBE而成形。與第1實施形態 不同，未設置絕緣體28A，因此，上部電極26A與鐵磁性層31A相接，離開非常小之距離。基於此，對於上部電極26A之IBE之結果，可能產生以下之2種現象。
第一種，藉由IBE而自上部電極26A飛散之材料可能大量沈積於鐵磁性層31A之側面。於上部電極26A中所含之材料、尤其是上部電極26A之材料為TiN之情形下，再沈積之材料包含大量氮。認為若氮附著於鐵磁性層，則可能使附著之鐵磁性層之磁性特性劣化。因而，若上部電極26A之材料大量沈積於鐵磁性層31A之側面上，則鐵磁性層31A之磁性特性、甚至磁阻效應元件VR之特性可能劣化。
第二種，藉由IBE而自上部電極26A飛散之材料可能使磁阻效應元件VR無法顯現磁阻效應。亦即，由於上部電極26A與鐵磁性層31A非常近，故藉由IBE而自上部電極26A飛散之材料可能沈積至絕緣層32之側面上。沈積於絕緣層32之側面上之材料使鐵磁性層31與鐵磁性層33電性導通。若鐵磁性層31與33電性導通，則包含如此之鐵磁性層31及33之磁阻效應元件VR無法顯現磁阻效應。如此之磁阻效應元件VR無法作為記憶胞發揮功能。
根據第1實施形態，於上部電極26與鐵磁性層31之間設置絕緣體28。因而，上部電極26與鐵磁性層31具有距離而不相接。因此，於上部電極26A之藉由IBE之成形之間，藉由IBE而自上部電極26A飛散之材料不易沈積於鐵磁性層31之側面上。沈積之量至少如參考用之構造般少於不包含絕緣體28之情形之量。因此，可提供一種較參考用之構造之情形更抑制鐵磁性層31之磁性特性之劣化之記憶胞MC。
根據相同之理由，可大幅度抑制或防止藉由IBE而自上部 電極26A飛散之材料沈積於位處較鐵磁性層31更遠離上部電極26之位置之絕緣層32之側面上。因此，可提供一種可使磁阻效應顯現之記憶胞MC。
與參考用之構造不同，上部電極26與鐵磁性層31不相接。因而，如參考用之構造般，上部電極26與鐵磁性層31不具有經由該等界面之電流路徑。然而，根據第1實施形態，設置跨及上部電極26之側面上之區域與鐵磁性層31之側面上之區域之導電體41，導電體41形成上部電極26與鐵磁性層31之電流路徑。因而，可將選擇器SE與磁阻效應元件VR電性連接。若自曝露於IBE之要素飛散之材料之再沈積附著於周圍之要素，則可能引起非意圖之結果，因此，一般而言，較理想為抑制再沈積。於第1實施形態中，積極利用再沈積，來應對因由絕緣體28之插入所致之上部電極26與鐵磁性層31之非接觸引起的於上部電極26與鐵磁性層31之界面不形成電性連接。亦即，藉由再沈積之積極利用，而於絕緣體28之側面上形成導電體41，藉由導電體41而形成上部電極26與鐵磁性層31之電性連接。
又，根據第1實施形態，各絕緣體28包含氮化物以外之材料，或由氮化物以外之材料實質上構成。因而，藉由用於確保上部電極26與鐵磁性層31之距離之確保之絕緣體28之插入，而抑制氮附著於鐵磁性層31。因此，抑制因絕緣體28之插入所致之鐵磁性層31之磁性特性之劣化。
2.第2實施形態
第2實施形態就用於上部電極26與鐵磁性層31之電性連接之構成之點與第1實施形態不同。以下，主要記述與第1實施形態不同之特徵。
第2實施形態之磁性記憶裝置1、記憶胞MC、選擇器SE、上部電極26、及絕緣體28分別與第1實施形態之磁性記憶裝置1、記憶胞MC、選擇器SE、上部電極26、及絕緣體28不同。第2實施形態之磁性記憶裝置1、記憶胞MC、選擇器SE、上部電極26、及絕緣體28為了與第1實施形態之磁性記憶裝置1、記憶胞MC、選擇器SE、上部電極26、及絕緣體28進行區別，有時分別被稱為磁性記憶裝置1b、記憶胞MCb、選擇器SEb、上部電極26b、及絕緣體28b。
2.1.構造
圖9顯示第2實施形態之記憶胞之構造之例之剖面。於圖9中，與第1實施形態之圖5相同，記憶胞MCb相當於記憶胞MCA。
選擇器SEb包含上部電極26b，取代第1實施形態中之上部電極26。上部電極26b具有自上部電極26之底面遍及上表面而連續之側面，不具有如上部電極26之階梯形狀之部分。選擇器SEb、絕緣體28b、磁阻效應元件VR之側面例如連續。
各絕緣體28b包含Co、Fe、鉍(Bi)、鋇(Ba)、鈦(Ti)、鑭(La)、鍶(Sr)、及釕(Ru)之1種以上，或由Co、Fe、Bi、Ba、Ti、La、Sr、或Ru之1種以上實質上構成。各絕緣體28b於內部包含1個或複數個導電體45。
各導電體45沿著z軸延伸，自絕緣體28b之底面遍及至絕緣體28b之上表面。各導電體45與包含該導電體45之記憶胞MCb中之上部電極26b之上表面、及鐵磁性層31之底面相接。各導電體45可作為1個上部電極26b與1個鐵磁性層31之間之電流路徑發揮功能。各導電體45包含與 絕緣體28b中可包含之複數種材料之1種以上相同之材料，或由絕緣體28b中可包含之複數種材料之1種以上實質上構成。具體而言，各導電體45包含Co、Fe、Bi、Ba、Ti、La、Sr、及Ru之1種以上，或由Co、Fe、Bi、Ba、Ti、La、Sr、或Ru之1種以上實質上構成。
另一方面，各導電體45具有與絕緣體28b不同之結晶構造。例如，各導電體45具有鈣鈦礦構造或尖晶石構造。
2.2.製造方法
圖10~圖12依序顯示第2實施形態之磁性記憶裝置之一部分之製造步驟之間之狀態。圖10~圖12顯示與圖9所示之剖面相同之剖面。
如圖10所示，與參照第1實施形態之圖6所記述之步驟相同地，形成導電體22、層間絕緣體23、下部電極24A、及可變電阻材料25A。於可變電阻材料25A之上表面上形成上部電極26bA。上部電極26bA係藉由後續之步驟而形成為上部電極26b之要素。
如圖11所示，形成絕緣體28bA及導電體45。絕緣體28bA係藉由後續之步驟而成形為絕緣體28b之要素。絕緣體28bA及導電體45可藉由任意之方法而形成。作為例子，可使用絕緣體28bA之原料氣體與導電體45之原料氣體兩者，並行地形成絕緣體28bA與導電體45。例如，藉由調整用於形成絕緣體28bA與導電體45之條件，而利用CVD將絕緣體28b沈積，且藉由析出而形成導電體45。根據該方法，形成導電體45之位置為隨機，有時未必會形成於預期之位置。然而，導電體45之直徑(xy面中之任一位置、例如通過中心之長度)非常小，且小於絕緣體28b之直徑。因而，至少1個導電體45可包含於藉由絕緣體28bA中之後續步驟而成形為 絕緣體28b之大致全部或全部之區域中。
如圖12所示，與參照第1實施形態之圖6所記述之步驟同樣地，於絕緣體28bA之上表面上依序沈積鐵磁性層31A、絕緣層32A、鐵磁性層33A、及硬遮罩35A。
如圖9所示，藉由目前為止之步驟獲得之構造，藉由IBE而被局部去除。藉此，由下部電極24A、可變電阻材料25A、上部電極26bA、絕緣體28bA、鐵磁性層31A、絕緣層32A、及鐵磁性層33A，形成下部電極24、可變電阻材料25、上部電極26b、絕緣體28b、鐵磁性層31、絕緣層32、及鐵磁性層33。下部電極24A、可變電阻材料25A、上部電極26bA、絕緣體28bA、鐵磁性層31A、絕緣層32A、及鐵磁性層33A之1個以上之局部去除，亦可藉由RIE進行。
2.3.優點
根據第2實施形態，與第1實施形態相同地，於上部電極26與鐵磁性層31之間設置絕緣體28。因此，可獲得與在第1實施形態中記述之藉由設置絕緣體28而獲得之優點相同之優點。
3.變化例
目前為止之記述係關於在磁阻效應元件VR中依序積層有鐵磁性層31、絕緣層32、及鐵磁性層33之例。磁阻效應元件VR之構造不限於該例。鐵磁性層33、絕緣層32、及鐵磁性層31亦可依序在與選擇器SE離開之方向排列並積層。惟，鐵磁性層33作為所謂之記憶層發揮功能，且較鐵磁性層31為薄。因而，鐵磁性層33位於磁阻效應元件VR之最下方之情 形，與鐵磁性層31於磁阻效應元件VR中位於最下方之情形相比，上部電極26與絕緣層32之距離更近。因而，鐵磁性層31於磁阻效應元件VR中位於最下方之構造可更抑制藉由對於上部電極26A之IBE而自上部電極26A飛散之材料沈積於絕緣層32之側面。
說明了本發明之若干個實施形態，但該等實施形態係作為例子而提出者，並非意圖限定發明之範圍。該等實施形態可以其他各種形態實施，在不脫離本發明之要旨之範圍內能夠進行各種省略、置換、變更。該等實施形態及其變化係與包含於發明之範圍及要旨內同樣地，包含於申請專利範圍所記載之發明及其均等之範圍內。
[相關申請案之參考]
本發明申請案享有以日本專利申請案2021-040518號(申請日：2021年3月12日)及美國專利申請案17/472395(申請日：2021年9月10日)為基礎申請案之優先權。本發明申請案藉由參照該基礎申請案而包含基礎申請案之全部內容。
22:導電體
23:層間絕緣體
24:下部電極
25:可變電阻材料
26:上部電極
26B:上部電極之下部
26T:上部電極之上部
28:絕緣體
31:鐵磁性層
32:絕緣層
33:鐵磁性層
35:硬遮罩
41:導電體
MC:記憶胞
SE:選擇器
VR:磁阻效應元件
x,y,z:軸

Claims (12)

  1. 一種磁性記憶裝置，其具備：第1導電體，前述第1導電體之上表面上之可變電阻材料，位於前述可變電阻材料之上表面上，且具有具備第1側面之上部及具備第2側面之下部之第2導電體，前述第2導電體之前述上部之上表面上之氮化物以外之第1絕緣體，前述第1絕緣體之上表面上之磁阻效應元件，及位於前述第1絕緣體之側面上、且遍及於前述第2導電體之前述第1側面上的第3導電體；且前述第2導電體之前述第1側面位於前述第2側面之上方，前述第2導電體於前述第1側面與前述第2側面之邊界為階梯狀，前述第3導電體與前述第2導電體之前述下部之上表面相接，前述第3導電體與前述磁阻效應元件之側面局部相接。
  2. 如請求項1之磁性記憶裝置，其中前述第2導電體不與前述磁阻效應元件相接。
  3. 如請求項1之磁性記憶裝置，其中前述磁阻效應元件具備：第1鐵磁性層，前述第1鐵磁性層之上表面上之第1絕緣層，及前述第1絕緣層之上表面上之第2鐵磁性層，且前述第3導電體遍及於前述第2導電體之前述第1側面上與前述第1鐵磁性層之側面上之一部分。
  4. 如請求項1之磁性記憶裝置，其中前述第3導電體包含與前述第2導電體中所含之材料相同之材料。
  5. 如請求項1之磁性記憶裝置，其中前述第2導電體包含氮及鈦、鋁、鉭、鎢、銅、碳之1種以上，且前述第3導電體包含氮及鈦、鋁、鉭、鎢、銅、碳中之前述第2導電體中所含之1種以上。
  6. 一種磁性記憶裝置之製造方法，其包含：形成第1導電體，於前述第1導電體之上表面上形成可變電阻材料，於前述可變電阻材料之上表面上，形成具有具備第1側面之上部與具備第2側面之下部之第2導電體，於前述第2導電體之前述上部之上表面之上，形成氮化物以外之第1絕緣體，於前述第1絕緣體之上表面上形成磁阻效應元件，及形成遍及前述第2導電體之前述第1側面上、及前述第1絕緣體之側面上之第3導電體；且前述第2導電體之前述第1側面位於前述第2側面之上方，前述第2導電體於前述第1側面與前述第2側面之邊界為階梯狀，前述第3導電體與前述第2導電體之前述下部之上表面相接，前述第3導電體與前述磁阻效應元件之側面局部相接。
  7. 如請求項6之磁性記憶裝置之製造方法，其中形成前述第3導電體，包含：於前述第2導電體之前述第1側面上、前述第1絕緣體之前述側面上、及前述磁阻效應元件之前述側面上之一部分，形成自前述第2導電體之一部分去除之材料。
  8. 如請求項6之磁性記憶裝置之製造方法，其中形成前述第3導電體，包含：朝前述第2導電體之一部分照射離子之射束。
  9. 如請求項6之磁性記憶裝置之製造方法，其中形成前述磁阻效應元件，包含：以不與前述第2導電體相接之方式形成前述磁阻效應元件。
  10. 如請求項6之磁性記憶裝置之製造方法，其進一步包含：將前述第1導電體、前述可變電阻材料、及前述第2導電體局部去除。
  11. 如請求項6之磁性記憶裝置之製造方法，其中形成前述磁阻效應元件，包含：於前述第1絕緣體之前述上表面上形成第1鐵磁性層，於前述第1鐵磁性層之上表面上形成第1絕緣層，及於前述第1絕緣層之上表面上形成第2鐵磁性層。
  12. 如請求項6之磁性記憶裝置之製造方法，其中前述第2導電體包含氮及鈦、鋁、鉭、鎢、銅、碳之1種以上，且前述第3導電體包含氮及鈦、鋁、鉭、鎢、銅、碳中之前述第2導電體中所含之1種以上。
TW111108057A 2021-03-12 2022-03-04 磁性記憶裝置及磁性記憶裝置之製造方法 TWI899450B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2021-040518 2021-03-12
JP2021040518A JP2022139933A (ja) 2021-03-12 2021-03-12 磁気記憶装置及び磁気記憶装置の製造方法
US17/472,395 2021-09-10
US17/472,395 US12102012B2 (en) 2021-03-12 2021-09-10 Magnetoresistance memory device and method of manufacturing magnetoresistance memory device

Publications (2)

Publication Number Publication Date
TW202236622A TW202236622A (zh) 2022-09-16
TWI899450B true TWI899450B (zh) 2025-10-01

Family

ID=83195160

Family Applications (2)

Application Number Title Priority Date Filing Date
TW111108057A TWI899450B (zh) 2021-03-12 2022-03-04 磁性記憶裝置及磁性記憶裝置之製造方法
TW113114178A TWI873017B (zh) 2021-03-12 2022-03-04 磁性記憶裝置

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW113114178A TWI873017B (zh) 2021-03-12 2022-03-04 磁性記憶裝置

Country Status (4)

Country Link
US (1) US12102012B2 (zh)
JP (1) JP2022139933A (zh)
CN (1) CN115084356A (zh)
TW (2) TWI899450B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023132683A (ja) 2022-03-11 2023-09-22 キオクシア株式会社 磁気記憶装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140097477A1 (en) * 2011-02-02 2014-04-10 Kabushiki Kaisha Toshiba Magnetic random access memory and a method of fabricating the same
TW201705465A (zh) * 2015-07-17 2017-02-01 台灣積體電路製造股份有限公司 積體電路、磁阻式隨機存取記憶體（ｍｒａｍ）元件及其製造方法
US20170069683A1 (en) * 2015-09-08 2017-03-09 Kabushiki Kaisha Toshiba Magnetoresistive memory device and manufacturing method of the same
TW202006924A (zh) * 2018-07-02 2020-02-01 台灣積體電路製造股份有限公司 用於提高選擇器裝置之結晶溫度的多層結構及其形成方法
US20200335692A1 (en) * 2016-03-18 2020-10-22 Samsung Electronics Co., Ltd. Semiconductor devices
TW202042343A (zh) * 2019-05-14 2020-11-16 台灣積體電路製造股份有限公司 記憶體裝置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005340715A (ja) * 2004-05-31 2005-12-08 Sony Corp 磁気メモリ装置及びその製造方法
US8363459B2 (en) 2009-06-11 2013-01-29 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
JP6151650B2 (ja) 2014-01-17 2017-06-21 ソニーセミコンダクタソリューションズ株式会社 記憶装置
KR20160049299A (ko) * 2014-10-27 2016-05-09 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
WO2017171823A1 (en) * 2016-03-31 2017-10-05 Intel Corporation Multilayer selector device with low holding voltage
KR102527408B1 (ko) * 2016-06-03 2023-05-02 에스케이하이닉스 주식회사 스위칭 소자 및 저항 변화 메모리 장치의 제조 방법
JP2018152432A (ja) * 2017-03-10 2018-09-27 東芝メモリ株式会社 磁気記憶装置
JP2019057582A (ja) * 2017-09-20 2019-04-11 東芝メモリ株式会社 メモリデバイス及び可変抵抗素子
JP2019114644A (ja) 2017-12-22 2019-07-11 東芝メモリ株式会社 記憶装置
JP2019160938A (ja) * 2018-03-09 2019-09-19 東芝メモリ株式会社 磁気記憶装置及びその製造方法
US11404482B2 (en) * 2018-06-29 2022-08-02 Intel Corporation Self-aligned repeatedly stackable 3D vertical RRAM
JP2020043223A (ja) * 2018-09-11 2020-03-19 キオクシア株式会社 磁気メモリ
JP2020150217A (ja) * 2019-03-15 2020-09-17 キオクシア株式会社 磁気記憶装置および磁気記憶装置の製造方法
JP2021044369A (ja) 2019-09-11 2021-03-18 キオクシア株式会社 磁気装置
JP2021044398A (ja) 2019-09-11 2021-03-18 キオクシア株式会社 磁気記憶装置
JP2021044429A (ja) 2019-09-12 2021-03-18 キオクシア株式会社 磁気記憶装置
KR20210077319A (ko) * 2019-12-17 2021-06-25 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
JP2021145075A (ja) 2020-03-13 2021-09-24 キオクシア株式会社 磁気記憶装置
US11271036B2 (en) * 2020-06-24 2022-03-08 Sandisk Technologies Llc Memory device containing dual etch stop layers for selector elements and method of making the same
US11854589B2 (en) * 2021-10-24 2023-12-26 Yimin Guo STT-SOT hybrid magnetoresistive element and manufacture thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140097477A1 (en) * 2011-02-02 2014-04-10 Kabushiki Kaisha Toshiba Magnetic random access memory and a method of fabricating the same
TW201705465A (zh) * 2015-07-17 2017-02-01 台灣積體電路製造股份有限公司 積體電路、磁阻式隨機存取記憶體（ｍｒａｍ）元件及其製造方法
US20170069683A1 (en) * 2015-09-08 2017-03-09 Kabushiki Kaisha Toshiba Magnetoresistive memory device and manufacturing method of the same
US20200335692A1 (en) * 2016-03-18 2020-10-22 Samsung Electronics Co., Ltd. Semiconductor devices
TW202006924A (zh) * 2018-07-02 2020-02-01 台灣積體電路製造股份有限公司 用於提高選擇器裝置之結晶溫度的多層結構及其形成方法
TW202042343A (zh) * 2019-05-14 2020-11-16 台灣積體電路製造股份有限公司 記憶體裝置

Also Published As

Publication number Publication date
US20220293850A1 (en) 2022-09-15
CN115084356A (zh) 2022-09-20
TWI873017B (zh) 2025-02-11
TW202236622A (zh) 2022-09-16
US12102012B2 (en) 2024-09-24
TW202431954A (zh) 2024-08-01
JP2022139933A (ja) 2022-09-26

Similar Documents

Publication Publication Date Title
US11475931B2 (en) Magnetoresistive memory device
TWI852225B (zh) 磁性記憶裝置之製造方法
TWI775577B (zh) 磁性記憶裝置及磁性記憶裝置之製造方法
US11776603B2 (en) Magnetoresistance memory device and method of manufacturing magnetoresistance memory device
US11050015B2 (en) Storage device and method for manufacturing storage device
TWI899450B (zh) 磁性記憶裝置及磁性記憶裝置之製造方法
US20230108500A1 (en) Memory device and manufacturing method of memory device
US11818898B2 (en) Magnetoresistive memory device and method of manufacturing magnetoresistive memory device
TWI877693B (zh) 磁性記憶裝置及磁性記憶裝置之製造方法
US7787289B2 (en) MRAM design with local write conductors of reduced cross-sectional area
TWI906631B (zh) 記憶裝置
TW202412347A (zh) 記憶裝置及記憶裝置之製造方法