TWI899223B

TWI899223B - 蝕刻方法

Info

Publication number: TWI899223B
Application number: TW110116656A
Authority: TW
Inventors: 戸村幕樹; 大内田聡
Original assignee: 日商東京威力科創股份有限公司
Priority date: 2021-05-07
Filing date: 2021-05-07
Publication date: 2025-10-01
Also published as: TW202244984A

Abstract

本發明提供一種對具有含矽膜之多層膜及單層膜同時進行蝕刻之蝕刻方法。本發明之蝕刻方法包含：準備工序，其係準備具有第1區域及第2區域之基板，該基板於上述第1區域中具有由2種以上之含矽膜積層而成之多層膜及於上述第2區域中具有由1種含矽膜形成之單層膜；及蝕刻工序，其係對上述多層膜及上述單層膜同時進行蝕刻；於上述蝕刻工序中，上述多層膜及上述單層膜藉由自包含氟化氫氣體、含磷氣體及含碳氣體之處理氣體生成之電漿同時進行蝕刻，於上述多層膜形成具有第1寬度之第1凹部，於上述單層膜形成具有較上述第1寬度寬之第2寬度之第2凹部。

Description

蝕刻方法

本發明之例示性實施方式係關於一種蝕刻方法。

作為對含矽膜進行蝕刻之技術，有專利文獻1及專利文獻2所記載之蝕刻方法。

先前技術文獻專利文獻

專利文獻1：美國專利申請公開第2016/0343580號說明書

專利文獻2：日本專利特開2016-39310號公報

本發明提供一種對具有含矽膜之多層膜及單層膜同時進行蝕刻之蝕刻方法。

於本發明之一個例示性實施方式中，提供一種蝕刻方法。上述蝕刻方法包含：準備工序，其係準備具有第1區域及第2區域之基板，該基板於上述第1區域中具有由2種以上之含矽膜積層而成之多層膜及於上述第2區域中具有由1種含矽膜形成之單層膜；及蝕刻工序，其係對上述多層膜及上述單層膜同時進行蝕刻；於上述蝕刻工序中，上述多層膜及上述單層膜藉由自包含氟化氫氣體、含磷氣體及含碳氣體之處理氣體生成之電漿同時進行蝕刻，於上述多層膜形成具有第1寬度之第1凹部，於上述單層膜形成具有較上述第1寬度寬之第2寬度之第2凹部。

於本發明之一個例示性實施方式中，提供一種蝕刻方法。上述蝕刻方法包含：準備工序，其係準備具有第1區域及第2區域之基板，該基板於上述第1區域中具有由2種以上之含矽膜積層而成之多層膜及於上述第2區域中具有由1種含矽膜形成之單層膜；及蝕刻工序，其係對上述多層膜及上述單層膜同時進行蝕刻；於上述蝕刻工序中，上述多層膜及上述單層膜藉由自包含氟化氫氣體、含磷氣體及含碳氣體之處理氣體生成之電漿進行蝕刻，於上述多層膜形成第1凹部，於上述單層膜形成第2凹部。

於本發明之一個例示性實施方式中，提供一種蝕刻方法。上述蝕刻方法包含：準備工序，其係準備具有第1區域及第2區域之基板，該基板於上述第1區域中具有由2種以上之含矽膜積層而成之多層膜及於上述第2區域中具有由1種含矽膜形成之單層膜；及蝕刻工序，其係對上述多層膜及上述單層膜同時進行蝕刻；於上述蝕刻工序中，上述多層膜及上述單層膜藉由自處理氣體生成之電漿進行蝕刻，該處理氣體包含含磷氣體、含氟氣體、氫氟碳氣體及含有氟以外之鹵素元素之含有鹵素之氣體，於上述多層膜形成具有第1寬度之第1凹部，於上述單層膜形成具有較上述第1寬度寬之第2寬度之第2凹部。

於本發明之一個例示性實施方式中，提供一種蝕刻方法。上述蝕刻方法包含：準備工序，其係準備具有第1區域及第2區域之基板，該基板於上述第1區域中具有由2種以上之含矽膜積層而成之多層膜及於上述第2區域中具有由1種含矽膜形成之單層膜；及蝕刻工序，其係對上述多層膜及上述單層膜同時進行蝕刻；於上述蝕刻工序中，上述多層膜及上述單層膜藉由自處理氣體生成之電漿進行蝕刻，該處理氣體包含含磷氣體、含氟氣體、氫氟碳氣體及含有氟以外之鹵素元素之含有鹵素之氣體，於上述多層膜形成第1凹部，於上述單層膜形成第2凹部。

於本發明之一個例示性實施方式中，提供一種蝕刻方法。上述蝕刻方法包含：準備工序，其係準備具有第1區域及第2區域之基板，該基板於上述第1區域中具有由2種以上之含矽膜積層而成之多層膜及於上述第2區域中具有由1種含矽膜形成之單層膜；第1蝕刻工序，其係對上述多層膜及上述單層膜同時進行蝕刻；及第2蝕刻工序，其係對上述多層膜及上述單層膜之至少一者進行蝕刻；於上述第1蝕刻工序中，上述多層膜及上述單層膜藉由自包含氟化氫氣體及含磷氣體之第1處理氣體生成之電漿進行蝕刻，於上述多層膜形成第1凹部，於上述單層膜形成第2凹部，於上述第2蝕刻工序中，上述多層膜及上述單層膜藉由自包含氟化氫氣體及含磷氣體之第2處理氣體生成之電漿進行蝕刻，於上述多層膜及上述單層膜之至少一者形成第3凹部，上述第1處理氣體中包含之上述含磷氣體之流量與上述第2處理氣體中包含之上述含磷氣體之流量不同。

根據本發明之一個例示性實施方式，可對具有含矽膜之多層膜及單層膜同時進行蝕刻。

1:電漿處理裝置

10:腔室

10s:內部空間

12:腔室本體

12e:排氣口

12g:閘閥

12p:通路

13:支持部

14:基板支持器

16:電極板

18:下部電極

18f:流路

20:靜電吸盤

20p:直流電源

20s:開關

22a:配管

22b:配管

24:氣體供給管線

25:邊緣環

30:上部電極

32:構件

34:頂板

34a:氣體噴出孔

36:支持體

36a:氣體擴散室

36b:氣孔

36c:氣體導入口

38:氣體供給管

40:氣體源群

41:流量控制器群

42:閥群

46:護罩

48:擋板

50:排氣裝置

52:排氣管

62:高頻電源

64:偏壓電源

66:匹配器

68:匹配器

80:控制部

MK:遮罩膜

ML:多層膜

OPM:開口

OPM1:開口

OPM2:開口

OPS:開口

OPS1:開口

OPS2:開口

RCM:凹部

RCS:凹部

RE1:第1區域

RE2:第2區域

SF1:氮化矽膜

SF2:氧化矽膜

SL:單層膜

UF:基底膜

W:基板

圖1係概略性地表示一個例示性實施方式之電漿處理裝置之圖。

圖2係一個例示性實施方式之蝕刻方法之流程圖。

圖3係表示於工序ST1中準備之基板W之一例之俯視圖。

圖4係表示圖3所示之基板W之AA'剖面之一部分之圖。

圖5係表示於工序ST2中蝕刻後之基板W之剖面構造之圖。

圖6係表示PF₃之流量與多層膜ML及單層膜SL之蝕刻速率之關係之曲線圖。

以下，對本發明之各實施方式進行說明。

於一個例示性實施方式中，提供一種蝕刻方法。

蝕刻方法包含：準備工序，其係準備具有第1區域及第2區域之基板，基板於第1區域中具有由2種以上之含矽膜積層而成之多層膜及於第2區域中具有由1種含矽膜形成之單層膜；及蝕刻工序，其係對多層膜及單層膜同時進行蝕刻；於蝕刻工序中，多層膜及單層膜藉由自包含氟化氫氣體、含磷氣體及含碳氣體之處理氣體生成之電漿同時進行蝕刻，於多層膜形成具有第1寬度之第1凹部，於單層膜形成具有較第1寬度寬之第2寬度之第2凹部。

蝕刻方法包含：準備工序，其係準備具有第1區域及第2區域之基板，基板於第1區域中具有由2種以上之含矽膜積層而成之多層膜及於第2區域中具有由1種含矽膜形成之單層膜；及蝕刻工序，其係對多層膜及單層膜同時進行蝕刻；於蝕刻工序中，多層膜及單層膜藉由自包含氟化氫氣體、含磷氣體及含碳氣體之處理氣體生成之電漿進行蝕刻，於多層膜形成第1凹部，於單層膜形成第2凹部。

蝕刻方法包含：準備工序，其係準備具有第1區域及第2區域之基板，基板於第1區域中具有由2種以上之含矽膜積層而成之多層膜及於第2區域中具有由1種含矽膜形成之單層膜；及蝕刻工序，其係對多層膜及單層膜同時進行蝕刻；於蝕刻工序中，多層膜及單層膜藉由自處理氣體生成之電漿進行蝕刻，該處理氣體包含含磷氣體、含氟氣體、氫氟碳氣體及含有氟以外之鹵素元素之含有鹵素之氣體，於多層膜形成具有第1寬度之第1凹部，於單層膜形成具有較第1寬度寬之第2寬度之第2凹部。

蝕刻方法包含：準備工序，其係準備具有第1區域及第2區域之基板，基板於第1區域中具有由2種以上之含矽膜積層而成之多層膜及於第2區域中具有由1種含矽膜形成之單層膜；及蝕刻工序，其係對多層膜及單層膜同時進行蝕刻；於蝕刻工序中，多層膜及單層膜藉由自處理氣體生成之電漿進行蝕刻，該處理氣體包含含磷氣體、含氟氣體、氫氟碳氣體及含有氟以外之鹵素元素之含有鹵素之氣體，於多層膜形成第1凹部，於單層膜形成第2凹部。

於一個例示性實施方式中，基板包含遮罩膜，該遮罩膜係設置於多層膜及單層膜上，且具有於多層膜上規定第1開口之第1側壁、及於單層膜上規定第2開口之第2側壁，於蝕刻工序中，第1凹部係於第1開口處藉由電漿對多層膜進行蝕刻而形成，第2凹部係於第2開口處藉由電漿對單層膜進行蝕刻而形成。

於一個例示性實施方式中，第1凹部及第2凹部之一者係孔，第1凹部及第2凹部之另一者係狹縫。

於一個例示性實施方式中，2種以上之含矽膜包含氧化矽膜及氮化矽膜，1種含矽膜係氧化矽膜。

於一個例示性實施方式中，含磷氣體係鹵化磷氣體。

於一個例示性實施方式中，含碳氣體係烴氣、氟碳氣體或氫氟碳氣體。

蝕刻方法包含：準備工序，其係準備具有第1區域及第2區域之基板，基板於第1區域中具有由2種以上之含矽膜積層而成之多層膜及於第2區域中具有由1種含矽膜形成之單層膜；第1蝕刻工序，其係對多層膜及單層膜同時進行蝕刻；及第2蝕刻工序，其係對多層膜及單層膜之一者進行蝕刻；於第1蝕刻工序中，多層膜及單層膜藉由自包含氟化氫氣體及含磷氣體之第1處理氣體生成之電漿進行蝕刻，於多層膜形成第1凹部，於單層膜形成第2凹部，於第2蝕刻工序中，多層膜及單層膜藉由自包含氟化氫氣體及含磷氣體之第2處理氣體生成之電漿進行蝕刻，於多層膜及單層膜之一者形成第3凹部，第1處理氣體中包含之含磷氣體之流量與第2處理氣體中包含之含磷氣體之流量不同。

於一個例示性實施方式中，執行第1蝕刻工序之後，執行第2蝕刻工序。

於一個例示性實施方式中，執行第2蝕刻工序之後，執行第1蝕刻工序。

於一個例示性實施方式中，於第1蝕刻工序中，供形成複數個記憶胞之複數個記憶體孔作為第1凹部而形成於多層膜，供形成複數個接點之複數個接觸孔作為第2凹部而形成於單層膜，於第2蝕刻工序中，自第1區域遍及至第2區域之狹縫作為第3凹部而形成於多層膜及單層膜。

於一個例示性實施方式中，於第1蝕刻工序中，供形成複數個記憶胞之複數個記憶體孔作為第1凹部而形成於多層膜，自第1區域遍及至第2區域之狹縫作為第1凹部及第2凹部而形成於多層膜及單層膜，於第2蝕刻工序中，供形成複數個接點之複數個接觸孔作為第2凹部而形成於單層膜。

於一個例示性實施方式中，於第1蝕刻工序中，供形成複數個接點之複數個接觸孔作為第2凹部而形成於單層膜，自第1區域遍及至第2區域之狹縫作為第1凹部及第2凹部而形成於多層膜及單層膜，於第2蝕刻工序中，供形成複數個記憶胞之複數個記憶體孔作為第1凹部而形成於多層膜。

於一個例示性實施方式中，於第1蝕刻工序中，自第1區域遍及至第2區域之狹縫作為第1凹部及第2凹部而形成於多層膜及單層膜，於第2蝕刻工序中，供形成複數個記憶胞之複數個記憶體孔作為第1凹部而形成於多層膜，供形成複數個接點之複數個接觸孔作為第2凹部而形成於單層膜。

以下，參照圖式對本發明之各實施方式詳細地進行說明。再者，於各圖式中對相同或同樣之要素標註相同符號，並省略重複之說明。只要事先未特別說明，則基於圖式所示之位置關係說明上下左右等之位置關係。圖式之尺寸比率並不表示實際之比率，又，實際之比率並不限於圖示之比率。

圖1係概略性地表示一個例示性實施方式之電漿處理裝置之圖。圖1所示之電漿處理裝置1具備腔室10。腔室10於其內部提供內部空間10s。腔室10包含腔室本體12。腔室本體12具有大致圓筒形狀。腔室本體12例如由鋁形成。於腔室本體12之內壁面上設置有具有耐腐蝕性之膜。具有耐腐蝕性之膜可由氧化鋁、氧化釔等陶瓷形成。

於腔室本體12之側壁形成有通路12p。基板W通過通路12p在內部空間10s與腔室10之外部之間被搬送。通路12p由閘閥12g開閉。閘閥12g沿著腔室本體12之側壁設置。

於腔室本體12之底部上設置有支持部13。支持部13由絕緣材料形成。支持部13具有大致圓筒形狀。支持部13於內部空間10s中自腔室本體12之底部向上方延伸。支持部13支持基板支持器14。基板支持器14構成為於內部空間10s中支持基板W。

基板支持器14具有下部電極18及靜電吸盤20。基板支持器14可進而具有電極板16。電極板16由鋁等之導體形成，且具有大致圓盤形狀。下部電極18設置於電極板16上。下部電極18由鋁等之導體形成，且具有大致圓盤形狀。下部電極18電性連接於電極板16。

靜電吸盤20設置於下部電極18上。基板W載置於靜電吸盤20之上表面上。靜電吸盤20具有本體及電極。靜電吸盤20之本體具有大致圓盤形狀，由介電體形成。靜電吸盤20之電極係膜狀電極，設置於靜電吸盤20之本體內。靜電吸盤20之電極經由開關20s而連接於直流電源20p。若對靜電吸盤20之電極施加來自直流電源20p之電壓，則於靜電吸盤20與基板W之間產生靜電引力。基板W藉由其靜電引力而被吸引至靜電吸盤20，並由靜電吸盤20保持。

於基板支持器14上配置邊緣環25。邊緣環25係環狀構件。邊緣環25可由矽、碳化矽或石英等形成。基板W配置於靜電吸盤20上且由邊緣環25包圍之區域內。

於下部電極18之內部設置有流路18f。對於流路18f，自設置於腔室10之外部之冷卻器單元經由配管22a供給熱交換介質(例如冷媒)。供給至流路18f之熱交換介質經由配管22b返回至冷卻器單元。於電漿處理裝置1中，載置於靜電吸盤20上之基板W之溫度藉由熱交換介質與下部電極18之熱交換而進行調整。

於電漿處理裝置1設置有氣體供給管線24。氣體供給管線24將來自傳熱氣體供給機構之傳熱氣體(例如He氣體)供給至靜電吸盤20之上表面與基板W之背面之間之間隙。

電漿處理裝置1進而具備上部電極30。上部電極30設置於基板支持器14之上方。上部電極30介隔構件32而支持於腔室本體12之上部。構件32由具有絕緣性之材料形成。上部電極30與構件32將腔室本體12之上部開口封閉。

上部電極30可包含頂板34及支持體36。頂板34之下表面係內部空間10s側之下表面，劃分形成內部空間10s。頂板34可由產生之焦耳熱較少之低電阻之導電體或半導體形成。頂板34具有沿其板厚方向貫通頂板34之複數個氣體噴出孔34a。

支持體36將頂板34裝卸自如地支持。支持體36由鋁等導電性材料形成。於支持體36之內部設置有氣體擴散室36a。支持體36具有自氣體擴散室36a向下方延伸之複數個氣孔36b。複數個氣孔36b分別與複數個氣體噴出孔34a連通。於支持體36形成有氣體導入口36c。氣體導入口36c連接於氣體擴散室36a。於氣體導入口36c連接有氣體供給管38。

於氣體供給管38經由流量控制器群41及閥群42而連接有氣體源群40。流量控制器群41及閥群42構成氣體供給部。氣體供給部亦可進而包含氣體源群40。氣體源群40包含複數個氣體源。複數個氣體源包含本蝕刻方法中使用之處理氣體之源。流量控制器群41包含複數個流量控制器。流量控制器群41之複數個流量控制器分別係質量流量控制器或壓力控制式之流量控制器。閥群42包含複數個開閉閥。氣體源群40之複數個氣體源分別經由流量控制器群41之對應之流量控制器及閥群42之對應之開閉閥而連接於氣體供給管38。

於電漿處理裝置1中，沿著腔室本體12之內壁面及支持部13之外周，裝卸自如地設置有護罩46。護罩46防止反應副產物附著於腔室本體12。護罩46例如藉由在由鋁形成之母材之表面形成具有耐腐蝕性之膜而構成。具有耐腐蝕性之膜可由氧化釔等陶瓷形成。

於支持部13與腔室本體12之側壁之間設置有擋板48。擋板48例如藉由在由鋁形成之構件之表面形成具有耐腐蝕性之膜(氧化釔等之膜)而構成。於擋板48形成有複數個貫通孔。於擋板48之下方且腔室本體12之底部設置有排氣口12e。於排氣口12e經由排氣管52連接有排氣裝置50。排氣裝置50包含壓力調整閥及渦輪分子泵等真空泵。

於電漿處理裝置1結合有高頻電源62及偏壓電源64。高頻電源62係產生高頻電力HF之電源。高頻電力HF具有適於生成電漿之第1頻率。第1頻率係例如27MHz~100MHz之範圍內之頻率。高頻電源62經由匹配器66及電極板16而連接於下部電極18。匹配器66具有用以使高頻電源62之負載側(下部電極18側)之阻抗與高頻電源62之輸出阻抗匹配之電路。再者，高頻電源62亦可經由匹配器66而連接於上部電極30。高頻電源62構成一例之電漿生成部。

偏壓電源64係產生電氣偏壓之電源。偏壓電源64電性連接於下部電極18。電氣偏壓具有第2頻率。第2頻率低於第1頻率。第2頻率係例如400kHz~13.56MHz之範圍內之頻率。電氣偏壓與高頻電力HF一起使用之情形時，被賦予至基板支持器14，以將離子饋入至基板W。於一例中，電氣偏壓被賦予至下部電極18。若電氣偏壓被賦予至下部電極18，則載置於基板支持器14上之基板W之電位於由第2頻率規定之週期內變動。再者，電氣偏壓亦可被賦予至設置於靜電吸盤20內之偏壓電極。

於一實施方式中，電氣偏壓亦可為具有第2頻率之高頻電力LF。高頻電力LF與高頻電力HF一起使用之情形時，用作用以將離子饋入至基板W之高頻偏壓電力。構成為產生高頻電力LF之偏壓電源64經由匹配器68及電極板16而連接於下部電極18。匹配器68具有用以使偏壓電源64之負載側(下部電極18側)之阻抗與偏壓電源64之輸出阻抗匹配之電路。

再者，亦可不使用高頻電力HF，而使用高頻電力LF，即，僅使用單一之高頻電力生成電漿。於該情形時，高頻電力LF之頻率亦可為大於13.56MHz之頻率、例如40MHz。又，於該情形時，電漿處理裝置1亦可不具備高頻電源62及匹配器66。於該情形時，偏壓電源64構成一例之電漿生成部。

於另一實施方式中，電氣偏壓亦可為脈衝狀之電壓(脈衝電壓)。於該情形時，偏壓電源可為直流電源。偏壓電源可構成為電源本身供給脈衝電壓，亦可構成為於偏壓電源之下游側具備使電壓脈衝化之器件。於一例中，脈衝電壓以於基板W產生負電位之方式被賦予至下部電極18。脈衝電壓可為矩形波，亦可為三角波，亦可為沖波，或者亦可具有其他波形。

脈衝電壓之週期由第2頻率規定。脈衝電壓之週期包含兩個期間。兩個期間中之一期間之脈衝電壓係負極性之電壓。兩個期間中之一期間之電壓之位準(即絕對值)高於兩個期間中之另一期間之電壓之位準(即絕對值)。另一期間之電壓可為負極性、正極性之任一種。另一期間之負極性之電壓之位準可大於零，亦可為零。於本實施方式中，偏壓電源64 經由低通濾波器及電極板16而連接於下部電極18。再者，偏壓電源64亦可連接於設置於靜電吸盤20內之偏壓電極而代替下部電極18。

於一實施方式中，偏壓電源64亦可對下部電極18賦予電氣偏壓之連續波。即，偏壓電源64亦可將電氣偏壓連續地賦予至下部電極18。

於另一實施方式中，偏壓電源64亦可將電氣偏壓之脈衝波賦予至下部電極18。電氣偏壓之脈衝波可週期性地賦予至下部電極18。電氣偏壓之脈衝波之週期由第3頻率規定。第3頻率低於第2頻率。第3頻率為例如1Hz以上且200kHz以下。於另一例中，第3頻率亦可為5Hz以上且100kHz以下。

電氣偏壓之脈衝波之週期包含兩個期間、即H期間及L期間。H期間內之電氣偏壓之位準(即，電氣偏壓之脈衝之位準)高於L期間內之電氣偏壓之位準。即，亦可藉由使電氣偏壓之位準增減而將電氣偏壓之脈衝波賦予至下部電極18。L期間內之電氣偏壓之位準亦可大於零。或者，L期間內之電氣偏壓之位準亦可為零。即，電氣偏壓之脈衝波亦可藉由交替地切換電氣偏壓對下部電極18之供給與供給停止而賦予至下部電極18。此處，於電氣偏壓為高頻電力LF之情形時，電氣偏壓之位準係高頻電力LF之電力位準。於電氣偏壓為高頻電力LF之情形時，電氣偏壓之脈衝中之高頻電力LF之位準亦可為2kW以上。於電氣偏壓為負極性之直流電壓之脈衝波之情形時，電氣偏壓之位準係負極性之直流電壓之絕對值之有效值。電氣偏壓之脈衝波之工作比、即H期間於電氣偏壓之脈衝波之週期中所占之比率例如為1%以上且80%以下。於另一例中，電氣偏壓之脈衝波之工作比可為5%以上且50%以下。或者，電氣偏壓之脈衝波之工作比亦可為50%以上且99%以下。

於一實施方式中，高頻電源62亦可供給高頻電力HF之連續波。即，高頻電源62亦可連續地供給高頻電力HF。

於另一實施方式中，高頻電源62亦可供給高頻電力HF之脈衝波。高頻電力HF之脈衝波可週期性地供給。高頻電力HF之脈衝波之週期由第4頻率規定。第4頻率低於第2頻率。於一實施方式中，第4頻率與第3頻率相同。高頻電力HF之脈衝波之週期包含兩個期間、即H期間及L期間。H期間之高頻電力HF之電力位準高於兩個期間中之L期間之高頻電力HF之電力位準。L期間之高頻電力HF之電力位準可大於零，亦可為零。

再者，高頻電力HF之脈衝波之週期亦可與電氣偏壓之脈衝波之週期同步。高頻電力HF之脈衝波之週期中之H期間亦可與電氣偏壓之脈衝波之週期中之H期間同步。或者，高頻電力HF之脈衝波之週期中之H期間亦可與電氣偏壓之脈衝波之週期中之H期間不同步。高頻電力HF之脈衝波之週期中之H期間之時間長既可與電氣偏壓之脈衝波之週期中之H期間之時間長相同，亦可不同。

於電漿處理裝置1中進行電漿處理之情形時，自氣體供給部向內部空間10s供給氣體。又，藉由供給高頻電力HF及/或電氣偏壓，於上部電極30與下部電極18之間生成高頻電場。所生成之高頻電場自內部空間10s中之氣體生成電漿。

電漿處理裝置1可進而具備控制部80。控制部80可為具備處理器、記憶體等記憶部、輸入裝置、顯示裝置、信號之輸入輸出介面等之電腦。控制部80控制電漿處理裝置1之各部。於控制部80，操作員可使用輸入裝置進行指令之輸入操作等，以對電漿處理裝置1進行管理。又，於控制部80，可藉由顯示裝置使電漿處理裝置1之運轉狀況可視化並加以顯示。進而，於記憶部儲存有控制程式及製程配方資料。控制程式由處理器執行，以於電漿處理裝置1中執行各種處理。處理器執行控制程式，根據製程配方資料控制電漿處理裝置1之各部。

再者，電漿處理空間中形成之電漿除了電容耦合電漿(CCP，Capacitively Coupled Plasma)以外，亦可為感應耦合電漿(ICP，Inductively Coupled Plasma)、ECR電漿(Electron-Cyclotron-resonance plasma，電子迴旋共振電漿)、螺旋波激發電漿(HWP：Helicon Wave Plasma)或表面波電漿(SWP：Surface Wave Plasma)等。又，亦可使用包含AC(Alternating Current，交流)電漿生成部及DC(Direct Current，直流)電漿生成部之各種類型之電漿生成部。於一實施方式中，AC電漿生成部中使用之AC信號(AC電力)具有100kHz~10GHz之範圍內之頻率。因此，AC信號包含RF(Radio Frequency，射頻)信號及微波信號。於一實施方式中，RF信號具有200kHz~150MHz之範圍內之頻率。

圖2係表示一個例示性實施方式之蝕刻方法(以下稱為「本蝕刻方法」)之流程圖。本蝕刻方法包含：準備工序(ST1)，其係準備基板；及蝕刻工序(ST2)，其係對設置於基板之多層膜及單層膜進行蝕刻。又，本蝕刻方法可進而包含準備基板之工序(ST3)以及對多層膜及/或單層膜進行蝕刻之工序(ST4)。再者，於本蝕刻方法包含工序ST3及工序ST4之情形時，亦可於執行工序ST3及工序ST4之後，執行工序ST1及工序ST2。又，例如使用圖1所示之電漿處理裝置1對基板執行本蝕刻方法。

圖3係表示於工序ST1中準備之基板W之一例之俯視圖。圖 4係表示圖3所示之基板W之AA'剖面之一部分之圖。基板W可用於製造包含DRAM(Dynamic Random Access Memory，動態隨機存取記憶體)、3D(三維)-NAND(Not AND，反及)快閃記憶體等半導體記憶體器件之半導體器件。

基板W具有第1區域RE1及第2區域RE2。於基板W之俯視(圖3之俯視圖)下，第1區域RE1及第2區域RE2分別係於基板W上具有特定之範圍之區域。第1區域RE1及第2區域RE2可為相互鄰接之2個區域，又，亦可為相互分離之2個區域。第1區域RE1例如可為半導體記憶體器件中之記憶胞區域。又，第2區域RE2例如可為半導體記憶體器件中之接點區域或周邊電路區域。於一例中，接點區域係設置有用以將1個以上之記憶胞與周邊電路電性連接之1個以上之接觸孔之區域。

基板W具有自第1區域RE1遍及至第2區域RE2而設置之基底膜UF。又，基板W於第1區域RE1中具有設置於基底膜UF上之多層膜ML。多層膜ML係由2種以上之含矽膜積層而成之積層膜。於本實施方式中，多層膜ML係由氮化矽膜SF1及氧化矽膜SF2交替地重複積層而成之積層膜。

又，基板W於第2區域RE2中具有設置於基底膜UF上之單層膜SL。單層膜SL例如係包括氧化矽膜或氮化矽膜等含矽膜之膜。於本實施方式中，單層膜SL係氧化矽膜。多層膜ML及單層膜SL可具有彼此相同之厚度，又，亦可具有不同之厚度。

基板W進而具有遮罩膜MK。遮罩膜MK設置於多層膜ML及單層膜SL上。即，遮罩膜MK自第1區域RE1遍及至第2區域RE2而設置。遮罩膜MK具有特定之圖案。於遮罩膜MK，於第1區域RE1中設置有 1個以上之開口OPM(再者，將設置於第1區域RE1之圓形開口亦稱為開口OPM1，將矩形形狀之狹縫(開口)亦稱為開口OPM2)。於本實施方式中，1個以上之開口OPM分別係由形成於遮罩膜MK之側壁規定之開口。又，於遮罩膜MK，於第2區域RE2中設置有1個以上之開口OPS(再者，將設置於第2區域RE2之圓形開口亦稱為開口OPS1，將矩形形狀之狹縫(開口)亦稱為開口OPS2)。於本實施方式中，1個以上之開口OPS係由形成於遮罩膜MK之側壁規定之開口。

於一例中，開口OPM及開口OPS係用以於多層膜ML及/或單層膜SL形成供形成記憶胞之孔、接觸孔、線與間隙、狹縫、溝槽等之開口。於一例中，開口OPM及開口OPS於俯視下具有圓形、橢圓形狀、線形狀、矩形形狀等形狀。開口OPM及開口OPS於俯視下可具有相同之形狀，又，亦可具有不同之形狀。開口OPS可具有較開口OPM寬之寬度(例如，為圓形開口之直徑、橢圓形狀之開口之短徑、線形狀之開口之線寬、及矩形形狀之開口短邊或長邊之長度)。又，開口OPM及開口OPS亦可為一體地形成之開口。作為一例，開口OPM及開口OPS亦可為自第1區域RE1遍及至第2區域RE2而形成之1個狹縫之一部分。

於本實施方式中，如圖3所示，作為一例，於遮罩膜MK之第1區域RE1設置有於俯視下具有圓形之複數個開口OPM1。又，於遮罩膜MK之第2區域RE2設置有於俯視下具有圓形之複數個開口OPS1。作為一例，設置於第1區域RE1之開口OPM1之寬度(直徑)較設置於第2區域RE2之開口OPM1之寬度(直徑)小。開口OPM1之寬度(直徑)可大於開口OPS2之寬度(直徑)，又，亦可與開口OPS2之寬度(直徑)相同。

又，於本實施方式中，如圖3所示，自遮罩膜MK之第1區域RE1遍及至第2區域RE2設置有於俯視下具有狹縫形狀之開口。該開口具有作為設置於遮罩膜MK之第1區域RE1之部分之開口OPM2、及作為設置於第2區域RE2之部分之開口OPS2。開口OPM2及開口OPS2之寬度可較開口OPM1及/或開口OPS1之寬度(直徑)寬，亦可較開口OPM1及/或開口OPS1之寬度(直徑)窄，又，亦可與開口OPM1及/或開口OPS1之寬度(直徑)相同。又，開口OPM2之寬度亦可與開口OPS2之寬度不同。又，圖3中之具有狹縫形狀之開口亦可僅設置於第1區域RE1及第2區域RE2之任一者。即，該開口亦可為僅具有開口OPM2及開口OPS2之任一者之狹縫。

遮罩膜MK由具有較工序ST2中之多層膜ML及單層膜SL之蝕刻速率低之蝕刻速率之材料形成。遮罩膜MK可由有機材料形成。遮罩膜MK例如可為非晶形碳膜、光阻膜或SOC膜(旋塗式碳膜)。遮罩膜MK亦可為由氮化鈦、鎢、碳化鎢之類之含金屬材料形成之含金屬遮罩。

以下，參照各圖說明於電漿處理裝置1中對基板W執行圖2所示之本蝕刻方法之例。於本例中，藉由控制部80控制電漿處理裝置1之各部而於電漿處理裝置1中執行本蝕刻方法。

(工序ST1：基板W之準備)

於工序ST1中，於腔室10之內部空間10s內準備基板W。形成圖3及圖4所示之基板W之各構成之製程之至少一部分可於內部空間10s內進行。又，亦可於基板W之各構成之全部或一部分於電漿處理裝置1之外部之裝置或腔室內形成之後，將基板W搬入至內部空間10s內，並載置於靜電吸盤20上。

(工序ST2：多層膜ML及單層膜SL之蝕刻)

繼而，於工序ST2中，對多層膜ML及單層膜SL進行蝕刻。工序ST2 係第1蝕刻工序之一例。首先，向腔室10內供給用以生成電漿之處理氣體。處理氣體包含生成HF物種之氣體物種。於一例中，生成HF物種之氣體物種可包含HF氣體(氟化氫氣體)。於另一例中，生成HF物種之氣體物種亦可單獨為H₂及C_xF_y(x及y為自然數)、H₂及C_sH_tF_u、C_sH_tF_u(s、t及u為自然數)。又，處理氣體亦可除了包含生成HF物種之氣體以外，還包含含有氟及其他鹵素元素之氣體。處理氣體可包含至少一種含有鹵素之分子。處理氣體可包含氟碳或氫氟碳之至少一種作為至少一種含有鹵素之分子。氟碳係例如CF₄、C₃F₈、C₄F₆或C₄F₈中之至少一種。氫氟碳係例如CH₂F₂、CHF₃或CH₃F中之至少一種。氫氟碳亦可包含兩個以上之碳。又，氫氟碳亦可包含三個碳或四個碳。氫氟碳可為例如選自由C₂HF₅、C₂H₂F₄、C₂H₃F₃、C₂H₄F₂、C₃HF₇、C₃H₂F₂、C₃H₂F₆、C₃H₂F₄、C₃H₃F₅、C₄H₅F₅、C₄H₂F₆、C₅H₂F₁₀及c-C₅H₃F₇所組成之群中之至少1種。於一例中，含碳氣體係選自由C₄F₈、C₃H₂F₄及C₄H₂F₆所組成之群中之至少1種。又，含有鹵素之分子亦可不含有碳。含有鹵素之分子例如係三氟化氮氣體(NF₃氣體)或六氟化硫氣體(SF₆氣體)。又，處理氣體亦可進而包含含有氟以外之鹵素元素之含有鹵素之氣體。含有鹵素之氣體係例如選自由Cl₂、SiH₂Cl₂、SiCl₄、Si₂Cl₆、CHCl₃、CCl₄及BCl₃所組成之群中之至少一種。含有鹵素之氣體例如亦可為HBr、NF₃。於使用HF氣體之情形時，宜包含含碳氣體。含碳氣體可於遮罩上形成含碳積存物而保護遮罩不受蝕刻影響。

工序ST2中使用之處理氣體可進而包含至少一種含磷分子。含磷分子亦可為十氧化四磷(P₄O₁₀)、八氧化四磷(P₄O₈)、六氧化四磷(P₄O₆)等氧化物。十氧化四磷有時稱為五氧化二磷(P₂O₅)。含磷分子亦可為三氟化磷(PF₃)、五氟化磷(PF₅)、三氯化磷(PCl₃)、五氯化磷(PCl₅)、三溴化磷(PBr₃)、五溴化磷(PBr₅)、碘化磷(PI₃)之類之鹵化物(鹵化磷)。即，含磷分子亦可包含氟作為鹵素元素，為氟化磷等。或者，含磷分子亦可包含氟以外之鹵素元素作為鹵素元素。含磷分子可為磷醯氟(POF₃)、磷醯氯(POCl₃)、磷醯溴(POBr₃)之類之磷醯鹵素。含磷分子可為膦(PH₃)、磷化鈣(Ca₃P₂等)、磷酸(H₃PO₄)、磷酸鈉(Na₃PO₄)、六氟磷酸(HPF₆)等。含磷分子可為氟膦類(H_xPF_y)。此處，x與y之和為3或5。作為氟膦類，可例示HPF₂、H₂PF₃。處理氣體可包含上述含磷分子中之一種以上之含磷分子作為至少一種含磷分子。例如，處理氣體可包含PF₃、PCl₃、PF₅、PCl₅、POCl₃、PH₃、PBr₃或PBr₅中之至少一種作為至少一種含磷分子。再者，於處理氣體中包含之各含磷分子為液體或固體之情形時，各含磷分子可藉由加熱等汽化而供給至腔室10內。

工序ST2中使用之處理氣體可進而包含碳及氫。處理氣體亦可包含H₂、烴(C_xH_y)、氫氟碳(C_xH_yF_z)或NH₃中之至少一種作為包含氫之分子。烴例如係CH₄或C₃H₆。此處，x及y分別為自然數。處理氣體亦可包含氟碳或烴(例如CH₄)作為包含碳之分子。處理氣體亦可進而包含氧。處理氣體亦可包含例如O₂。或者，處理氣體亦可不包含氧。

工序ST2中使用之處理氣體可包含含磷氣體、含氟氣體、以及含有選自由氟化氫、氫(H₂)、氨及烴所組成之群中之至少一種之含氫氣體。含氟氣體可為氟碳及/或氫氟碳。又，處理氣體亦可為含磷氣體、含氟氣體、氫氟碳氣體、及含有氟以外之鹵素元素之含有鹵素之氣體。含氟氣體例如為三氟化氮氣體(NF₃氣體)或六氟化硫氣體(SF₆氣體)。

於工序ST2中，腔室10內之氣體之壓力設定為指定壓力。於工序ST2中，腔室10內之氣體之壓力可設定為10mTorr(1.3Pa)以上且100mTorr(13.3Pa)以下之壓力。又，於工序ST2中，為了於腔室10內自處理氣體生成電漿而供給第1高頻電力及/或第2高頻電力。第1高頻電力之位準可設定為2kW以上且10kW以下之位準。第2高頻電力之位準可設定為2kW(基板W之每單位面積之電力之位準為2.83W/cm²)以上之位準。第2高頻電力之位準亦可設定為10kW(基板W之每單位面積之電力之位準為14.2W/cm²)以上之位準。

於一實施方式中，工序ST2開始時之基板W之溫度可設定為20℃以下之溫度、例如0℃以下，於一例中，可設定為-40℃或-70℃。為了設定工序ST2開始時之基板W之溫度，控制部80可控制冷卻器單元及靜電吸盤與基板背面之間之傳熱氣體(例如He)之壓力。

於工序ST2中，藉由來自從處理氣體形成之電漿之化學物種，對多層膜ML及單層膜SL同時進行蝕刻(參照圖5)。具體而言，對多層膜ML中於開口OPM處露出之部分進行蝕刻，基於遮罩膜MK之開口OPM之形狀，自遮罩膜MK連續地於多層膜ML形成凹部RCM。又，對單層膜SL中於開口OPS處露出之部分進行蝕刻，基於遮罩膜MK之開口OPS之形狀，自遮罩膜MK連續地於單層膜SL形成凹部RCS。

以上，作為一例，對使用具有圖3所示之開口圖案之遮罩膜MK對多層膜ML及單層膜SL同時進行蝕刻而形成凹部的方法進行了說明，但亦可分複數次形成與圖3所示之開口圖案對應之凹部。例如，亦可於藉由上述所說明之工序ST1及ST2形成與圖3所示之複數個開口之一部分對應之凹部之後，藉由以下說明之工序ST3及ST4形成與該複數個開口之其餘部分對應之凹部。以下，對上述之工序ST3及ST4之一例進行說明。

(工序ST3：基板W之準備)

經過工序ST2及其他工序之後，於工序ST3中對基板W執行與工序ST1同樣之工序。作為一例，於基板W為形成3D NAND快閃記憶體之基板之情形時，該其他工序例如係於工序ST2中形成於多層膜ML之凹部(開口)形成記憶胞之工序。

工序ST3中準備之基板W具有遮罩膜MK。該遮罩膜MK具有與工序ST1中準備之遮罩膜MK不同之圖案。工序ST1中準備之遮罩膜MK於第1區域RE1設置有1個以上之開口OPM，且於第2區域RE2設置有1個以上之開口OPS。另一方面，工序ST3中準備之遮罩膜MK於第1區域RE1及第2區域RE2之至少一者設置有1個以上之開口OPM及/或開口OPS。

作為一例，於基板W為形成3D NAND快閃記憶體之基板之情形時，於一例中，第1區域RE1可為供形成記憶胞之區域即記憶胞區域。又，於一例中，第2區域RE2可為供形成用以將記憶胞與周邊電路電性連接之接點之接點區域。於一例中，開口OPM可為用以於多層膜ML形成供形成記憶胞之記憶體孔之開口(於一例中為開口OPM1)。又，於一例中，開口OPS可為用以於單層膜SL形成接觸孔之開口(於一例中為開口OPS1)。又，於一例中，開口OPM可為用以於記憶胞區域中在多層膜ML形成狹縫之開口(於一例中為開口OPM2)。該狹縫可為自記憶胞區域遍及至接點區域而設置之狹縫。於該情形時，開口OPS可為用以於單層膜SL形成該狹縫之開口(於一例中為開口OPS2)。

(工序ST4：多層膜ML及/或單層膜SL之蝕刻)

繼而，於工序ST4中，使用工序ST3中所準備之遮罩膜MK，對多層膜ML及/或單層膜SL進行蝕刻。工序ST4係第2蝕刻工序之一例。於工序ST4中，多層膜ML及單層膜SL可在與工序ST2相同之條件下進行蝕刻，又，亦可於不同條件下進行蝕刻。於一例中，於工序ST4中，對多層膜ML及/或單層膜SL進行蝕刻之處理氣體與工序ST2同樣地，可包含含磷氣體。工序ST4中使用之含磷氣體可為與工序ST2中使用之含磷氣體相同之種類(物質)之氣體，又，可為不同種類(物質)之氣體。又，於工序ST2及工序ST4中，含磷氣體可以相同之流量供給至腔室10，又，亦可以不同流量供給。於一例中，工序ST4中使用之含磷氣體之種類及/流量可根據要蝕刻之膜(多層膜還是單層膜等)或開口OPM及/或開口OPS之開口寬度而適當選擇。

<實施例>

以下，對為了評價本蝕刻方法而進行之實驗進行說明。於本實驗中，作為處理氣體，使用O₂、C₄F₆H₂、HF及PF₃。又，使PF₃之流量變化而確認多層膜ML及單層膜SL之蝕刻速率之變化。又，處理氣體中之PF₃之流量之比率為4%至19%。又，處理氣體中之HF之流量之比率為50%以上。又，圖6中之實線表示遮罩膜MK之開口寬度為100nm時之多層膜ML之蝕刻速率。又，圖6中之虛線表示遮罩膜MK之開口寬度為100nm時之單層膜SL(以下稱為「單層膜SL1」)之蝕刻速率。又，圖6中之單點鏈線表示遮罩膜MK之開口寬度為150nm左右時之單層膜SL(以下稱為「單層膜SL2」)之設想之蝕刻速率。多層膜ML係氧化矽膜與氮化矽膜之積層膜。又，單層膜SL係氧化矽膜。又，基板W之溫度設定為-70℃。

圖6係表示PF₃之流量與多層膜ML、單層膜SL1及單層膜SL2之蝕刻速率之關係之曲線圖。如圖6所示，確認到藉由控制含磷氣體之流量而對多層膜ML及單層膜SL同時進行蝕刻時，可控制單層膜SL之蝕刻速率相對於多層膜ML之蝕刻速率之比率，例如可使多層膜ML及單層膜SL之蝕刻速率接近等。即，如圖6所示，確認到於PF₃之流量較少之區域(處理氣體中之PF₃之流量比較少之區域)中，單層膜SL之蝕刻速率低於多層膜ML之蝕刻速率。另一方面，確認到於PF₃之流量較多之區域(處理氣體中之PF₃之流量比較高之區域)中，可使單層膜SL之蝕刻速率與多層膜ML之蝕刻速率之比接近1。於自含磷氣體(包含上述含磷分子之氣體)之電漿生成之磷化學物種存在於氧化矽膜之表面之狀態下，可促進氟化氫、即蝕刻劑吸附於氧化矽膜。藉此，成為自含磷氣體生成之磷化學物種存在於露出於遮罩膜MK之開口OPS之底之氧化矽膜之表面的狀態，可促進蝕刻劑向該表面之供給，從而提高單層膜SL之蝕刻速率。

又，氧化矽膜及氮化矽膜之蝕刻速率因微負載效應而依存於開口OPM及開口OPS之寬度(直徑)。即，多層膜ML及單層膜SL之蝕刻速率可能根據多層膜ML及單層膜SL之凹部寬度(或開口OPM及開口OPS之寬度)而不同。於本實施例中，使單層膜SL之凹部寬度(開口OPM之寬度)大於多層膜ML之凹部寬度(開口OPM之寬度)，並且自包含含磷氣體之處理氣體生成電漿，藉此，可使單層膜SL之蝕刻速率相對於多層膜ML之蝕刻速率之比為1以上。換言之，即便於多層膜ML及單層膜SL之凹部寬度不同之情形時，亦可藉由控制含磷氣體之流量而控制多層膜ML及單層膜SL之蝕刻速率。例如，單層膜SL2之蝕刻速率在相較單層膜SL1而PF₃為更低流量側，可與多層膜ML之蝕刻速率為相同程度。

以上之各實施方式係為了說明而說明，可於不脫離本發明之範圍及主旨之情況下進行各種變化。例如，除了電容耦合型之電漿處理裝置1以外，亦可使用利用感應耦合型電漿或微波電漿等任意之電漿源之基板處理裝置。

Claims

一種蝕刻方法，其包含：準備工序，其係準備具有第1區域及第2區域之基板，該基板於上述第1區域中具有由2種以上之含矽膜積層而成之多層膜及於上述第2區域中具有由1種含矽膜形成之單層膜；及蝕刻工序，其係對上述多層膜及上述單層膜同時進行蝕刻；於上述蝕刻工序中，上述多層膜及上述單層膜藉由自包含氟化氫氣體、含磷氣體及含碳氣體之處理氣體生成之電漿同時進行蝕刻，於上述多層膜形成具有第1寬度之第1凹部，且於上述單層膜形成具有較上述第1寬度寬之第2寬度之第2凹部。
一種蝕刻方法，其包含：準備工序，其係準備具有第1區域及第2區域之基板，該基板於上述第1區域中具有由2種以上之含矽膜積層而成之多層膜及於上述第2區域中具有由1種含矽膜形成之單層膜；及蝕刻工序，其係對上述多層膜及上述單層膜同時進行蝕刻；於上述蝕刻工序中，上述多層膜及上述單層膜藉由自包含氟化氫氣體、含磷氣體及含碳氣體之處理氣體生成之電漿進行蝕刻，於上述多層膜形成第1凹部，且於上述單層膜形成第2凹部。
一種蝕刻方法，其包含：準備工序，其係準備具有第1區域及第2區域之基板，該基板於上述第1區域中具有由2種以上之含矽膜積層而成之多層膜及於上述第2區域中具有由1種含矽膜形成之單層膜；及蝕刻工序，其係對上述多層膜及上述單層膜同時進行蝕刻；於上述蝕刻工序中，上述多層膜及上述單層膜藉由自處理氣體生成之電漿進行蝕刻，該處理氣體包含含磷氣體、含氟氣體、氫氟碳氣體及含有氟以外之鹵素元素之含有鹵素之氣體，於上述多層膜形成具有第1寬度之第1凹部，且於上述單層膜形成具有較上述第1寬度寬之第2寬度之第2凹部。
一種蝕刻方法，其包含：準備工序，其係準備具有第1區域及第2區域之基板，該基板於上述第1區域中具有由2種以上之含矽膜積層而成之多層膜及於上述第2區域中具有由1種含矽膜形成之單層膜；及蝕刻工序，其係對上述多層膜及上述單層膜同時進行蝕刻；於上述蝕刻工序中，上述多層膜及上述單層膜藉由自處理氣體生成之電漿進行蝕刻，該處理氣體包含含磷氣體、含氟氣體、氫氟碳氣體及含有氟以外之鹵素元素之含有鹵素之氣體，於上述多層膜形成第1凹部，且於上述單層膜形成第2凹部。
如請求項1至4中任一項之蝕刻方法，其中上述基板包含遮罩膜，上述遮罩膜設置於上述多層膜及上述單層膜上，且具有於上述多層膜上規定第1開口之第1側壁、及於上述單層膜上規定第2開口之第2側壁，於上述蝕刻工序中，上述第1凹部係於上述第1開口處藉由上述電漿對上述多層膜進行蝕刻而形成，且上述第2凹部係於上述第2開口處藉由上述電漿對上述單層膜進行蝕刻而形成。
如請求項1至4中任一項之蝕刻方法，其中上述第1凹部及上述第2凹部之一者係孔，且上述第1凹部及上述第2凹部之另一者係狹縫。
如請求項1至4中任一項之蝕刻方法，其中上述2種以上之含矽膜包含氧化矽膜及氮化矽膜，且上述1種含矽膜係氧化矽膜。
如請求項1至4中任一項之蝕刻方法，其中上述含磷氣體係鹵化磷氣體。
如請求項1或2之蝕刻方法，其中上述含碳氣體係烴氣、氟碳氣體或氫氟碳氣體。
一種蝕刻方法，其包含：準備工序，其係準備具有第1區域及第2區域之基板，該基板於上述第1區域中具有由2種以上之含矽膜積層而成之多層膜及於上述第2區域中具有由1種含矽膜形成之單層膜；第1蝕刻工序，其係對上述多層膜及上述單層膜同時進行蝕刻；及第2蝕刻工序，其係對上述多層膜及上述單層膜之至少一者進行蝕刻；於上述第1蝕刻工序中，上述多層膜及上述單層膜藉由自包含氟化氫氣體及含磷氣體之第1處理氣體生成之電漿進行蝕刻，於上述多層膜形成第1凹部，於上述單層膜形成第2凹部，於上述第2蝕刻工序中，上述多層膜及上述單層膜藉由自包含氟化氫氣體及含磷氣體之第2處理氣體生成之電漿進行蝕刻，於上述多層膜及上述單層膜之至少一者形成第3凹部，且上述第1處理氣體中包含之上述含磷氣體之流量與上述第2處理氣體中包含之上述含磷氣體之流量不同。
如請求項10之蝕刻方法，其中於執行上述第1蝕刻工序之後，執行上述第2蝕刻工序。
如請求項10之蝕刻方法，其中於執行上述第2蝕刻工序之後，執行上述第1蝕刻工序。
如請求項10至12中任一項之蝕刻方法，其中上述基板係供形成複數個半導體記憶裝置之基板，上述第1區域係供於上述複數個半導體記憶裝置之各者中形成複數個記憶胞之區域，且上述第2區域係供於上述複數個半導體記憶裝置之各者中形成複數個接點的區域，上述複數個接點將上述複數個記憶胞與控制上述複數個記憶胞之電路電性連接。
如請求項13之蝕刻方法，其中於上述第1蝕刻工序中，供形成上述複數個記憶胞之複數個記憶體孔作為上述第1凹部而形成於上述多層膜，供形成上述複數個接點之複數個接觸孔作為上述第2凹部而形成於上述單層膜，於上述第2蝕刻工序中，自上述第1區域遍及至上述第2區域之狹縫作為上述第3凹部而形成於上述多層膜及上述單層膜。
如請求項13之蝕刻方法，其中於上述第1蝕刻工序中，供形成上述複數個記憶胞之複數個記憶體孔作為上述第1凹部而形成於上述多層膜，自上述第1區域遍及至上述第2區域之狹縫作為上述第1凹部及上述第2凹部而形成於上述多層膜及上述單層膜，於上述第2蝕刻工序中，供形成上述複數個接點之複數個接觸孔作為上述第2凹部而形成於上述單層膜。
如請求項13之蝕刻方法，其中於上述第1蝕刻工序中，供形成上述複數個接點之複數個接觸孔作為上述第2凹部而形成於上述單層膜，自上述第1區域遍及至上述第2區域之狹縫作為上述第1凹部及上述第2凹部而形成於上述多層膜及上述單層膜，於上述第2蝕刻工序中，供形成上述複數個記憶胞之複數個記憶體孔作為上述第1凹部而形成於上述多層膜。
如請求項13之蝕刻方法，其中於上述第1蝕刻工序中，自上述第1區域遍及至上述第2區域之狹縫作為上述第1凹部及上述第2凹部而形成於上述多層膜及上述單層膜，於上述第2蝕刻工序中，供形成上述複數個記憶胞之複數個記憶體孔作為上述第1凹部而形成於上述多層膜，供形成上述複數個接點之複數個接觸孔作為上述第2凹部而形成於上述單層膜。