TWI898246B

TWI898246B - 半導體器件及其製備方法

Info

Publication number: TWI898246B
Application number: TW112130372A
Authority: TW
Inventors: 王樂知; 黎子蘭
Original assignee: 大陸商廣東致能半導體有限公司
Priority date: 2023-05-25
Filing date: 2023-08-11
Publication date: 2025-09-21
Also published as: CN116598290A; TW202447917A; TW202447916A; CN116631985A; CN116525588A; TW202447959A; CN116525589A

Abstract

本發明涉及一種半導體器件及其製備方法，所述半導體器件的管芯結構包括第一管芯和第二管芯，所述第一管芯包括第一區域和第二區域，所述第一區域為所述第一管芯的功能區，其中包括由III-V族半導體層構成的第一異質結和多個第一電極，所述多個第一電極中的部分第一電極與所述第一異質結耦合；所述第二管芯位於所述第一管芯的第二區域的上方，所述第二管芯包括多個第二電極，多個第一電極中的部分第一電極通過第一導電層電連接多個第二電極中的部分第二電極；其中，所述第一管芯和所述第二管芯位於同一封裝體中。本發明提供的半導體器件既減小了封裝尺寸，也減小了因增加額外材料及引線而引起的寄生參數，且整體器件的散熱特性好。

Description

半導體器件及其製備方法

本發明涉及一種半導體技術領域，特別地涉及一種半導體器件及其製備方法。

在半導體器件領域，基於應用場景，常常需要將兩個或兩個以上的器件封裝在一起構成一個具有一定功能的半導體器件，既能提高器件整合度，又減少了由於器件之間的外部電連接而引入的寄生參數，因而這種形式的器件得到了廣泛的應用。

參見圖1，圖1是公告號為CN 218160367 U、名稱為“Cascode封裝結構”的中國發明專利公開的一種Cascode封裝結構示意圖。圖中的Cascode器件包括金屬-氧化物半導體場效應電晶體(Metal-Oxide-Semiconductor Field-Effect Transistor，簡稱金氧半場效電晶體或MOSFET)晶片和高電子遷移率電晶體(High electron mobility transistor，簡稱HEMT)晶片，HEMT晶片830為一種氮化鎵(GaN)基半導體晶片，其直接封裝在基島811上，而MOSFET晶片840通過基板820間接封裝在基島811上，基島811封裝在引線框架810上。MOSFET晶片840 和HEMT晶片830之間通打線的方式電連接。圖1中的Cascode封裝結構引入了基板820，MOSFET晶片840和HEMT晶片830並列水準設置，增加了封裝尺寸，不利於器件的小型化，提高了器件成本，而且還引入了較大的寄生參數。

參見圖2，圖2是公告號為US8847408B2、名稱為“封裝中堆疊有FET的Ⅲ族氮化物電晶體(Ⅲ-Nitride Transistor Stacked With FET in a Package)”的美國專利公開的一種封裝結構示意圖，其中的矽基MOSFET晶片920放置於Ⅲ族氮化物電晶體930之上，雖然能夠獲得更小的封裝尺寸，但是矽基MOSFET晶片920的散熱路徑需要經過Ⅲ族氮化物電晶體930，增加了矽基MOSFET晶片920散熱路徑長，導致矽基MOSFET晶片920散熱特性差，而且會導致Ⅲ族氮化物電晶體930的熱量分佈不均勻，影響Ⅲ族氮化物電晶體930的性能。

針對現有技術中存在的技術問題，本發明提出了一種半導體器件及其製備方法，用以解決半導體器件散熱特性與封裝尺寸無法兼顧的技術問題。

為了解決上述技術問題，本發明提供了一種半導體器件，其管芯結構包括第一管芯和第二管芯，所述第一管芯包括第一區域和第二區域，所述第一區域為所述第一管芯的功能區，其中包括由III-V族半導體層構成的第一異質結和多個第一電極，所述多個第一電極中的部分第一電極與所述第一異質結耦合；所述第二管芯位於所述第一管芯的第二區域的上方，所述第二管芯包括多個第二電極，多個第一電極中的部分第一電極通過第一導電層電連接多個第二電極中的部分第二電極；其中，所述第一管芯和所述第二管芯位於同一封裝體中。

為了解決上述技術問題，本發明提供了一種上述半導體器件的製備方法，其中包括：提供第一管芯，其包括第一區域和第二區域，所述第一區域為所述第一管芯的功能區，其中包括由III-V族半導體層構成的第一異質結和多個第一電極，所述多個第一電極中的部分第一電極與所述第一異質結耦合；在所述第一管芯的所述第二區域的上方提供第二管芯，所述第二管芯包括多個第二電極；以及提供第一導電層用以電連接所述多個第一電極中的部分第一電極和多個第二電極中的部分第二電極；其中，所述第一管芯和所述第二管芯在同一封裝體中。

為了解決上述技術問題，本發明還提供了一種半導體器件，其包括：第一管芯，其包括第一區域和第二區域，所述第一區域為所述第一管芯的功能區；以及第二管芯，所述第二管芯位於所述第一管芯的第二區域的上方，所述第一管芯與所述第二管芯通過第一導電層電連接；以及散熱結構，所述散熱結構與所述第二管芯具有導熱接觸；其中，所述第一管芯和所述第二管芯位於同一封裝體中。

為了解決上述技術問題，本發明還提供了一種上述半導體器件的製備方法，其中包括：提供第一管芯，其包括第一區域和第二區域，所述第一區域為所述第一管芯的功能區；在所述第一管芯的所述第二區域的上方提供第二管芯；提供第一導電層用以電連接所述第一管芯與所述第二管芯；以及提供散熱結構，所述散熱結構與所述第二管芯具有導熱接觸；其中，所述第一管芯和所述第二管芯在同一封裝體中。

為了解決上述技術問題，本發明還提供了一種共源共柵級聯功率器件，其管芯結構包括：耗盡型GaN管芯，其包括有源區和無源區，其中所述有源區包括由III-V族半導體層構成的第一異質結及HEMT源極、HEMT柵極和HEMT漏極，所述HEMT源極和HEMT漏極與所述第一異質結耦合；以及增強型MOSFET管芯，其包括MOSFET漏極、MOSFET源和極MOSFET柵極，所述增強型MOSFET管芯位於所述無源區上方；其中，所述HEMT源極與所述MOSFET漏極通過第一導電層電連接；所述耗盡型GaN管芯和所述增強型MOSFET管芯位於同一封裝體中。

為了解決上述技術問題，本發明還提供了一種共源共柵級聯功率器件的製備方法，包括以下步驟：提供耗盡型GaN管芯，其包括有源區和無源區，其中所述有源區包括由III-V族半導體層構成的第一異質結及HEMT源極、HEMT柵極和HEMT漏極，所述HEMT源極和HEMT漏極與所述第一異質結耦合；在所述耗盡型GaN管芯的所述無源區的上方提供增強型MOSFET管芯；以及在所述耗盡型GaN管芯的有源區提供延伸到所述無源區的第一導電層，至少用以電連接所述HEMT源極和增強型MOSFET管芯的MOSFET漏極；其中，所述耗盡型GaN管芯和所述增強型MOSFET管芯位於在同一封裝體中。

為了解決上述技術問題，本發明還提供了一種驅動合封功率器件，其管芯結構包括：GaN管芯，其包括第一區域和第二區域，所述第一區域中製備有HEMT的源極、柵極和漏極；控制管芯，其位於所述第二區域上方，包括驅動電路或其一部分，所述控制管芯至少包括驅動輸入端和驅動輸出端；以及導電層，其至少在所述第一區域電連接所述HEMT的柵極，並延伸到所述第二區域電連接所述驅動輸出端；其中，所述GaN管芯和所述控制管芯位於同一封裝體中。

為了解決上述技術問題，本發明還提供了一種上述驅動合封功率器件的製備方法，其中包括：提供GaN管芯，其包括第一區域和第二區域，所述第一區域中形成有HEMT，其包括柵極、源極和漏極；在所述GaN管芯的所述第二區域上方提供控制管芯，其包括驅動電路或其一部分，所述控制管芯至少包括驅動輸入端和驅動輸出端；以及提供導電層，其在所述第一區域電連接所述HEMT的柵極，並延伸到所述第二區域電連接所述驅動輸出端；其中，所述GaN管芯和所述控制管芯位於同一封裝體中。

本發明提供的半導體器件的第一管芯通過第二區域為第二管芯提供了支撐平臺，能夠有效地減小兩個管芯的距離，並且使兩個管芯的電連接由現有技術中的打線方式改為通過導電層電連接的方式，因而既減小了封裝尺寸，也減小了因增加額外材料及引線而引起的寄生參數，兩個管芯有各自的散熱路徑，互不影響，因而整體器件的散熱特性好。

[本發明]

1:HEMT

2:HEMT

11:耗盡型GaN管芯

1101:HEMT源極

1102:HEMT柵極

1103:HEMT漏極

111:有源區

112:無源區

113:隔離區

12:增強型MOSFET管芯

1201:MOSFET源極

1202:MOSFET柵極

1203:MOSFET漏極

121:第一區域

122:第二區域

1220:散熱孔

131:襯底

132:溝道層

133:勢壘層

134:第一介質層

135:第二介質層

14:導電層

15:引線框架

151:第一引腳

152:第二引腳

153:框架主體

16:引線

17:封裝體

18:導熱件

21:GaN管芯

2101:HEMT源極

2102:HEMT柵極

2103:HEMT漏極

211:第一區域

212:第二區域

2120:散熱孔

22:控制管芯

2201:驅動輸入端

2202:驅動輸出端

2203:電源端

2204:接地端

221:第一區域

222:第二區域

231:襯底

232:溝道層

233:勢壘層

234:第一介質層

235:第二介質層

236:P-型層

24:導電層

241:源極導電層

242:柵極導電層

243:漏極導電層

25:引線框架

251:引腳

251:漏極管腳

26:引線

310:二維載流子氣

D:漏極

G:柵極

S:源極

S11~S13:步驟

S111~S113:步驟

S21~S23:步驟

S211~S213:步驟

S31~S33:步驟

S311~S313:步驟

[習用]

810:引線框架

811:基島

820:基板

830:HEMT晶片

840:MOSFET晶片

920:矽基MOSFET晶片

930:Ⅲ族氮化物電晶體

下面，將結合圖式對本發明的較佳實施方式進行進一步詳細的說明，其中：圖1是公告號為CN 218160367 U、名稱為“Cascode封裝結構”的中國發明專利公開的一種Cascode封裝結構示意圖；圖2是公告號為US8847408B2、名稱為“封裝中堆疊有FET的III族氮化物電晶體”的美國專利公開的一種封裝結構示意圖；圖3是根據本發明實施例一的一種共源共柵級聯功率器件的原理電路圖；圖4是根據本發明實施例一的一種Cascode器件管芯結構的側面示意圖；圖5是根據本發明實施例一的一種Cascode器件管芯結構的正面示意圖；圖6是根據本發明實施例一的Cascode器件封裝結構示意圖；圖6A是根據本發明實施例一的Cascode器件的製備方法流程圖；圖7是根據本發明實施例二的一種Cascode器件的原理電路圖；圖8是根據本發明實施例二的一種Cascode器件管芯結構的側面示意圖；圖9是圖8所示的Cascode器件管芯結構的另一個側面示意圖；圖10是根據本發明實施例二的Cascode器件管芯結構的另一個側面示意圖；圖11是根據本發明實施例二的Cascode器件封裝結構示意圖；圖12是根據本發明實施例三的一種Cascode器件結構的側面示意圖；圖12A是根據本發明實施例三的一種Cascode器件的製備方法流程圖；圖13是根據本發明實施例四的一種Cascode器件管芯結構的側面示意圖；圖14是根據本發明實施例五的一種Cascode器件結構的側面示意圖；圖15是根據本發明實施例六的一種Cascode器件結構的側面示意圖；圖16是根據本發明實施例七的一種Cascode器件結構的側面示意圖；圖17是根據本發明實施例八的一種驅動合封功率器件的原理電路圖；圖18是根據本發明實施例八的一種驅動合封功率器件管芯結構的側面示意圖；圖19是根據本發明實施例八的一種驅動合封功率器件封裝主體結構的正面示意圖；圖19A根據本發明實施例八的一種驅動合封功率器件製備方法流程圖；圖20是根據本發明實施例九的一種驅動合封功率器件封裝主體結構的正面示意圖；圖21是根據本發明實施例十的一種驅動合封功率器件管芯結構側面示意圖；圖22是根據本發明實施例十一的一種驅動合封功率器件管芯結構側面示意圖；圖23是根據本發明實施例十二的一種驅動合封功率器件管芯結構的側面示意圖；以及圖24是根據本發明實施例十二的一種驅動合封功率器件封裝主體結構的正面示意圖。

為使本發明實施例的目的、技術手段和功效更加清楚，下面將結合本發明實施例中的圖式，對本發明實施例中的技術手段進行清楚、完整地描述，顯然，所描述的實施例是本發明一部分實施例，而不是全部的實施例。基於本發明中的實施例，本發明所屬技術領域中具有通常知識者依先前技術所能輕易完成的所有其他實施例，都屬於本發明保護的範圍。

在以下的詳細描述中，可以參看作為本申請一部分用來說明本申請的特定實施例的各個說明書圖示。在圖式中，相似的符號在不同圖式中描述大體上類似的組件。本申請的各個特定實施例在以下進行了足夠詳細的描述，使得本發明所屬技術領域中具有通常知識者能夠實施本申請的技術手段。應當理解，還可以利用其它實施例或者對本申請的實施例進行結構、邏輯或者電性的改變。

本發明提供了一種半導體器件，其包括第一管芯、第二管芯和將兩個管芯封裝的封裝體。第一管芯包括第一區域和第二區域，所述第一區域為所述第一管芯的功能區，用於得到第一管芯的具體結構。所述第二管芯位於所述第一管芯的第二區域的上方，所述第一管芯與所述第二管芯通過導電層電連接。本發明的第一管芯為第二管芯提供了支撐平臺，能夠有效地減小兩個管芯的距離，並且使兩個管芯的電連接由現有技術中的打線方式改為通過導電層電連接，因而既減小了封裝尺寸，也減小了因增加額外材料及引線而引起的寄生參數，兩個管芯有各自的散熱路徑，互不影響，因而整體器件的散熱特性好。當第一管芯和第二管芯分別為耗盡型GaN管芯和增強型MOSFET管芯時構成了Cascode器件，當第一管芯和第二管芯分別為GaN管芯和控制管芯或控制晶片時構成了驅動合封功率器件。以下通過具體實施例對本發明提供的半導體器件進行詳細說明。

實施例一

圖3是根據本發明實施例一的一種共源共柵級聯功率器件(簡稱Cascode器件)的原理電路圖，圖4是根據本發明實施例一的一種Cascode器件管芯結構的側面示意圖。圖5是根據本發明實施例一的一種Cascode器件管芯結構的正面示意圖。其中，圖4及圖5中所示的各個結構的形狀、比例、佈局等僅是一種示意，本發明所屬技術領域中具有通常知識者可根據實際需求作出適應性地調整。結合圖3至圖5，所述Cascode器件封裝主體結構包括作為第一管芯的耗盡型GaN管芯11、作為第二管芯的增強型MOSFET管芯12和封裝體(圖中未示出)。所述耗盡型GaN管芯11包括襯底131及外延得到的溝道層132和勢壘層133、第一介質層134和第二介質層135，第一介質層134和第二介質層135構成了介質層。

其中，所述襯底131的材料例如為GaN或諸如矽(Si)、碳化矽(SiC)或藍寶石(Al₂O₃)等非GaN。當襯底131為非GaN襯底時，還可以進一步引入緩衝層以減少晶格差異帶來的影響。緩衝層可以是氮化鋁(AlN)、氮化鎵(GaN)、氮化鎵鋁(AlGaN)、氮化鎵銦(InGaN)、氮化銦鋁(AlInN)和氮化鎵銦鋁(AlGaInN)中一種或多種，用以減小襯底131與溝道層132之間的晶格常數和熱膨脹係數等差異帶來的影響，有效避免氮化物外延層出現龜裂等情況。緩衝層是耗盡型GaN管芯11的可選結構。

所述溝道層132的材料例如為GaN，所述勢壘層133的材料例如為AlGaN，溝道層132和勢壘層133構成了異質結，其中提供有二維載流子氣310，如二維電子氣(2DEG)或二維空穴氣(2DHG)。構成異質結的所述溝道層132和所述勢壘層133的材料還可以是其他III-V族半導體材料，如AlN、GaN、InN及這些材料的化合物，如AlGaN、InGaN、AlInGaN等。

耗盡型GaN管芯11包括兩個區域，如圖中所示的有源區111和無源區112。有源區111和無源區112之間具有隔離區113，所述的隔離區113例如為使有源區111和無源區112在物理上實現分離填充了介質的隔離槽，也可以通過在該區域從頂層向下注入絕緣離子得到的電絕緣帶。

有源區111作為第一區域，其為耗盡型GaN管芯11的功能區，通過對有源區111蝕刻、生長金屬進而得到HEMT源極1101、HEMT柵極1102和HEMT漏極1103。其中的HEMT源極1101和HEMT漏極1103分別與異質結耦合。在有源區111上表面沉積有導電層14，所述導電層14與HEMT源極1101電連接，並向無源區112延伸。其中，導電層14可覆蓋所述無源區112的部分區域或全部區域。通過控制導電層14的厚度和面積能夠減小所述第一管芯與所述第二管芯之間互連結構的寄生參數，如寄生電阻和寄生電感。

所述增強型MOSFET管芯12例如為MOSFET電晶體，其包括MOSFET源極1201、MOSFET柵極1202和MOSFET漏極1203。在本實施例中，MOSFET漏極1203位於增強型MOSFET管芯12的下方，MOSFET源極1201、MOSFET柵極1202位於增強型MOSFET管芯12的上方，所述增強型MOSFET管芯12的MOSFET漏極1203貼裝在所述無源區112上方的導電層14上，從而實現MOSFET漏極1203與HEMT源極1101的電連接。在將所述增強型MOSFET管芯12的MOSFET漏極1203貼裝在所述無源區112上方的導電層14時，可以通過共晶粘貼法、焊接粘貼法、導電膠粘貼法和玻璃膠粘貼法等方法實現。

圖6是根據本發明實施例一的Cascode器件封裝結構示意圖(圖中未示出封裝體)，在本實施例中，耗盡型GaN管芯11貼裝在引線框架15上，並通過引線16進行互聯。如圖中所示，通過引線16將MOSFET柵極1202引到框架的第一引腳151作為所述Cascode器件的柵極G，通過引線16將HEMT柵極1102、MOSFET源極1201與框架主體153電連接，並作為所述Cascode器件的源極S，通過引線16將HEMT漏極1103引到框架的第二引腳152作為所述Cascode器件的漏極D。圖6中的引線16僅為示意，根據需要，同一連接關係的引線16可以為一根或多根，也可以為符合電流參數的金屬帶。而後可參考本領域常用的工藝完成Cascode器件的其他工藝步驟進而完成Cascode器件的製備，在圖6所示的結構的基礎上進行塑封得到封裝體，進而得到完整的帶有引腳的Cascode器件，在此不再贅述。

綜合圖3至圖6可見，本實施例中的耗盡型GaN管芯11作為第一管芯，其提供了作為第一區域的有源區111和作為第二區域的無源區112，耗盡型GaN管芯11在有源區111包括由III-V族半導體層構成的第一異質結和多個電極。第二區域的無源區112為增強型MOSFET管芯12提供了支撐平臺，使增強型MOSFET管芯12位於作為第二區域的無源區112上方，其底層的漏極通過導電層與GaN源極電連接，與通過引線電連接的方式相比，既有效減小了兩個管芯的距離，也減小了兩個電極之間由於巨大壓差對MOSFET管芯12產生的衝擊及寄生參數。本實施例中的增強型MOSFET管芯12直接置於GaN管芯11上，不需要現有技術中的基板，既進一步減少了兩個管芯的距離及寄生參數，也減小了器件的整體封裝體積，並且兩個管芯有各自的散熱路徑，互不影響，因而整體器件的散熱特性好。

本實施例中的耗盡型GaN管芯11根據實際需要還可以包括其他半導體層，如在第二介質層135上層再增加一層鈍化層以提供保護，或者在勢壘層133和第一介質層134之間增加一層帽層，以保護勢壘層133，還可以在襯底131中增加成核層等等。

圖6A是根據本發明實施例一的Cascode器件的製備方法流程圖，其中包括以下步驟：

步驟S11，提供管芯結構。其中，提供管芯結構的步驟具體包括：

步驟S111，提供耗盡型GaN管芯11，其包括有源區111和無源區112，所述源區111為所述耗盡型GaN管芯11的功能區。例如，首先選擇襯底131，襯底131的材料例如為GaN或非GaN。而後在襯底131上依次外延得到溝道層132和勢壘層133。繼續在勢壘層133上沉積介質，如得到第一介質層134作為柵極介質。而後製作柵極場板、源極和漏極。然後再沉積第二介質層135，並將柵極、源極和漏極引出到第二介質層135上表面，進而得到HEMT源極1101、HEMT柵極1102和HEMT漏極1103。

步驟S112，在有源區111上沉積導電層14，並使導電層14延伸、覆蓋所述無源區112的部分區域，且在有源區111與HEMT源極1101電連接。

步驟S113，在所述無源區112的導電層14上方提供增強型MOSFET管芯12。例如以通過共晶粘貼法、焊接粘貼法、導電膠粘貼法和玻璃膠粘貼法等方法將所述增強型MOSFET管芯12的MOSFET漏極1203貼裝在所述無源區112上方的導電層14。

步驟S12，提供引線框架15並進行器件互聯。例如，將耗盡型GaN管芯11貼裝在引線框架15上，再根據需要採用引線16進行互聯。

步驟S13，塑封。採用塑封料對完成器件互聯的結構進行塑封，進而得到完整的帶有引腳的Cascode器件。

實施例二

圖7是根據本發明實施例二的一種Cascode器件的原理電路圖，圖8是根據本發明實施例二的一種Cascode器件管芯結構的側面示意圖。圖9是圖8所示的Cascode器件管芯結構的另一個側面示意圖。與實施例一相比，本實施例在耗盡型GaN管芯11的無源區112內置有一個電容31。其中，耗盡型GaN管芯11中形成的異質結由隔離區113分為兩部分，第一異質結在作為第一區域的有源區111中與HEMT源極1101和HEMT漏極1103耦合，第二異質結在作為第二區域的無源區112中，第二異質結形成了一個導電平面，其作為電容31的下極板，通過金屬312引到無源區112的上表面，並與上表面的作為下電極313的第二導電層電連接。本實施例利用導電層14作為電容31的上極板，同時也是電容上電極，與MOSFET漏極1203直接電連接，既充分利用了導電層，還減少了器件互聯引起的寄生參數。

參見圖11，圖11是根據本發明實施例二的Cascode器件封裝結構示意圖。與圖6所示的結構相比，本實施例的無源區112上表面包括電容的下電極313，在器件互聯工藝中，通過引線16連接下電極313和HEMT柵極1102、MOSFET源極1201或框架主體153，從而實現如圖7所示原理圖中的電容連接關係。

由於耗盡型GaN管芯11的無源區112具有足夠的位置，因而可以在無源區112實現一些無源器件，如本實施例中的電容31，當然也可以實現其他的無源器件，如圖10所示的電阻32，圖10是根據本發明實施二所示的Cascode器件管芯結構的另一個側面示意圖。電阻32置於無源區112內，其兩個連接端分別通過金屬引出到無源區112上表面，第一連接端與導電層14電連接，進而與MOSFET漏極1203直接電連接，第二連接端與無源區112上表面的第二導電層321電連接。在Cascode器件封裝結構的器件互聯工藝中，第二導電層321通過引線16與HEMT柵極1102、MOSFET源極1201或框架主體153電連接，從而實現在MOSFET11的漏源兩極之間增加電阻的目的。在無源區112增加的無源器件還可以是二極體或電感，或者是這些無源器件的各種組合，在此不再一一贅述。

前述兩個實施例提供的結構僅是一種示意，需要說明的是，實施例一和實施例二中的無源區112中也可以不包括異質結，當在實施例二中不包括異質結時，可以通過在距離無源區112上表面一定距離的位置沉積金屬得到的金屬層作為電容31的下極板。

在製備本實施例中的Cascode器件過程中，在圖6A所示的流程中，在完成步驟S111的過程中製備無源區112中的無源器件。例如，針對圖8和圖9所示的電容31，在將柵極、源極和漏極引出到第二介質層135上表面的同時，從第二介質層135上表面向下蝕刻直到第二異質結310，再通過生長金屬312將第二異質結310形成的導電平面作為電容31下極板，並引到無源區112的上表面，在無源區112的上表面沉積金屬層作為電容31的下電極313。類似地可以得到電阻、二極體、電感等無源器件。

實施例三

圖12是根據本發明實施例三的一種Cascode器件結構的側面示意圖。在本實施例中，所述Cascode器件的管芯結構包括作為第一管芯的增強型MOSFET管芯12和作為第二管芯的耗盡型GaN管芯11。所述增強型MOSFET管芯12包括第一區域121和第二區域122，所述第一區域121為所述增強型MOSFET管芯12的功能區，其中形成有MOSFET源極1201、MOSFET柵極1202和MOSFET漏極1203。作為第二管芯的耗盡型GaN管芯11包括耗盡型GaN管芯11和HEMT源極1101、HEMT柵極1102和HEMT漏極1103。增強型MOSFET管芯12的上表面沉積有導電層14，其與MOSFET漏極1203電連接在一起並延伸到第二區域122，並與耗盡型GaN管芯11的HEMT源極1101電連接。在本實施例中，通過貼裝的方式將耗盡型GaN管芯11置於所述第二區域122，HEMT源極1101完全貼裝在導電層14上，既提高了貼裝的牢固性，也增加了電接觸面積。為了提高耗盡型GaN管芯11的散熱，將所述耗盡型GaN管芯11和增強型MOSFET管芯12倒置，且所述耗盡型GaN管芯11的上表面貼裝在所述引線框架15上，通過引線框架15實現對耗盡型GaN管芯11的散熱。而後再通過封裝材料進行塑封得到封裝體17。

本發明所屬技術領域中具有通常知識者應知，本實施例在對所述耗盡型GaN管芯11和增強型MOSFET管芯12進行倒置封裝時，還可以包括倒置封裝時所需、本實施例未提及的其他材料或制程，例如，採用焊料或導電粘合劑將耗盡型GaN管芯11貼裝在所述引線框架15上。焊料可採用共晶錫/鉛或無鉛(98.2%錫、1.8%銀)焊料。在焊接完成之後，對管芯和引線框架之間的空隙進行填充，填充料例如為經過專門工程處理的環氧樹脂。經過管芯貼裝和填充步驟以外，還包括其他處理步驟，如對晶片四周進行封裝得到所需要各種規格的封裝結構，在此不再贅述。

另外，雖然本實施例中以引線框架作為管芯倒裝封裝時的載體，但並不排除其載體，如基板，具體以實際製備需求而定。

另外，第二區域122中也可以製備無源器件，如電阻、電容、二極體、電感等，其結構及與耗盡型GaN管芯11和增強型MOSFET管芯12的連接關係與實施例二中類似，例如，以導電層14作為一個電容極板，在第二區域122內部形成的金屬板作為第二電容極板，並將其引出到第二區域122表面，用於進行互聯，在此不再贅述。

圖12A是根據本發明實施例三的一種Cascode器件的製備方法流程圖，其中包括以下步驟：

步驟S21，提供管芯結構。其中，提供管芯結構的步驟具體包括：

步驟S211，提供增強型MOSFET管芯12，其包括第一區域121和第二區域122，所述第一區域121為所述增強型MOSFET管芯12的功能區，其中形成有MOSFET源極1201、MOSFET柵極1202和MOSFET漏極1203。

步驟S212，在第一區域121上沉積導電層14，與MOSFET漏極1203電連接在一起並延伸到第二區域122。

步驟S213，在所述第二區域122的導電層14上方以貼裝的方式將耗盡型GaN管芯11置於所述第二區域122，HEMT源極1101完全貼裝在導電層14上。

步驟S22，將管芯結構倒置貼裝在引線框架15上並進行器件互聯。具體地，所述耗盡型GaN管芯11的上表面貼裝在所述引線框架15上，從而可以實現通過引線框架15散熱的目的。

步驟S23，塑封。採用塑封料對完成器件互聯的結構進行塑封，進而得到完整的帶有引腳的Cascode器件。

實施例四

圖13是根據本發明實施例四的一種Cascode器件管芯結構的側面示意圖。在本實施例中，與實施例一相比，在向無源區112貼裝增強型MOSFET管芯12之前，對無源區112進行蝕刻，蝕刻深度可根據實際情況確定。在本實施例中，蝕刻深度以將增強型MOSFET管芯12貼裝在無源區112上的導電層14後的高度與有源區111的電極高度相當為准，如圖13所示。通過對無源區112的蝕刻，減小無源區112的厚度，從而縮短MOSFET管芯12的散熱路徑，提高了器件的整體散熱性能。

在製備本實施例中的Cascode器件過程中，參照圖6A所示的流程，在得到耗盡型GaN管芯11後，對無源區112進行蝕刻，而後再執行其他步驟，從而得到本實施例中的Cascode器件。

實施例五

圖14是根據本發明實施例五的一種Cascode器件結構的側面示意圖。參見圖14，在本實施例中，所述Cascode器件的管芯結構包括作為第一管芯的增強型MOSFET管芯12和作為第二管芯的耗盡型GaN管芯11。在向增強型MOSFET管芯12的無源區貼裝耗盡型GaN管芯11之前，對貼裝的第二區域122進行蝕刻，而後再沉積導電層14，使導電層14電連接MOSFET漏極1203，並延伸到第二區域122，而後再通過貼裝的方式將耗盡型GaN管芯11置於所述第二區域122。耗盡型GaN管芯11的下表面包括多個HEMT源極1101，其完全貼裝在導電層14上，既提高了貼裝的牢固性，也增加了電接觸面積。增強型MOSFET管芯12貼裝在引線框架15上，並通過塑封料進行塑封得到封裝體17。本實施例通過減小第二區域122的厚度縮短了耗盡型GaN管芯11的散熱路徑，並由引線框架15對耗盡型GaN管芯11散熱。

在製備本實施例中的Cascode器件過程中，參照圖12A所示的流程，在得到增強型MOSFET管芯12後，對第二區域122進行蝕刻，而後再執行其他步驟，從而得到本實施例中的Cascode器件。

實施例六

圖15是根據本發明實施例六的一種Cascode器件結構的側面示意圖。本實施例與實施例五相比，在第二區域122中還包括多個散熱孔1220，內注有散熱材料，所述散熱孔1220與所述引線框架15相接觸。本實施例通過在第二區域中增加散熱孔進一步提高散熱性能。

類似地，還可以在圖4、圖13等所示實施例中增加散熱孔來提高對第二管芯的散熱能力。具體結構可參考圖15，在此不再贅述。

在製備本實施例中的Cascode器件過程中，參照圖12A所示的流程，在得到增強型MOSFET管芯12後，對第二區域122進行蝕刻以減小第二區域122的厚度，而後再蝕刻散熱孔1220，並向其中填加散熱材料，而後再執行其他步驟，從而得到本實施例中的Cascode器件。

實施例七

圖16是根據本發明實施例七的一種Cascode器件結構的側面示意圖。在本實施例中，所述Cascode器件的管芯結構包括作為第一管芯的增強型MOSFET管芯12和作為第二管芯的耗盡型GaN管芯11。在增強型MOSFET管芯12的第一區域121沉積導電層14，導電層14與MOSFET漏極1203(參見圖12)電連接並延伸到第二區域122，而後再通過貼裝的方式將耗盡型GaN管芯11置於所述第二區域122。耗盡型GaN管芯11的下表面包括HEMT源極1101(參見圖12)，其完全貼裝在導電層14上，既提高了貼裝的牢固性，也增加了電接觸面積。增強型MOSFET管芯12貼裝在引線框架15上，並通過塑封料進行塑封得到封裝體17。在本實施例中，為了實現對耗盡型GaN管芯11的散熱，在其上表面設置導熱件18，其粘結面通過絕緣導熱膠與所述對耗盡型GaN管芯11的表面粘接在一起，其散熱面露出所述封裝體17。所述的導熱件18例如為導熱性能良好的金屬件。另外，還可以在本實施例的基礎上結合以上實施五或實施六的結構，從而進一步提高散熱性能。

在製備本實施例中的Cascode器件過程中，參照圖12A所示的流程，在完成步驟S11得到管芯結構後，將增強型MOSFET管芯12的下表面貼裝在引線框架15上。然後在耗盡型GaN管芯11主體上表面通過絕緣導熱膠粘接導熱件18，而後通過塑封料進行塑封得到封裝體17，其中在塑封時保證導熱件18的散熱面露出所述封裝體17。

另外，在前述作為第一管芯的增強型MOSFET管芯12的無源區上貼裝作為第二管芯的耗盡型GaN管芯11的各個實施例中，所述耗盡型GaN管芯11源極與增強型MOSFET漏極通過導電層連接，另外，也可以根據需要採用另一個導電層的對其他電極進行互聯，如耗盡型GaN管芯11柵極與增強型MOSFET的源極電極通過另一導電層電連接。其中，耗盡型GaN管芯11的電極可全部置於一側，如上表面，也可以分置於兩側，如分置於上表面和下表面。根據互聯需要，在貼裝耗盡型GaN管芯11時，可以使耗盡型GaN管芯11的上表面貼裝在增強型MOSFET管芯12的無源區上，也可以使耗盡型GaN管芯11下表面貼裝在增強型MOSFET管芯12的無源區上。

實施例八

圖17是根據本發明實施例八的一種驅動合封功率器件的原理電路圖，圖18是根據本發明實施例八的一種驅動合封功率器件管芯結構的側面示意圖。圖19是根據本發明實施例八的一種驅動合封功率器件封裝主體結構的正面示意圖。在本實施例八中，所述的驅動合封功率器件包括GaN管芯21和控制管芯22，在本實施例中，所述的GaN管芯21包括第一區域211和第二區域212，在所述第一區域211中形成有增強型HEMT的三個電極，即HEMT源極2101、HEMT柵極2102和HEMT漏極2103。控制管芯22包括驅動電路或其一部分，在本實施例中，控制管芯22包括驅動輸入端2201、驅動輸出端2202、電源端2203和接地端2204，驅動輸出端2202與HEMT柵極2102電連接，接地端2204與HEMT源極2101電連接。

參見圖18和圖19，控制管芯22置於GaN管芯21的第二區域212上方。所述GaN管芯21包括襯底231及外延得到的溝道層232和勢壘層233、第一介質層234和第二介質層235及位於第一區域211中勢壘層233上方的P-型層236。在本實施例中，所述襯底231的材料例如為GaN或諸如Si、SiC或Al₂O₃等非GaN。還可以進一步引入緩衝層以減少晶格差異帶來的影響。緩衝層可以是AlN、GaN、AlGaN、InGaN、AlInN和AlGaInN中一種或多種，用以減小襯底231與溝道層232之間的晶格常數和熱膨脹係數等差異帶來的影響，有效避免氮化物外延層出現龜裂等情況。緩衝層是GaN管芯21的可選結構。

所述溝道層232的材料例如為GaN，所述勢壘層233的材料例如為AlGaN，溝道層232和勢壘層233的介面構成了異質結，其中提供有二維載流子氣，如二維電子氣(2DEG)或二維空穴氣(2DHG)。構成異質結的所述溝道層232和所述勢壘層233的材料還可以是其他III-V族半導體材料，如AlN、GaN、InN及這些材料的化合物如AlGaN、InGaN、AlInGaN等。通過對第一區域211的半導體層進行蝕刻、生長金屬進而得到HEMT源極2101和HEMT漏極2103，並與勢壘層233下的異質結耦合。第一區域的勢壘層233上方的P-型層236為帶正電(P型)的GaN層，P-型層236中的正電荷具有內置電壓，該電壓大於壓電效應產生的電壓，因此會耗盡2DEG中的電子而形成增強型結構。在P-型層236上形成柵極並引出到管芯表面得到HEMT柵極2102。

GaN管芯21的第一區域211上表面沉積有導電層24，其中源極導電層241與HEMT源極2101電連接，柵極導電層242與HEMT柵極2102電連接，源極導電層241和柵極導電層242相互隔離並向第二區域212延伸。其中與HEMT源極2101電連接的源極導電層241與接地端2204電連接，與HEMT柵極2102電連接的柵極導電層242與驅動輸出端2202電連接。GaN管芯21置於引線框架25上，通過引線26對HEMT電極、控制管芯的各個電連接端及引線框架25等進行互聯，且引線框架25上包括有多個用於引出的引腳251。本實施例中的引線框架25的結構、連接點及數量可根據實際需要而定，本實施例中的引腳251的佈局及數量僅用於示例，而非限制。

在本實施例中，GaN管芯21包括第一區域和第二區域，在第一區域形成增強型HEMT，並包括HEMT的三個電極，在第二區域上貼裝控制管芯，並通過在GaN管芯21沉積導電層來電連接控制管芯的驅動輸出端和HEMT柵極、控制管芯的接地端和HEMT源極。兩個管芯是否通過導電層連接可根據控制管芯中具體驅動電路及與外部電路連接的需要而定，本實施例中的電連接關係僅是舉例而已，兩個管芯通過導電層進行連接的關係並不局限於本實施例。由於控制管芯22貼裝在GaN管芯21上，並且兩個管芯在電連接時可以通過導電層電連接，相對於並列式佈局、採用引線互聯的結構，不但能夠減小器件的整體體積，而且通過控制導電層的厚度和面積還能夠有效減小兩個管芯之間互連是產生的寄生參數，如寄生電阻和寄生電感。

圖19中的引線26僅為示意，根據需要，同一連接關係的引線26可以為一根或多根，也可以為符合電流參數的金屬帶。而後可參考本領域常用的工藝完成器件的其他工藝步驟，如在圖19所示的結構的基礎上進行塑封得到封裝體，進而得到完整的帶有引腳的驅動合封功率器件，在此不再贅述。

圖19A根據本發明實施例八的一種驅動合封功率器件製備方法流程圖，所述方法包括：

步驟S31，提供管芯結構。其中，提供管芯結構的步驟具體包括：

步驟S311，提供GaN管芯21，其包括第一區域211和第二區域212，所述第一區域211為所述GaN管芯21的功能區。在本實施例中，所述GaN管芯21中形成有增強型HEMT。例如，首先選擇襯底231，襯底231的材料例如為GaN或非GaN。而後在襯底231上依次外延得到溝道層232和勢壘層233。繼續在勢壘層233上沉積P-型層236，而後沉積第一介質層234作為柵極介質。而後製作柵極場板、源極和漏極。然後再沉積第二介質層235，並將柵極、源極和漏極引出到第二介質層235上表面，進而得到HEMT源極2101、HEMT柵極2102和HEMT漏極2103。

步驟S312，在第一區域211上沉積導電層24。其中所述導電層24包括源極導電層241和柵極導電層242，所述源極導電層241與HEMT源極2101電連接，柵極導電層242與HEMT柵極2102電連接，源極導電層241和柵極導電層242相互隔離並延伸到第二區域212。

步驟S313，在所述第二區域212的導電層24上方提供控制管芯22。例如以通過共晶粘貼法、焊接粘貼法、導電膠粘貼法和玻璃膠粘貼法等方法使控制管芯22的接地端2204與所述源極導電層241電連接，控制管芯22的驅動輸出端2202與柵極導電層242電連接。

步驟S32，提供引線框架25並進行器件互聯。例如，將GaN管芯21的主體下表面貼裝在引線框架25上，再根據需要採用引線26進行互聯。

步驟S33，塑封。採用塑封料對完成器件互聯的結構進行塑封，進而得到完整的帶有引腳的驅動合封功率器件。

實施例九

圖20是根據本發明實施例九的一種驅動合封功率器件封裝主體結構的正面示意圖。與實施例八相比，在本實施例九中，所述的驅動合封功率器件的GaN管芯21包括第一區域211和第二區域212。第一區域211包括兩個增強型HEMT結構，如圖20中的HEMT 1和HEMT 2，控制管芯22中的驅動電路包括兩個驅動輸入端和兩個驅動輸出端。HEMT與控制管芯22的電連接與實施例八相同，如驅動輸出端2202通過導電層與HEMT柵極2102電連接，接地端2204通過導電層與HEMT源極2101電連接。其中，為了充分利用GaN管芯21表面積並達到良好的電接觸，驅動輸出端2202和接地端2204位於控制管芯22的下方，與HEMT源極2101電連接的導電層延伸到第二區域212，與HEMT柵極2102電連接的導電層延伸到第二區域212，當將控制管芯22置於第二區域212時，驅動輸出端2202和接地端2204分別置於對應的導電層上方，如圖中虛線所示，通過設置接觸面的面積及對應導電層的厚度能夠達到減小互聯產生的寄生參數。HEMT 2與控制管芯22的連接及位置關係與HEMT 1與控制管芯22的連接及位置關係相同，在此不再贅述。

對圖20所示的結構填充塑封料進行塑封得到的封裝體，從而得到一個封裝完整的驅動合封功率器件。本實施例中的引線框架25的結構、連接點、引腳251佈局及數量可根據實施需要而定，本實施例僅用於示例，而非限制。

雖然本實施例中的GaN管芯21的第一區域211中包括兩個增強型HEMT結構，但是並不限制更多數量的HEMT結構，多個HEMT結構既可以都是增強型HEMT結構，也可以都是耗盡型HEMT結構，或者這兩種結構並存。

在製備本實施例中的驅動合封功率器件時，參考圖19A所示的流程，其中在製備GaN管芯21時生成兩個增強型HEMT，當需要多個HEMT結構及相應的類型時，按照預置的佈局及預置類型對應的結構生成相應的GaN管芯結構，其生成過程與前述實施例相類似，在此不再贅述。

實施例十

圖21是根據本發明實施例十的一種驅動合封功率器件管芯結構側面示意圖。與實施例八相比，在向第二區域212貼裝控制管芯22之前，對第二區域212進行蝕刻，蝕刻深度可根據實際情況確定。在本實施例中，蝕刻深度以將控制管芯22貼裝在第二區域212上的導電層24後的高度與第一區域211的電極高度相當為准，如圖21所示。通過對第二區域212的蝕刻，減小第二區域212的厚度，從而縮短控制管芯22到引線框架25的散熱路徑，提高了器件的整體散熱性能。

本實施例中的驅動合封功率器件的製備方法參考圖19A的流程，與圖19A的不同在於在得到管芯結構後對第二區域212進行蝕刻以減小第二區域212的厚度，而後再提供導電層24，再提供控制管芯22等後續步驟。

實施例十一

圖22是根據本發明實施例十一的一種驅動合封功率器件封裝主體結構側面示意圖。本實施例與實施例十相比，在第二區域212中還包括多個散熱孔2120，內注有散熱材料，所述散熱孔2120與所述引線框架25相接觸。本實施例通過在第二區域212中增加散熱孔進一步提高散熱性能。

類似地，還可以在圖18、圖20等所示實施例中增加散熱孔來提高對控制管芯的散熱能力。具體結構可參考圖22，在此不再贅述。

本實施例中的驅動合封功率器件的製備方法參考圖19A的流程，與圖19A的不同在於在得到管芯結構後對第二區域212進行蝕刻以減小無源區112的厚度，而後再蝕刻散熱孔2120，並向其中填加散熱材料，而後再執行其他步驟。

實施例十二

圖23是根據本發明實施例十二的一種驅動合封功率器件管芯結構的側面示意圖(僅示出部分結構)。圖24是根據本發明實施例十二的一種驅動合封功率器件封裝主體結構的正面示意圖。在本實施例中，控制管芯22包括第一區域221和第二區域222，GaN管芯21 HEMT結構，並在其底側包括HEMT源極2101、HEMT柵極2102和HEMT漏極2103。控制管芯22的第一區域221包括驅動電路或其一部分，控制管芯22包括驅動輸入端2201、驅動輸出端2202、電源端2203和接地端2204。本實施例共有3個分離的導電層，即源極導電層241、柵極導電層242和漏極導電層243，其中，源極導電層241在第一區域221與接地端2204電連接，並向第二區域222延伸。柵極導電層242在第一區域221與驅動輸出端2202電連接。漏極導電層243在第二區域的邊緣，用於與引線框架25中的引腳251(漏極管腳)電連接。GaN管芯21置於控制管芯22的第二區域222，底部的HEMT源極2101置於源極導電層241上，底部的HEMT柵極2102置於柵極導電層242上，HEMT漏極2103置於漏極導電層243，從而實現了控制管芯22的驅動輸出端2202與GaN管芯21的HEMT柵極2102電連接，控制管芯22的接地端2204與GaN管芯21的HEMT源極2101電連接。

本實施例中的驅動合封功率器件的製備方法參考圖19A的流程，與圖19A所述流程不同在於，在原步驟S31提供管芯結構時，首先提供控制管芯，包括第一區域和第二區域，所述第一區域中包括驅動電路或其一部分，所述控制管芯至少包括驅動輸入端和驅動輸出端；而後在所述第一區域提供導電層，導電層與驅動輸出端電連接並延伸到所述第二區域；然後在所述控制管芯的所述第二區域上方提供GaN管芯，所述GaN管芯包括HEMT的源極、柵極和漏極，至少其漏極與導電層電連接，從而使所述驅動輸出端電連接到所述HEMT的柵極。而後步驟與圖19A相同，不再贅述。

本發明前述實施例提供的驅動合封功率器件中的控制管芯僅是為了描述方便將其命名為控制管芯，雖然前述實施例中只提及了部分端子，本發明所屬技術領域中具有通常知識者可知根據控制需要，還可以包括其他的電連接端、電路元件。例如控制管芯的驅動輸入端用於連接到外接的輸入信號源，驅動輸出端連接到HEMT柵極。控制管芯中包括電容器，其連接電源端VCC和輸出側的接地端之間，用於去耦和濾波。控制管芯中還包括電阻，其連接在驅動輸出端和HEMT的柵極之間，用於調節柵極驅動的上升沿和下降沿。控制管芯中還包括反並聯二極體，其連接在驅動輸出端和輸出側的接地端之間，用於提供米勒電流的旁路。HEMT的漏極用於連接到負載電路。因而控制管芯可以是業界常稱的“GaN控制晶片”或“GaN控制IC”，可以為現有的晶片，也可以是根據需要定制的晶片，本發明所屬技術領域中具有通常知識者可以參考現有技術中的GaN驅動電路或控制電路，在此不再贅述。

綜上所述，本發明提供的半導體器件可以根據需要構成多種不同功能的器件，應用範圍廣、體積小、寄生參數少。

上述實施例僅供說明本發明之用，而並非是對本發明的限制，本發明所屬技術領域中具有通常知識者，在不脫離本發明範圍的情況下，還可以做出各種變化和變型，因此，所有均等的技術手段也應屬於本發明公開的範疇。