[go: up one dir, main page]

TWI898135B - 用於減少間接飛行時間感測器中之暗電流之讀出架構 - Google Patents

用於減少間接飛行時間感測器中之暗電流之讀出架構

Info

Publication number
TWI898135B
TWI898135B TW111117397A TW111117397A TWI898135B TW I898135 B TWI898135 B TW I898135B TW 111117397 A TW111117397 A TW 111117397A TW 111117397 A TW111117397 A TW 111117397A TW I898135 B TWI898135 B TW I898135B
Authority
TW
Taiwan
Prior art keywords
transistor
coupled
reset
floating diffusion
pixel circuit
Prior art date
Application number
TW111117397A
Other languages
English (en)
Other versions
TW202306378A (zh
Inventor
安卓司 蘇斯
楊征
Original Assignee
美商豪威科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商豪威科技股份有限公司 filed Critical 美商豪威科技股份有限公司
Publication of TW202306378A publication Critical patent/TW202306378A/zh
Application granted granted Critical
Publication of TWI898135B publication Critical patent/TWI898135B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S17/00—Systems using the reflection or reradiation of electromagnetic waves other than radio waves, e.g. lidar systems
    • G01S17/02—Systems using the reflection of electromagnetic waves other than radio waves
    • G01S17/06—Systems determining position data of a target
    • G01S17/08—Systems determining position data of a target for measuring distance only
    • G01S17/10—Systems determining position data of a target for measuring distance only using transmission of interrupted, pulse-modulated waves
    • G01S17/26—Systems determining position data of a target for measuring distance only using transmission of interrupted, pulse-modulated waves wherein the transmitted pulses use a frequency-modulated or phase-modulated carrier wave, e.g. for pulse compression of received signals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S17/00—Systems using the reflection or reradiation of electromagnetic waves other than radio waves, e.g. lidar systems
    • G01S17/88—Lidar systems specially adapted for specific applications
    • G01S17/89—Lidar systems specially adapted for specific applications for mapping or imaging
    • G01S17/894—3D imaging with simultaneous measurement of time-of-flight at a 2D array of receiver pixels, e.g. time-of-flight cameras or flash lidar
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/483—Details of pulse systems
    • G01S7/486—Receivers
    • G01S7/4861—Circuits for detection, sampling, integration or read-out
    • G01S7/4863—Detector arrays, e.g. charge-transfer gates
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/483—Details of pulse systems
    • G01S7/486—Receivers
    • G01S7/4865—Time delay measurement, e.g. time-of-flight measurement, time of arrival measurement or determining the exact position of a peak
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/703—SSIS architectures incorporating pixels for producing signals other than image signals
    • H04N25/705—Pixels for depth measurement, e.g. RGBZ
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Optical Radar Systems And Details Thereof (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

一種像素電路包含一光電二極體，該光電二極體經組態以回應於入射在該光電二極體上之反射調變光而光生電荷。一第一浮動擴散部經組態以儲存該光電二極體中光生之電荷的一第一部分。一第一轉移電晶體經組態以回應於一第一相位信號將電荷之該第一部分自該光電二極體轉移至該第一浮動擴散部。一第一儲存節點經組態以儲存來自該第一浮動擴散部之電荷的該第一部分。一第一解耦電路具有回應於一第一輸入之一第一輸出。該第一輸入經耦合至該第一浮動擴散部，且該第一輸出經耦合至第一儲存節點。該第一輸出處之一電壓擺動大於該第一輸入處之一電壓擺動。

Description

用於減少間接飛行時間感測器中之暗電流之讀出架構
本發明大體上係關於影像感測器，且特定言之(但非排他地)係關於飛行時間影像感測器。
隨著三維3D應用之流行在諸如成像、電影、遊戲、電腦、使用者介面、面部辨識、物件辨識、增強實境及類似者之領域中持續增長，對3D相機之興趣在增加。形成3D影像之一典型被動方式係使用多個相機來擷取立體或多個影像。使用立體影像，可對影像中之物件進行三角量測以形成3D影像。此三角量測技術之一個缺點係難以使用小裝置形成3D影像，此係因為在各相機之間必須存在一最小分離距離以便形成3D影像。另外，此技術係複雜的且因此需要大電腦處理能力以便即時形成3D影像。
針對需要即時獲取3D影像之應用，有時利用基於飛行時間量測之主動深度成像系統。飛行時間相機通常採用將光引導於一物件處之一光源、偵測自物件反射之光之一感測器及基於光行進至物件且自物件行進所花費之往返時間計算至物件之距離之一處理單元。
獲取3D影像之一個持續挑戰係將回應於自物件反射之光產 生之信號與來自環境光之非所要背景信號以及感測器中之累積暗電流區分開。由於非矽基裝置(諸如基於SiGe、Ge、InGaAs、InP、GaAs等之裝置)展現顯著更高之暗電流，因此其亦已成為戶外操作之一巨大挑戰。獲取3D影像之另一個挑戰係由像素陣列感測器消耗之功率。間接飛行時間感測器中之功率消耗之關鍵因素之一係3D感測器之像素陣列中之與解調發信相關聯之長曝光時間。
100:飛行時間光感測系統
102:光源
104:光
106:物件
108:反射調變光
110:像素陣列
112:像素電路
114:控制電路
204:發射光
208:反射光
214A:0°相位信號
214B:180°相位信號
216A:90°相位信號
216B:270°相位信號
312A:像素電路
312B:像素電路
312C:像素電路
312D:像素電路
312E:像素電路
318:光電二極體
320A:第一轉移電晶體
320B:第二轉移電晶體
322A:第一浮動擴散部FD
322B:第二浮動擴散部FD
324A:第一重設電晶體
324B:第二重設電晶體
326A:第一解耦電路
326B:第二解耦電路
328A:第一取樣與保持電晶體
328B:第二取樣與保持電晶體
330A:第一電容器
330B:第二電容器
332A:第一源極隨耦器電晶體
332B:第二源極隨耦器電晶體
334A:第一列選擇電晶體
334B:第二列選擇電晶體
336A:第一放大器
336B:第二放大器
338A:第一電晶體
338B:第二電晶體
340A:第一放大器
340B:第二放大器
344A:第一儲存節點MEM
344B:第二儲存節點MEM
412A:像素電路
412B:像素電路
412C:像素電路
412D:像素電路
412E:像素電路
418:光電二極體
420A:第一轉移電晶體
420B:第二轉移電晶體
422A:第一浮動擴散部FD
422B:第二浮動擴散部FD
424A:第一重設電晶體
424B:第二重設電晶體
426A:第一解耦電路
426B:第一解耦電路
428A:第一取樣與保持電晶體
428B:第二取樣與保持電晶體
430A:第一電容器
430B:第二電容器
432A:第一源極隨耦器電晶體
432B:第二源極隨耦器電晶體
434A:第一列選擇電晶體
434B:第二列選擇電晶體
436A:第一放大器
436B:第二放大器
438A:第一電晶體
438B:第二電晶體
440A:第一放大器
440B:第二放大器
444A:第一儲存節點MEM
444B:第二儲存節點MEM
512A:像素電路
512B:像素電路
512C:像素電路
512D:像素電路
512E:像素電路
518:光電二極體
520A:第一轉移電晶體
520B:第二轉移電晶體
522A:第一浮動擴散部FD
522B:第二浮動擴散部FD
524A:第一重設電晶體
524B:第二重設電晶體
526A:第一解耦電路
526B:第二解耦電路
528A:第一取樣與保持電晶體
528B:第二取樣與保持電晶體
530A:第一電容器
530B:第二電容器
532A:第一源極隨耦器電晶體
532B:第二源極隨耦器電晶體
534A:第一列選擇電晶體
534B:第二列選擇電晶體
536A:第一放大器
536B:第二放大器
538A:第一電晶體
538B:第二電晶體
540A:第一放大器
540B:第二放大器
542A:第一溢流電晶體
542B:第二溢流電晶體
544A:第一儲存節點MEM
544B:第二儲存節點MEM
φ:延遲或相位差
Q1:電荷
Q2:電荷
Q3:電荷
Q4:電荷
L:距離
OUT:輸出
IN:輸入
RST:重設信號
TXA:第一相位信號
TXB:第二相位信號
BIAS:偏壓電壓
OF:溢流信號
參考附圖描述本發明之非限制性及非窮盡性實施例，其中貫穿各種視圖，相似參考數字指代相似部件，除非另外指定。
圖1係展示根據本發明之教示之一飛行時間光感測系統之一項實例之一方塊圖。
圖2係展示根據本發明之教示之相對於在一實例飛行時間成像系統中之反射調變光脈衝之接收及使用各種相移進行之量測自一光源發射之調變光脈衝之一實例之一時序圖。
圖3A係繪示根據本發明之教示之一飛行時間像素之一實例之一示意圖。
圖3B係繪示根據本發明之教示之一飛行時間像素之另一實例之一示意圖。
圖3C係繪示根據本發明之教示之一飛行時間像素之又一實例之一示意圖。
圖3D係繪示根據本發明之教示之一飛行時間像素之又另一 實例之一示意圖。
圖3E係繪示根據本發明之教示之一飛行時間像素之又一實例之一示意圖。
圖4A係繪示根據本發明之教示之一飛行時間像素之一實例之一示意圖。
圖4B係繪示根據本發明之教示之一飛行時間像素之另一實例之一示意圖。
圖4C係繪示根據本發明之教示之一飛行時間像素之又一實例之一示意圖。
圖4D係繪示根據本發明之教示之一飛行時間像素之又另一實例之一示意圖。
圖4E係繪示根據本發明之教示之一飛行時間像素之又一實例之一示意圖。
圖5A係繪示根據本發明之教示之一飛行時間像素之實例之一示意圖。
圖5B係繪示根據本發明之教示之一飛行時間像素之另一實例之一示意圖。
圖5C係繪示根據本發明之教示之一飛行時間像素之又一實例之一示意圖。
圖5D係繪示根據本發明之教示之一飛行時間像素之又另一實例之一示意圖。
圖5E係繪示根據本發明之教示之一飛行時間像素之又一實例之一示意圖。
貫穿圖式之若干視圖，對應參考符號指示對應組件。熟習此項技術者應瞭解，圖中之元件為了簡單且清楚起見繪示，且並不一定按比例繪製。例如，圖中一些元件之尺寸可相對於其他元件誇大以幫助改良對本發明之各個實施例之理解。另外，通常不描繪在一商業可行實施例中有用或必要之常見但好理解之元件，以便促進更直觀地瞭解本發明之此等各種實施例。
本文中描述係關於用於間接飛行時間感測器中之暗電流減少之各種讀出架構之實例。在以下描述中，闡述眾多特定細節以提供對實例之一透徹理解。然而，熟習此項技術者應認知，可在沒有該等特定細節之一或多者之情況下或可運用其他方法、組件、材料等等來實踐本文中描述之技術。在其他例項中，未詳細展示或描述熟知結構、材料或操作以便避免使某些態樣模糊不清。
貫穿此說明書對「一項實例」或「一項實施例」之參考意謂結合實例描述之一特定特徵、結構或特性被包含於本發明之至少一項實例中。因此，貫穿本說明書在多個地方出現短語「在一項實例中」或「在一項實施例」並不一定皆指代同一實例。此外，在一或多個實例中，特定特徵、結構或特性可以任何合適方式組合。
為便於描述，在本文中空間相對術語(諸如「下面」、「下方」、「之上」、「下」、「上方」、「上」、「頂部」、「底部」、「左」、「右」、「中心」、「中間」及類似者)可用於描述一個元件或特徵相對於另一(些)元件或特徵之關係，如圖中繪示。應理解，空間相對術語旨在涵蓋裝置在使用或操作中之除圖中所描繪之定向之外之不同定 向。例如，若圖中之裝置被旋轉或翻轉，則被描述為在其他元件或特徵「下方」或「下面」或「之下」之元件將定向成在其他元件或特徵「上方」。因此，例示性術語「下方」及「之下」可涵蓋上方及下方之一定向兩者。裝置可以其他方式定向(旋轉九十度或處於其他定向)，且可據此解譯本文使用之空間相對描述詞。另外，亦應理解，當一個元件被稱為在兩個其他元件「之間」時，其可為該兩個其他元件之間之唯一元件，或亦可存在一或多個中介元件。
貫穿此說明書，使用此項技術之若干術語。此等術語應具有其等在其等所屬技術中之普通含義，除非本文具體定義或其使用之背景內容將另外清楚暗示。應注意，貫穿本文件可互換地使用元件名稱與符號(例如，Si對矽)；然而，兩者具有相同意義。
如將論述，展示用於間接飛行時間感測器中之暗電流減少之各種讀出架構之各個實例。在各個實例中，解耦電路耦合於用於感測反射調變光之一飛行時間像素電路中之各自儲存節點與浮動擴散部之間。因而，在儲存節點上容許一高電壓擺動以增加一滿井容量(FWC)同時限制浮動擴散部上之過驅且因此管理暗電流。此外，使用回饋方法，包含於一飛行時間像素電路中之兩個浮動擴散部之間之電位差可被最小化，根據本發明之教示，此減小節點之間之寄生洩漏電流之影響。
為了繪示，圖1係展示根據本發明之教示之一飛行時間光感測系統100之一項實例之一方塊圖。如在所描繪之實例中展示，飛行時間光感測系統100包含：光源102；一像素陣列110，其包含複數個像素電路112；及一控制電路114，其耦合至像素陣列110及光源102。如將在下文更詳細論述，包含於像素陣列110中之像素電路112係飛行時間像素電 路，其等包含耦合於各自儲存節點與浮動擴散部之間之解耦電路之各個實例，根據本發明之教示，此容許記憶體節點上之高電壓擺動以增加一滿井容量(FWC)同時限制浮動擴散部上之過驅且因此在執行間接飛行時間(iTOF)量測時管理或減少暗電流。
如實例中展示，光源102及像素陣列110定位於距物件106之一距離L處。光源102經組態以發射調變光104朝向物件106。反射調變光108自物件106被引導回至像素陣列110，如展示。應注意，出於解釋目的，像素陣列110及控制電路114被表示為圖1中之分開的元件。然而，在一項實例中，應瞭解，像素陣列110及控制電路114可整合至同一堆疊晶片感測器上。在其他實例中，像素陣列110及控制電路114可整合至一非堆疊標準平面感測器上。
在所描繪之實例中，飛行時間光感測系統100係一3D相機，其基於用包含像素陣列110之一影像感測器進行之間接飛行時間(iTOF)量測計算一場景(例如，包含物件106)之影像深度資訊。在一些實例中，應瞭解，儘管飛行時間光感測系統100能夠感測3D影像，然飛行時間光感測系統100亦可用於擷取2D影像。在各個實例中，飛行時間光感測系統100亦可用於擷取高動態範圍(HDR)影像。
繼續所描繪之實例，像素陣列110之各像素電路112判定物件106之一對應部分之深度資訊，使得可產生物件106之一3D影像。在所描繪之實例中，藉由量測發射光104與所接收之反射光108之間之延遲/相位差以間接判定光自光源102傳播至物件108且返回至飛行時間光感測系統100之像素陣列110之一往返時間來判定深度資訊。深度資訊可基於由在各像素電路112中所包含之光電二極體產生之一電信號，該深度資訊隨 後被轉移至一儲存節點。
如繪示，光源102(例如一發光二極體、一垂直腔表面發射雷射器或類似者)經組態以在一距離L內向物件108發射光104(例如，發射調變光波/脈衝)。接著，發射光104自物件108作為反射光108(例如反射調變光波/脈衝)反射，其中一些在距離L內傳播朝向飛行時間光感測系統100之像素陣列110且作為影像光入射於像素陣列110之像素電路112上。像素陣列110中所包含之各像素電路112包含一光電偵測器(例如一或多個光電二極體、突崩光電二極體或單光子突崩二極體或類似者)以偵測反射光108並將反射光108轉換成一電信號(例如電子、光電流等)。
如在所描繪之實例中展示，發射光104自光源102傳播至物件108及接著反射回至像素陣列110之往返時間可用於使用下文方程式中之以下關係判定距離L：
其中c係光速，其約等於3×108m/s，且TTOF對應於往返時間，其係光行進至如圖1中所展示之物件106且自物件106行進所花費之時間量。因此，一旦往返時間已知，則可計算距離L，且隨後將其用於判定物件108之深度資訊。
如在所描繪之實例中展示，控制電路114經組態以控制且同步化像素陣列110及光源102之操作，且包含邏輯及記憶體，該邏輯及記憶體當被執行時使飛行時間光感測系統100執行操作用於判定光至物件106且自物件106開始之往返時間。判定往返時間可至少部分基於由控制電路114產生之時序信號。針對間接飛行時間(iTOF)量測，時序信號表示 當光源102發射光104時之光波/脈衝與當像素電路112中之光電偵測器偵測到反射光108時之光波/脈衝之間之延遲/相位差106。
在一些實例中，飛行時間光感測系統100可被包含於具有至少部分基於裝置之大小判定之大小及功率限制之一裝置(例如一行動電話、一平板電腦、一相機等)中。替代地或另外，飛行時間光感測系統100可具有特定所要裝置參數，諸如訊框率、深度解析度、橫向解析度等。
圖2係繪示根據本發明之教示之相對於在實例飛行時間成像系統中之反射光脈衝之接收及使用各種相移進行之量測自一光源發射之實例光脈衝之間之時序關係之一時序圖。明確言之，圖2展示發射光204(其表示自光源102發射至物件106之調變光脈衝)及對應脈衝反射光208(其表示自物件106反射回來且由圖1之像素陣列110接收之反射光脈衝)。
圖2中描繪之實例亦繪示包含一0°相位信號214A及一180°相位信號214B之量測脈衝以及包含一90°相位信號216A及一270°相位信號216B之量測脈衝，如展示，其等皆相對於發射光204之脈衝之相位發生相移。另外，圖2展示根據本發明之教示0°相位信號214A及180°相位信號214B以及90°相位信號216A及270°相位信號216B脈衝皆以與調變發射光204及反射光208相同之頻率進行調變以實現反射光208之零差偵測。在各個實例中，0°相位信號214A及180°相位信號214B以及90°相位信號216A及270°相位信號216B可用於控制像素電路112中之電晶體之切換以量測反射光208。針對如所展示之量測脈衝利用不同相位容許重構經編碼距離。在各個實例中，至少3個獨立量測(例如子訊框)用於解碼3個未知項：距離/相位、反射率及環境。在本文中描述之實例中，利用4個相位(例如0°、180°、90°及270°)。
如將論述，明確言之，0°相位信號214A及180°相位信號214B以及90°相位信號216A及270°相位信號216B脈衝可對應於像素陣列110之像素電路112中所包含之轉移電晶體之切換。在操作中，像素陣列110之像素電路112中之轉移電晶體之切換可用於回應於反射光208轉移像素電路112中所包含之一或多個光電二極體中光生之電荷之各自部分以判定發射光204之脈衝與反射光208之對應脈衝之間之延遲或相位差φ。
例如，圖2中繪示之實例展示回應於反射光208，電荷Q1之一部分由0°相位信號214A之脈衝量測且電荷Q2之一部分由180°相位信號214B之脈衝量測。類似地，回應於反射光208，電荷Q3之一部分由90°相位信號216A之脈衝量測且電荷Q4之一部分由270°相位信號216B之脈衝量測。在各個實例中，根據本發明之教示，接著，Q1、Q2、Q3及Q4之量測可用於判定發射光204與反射光208之間之延遲或相位差φ，且因此判定自光源102至物件106及接著返回至像素陣列110之光之飛行時間TTOF。
圖3A係繪示根據本發明之教示之一飛行時間像素電路312A之一實例之一示意圖。應瞭解，圖3A之像素電路312A可為圖1中展示之像素陣列110中所包含之像素電路112之一者之一實例，且上文描述之類似地命名且編號之元件在下文類似地耦合及起作用。
如在圖3A中描繪之實例中展示，像素電路312A包含經組態以回應於入射光光生電荷或光電流之一光電二極體318。在一項實例中，入射於光電二極體318上之光係自一物件106反射之反射調變光108，如圖1中描述。一第一浮動擴散部FD 322A經組態以儲存光電二極體318中光生之電荷之一第一部分，諸如(例如)儲存圖2中描述之電荷Q1或Q3。一第二浮動擴散部FD 322B經組態以儲存光電二極體318中光生之電荷之一 第二部分，諸如(例如)儲存圖2中描述之電荷Q2或Q4。
一第一轉移電晶體320A經組態以回應於一第一相位信號TXA將電荷之第一部分自光電二極體318轉移至第一浮動擴散部FD 322A。在一項實例中，第一相位信號TXA可為圖2中描述之相位信號之一者之一實例，諸如(例如)0°相位信號214A或90°相位信號214C。一第二轉移電晶體320B經組態以回應於一第二相位信號TXB將電荷之第二部分自光電二極體318轉移至第二浮動擴散部FD 322B。在一項實例中，第二相位信號TXB可為圖2中描述之相位信號中之另一者之一實例，諸如(例如)180°相位信號214B或270°相位信號214D。在各個實例中，第一相位信號TXA及第二相位信號TXB彼此異相，諸如(例如)彼此180°異相。如將在各個實例中論述，一第一儲存節點MEM 344A經組態以儲存來自第一浮動擴散部FD 322A之電荷之第一部分，且一第二儲存節點MEM 344B經組態以儲存來自第二浮動擴散部FD 322B之電荷之第二部分。
如在所描繪之實例中展示，一第一解耦電路326A具有一輸出OUT及一輸入IN。在各個實例中，第一解耦電路326A之輸出OUT係回應於第一解耦電路326A之輸入IN。如實例中展示，第一解耦電路326A之輸入IN耦合至第一浮動擴散部FD 322A，且第一解耦電路326A之輸出OUT耦合至第一儲存節點MEM 344A。在圖3A中描繪之實例中，第一解耦電路326A之輸出OUT透過一第一取樣與保持電晶體328A耦合至第一儲存節點MEM 344A。在各個實例中，第一解耦電路326A之輸出OUT處之一電壓擺動大於第一解耦電路326A之輸入IN處之一電壓擺動。因而，根據本發明之教示，應瞭解，因此在第一儲存節點MEM 344A處容許一較高電壓擺動，此因此容許增加第一浮動擴散部FD 322A處之一滿井容量 (FWC)同時限制第一浮動擴散部FD 322A上之過驅且因此減少暗電流。
類似地，圖3A中描繪之實例亦展示具有一輸出OUT及一輸入IN之一第二解耦電路326B。在各個實例中，第二解耦電路326B之輸出OUT係回應於第二解耦電路326B之輸入IN。如實例中展示，第二解耦電路326B之輸入IN耦合至第二浮動擴散部FD 322B，且第二解耦電路326B之輸出OUT耦合至第二儲存節點MEM 344B。在圖3A中描繪之實例中，第二解耦電路326B之輸出OUT透過一第二取樣與保持電晶體328B耦合至第二儲存節點MEM 344B。在各個實例中，第二解耦電路326B之輸出OUT處之電壓擺動大於第二解耦電路326B之輸入IN處之電壓擺動。因而，根據本發明之教示，因此在第二儲存節點MEM 344B處亦容許一較高電壓擺動，此因此亦容許增加第二浮動擴散部FD 322B處之一滿井容量(FWC)同時限制第二浮動擴散部FD 322B上之過驅且因此減少暗電流。
在所繪示之實例中，第一儲存節點MEM 344A耦合至一第一電容器330A及一第一源極隨耦器電晶體332A之一閘極。一第一列選擇電晶體334A耦合至第一源極隨耦器電晶體332A之一源極。在各個實例中，第一列選擇電晶體334A亦耦合至一位元線，第一輸出信號資訊可透過該位元線自像素電路312A讀出。類似地，第二儲存節點MEM 344B耦合至一第二電容器330B及一第二源極隨耦器電晶體332B之一閘極。一第二列選擇電晶體334B耦合至第二源極隨耦器電晶體332B之一源極。在各個實例中，第二列選擇電晶體334B亦耦合至一位元線，第二輸出信號資訊可透過該位元線自像素電路312A讀出。
在各個實例中，像素電路312A亦包含耦合於一供電軌與第一解耦電路326A之間之一第一重設電晶體324A。例如，圖3A中描繪之實 例展示耦合至第一解耦電路326A之輸入IN以及第一浮動擴散部FD 322A之第一重設電晶體324A。在各個實例中，第一重設電晶體324A經組態以回應於一重設信號RST重設第一浮動擴散部FD 322A以及第一儲存節點MEM 344A。在圖3A中描繪之實例中，第一重設電晶體324A經組態以透過第一解耦電路326A及第一取樣與保持電晶體328A重設第一儲存節點MEM 344A。
類似地，像素電路312A亦包含耦合於供電軌與第二解耦電路326B之間之一第二重設電晶體324B。例如，圖3A中描繪之實例展示耦合至第二解耦電路326B之輸入IN以及第二浮動擴散部FD 322B之第二重設電晶體324B。在各個實例中，第二重設電晶體324B經組態以回應於重設信號RST重設第二浮動擴散部FD 322B以及第二儲存節點MEM 344B。在圖3A中描繪之實例中，第二重設電晶體324B經組態以透過第二解耦電路326B及第二取樣與保持電晶體328B重設第二儲存節點MEM 344B。
圖3B係繪示根據本發明之教示之一飛行時間像素電路312B之另一實例之一示意圖。應瞭解，圖3B之像素電路312B可為如圖3A中所展示之像素電路312A之另一實例或圖1中展示之像素陣列110中所包含之像素電路112之一者之另一實例，且上文描述之類似地命名且編號之元件在下文類似地耦合及起作用。應進一步瞭解，圖3B之像素電路312B與圖3A中詳細描述之實例像素電路312A共用許多相似點。
例如，如在圖3B中描繪之實例中展示，像素電路312B包含經組態以回應於入射光光生電荷或光電流之一光電二極體318，該入射光可例如為自如圖1中所描述之一物件106反射之反射調變光108。一第一浮動擴散部FD 322A經組態以儲存光電二極體318中光生之電荷之一第一 部分，諸如(例如)電荷Q1或Q3，且一第二浮動擴散部FD 322B經組態以儲存光電二極體318中光生之電荷之一第二部分，諸如(例如)電荷Q2或Q4。
一第一轉移電晶體320A經組態以回應於一第一相位信號TXA將電荷之第一部分自光電二極體318轉移至第一浮動擴散部FD 322A，且一第二轉移電晶體320B經組態以回應於一第二相位信號TXB將電荷之第二部分自光電二極體318轉移至第二浮動擴散部FD 322B。一第一儲存節點MEM 344A經組態以儲存來自第一浮動擴散部FD 322A之電荷之第一部分，且一第二儲存節點MEM 344B經組態以儲存來自第二浮動擴散部FD 322B之電荷之第二部分。
圖3B中展示之實例像素電路312B與圖3A中展示之實例像素電路312A之間之差異之一者在於在圖3B中展示之實例像素電路312B中，第一解耦電路326A被繪示為包含一第一電晶體338A，該第一電晶體338A具有耦合至第一儲存節點MEM 344A之一汲極(例如第一解耦電路326A之輸出OUT)及耦合至第一浮動擴散部FD 322A之一源極(例如第一解耦電路326A之輸入IN)。在所描繪之實例中，第一電晶體338A透過第一取樣與保持電晶體328A耦合至第一儲存節點MEM 344A。類似地，第二解耦電路326B被繪示為包含一第二電晶體338B，該第二電晶體338B具有耦合至第二儲存節點MEM 344B之一汲極(例如第二解耦電路326B之輸出OUT)及耦合至第二浮動擴散部FD 322B之一源極(例如第二解耦電路326B之輸入IN)。在所描繪之實例中，第二電晶體338B透過第二取樣與保持電晶體328B耦合至第二儲存節點MEM 344B。
圖3B中描繪之實例亦繪示第一解耦電路326A進一步包含 一第一放大器336A，該第一放大器336A具有耦合至第一浮動擴散部FD 322A之一輸入及耦合至第一電晶體338A之一閘極之一輸出。類似地，第二解耦電路326B進一步包含一第二放大器336B，該第二放大器336B具有耦合至第二浮動擴散部FD 322B之一輸入及耦合至第二電晶體338B之一閘極之一輸出。在實例中，第一放大器336A及第二放大器336B係具有一負增益-A之反相放大器。
如在所描繪之實例中展示，第一放大器336A之輸入亦耦合至第一電晶體338A之源極，且第二放大器336B之輸入亦耦合至第二電晶體338B之源極。因而，一第一回饋係透過第一電晶體338A之源極提供至第一放大器336A，且一第二回饋係透過第二電晶體338B之源極提供至第二放大器336B。在第一回饋耦合至第一放大器336A之輸入且第二回饋耦合至第二放大器336B之輸入之情況下，應瞭解，第一浮動擴散部FD 322A與第二浮動擴散部FD 322B之間之電位差減小，此減小節點之間之寄生洩漏電流之影響。
例如，第一及第二電晶體338A及338B之源極電位分別回饋至第一及第二放大器336A及336B之輸入(具有至第一及第二電晶體338A及338B之閘極之負放大-A)導致對由光電二極體318產生之光電流之源極電位靈敏度之一顯著降低，該光電二極體318透過各自轉移電晶體320A及320B耦合至第一及第二浮動擴散部FD 322A及322B。由光電二極體318產生之光電流仍可在第一及第二電晶體338A及338B之輸出汲極端子處量測，然現在第一及第二電晶體338A及338B之源極電位自汲極端子解耦，使得一較大電壓擺動可用於第一及第二電晶體338A及338B之汲極端子(例如解耦電路326A及326B之輸出OUT)上，同時維持第一及第二電 晶體338A及338B之源極端子(例如解耦電路326A及326B之輸入IN)處之一最小電壓擺動。
應瞭解，針對第一及第二放大器336A及336B之一高增益-A，第一及第二浮動擴散部FD 322A及322B處之電位收斂第一及第二電晶體338A及338B之源極端子處之電位。來自光電二極體318之光電流被傳遞通過第一及第二電晶體338A及338B，且透過第一及第二重設電晶體324A及324B(用作溢流閘極)排泄至供電軌，或透過第一及第二取樣與保持電晶體328A及328B整合至第一及第二記憶體節點MEM 344A及344B。因此，第一及第二記憶體節點MEM 344A及344B處之電壓現在可具有一大電壓擺動且因此具有滿井容量(FWC)，而不會損及與第一及第二轉移電晶體320A及320B相關之暗電流。此外，根據本發明之教示，歸因於穩定之第一及第二浮動擴散部FD 322A及322B，透過第一及第二浮動擴散部FD 322A與322B之間之一寄生電阻之電位洩漏減少，此增加調變對比度。
在一項實例中，應注意，反相第一及第二放大器336A及336B之兩個電源供應軌可切換至VDD以起始第一及第二儲存節點MEM 344A及344B之一重設操作，接著進行第一及第二重設電晶體324A及324B之一啟動，因此，重設第一及第二浮動擴散部FD 322A及322B以及第一及第二儲存節點MEM 344A及344B。
類似於圖3A之實例像素電路312A，圖3B之實例像素電路312B中之第一儲存節點MEM 344A耦合至一第一電容器330A及一第一源極隨耦器電晶體332A之一閘極。一第一列選擇電晶體334A耦合至第一源極隨耦器電晶體332A之一源極。在各個實例中，第一列選擇電晶體334A 亦耦合至一位元線，第一輸出信號資訊可透過該位元線自像素電路312B讀出。類似地，第二儲存節點MEM 344B耦合至一第二電容器330B及一第二源極隨耦器電晶體332B之一閘極。一第二列選擇電晶體334B耦合至第二源極隨耦器電晶體332B之一源極。在各個實例中，第二列選擇電晶體334B亦耦合至一位元線，第二輸出信號資訊可透過該位元線自像素電路312B讀出。
如在所描繪之實例中展示，像素電路312B亦包含耦合於供電軌與第一解耦電路326A之間之一第一重設電晶體324A。特定言之，圖3B中描繪之實例展示耦合至第一電晶體338A之源極以及第一浮動擴散部FD 322A之第一重設電晶體324A。在各個實例中，第一重設電晶體324A經組態以回應於一重設信號RST重設第一浮動擴散部FD 322A以及第一儲存節點MEM 344A。在圖3B中描繪之實例中，第一重設電晶體324A可經組態以透過第一電晶體338A及第一取樣與保持電晶體328A重設第一儲存節點MEM 344A。
類似地，像素電路312B亦包含耦合於供電軌與第二解耦電路326B之間之一第二重設電晶體324B。特定言之，圖3B中描繪之實例展示耦合至第二電晶體338B之源極以及第二浮動擴散部FD 322B之第二重設電晶體324B。在各個實例中，第二重設電晶體324B經組態以回應於重設信號RST重設第二浮動擴散部FD 322B以及第二儲存節點MEM 344B。在圖3B中描繪之實例中，第二重設電晶體324B經組態以透過第二電晶體338B及第二取樣與保持電晶體328B重設第二儲存節點MEM 344B。
圖3C係繪示根據本發明之教示之一飛行時間像素電路312C之又一實例之一示意圖。應瞭解，圖3C之像素電路312C可為如圖3B 中所展示之像素電路312B之另一實例或如圖3A中所展示之像素電路312A之另一實例或圖1中展示之像素陣列110中所包含之像素電路112之一者之另一實例，且上文描述之類似地命名且編號之元件在下文類似地耦合及起作用。應進一步瞭解，圖3C之像素電路312C與圖3B中詳細描述之實例像素電路312B共用許多相似點。
例如，如在圖3C中描繪之實例中展示，像素電路312C包含經組態以回應於入射光光生電荷或光電流之一光電二極體318，該入射光可例如為自如圖1中所描述之一物件106反射之反射調變光108。一第一浮動擴散部FD 322A經組態以儲存光電二極體318中光生之電荷之一第一部分，諸如(例如)電荷Q1或Q3，且一第二浮動擴散部FD 322B經組態以儲存光電二極體318中光生之電荷之一第二部分，諸如(例如)電荷Q2或Q4。
一第一轉移電晶體320A經組態以回應於一第一相位信號TXA將電荷之第一部分自光電二極體318轉移至第一浮動擴散部FD 322A，且一第二轉移電晶體320B經組態以回應於一第二相位信號TXB將電荷之第二部分自光電二極體318轉移至第二浮動擴散部FD 322B。一第一儲存節點MEM 344A經組態以儲存來自第一浮動擴散部FD 322A之電荷之第一部分，且一第二儲存節點MEM 344B經組態以儲存來自第二浮動擴散部FD 322B之電荷之第二部分。
類似於圖3B中展示之實例像素電路312B，圖3C之實例像素電路312C中之第一解耦電路326A被繪示為包含一第一電晶體338A，該第一電晶體338A具有耦合至第一儲存節點MEM 344A之一汲極(例如第一解耦電路326A之輸出OUT)及耦合至第一浮動擴散部FD 322A之一源極 (例如第一解耦電路326A之輸入IN)。類似地，第二解耦電路326B被繪示為包含一第二電晶體338B，該第二電晶體338B具有耦合至第二儲存節點MEM 344B之一汲極(例如第二解耦電路326B之輸出OUT)及耦合至第二浮動擴散部FD 322B之一源極(例如第二解耦電路326B之輸入IN)。
圖3C中描繪之實例像素電路312C亦展示第一解耦電路326A進一步包含一第一放大器336A，該第一放大器336A具有耦合至第一浮動擴散部FD 322A之一輸入及耦合至第一電晶體338A之一閘極之一輸出。類似地，第二解耦電路326B進一步包含一第二放大器336B，該第二放大器336B具有耦合至第二浮動擴散部FD 322B之一輸入及耦合至第二電晶體338B之一閘極之一輸出。在實例中，第一放大器336A及第二放大器336B係具有一負增益-A之反相放大器。如在所描繪之實例中展示，第一放大器336A之輸入亦耦合至第一電晶體338A之源極，且第二放大器336B之輸入亦耦合至第二電晶體338B之源極。因而，一第一回饋係透過第一電晶體338A之源極提供至第一放大器336A，且一第二回饋係透過第二電晶體338B之源極提供至第二放大器336B。
類似於圖3B之實例像素電路312B，圖3C之實例像素電路312C中之第一儲存節點MEM 344A耦合至一第一電容器330A及一第一源極隨耦器電晶體332A之一閘極。一第一列選擇電晶體334A耦合至第一源極隨耦器電晶體332A之一源極。在各個實例中，第一列選擇電晶體334A亦耦合至一位元線，第一輸出信號資訊可透過該位元線自像素電路312C讀出。類似地，第二儲存節點MEM 344B耦合至一第二電容器330B及一第二源極隨耦器電晶體332B之一閘極。一第二列選擇電晶體334B耦合至第二源極隨耦器電晶體332B之一源極。在各個實例中，第二列選擇電晶 體334B亦耦合至一位元線，第二輸出信號資訊可透過該位元線自像素電路312C讀出。
如在所描繪之實例中展示，像素電路312C亦包含耦合於一供電軌與第一解耦電路326A之間之一第一重設電晶體324A。特定言之，圖3C中描繪之實例展示耦合至第一電晶體338A之源極以及第一浮動擴散部FD 322A之第一重設電晶體324A。類似地，像素電路312C亦包含耦合於供電軌與第二解耦電路326B之間之一第二重設電晶體324B。特定言之，圖3C中描繪之實例展示耦合至第二電晶體338B之源極以及第二浮動擴散部FD 322B之第二重設電晶體324B。
圖3C之實例像素電路312C與圖3B之實例像素電路312B之間之差異之一者在於圖3C之實例像素電路312C不包含耦合於第一及第二解耦電路326A及326B之輸出與第一及第二儲存節點MEM 344A及344B之間之第一及第二取樣與保持電路328A及328B。然而，應瞭解，第一及第二電晶體338A及338B亦可藉由啟動耦合至第一及第二重設電晶體324A及324B之閘極之重設信號RST來實現對第一及第二儲存節點MEM 344A及344B中之信號位準進行取樣之目的，此將導致在反相放大器336A及336B之輸出處之一低信號且因此關斷解耦第一及第二電晶體338A及338B，且因此對第一及第二儲存節點MEM 344A及344B中之信號位準進行取樣直到重設週期起始為止。
在各個實例中，第一重設電晶體324A經組態以回應於一重設信號RST重設第一浮動擴散部FD 322A以及第一儲存節點MEM 344A，且第二重設電晶體324B經組態以回應於重設信號RST重設第二浮動擴散部FD 322B以及第二儲存節點MEM 344B。在圖3C中描繪之實例中，第 一重設電晶體324A可經組態以透過第一電晶體338A重設第一儲存節點MEM 344A，且第二重設電晶體324B經組態以透過第二電晶體338B重設第二儲存節點MEM 344B。
圖3D係繪示根據本發明之教示之一飛行時間像素電路312D之又另一實例之一示意圖。應瞭解，圖3D之像素電路312D可為如圖3C中所展示之像素電路312C之另一實例或如圖3B中所展示之像素電路312B之另一實例或如圖3A中所展示之像素電路312A之另一實例或圖1中展示之像素陣列110中所包含之像素電路112之一者之另一實例，且上文描述之類似地命名且編號之元件在下文類似地耦合及起作用。應進一步瞭解，圖3D之像素電路312D與圖3B中詳細描述之實例像素電路312B共用許多相似點。
例如，如在圖3D中描繪之實例中展示，像素電路312D包含經組態以回應於入射光光生電荷或光電流之一光電二極體318，該入射光可例如為自如圖1中所描述之一物件106反射之反射調變光108。一第一浮動擴散部FD 322A經組態以儲存光電二極體318中光生之電荷之一第一部分，諸如(例如)電荷Q1或Q3，且一第二浮動擴散部FD 322B經組態以儲存光電二極體318中光生之電荷之一第二部分，諸如(例如)電荷Q2或Q4。
一第一轉移電晶體320A經組態以回應於一第一相位信號TXA將電荷之第一部分自光電二極體318轉移至第一浮動擴散部FD 322A，且一第二轉移電晶體320B經組態以回應於一第二相位信號TXB將電荷之第二部分自光電二極體318轉移至第二浮動擴散部FD 322B。一第一儲存節點MEM 344A經組態以儲存來自第一浮動擴散部FD 322A之電荷 的第一部分，且一第二儲存節點MEM 344B經組態以儲存來自第二浮動擴散部FD 322B之電荷的第二部分。
類似於圖3B中展示之實例像素電路312B，圖3D之實例像素電路312D中之第一解耦電路326A被繪示為包含一第一電晶體338A，該第一電晶體338A具有經耦合至第一儲存節點MEM 344A之一汲極(例如第一解耦電路326A之輸出OUT)及經耦合至第一浮動擴散部FD 322A之一源極(例如第一解耦電路326A之輸入IN)。在所描繪之實例中，第一電晶體338A係透過第一取樣與保持電晶體328A耦合至第一儲存節點MEM 344A。類似地，第二解耦電路326B被繪示為包含一第二電晶體338B，該第二電晶體338B具有經耦合至第二儲存節點MEM 344B之一汲極(例如第二解耦電路326B之輸出OUT)及經耦合至第二浮動擴散部FD 322B之一源極(例如第二解耦電路326B之輸入IN)。在所描繪之實例中，第二電晶體338B係透過第二取樣與保持電晶體328B耦合至第二儲存節點MEM 344B。
圖3D中展示之實例像素電路312D與圖3B中展示之實例像素電路312B之間之差異之一者係在於圖3D中展示之實例像素電路312D中，第一解耦電路326A進一步包含一第一放大器340A，該第一放大器340A係一差分放大器或一運算放大器，其具有經耦合至第一浮動擴散部FD 322A之一反相輸入、經耦合以接收一偏壓電壓BIAS之一非反相輸入及經耦合至第一電晶體338A之一閘極之一輸出。類似地，第二解耦電路326B進一步包含一第二放大器340B，該第二放大器340B係一差分放大器或一運算放大器，其具有經耦合至第二浮動擴散部FD 322B之一反相輸入、經耦合以接收偏壓電壓BIAS之一非反相輸入及經耦合至第二電晶體 338B之一閘極之一輸出。
如在所描繪之實例中展示，第一放大器340A之反相輸入亦耦合至第一電晶體338A之源極，且第二放大器340B之反相輸入亦耦合至第二電晶體338B之源極。因而，一第一回饋係透過第一電晶體338A之源極提供至第一放大器340A，且一第二回饋係透過第二電晶體338B之源極提供至第二放大器340A。在第一回饋耦合至第一放大器340A之反相輸入且第二回饋耦合至第二放大器340B之反相輸入之情況下，應瞭解，第一浮動擴散部FD 322A與第二浮動擴散部FD 322B之間之電位差減小，此減小節點之間之寄生洩漏電流之影響。
應進一步瞭解，在第一及第二放大器340A及340B用如圖3D中所展示之差分或運算放大器實施之情況下，浮動擴散部FD 322A及322B電位之更穩健控制被啟用，然以一更大佔用面積為代價。如展示，第一及第二電晶體338A及338B之閘極係由第一及第二放大器340A及340B之輸出驅動。在第一及第二放大器340A及340B之反相輸入耦合至對應第一及第二浮動擴散部FD 322A及322B以及第一及第二電晶體338A及338B之源極之情況下，建立負反饋，而第一及第二放大器340A及340B之非反相輸入耦合至偏壓電壓BIAS。
類似於圖3B之實例像素電路312B，圖3D之實例像素電路312D中之第一儲存節點MEM 344A耦合至一第一電容器330A及一第一源極隨耦器電晶體332A之一閘極。一第一列選擇電晶體334A耦合至第一源極隨耦器電晶體332A之一源極。在各個實例中，第一列選擇電晶體334A亦耦合至一位元線，第一輸出信號資訊可透過該位元線自像素電路312D讀出。類似地，第二儲存節點MEM 344B耦合至一第二電容器330B及一 第二源極隨耦器電晶體332B之一閘極。一第二列選擇電晶體334B耦合至第二源極隨耦器電晶體332B之一源極。在各個實例中，第二列選擇電晶體334B亦耦合至一位元線，第二輸出信號資訊可透過該位元線自像素電路312D讀出。
如在所描繪之實例中展示，像素電路312D亦包含耦合於一供電軌與第一解耦電路326A之間之一第一重設電晶體324A。特定言之，圖3D中描繪之實例展示耦合至第一電晶體338A之源極以及第一浮動擴散部FD 322A之第一重設電晶體324A。在各個實例中，第一重設電晶體324A經組態以回應於一重設信號RST重設第一浮動擴散部FD 322A以及第一儲存節點MEM 344A。在圖3D中描繪之實例中，第一重設電晶體324A可經組態以透過第一電晶體338A及第一取樣與保持電晶體328A重設第一儲存節點MEM 344A。
類似地，像素電路312D亦包含耦合於供電軌與第二解耦電路326B之間之一第二重設電晶體324B。特定言之，圖3D中描繪之實例展示耦合至第二電晶體338B之源極以及第二浮動擴散部FD 322B之第二重設電晶體324B。在各個實例中，第二重設電晶體324B經組態以回應於重設信號RST重設第二浮動擴散部FD 322B以及第二儲存節點MEM 344B。在圖3D中描繪之實例中，第二重設電晶體324B經組態以透過第二電晶體338B及第二取樣與保持電晶體328B重設第二儲存節點MEM 344B。
在一項實例中，在一重設模式期間，一高電位偏壓電壓可被施加至第一及第二放大器340A及340B之非反相輸入以在解耦第一及第二電晶體338A及338B之閘極處形成一高輸出，從而導致在一三極模式中之操作以透過第一及第二重設電晶體324A及324B實現第一及第二儲存節 點MEM 344A及344B之重設。在一解耦週期期間，接著，第一及第二放大器340A及340B之非反相輸入處之電位可降低以達成解耦第一及第二電晶體338A及338B之飽和。
圖3E係繪示根據本發明之教示之一飛行時間像素電路312E之又一實例之一示意圖。應瞭解，圖3E之像素電路312E可為如圖3D中所展示之像素電路312D之另一實例或如圖3C中所展示之312C之另一實例或如圖3B中所展示之像素電路312B之另一實例或如圖3A中所展示之312A之另一實例或圖1中展示之像素陣列110中所包含之像素電路112之一者之另一實例，且上文描述之類似地命名且編號之元件在下文類似地耦合及起作用。應進一步瞭解，圖3E之像素電路312E與圖3C中詳細描述之實例像素電路312C共用許多相似點。
例如，如在圖3E中描繪之實例中展示，像素電路312E包含經組態以回應於入射光光生電荷或光電流之一光電二極體318，該入射光可例如為自如圖1中所描述之一物件106反射之反射調變光108。一第一浮動擴散部FD 322A經組態以儲存光電二極體318中光生之電荷之一第一部分，諸如(例如)電荷Q1或Q3，且一第二浮動擴散部FD 322B經組態以儲存光電二極體318中光生之電荷之一第二部分，諸如(例如)電荷Q2或Q4。
一第一轉移電晶體320A經組態以回應於一第一相位信號TXA將電荷之第一部分自光電二極體318轉移至第一浮動擴散部FD 322A，且一第二轉移電晶體320B經組態以回應於一第二相位信號TXB將電荷之第二部分自光電二極體318轉移至第二浮動擴散部FD 322B。一第一儲存節點MEM 344A經組態以儲存來自第一浮動擴散部FD 322A之電荷之第一部分，且一第二儲存節點MEM 344B經組態以儲存來自第二浮動擴 散部FD 322B之電荷之第二部分。
類似於圖3C中展示之實例像素電路312C，圖3E之實例像素電路312E中之第一解耦電路326A被繪示為包含一第一電晶體338A，該第一電晶體338A具有耦合至第一儲存節點MEM 344A之一汲極(例如第一解耦電路326A之輸出OUT)及耦合至第一浮動擴散部FD 322A之一源極(例如第一解耦電路326A之輸入IN)。類似地，第二解耦電路326B被繪示為包含一第二電晶體338B，該第二電晶體338B具有耦合至第二儲存節點MEM 344B之一汲極(例如第二解耦電路326B之輸出OUT)及耦合至第二浮動擴散部FD 322B之一源極(例如第二解耦電路326B之輸入IN)。
圖3E中展示之實例像素電路312E與圖3C中展示之實例像素電路312C之間之差異之一者在於在圖3E中展示之實例像素電路312E中，第一解耦電路326A進一步包含一第一放大器340A，該第一放大器340A係一差分放大器或一運算放大器，其具有耦合至第一浮動擴散部FD 322A之一反相輸入、經耦合以接收一偏壓電壓BIAS之一非反相輸入及耦合至第一電晶體338A之一閘極之一輸出。類似地，第二解耦電路326B進一步包含一第二放大器340B，該第二放大器340B係一差分放大器或一運算放大器，其具有耦合至第二浮動擴散部FD 322B之一反相輸入、經耦合以接收偏壓電壓BIAS之一非反相輸入及耦合至第二電晶體338B之一閘極之一輸出。
如在所描繪之實例中展示，第一放大器340A之反相輸入亦耦合至第一電晶體338A之源極，且第二放大器340B之反相輸入亦耦合至第二電晶體338B之源極。因而，一第一回饋係透過第一電晶體338A之源極提供至第一放大器340A，且一第二回饋係透過第二電晶體338B之源極 提供至第二放大器340A。在第一回饋耦合至第一放大器340A之反相輸入且第二回饋耦合至第二放大器340B之反相輸入之情況下，應瞭解，第一浮動擴散部FD 322A與第二浮動擴散部FD 322B之間之電位差減小，此減小節點之間之寄生洩漏電流之影響。
應進一步瞭解，在第一及第二放大器340A及340B用如圖3E中所展示之差分或運算放大器實施之情況下，浮動擴散部FD 322A及322B電位之更穩健控制被啟用，然以一更大佔用面積為代價。如展示，第一及第二電晶體338A及338B之閘極係由第一及第二放大器340A及340B之輸出驅動。在第一及第二放大器340A及340B之反相輸入耦合至對應第一及第二浮動擴散部FD 322A及322B以及第一及第二電晶體338A及338B之源極之情況下，建立負反饋，而第一及第二放大器340A及340B之非反相輸入耦合至偏壓電壓BIAS。
類似於圖3C之實例像素電路312C，圖3E之實例像素電路312E中之第一儲存節點MEM 344A耦合至一第一電容器330A及一第一源極隨耦器電晶體332A之一閘極。一第一列選擇電晶體334A耦合至第一源極隨耦器電晶體332A之一源極。在各個實例中，第一列選擇電晶體334A亦耦合至一位元線，第一輸出信號資訊可透過該位元線自像素電路312E讀出。類似地，第二儲存節點MEM 344B耦合至一第二電容器330B及一第二源極隨耦器電晶體332B之一閘極。一第二列選擇電晶體334B耦合至第二源極隨耦器電晶體332B之一源極。在各個實例中，第二列選擇電晶體334B亦耦合至一位元線，第二輸出信號資訊可透過該位元線自像素電路312E讀出。
如在所描繪之實例中展示，像素電路312E亦包含耦合於一 供電軌與第一解耦電路326A之間之一第一重設電晶體324A。特定言之，圖3E中描繪之實例展示耦合至第一電晶體338A之源極以及第一浮動擴散部FD 322A之第一重設電晶體324A。類似地，像素電路312E亦包含耦合於供電軌與第二解耦電路326B之間之一第二重設電晶體324B。特定言之，圖3E中描繪之實例展示耦合至第二電晶體338B之源極以及第二浮動擴散部FD 322B之第二重設電晶體324B。
類似於圖3C之實例像素電路312C，圖3E之實例像素電路312E亦不包含耦合於第一及第二解耦電路326A及326B之輸出與第一及第二儲存節點MEM 344A及344B之間之第一及第二取樣與保持電路328A及328B。因此，應瞭解，第一及第二電晶體338A及338B亦可藉由啟動耦合至第一及第二重設電晶體324A及324B之閘極之重設信號RST來實現對第一及第二儲存節點MEM 344A及344B中之信號位準進行取樣之目的，此將導致在運算放大器340A及340B之輸出處之一低信號且因此關斷解耦第一及第二電晶體338A及338B，且因此對第一及第二儲存節點MEM 344A及344B中之信號位準進行取樣直到重設週期起始為止。
在各個實例中，第一重設電晶體324A經組態以回應於一重設信號RST重設第一浮動擴散部FD 322A以及第一儲存節點MEM 344A，且第二重設電晶體324B經組態以回應於重設信號RST重設第二浮動擴散部FD 322B以及第二儲存節點MEM 344B。在圖3E中描繪之實例中，第一重設電晶體324A可經組態以透過第一電晶體338A重設第一儲存節點MEM 344A，且第二重設電晶體324B經組態以透過第二電晶體338B重設第二儲存節點MEM 344B。
圖4A係繪示根據本發明之教示之一飛行時間像素電路 412A之另一實例之一示意圖。應瞭解，圖4A之像素電路412A可為如圖3A中所展示之像素電路312A之另一實例或圖1中展示之像素陣列110中所包含之像素電路112之一者之另一實例，且上文描述之類似地命名且編號之元件在下文類似地耦合及起作用。應進一步瞭解，圖4A之像素電路412A與圖3A中詳細描述之實例像素電路312A共用許多相似點。
例如，如在圖4A中描繪之實例中展示，像素電路412A包含經組態以回應於入射光光生電荷或光電流之一光電二極體418，該入射光可例如為自如圖1中所描述之一物件106反射之反射調變光108。一第一浮動擴散部FD 422A經組態以儲存光電二極體418中光生之電荷之一第一部分，諸如(例如)電荷Q1或Q3，且一第二浮動擴散部FD 422B經組態以儲存光電二極體418中光生之電荷之一第二部分，諸如(例如)電荷Q2或Q4。
一第一轉移電晶體420A經組態以回應於一第一相位信號TXA將電荷之第一部分自光電二極體418轉移至第一浮動擴散部FD 422A，且一第二轉移電晶體420B經組態以回應於一第二相位信號TXB將電荷之第二部分自光電二極體418轉移至第二浮動擴散部FD 422B。一第一儲存節點MEM 444A經組態以儲存來自第一浮動擴散部FD 422A之電荷之第一部分，且一第二儲存節點MEM 444B經組態以儲存來自第二浮動擴散部FD 422B之電荷之第二部分。
如在所描繪之實例中展示，一第一解耦電路426A具有一輸出OUT及一輸入IN。在各個實例中，第一解耦電路426A之輸出OUT係回應於第一解耦電路426A之輸入IN。如實例中展示，第一解耦電路426A之輸入IN耦合至第一浮動擴散部FD 422A，且第一解耦電路426A之輸出 OUT耦合至第一儲存節點MEM 444A。在圖4A中描繪之實例中，第一解耦電路426A之輸出OUT透過一第一取樣與保持電晶體428A耦合至第一儲存節點MEM 444A。在各個實例中，第一解耦電路426A之輸出OUT處之一電壓擺動大於第一解耦電路426A之輸入IN處之一電壓擺動。因而，根據本發明之教示，應瞭解，因此在第一儲存節點MEM 444A處容許一較高電壓擺動，此因此容許增加第一浮動擴散部FD 422A處之一滿井容量(FWC)同時限制第一浮動擴散部FD 422A上之過驅且因此管理暗電流。
類似地，圖4A中描繪之實例亦展示具有一輸出OUT及一輸入IN之一第二解耦電路426B。在各個實例中，第二解耦電路426B之輸出OUT係回應於第二解耦電路426B之輸入IN。如實例中展示，第二解耦電路426B之輸入IN耦合至第二浮動擴散部FD 422B，且第二解耦電路426B之輸出OUT耦合至第二儲存節點MEM 444B。在圖4A中描繪之實例中，第二解耦電路426B之輸出OUT透過一第二取樣與保持電晶體428B耦合至第二儲存節點MEM 444B。在各個實例中，第二解耦電路426B之輸出OUT處之電壓擺動大於第二解耦電路426B之輸入IN處之電壓擺動。因而，根據本發明之教示，因此在第二儲存節點MEM 444B處亦容許一較高電壓擺動，此因此亦容許增加第二浮動擴散部FD 422B處之一滿井容量(FWC)同時限制第二浮動擴散部FD 422B上之過驅且因此減少暗電流。
在所繪示之實例中，第一儲存節點MEM 444A耦合至一第一電容器430A及一第一源極隨耦器電晶體432A之一閘極。一第一列選擇電晶體434A耦合至第一源極隨耦器電晶體432A之一源極。在各個實例中，第一列選擇電晶體434A亦耦合至一位元線，第一輸出信號資訊可透過該位元線自像素電路412A讀出。類似地，第二儲存節點MEM 444B耦 合至一第二電容器430B及一第二源極隨耦器電晶體432B之一閘極。一第二列選擇電晶體434B耦合至第二源極隨耦器電晶體432B之一源極。在各個實例中，第二列選擇電晶體434B亦耦合至一位元線，第二輸出信號資訊可透過該位元線自像素電路412A讀出。
在各個實例中，像素電路412A亦包含耦合於一供電軌與第一解耦電路426A之間之一第一重設電晶體424A。另外，像素電路412A亦包含耦合於供電軌與第二解耦電路426B之間之一第二重設電晶體424B。
圖4A之像素電路412A與圖3A之像素電路312A之間之差異之一者在於在圖4A之實例像素電路412A中，第一重設電晶體424A耦合至第一解耦電路426A之輸出OUT。在各個實例中，第一重設電晶體424A經組態以回應於一重設信號RST重設第一浮動擴散部FD 422A以及第一儲存節點MEM 444A。在圖4A中描繪之實例中，第一重設電晶體424A經組態以透過第一取樣與保持電晶體428A重設第一儲存節點MEM 444A，且透過第一解耦電路426A重設第一浮動擴散部422A。
類似地，圖4A之實例像素電路412A之第二重設電晶體424B耦合至第二解耦電路426B之輸出OUT。在各個實例中，第二重設電晶體424B經組態以回應於重設信號RST重設第一浮動擴散部FD 422A以及第一儲存節點MEM 444A。在圖4A中描繪之實例中，第二重設電晶體424B經組態以透過第二取樣與保持電晶體428B重設第二儲存節點MEM 444B，且透過第二解耦電路426B重設第二浮動擴散部422B。
圖4B係繪示根據本發明之教示之一飛行時間像素電路412B之另一實例之一示意圖。應瞭解，圖4B之像素電路412B可為如圖4A中所展示之像素電路412A之另一實例或圖1中展示之像素陣列110中所包 含之像素電路112之一者之另一實例，且上文描述之類似地命名且編號之元件在下文類似地耦合及起作用。應進一步瞭解，圖4B之像素電路412B與圖4A中詳細描述之實例像素電路412A共用許多相似點。
例如，如在圖4B中描繪之實例中展示，像素電路412B包含經組態以回應於入射光光生電荷或光電流之一光電二極體418，該入射光可例如為自如圖1中所描述之一物件106反射之反射調變光108。一第一浮動擴散部FD 422A經組態以儲存光電二極體418中光生之電荷之一第一部分，諸如(例如)電荷Q1或Q3，且一第二浮動擴散部FD 422B經組態以儲存光電二極體418中光生之電荷之一第二部分，諸如(例如)電荷Q2或Q4。
一第一轉移電晶體420A經組態以回應於一第一相位信號TXA將電荷之第一部分自光電二極體418轉移至第一浮動擴散部FD 422A，且一第二轉移電晶體420B經組態以回應於一第二相位信號TXB將電荷之第二部分自光電二極體418轉移至第二浮動擴散部FD 422B。一第一儲存節點MEM 444A經組態以儲存來自第一浮動擴散部FD 422A之電荷之第一部分，且一第二儲存節點MEM 444B經組態以儲存來自第二浮動擴散部FD 422B之電荷之第二部分。
圖4B中展示之實例像素電路412B與圖4A中展示之實例像素電路412A之間之差異之一者在於在圖4B中展示之實例像素電路412B中，第一解耦電路426A被繪示為包含一第一電晶體438A，該第一電晶體438A具有耦合至第一儲存節點MEM 444A之一汲極(例如第一解耦電路426A之輸出OUT)及耦合至第一浮動擴散部FD 422A之一源極(例如第一解耦電路426A之輸入IN)。在所描繪之實例中，第一電晶體438A透過第 一取樣與保持電晶體428A耦合至第一儲存節點MEM 444A。類似地，第二解耦電路426B被繪示為包含一第二電晶體438B，該第二電晶體438B具有耦合至第二儲存節點MEM 444B之一汲極(例如第二解耦電路426B之輸出OUT)及耦合至第二浮動擴散部FD 422B之一源極(例如第二解耦電路426B之輸入IN)。在所描繪之實例中，第二電晶體438B透過第二取樣與保持電晶體428B耦合至第二儲存節點MEM 444B。
圖4B中描繪之實例亦繪示第一解耦電路426A進一步包含一第一放大器436A，該第一放大器436A具有耦合至第一浮動擴散部FD 422A之一輸入及耦合至第一電晶體438A之一閘極之一輸出。類似地，第二解耦電路426B進一步包含一第二放大器436B，該第二放大器436B具有耦合至第二浮動擴散部FD 422B之一輸入及耦合至第二電晶體438B之一閘極之一輸出。在實例中，第一放大器436A及第二放大器436B係具有一負增益-A之反相放大器。
如在所描繪之實例中展示，第一放大器436A之輸入亦耦合至第一電晶體438A之源極，且第二放大器436B之輸入亦耦合至第二電晶體438B之源極。因而，一第一回饋係透過第一電晶體438A之源極提供至第一放大器436A，且一第二回饋係透過第二電晶體438B之源極提供至第二放大器436A。在第一回饋耦合至第一放大器436A之輸入且第二回饋耦合至第二放大器436B之輸入之情況下，應瞭解，第一浮動擴散部FD 422A與第二浮動擴散部FD 422B之間之電位差減小，此減小節點之間之寄生洩漏電流之影響。
例如，第一及第二電晶體438A及438B之源極電位分別回饋至第一及第二放大器436A及436B之輸入(具有至第一及第二電晶體 438A及438B之閘極之負放大-A)導致對由光電二極體418產生之光電流之源極電位靈敏度之一顯著降低，該光電二極體418透過各自轉移電晶體420A及420B耦合至第一及第二浮動擴散部FD 422A及422B。由光電二極體418產生之光電流仍可在第一及第二電晶體438A及438B之輸出汲極端子處量測，然現在第一及第二電晶體438A及438B之源極電位自汲極端子解耦，使得一較大電壓擺動可用於第一及第二電晶體438A及438B之汲極端子(例如解耦電路426A及426B之輸出OUT)上，同時維持第一及第二電晶體438A及438B之源極端子(例如解耦電路426A及426B之輸入IN)處之一最小電壓擺動。
應瞭解，針對第一及第二放大器436A及436B之一高增益-A，第一及第二浮動擴散部FD 422A及422B處之電位收斂第一及第二電晶體438A及438B之源極端子處之電位。來自光電二極體418之光電流被傳遞通過第一及第二電晶體438A及438B，且透過第一及第二重設電晶體424A及424B排泄，或透過第一及第二取樣與保持電晶體428A及428B整合至第一及第二記憶體節點MEM 444A及444B。因此，第一及第二記憶體節點MEM 444A及444B處之電壓現在可具有一大電壓擺動且因此具有滿井容量(FWC)，而不會損及與第一及第二轉移電晶體420A及420B相關之暗電流。此外，根據本發明之教示，歸因於穩定之第一及第二浮動擴散部FD 422A及422B，透過第一及第二浮動擴散部FD 422A與422B之間之一寄生電阻之電位洩漏減少，此增加調變對比度。
類似於圖4A之實例像素電路412A，圖4B之實例像素電路412B中之第一儲存節點MEM 444A耦合至一第一電容器430A及一第一源極隨耦器電晶體432A之一閘極。一第一列選擇電晶體434A耦合至第一源 極隨耦器電晶體432A之一源極。在各個實例中，第一列選擇電晶體434A亦耦合至一位元線，第一輸出信號資訊可透過該位元線自像素電路412B讀出。類似地，第二儲存節點MEM 444B耦合至一第二電容器430B及一第二源極隨耦器電晶體432B之一閘極。一第二列選擇電晶體434B耦合至第二源極隨耦器電晶體432B之一源極。在各個實例中，第二列選擇電晶體434B亦耦合至一位元線，第二輸出信號資訊可透過該位元線自像素電路412B讀出。
如在所描繪之實例中展示，像素電路412B亦包含耦合於一供電軌與第一解耦電路426A之間之一第一重設電晶體424A。特定言之，圖4B中描繪之實例展示耦合至第一電晶體438A之汲極之第一重設電晶體424A。在各個實例中，第一重設電晶體424A經組態以回應於一重設信號RST重設第一儲存節點MEM 444A及第一浮動擴散部422A。在圖4B中描繪之實例中，第一重設電晶體424A可經組態以透過第一取樣與保持電晶體428A重設第一儲存節點MEM 444A，且透過第一電晶體438A重設第一浮動擴散部FD 422A。
類似地，像素電路412B亦包含耦合於供電軌與第二解耦電路426B之間之一第二重設電晶體424B。特定言之，圖4B中描繪之實例展示耦合至第二電晶體438B之汲極之第二重設電晶體424B。在各個實例中，第二重設電晶體424B經組態以回應於重設信號RST重設第二儲存節點MEM 444B及第二浮動擴散部422B。在圖4B中描繪之實例中，第二重設電晶體424A可經組態以透過第二取樣與保持電晶體428B重設第二儲存節點MEM 444B，且透過第二電晶體438B重設第二浮動擴散部FD 422B。
圖4C係繪示根據本發明之教示之一飛行時間像素電路412C之又一實例之一示意圖。應瞭解，圖4C之像素電路412C可為如圖4B中所展示之像素電路412B之另一實例或如圖4A中所展示之像素電路412A之另一實例或圖1中展示之像素陣列110中所包含之像素電路112之一者之另一實例，且上文描述之類似地命名且編號之元件在下文類似地耦合及起作用。應進一步瞭解，圖4C之像素電路412C與圖4B中詳細描述之實例像素電路412B共用許多相似點。
例如，如在圖4C中描繪之實例中展示，像素電路412C包含經組態以回應於入射光光生電荷或光電流之一光電二極體418，該入射光可例如為自如圖1中所描述之一物件106反射之反射調變光108。一第一浮動擴散部FD 422A經組態以儲存光電二極體418中光生之電荷之一第一部分，諸如(例如)電荷Q1或Q3，且一第二浮動擴散部FD 422B經組態以儲存光電二極體418中光生之電荷之一第二部分，諸如(例如)電荷Q2或Q4。
一第一轉移電晶體420A經組態以回應於一第一相位信號TXA將電荷之第一部分自光電二極體418轉移至第一浮動擴散部FD 422A，且一第二轉移電晶體420B經組態以回應於一第二相位信號TXB將電荷之第二部分自光電二極體418轉移至第二浮動擴散部FD 422B。一第一儲存節點MEM 444A經組態以儲存來自第一浮動擴散部FD 422A之電荷之第一部分，且一第二儲存節點MEM 444B經組態以儲存來自第二浮動擴散部FD 422B之電荷之第二部分。
類似於圖4B中展示之實例像素電路412B，圖4C之實例像素電路412C中之第一解耦電路426A被繪示為包含一第一電晶體438A，該 第一電晶體438A具有耦合至第一儲存節點MEM 444A之一汲極(例如第一解耦電路426A之輸出OUT)及耦合至第一浮動擴散部FD 422A之一源極(例如第一解耦電路426A之輸入IN)。類似地，第二解耦電路426B被繪示為包含一第二電晶體438B，該第二電晶體438B具有耦合至第二儲存節點MEM 444B之一汲極(例如第二解耦電路426B之輸出OUT)及耦合至第二浮動擴散部FD 422B之一源極(例如第二解耦電路426B之輸入IN)。
圖4C中描繪之實例像素電路412C亦展示第一解耦電路426A進一步包含一第一放大器436A，該第一放大器436A具有耦合至第一浮動擴散部FD 422A之一輸入及耦合至第一電晶體438A之一閘極之一輸出。類似地，第二解耦電路426B進一步包含一第二放大器436B，該第二放大器436B具有耦合至第二浮動擴散部FD 422B之一輸入及耦合至第二電晶體438B之一閘極之一輸出。在實例中，第一放大器436A及第二放大器436B係具有一負增益-A之反相放大器。如在所描繪之實例中展示，第一放大器436A之輸入亦耦合至第一電晶體438A之源極，且第二放大器436B之輸入亦耦合至第二電晶體438B之源極。因而，一第一回饋係透過第一電晶體438A之源極提供至第一放大器436A，且一第二回饋係透過第二電晶體438B之源極提供至第二放大器436A。
類似於圖4B之實例像素電路412B，圖4C之實例像素電路412C中之第一儲存節點MEM 444A耦合至一第一電容器430A及一第一源極隨耦器電晶體432A之一閘極。一第一列選擇電晶體434A耦合至第一源極隨耦器電晶體432A之一源極。在各個實例中，第一列選擇電晶體434A亦耦合至一位元線，第一輸出信號資訊可透過該位元線自像素電路412C讀出。類似地，第二儲存節點MEM 444B耦合至一第二電容器430B及一 第二源極隨耦器電晶體432B之一閘極。一第二列選擇電晶體434B耦合至第二源極隨耦器電晶體432B之一源極。在各個實例中，第二列選擇電晶體434B亦耦合至一位元線，第二輸出信號資訊可透過該位元線自像素電路412C讀出。
如在所描繪之實例中展示，像素電路412C亦包含耦合於一供電軌與第一解耦電路426A之間之一第一重設電晶體424A。特定言之，圖4C中描繪之實例展示耦合至第一電晶體438A之汲極之第一重設電晶體424A。類似地，像素電路412C亦包含耦合於供電軌與第二解耦電路426B之間之一第二重設電晶體424B。特定言之，圖4C中描繪之實例展示耦合至第二電晶體438B之汲極之第二重設電晶體424B。
圖4C之實例像素電路412C與圖4B之實例像素電路412B之間之差異之一者在於圖4C之實例像素電路412C不包含耦合於第一及第二解耦電路426A及426B之輸出與第一及第二儲存節點MEM 444A及444B之間之第一及第二取樣與保持電路428A及428B。
在各個實例中，第一重設電晶體424A經組態以回應於一重設信號RST重設第一浮動擴散部FD 422A以及第一儲存節點MEM 444A，且第二重設電晶體424B經組態以回應於重設信號RST重設第二浮動擴散部FD 422B以及第二儲存節點MEM 444B。在圖4C中描繪之實例中，第一重設電晶體424A可經組態以透過第一電晶體438A重設第一浮動擴散部FD 422A，且第二重設電晶體424B經組態以透過第二電晶體438B重設第二浮動擴散部FD 422B。
圖4D係繪示根據本發明之教示之一飛行時間像素電路412D之又另一實例之一示意圖。應瞭解，圖4D之像素電路412D可為如圖 4C中所展示之像素電路412C之另一實例或如圖4B中所展示之像素電路412B之另一實例或如圖4A中所展示之像素電路412A之另一實例或圖1中展示之像素陣列110中所包含之像素電路112之一者之另一實例，且上文描述之類似地命名且編號之元件在下文類似地耦合及起作用。應進一步瞭解，圖4D之像素電路412D與圖4B中詳細描述之實例像素電路412B共用許多相似點。
例如，如在圖4D中描繪之實例中展示，像素電路412D包含經組態以回應於入射光光生電荷或光電流之一光電二極體418，該入射光可例如為自如圖1中所描述之一物件106反射之反射調變光108。一第一浮動擴散部FD 422A經組態以儲存光電二極體418中光生之電荷之一第一部分，諸如(例如)電荷Q1或Q3，且一第二浮動擴散部FD 422B經組態以儲存光電二極體418中光生之電荷之一第二部分，諸如(例如)電荷Q2或Q4。
一第一轉移電晶體420A經組態以回應於一第一相位信號TXA將電荷之第一部分自光電二極體418轉移至第一浮動擴散部FD 422A，且一第二轉移電晶體420B經組態以回應於一第二相位信號TXB將電荷之第二部分自光電二極體418轉移至第二浮動擴散部FD 422B。一第一儲存節點MEM 444A經組態以儲存來自第一浮動擴散部FD 422A之電荷之第一部分，且一第二儲存節點MEM 444B經組態以儲存來自第二浮動擴散部FD 422B之電荷之第二部分。
類似於圖4B中展示之實例像素電路412B，圖4D之實例像素電路412D中之第一解耦電路426A被繪示為包含一第一電晶體438A，該第一電晶體438A具有耦合至第一儲存節點MEM 444A之一汲極(例如第一 解耦電路426A之輸出OUT)及耦合至第一浮動擴散部FD 422A之一源極(例如第一解耦電路426A之輸入IN)。在所描繪之實例中，第一電晶體438A透過第一取樣與保持電晶體428A耦合至第一儲存節點MEM 444A。類似地，第二解耦電路426B被繪示為包含一第二電晶體438B，該第二電晶體438B具有耦合至第二儲存節點MEM 444B之一汲極(例如第二解耦電路426B之輸出OUT)及耦合至第二浮動擴散部FD 422B之一源極(例如第二解耦電路426B之輸入IN)。在所描繪之實例中，第二電晶體438B透過第二取樣與保持電晶體428B耦合至第二儲存節點MEM 444B。
圖4D中展示之實例像素電路412D與圖4B中展示之實例像素電路412B之間之差異之一者在於在圖4D中展示之實例像素電路412D中，第一解耦電路426A進一步包含一第一放大器440A，該第一放大器440A係一差分放大器或一運算放大器，其具有耦合至第一浮動擴散部FD 422A之一反相輸入、經耦合以接收一偏壓電壓BIAS之一非反相輸入及耦合至第一電晶體438A之一閘極之一輸出。類似地，第二解耦電路426B進一步包含一第二放大器440B，該第二放大器440B係一差分放大器或一運算放大器，其具有耦合至第二浮動擴散部FD 422B之一反相輸入、經耦合以接收偏壓電壓BIAS之一非反相輸入及耦合至第二電晶體438B之一閘極之一輸出。
如在所描繪之實例中展示，第一放大器440A之反相輸入亦耦合至第一電晶體438A之源極，且第二放大器440B之反相輸入亦耦合至第二電晶體438B之源極。因而，一第一回饋係透過第一電晶體438A之源極提供至第一放大器440A，且一第二回饋係透過第二電晶體438B之源極提供至第二放大器440A。在第一回饋耦合至第一放大器440A之反相輸入 且第二回饋耦合至第二放大器440B之反相輸入之情況下，應瞭解，第一浮動擴散部FD 422A與第二浮動擴散部FD 422B之間之電位差減小，此減小節點之間之寄生洩漏電流之影響。
應進一步瞭解，在第一及第二放大器440A及440B用如圖4D中所展示之差分或運算放大器實施之情況下，浮動擴散部FD 422A及422B電位之更穩健控制被啟用，然以一更大佔用面積為代價。如展示，第一及第二電晶體438A及438B之閘極係由第一及第二放大器440A及440B之輸出驅動。在第一及第二放大器440A及440B之反相輸入耦合至對應第一及第二浮動擴散部FD 422A及422B以及第一及第二電晶體438A及438B之源極之情況下，建立負反饋，而第一及第二放大器440A及440B之非反相輸入耦合至偏壓電壓BIAS。
類似於圖4B之實例像素電路412B，圖4D之實例像素電路412D中之第一儲存節點MEM 444A耦合至一第一電容器430A及一第一源極隨耦器電晶體432A之一閘極。一第一列選擇電晶體434A耦合至第一源極隨耦器電晶體432A之一源極。在各個實例中，第一列選擇電晶體434A亦耦合至一位元線，第一輸出信號資訊可透過該位元線自像素電路412D讀出。類似地，第二儲存節點MEM 444B耦合至一第二電容器430B及一第二源極隨耦器電晶體432B之一閘極。一第二列選擇電晶體434B耦合至第二源極隨耦器電晶體432B之一源極。在各個實例中，第二列選擇電晶體434B亦耦合至一位元線，第二輸出信號資訊可透過該位元線自像素電路412D讀出。
如在所描繪之實例中展示，像素電路412D亦包含耦合於一供電軌與第一解耦電路426A之間之一第一重設電晶體424A。特定言之， 圖4D中描繪之實例展示耦合至第一電晶體438A之汲極之第一重設電晶體424A。在各個實例中，第一重設電晶體424A經組態以回應於一重設信號RST重設第一浮動擴散部FD 422A以及第一儲存節點MEM 444A。在圖4D中描繪之實例中，第一重設電晶體424A可經組態以透過第一取樣與保持電晶體428A重設第一儲存節點MEM 444A，且透過第一電晶體438A重設第一浮動擴散部FD 422A。
類似地，像素電路412D亦包含耦合於供電軌與第二解耦電路426B之間之一第二重設電晶體424B。特定言之，圖4D中描繪之實例展示耦合至第二電晶體438B之汲極之第二重設電晶體424B。在各個實例中，第二重設電晶體424B經組態以回應於重設信號RST重設第二浮動擴散部FD 422B以及第二儲存節點MEM 444B。在圖4D中描繪之實例中，第二重設電晶體424B經組態以透過第二取樣與保持電晶體428B重設第二儲存節點MEM 444B，且透過第二電晶體438B重設第二浮動擴散部FD 422B。
在一項實例中，在一重設模式期間，一高電位偏壓電壓可被施加至第一及第二放大器440A及440B之非反相輸入以在解耦第一及第二電晶體438A及438B之閘極處形成一高輸出，從而導致在一三極模式中之操作以透過第一及第二重設電晶體424A及424B實現第一及第二浮動擴散部FD 422A及422B之重設。在一解耦週期期間，接著，第一及第二放大器440A及440B之非反相輸入處之電位可降低以達成解耦第一及第二電晶體438A及438B之飽和。
圖4E係繪示根據本發明之教示之一飛行時間像素電路412E之又一實例之一示意圖。應瞭解，圖4E之像素電路412E可為如圖4D中所 展示之像素電路412D之另一實例或如圖4C中所展示之412C之另一實例或如圖4B中所展示之像素電路412B之另一實例或如圖4A中所展示之像素電路412A之另一實例或圖1中展示之像素陣列110中所包含之像素電路112之一者之另一實例，且上文描述之類似地命名且編號之元件在下文類似地耦合及起作用。應進一步瞭解，圖4E之像素電路412E與圖4C中詳細描述之實例像素電路412C共用許多相似點。
例如，如在圖4E中描繪之實例中展示，像素電路412E包含經組態以回應於入射光光生電荷或光電流之一光電二極體418，該入射光可例如為自如圖1中所描述之一物件106反射之反射調變光108。一第一浮動擴散部FD 422A經組態以儲存光電二極體418中光生之電荷之一第一部分，諸如(例如)電荷Q1或Q3，且一第二浮動擴散部FD 422B經組態以儲存光電二極體418中光生之電荷之一第二部分，諸如(例如)電荷Q2或Q4。
一第一轉移電晶體420A經組態以回應於一第一相位信號TXA將電荷之第一部分自光電二極體418轉移至第一浮動擴散部FD 422A，且一第二轉移電晶體420B經組態以回應於一第二相位信號TXB將電荷之第二部分自光電二極體418轉移至第二浮動擴散部FD 422B。一第一儲存節點MEM 444A經組態以儲存來自第一浮動擴散部FD 422A之電荷之第一部分，且一第二儲存節點MEM 444B經組態以儲存來自第二浮動擴散部FD 422B之電荷之第二部分。
類似於圖4C中展示之實例像素電路412C，圖4E之實例像素電路412E中之第一解耦電路426A被繪示為包含一第一電晶體438A，該第一電晶體438A具有耦合至第一儲存節點MEM 444A之一汲極(例如第一解耦電路426A之輸出OUT)及耦合至第一浮動擴散部FD 422A之一源極 (例如第一解耦電路426A之輸入IN)。類似地，第二解耦電路426B被繪示為包含一第二電晶體438B，該第二電晶體438B具有耦合至第二儲存節點MEM 444B之一汲極(例如第二解耦電路426B之輸出OUT)及耦合至第二浮動擴散部FD 422B之一源極(例如第二解耦電路426B之輸入IN)。
圖4E中展示之實例像素電路412E與圖4C中展示之實例像素電路412C之間之差異之一者在於在圖4E中展示之實例像素電路412E中，第一解耦電路426A進一步包含一第一放大器440A，該第一放大器440A係一差分放大器或一運算放大器，其具有耦合至第一浮動擴散部FD 422A之一反相輸入、經耦合以接收一偏壓電壓BIAS之一非反相輸入及耦合至第一電晶體438A之一閘極之一輸出。類似地，第二解耦電路426B進一步包含一第二放大器440B，該第二放大器440B係一差分放大器或一運算放大器，其具有耦合至第二浮動擴散部FD 422B之一反相輸入、經耦合以接收偏壓電壓BIAS之一非反相輸入及耦合至第二電晶體438B之一閘極之一輸出。
如在所描繪之實例中展示，第一放大器440A之反相輸入亦耦合至第一電晶體438A之源極，且第二放大器440B之反相輸入亦耦合至第二電晶體438B之源極。因而，一第一回饋係透過第一電晶體438A之源極提供至第一放大器440A，且一第二回饋係透過第二電晶體438B之源極提供至第二放大器440A。在第一回饋耦合至第一放大器440A之反相輸入且第二回饋耦合至第二放大器440B之反相輸入之情況下，應瞭解，第一浮動擴散部FD 422A與第二浮動擴散部FD 422B之間之電位差減小，此減小節點之間之寄生洩漏電流之影響。
應進一步瞭解，在第一及第二放大器440A及440B係用如 圖4E中所展示之差分或運算放大器實施的情況下，浮動擴散部FD 422A及422B電位之更穩健控制被啟用，然以一更大佔用面積為代價。如展示，第一及第二電晶體438A及438B之閘極係由第一及第二放大器440A及440B之輸出驅動。在第一及第二放大器440A及440B之反相輸入係耦合至對應第一及第二浮動擴散部FD 422A及422B以及第一及第二電晶體438A及438B之源極的情況下，建立負反饋，而第一及第二放大器440A及440B之非反相輸入係耦合至偏壓電壓BIAS。
類似於圖4C之實例像素電路412C，圖4E之實例像素電路412E中的第一儲存節點MEM 444A係耦合至一第一電容器430A及一第一源極隨耦器電晶體432A的一閘極。一第一列選擇電晶體434A經耦合至第一源極隨耦器電晶體432A之一源極。在各個實例中，第一列選擇電晶體434A亦係耦合至一位元線，第一輸出信號資訊可透過該位元線自像素電路412E讀出。類似地，第二儲存節點MEM 444B係耦合至一第二電容器430B及一第二源極隨耦器電晶體432B之一閘極。一第二列選擇電晶體434B係耦合至第二源極隨耦器電晶體432B之一源極。在各個實例中，第二列選擇電晶體434B亦係耦合至一位元線，第二輸出信號資訊可透過該位元線自像素電路412E讀出。
如在所描繪之實例中展示，像素電路412E亦包含經耦合於一供電軌與第一解耦電路426A之間的一第一重設電晶體424A。特定言之，圖4E中描繪之實例展示經耦合至第一電晶體438A之汲極之第一重設電晶體424A。類似地，像素電路412E亦包含經耦合於供電軌與第二解耦電路426B之間的一第二重設電晶體424B。特定言之，圖4E中描繪之實例展示經耦合至第二電晶體438B之汲極的第二重設電晶體424B。
類似於圖4C之實例像素電路412C，圖4E之實例像素電路412E不包含經耦合於第一及第二解耦電路426A及426B之輸出與第一及第二儲存節點MEM 444A及444B之間的第一及第二取樣與保持電路428A及428B。
在各個實例中，第一重設電晶體424A經組態以回應於一重設信號RST重設第一浮動擴散部FD 422A以及第一儲存節點MEM 444A，且第二重設電晶體424B經組態以回應於重設信號RST重設第二浮動擴散部FD 422B以及第二儲存節點MEM 444B。在圖4E中描繪之實例中，第一重設電晶體424A可經組態以透過第一電晶體438A重設第一浮動擴散部FD 422A，且第二重設電晶體424B經組態以透過第二電晶體438B重設第二浮動擴散部FD 422B。
在一項實例中，在一重設模式期間，一高電位偏壓電壓可被施加至第一及第二放大器440A及440B之非反相輸入以在解耦第一及第二電晶體438A及438B之閘極處形成一高輸出，從而導致在一三極模式中之操作以透過第一及第二重設電晶體424A及424B實現第一及第二浮動擴散部FD 422A及422B之重設。在一解耦週期期間，接著，第一及第二放大器440A及440B之非反相輸入處之電位可降低以達成解耦第一及第二電晶體438A及438B之飽和。
圖5A係繪示根據本發明之教示之一飛行時間像素電路512A之另一實例之一示意圖。應瞭解，圖5A之像素電路512A可為如圖4A中所展示之像素電路412A之另一實例或如圖3A中所展示之像素電路312A之另一實例或圖1中展示之像素陣列110中所包含之像素電路112之一者之另一實例，且上文描述之類似地命名且編號之元件在下文類似地耦合 及起作用。應進一步瞭解，圖5A之像素電路512A與圖4A中詳細描述之實例像素電路412A共用許多相似點。
例如，如在圖5A中描繪之實例中展示，像素電路512A包含經組態以回應於入射光光生電荷或光電流之一光電二極體518，該入射光可例如為自如圖1中所描述之一物件106反射之反射調變光108。一第一浮動擴散部FD 522A經組態以儲存光電二極體518中光生之電荷之一第一部分，諸如(例如)電荷Q1或Q3，且一第二浮動擴散部FD 522B經組態以儲存光電二極體518中光生之電荷之一第二部分，諸如(例如)電荷Q2或Q4。
一第一轉移電晶體520A經組態以回應於一第一相位信號TXA將電荷之第一部分自光電二極體518轉移至第一浮動擴散部FD 522A，且一第二轉移電晶體520B經組態以回應於一第二相位信號TXB將電荷之第二部分自光電二極體518轉移至第二浮動擴散部FD 522B。一第一儲存節點MEM 544A經組態以儲存來自第一浮動擴散部FD 522A之電荷之第一部分，且一第二儲存節點MEM 544B經組態以儲存來自第二浮動擴散部FD 522B之電荷之第二部分。
如在所描繪之實例中展示，一第一解耦電路526A具有一輸出OUT及一輸入IN。在各個實例中，第一解耦電路526A之輸出OUT係回應於第一解耦電路526A之輸入IN。如實例中展示，第一解耦電路526A之輸入IN耦合至第一浮動擴散部FD 522A，且第一解耦電路526A之輸出OUT耦合至第一儲存節點MEM 544A。在圖5A中描繪之實例中，第一解耦電路526A之輸出OUT透過一第一取樣與保持電晶體528A耦合至第一儲存節點MEM 544A。在各個實例中，第一解耦電路526A之輸出OUT處之 一電壓擺動大於第一解耦電路526A之輸入IN處之一電壓擺動。因而，根據本發明之教示，應瞭解，因此在第一儲存節點MEM 544A處容許一較高電壓擺動，此因此容許增加第一浮動擴散部FD 522A處之一滿井容量(FWC)同時限制第一浮動擴散部FD 522A上之過驅且因此減少暗電流。
類似地，圖5A中描繪之實例亦展示具有一輸出OUT及一輸入IN之一第二解耦電路526B。在各個實例中，第二解耦電路526B之輸出OUT係回應於第二解耦電路526B之輸入IN。如實例中展示，第二解耦電路526B之輸入IN耦合至第二浮動擴散部FD 522B，且第二解耦電路526B之輸出OUT耦合至第二儲存節點MEM 544B。在圖5A中描繪之實例中，第二解耦電路526B之輸出OUT透過一第二取樣與保持電晶體528B耦合至第二儲存節點MEM 544B。在各個實例中，第二解耦電路526B之輸出OUT處之電壓擺動大於第二解耦電路526B之輸入IN處之電壓擺動。因而，根據本發明之教示，因此在第二儲存節點MEM 544B處亦容許一較高電壓擺動，此因此亦容許增加第二浮動擴散部FD 522B處之一滿井容量(FWC)同時限制第二浮動擴散部FD 522B上之過驅且因此減少暗電流。
在所繪示之實例中，第一儲存節點MEM 544A耦合至一第一電容器530A及一第一源極隨耦器電晶體532A之一閘極。一第一列選擇電晶體534A耦合至第一源極隨耦器電晶體532A之一源極。在各個實例中，第一列選擇電晶體534A亦耦合至一位元線，第一輸出信號資訊可透過該位元線自像素電路512A讀出。類似地，第二儲存節點MEM 544B耦合至一第二電容器530B及一第二源極隨耦器電晶體532B之一閘極。一第二列選擇電晶體534B耦合至第二源極隨耦器電晶體532B之一源極。在各個實例中，第二列選擇電晶體534B亦耦合至一位元線，第二輸出信號資 訊可透過該位元線自像素電路512A讀出。
在各個實例中，像素電路512A亦包含耦合於一供電軌與第一解耦電路526A之間之一第一重設電晶體524A。另外，像素電路512A亦包含耦合於供電軌與第二解耦電路526B之間之一第二重設電晶體524B。
類似於圖4A之像素電路412A，圖5A之像素電路512A中所包含之第一重設電晶體524A耦合至第一解耦電路526A之輸出OUT。在各個實例中，第一重設電晶體524A經組態以回應於一重設信號RST重設第一浮動擴散部FD 522A以及第一儲存節點MEM 544A。在圖5A中描繪之實例中，第一重設電晶體524A經組態以透過第一取樣與保持電晶體528A重設第一儲存節點MEM 544A，且透過第一解耦電路526A重設第一浮動擴散部522A。
類似地，圖5A之實例像素電路512A之第二重設電晶體524B耦合至第二解耦電路526B之輸出OUT。在各個實例中，第二重設電晶體524B經組態以回應於重設信號RST重設第一浮動擴散部FD 522A以及第一儲存節點MEM 544A。在圖5A中描繪之實例中，第二重設電晶體524B經組態以透過第二取樣與保持電晶體528B重設第二儲存節點MEM 544B，且透過第二解耦電路526B重設第二浮動擴散部522B。
圖5A之像素電路512A與圖4A之像素電路412A之間之差異之一者在於圖5A之像素電路512A進一步包含耦合於供電軌與第一浮動擴散部FD 522A之間之一第一溢流電晶體542A以及耦合於供電軌與第二浮動擴散部FD 522B之間之一第二溢流電晶體542B。在各個實例中，第一及第二溢流電晶體542A及542B回應於如所展示之一溢流信號OF切換。
因此，應瞭解，來自光電二極體518之光電流被導引至第 一及第二儲存節點MEM 544A及544B或透過第一及第二重設電晶體524A及524B，透過第一及第二解耦電路526A及526B被導引至供電軌或透過像素電路512A中之第一及第二溢流電晶體542A及542B被導引至供電軌。
圖5B係繪示根據本發明之教示之一飛行時間像素電路512B之另一實例之一示意圖。應瞭解，圖5B之像素電路512B可為如圖5A中所展示之像素電路512A之另一實例或圖1中展示之像素陣列110中所包含之像素電路112之一者之另一實例，且上文描述之類似地命名且編號之元件在下文類似地耦合及起作用。應進一步瞭解，圖5B之像素電路512B與圖5A中詳細描述之實例像素電路512A共用許多相似點。
例如，如在圖5B中描繪之實例中展示，像素電路512B包含經組態以回應於入射光光生電荷或光電流之一光電二極體518，該入射光可例如為自如圖1中所描述之一物件106反射之反射調變光108。一第一浮動擴散部FD 522A經組態以儲存光電二極體518中光生之電荷之一第一部分，諸如(例如)電荷Q1或Q3，且一第二浮動擴散部FD 522B經組態以儲存光電二極體518中光生之電荷之一第二部分，諸如(例如)電荷Q2或Q4。
一第一轉移電晶體520A經組態以回應於一第一相位信號TXA將電荷之第一部分自光電二極體518轉移至第一浮動擴散部FD 522A，且一第二轉移電晶體520B經組態以回應於一第二相位信號TXB將電荷之第二部分自光電二極體518轉移至第二浮動擴散部FD 522B。一第一儲存節點MEM 544A經組態以儲存來自第一浮動擴散部FD 522A之電荷之第一部分，且一第二儲存節點MEM 544B經組態以儲存來自第二浮動擴散部FD 522B之電荷之第二部分。
圖5B中展示之實例像素電路512B與圖5A中展示之實例像素電路512A之間之差異之一者在於在圖5B中展示之實例像素電路512B中，第一解耦電路526A被繪示為包含一第一電晶體538A，該第一電晶體538A具有耦合至第一儲存節點MEM 544A之一汲極(例如第一解耦電路526A之輸出OUT)及耦合至第一浮動擴散部FD 522A之一源極(例如第一解耦電路526A之輸入IN)。在所描繪之實例中，第一電晶體538A透過第一取樣與保持電晶體528A耦合至第一儲存節點MEM 544A。類似地，第二解耦電路526B被繪示為包含一第二電晶體538B，該第二電晶體538B具有耦合至第二儲存節點MEM 544B之一汲極(例如第二解耦電路526B之輸出OUT)及耦合至第二浮動擴散部FD 522B之一源極(例如第二解耦電路526B之輸入IN)。在所描繪之實例中，第二電晶體538B透過第二取樣與保持電晶體528B耦合至第二儲存節點MEM 544B。
圖5B中描繪之實例亦繪示第一解耦電路526A進一步包含一第一放大器536A，該第一放大器536A具有耦合至第一浮動擴散部FD 522A之一輸入及耦合至第一電晶體538A之一閘極之一輸出。類似地，第二解耦電路526B進一步包含一第二放大器536B，該第二放大器536B具有耦合至第二浮動擴散部FD 522B之一輸入及耦合至第二電晶體538B之一閘極之一輸出。在實例中，第一放大器536A及第二放大器536B係具有一負增益-A之反相放大器。
如在所描繪之實例中展示，第一放大器536A之輸入亦耦合至第一電晶體538A之源極，且第二放大器536B之輸入亦耦合至第二電晶體538B之源極。因而，一第一回饋係透過第一電晶體538A之源極提供至第一放大器536A，且一第二回饋係透過第二電晶體538B之源極提供至第 二放大器536A。在第一回饋耦合至第一放大器536A之輸入且第二回饋耦合至第二放大器536B之輸入之情況下，應瞭解，第一浮動擴散部FD 522A與第二浮動擴散部FD 522B之間之電位差減小，此減小節點之間之寄生洩漏電流之影響。
例如，第一及第二電晶體538A及538B之源極電位分別回饋至第一及第二放大器536A及536B之輸入(具有至第一及第二電晶體538A及538B之閘極之負放大-A)導致對由光電二極體518產生之光電流之源極電位靈敏度之一顯著降低，該光電二極體518透過各自轉移電晶體520A及520B耦合至第一及第二浮動擴散部FD 522A及522B。由光電二極體518產生之光電流仍可在第一及第二電晶體538A及538B之輸出汲極端子處量測，然現在第一及第二電晶體538A及538B之源極電位自汲極端子解耦，使得一較大電壓擺動可用於第一及第二電晶體538A及538B之汲極端子(例如解耦電路526A及526B之輸出OUT)上，同時維持第一及第二電晶體538A及538B之源極端子(例如解耦電路526A及526B之輸入IN)處之一最小電壓擺動。
應瞭解，針對第一及第二放大器536A及536B之一高增益-A，第一及第二浮動擴散部FD 522A及532B處之電位收斂第一及第二電晶體538A及538B之源極端子處之電位。因此，第一及第二記憶體節點MEM 544A及544B處之電壓現在可具有一大電壓擺動且因此具有滿井容量(FWC)，而不會損及與第一及第二轉移電晶體520A及520B相關之暗電流。此外，根據本發明之教示，歸因於穩定之第一及第二浮動擴散部FD 522A及522B，透過第一及第二浮動擴散部FD 522A與522B之間之一寄生電阻之電位洩漏減少，此增加調變對比度。
類似於圖5A之實例像素電路512A，圖5B之實例像素電路512B中之第一儲存節點MEM 544A耦合至一第一電容器530A及一第一源極隨耦器電晶體532A之一閘極。一第一列選擇電晶體534A耦合至第一源極隨耦器電晶體532A之一源極。在各個實例中，第一列選擇電晶體534A亦耦合至一位元線，第一輸出信號資訊可透過該位元線自像素電路512B讀出。類似地，第二儲存節點MEM 544B耦合至一第二電容器530B及一第二源極隨耦器電晶體532B之一閘極。一第二列選擇電晶體534B耦合至第二源極隨耦器電晶體532B之一源極。在各個實例中，第二列選擇電晶體534B亦耦合至一位元線，第二輸出信號資訊可透過該位元線自像素電路512B讀出。
如在所描繪之實例中展示，像素電路512B亦包含耦合於一供電軌與第一解耦電路526A之間之一第一重設電晶體524A。特定言之，圖5B中描繪之實例展示耦合至第一電晶體538A之汲極之第一重設電晶體524A。在各個實例中，第一重設電晶體524A經組態以回應於一重設信號RST重設第一儲存節點MEM 544A及第一浮動擴散部522A。在圖5B中描繪之實例中，第一重設電晶體524A可經組態以透過第一取樣與保持電晶體528A重設第一儲存節點MEM 544A，且透過第一電晶體538A重設第一浮動擴散部FD 522A。
類似地，像素電路512B亦包含耦合於供電軌與第二解耦電路526B之間之一第二重設電晶體524B。特定言之，圖5B中描繪之實例展示耦合至第二電晶體538B之汲極之第二重設電晶體524B。在各個實例中，第二重設電晶體524B經組態以回應於重設信號RST重設第二儲存節點MEM 544B及第二浮動擴散部522B。在圖5B中描繪之實例中，第二重 設電晶體524A可經組態以透過第二取樣與保持電晶體528B重設第二儲存節點MEM 544B，且透過第二電晶體538B重設第二浮動擴散部FD 422B。
類似於圖5A之像素電路512A，圖5B之像素電路512B進一步包含耦合於供電軌與第一浮動擴散部FD 522A之間之一第一溢流電晶體542A以及耦合於供電軌與第二浮動擴散部FD 522B之間之一第二溢流電晶體542B。在各個實例中，第一及第二溢流電晶體542A及542B回應於如所展示之一溢流信號OF切換。
因此，應瞭解，來自光電二極體518之光電流被導引至第一及第二儲存節點MEM 544A及544B或透過第一及第二重設電晶體524A及524B，透過第一及第二解耦電路526A及526B被導引至供電軌或透過像素電路512B中之第一及第二溢流電晶體542A及542B被導引至供電軌。
圖5C係繪示根據本發明之教示之一飛行時間像素電路512C之又一實例之一示意圖。應瞭解，圖5C之像素電路512C可為如圖5B中所展示之像素電路512B之另一實例或如圖5A中所展示之像素電路512A之另一實例或圖1中展示之像素陣列110中所包含之像素電路112之一者之另一實例，且上文描述之類似地命名且編號之元件在下文類似地耦合及起作用。應進一步瞭解，圖5C之像素電路512C與圖5B中詳細描述之實例像素電路512B共用許多相似點。
例如，如在圖5C中描繪之實例中展示，像素電路512C包含經組態以回應於入射光光生電荷或光電流之一光電二極體518，該入射光可例如為自如圖1中所描述之一物件106反射之反射調變光108。一第一浮動擴散部FD 522A經組態以儲存光電二極體518中光生之電荷之一第一 部分，諸如(例如)電荷Q1或Q3，且一第二浮動擴散部FD 522B經組態以儲存光電二極體518中光生之電荷之一第二部分，諸如(例如)電荷Q2或Q4。
一第一轉移電晶體520A經組態以回應於一第一相位信號TXA將電荷之第一部分自光電二極體518轉移至第一浮動擴散部FD 522A，且一第二轉移電晶體520B經組態以回應於一第二相位信號TXB將電荷之第二部分自光電二極體518轉移至第二浮動擴散部FD 522B。一第一儲存節點MEM 544A經組態以儲存來自第一浮動擴散部FD 522A之電荷之第一部分，且一第二儲存節點MEM 544B經組態以儲存來自第二浮動擴散部FD 522B之電荷之第二部分。
類似於圖5B中展示之實例像素電路512B，圖5C之實例像素電路512C中之第一解耦電路526A被繪示為包含一第一電晶體538A，該第一電晶體538A具有耦合至第一儲存節點MEM 544A之一汲極(例如第一解耦電路526A之輸出OUT)及耦合至第一浮動擴散部FD 522A之一源極(例如第一解耦電路526A之輸入IN)。類似地，第二解耦電路526B被繪示為包含一第二電晶體538B，該第二電晶體538B具有耦合至第二儲存節點MEM 544B之一汲極(例如第二解耦電路526B之輸出OUT)及耦合至第二浮動擴散部FD 522B之一源極(例如第二解耦電路526B之輸入IN)。
圖5C中描繪之實例像素電路512C亦展示第一解耦電路526A進一步包含一第一放大器536A，該第一放大器536A具有耦合至第一浮動擴散部FD 522A之一輸入及耦合至第一電晶體538A之一閘極之一輸出。類似地，第二解耦電路526B進一步包含一第二放大器536B，該第二放大器536B具有耦合至第二浮動擴散部FD 522B之一輸入及耦合至第二 電晶體538B之一閘極之一輸出。在實例中，第一放大器536A及第二放大器536B係具有一負增益-A之反相放大器。如在所描繪之實例中展示，第一放大器536A之輸入亦耦合至第一電晶體538A之源極，且第二放大器536B之輸入亦耦合至第二電晶體538B之源極。因而，一第一回饋係透過第一電晶體538A之源極提供至第一放大器536A，且一第二回饋係透過第二電晶體538B之源極提供至第二放大器536A。
類似於圖5B之實例像素電路512B，圖5C之實例像素電路512C中之第一儲存節點MEM 544A耦合至一第一電容器530A及一第一源極隨耦器電晶體532A之一閘極。一第一列選擇電晶體534A耦合至第一源極隨耦器電晶體532A之一源極。在各個實例中，第一列選擇電晶體534A亦耦合至一位元線，第一輸出信號資訊可透過該位元線自像素電路512C讀出。類似地，第二儲存節點MEM 544B耦合至一第二電容器530B及一第二源極隨耦器電晶體532B之一閘極。一第二列選擇電晶體534B耦合至第二源極隨耦器電晶體532B之一源極。在各個實例中，第二列選擇電晶體534B亦耦合至一位元線，第二輸出信號資訊可透過該位元線自像素電路512C讀出。
如在所描繪之實例中展示，像素電路512C亦包含耦合於一供電軌與第一解耦電路526A之間之一第一重設電晶體524A。特定言之，圖5C中描繪之實例展示耦合至第一電晶體538A之汲極之第一重設電晶體524A。類似地，像素電路512C亦包含耦合於供電軌與第二解耦電路526B之間之一第二重設電晶體524B。特定言之，圖5C中描繪之實例展示耦合至第二電晶體538B之汲極之第二重設電晶體524B。
圖5C之實例像素電路512C與圖5B之實例像素電路512B之 間之差異之一者在於圖5C之實例像素電路512C不包含耦合於第一及第二解耦電路526A及526B之輸出與第一及第二儲存節點MEM 544A及544B之間之第一及第二取樣與保持電路528A及528B。
在各個實例中，第一重設電晶體524A經組態以回應於一重設信號RST重設第一浮動擴散部FD 522A以及第一儲存節點MEM 544A，且第二重設電晶體524B經組態以回應於重設信號RST重設第二浮動擴散部FD 522B以及第二儲存節點MEM 544B。在圖5C中描繪之實例中，第一重設電晶體524A可經組態以透過第一電晶體538A重設第一浮動擴散部FD 522A，且第二重設電晶體524B經組態以透過第二電晶體538B重設第二浮動擴散部FD 522B。
類似於圖5B之像素電路512B，圖5C之像素電路512C進一步包含耦合於供電軌與第一浮動擴散部FD 522A之間之一第一溢流電晶體542A以及耦合於供電軌與第二浮動擴散部FD 522B之間之一第二溢流電晶體542B。在各個實例中，第一及第二溢流電晶體542A及542B回應於如所展示之一溢流信號OF切換。
因此，應瞭解，來自光電二極體518之光電流被導引至第一及第二儲存節點MEM 544A及544B或透過第一及第二重設電晶體524A及524B，透過第一及第二解耦電路526A及526B被導引至供電軌或透過像素電路512C中之第一及第二溢流電晶體542A及542B被導引至供電軌。
圖5D係繪示根據本發明之教示之一飛行時間像素電路512D之又另一實例之一示意圖。應瞭解，圖5D之像素電路512D可為如圖5C中所展示之像素電路512C之另一實例或如圖5B中所展示之像素電路512B之另一實例或如圖5A中所展示之像素電路512A之另一實例或圖1中 展示之像素陣列110中所包含之像素電路112之一者之另一實例，且上文描述之類似地命名且編號之元件在下文類似地耦合及起作用。應進一步瞭解，圖5D之像素電路512D與圖5B中詳細描述之實例像素電路512B共用許多相似點。
例如，如在圖5D中描繪之實例中展示，像素電路512D包含經組態以回應於入射光光生電荷或光電流之一光電二極體518，該入射光可例如為自如圖1中所描述之一物件106反射之反射調變光108。一第一浮動擴散部FD 522A經組態以儲存光電二極體518中光生之電荷之一第一部分，諸如(例如)電荷Q1或Q3，且一第二浮動擴散部FD 522B經組態以儲存光電二極體518中光生之電荷之一第二部分，諸如(例如)電荷Q2或Q4。
一第一轉移電晶體520A經組態以回應於一第一相位信號TXA將電荷之第一部分自光電二極體518轉移至第一浮動擴散部FD 522A，且一第二轉移電晶體520B經組態以回應於一第二相位信號TXB將電荷之第二部分自光電二極體518轉移至第二浮動擴散部FD 522B。一第一儲存節點MEM 544A經組態以儲存來自第一浮動擴散部FD 522A之電荷之第一部分，且一第二儲存節點MEM 544B經組態以儲存來自第二浮動擴散部FD 522B之電荷之第二部分。
類似於圖5B中展示之實例像素電路512B，圖5D之實例像素電路512D中之第一解耦電路526A被繪示為包含一第一電晶體538A，該第一電晶體538A具有耦合至第一儲存節點MEM 544A之一汲極(例如第一解耦電路526A之輸出OUT)及耦合至第一浮動擴散部FD 522A之一源極(例如第一解耦電路526A之輸入IN)。在所描繪之實例中，第一電晶體 538A透過第一取樣與保持電晶體528A耦合至第一儲存節點MEM 544A。類似地，第二解耦電路526B被繪示為包含一第二電晶體538B，該第二電晶體538B具有耦合至第二儲存節點MEM 544B之一汲極(例如第二解耦電路526B之輸出OUT)及耦合至第二浮動擴散部FD 522B之一源極(例如第二解耦電路526B之輸入IN)。在所描繪之實例中，第二電晶體538B透過第二取樣與保持電晶體528B耦合至第二儲存節點MEM 544B。
圖5D中展示之實例像素電路512D與圖5B中展示之實例像素電路512B之間之差異之一者在於在圖5D中展示之實例像素電路512D中，第一解耦電路526A進一步包含一第一放大器540A，該第一放大器540A係一差分放大器或一運算放大器，其具有耦合至第一浮動擴散部FD 522A之一反相輸入、經耦合以接收一偏壓電壓BIAS之一非反相輸入及耦合至第一電晶體538A之一閘極之一輸出。類似地，第二解耦電路526B進一步包含一第二放大器540B，該第二放大器540B係一差分放大器或一運算放大器，其具有耦合至第二浮動擴散部FD 522B之一反相輸入、經耦合以接收偏壓電壓BIAS之一非反相輸入及耦合至第二電晶體538B之一閘極之一輸出。
如在所描繪之實例中展示，第一放大器540A之反相輸入亦耦合至第一電晶體538A之源極，且第二放大器540B之反相輸入亦耦合至第二電晶體538B之源極。因而，一第一回饋係透過第一電晶體538A之源極提供至第一放大器540A，且一第二回饋係透過第二電晶體538B之源極提供至第二放大器540A。在第一回饋耦合至第一放大器540A之反相輸入且第二回饋耦合至第二放大器540B之反相輸入之情況下，應瞭解，第一浮動擴散部FD 522A與第二浮動擴散部FD 522B之間之電位差減小，此減 小節點之間之寄生洩漏電流之影響。
應進一步瞭解，在第一及第二放大器540A及540B用如圖5D中所展示之差分或運算放大器實施之情況下，浮動擴散部FD 522A及522B電位之更穩健控制被啟用，然以一更大佔用面積為代價。如展示，第一及第二電晶體538A及538B之閘極係由第一及第二放大器540A及540B之輸出驅動。在第一及第二放大器540A及540B之反相輸入耦合至對應第一及第二浮動擴散部FD 522A及522B以及第一及第二電晶體538A及538B之源極之情況下，建立負反饋，而第一及第二放大器540A及540B之非反相輸入耦合至偏壓電壓BIAS。
類似於圖5B之實例像素電路512B，圖5D之實例像素電路512D中之第一儲存節點MEM 544A耦合至一第一電容器530A及一第一源極隨耦器電晶體532A之一閘極。一第一列選擇電晶體534A耦合至第一源極隨耦器電晶體532A之一源極。在各個實例中，第一列選擇電晶體534A亦耦合至一位元線，第一輸出信號資訊可透過該位元線自像素電路512D讀出。類似地，第二儲存節點MEM 544B耦合至一第二電容器530B及一第二源極隨耦器電晶體532B之一閘極。一第二列選擇電晶體534B耦合至第二源極隨耦器電晶體532B之一源極。在各個實例中，第二列選擇電晶體534B亦耦合至一位元線，第二輸出信號資訊可透過該位元線自像素電路512D讀出。
如在所描繪之實例中展示，像素電路512D亦包含耦合於一供電軌與第一解耦電路526A之間之一第一重設電晶體524A。特定言之，圖5D中描繪之實例展示耦合至第一電晶體538A之汲極之第一重設電晶體524A。在各個實例中，第一重設電晶體524A經組態以回應於一重設信號 RST重設第一浮動擴散部FD 522A以及第一儲存節點MEM 544A。在圖5D中描繪之實例中，第一重設電晶體524A可經組態以透過第一取樣與保持電晶體528A重設第一儲存節點MEM 544A，且透過第一電晶體538A重設第一浮動擴散部FD 522A。
類似地，像素電路512D亦包含耦合於供電軌與第二解耦電路526B之間之一第二重設電晶體524B。特定言之，圖5D中描繪之實例展示耦合至第二電晶體538B之汲極之第二重設電晶體524B。在各個實例中，第二重設電晶體524B經組態以回應於重設信號RST重設第二浮動擴散部FD 522B以及第二儲存節點MEM 544B。在圖5D中描繪之實例中，第二重設電晶體524B經組態以透過第二取樣與保持電晶體528B重設第二儲存節點MEM 544B，且透過第二電晶體538B重設第二浮動擴散部FD 522B。
在一項實例中，在一重設模式期間，一高電位偏壓電壓可被施加至第一及第二放大器540A及540B之非反相輸入以在解耦第一及第二電晶體538A及538B之閘極處形成一高輸出，從而導致在一三極模式中之操作以透過第一及第二重設電晶體524A及524B實現第一及第二浮動擴散部FD 522A及522B之重設。在一解耦週期期間，接著，第一及第二放大器540A及540B之非反相輸入處之電位可降低以達成解耦第一及第二電晶體538A及538B之飽和。
類似於圖5B之像素電路512B，圖5D之像素電路512D進一步包含耦合於供電軌與第一浮動擴散部FD 522A之間之一第一溢流電晶體542A以及耦合於供電軌與第二浮動擴散部FD 522B之間之一第二溢流電晶體542B。在各個實例中，第一及第二溢流電晶體542A及542B回應於如 所展示之一溢流信號OF切換。
因此，應瞭解，來自光電二極體518之光電流被導引至第一及第二儲存節點MEM 544A及544B或透過第一及第二重設電晶體524A及524B，透過第一及第二解耦電路526A及526B被導引至供電軌或透過像素電路512D中之第一及第二溢流電晶體542A及542B被導引至供電軌。
圖5E係繪示根據本發明之教示之一飛行時間像素電路之又一實例之一示意圖。應瞭解，圖5E之像素電路512E可為如圖5D中所展示之像素電路512D之另一實例或如圖5C中所展示之512C之另一實例或如圖5B中所展示之像素電路512B之另一實例或如圖5A中所展示之像素電路512A之另一實例或圖1中展示之像素陣列110中所包含之像素電路112之一者之另一實例，且上文描述之類似地命名且編號之元件在下文類似地耦合及起作用。應進一步瞭解，圖5E之像素電路512E與圖5C中詳細描述之實例像素電路512C共用許多相似點。
例如，如在圖5E中描繪之實例中展示，像素電路512E包含經組態以回應於入射光光生電荷或光電流之一光電二極體518，該入射光可例如為自如圖1中所描述之一物件106反射之反射調變光108。一第一浮動擴散部FD 522A經組態以儲存光電二極體518中光生之電荷之一第一部分，諸如(例如)電荷Q1或Q3，且一第二浮動擴散部FD 522B經組態以儲存光電二極體518中光生之電荷之一第二部分，諸如(例如)電荷Q2或Q4。
一第一轉移電晶體520A經組態以回應於一第一相位信號TXA將電荷之第一部分自光電二極體518轉移至第一浮動擴散部FD 522A，且一第二轉移電晶體520B經組態以回應於一第二相位信號TXB將電荷之一第二部分自光電二極體518轉移至第二浮動擴散部FD 522B。一 第一儲存節點MEM 544A經組態以儲存來自第一浮動擴散部FD 522A之電荷之第一部分，且一第二儲存節點MEM 544B經組態以儲存來自第二浮動擴散部FD 522B之電荷之第二部分。
類似於圖5C中展示之實例像素電路512C，圖5E之實例像素電路512E中之第一解耦電路526A被繪示為包含一第一電晶體538A，該第一電晶體538A具有耦合至第一儲存節點MEM 544A之一汲極(例如第一解耦電路526A之輸出OUT)及耦合至第一浮動擴散部FD 522A之一源極(例如第一解耦電路526A之輸入IN)。類似地，第二解耦電路526B被繪示為包含一第二電晶體538B，該第二電晶體538B具有耦合至第二儲存節點MEM 544B之一汲極(例如第二解耦電路526B之輸出OUT)及耦合至第二浮動擴散部FD 522B之一源極(例如第二解耦電路526B之輸入IN)。
圖5E中展示之實例像素電路512E與圖5C中展示之實例像素電路512C之間之差異之一者在於在圖5E中展示之實例像素電路512E中，第一解耦電路526A進一步包含一第一放大器540A，該第一放大器540A係一差分放大器或一運算放大器，其具有耦合至第一浮動擴散部FD 522A之一反相輸入、經耦合以接收一偏壓電壓BIAS之一非反相輸入及耦合至第一電晶體538A之一閘極之一輸出。類似地，第二解耦電路526B進一步包含一第二放大器540B，該第二放大器540B係一差分放大器或一運算放大器，其具有耦合至第二浮動擴散部FD 522B之一反相輸入、經耦合以接收偏壓電壓BIAS之一非反相輸入及耦合至第二電晶體538B之一閘極之一輸出。
如在所描繪之實例中展示，第一放大器540A之反相輸入亦耦合至第一電晶體538A之源極，且第二放大器540B之反相輸入亦耦合至 第二電晶體538B之源極。因而，一第一回饋係透過第一電晶體538A之源極提供至第一放大器540A，且一第二回饋係透過第二電晶體538B之源極提供至第二放大器540A。在第一回饋耦合至第一放大器540A之反相輸入且第二回饋耦合至第二放大器540B之反相輸入之情況下，應瞭解，第一浮動擴散部FD 522A與第二浮動擴散部FD 522B之間之電位差減小，此減小節點之間之寄生洩漏電流之影響。
應進一步瞭解，在第一及第二放大器540A及540B用如圖5E中所展示之差分或運算放大器實施之情況下，浮動擴散部FD 522A及522B電位之更穩健控制被啟用，然以一更大佔用面積為代價。如展示，第一及第二電晶體538A及538B之閘極係由第一及第二放大器540A及540B之輸出驅動。在第一及第二放大器540A及540B之反相輸入耦合至對應第一及第二浮動擴散部FD 522A及522B以及第一及第二電晶體538A及538B之源極之情況下，建立負反饋，而第一及第二放大器540A及540B之非反相輸入耦合至偏壓電壓BIAS。
類似於圖5C之實例像素電路512C，圖5E之實例像素電路512E中之第一儲存節點MEM 544A耦合至一第一電容器530A及一第一源極隨耦器電晶體532A之一閘極。一第一列選擇電晶體534A耦合至第一源極隨耦器電晶體532A之一源極。在各個實例中，第一列選擇電晶體534A亦耦合至一位元線，第一輸出信號資訊可透過該位元線自像素電路512E讀出。類似地，第二儲存節點MEM 544B耦合至一第二電容器530B及一第二源極隨耦器電晶體532B之一閘極。一第二列選擇電晶體534B耦合至第二源極隨耦器電晶體532B之一源極。在各個實例中，第二列選擇電晶體534B亦耦合至一位元線，第二輸出信號資訊可透過該位元線自像素電 路512E讀出。
如在所描繪之實例中展示，像素電路512E亦包含耦合於一供電軌與第一解耦電路526A之間之一第一重設電晶體524A。特定言之，圖5E中描繪之實例展示耦合至第一電晶體538A之汲極之第一重設電晶體524A。類似地，像素電路512E亦包含耦合於供電軌與第二解耦電路526B之間之一第二重設電晶體524B。特定言之，圖5E中描繪之實例展示耦合至第二電晶體538B之汲極之第二重設電晶體524B。
類似於圖5C之實例像素電路512C，圖5E之實例像素電路512E不包含耦合於第一及第二解耦電路526A及526B之輸出與第一及第二儲存節點MEM 544A及544B之間之第一及第二取樣與保持電路528A及528B。
在各個實例中，第一重設電晶體524A經組態以回應於一重設信號RST重設第一浮動擴散部FD 522A以及第一儲存節點MEM 544A，且第二重設電晶體524B經組態以回應於重設信號RST重設第二浮動擴散部FD 522B以及第二儲存節點MEM 544B。在圖5E中描繪之實例中，第一重設電晶體524A可經組態以透過第一電晶體538A重設第一浮動擴散部FD 522A，且第二重設電晶體524B經組態以透過第二電晶體538B重設第二浮動擴散部FD 522B。
在一項實例中，在一重設模式期間，一高電位偏壓電壓可被施加至第一及第二放大器540A及540B之非反相輸入以在解耦第一及第二電晶體538A及538B之閘極處形成一高輸出，從而導致在一三極模式中之操作以透過第一及第二重設電晶體524A及524B實現第一及第二浮動擴散部FD 522A及522B之重設。在一解耦週期期間，接著，第一及第二放 大器540A及540B之非反相輸入處之電位可降低以達成解耦第一及第二電晶體538A及538B之飽和。
類似於圖5C之像素電路512C，圖5E之像素電路512E進一步包含耦合於供電軌與第一浮動擴散部FD 522A之間之一第一溢流電晶體542A以及耦合於供電軌與第二浮動擴散部FD 522B之間之一第二溢流電晶體542B。在各個實例中，第一及第二溢流電晶體542A及542B回應於如所展示之一溢流信號OF切換。
因此，應瞭解，來自光電二極體518之光電流被導引至第一及第二儲存節點MEM 544A及544B或透過第一及第二重設電晶體524A及524B，透過第一及第二解耦電路526A及526B被導引至供電軌或透過像素電路512E中之第一及第二溢流電晶體542A及542B被導引至供電軌。
對本發明之所繪示之實例之上文描述，包含發明摘要中所描述之內容，不意欲為詳盡的或將本發明限制為所揭示之精確形式。雖然本文出於繪示性目的描述本發明之具體實例，然如熟習此項技術者應認知，各種修改在本發明之範疇內係可行的。
鑑於上文詳細描述，可對本發明做出此等修改。隨附發明申請專利範圍中所使用之術語不應被解釋為將本發明限制於說明書中揭示之具體實例。實情係，本發明之範疇將完全由隨附發明申請專利範圍判定，該等發明申請專利範圍應根據發明申請專利範圍解釋之既定原則來解釋。
312A:像素電路
318:光電二極體
320A:第一轉移電晶體
320B:第二轉移電晶體
322A:第一浮動擴散部FD
322B:第二浮動擴散部FD
324A:第一重設電晶體
324B:第二重設電晶體
326A:第一解耦電路
326B:第二解耦電路
328A:第一取樣與保持電晶體
328B:第二取樣與保持電晶體
330A:第一電容器
330B:第二電容器
332A:第一源極隨耦器電晶體
332B:第二源極隨耦器電晶體
334A:第一列選擇電晶體
334B:第二列選擇電晶體
344A:第一儲存節點MEM
344B:第二儲存節點MEM
OUT:輸出
IN:輸入
RST:重設信號
TXA:第一相位信號
TXB:第二相位信號

Claims (27)

  1. 一種像素電路，其包括： 一光電二極體，其經組態以回應於入射在該光電二極體上之反射調變光而光生(photogenerate)電荷； 一浮動擴散部，其經組態以儲存該光電二極體中光生之該電荷之一部分； 一轉移電晶體，其將該光電二極體耦合至該浮動擴散部且經組態以回應於一相位信號將該電荷之該部分自該光電二極體轉移至該浮動擴散部； 一儲存節點，其經組態以儲存來自該浮動擴散部之該電荷之該部分； 一電晶體，其具有一輸入節點及一輸出節點，且將該浮動擴散部耦合至該儲存節點； 一放大器，其具有(i)經耦合至該浮動擴散部及耦合至該電晶體之該輸入節點之一輸入，及(ii)經耦合至該電晶體之一閘極之一輸出；及 一重設電晶體，其經耦合於一供電軌(supply rail)與該電晶體之該輸入節點之間，其中該重設電晶體經組態以(a)回應於一重設信號而重設該浮動擴散部，及(b)經由該電晶體之該輸出節點及該輸入節點來重設該儲存節點。
  2. 如請求項1之像素電路，其中： 該電晶體之該輸入節點係該電晶體之一源極； 該電晶體之該輸出節點係該電晶體之一汲極； 該浮動擴散部經由該電晶體之該源極耦合至該電晶體之該汲極；及 該儲存節點經由該電晶體之該汲極耦合至該電晶體之該源極。
  3. 如請求項1之像素電路，其中該放大器具有一負增益。
  4. 如請求項1之像素電路，其中： 該放大器包括一運算放大器； 該放大器之該輸出係該運算放大器之一輸出； 該放大器之該輸入係該運算放大器之一反相輸入；及 該運算放大器之一非反相輸入經耦合至一偏壓電壓。
  5. 如請求項1之像素電路，進一步包括一取樣與保持電晶體，其經耦合於該儲存節點與該電晶體之該輸出節點之間。
  6. 如請求項5之像素電路，其中該重設電晶體經組態以透過該取樣與保持電晶體來重設該儲存節點。
  7. 如請求項1之像素電路，其中該電晶體之該輸入節點包含該電晶體之一源極。
  8. 如請求項7之像素電路，其中該浮動擴散部經耦合至該電晶體之該源極，使得該浮動擴散部經由該電晶體之該源極耦合至該電晶體之該輸出節點。
  9. 如請求項1之像素電路，其中該電晶體之該輸出節點包含該電晶體之一汲極。
  10. 如請求項9之像素電路，其中該儲存節點經耦合至該電晶體之該汲極，使得該儲存節點經由該電晶體之該汲極耦合至該電晶體之該輸入節點。
  11. 如請求項1之像素電路，其中該重設電晶體經進一步耦合於該供電軌與該儲存節點之間。
  12. 如請求項1之像素電路，其中： 該浮動擴散部係一第一浮動擴散部，該電荷之該部分係該電荷之一第一部分，該轉移電晶體係一第一轉移電晶體，該相位信號係一第一相位信號，該儲存節點係一第一儲存節點，該電晶體係一第一電晶體，及該放大器係一第一放大器；及 該像素電路進一步包括： 一第二浮動擴散部，其不同於該第一浮動擴散部且經組態以儲存該電荷之一第二部分，該第二部分不同於該第一部分， 一第二轉移電晶體，其不同於該第一轉移電晶體且將該光電二極體耦合至該第二浮動擴散部，其中該第二轉移電晶體經組態以回應於不同於該第一相位信號之一第二相位信號而將該電荷之該第二部分自該光電二極體轉移至該第二浮動擴散部， 一第二儲存節點，其不同於該第一儲存節點且經組態以儲存來自該第二浮動擴散部之該電荷之該第二部分， 一第二電晶體，其不同於該第一電晶體且具有一輸入節點及一輸出節點，其中該第二電晶體將該第二浮動擴散部耦合至該第二儲存節點，及 一第二放大器，其不同於該第一放大器且具有(i)經耦合至該第二浮動擴散部及耦合至該第二電晶體之該輸入節點之一輸入，及(ii)經耦合至該第二電晶體之一閘極之一輸出。
  13. 如請求項12之像素電路，其中： 該重設電晶體係一第一重設電晶體； 該像素電路進一步包括一第二重設電晶體，該第二重設電晶體經耦合於該供電軌與該第二電晶體之該輸入節點之間；及 該第二重設電晶體經組態以回應於該重設信號而重設該第二浮動擴散部。
  14. 如請求項13之像素電路，其中該第二重設電晶體經進一步組態以經由該第二電晶體之該輸出節點及該輸入節點來重設該第二儲存節點。
  15. 如請求項12之像素電路，其中： 該重設電晶體係該第一重設電晶體；及 該像素電路進一步包括一第二重設電晶體，該第二重設電晶體經組態以經由該第二電晶體之該輸出節點及該輸入節點來重設該儲存節點。
  16. 一種光感測系統，其包括： 一光源，其經組態以向一物件發射調變光； 一像素陣列，其經光學耦合以感測來自該物件之反射調變光，其中該像素陣列包含複數個像素電路，其中該複數個像素電路之各者包括： 一光電二極體，其經組態以回應於入射於該光電二極體上之反射調變光而光生電荷， 一浮動擴散部，其經組態以儲存該光電二極體中光生之該電荷之一部分， 一轉移電晶體，其將該光電二極體耦合至該浮動擴散部且經組態以回應於一相位信號而將該電荷之該部分自該光電二極體轉移至該浮動擴散部， 一儲存節點，其經組態以儲存來自該浮動擴散部之該電荷之該部分， 一電晶體，其將該浮動擴散部耦合至該儲存節點， 一放大器，其具有一輸入及一輸出，其中該放大器之該輸入經耦合至該電晶體之一輸入節點及耦合至該浮動擴散部，且其中該放大器之該輸出經耦合至該電晶體之一閘極，及 一重設電晶體，其經耦合於一供電軌與該電晶體之該輸入節點之間，其中該重設電晶體經組態以(a)回應於一重設信號而重設該浮動擴散部，及(b)經由該電晶體之一輸出節點及該輸入節點來重設該儲存節點；及 一控制電路，其經耦合以控制該光源及該像素陣列來感測自該物件至該像素陣列之該反射調變光。
  17. 如請求項16之光感測系統，其中該複數個像素電路之各者進一步包括： 一第二浮動擴散部，其經組態以儲存該光電二極體中光生之該電荷之一第二部分； 一第二轉移電晶體，其經組態以回應於一第二相位信號而將該電荷之該第二部分自該光電二極體轉移至該第二浮動擴散部，其中該第二相位信號係與該相位信號異相； 一第二儲存節點，其經組態以儲存來自該第二浮動擴散部之該電荷之該第二部分； 一第二電晶體，其具有一輸入節點及一輸出節點，且將該第二浮動擴散部耦合至該第二儲存節點；及 一第二放大器，其具有(i)經耦合至該第二浮動擴散部及耦合至該第二電晶體之該輸入節點之一輸入，及(ii)經耦合至該第二電晶體之一閘極之一輸出。
  18. 如請求項16之光感測系統，其中： 該電晶體之該輸出節點包含該電晶體之一汲極；及 該電晶體之該輸入節點包含該電晶體之一源極。
  19. 如請求項18之光感測系統，其中： 該儲存節點經由該電晶體之該汲極耦合至該電晶體之該源極；及 該浮動擴散部經由該電晶體之該源極耦合至該電晶體之該汲極。
  20. 如請求項16之光感測系統，其中該放大器具有一負增益。
  21. 如請求項16之光感測系統，其中： 該放大器包括一運算放大器； 該放大器之該輸出係該運算放大器之一輸出； 該放大器之該輸入係該運算放大器之一反相輸入；及 該運算放大器之一非反相輸入經耦合至一偏壓電壓。
  22. 如請求項16之光感測系統，進一步包括一取樣與保持電晶體，其經耦合於該儲存節點與該電晶體之一輸出節點之間。
  23. 如請求項22之光感測系統，其中該重設電晶體進一步經組態以透過該取樣與保持電晶體來重設該儲存節點。
  24. 如請求項16之光感測系統，其中該控制電路經組態以藉由偵測該發射調變光與由該像素陣列感測之該反射調變光之間之一相位差來感測該發射調變光自該光源至該物件及該反射調變光自該物件至該像素陣列之一飛行時間。
  25. 如請求項17之光感測系統，其中： 該複數個像素電路之各者進一步包括一第二重設電晶體，其耦合於該供電軌與該第二電晶體之該輸入節點之間；及 該第二電晶體經組態以回應於該重設信號而重設該第二浮動擴散部。
  26. 如請求項25之光感測系統，其中該第二重設電晶體進一步經組態以經由該第二電晶體之該輸出節點及該輸入節點來重設該第二儲存節點。
  27. 如請求項17之光感測系統，其中該複數個像素電路之各者進一步包括一第二重設電晶體，其經組態以經由該第二電晶體之該輸出節點及該輸入節點來重設該儲存節點。
TW111117397A 2021-07-29 2022-05-10 用於減少間接飛行時間感測器中之暗電流之讀出架構 TWI898135B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/388,820 US12069391B2 (en) 2021-07-29 2021-07-29 Readout architectures for dark current reduction in indirect time-of-flight sensors
US17/388,820 2021-07-29

Publications (2)

Publication Number Publication Date
TW202306378A TW202306378A (zh) 2023-02-01
TWI898135B true TWI898135B (zh) 2025-09-21

Family

ID=85037447

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111117397A TWI898135B (zh) 2021-07-29 2022-05-10 用於減少間接飛行時間感測器中之暗電流之讀出架構

Country Status (3)

Country Link
US (2) US12069391B2 (zh)
CN (1) CN115701135A (zh)
TW (1) TWI898135B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100020209A1 (en) * 2008-07-25 2010-01-28 Samsung Electronics Co., Ltd. Imaging method and apparatus
US20170234985A1 (en) * 2016-02-11 2017-08-17 Massachusetts Institute Of Technology Methods and Apparatus for Time-of-Flight Imaging
US20190081095A1 (en) * 2017-09-08 2019-03-14 Sony Semiconductor Solutions Corporation Pixel-level background light subtraction

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7446807B2 (en) * 2004-12-03 2008-11-04 Micron Technology, Inc. Imager pixel with capacitance for boosting reset voltage
JP4480753B2 (ja) * 2007-11-21 2010-06-16 日本テキサス・インスツルメンツ株式会社 固体撮像装置
KR20090087644A (ko) * 2008-02-13 2009-08-18 삼성전자주식회사 따른 픽셀 회로 어레이
CA2741493A1 (en) * 2008-10-24 2010-04-29 Kuraray Co., Ltd. Cell culture kit, screening method, and method of manufacturing cell culture kit
JP5887827B2 (ja) * 2011-10-20 2016-03-16 ソニー株式会社 固体撮像素子およびカメラシステム
JPWO2013099723A1 (ja) * 2011-12-27 2015-05-07 ソニー株式会社 撮像素子、撮像装置、電子機器および撮像方法
US9118851B2 (en) * 2013-11-21 2015-08-25 Omnivision Technologies, Inc. High dynamic range image sensor read out architecture
JP2015115745A (ja) * 2013-12-11 2015-06-22 ソニー株式会社 固体撮像素子、撮像装置、および電子機器
US10154222B2 (en) * 2014-11-17 2018-12-11 Tohoku University Optical sensor, signal reading method therefor, solid-state imaging device, and signal reading method therefor
US10225499B2 (en) * 2016-04-11 2019-03-05 Semiconductor Components Industries, Llc Backside illuminated global shutter pixel with active reset
US10687003B2 (en) * 2016-08-04 2020-06-16 Omnivision Technologies, Inc. Linear-logarithmic image sensor
JP6832649B2 (ja) * 2016-08-17 2021-02-24 ブリルニクス インク 固体撮像装置、固体撮像装置の駆動方法、および電子機器
US10200644B2 (en) * 2016-12-19 2019-02-05 BAE Systems Imaging Solutions Inc. Global shutter scheme that reduces the effects of dark current
US10523885B2 (en) * 2016-12-20 2019-12-31 Foveon, Inc. Column line clamp circuit for imaging array
WO2018140015A1 (en) * 2017-01-25 2018-08-02 BAE Systems Imaging Solutions Inc. Backside illuminated global shutter imaging array
JP7055603B2 (ja) * 2017-04-11 2022-04-18 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、及び、電子機器
US11184564B2 (en) * 2017-04-28 2021-11-23 The Governing Council Of The University Of Toronto Method and system for pixel-wise imaging
JP2019080305A (ja) * 2017-10-20 2019-05-23 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、固体撮像素子の駆動方法および電子機器
US10917596B2 (en) * 2018-08-29 2021-02-09 Himax Imaging Limited Pixel circuit for generating output signals in response to incident radiation
KR102816753B1 (ko) * 2019-09-03 2025-06-09 삼성전자주식회사 증폭기 및 그것을 포함하는 이미지 센서 장치
KR20220141006A (ko) * 2021-04-12 2022-10-19 에스케이하이닉스 주식회사 촬영 장치
JP2022164425A (ja) * 2021-04-16 2022-10-27 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100020209A1 (en) * 2008-07-25 2010-01-28 Samsung Electronics Co., Ltd. Imaging method and apparatus
US20170234985A1 (en) * 2016-02-11 2017-08-17 Massachusetts Institute Of Technology Methods and Apparatus for Time-of-Flight Imaging
US20190081095A1 (en) * 2017-09-08 2019-03-14 Sony Semiconductor Solutions Corporation Pixel-level background light subtraction

Also Published As

Publication number Publication date
US12526549B2 (en) 2026-01-13
CN115701135A (zh) 2023-02-07
TW202306378A (zh) 2023-02-01
US20230035088A1 (en) 2023-02-02
US12069391B2 (en) 2024-08-20
US20240357257A1 (en) 2024-10-24

Similar Documents

Publication Publication Date Title
US9313476B2 (en) Precharged latched pixel cell for a time of flight 3D image sensor
CN111466029B (zh) 用于计算机视觉应用的全局快门像素电路和方法
US9658336B2 (en) Programmable current source for a time of flight 3D image sensor
US9171985B2 (en) Pixel circuit with controlled capacitor discharge time of flight measurement
TWI524762B (zh) 共用飛行時間像素
CN107300705B (zh) 基于载波调制的激光雷达测距系统及测距方法
US11543498B2 (en) Tri-gate charge transfer block structure in time of flight pixel
US11044429B2 (en) Charge collection gate with central collection photodiode in time of flight pixel
CN111103057B (zh) 具有使用基于电容器的比较器的阈值检测的光子感测
WO2006073875A3 (en) Cmos active pixel sensor with improved dynamic range and method of operation, method for identifying moving objects and hybrid array with ir detector
US10276628B2 (en) Time-of-fight pixel including in-pixel buried channel transistors
TWI898135B (zh) 用於減少間接飛行時間感測器中之暗電流之讀出架構
US12442901B2 (en) Readout architectures for motion blur reduction in indirect time-of-flight sensors
CN116095522B (zh) 用于经合并间接飞行时间传感器的读出架构
US12489876B2 (en) Voltage regulation for increased robustness in indirect time-of-flight sensors
US20240418836A1 (en) Readout architectures for error reduction in indirect time-of-flight sensors
WO2022227862A1 (zh) 一种像素单元、图像传感器和探测装置
CN119805412A (zh) 图像感测装置
HK1216939B (zh) 用於飛行時間3d圖像傳感器的預充電經鎖存像素單元
HK1228138B (zh) 飞行时间感测系统和飞行时间传感器
HK1221780B (zh) 用於飛行時間3d圖像傳感器的可編程電流源