[go: up one dir, main page]

TWI897651B - 半導體裝置及製造半導體裝置的方法 - Google Patents

半導體裝置及製造半導體裝置的方法

Info

Publication number
TWI897651B
TWI897651B TW113136725A TW113136725A TWI897651B TW I897651 B TWI897651 B TW I897651B TW 113136725 A TW113136725 A TW 113136725A TW 113136725 A TW113136725 A TW 113136725A TW I897651 B TWI897651 B TW I897651B
Authority
TW
Taiwan
Prior art keywords
conductive
bonding
providing
electronic device
compression
Prior art date
Application number
TW113136725A
Other languages
English (en)
Other versions
TW202504032A (zh
Inventor
鄭季洋
李在河
裴炳日
Original Assignee
新加坡商安靠科技新加坡控股私人有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新加坡商安靠科技新加坡控股私人有限公司 filed Critical 新加坡商安靠科技新加坡控股私人有限公司
Publication of TW202504032A publication Critical patent/TW202504032A/zh
Application granted granted Critical
Publication of TWI897651B publication Critical patent/TWI897651B/zh

Links

Classifications

    • H10W42/20—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D80/00—Assemblies of multiple devices comprising at least one device covered by this subclass
    • H10D80/30—Assemblies of multiple devices comprising at least one device covered by this subclass the at least one device being covered by groups H10D84/00 - H10D86/00, e.g. assemblies comprising integrated circuit processor chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B80/00—Assemblies of multiple devices comprising at least one memory device covered by this subclass
    • H10W70/093—
    • H10W70/611—
    • H10W70/635—
    • H10W70/65—
    • H10W74/01—
    • H10W90/00—
    • H10W70/695—
    • H10W72/0198—
    • H10W72/072—
    • H10W72/07232—
    • H10W72/07234—
    • H10W72/07235—
    • H10W72/07236—
    • H10W72/075—
    • H10W72/07553—
    • H10W72/07554—
    • H10W72/241—
    • H10W72/29—
    • H10W72/536—
    • H10W72/5363—
    • H10W72/537—
    • H10W72/5434—
    • H10W72/547—
    • H10W74/014—
    • H10W74/117—
    • H10W90/701—
    • H10W90/724—

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Wire Bonding (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

在一個實例中，一種電子裝置結構包含基板，所述基板具有鄰近於表面的導電結構。所述導電結構可以包含多個導電襯墊。第一電子裝置和第二電子裝置被安置成鄰近於頂表面。所述第一電子裝置插置於第一導電襯墊與第二導電襯墊之間，並且所述第二電子裝置插置於所述第二導電襯墊與第三導電襯墊之間。包含第一接合結構的連續導線結構連接到所述第一導電襯墊，第二接合結構連接到所述第二導電襯墊，第三接合結構連接到所述第三導電襯墊，第一導線部分互連於所述第一接合結構與所述第二接合結構之間並且被安置成位於所述第一電子裝置上方，並且第二導線部分互連於所述第二接合結構與所述第三接合結構之間並且被安置成位於所述第二電子裝置上方。本文中還揭露了其它實例和相關方法。

Description

半導體裝置及製造半導體裝置的方法
本揭示內容總體上涉及電子裝置，並且更具體地說，涉及半導體裝置和用於製造半導體裝置的方法。
現有技術半導體封裝體和用於形成半導體封裝體的方法是不足的，例如導致成本過高、可靠性下降、性能相對較低或封裝體尺寸太大。通過此種方法與本揭示內容相比較並參考附圖，常規和傳統的方法的另外的局限性和缺點對本領域內的技術人員而言將變得顯而易見。
本發明的一態樣為一種電子裝置結構，其包括：基板，所述基板具有導電結構；電子裝置，所述電子裝置耦接到所述基板；以及第一導線結構，所述第一導線結構在至少三個位置中耦接到所述導電結構，其中：所述第一導線結構位於至少兩個電子裝置上方；並且所述第一導線結構包括連續單個導線結構。
在所述態樣的電子裝置結構中，所述基板包括：頂表面；以及底表面，所述底表面與所述頂表面相對；所述導電結構鄰近於所述頂表面；所述電子裝置包括：第一電子裝置，所述第一電子裝置被安置成在第一位置處鄰近於所 述頂表面；以及第二電子裝置，所述第二電子裝置被安置成在與所述第一電子裝置側向間隔開的第二位置處鄰近於所述頂表面；並且所述第一導線結構包括：第一接合結構，所述第一接合結構連接到所述導電結構的第一部分；第二接合結構，所述第二接合結構連接到所述導電結構的第二部分；第三接合結構，所述第三接合結構連接到所述導電結構的第三部分；第一導線部分，所述第一導線部分互連於所述第一接合結構與所述第二接合結構之間並且被安置成位於所述第一電子裝置上方；以及第二導線部分，所述第二導線部分互連於所述第二接合結構與所述第三接合結構之間並且被安置成位於所述第二電子裝置上方。
在所述態樣的電子裝置結構中，所述導電結構的所述第一部分包括第一導電襯墊；所述導電結構的所述第二部分包括第二導電襯墊；所述導電結構的所述第三部分包括第三導電襯墊；所述第一電子裝置插置於所述第一導電襯墊與所述第二導電襯墊之間；所述第二電子裝置插置於所述第二導電襯墊與所述第三導電襯墊之間；並且所述第二接合結構與所述第一接合結構的類型不同。
在所述態樣的電子裝置結構中，所述導電結構進一步包括：第四導電襯墊，所述第四導電襯墊接近所述第一導電襯墊；第五導電襯墊，所述第五導電襯墊接近所述第二導電襯墊；以及第六導電襯墊，所述第六導電襯墊接近所述第三導電襯墊；所述電子裝置結構進一步包含第二導線結構，所述第二導線結構包括：第四接合結構，所述第四接合結構連接到所述第四導電襯墊；第五接合結構，所述第五接合結構連接到所述第五導電襯墊；第六接合結構，所述第六接合結構連接到所述第六導電襯墊；第三導線部分，所述第三導線部分互連於所述第四接合結構與所述第五接合結構之間並且被安置成位於所述第一電子裝置上方；以及第四導線部分，所述第四導線部分互連於所述第五接合結構與所述第六接合結構之間並且被安置成位於所述第二電子裝置上方；所述第五接合結構包 括與所述第四接合結構不同的接合結構；所述第二導線結構包括第二連續單個導線結構；並且所述電子裝置結構進一步包含用於所述第一電子裝置的屏蔽結構，並且所述第二電子裝置包括所述第一導線結構和所述第二導線結構。
在所述態樣的電子裝置結構中，所述第二接合結構包括壓縮接合結構，所述壓縮接合結構包括：第一壓縮接合部分，所述第一壓縮接合部分具有第一斜率；第二壓縮接合部分，所述第二壓縮接合部分具有第二斜率；以及第三壓縮接合部分，所述第三壓縮接合部分將所述第一壓縮部分電性地和機械地耦接到所述第二壓縮部分；在橫截面視圖中，所述第三壓縮接合部分與所述第二壓縮接合部分形成鈍角；並且所述第三壓縮接合部分的厚度小於所述第一壓縮部分和所述第二壓縮接合部分的厚度。
在所述態樣的電子裝置結構中，所述第一導線結構的所述第二導線部分包括：連接到所述第二接合結構的第一部分，所述第一部分在第一方向上向上並遠離所述第二接合結構延伸；以及連接到所述第一部分的第二部分，所述第二部分在第二方向上朝著所述第二接合結構側向地往回彎曲。
本發明的又一態樣為一種電子裝置結構，其包括：基板，所述基板包括：頂表面；底表面，所述底表面與所述頂表面相對；以及導電結構，所述導電結構鄰近於所述頂表面形成並且包括：第一導電襯墊；第二導電襯墊；以及第三導電襯墊；第一電子裝置，所述第一電子裝置被安置成在第一位置處鄰近於所述頂表面；第二電子裝置，所述第二電子裝置被安置成在與所述第一電子裝置側向間隔開的第二位置處鄰近於所述頂表面，其中：所述第一電子裝置插置於所述第一導電襯墊與所述第二導電襯墊之間；並且所述第二電子裝置插置於所述第二導電襯墊與所述第三導電襯墊之間；以及第一導線結構，所述第一導線結構包括：第一接合結構，所述第一接合結構連接到所述第一導電襯墊；第二接合結構，所述第二接合結構連接到所述第二導電襯墊；第三接合結構，所述第三接合 結構連接到所述第三導電襯墊；第一導線部分，所述第一導線部分互連於所述第一接合結構與所述第二接合結構之間並且被安置成位於所述第一電子裝置上方；以及第二導線部分，所述第二導線部分互連於所述第二接合結構與所述第三接合結構之間並且被安置成位於所述第二電子裝置上方，其中所述第一導線結構包括連續單個導線結構。
在所述又一態樣的電子裝置結構中，所述第二接合結構包括與所述第一接合結構不同的接合類型。
在所述又一態樣的電子裝置結構中，所述第二接合結構包括壓縮接合結構，所述壓縮接合結構包括：第一壓縮接合部分，所述第一壓縮接合部分具有第一寬度和第一斜率；第二壓縮接合部分，所述第二壓縮接合部分具有第二寬度和第二斜率；以及第三壓縮接合部分，所述第三壓縮接合部分將所述第一壓縮接合部分電性地和機械地耦接到所述第二接合壓縮部分。
在所述又一態樣的電子裝置結構中，所述第三壓縮接合部分的厚度小於所述第一壓縮接合部分和所述第二壓縮接合部分的厚度。
在所述又一態樣的電子裝置結構中，所述第一寬度大於所述第二寬度。
在所述又一態樣的電子裝置結構中，所述導電結構進一步包括：第四導電襯墊，所述第四導電襯墊接近所述第一導電襯墊；第五導電襯墊，所述第五導電襯墊接近所述第二導電襯墊；以及第六導電襯墊，所述第六導電襯墊接近所述第三導電襯墊；所述電子裝置結構進一步包含第二導線結構，所述第二導線結構包括：第四接合結構，所述第四接合結構連接到所述第四導電襯墊；第五接合結構，所述第五接合結構連接到所述第五導電襯墊；第六接合結構，所述第六接合結構連接到所述第六導電襯墊；第三導線部分，所述第三導線部分互連於所述第四接合結構與所述第五接合結構之間並且被安置成位於所述第一電子裝 置上方；以及第四導線部分，所述第四導線部分互連於所述第五接合結構與所述第六接合結構之間並且被安置成位於所述第二電子裝置上方，所述第五接合結構包括與所述第四接合結構不同的接合類型；所述第二導線結構包括第二連續單個導線結構；並且所述電子裝置結構進一步包含用於所述第一電子裝置和所述第二電子裝置的屏蔽結構，所述屏蔽結構包括所述第一導線結構和所述第二導線結構。
在所述又一態樣的電子裝置結構中，所述第一導線結構的所述第二導線部分包括：連接到所述第二接合結構的第一部分，所述第一部分在第一方向上向上並遠離所述第二接合結構延伸；以及連接到所述第一部分的第二部分，所述第二部分在第二方向上朝著所述第二接合結構側向地往回彎曲。
所述又一態樣的電子裝置結構進一步包括：囊封料，所述囊封料被安置成覆蓋所述基板的所述頂表面、所述第一電子裝置、所述第二電子裝置和所述第一導線結構的至少一部分。
在所述又一態樣的電子裝置結構中，所述第一導線結構的一部分暴露在所述囊封料的頂部部分外部。
在所述又一態樣的電子裝置結構中，所述第一接合結構包括球接合結構；並且所述第二接合結構包括壓縮接合結構。
本發明的另一態樣為一種形成電子裝置結構的方法，所述方法包括：提供基板，所述基板包括：頂表面；底表面，所述底表面與所述頂表面相對；以及導電結構，所述導電結構鄰近於所述頂表面形成並且包括：第一導電襯墊；第二導電襯墊；以及第三導電襯墊；提供第一電子裝置，所述第一電子裝置在第一位置處鄰近於所述頂表面；提供第二電子裝置，所述第二電子裝置在與所述第一電子裝置側向間隔開的第二位置處鄰近於所述頂表面，其中：所述第一電子裝置插置於所述第一導電襯墊與所述第二導電襯墊之間；並且所述第二電子裝置 插置於所述第二導電襯墊與所述第三導電襯墊之間；以及提供第一導線結構，所述第一導線結構包括：第一接合結構，所述第一接合結構連接到所述第一導電襯墊；第二接合結構，所述第二接合結構連接到所述第二導電襯墊；第三接合結構，所述第三接合結構連接到所述第三導電襯墊；第一導線部分，所述第一導線部分互連於所述第一接合結構與所述第二接合結構之間並且被安置成位於所述第一電子裝置上方；以及第二導線部分，所述第二導線部分互連於所述第二接合結構與所述第三接合結構之間並且被安置成位於所述第二電子裝置上方，其中所述第一導線結構包括連續單個導線結構。
在所述另一態樣的方法中，提供所述第一導線結構包括：通過將所述第一導線結構壓縮接合到所述第二導電襯墊來提供所述第二接合結構，使得所述第二接合結構包括壓縮接合結構，所述壓縮接合結構具有通過第三壓縮接合部分電性地和機械地連接的第一壓縮接合部分和第二壓縮接合部分，其中：所述第一壓縮接合部分包括第一寬度和第一斜率；所述第二壓縮接合部分包括第二寬度和第二斜率；所述第一寬度與所述第二寬度不同；並且所述第一斜率與所述第二斜率不同。
所述另一態樣的方法進一步包括提供囊封料，所述囊封料被安置成覆蓋所述基板的所述頂表面、所述第一電子裝置、所述第二電子裝置和所述第一導線結構的至少一部分。
在所述另一態樣的方法中，提供所述第一導線結構包括：提供包括球接合結構的所述第一接合結構；提供包括壓縮接合結構的所述第二接合結構；以及提供包括針腳接合結構的所述第三接合結構；提供所述壓縮接合結構包括：提供第一壓縮接合部分；提供第二壓縮接合部分；提供第三壓縮接合部分，所述第三壓縮接合部分將所述第一壓縮接合部分電性地和機械地耦接到所述第二壓縮接合部分；所述第三壓縮接合部分比所述第一壓縮接合部分和所述第二 壓縮接合部分薄；並且在橫截面視圖中，所述第三壓縮接合部分與所述第二壓縮接合部分形成鈍角。
100:半導體裝置
101:半導體封裝體/封裝體
110:基板
110a:頂表面
110b:底表面
111:介電結構
111a:頂表面
111b:底表面
112:導電層
112a:導電襯墊
112b:導電襯墊
112c:導電襯墊
113:導電層
114:導電層
120:電子裝置
121:電子裝置
121a:端子
121b:端子耦接器
122:電子裝置
122a:端子
122b:端子耦接器
130:導線結構
130x:頂部部分
131:導線部分
132:導線部分
132a:第一部分
132b:第二部分
135:導線接合
136:導線接合
136a:壓縮接合部分
136b:壓縮接合部分
136c:低斜率表面/邊界部分
136d:陡斜率表面
137:導線接合
151:導線籠
152:導線籠
180:囊封料
190:互連件
200:半導體裝置
280:囊封料
280a:頂表面
301:毛細管尖端
301a:下端外表面
301b:下端內表面
[圖1]示出了示例半導體裝置的橫截面視圖。
[圖2A到2F]示出了用於製造示例半導體裝置的示例方法的橫截面視圖。
[圖3A]示出了圖2C中示出的導線結構包括導線籠的情況的透視圖。
[圖3B和3C]分別示出了導電層上的示例導線結構的透視圖和平面視圖。
[圖3D]示出了壓縮接合通過毛細管執行的情況的橫截面視圖。
[圖4]示出了另一個示例半導體裝置的橫截面視圖。
[圖5A和5B]示出了用於製造另一個示例半導體裝置的示例方法的橫截面視圖。
以下討論提供了半導體裝置和製造半導體裝置的方法的各種實例。此類實例是非限制性的，並且所附申請專利範圍的範疇不應限於所揭示的具體實例。在以下討論中，術語“實例”和“例如”是非限制性的。
附圖展示了總體構造方式，並且可以省略眾所周知的特徵和技術的描述和細節以避免不必要地模糊本揭示內容。另外，附圖中的元件不一定按比例繪製。例如，附圖中的元件中的一些元件的尺寸可能相對於其它元件而被放大以有助於改善對本揭示內容中討論的實例的理解。不同附圖中的相同附圖標記 表示相同元件。
術語“和/或”包含通過“和/或”連接的列表中的任何單個項或所述項的任何組合。如本揭示內容所使用的，單數形式旨在同樣包含複數形式，除非上下文另有明確指示。
術語“包括(comprises)”、“包括(comprising)”、“包含(includes)”和/或“包含(including)”是“開放式”術語並且限定所敘述的特徵的存在，但是不排除一個或多個其它特徵的存在或添加。
本文中可以使用術語“第一”、“第二”等來描述各種元件，並且這些元件不應受這些術語的限制。這些術語僅用來將一個元件與另一個元件相區分。因此，例如，在不背離本揭示內容的教導的情況下，本揭示內容中討論的第一元件可以被稱為第二元件。
除非另有指定，否則術語“耦接”可以用於描述彼此直接接觸的兩個元件或描述通過一個或多個其它元件間接連接的兩個元件。例如，如果元件A耦接到元件B，則元件A可以直接接觸元件B或通過中間元件C間接連接到元件B。類似地，術語“之上”或“上”可以用於描述彼此直接接觸的兩個元件或描述通過一個或多個其它元件間接連接的兩個元件。應進一步理解，下文適當說明和描述的實例可以具有實例和/或可以在不存在未在本文中具體揭示內容的任何元件的情況下實踐。
除其它特徵之外，本描述包含封裝電子裝置結構和相關聯的方法，所述封裝電子裝置結構包括附接到基板的一個或多個導線結構。在一些實例中，所述導線結構包括覆蓋在一對電子裝置上的連續單個導線結構，所述連續單個導線結構可以連接到所述基板。在一些實例中，所述導線結構用第一接合結構連接到第一導電襯墊，延伸以位於所述第一電子裝置上方，用第二接合結構連接到第二導電襯墊，延伸以位於所述第二電子裝置上方，並且用第三接合結構連接 到第三導電襯墊。在一些實例中，所述第二接合結構包括針腳接合結構或壓縮接合結構，所述針腳接合結構或壓縮接合結構促進所述第一電子裝置更靠近所述第二電子裝置放置。在一些實例中，所述導線結構配置有籠或屏蔽結構以減少例如到或來自所述封裝電子裝置的電磁干擾的影響。除其它外，所述導線結構的配置降低基板尺寸要求並且節約製造成本。
更具體地說，在一個實例中，一種電子裝置結構包括具有導電結構的基板。電子裝置耦接到所述基板。第一導線結構在至少三個位置中連接到所述導電結構。所述第一導線結構位於至少兩個電子裝置上方並且包括連續單個導線結構。在一些實例中，所述電子裝置中的一個或多個電子裝置包括半導體裝置。在其它實例中，所述電子裝置中的至少一個電子裝置是附接到所述基板的覆晶。
在另一個實例中，一種電子裝置結構包括基板，所述基板具有頂表面、與所述頂表面相對的底表面和鄰近於所述頂表面形成的導電結構。第一電子裝置被安置成在第一位置處鄰近於所述頂表面，並且第二電子裝置被安置成在與所述第一電子裝置側向間隔開的第二位置處鄰近於所述頂表面。第一導線結構包括：第一接合結構，所述第一接合結構連接到所述導電結構的第一部分；第二接合結構，所述第二接合結構連接到所述導電結構的第二部分；第三接合結構，所述第三接合結構連接到所述導電結構的第三部分；第一導線部分，所述第一導線部分互連於所述第一接合結構與所述第二接合結構之間並且被安置成位於所述第一電子裝置上方；以及第二導線部分，所述第二導線部分互連於所述第二接合結構與所述第三接合結構之間並且被安置成位於所述第二電子裝置上方。所述第一導線結構包括連續單個導線結構。在一些實例中，囊封料可以被安置成覆蓋所述基板的所述頂表面、所述第一電子裝置、所述第二電子裝置和所述第一導線結構的至少一部分。
在另外的實例中，一種電子裝置結構包括基板，所述基板具有頂表面、與所述頂表面相對的底表面和鄰近於所述頂表面形成的導電結構。所述導電結構包括第一導電襯墊、第二導電襯墊和第三導電襯墊。第一電子裝置被安置成在第一位置處鄰近於所述頂表面，並且第二電子裝置被安置成在與所述第一電子裝置側向間隔開的第二位置處鄰近於所述頂表面。在一些實例中，所述第一電子裝置插置於所述第一導電襯墊與所述第二導電襯墊之間，並且所述第二電子裝置插置於所述第二導電襯墊與所述第三導電襯墊之間。第一導線結構包括：第一接合結構，所述第一接合結構連接到所述第一導電襯墊；第二接合結構，所述第二接合結構連接到所述第二導電襯墊；第三接合結構，所述第三接合結構連接到所述第三導電襯墊；第一導線部分，所述第一導線部分互連於所述第一接合結構與所述第二接合結構之間並且被安置成位於所述第一電子裝置上方；以及第二導線部分，所述第二導線部分互連於所述第二接合結構與所述第三接合結構之間並且被安置成位於所述第二電子裝置上方，其中所述第一導線結構包括連續單個導線結構。在一些實例中，所述第二接合結構包括與所述第一接合結構或所述第三接合結構中的一個或多個不同的接合結構。
在仍另外的實例中，一種形成電子裝置結構的方法包括提供基板，所述基板具有頂表面、與所述頂表面相對的底表面和鄰近於所述頂表面形成的導電結構，其中所述導電結構包括第一導電襯墊、第二導電襯墊和第三導電襯墊。所述方法包含提供在第一位置處鄰近於所述頂表面的第一電子裝置和在與所述第一電子裝置側向間隔開的第二位置處鄰近於所述頂表面的第二電子裝置。在一些實例中，所述第一電子裝置插置於所述第一導電襯墊與所述第二導電襯墊之間，並且所述第二電子裝置插置於所述第二導電襯墊與所述第三導電襯墊之間。所述方法包含提供第一導線結構，所述第一導線結構包括：第一接合結構，所述第一接合結構連接到所述第一導電襯墊；第二接合結構，所述第二接合 結構連接到所述第二導電襯墊；第三接合結構，所述第三接合結構連接到所述第三導電襯墊；第一導線部分，所述第一導線部分互連於所述第一接合結構與所述第二接合結構之間並且被安置成位於所述第一電子裝置上方；以及第二導線部分，所述第二導線部分互連於所述第二接合結構與所述第三接合結構之間並且被安置成位於所述第二電子裝置上方，其中所述第一導線結構包括連續單個導線結構。在其它實例中，所述第二接合結構包括與所述第一接合結構或所述第三接合結構中的一個或多個不同的接合結構。
本揭示內容中包含其它實例。可以在附圖中、在申請專利範圍中和/或在本揭示內容的描述中找到此類實例。
圖1展示了封裝電子裝置結構或電子裝置結構(如半導體裝置100或半導體裝置結構)的實例的橫截面視圖。在圖1中示出的實例中，半導體裝置100可以包括基板110、電子裝置120、導線結構130、囊封料180和互連件190。
基板110可以包括具有一個或多個介電層的介電結構111以及具有一個或多個導電層112、113和114的導電結構。電子裝置120可以包括多個電子裝置，例如至少兩個電子裝置121和122。另外，電子裝置121和122可以包括端子121a和122a以及電連接到端子121a和122a的端子耦接器121b和122b。導線結構130可以包括導線。導線結構130可以單獨地界定多個電子裝置。囊封料180可以覆蓋基板110、電子裝置120和導線結構130。互連件190可以定位在基板110的表面上。
基板110、導線結構130、囊封料180和互連件190可以被稱為半導體封裝體101或封裝體101。半導體封裝體101可以保護多個電子裝置120免於暴露於外部元件和/或環境暴露。另外，半導體封裝體101可以提供外部組件與電子裝置120之間的電連接。
圖2A到2F示出了用於製造示例半導體裝置100的示例方法的橫 截面視圖。圖2A展示了處於製造的初始階段的半導體裝置100。
在圖2A中示出的實例中，基板110可以是基本上平面的。另外，基板110可以包括介電結構111和導電結構，所述導電結構具有在介電結構111的頂表面111a處形成的導電層112、在介電結構111的底表面111b處形成的導電層113以及在穿過介電結構111時將導電層112電連接到導電層113的一個或多個導電層114。在一些實例中，導電層112和/或導電層113可以包括或被稱為跡線、襯墊、電路圖案、佈線圖案或地，並且一個或多個導電層114可以包括或被稱為導電通孔或導電路徑。在相同或其它實例中，導電層114可以是與導電層112或導電層113中的任一個相同的層的一部分。雖然基板110中僅示出了兩個導電層112和113以及一個導電層114，但是這並非是對本揭示內容的限制。在其它實例中，多於三個導電層112和113以及多於兩個導電層114可以形成於介電層111之上。
介電結構111可以是基本上平面的。在一些實例中，介電結構111可以包括多於一個或兩個介電層。介電結構111可以包括電絕緣材料，包含例如Si3N4、SiO2、SiON、聚醯亞胺(PI)、苯並環丁烯(BCB)、聚苯並噁唑(PBO)、雙馬來醯亞胺三嗪(BT)、環氧樹脂、酚醛樹脂、矽樹脂或丙烯酸酯聚合物。在一些實例中，介電結構111可以包括一個或多個芯層(例如，玻璃纖維)以便提高剛性，但是可能存在省略一個或多個此種芯層的其它實例。在一些實例中，介電結構111可以包括或被稱為例如絕緣結構、鈍化結構或保護結構。介電結構111的厚度可以在大約10微米到大約500微米的範圍內。介電結構111可以為基板110提供結構完整性，和/或可以根據需要在定位在介電結構111上的導電層112和113的部分與定位在介電結構111中的導電層114之間提供絕緣。
導電層112和113可以包括或被稱為導電襯墊、微襯墊、接合襯墊或地。在一些實例中，導電襯墊112可以形成為具有距介電結構111的頂表面111a的高度。在一些實例中，導電襯墊113可以形成為具有距介電結構111的底表面 111b的高度。
另外，導電層112和113可以包括導電材料，如鈦、鎢、鈦/鎢、金、銀、鈀、鋁、銅或鎳。導電層112和113的線厚度、線寬度和/或線距(間距)可以在大約30微米到大約500微米的範圍內。
導電層114可以被稱為導電通孔、導電路徑或導電樁。在一些實例中，導電層114可以包括導電材料，如鈦、鎢、鈦/鎢、金、銀、鈀、鋁、銅或鎳。導電層114的線厚度、線寬度和/或線距(間距)可以在大約30微米到大約500微米的範圍內。
基板110可以被稱為互連結構、印刷電路板(PCB)、印刷佈線板、單側PCB、雙側PCB、多層PCB、通孔PCB、非通孔PCB、剛性PCB、柔性PCB、紙苯酚PCB、玻璃環氧PCB、聚醯亞胺PCB、聚酯PCB、模製塑料PCB、陶瓷PCB、蝕刻箔製程PCB、加成製程PCB、積聚PCB或預模製引線框。例如，當基板110為積聚結構時，可以提供載體，並且可以在不使用芯(例如，玻璃纖維)層的情況下形成介電層和導電層，交替地將所述介電層和所述導電層堆疊在載體上。在一些實例中，基板110可以是僅包含導電層而沒有介電層或模製材料的引線框。基板110的厚度可以在大約50微米到大約500微米的範圍內。
圖2B展示了處於製造的後期階段的半導體裝置100。在圖2B中示出的實例中，電子裝置121和122可以電連接到基板110的導電襯墊112。
在一些實例中，拾取和放置設備可以拾取電子裝置121和122以將其放置在基板110的導電襯墊112上。在相同或其它實例中，電子裝置121和122可以通過質量回焊、熱壓縮或雷射輔助接合電連接到基板110。
電子裝置121和122可以彼此間隔開地安裝在基板110上。基板110可以包括定位在電子裝置121與電子裝置122之間的至少一個導電襯墊112b。另外，基板110可以進一步包括在長度方向x的任一側處的至少一個導電襯墊112a、 112c，電子裝置121和122依序地佈置在所述長度方向上。
在一些實例中，電子裝置121和122可以被稱為半導體晶粒或半導體晶片，或者任一個電子裝置可以是含有一個或多個半導體晶粒的封裝體。另外，在一些實例中，電子裝置121、122可以包括邏輯晶粒、微控制單元、記憶體、數位訊號處理器、網絡處理器、功率管理單元、音頻處理器、RF電路、晶片處理器上的無線基帶系統、特定應用積體電路、感測器或等效物中的至少一個。
在一些實例中，電子裝置121和122可以包括作用區域和非作用區域。另外，在一些實例中，作用區域可以被安置成面對基板110。另外，在一些實例中，作用區域可以包括端子121a和122a。在一些實例中，端子121a和122a可以被稱為晶粒襯墊、接合襯墊、鋁襯墊、導電柱或導電樁。
另外，端子121a和122a可以使用端子耦接器121b和122b連接到基板110的導電襯墊112，所述端子耦接器121b和122b可以包括或被稱為低熔點材料。可以存在端子耦接器121b和122b可以是相應端子121a和122a的一部分的實例。在一個實例中，端子耦接器121b和122b可以包括選自由以下組成的組中的一個：Sn、Ag、Pb、Cu、Sn-Pb、Sn37-Pb、Sn95-Pb、Sn-Pb-Ag、Sn-Cu、Sn-Ag、Sn-Au、Sn-Bi、Sn-Ag-Cu和等效物。在一些實例中，端子耦接器121b和122b可以被稱為焊料球、焊料凸塊、焊料蓋、導電球、導電凸塊或導電蓋。電子裝置121和122的端子121a和122a和基板110的導電襯墊112可以通過端子耦接器121b和122b彼此電連接。端子121a和122a和/或端子耦接器121b和122b的厚度可以在大約5微米到大約500微米的範圍內。
雖然所展示的電子裝置121和122屬例如覆晶類型，但是作用區域可以設置在與面對基板110的表面相對的表面上。在此，端子耦接器121b和122b可以被稱為導線。另外，電子裝置121和122可以使用黏著劑安裝在基板110上，並且然後端子121a和122a可以通過端子耦接器121b和122b電連接到基板110的導 電襯墊112。
圖2C展示了處於製造的後期階段的半導體裝置100。在圖2C中示出的實例中，導線結構130可以電連接到基板110的相應導電襯墊112a、112b和112c。
導線結構130可以電連接到導電襯墊112a、112b和112c並且可以單獨地界定電子裝置121和122中的每個電子裝置的至少相對端。在一些實例中，導線結構130可以用電連接到導電層112a和導電層112b兩者的導線結構130的一部分覆蓋電子裝置121，並且可以用電連接到導電襯墊112b和導電襯墊112c兩者的導線結構130的另一部分覆蓋電子裝置122。導線結構130可以包括例如導電材料，如金、銀、鋁、鈀或銅。另外，導線結構130可以通過導電襯墊112a、112b和112c電連接到半導體裝置100的接地或外部接地。
導線結構130可以包括導線。導線結構或導線130可以包括導線部分131和導線部分132。
導線部分131可以與電子裝置121的側部部分和頂部部分間隔開。在一些實例中，多於兩個導線部分131可以被形成為在電子裝置121之上延伸，其中在一些實施方案中，此類導線部分131可以彼此平行。多於兩個導電部分131可以被稱為導線籠151或法拉第籠(Faraday cage)。電子裝置121可以定位在導線籠151內部。導線籠151可以屏蔽到或來自電子裝置121的電磁干擾。
導線部分132可以與電子裝置122的側部部分和頂部部分間隔開。在一些實例中，多於兩個導線部分132可以被形成為在電子裝置122之上延伸，其中在一些實施方案中，此類導線部分132可以彼此平行。多於兩個導電部分132可以被稱為屏蔽、屏蔽結構或導線籠152，如法拉第籠。電子裝置122可以定位在導線籠152內部。導線籠152可以屏蔽到或來自電子裝置122的電磁干擾。
導線結構130可以進一步包括與電子裝置121和122間隔開並電連 接到導電襯墊112a、112b和112c的導線接合135、136和137。
在一些實例中，導線接合135、136和137和導線部分131和132可以依序地安置在縱長方向x上。在一些實例中，導線接合135可以接合到導電襯墊112a，導電部分131可以與電子裝置121間隔開，導線接合136可以接合到導電襯墊112b，導線部分132可以與電子裝置122間隔開，並且導線接合137可以接合到導電襯墊112c。
導線接合135、136和137可以包括不同的接合結構類型。例如，導線接合135首先可以球接合到導電襯墊112a，導線部分131然後可以環繞在電子裝置121的側部部分和頂部部分之上並與所述側部部分和頂部部分間隔開，導線接合136然後可以壓縮接合到導電襯墊112b，導線部分132然後可以環繞在電子裝置122的側部部分和頂部部分之上並與所述側部部分和頂部部分間隔開，並且導線接合137然後可以通過接合工具(例如，毛細管)最終針腳接合到導電襯墊112c。
在一些實例中，導電襯墊112a、112b和112c可以被稱為接合襯墊，所述接合襯墊是有待接合到導線結構130的襯墊。導線結構130可以是單個或連續導線，所述單個或連續導線一體地形成為依序地按所述順序接合到接合襯墊112a、112b和112c。在一些實例中，導線結構130可以被稱為導線或接合導線。導線結構130的厚度可以在大約15微米到大約50微米的範圍內。
電子裝置121可以定位在包含導線部分131和導線接合135和136的導線籠151內部。在一些實例中，導線籠151可以包括多於兩個導線部分131，所述多於兩個導線部分可以彼此平行。導線籠151可以屏蔽到或來自電子裝置121的電磁干擾。電子裝置122可以定位在包含導線部分132和導線接合136和137的導線籠152內部。在一些實例中，導線籠152可以包括多於兩個導線部分132，所述多於兩個導線部分可以彼此平行。導線籠152可以屏蔽到或來自電子裝置 122的電磁干擾。隨後將參考圖3A到3D更詳細地描述此種導線結構130。
圖2D展示了處於製造的後期階段的半導體裝置100。在圖2D中示出的實例中，囊封料180可以形成為完全覆蓋基板110的頂表面110a、電子裝置120和導線結構130。在一些實例中，囊封料180可以被稱為環氧模製化合物、環氧模製樹脂或密封劑。另外，在一些實例中，囊封料180可以被稱為模製部件、密封部件、囊封部件、保護部件、封裝體或主體部件。在一些實例中，囊封料180可以包括但不限於有機樹脂、無機填料、固化劑、催化劑、著色劑和阻燃劑。基於囊封料180的模製可以通過各種製程中的任何一種製程形成。在一些實例中，囊封料180可以通過但不限於壓縮模製、傳遞模製、液相囊封料模製、真空層壓、焊膏印刷或薄膜輔助模製來形成。囊封料180的厚度可以在大約100微米到大約1000微米的範圍內。囊封料180可以囊封電子裝置120和導線結構130，由此保護電子裝置120和導線結構130免受外部元件或環境暴露。
圖2E展示了處於製造的後期階段的半導體裝置100。在圖2E示出的實例中，互連件190可以形成於暴露於基板110的底表面110b的導電襯墊113上。
互連件190可以電連接到導電襯墊113的底表面。互連件190可以通過基板110的導電層112、113和114電連接到電子裝置120。另外，互連件190可以通過導電層112、113和114電連接到導線結構130，並且電連接到導線結構130的互連件190可以電連接到接地。
在一些實例中，互連件190可以包括錫(Sn)、銀(Ag)、鉛(Pb)、銅(Cu)、Sn-Pb、Sn37-Pb、Sn95-Pb、Sn-Pb-Ag、Sn-Cu、Sn-Ag、Sn-Au、Sn-Bi或Sn-Ag-Cu。互連件190可以通過例如落球(ball drop)製程、絲網印刷製程或電鍍製程形成。在一些實例中，互連件190可以通過使用落球製程在基板110的導電襯墊113的底表面上形成包含焊料的導電材料、然後通過回焊製程來形成。在此階段，基板110的底表面110b可以被安置成面向上。互連件190可以被稱為導電球 (如焊料球)、導電柱(如銅柱)或銅柱上具有焊料蓋的導電樁。互連件190的厚度可以在大約80微米到大約500微米的範圍內。
圖2F展示了處於製造的後期階段的半導體裝置100。在圖2F中示出的實例中，多個半導體裝置可以被分成單獨的半導體裝置100。
囊封料180和基板110可以被分割成包含至少兩個電子裝置121和122的離散半導體裝置100。例如，囊封料180和基板110可以使用如金剛石輪或雷射束等分割工具來分割，由此完成離散半導體裝置100。所完成的半導體裝置100可以包括基板110、至少兩個電子裝置121和122、通過使用導線籠151和152界定至少兩個電子裝置121和122來屏蔽電磁干擾的導線結構130、保護電子裝置120和導線結構130免於外部環境暴露的囊封料180以及作為輸入端子/輸出端子的互連件190。
圖3A展示了示出圖2C中示出的導線結構包括導線籠的情況的透視圖。在圖3A中示出的實例中，導線結構130可以包括導線籠151和152。導線籠151可以包括例如多個導線部分131，所述多個導線部分覆蓋電子裝置121，由此屏蔽到或來自電子裝置121的電磁干擾。導線籠152可以包括例如多個導線部分132，所述多個導線部分彼此平行並覆蓋電子裝置122，由此屏蔽到或來自電子裝置122的電磁干擾。雖然示出了每個導線籠兩個導線部分，但是這並非是對本揭示內容的限制。在其它實例中，可以提供每個導線籠三個或更多個導線部分。
在一些實例中，導線部分131和132中的每個導線部分的間距可以根據有待截止的電磁波的波長來確定。例如，導線部分131和132中的每個導線部分的間距可以小於有待截止的電磁波的波長。
在一些實例中，導線結構130的導線接合可以通過具有毛細管、導線夾具和導線卷軸的接合工具來執行。導線接合135可以通過毛細管首先接合到導電襯墊112a，這可以大致具有球接合形狀。在一些實例中，導線部分131可 以覆蓋電子裝置121和/或通過毛細管與電子裝置121間隔開，這可以形成從基板110的表面測量的環路高度。
在一些實例中，導線接合136可以通過毛細管壓縮接合到導電襯墊112b，這可能具有非對稱滑移。在一些實例中，當毛細管從導電襯墊112b上升時，導線夾具未閉合。例如，當毛細管從導電襯墊112b抬升時，拖尾操作未執行。因此，一對壓縮接合部分可以彼此連接，而不需要切割。
在一些實例中，導線部分132可以覆蓋電子裝置121和/或通過毛細管與電子裝置122間隔開，這可以形成從基板110的表面測量的環路高度。在一些實例中，導線接合137可以通過毛細管最終針腳接合到導電襯墊112c，這可能具有滑移。在一些實例中，當毛細管從導電襯墊112c上升時，導線夾具閉合。例如，當毛細管從導電襯墊112c抬升時，拖尾操作被執行。因此，針腳接合部分和尾接合部分可以斷開連接。在一些實例中，導線接合137的針腳接合部分可以保留在導電襯墊112c上，而導線接合137的尾接合部分可以在導電襯墊112c上移除。
以這種方式，導電結構或單個導線130可以提供連續導線部分131和132，而導線接合135、136和/或137的形狀可以彼此不同。在一些實例中，導線接合135可以大致具有球接合形狀，導線接合136可以大致具有壓縮接合形狀，並且導線接合137可以大致具有針腳接合形狀。
以這種方式，形成了相互連接的壓縮接合部分，而沒有在電子裝置121與電子裝置122之間形成球接合部分和針腳接合部分，由此允許縮小電子裝置121與電子裝置122之間所需的空間。
例如對於SiP(系統級封裝)技術而言，空間可能是重要因素，因為更多的電子裝置和/或組件可以裝載在基板110中的有限區域上。例如，如果針腳接合和球接合要在電子裝置121與電子裝置122之間的導電襯墊112b中形成以製造導線籠，則空間對於針腳接合形成、對於球接合形成以及還對於毛細管運動 (包含球接合形成之後針對環路開始的向前運動和針對針腳接合的向後運動)將是必需的。
相比之下，因為不需要在電子裝置121與電子裝置122之間形成針腳接合和球接合兩者，本揭示內容所提出的連續壓縮接合可以減小電子裝置121與電子裝置122之間的空間。
圖3B和3C分別示出了導電層上的示例導線結構的透視圖和平面視圖。圖3D展示了示出壓縮接合通過毛細管執行的情況的橫截面視圖。
在圖3B到3D中示出的實例中，導線接合136可以包括壓縮接合部分136a和136b。在一些實例中，壓縮接合部分136a可以主要通過毛細管尖端301的下端外表面301a形成，並且壓縮接合部分136b可以主要通過毛細管尖端301的下端內表面301b形成。在一些實例中，壓縮接合部分136a和136b可以彼此電性地和機械地耦接，壓縮接合部分136a可以具有低斜率表面136c，並且壓縮接合部分136b可以具有陡斜率表面136d。
進一步地，壓縮接合部分136a的寬度和/或面積可以比壓縮接合部分136b的寬度和/或面積寬。這可能是由於毛細管尖端301的下端外表面301a與下端內表面301b之間的形狀差異所造成的。
在一些實例中，壓縮接合部分136a與壓縮接合部分136b之間的邊界部分136c的厚度可以相對小於其它外周部分(例如，壓縮接合部分136a和136b)的厚度。這可能是由於毛細管尖端301的下端外表面301a與下端內表面301b之間的下部部分可以以鈍角突出所造成的。雖然邊界部分136c在圖3D中示出為具有鈍角，但是這並非是對本揭示內容的限制。在其它實例中，邊界部分136c可以形成為圓形形狀。因此，在一些實例中，邊界部分136c不需要在壓縮接合部分136a與壓縮接合部分136b之間清楚地區分。通常，邊界部分136c可以取決於毛細管尖端301的下端外表面301a與下端內表面301b之間的下部部分的形狀。在一些實例 中，導線部分132包含在第一方向上向上並側向地遠離壓縮接合136延伸的連接到壓縮接合部分136b的第一部分132a，並且包含在導線部分132再次彎曲以在電子裝置122之上延伸之前在第二方上朝著壓縮接合136側向地往回彎曲的第二部分132b。在一些實例中，在側視圖中，第一部分132a和第二部分132b形成S狀形狀。這種配置提供例如導線部分132，所述導線部分的形狀促進電子裝置121與電子裝置122之間的較近間隔。
圖4展示了另一個示例半導體裝置200的橫截面視圖。由於處理差異，圖4中示出的半導體裝置200與圖1中示出的半導體裝置100略微不同。在圖4中示出的實例中，半導體裝置200可以包括基板110、電子裝置120、導線結構130、囊封料280和互連件190。
囊封料280可以覆蓋基板110的頂表面、電子裝置120和導線結構130的一部分。在此，導線結構130的一部分可以暴露於囊封料280的頂部部分。在一些實例中，導線部分131和132的每個部分區域可以通過囊封料280的頂部部分暴露於外部。在一些實例中，導線部分131和132的其它區域中的每個區域可以仍定位在囊封料280內部。以這種方式，根據本揭示內容的半導體裝置200可以具有相對小的厚度。
圖5A和5B示出了用於製造另一個示例半導體裝置200的示例方法的橫截面視圖。
圖5A展示了處於製造的後期階段的半導體裝置200，以下階段與上文針對圖2A-2C所描述的那些階段類似。在圖5A中示出的實例中，囊封料280可以形成為完全覆蓋基板110的頂表面110a、電子裝置120和導線結構130。在一些實例中，囊封料280的頂部部分可以通過磨削或蝕刻來移除，由此將導線結構130的頂部部分130x暴露於外部。例如，導線結構130的頂部部分130x可以定位在導線部分131和132或導線籠151和152的最頂端處。導線結構130的頂部部分130x 可以通過囊封料280的頂表面280a暴露於外部。囊封料280的頂表面280a可以通過研磨或蝕刻來移除以將導線結構130的頂部部分130x暴露於外部，由此減小半導體裝置200的總體厚度。另外，導線結構130可以暴露於囊封料280外部，由此改善半導體裝置200的熱輻射效率。囊封料280的厚度可以在大約100微米到大約1000微米的範圍內。
圖5B展示了處於製造的後期階段的半導體裝置200。在圖5B中示出的實例中，多個半導體裝置可以被分成單獨的半導體裝置200。囊封料280和基板110可以被分割成包含至少兩個電子裝置121和122的離散半導體裝置200。例如，囊封料280和基板110可以使用如金剛石輪或雷射束等分割工具來分割，由此完成離散半導體裝置200。
總之，已經描述了一種封裝電子裝置結構和相關聯的方法，所述封裝電子裝置結構包括導線結構，所述導線結構接合到基板並且被安置成位於至少兩個電子裝置上方。在一些實例中，所述導線結構包括連續單個導線結構，所述連續單個導線結構用第一接合結構接合到第一導電襯墊，延伸以位於第一電子裝置上方，用第二接合結構接合到第二導電襯墊，延伸以位於第二電子裝置上方，並且用第三接合結構接合到第三導電襯墊。所述第二接合結構與所述第一接合結構不同，並且在一些實例中，包括壓縮接合結構。所述第二接合結構被配置成使得第一電子裝置與第二電子裝置之間的間隔可以減小，由此節省基板空間。除其它外，這支持較小且更具成本效益的封裝電子裝置。
雖然用具體示例步驟和示例實施例描述了本揭示內容的主題，但是其上述附圖和描述僅描繪了主題的典型實例，並且因此不被視為是對其範圍的限制。顯然，許多替代方案和變化對於本領域技術人員而言將是顯而易見的。
如下文申請專利範圍所反映的，進步性方面所具備的特徵少於單個前述揭示實施例的所有特徵。因此，下文所表達的申請專利範圍在此明確地結 合到此〔實施方式〕中，其中每項申請專利範圍獨自代表本發明的單獨實例。此外，雖然本文所描述的一些實例包含在其它實例中包含的一些但不是其它特徵，但是不同實例的特徵的組合意指在本發明的範圍內並且意指形成如本領域技術人員將理解的不同實例。
100:半導體裝置 101:半導體封裝體 / 封裝體 110:基板 111:介電結構 112:導電層 113:導電層 114:導電層 120:電子裝置 121:電子裝置 121a:端子 121b:端子耦接器 122:電子裝置 122a:端子 122b:端子耦接器 130:導線結構 180:囊封料 190:互連件

Claims (20)

  1. 一種製造電子裝置的方法，其包括： 提供具有導電結構的基板； 將第一電子組件和第二電子組件耦接到所述基板的頂側；以及 將第一導線結構在至少三個位置中耦接到所述導電結構，其中： 所述第一導線結構位於所述第一電子組件和所述第二電子組件上方； 所述第一電子組件具有帶有寬度的主表面； 所述第一導線結構包括： 第一接合結構，其連接到所述導電結構的第一部分； 第二接合結構，其連接到所述導電結構的第二部分； 第三接合結構，其連接到所述導電結構的第三部分； 第一導線部分，其互連於所述第一接合結構和所述第二接合結構之間並且被安置成位於所述第一電子組件上方；以及 第二導線部分，其互連於所述第二接合結構與所述第三接合結構之間並且被安置成位於所述第二電子組件上方；以及 所述第一導線部分包括小於所述寬度的直徑。
  2. 根據請求項1所述的方法，其中： 耦接所述第一導線結構包括提供所述第一導線部分，所述第一導線部分在除了所述第一電子組件的中心之外的位置處在所述基板上方具有最大高度。
  3. 根據請求項1所述的方法，其中： 提供所述基板包括： 提供所述導電結構的所述第一部分，所述第一部分包括第一導電襯墊； 提供所述導電結構的所述第二部分，所述第二部分包括第二導電襯墊； 提供所述導電結構的所述第三部分，所述第三部分包括第三導電襯墊； 耦接所述第一電子組件包括將所述第一電子組件插置於所述第一導電襯墊與所述第二導電襯墊之間； 耦接所述第二電子組件包括將所述第二電子組件插置於所述第二導電襯墊與所述第三導電襯墊之間；並且 耦接所述第一導線結構包括提供與所述第一接合結構不同類型的所述第二接合結構。
  4. 根據請求項3所述的方法，其中： 提供所述基板包括提供所述導電結構，所述導電結構進一步包括： 第四導電襯墊，其接近所述第一導電襯墊； 第五導電襯墊，其接近所述第二導電襯墊；以及 第六導電襯墊，其接近所述第三導電襯墊； 所述方法進一步包括提供第二導線結構，所述第二導線結構包括： 第二連續單個導線結構； 第四接合結構，其連接到所述第四導電襯墊； 第五接合結構，其連接到所述第五導電襯墊，所述第五接合結構包括與所述第四接合結構不同的接合結構； 第六接合結構，其連接到所述第六導電襯墊； 第三導線部分，其互連於所述第四接合結構與所述第五接合結構之間並且被安置成位於所述第一電子組件上方；以及 第四導線部分，其互連於所述第五接合結構與所述第六接合結構之間並且被安置成位於所述第二電子組件上方；並且 所述第一導線結構和所述第二導線結構提供用於所述第一電子組件和所述第二電子組件的屏蔽結構。
  5. 根據請求項3所述的方法，其中： 耦接所述第一導線結構包括提供所述第二接合結構，所述第二接合結構包括壓縮接合結構，所述壓縮接合結構包括： 第一壓縮接合部分，其具有第一斜率； 第二壓縮接合部分，其具有第二斜率；以及 第三壓縮接合部分，其將所述第一壓縮接合部分電性地和機械地耦接到所述第二壓縮接合部分； 在橫截面視圖中，所述第三壓縮接合部分與所述第二壓縮接合部分形成鈍角；並且 所述第三壓縮接合部分的厚度小於所述第一壓縮接合部分和所述第二壓縮接合部分的厚度。
  6. 根據請求項1所述的方法，其中： 耦接所述第一導線結構包括提供多個單個連續導線，所述多個單個連續導線中的每個在至少三個位置中接合到所述導電結構。
  7. 一種形成電子裝置結構的方法，其包括： 提供基板，其包括： 頂表面； 底表面，其與所述頂表面相對；以及 導電結構，其鄰近於所述頂表面形成並且包括： 第一導電襯墊； 第二導電襯墊；以及 第三導電襯墊； 提供在第一位置處鄰近於所述頂表面的第一電子裝置； 提供在與所述第一電子裝置側向間隔開的第二位置處鄰近於所述頂表面的第二電子裝置，其中： 所述第一電子裝置插置於所述第一導電襯墊與所述第二導電襯墊之間；並且 所述第二電子裝置插置於所述第二導電襯墊與所述第三導電襯墊之間；以及 提供第一導線結構，所述第一導線結構包括： 第一接合結構，其連接到所述第一導電襯墊； 第二接合結構，其連接到所述第二導電襯墊； 第三接合結構，其連接到所述第三導電襯墊； 第一導線部分，其互連於所述第一接合結構與所述第二接合結構之間並且被安置成位於所述第一電子裝置上方；以及 第二導線部分，其互連於所述第二接合結構與所述第三接合結構之間並且被安置成位於所述第二電子裝置上方。
  8. 根據請求項7所述的方法，其中： 提供所述第一導線結構包括提供所述第一導線結構的所述第二導線部分，所述第二導線部分包括： 第一部分，其連接到所述第二接合結構，所述第一部分在第一方向上向上並遠離所述第二接合結構延伸；以及 第二部分，其連接到所述第一部分，所述第二部分在第二方向上朝著所述第二接合結構側向地往回彎曲。
  9. 根據請求項7所述的方法，其中提供所述第一導線結構包括： 通過將所述第一導線結構壓縮接合到所述第二導電襯墊來提供所述第二接合結構，使得所述第二接合結構包括壓縮接合結構，所述壓縮接合結構具有通過第三壓縮接合部分電性地和機械地連接的第一壓縮接合部分和第二壓縮接合部分，其中： 所述第一壓縮接合部分包括第一寬度和第一斜率； 所述第二壓縮接合部分包括第二寬度和第二斜率； 所述第一寬度與所述第二寬度不同；並且 所述第一斜率與所述第二斜率不同。
  10. 根據請求項7所述的方法，其進一步包括： 提供囊封料，其被安置成覆蓋所述基板的所述頂表面、所述第一電子裝置、所述第二電子裝置和所述第一導線結構的至少一部分。
  11. 根據請求項10所述的方法，其進一步包括： 所述第一導線結構的一部分暴露在所述囊封料的頂部部分外部。
  12. 根據請求項7所述的方法，其中： 提供所述第一導線結構包括提供所述第二導線部分，所述第二導線部分在接近所述第二導電襯墊的位置處在所述基板上方具有最大高度。
  13. 根據請求項7所述的方法，其中提供所述第一導線結構包括： 提供所述第二導線部分包括： 連接到所述第二接合結構的第一部分，所述第一部分在第一方向上向上並遠離所述第二接合結構延伸；以及 連接到所述第一部分的第二部分，所述第二部分在第二方向上朝著所述第二接合結構側向地往回彎曲。
  14. 根據請求項7所述的方法，其中提供所述第一導線結構包括： 提供包括球接合結構的所述第一接合結構； 提供包括壓縮接合結構的所述第二接合結構； 提供所述第一導線部分，所述第一導線部分具有接近所述第二接合結構的第一形狀；以及 提供所述第二導線部分，所述第二導線部分具有接近所述第二接合結構的第二形狀； 其中： 所述第二形狀不同於所述第一形狀。
  15. 根據請求項7所述的方法，其進一步包括： 提供包括第二連續導線結構的第二導線結構； 其中： 提供所述基板包括提供所述導電結構，所述導電結構包括： 第四導電襯墊，其接近所述第一導電襯墊； 第五導電襯墊，其接近所述第二導電襯墊；以及 第六導電襯墊，其接近所述第三導電襯墊； 提供所述第二導線結構包括： 提供連接到所述第四導電襯墊的第四接合結構； 提供連接到所述第五導電襯墊的第五接合結構，其中所述第五接合結構包括與所述第四接合結構不同的接合類型； 提供連接到所述第六導電襯墊的第六接合結構； 提供第三導線部分，其互連於所述第四接合結構與所述第五接合結構之間並且被安置成位於所述第一電子裝置上方；以及 提供第四導線部分，其互連於所述第五接合結構與所述第六接合結構之間並且被安置成位於所述第二電子裝置上方；並且 所述第一導線結構和所述第二導線結構提供用於所述第一電子裝置和所述第二電子裝置的屏蔽結構。
  16. 一種形成電子裝置結構的方法，其包括： 提供基板，其包括： 頂表面； 底表面，其與所述頂表面相對；以及 導電結構，其在所述頂側處並且包括： 第一跡線； 第二跡線；以及 第三跡線； 提供第一電子裝置，其在第一位置處鄰近於所述頂側； 提供第二電子裝置，其在與所述第一電子裝置側向間隔開的第二位置處鄰近於所述頂側，其中： 所述第一跡線鄰近於所述第一電子裝置的第一邊緣； 所述第二跡線鄰近於所述第一電子裝置的第二邊緣並且鄰近於所述第二電子裝置的第一邊緣；並且 所述第三跡線鄰近於所述第二電子裝置的第二邊緣；並且 提供第一導線結構包括： 第一接合結構，其連接到所述第一跡線； 第二接合結構，其連接到所述第二跡線； 第三接合結構，其連接到所述第三跡線； 第一導線部分，其互連於所述第一接合結構與所述第二接合結構之間並且被安置成位於所述第一電子裝置上方；以及 第二導線部分，其互連於所述第二接合結構與所述第三接合結構之間並且被安置成位於所述第二電子裝置上方； 其中： 所述第一導線部分距離所述第一電子裝置的所述第二邊緣比距離所述第一電子裝置的所述第一邊緣更近。
  17. 根據請求項16所述的方法，其中提供所述第一導線結構包括： 通過將所述第一導線結構壓縮接合到所述第二跡線來提供所述第二接合結構，使得所述第二接合結構包括壓縮接合結構，所述壓縮接合結構具有通過第三壓縮接合部分電性地和機械地連接的第一壓縮接合部分和第二壓縮接合部分； 其中： 所述第一壓縮接合部分包括第一寬度和第一斜率； 所述第二壓縮接合部分包括第二寬度和第二斜率； 所述第一寬度與所述第二寬度不同；並且 所述第一斜率與所述第二斜率不同。
  18. 根據請求項16所述的方法，其中： 提供所述第一導線結構包括提供所述第一導線部分，所述第一導線部分在除了所述第一電子裝置的中心之外的位置處在所述第一電子裝置上方具有最大高度。
  19. 根據請求項16所述的方法，其中： 提供所述第一導線結構包括： 提供包括球接合結構的所述第一接合結構； 提供包括壓縮接合結構的所述第二接合結構；以及 提供包括針腳接合結構的所述第三接合結構； 提供所述壓縮接合結構包括： 提供第一壓縮接合部分； 提供第二壓縮接合部分；以及 提供第三壓縮接合部分，其將所述第一壓縮接合部分電性地和機械地耦接到所述第二壓縮接合部分； 所述第三壓縮接合部分比所述第一壓縮接合部分和所述第二壓縮接合部分薄；並且 在橫截面視圖中，所述第三壓縮接合部分與所述第二壓縮接合部分形成鈍角。
  20. 根據請求項17所述的方法，其中： 提供所述第一導線結構包括提供所述第一導線部分，所述第一導線部分在除了所述第一電子裝置的中心之外的位置處在所述基板上方具有最大高度。
TW113136725A 2019-05-24 2020-05-06 半導體裝置及製造半導體裝置的方法 TWI897651B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/422,771 2019-05-24
US16/422,771 US11342276B2 (en) 2019-05-24 2019-05-24 Semiconductor device and method of manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
TW202504032A TW202504032A (zh) 2025-01-16
TWI897651B true TWI897651B (zh) 2025-09-11

Family

ID=73442087

Family Applications (2)

Application Number Title Priority Date Filing Date
TW113136725A TWI897651B (zh) 2019-05-24 2020-05-06 半導體裝置及製造半導體裝置的方法
TW109115004A TWI859224B (zh) 2019-05-24 2020-05-06 半導體裝置及製造半導體裝置的方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW109115004A TWI859224B (zh) 2019-05-24 2020-05-06 半導體裝置及製造半導體裝置的方法

Country Status (3)

Country Link
US (2) US11342276B2 (zh)
CN (2) CN111987078B (zh)
TW (2) TWI897651B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200043864A1 (en) * 2018-08-03 2020-02-06 Murata Manufacturing Co., Ltd. Module
WO2021039325A1 (ja) * 2019-08-23 2021-03-04 株式会社村田製作所 モジュール
CN114521290B (zh) * 2019-09-27 2025-09-02 株式会社村田制作所 电子模块
TWI767243B (zh) * 2020-05-29 2022-06-11 矽品精密工業股份有限公司 電子封裝件
CN115440676B (zh) * 2022-09-30 2025-03-04 甬矽电子(宁波)股份有限公司 双面电磁屏蔽结构和屏蔽结构制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201448167A (zh) * 2013-03-15 2014-12-16 英帆薩斯公司 可重組的層疊封裝
US20180323170A1 (en) * 2015-11-12 2018-11-08 Amkor Technology, Inc. Semiconductor package and manufacturing method thereof

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4514750A (en) * 1982-01-11 1985-04-30 Texas Instruments Incorporated Integrated circuit package having interconnected leads adjacent the package ends
US5043534A (en) 1990-07-02 1991-08-27 Olin Corporation Metal electronic package having improved resistance to electromagnetic interference
US5557142A (en) 1991-02-04 1996-09-17 Motorola, Inc. Shielded semiconductor device package
US5614694A (en) 1995-03-31 1997-03-25 Motorola, Inc. One piece open and closable metal RF shield
JP3741184B2 (ja) 1998-07-27 2006-02-01 日本テキサス・インスツルメンツ株式会社 半導体装置
JP3745156B2 (ja) 1999-04-02 2006-02-15 シャープ株式会社 光通信用半導体受光デバイス
US6538336B1 (en) 2000-11-14 2003-03-25 Rambus Inc. Wirebond assembly for high-speed integrated circuits
US6686649B1 (en) 2001-05-14 2004-02-03 Amkor Technology, Inc. Multi-chip semiconductor package with integral shield and antenna
US8258616B1 (en) 2002-01-16 2012-09-04 Marvell International Ltd. Semiconductor dice having a shielded area created under bond wires connecting pairs of bonding pads
TWI376756B (en) * 2003-07-30 2012-11-11 Taiwan Semiconductor Mfg Ground arch for wirebond ball grid arrays
US7002763B2 (en) 2003-08-08 2006-02-21 International Business Machines Corporation Identification of laterally positioned servo bands employing differentiating characteristics of servo patterns
US7030469B2 (en) 2003-09-25 2006-04-18 Freescale Semiconductor, Inc. Method of forming a semiconductor package and structure thereof
US6853055B1 (en) 2003-11-26 2005-02-08 Actel Corporation Radiation shielding die carrier package
US7451539B2 (en) 2005-08-08 2008-11-18 Rf Micro Devices, Inc. Method of making a conformal electromagnetic interference shield
US20070257348A1 (en) 2006-05-08 2007-11-08 Advanced Semiconductor Engineering, Inc. Multiple chip package module and method of fabricating the same
US20080014678A1 (en) 2006-07-14 2008-01-17 Texas Instruments Incorporated System and method of attenuating electromagnetic interference with a grounded top film
US20080310114A1 (en) 2007-06-18 2008-12-18 Lucent Technologies Inc. Heat-transfer device for an electromagnetic interference (emi) shield using conductive bristles
US7902644B2 (en) 2007-12-07 2011-03-08 Stats Chippac Ltd. Integrated circuit package system for electromagnetic isolation
US8012868B1 (en) 2008-12-15 2011-09-06 Amkor Technology Inc Semiconductor device having EMI shielding and method therefor
US8058715B1 (en) 2009-01-09 2011-11-15 Amkor Technology, Inc. Package in package device for RF transceiver module
US7960818B1 (en) 2009-03-04 2011-06-14 Amkor Technology, Inc. Conformal shield on punch QFN semiconductor package
KR100935854B1 (ko) * 2009-09-22 2010-01-08 테세라 리써치 엘엘씨 와이어 본딩 및 기준 와이어 본딩에 의해 제어되는 임피던스를 가진 마이크로전자 어셈블리
JP2011049243A (ja) 2009-08-25 2011-03-10 Elpida Memory Inc 半導体装置
US8362598B2 (en) 2009-08-26 2013-01-29 Amkor Technology Inc Semiconductor device with electromagnetic interference shielding
US9627230B2 (en) 2011-02-28 2017-04-18 Qorvo Us, Inc. Methods of forming a microshield on standard QFN package
US9179538B2 (en) * 2011-06-09 2015-11-03 Apple Inc. Electromagnetic shielding structures for selectively shielding components on a substrate
US9153543B1 (en) 2012-01-23 2015-10-06 Amkor Technology, Inc. Shielding technique for semiconductor package including metal lid and metalized contact area
US9362209B1 (en) 2012-01-23 2016-06-07 Amkor Technology, Inc. Shielding technique for semiconductor package including metal lid
US20140263584A1 (en) * 2013-03-12 2014-09-18 Jia Lin Yap Wire bonding apparatus and method
WO2017171813A1 (en) * 2016-03-31 2017-10-05 Intel Corporation Electromagnetic interference shielding for semiconductor packages using bond wires
US11024559B2 (en) * 2016-04-01 2021-06-01 Intel Corporation Semiconductor package with electromagnetic interference shielding structures
US10784191B2 (en) * 2017-03-31 2020-09-22 Invensas Bonding Technologies, Inc. Interface structures and methods for forming same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201448167A (zh) * 2013-03-15 2014-12-16 英帆薩斯公司 可重組的層疊封裝
US20180323170A1 (en) * 2015-11-12 2018-11-08 Amkor Technology, Inc. Semiconductor package and manufacturing method thereof

Also Published As

Publication number Publication date
CN120751757A (zh) 2025-10-03
CN111987078B (zh) 2025-08-29
US20200373247A1 (en) 2020-11-26
CN111987078A (zh) 2020-11-24
US20220246542A1 (en) 2022-08-04
TW202504032A (zh) 2025-01-16
TW202101708A (zh) 2021-01-01
TWI859224B (zh) 2024-10-21
US11342276B2 (en) 2022-05-24

Similar Documents

Publication Publication Date Title
TWI897651B (zh) 半導體裝置及製造半導體裝置的方法
US6642610B2 (en) Wire bonding method and semiconductor package manufactured using the same
US8076770B2 (en) Semiconductor device including a first land on the wiring substrate and a second land on the sealing portion
US9165900B2 (en) Semiconductor package and process for fabricating same
US7948089B2 (en) Chip stack package and method of fabricating the same
US8193624B1 (en) Semiconductor device having improved contact interface reliability and method therefor
US12494414B2 (en) Semiconductor device with through-mold via
US20100319966A1 (en) Packaging substrate and fabrication method thereof
US20030207515A1 (en) Stacked die in die BGA package
US12272671B2 (en) Semiconductor device package and method for manufacturing the same
CN119742294A (zh) 形成具有竖立指向的电子构件的电子装置结构的方法及相关结构
US8008765B2 (en) Semiconductor package having adhesive layer and method of manufacturing the same
CN117116895A (zh) 电子封装件及其制法
KR101546575B1 (ko) 반도체 패키지 및 그 제조 방법
KR101474189B1 (ko) 집적회로 패키지
US20170025386A1 (en) Semiconductor device
CN101656246B (zh) 具有开口的基板的芯片堆叠封装结构及其封装方法
KR101345035B1 (ko) 반도체 패키지 및 그 제조 방법
US20060220245A1 (en) Flip chip package and the fabrication thereof
KR101432486B1 (ko) 집적회로 패키지 제조방법
KR102029804B1 (ko) 패키지 온 패키지형 반도체 패키지 및 그 제조 방법
KR100805092B1 (ko) 적층형 다중칩 패키지 및 그 제조 방법
JP2007150346A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
TW202518735A (zh) 電子裝置及製造電子裝置的方法
KR102109042B1 (ko) 반도체 패키지