TWI897241B

TWI897241B - 記憶體儲存裝置及其操作方法

Info

Publication number: TWI897241B
Application number: TW113105687A
Authority: TW
Inventors: 鄭仁傳
Original assignee: 華邦電子股份有限公司
Priority date: 2024-02-19
Filing date: 2024-02-19
Publication date: 2025-09-11
Also published as: US20250265006A1; TW202534676A; CN120510896A

Abstract

一種記憶體儲存裝置，包括記憶體陣列及控制器電路。記憶體陣列用以儲存資料。控制器電路耦接到記憶體陣列。控制器電路用以接收重置信號及觸發信號。控制器電路根據重置信號進行重置操作。控制器電路根據觸發信號在重置期間對記憶體陣列保持供電。

Description

記憶體儲存裝置及其操作方法

本發明是有關於一種電子裝置及其操作方法，且特別是有關於一種記憶體儲存裝置及其操作方法。

以揮發性記憶體為例，記憶體儲存裝置在斷電時所儲存的資料就會消失。舉例而言，動態隨機存取記憶體（dynamic random-access memory，DRAM）被重置後就無法保留已儲存的資料。然而，在一些應用中，使用者可能希望在DRAM重置後能保留已儲存的資料，以符合快速開機的需求。

本發明提供一種記憶體儲存裝置及其操作方法，可在不斷電的狀態下進行重置，且在重置後保持所儲存的資料的正確性。

本發明的記憶體儲存裝置包括記憶體陣列及控制器電路。記憶體陣列用以儲存資料。控制器電路耦接到記憶體陣列。控制器電路用以接收重置信號及觸發信號。控制器電路根據重置信號進行重置操作。控制器電路根據觸發信號在重置期間對記憶體陣列保持供電。

本發明的記憶體儲存裝置的操作方法包括：接收重置信號及觸發信號；根據重置信號進行重置操作；以及根據觸發信號在重置期間對記憶體陣列保持供電。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1繪示本發明一實施例的記憶體儲存裝置的方塊示意圖。請參考圖1，記憶體儲存裝置100包括記憶體陣列110及控制器電路120。控制器電路120耦接到記憶體陣列110。控制器電路120用以接收重置信號S1及觸發信號S2。控制器電路120根據重置信號S1進行重置（reset）操作。控制器電路根據觸發信號S2在重置期間對記憶體陣列110保持供電。

在本實施例中，記憶體儲存裝置100例如是動態隨機存取記憶體（dynamic random-access memory，DRAM）。通過在重置期間對記憶體陣列110保持供電，DRAM可在不斷電的狀態下進行重置，且在重置後保持內部已儲存的資料的正確性。

圖2繪示圖1實施例的觸發信號的波形示意圖。請參考圖1及圖2，圖1實施例的觸發信號S2可以是輸入記憶體儲存裝置100的接腳（pin）的外部信號的組合。外部信號的組合包括信號種類或電壓位準。具體而言，記憶體儲存裝置100例如是DRAM晶片。輸入DRAM晶片接腳的外部信號包括CS#、RAS#、CAS#、WE#及CKE等信號，其中CS#為晶片選擇信號，RAS#為列（row）位址信號、CAS#為行（column）位址信號、WE#為寫入致能信號及參考信號CKE。通過上述不同種類的信號組合及/或電壓位準的高低，可觸發控制器電路120決定是否要在重置期間對記憶體陣列110保持供電。

圖2的外部信號的數量、種類、組合及電壓位準僅用以例示說明，不用以限定本發明。在其他實施例中，不同數量、種類、組合及電壓位準的外部信號也可作為觸發信號S2。

圖3繪示本發明另一實施例的觸發信號的波形示意圖。請參考圖1及圖3，圖1實施例的重置信號S1也可作為觸發信號S2，且重置信號S1的時間長短可用於決定是否觸發控制器電路120在重置期間對記憶體陣列110保持供電的操作。具體而言，在圖3中，重置信號S1、S1’具有的第一準位（低準位）及第二準位（高準位）。相較於重置信號S1’，重置信號S1的第一準位的時間長度較長。時間長度較長的重置信號S1可作為觸發信號S2來觸發保持供電的操作。也就是說，重置信號S1’的第一準位的時間長度可作為閾值t1’，時間長度大於閾值t1’的重置信號S1可作為觸發信號S2。

反之，在一實施例中，時間長度較短的重置信號S1’也可作為觸發信號S2來觸發保持供電的操作。在此例中，重置信號S1的第一準位的時間長度可作為閾值t1，時間長度小於閾值t1的重置信號S1’可作為觸發信號S2。

圖4繪示本發明一實施例的記憶體儲存裝置的方塊示意圖。請參考圖4，本實施例的記憶體儲存裝置400更包括電源供應電路430。電源供應電路430耦接到記憶體陣列110及控制器電路120。電源供應電路430可用以接收外部電源VDD0，並根據外部電源VDD0產生電源VDD。電源VDD可提供記憶體儲存裝置400內部的各電路區塊執行各種操作所需的電源。

電源供應電路430在重置期間對記憶體陣列110提供電源VDD，其中電源供應電路430可根據控制器電路120的指令，以決定是否在重置期間對記憶體陣列110保持供電，即持續提供電源VDD給記憶體陣列110，以確保在重置後記憶體陣列110可保持內部已儲存的資料的正確性。

在一實施例中，控制器電路120可包括重置電路區塊及自刷新電路區塊，分別用以執行重置操作及自刷新（self-refresh）操作。重置電路區塊及自刷新電路區塊可被實施為積體電路上的邏輯電路。舉例來說，可以以下硬體來實施重置電路區塊及自刷新電路區塊的相關功能：一個或多個控制器、微控制器、微處理器、專用積體電路（application-specific integrated circuit，ASIC）、數位訊號處理器（digital signal processor，DSP）、現場可程式設計閘陣列（field programmable gate array，FPGA）、中央處理器（CPU）和/或其他處理單元中的各種邏輯區塊、模組及電路。重置電路區塊及自刷新電路區塊的相關功能可通過使用硬體描述語言（hardware description language，HDL）（例如，Verilog HDL或超高速積體電路（very high-speed integrated circuit，VHSIC）硬體描述語言（VHSIC hardware description language，VHDL））或其他合適的程式設計語言而被實施為例如積體電路中的各種邏輯區塊、模組及電路等硬體電路。此外，記憶體陣列110、控制器電路120及電源供應電路430的可參考相關領域中的通常知識來獲得足夠的教示、建議及實施說明。

圖5繪示本發明一實施例的重置信號及參考信號的波形示意圖。請參圖1及圖5，記憶體儲存裝置100在上電（power up）之後，控制器電路120會根據重置信號S1及參考信號CKE執行重置操作及自刷新操作。

具體而言，首先，控制器電路120根據重置信號S1進行重置操作，並根據觸發信號S2在重置期間T1對記憶體陣列110保持供電。在本實施例中，在重置期間T1大於預設時間長度後，控制器電路120才會對記憶體陣列110進行自刷新操作。例如，控制器電路120在執行重置操作持續大於100奈秒之後，才會執行自刷新操作，以使記憶體儲存裝置100的操作符合標準規範。

接著，控制器電路120在執行完重置操作後，在自刷新期間T2對記憶體陣列110進行自刷新操作。在本實施例中，控制器電路120會根據參考信號CKE停止自刷新操作。舉例而言，當參考信號CKE維持在低準位一段時間T3之後，控制器電路120對記憶體陣列110進行自刷新操作，直到參考信號CKE從低準位變到高準位時（時間t2），記憶體儲存裝置100退出自刷新模式，控制器電路120停止對記憶體陣列110進行自刷新操作。

圖6繪示本發明一實施例的記憶體儲存裝置的操作方法的步驟流程圖。請參考圖1及圖6，本實施例的記憶體儲存裝置的操作方法至少適用於圖1的記憶體儲存裝置100，惟本發明並不加以限制。

以圖1的記憶體儲存裝置100為例，在步驟S100中，控制器電路120接收重置信號S1及觸發信號S2。在步驟S110中，控制器電路120根據重置信號S1進行重置操作。在步驟S120中，控制器電路120根據觸發信號S2在重置期間T1對記憶體陣列110保持供電。

另外，本實施例的記憶體儲存裝置的操作方法可以由圖1至圖5實施例之敘述中獲致足夠的教示、建議與實施說明，因此不再贅述。

圖7繪示本發明另一實施例的記憶體儲存裝置的操作方法的步驟流程圖。請參考圖1及圖7，本實施例的記憶體儲存裝置的操作方法至少適用於圖1的記憶體儲存裝置100，惟本發明並不加以限制。

在步驟S200中，由系統發出重置信號S1給記憶體儲存裝置100，其中所述系統例如是主機（host）系統的處理器電路。在步驟S210中，控制器電路120接收重置信號S1。接著，在步驟S220中，由所述處理器電路來判斷是否需要保持記憶體陣列110所儲存的資料。

若需要保持記憶體陣列110所儲存的資料，方法流程會進入步驟S230。在步驟S230中，由系統發出重置信號S1及觸發信號S2給記憶體儲存裝置100。接著，在步驟S240中，控制器電路120根據觸發信號S2在重置期間T1對記憶體陣列110保持供電。在步驟S250中，控制器電路120在自刷新期間T2對記憶體陣列110進行自刷新操作。在步驟S260中，控制器電路120根據參考信號CKE停止對記憶體陣列110進行自刷新操作。

另一方面，若不需要保持記憶體陣列110所儲存的資料，方法流程會進入步驟S270。在步驟S270中，控制器電路120執行重置操作，但不對記憶體陣列110持續供電。

綜上所述，在本發明的實施例中，記憶體儲存裝置可在不斷電的情況下進行重置，因此，在重置後可保留已儲存的資料。如此一來，記憶體儲存裝置可快速開機，減少中斷時間，快速回復到原狀態，不易讓使用者感覺有異常發生。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

100、400:記憶體儲存裝置 110:記憶體陣列 120:控制器電路 430:電源供應電路 CKE:參考信號 CS#、RAS#、CAS#、WE#:外部信號 S1、S1’:重置信號 S100、S110、S120、S200、S210、S220、S230、S240、S250、S260、S270:方法步驟 S2:觸發信號 t1、t1’:閾值 T1、T2、T3:期間 t2:時間 VDD0、VDD:電源

圖1繪示本發明一實施例的記憶體儲存裝置的方塊示意圖。圖2繪示圖1實施例的觸發信號的波形示意圖。圖3繪示本發明另一實施例的觸發信號的波形示意圖。圖4繪示本發明一實施例的記憶體儲存裝置的方塊示意圖。圖5繪示本發明一實施例的重置信號及參考信號的波形示意圖。圖6繪示本發明一實施例的記憶體儲存裝置的操作方法的步驟流程圖。圖7繪示本發明另一實施例的記憶體儲存裝置的操作方法的步驟流程圖。

100:記憶體儲存裝置

110:記憶體陣列

120:控制器電路

S1:重置信號

S2:觸發信號

Claims

一種記憶體儲存裝置，包括：記憶體陣列，用以儲存資料；以及控制器電路，耦接到所述記憶體陣列，且用以接收重置信號及觸發信號，其中所述控制器電路根據所述重置信號在重置期間對所述記憶體陣列進行重置操作，且所述控制器電路根據所述觸發信號在所述重置期間對所述記憶體陣列保持供電。
如請求項1所述的記憶體儲存裝置，其中所述控制器電路在執行完所述重置操作後對所述記憶體陣列進行自刷新操作。
如請求項2所述的記憶體儲存裝置，其中所述控制器電路根據參考信號停止所述自刷新操作。
如請求項2所述的記憶體儲存裝置，其中在所述重置期間大於預設時間長度後，所述控制器電路對所述記憶體陣列進行所述自刷新操作。
如請求項1所述的記憶體儲存裝置，其中所述觸發信號為輸入所述記憶體儲存裝置的接腳的外部信號的組合，且所述外部信號的組合包括信號種類或電壓位準。
如請求項1所述的記憶體儲存裝置，其中所述重置信號作為所述觸發信號，且所述重置信號的時間長短用於決定是否觸發在所述重置期間對所述記憶體陣列保持供電的操作。
如請求項1所述的記憶體儲存裝置，更包括：電源供應電路，耦接到所述記憶體陣列及所述控制器電路，且用以在所述重置期間對所述記憶體陣列提供電源，其中所述電源供應電路根據所述控制器電路的指令，以決定是否在所述重置期間對所述記憶體陣列保持供電。
一種記憶體儲存裝置的操作方法，其中所述記憶體儲存裝置包括記憶體陣列，所述操作方法包括：接收重置信號及觸發信號；根據所述重置信號在重置期間對所述記憶體陣列進行重置操作；以及根據所述觸發信號在所述重置期間對所述記憶體陣列保持供電。
如請求項8所述的記憶體儲存裝置的操作方法，更包括在執行完所述重置操作後對所述記憶體陣列進行自刷新操作。
如請求項9所述的記憶體儲存裝置的操作方法，更包括根據參考信號停止所述自刷新操作。
如請求項9所述的記憶體儲存裝置的操作方法，其中在所述重置期間大於預設時間長度後，對所述記憶體陣列進行所述自刷新操作。
如請求項8所述的記憶體儲存裝置的操作方法，其中所述觸發信號為輸入所述記憶體儲存裝置的接腳的外部信號的組合，且所述外部信號的組合包括信號種類或電壓位準。
如請求項8所述的記憶體儲存裝置的操作方法，其中所述重置信號作為所述觸發信號，且所述重置信號的時間長短用於決定是否觸發在所述重置期間對所述記憶體陣列保持供電的操作。