TWI896951B - 電子裝置及其製作方法 - Google Patents

Abstract

本揭露公開一種電子裝置與其製作方法。電子裝置包括基底層、第一重佈線結構、第一電子單元、第二電子單元、保護層以及連接組件。基底層包括至少一通孔結構。第一重佈線結構設置於基底層上，且第一電子單元與第二電子單元設置於第一重佈線結構上。保護層圍繞第一電子單元與第二電子單元，且第一電子單元與第二電子單元透過第一重佈線結構與通孔結構電性連接連接組件。

Description

電子裝置及其製作方法

本揭露有關於一種電子裝置及其製作方法，特別是有關於一種具有電性連接兩個電子單元的連接組件的電子裝置及其製作方法。

近年來，為了整合各種功能，以滿足使用需求，主要是將多個具有不同功能的封裝元件設置在電路板上。然而，整體結構會受限於多個封裝元件的尺寸與製程能夠達到的間距，以致於無法進一步薄化或小型化，或者造成封裝元件之間的訊號傳輸損耗。另外，由於多個封裝元件在設置於電路板上時容易產生位移，因此當封裝元件需電性連接時，需進一步進行補償，而造成製作上的困難度。

根據一實施例，本揭露公開了一種電子裝置，其包括基底層、第一重佈線結構、第一電子單元、第二電子單元、保護層以及連接組件。基底層包括至少一通孔結構。第一重佈線結構設置於基底層上，且第一電子單元與第二電子單元設置於第一重佈線結構上。保護層圍繞第一電子單元與第二電子單元，且第一電子單元與第二電子單元透過第一重佈線結構與通孔結構電性連接 連接組件。

根據另一實施例，本揭露公開了一種電子裝置的製作方法。首先，於載板上形成基底層，其中基底層具有至少一通孔結構。然後，於基底層上形成第一重佈線結構，並於第一重佈線結構上設置第一電子單元與第二電子單元。接著，於第一重佈線結構上形成保護層，其中保護層圍繞第一電子單元與第二電子單元。隨後，移除載板，其中製作方法還包括形成連接組件，且第一電子單元與第二電子單元透過第一重佈線結構與通孔結構電性連接連接組件。

1,2,3:電子裝置

12:基底層

121,20b,123:通孔結構

121a,202,142,242,123a,243:連接墊

121b,123b:導電柱

122:絕緣本體

14:第一重佈線結構

141,241:走線

161:第一電子單元

162:第二電子單元

18:保護層

20:連接組件

201:組件本體

20a:基板

20S1:下表面

20S2:上表面

22,26:導電墊

24:第二重佈線結構

28,34:載板

30,36:離型層

32:光阻圖案

38a:第一緩衝層

38b:第二緩衝層

A-A’:剖線

AM:對位標記

CE:連接電極

CL1,CL2,CL3:導電層

CL31:第一導電層

CL32:第二導電層

CL33:第三導電層

D:汲極

DL,IL1,IL2:絕緣層

DL1:第一絕緣層

DL2:第二絕緣層

E:電極

G:閘極

ML:金屬層

ND:法線方向

OP:開口

P:接墊

S:源極

S1:主動面

S2:背面

SEL:半導體層

SL:晶種層

TD:俯視方向

TH1,TH2,TH3,TH4:通孔

圖1所示為本揭露第一實施例的電子裝置的俯視示意圖。

圖2所示例如為圖1沿著剖線A-A’的剖視示意圖。

圖3所示為本揭露一實施例的連接組件的剖視示意圖。

圖4所示為本揭露另一實施例的連接組件的剖視示意圖。

圖5到圖8所示為本揭露第一實施例的電子裝置的製作方法在不同步驟中的剖視結構示意圖。

圖9所示為本揭露另一實施例形成導電柱與走線的示意圖。

圖10所示為本揭露第二實施例的電子裝置的剖視示意圖。

圖11所示為本揭露第二實施例的電子裝置的製作方法的示意圖。

圖12所示為本揭露第三實施例的電子裝置的剖視示意圖。

下文結合具體實施例和附圖對本揭露的內容進行詳細描述，且為了 使本揭露的內容更加清楚和易懂，下文各附圖為可能為簡化的示意圖，且其中的元件可能並非按比例繪製。並且，附圖中的各元件的數量與尺寸僅為示意，並非用於限制本揭露的範圍。

本揭露通篇說明書與所附的請求項中會使用某些詞彙來指稱特定元件。本領域技術人員應理解，電子設備製造商可能會以不同的名稱來指稱相同的元件，且本文並未意圖區分那些功能相同但名稱不同的元件。在下文說明書與請求項中，“含有”與“包括”等詞均為開放式詞語，因此應被解釋為“含有但不限定為...”之意。

說明書與請求項中所使用的序數例如“第一”、“第二”等之用詞，以修飾請求項之元件，其本身並不意含及代表所述請求元件有任何之前的序數，也不代表某一請求元件與另一請求元件的順序、或是製造方法上的順序，所述序數的使用僅用來使具有某命名的一請求元件得以和另一具有相同命名的請求元件能作出清楚區分。

以下實施例中所提到的方向用語，例如：上、下、左、右、前或後等，僅是參考附圖的方向。因此，使用的方向用語是用來說明並非用來限制本揭露。

此外，當元件或膜層被稱為在另一元件或另一膜層上或之上，或是被稱為與另一元件或另一膜層連接時，應被瞭解為所述的元件或膜層是直接位於另一元件或另一膜層上，或是直接與另一元件或膜層連接，也可以是兩者之間存在有其它的元件或膜層(非直接)。但相反地，當元件或膜層被稱為“直接”在 另一個元件或膜層“上”或“直接連接到”另一個元件或膜層時，則應被瞭解兩者之間不存在有插入的元件或膜層。此外，用語“電性連接”或“耦接”包含任何直接及間接的電性連接手段。

於文中，“約”、“實質上”、“大致”或“相同”的用語通常表示在一給定值的20%之內、10%之內、5%之內、3%之內、2%之內、1%之內、或0.5%之內的範圍。在此給定的數量為大約的數量，亦即在沒有特定說明“約”、“實質上”、“大致”或“相同”的情況下，仍可隱含“約”、“實質上”、“大致”或“相同”的含義。

應理解的是，以下所舉實施例可以在不脫離本揭露的精神下，可將多個不同實施例中的特徵進行替換、重組、混合以完成其它實施例。各實施例間特徵只要不違背發明精神或相衝突，均可任意混合搭配使用。

於本揭露中，長度、厚度、寬度、高度、距離與面積的量測方式可採用光學顯微鏡(optical microscope,OM)、電子顯微鏡(例如掃描電子顯微鏡(Scanning Electron Microscope,SEM))或其它方式量測而得，但不以此為限。

除非另外定義，在此使用的全部用語(包含技術及科學用語)具有與本揭露所屬技術領域的技術人員通常理解的相同涵義。能理解的是，這些用語例如在通常使用的字典中定義用語，應被解讀成具有與相關技術及本揭露的背景或上下文一致的意思，而不應以一理想化或過度正式的方式解讀，除非在本揭露實施例有特別定義。

本揭露的電子裝置可例如包括半導體裝置、封裝裝置、顯示裝置、 發光裝置、太陽能電池(solar cell)、感測裝置、觸控裝置(touch device)、拼接裝置(tiling device)、交通工具(vehicle)、高頻裝置或其他合適的電子裝置，但不以此為限。顯示裝置可例如應用於筆記型電腦、公共顯示器、拼接顯示器、車用顯示器、觸控顯示器、電視、監視器、智慧型手機、平板電腦、光源模組、照明設備或例如為應用於上述產品的電子裝置，但不以此為限。顯示裝置可例如包括發光二極體、螢光材料(fluorescent material)、磷光(phosphor)材料、其它合適的顯示介質、或前述之組合，但不以此為限。發光二極體可例如包括有機發光二極體(organic light emitting diode,OLED)、次毫米發光二極體(mini LED)、微毫米發光二極體(micro LED)或量子點發光二極體(quantum dot,QD，可例如為QLED、QDLED)或其它適合之材料或上述材料的任意排列組合，但不以此為限。發光裝置可例如包括背光模組或其他合適的發光模組。感測裝置可例如為用於偵測電容變化、光線、熱能或超聲波的感測裝置，但不以此為限。感測裝置可例如包括生物感測器(biosensor)、觸控感測器、指紋感測器、其他適合的感測器或上述類型的感測器的組合。高頻裝置可例如包括液晶天線、其它種類的天線或其他合適的高頻裝置，但不以此為限。拼接裝置可例如包括拼接顯示裝置或拼接天線裝置，但不以此為限。此外，電子裝置的外型可例如為矩形、圓形、多邊形、具有彎曲邊緣的形狀、曲面(curved)或其它適合的形狀。電子裝置可以具有驅動系統、控制系統、光源系統、層架系統...等周邊系統。電子裝置可包括電子單元，其中電子單元可包括被動元件與主動元件，例如電容、電阻、電感、二極體、電晶體、感測器等。須注意的是，本揭露的電子裝置可為上述裝置的各種組合，但不以此為限。

請參考圖1與圖2，圖1所示為本揭露第一實施例的電子裝置的俯視示意圖，圖2所示例如為圖1沿著剖線A-A’的剖面示意圖。如圖1與圖2所示，電子 裝置1可包括一基底層12、一第一重佈線結構14、一第一電子單元161、一第二電子單元162、一保護層18以及一連接組件20。基底層12可包括至少一通孔結構121。第一重佈線結構14可設置於基底層12上，且第一電子單元161與第二電子單元162可設置於第一重佈線結構14上。保護層18可圍繞第一電子單元161與第二電子單元162，且第一電子單元161與第二電子單元162透過第一重佈線結構14與通孔結構121電性連接連接組件20。需說明的是，透過保護層18圍繞第一電子單元161與第二電子單元162，可將第一電子單元161與第二電子單元162封裝在同一封裝模組中，從而可薄化或小型化電子裝置1，或可進一步降低第一電子單元161與第二電子單元162之間的訊號傳輸損耗。並且，由於第一電子單元161與第二電子單元162可電性連接同一連接組件20，使得電子裝置1能夠透過連接組件20提升可靠度或電子單元之間的電性連接品質、或實現電子單元之間的開關或控制，以達到例如訊號轉換、運算能力的強化及/或直流與交流的轉換的功能切換或功能強化效果。舉例而言，連接組件20可以是另外一個重佈線結構、主動元件、被動元件或電子單元，但不以此為限。主動元件可包括薄膜晶體管，被動元件可包括集成無源器件(Integrated passive devices,IPD)等，但不以此為限。

在圖1與圖2中，電子裝置1可包括多個第一電子單元161與多個第二電子單元162，且一個第一電子單元161與對應的一個第二電子單元162可以一對一的方式電性連接同一連接組件20，但不限於此。在一些實施例中，可有多個第一電子單元161與至少一個第二電子單元162電性連接同一連接組件20。例如，第一電子單元161與第二電子單元162可以二對一、三對一、四對一或二對二的方式進行電性連接。

需說明的是，在一些電子裝置1的應用中，例如車載、人工智慧、資 料庫邊緣運算或其他高階應用，由於需要複雜的功能，因此不允許電子裝置中的電子單元失效。在本實施例中，第二電子單元162可相同於第一電子單元161或與第一電子單元161具有相同功能。在此情況下，第二電子單元162可例如作為對應的第一電子單元161的冗餘(redundant)單元或備份單元，使得在第一電子單元161失效時，例如可透過連接組件20切換為使用第二電子單元162，以防電子裝置1失效。或者，第二電子單元162可作為功能強化單元，也就是當電子裝置1需產生最高效能時，可透過連接組件20同時開啟第一電子單元161與對應的第二電子單元162，以達到最大效能，而當電子裝置1需進行省電模式時，可透過連接組件20開啟第一電子單元161且關閉第二電子單元162，以達到節省功率損耗的效果。在一些實施例中，第二電子單元162與第一電子單元161也可具有不同的功能，使得電子裝置1能具有不同的功能。

在一些實施例中，第一電子單元161及/或第二電子單元162可例如為晶片(或晶粒)、晶圓級封裝(chip scale package,CSP)元件、電路元件或其他合適形式的元件。第一電子單元161及/或第二電子單元162可例如包括積體電路(integrated circuit,IC)、記憶體封裝單元、電容、感測元件、天線元件、光纖、電路元件、補償電路及/或其他合適的元件。在圖2中，第一電子單元161與第二電子單元162可分別具有彼此相對的主動面S1與背面S2，且可包括接墊P，設置於主動面S1，但不限於此。根據一些實施例，電子單元可進一步包括基板，詳細而言，電路或補償電路可以在基板上形成電路元件或補償電路元件。基板可以包括透明或不透明的有機材料或是無機材料，也可以包括硬質的材料或是可撓性的材料。有機材料例如可以包括聚醯亞胺(polyimide,PI)、聚碳酸(polycarbonate,PC)、聚對苯二甲酸乙二酯(polyethylene terephthalate,PET)、液晶高分子(LCP)、其他已知適合的材料或上述的組合，但是本揭露不限於此。無機 材料可以包括介電材料或是金屬材料，但是本揭露不限於此。硬質的材料可以例如包括玻璃、石英、藍寶石、陶瓷或是塑膠，或任何適合的材料。此處的“可撓性的材料”是指材料可以彎曲(curved)、彎折(bent)、折疊(fold)、捲曲(rolled)、撓曲(flexible)、拉伸(stretch)及/或其他類似的變形，來表示上述的至少一種可能的變形方式，可撓性的材料舉例可包括上述的有機材料的其中一種，但本揭露所指的可撓性的材料不限於上述所提及的材料，且“可撓性”也不限於上述的變形方式。

在圖2的實施例中，基底層12可圍繞連接組件20，進而可保護連接組件20。舉例來說，連接組件20可嵌設於基底層12中。在本文中，一元件“圍繞”另一元件可指在電子裝置1的俯視圖中，所述元件(例如連接組件20)的至少一部分可設置於所述另一元件(例如基底層12)內，且所述另一元件可進一步接觸所述元件的一側表面。在一些實施例中，連接組件20可設置於基底層12的凹槽中。當凹槽鄰近第一重佈線結構14時，第一電子單元161與對應的第二電子單元162也可透過第一重佈線結構14電性連接到連接組件20。

進一步來說，基底層12還可包括一絕緣本體122，且通孔結構121可貫穿絕緣本體122，用以將位於絕緣本體122的兩相對側的元件(例如第一重佈線結構14與下文的第二重佈線結構24)彼此電性連接。絕緣本體122的材料可例如包括石英、玻璃、環氧樹脂、環氧樹脂模塑化物(epoxy molding compound,EMC)、其它合適的封裝材料或前述的組合，但不以此為限。根據一些實施例，在一剖視示意圖中，通孔結構121的輪廓可包括柱狀、長方形、方形、梯形、倒梯形、或進一步具有階梯輪廓，但不以此為限。本實施例的通孔結構121可包括依序堆疊的一連接墊121a以及一導電柱121b，其中絕緣本體122可具有通孔TH1，位於 連接墊121a上，且導電柱121b設置於通孔TH1中，但不限於此。在一些實施例中，通孔結構121可不包括連接墊121a，因此導電柱121b可貫穿絕緣本體122，但不限於此。在一些實施例中，如圖6所示，當通孔結構121具有階梯輪廓時，導電柱121b可例如具有階梯輪廓，在此情況下，通孔TH1可透過至少兩次的圖案化製程形成，以避免因一次圖案化製程所導致的移除不完整，例如，通孔TH1的底部有絕緣本體122殘留，進而影響電性連接。圖案化製程可例如包括雷射鑽孔(laser drilling)、曝光顯影、蝕刻或其他合適的製程等。

在一些實施例中，電子裝置1可包括一緩衝層設置於基底層12與重佈線結構之間。也就是說，基底層12與第一重佈線結構14之間具有一第一緩衝層38a，及/或基底層12與第二重佈線結構24具有一第二緩衝層38b，例如圖10所示。緩衝層可平衡應力減緩電子裝置1的翹曲。緩衝層的熱膨脹係數可大於或等於1ppm/℃且小於或等於15ppm/℃。緩衝層可以包括氮化矽、氧化矽、氮氧化矽、氧化鋁、其他適合的絕緣材料、或前述之組合，但不限於此。緩衝層的厚度可以介於約500奈米(nanometer,nm)及約3000nm之間(500nm緩衝層的厚度3000nm)。

在一些實施例中，絕緣本體122可包括多個第一填充微粒，分布於其中，使得基底層12可具有支撐性，用以承載形成於其上的元件。第一填充微粒可例如包括二氧化矽或其他合適的材料。絕緣本體122的第一填充微粒的粒徑可例如為0.5微米(micrometer,μm)到10μm(即0.5μm第一填充微粒的粒徑10μm)，使得在絕緣本體122中形成通孔TH1時能夠形成品質良好的通孔TH1，但不限於此。

如圖2的實施例中，連接組件20可包括一組件本體201以及多個連接墊202，且組件本體201可設置於連接墊202與絕緣本體122之間，使得連接墊202可從基底層12的下側露出。連接組件20可例如包括IC、玻璃基板積體電路(glass IC)、IPD、天線元件、另一重佈線結構、被動元件或其他合適的元件。連接組件20的具體結構的示例可參照圖3或圖4及下文中的相關描述。

如圖2所示，第一重佈線結構14可包括至少兩導電層CL1以及至少一絕緣層IL1，且導電層CL1與絕緣層IL1可交替堆疊於基底層12上。導電層CL1與絕緣層IL1的堆疊方向可例如為電子裝置1的基底層12面對第一重佈線結構14的表面的法線方向ND，且法線方向ND可例如相反於電子裝置1的俯視方向(例如圖5的俯視方向TD)，但不限於此。絕緣層IL1可具有通孔TH2，導電層CL1可包括走線141，且不同導電層CL1的走線141可透過通孔TH2彼此電性連接，以形成多條線路。

在本實施例中，導電層CL1的數量與絕緣層IL1的數量可例如為多個，但不限於此。最靠近基底層12的導電層CL1可例如包括至少一條走線141，且走線141與通孔結構121的至少一部分可包括相同的材料。例如，走線141可與通孔結構121的至少一部分(例如導電柱121b)由同一導電層CL1所形成，但不限於此。

在本實施例的第一重佈線結構14中，最遠離基底層12的導電層CL1可包括多個連接墊142，用以與第一電子單元161及第二電子單元162電性連接。如圖2的左上放大部分所示，導電層CL1可例如包括依序堆疊的晶種層SL和金屬層ML。雖然圖2顯示連接墊142可包括晶種層SL和金屬層ML，但走線141也可包 括晶種層SL和金屬層ML。晶種層SL可例如包括鈦或其他合適的材料，但不限於此。金屬層ML可例如包括銅、鈦、鋁、鉬、鎳、上述任一種金屬的合金或上述任兩種金屬的組合，但不限於此。連接墊142可例如為凸塊下金屬層(under bump metal,UBM)。在圖2中，連接墊142可延伸到通孔TH2外的絕緣層IL1的上表面上，但不限於此。在一些實施例中，連接墊142可不延伸到通孔TH2外，例如類似圖2所示的連接墊242，但不限於此。

如圖2所示，電子裝置1還可包括至少一個導電墊22，設置於第一電子單元161與第一重佈線結構14之間，且第一電子單元161透過導電墊22電性連接第一重佈線結構14與第二電子單元162。在本實施例中，導電墊22的數量可例如為多個，且第一電子單元161與第二電子單元162的接墊P可透過導電墊22接合並電性連接到第一重佈線結構14中對應的連接墊142。導電墊22可例如包括焊球(solder ball)、焊接凸塊(solder bump)、錫、銀、鎳、金或其他導電材料。舉例而言，沿一垂直於俯視方向的方向，電子裝置1的導電墊22具有一直徑可大於或等於40μm且小於或等於200μm，但不以此為限。

保護層18可用於減少水氣對第一電子單元161與第二電子單元162的影響。在圖2的實施例中，保護層18可設置於第一電子單元161與第二電子單元162上，且可位於第一電子單元161與第一重佈線結構14之間和第二電子單元162與第一重佈線結構14之間，但不限於此。保護層18的材料可例如包括環氧樹脂、EMC、其它合適的封裝材料或前述的組合，但不以此為限。在一些實施例中，保護層18可延伸到第一重佈線結構14的側邊，並與其相接觸，但不以此為限。在一些實施例中，保護層18還可進一步延伸到基底層12的側邊，並與其相接觸，但不以此為限。在一些實施例中，保護層18可不設置於第一電子單元161與第二 電子單元162上，使得第一電子單元161與第二電子單元162的背面S2可露出(例如圖10所示)，以助於散熱及/或進行特定功能，例如發射及/或接收雷射、光線或電磁波、雷達偵測或其他合適的功能。

在一些實施例中，保護層18可包括多個第二填充微粒，分布於其中，使得保護層18可提供其圍繞或其下方的元件良好的保護。第二填充微粒可例如包括二氧化矽或其他合適的材料。保護層18的第二填充微粒的粒徑可例如為25μm到30μm(即25μm第二填充微粒的粒徑30μm)，及/或保護層18的固含量(solid content)可例如為75%到80%(即75%固含量80%)，使得保護層18可具有良好的剛性，以提供足夠的保護，但不限於此。保護層18的固含量可例如為第二填充微粒佔保護層18的比例。

如圖2所示，電子裝置1還可選擇性包括一第二重佈線結構24，設置於基底層12相反於第一重佈線結構14的另一側，其中第一重佈線結構14與第二重佈線結構24透過通孔結構121電性連接。第二重佈線結構24可例如包括至少一導電層CL2以及至少一絕緣層IL2，且導電層CL2與絕緣層IL2可交替堆疊於基底層12上。在本實施例中，導電層CL2的數量與絕緣層IL2的數量可例如為多個，但不限於此。絕緣層IL2可具有通孔TH3，且不同導電層CL2可透過通孔TH3彼此電性連接，以形成多條線路。位於相鄰絕緣層IL2之間的導電層CL2可包括走線241，且第二重佈線結構24最遠離基底層12的導電層CL2可包括連接墊242，用以與其他元件(例如電路板)電性連接。在圖2中，連接墊242可不延伸到通孔TH3外，但不限於此。在一些實施例中，連接墊242可延伸到通孔TH3外的絕緣層IL2的下表面上，但不限於此。在一些實施例中，在電子裝置1的俯視圖中，連接墊242可不重疊於第一電子單元161的側邊與第二電子單元162的側邊，以提升可靠 度。在一些實施例中，保護層18還可進一步與第二重佈線結構24面對基底層12的上表面相接觸。

如圖2所示，電子裝置1還可包括多個導電墊26，設置於第二重佈線結構24的連接墊242上，用以與其他元件接合並電性連接。導電墊26可例如相同或類似導電墊22，因此在此不贅述。導電墊26的直徑可大於或等於導電墊22的直徑，藉此可承受大電流或可靠度測試(例如：耐摔測試(drop test))，但不以此為限。

在本實施例中，連接組件20可透過第二重佈線結構24電性連接第一重佈線結構14，因此第一電子單元161的其中一個接墊P與對應的第二電子單元162的其中一個接墊P可透過第一重佈線結構14、通孔結構121與第二重佈線結構24電性連接連接組件20，但不限於此。第一電子單元161的另一個接墊P及/或第二電子單元162的另一個接墊P可電性連接接地訊號。舉例來說，至少一通孔結構121可電性連接接地訊號，例如可達到靜電防護的效果。

在一些實施例中，絕緣層IL1與絕緣層IL2可包括樹脂、感光型聚醯亞胺(photosensitive polyimide,PSPI)、PI、味之素積層膜(Ajinomoto build-up film,ABF)或其他合適的絕緣材料。導電層CL2可例如與導電層CL1包括相同的材料，例如可包括晶種層SL與金屬層ML，但不限於此。在一些實施例中，絕緣層IL1與絕緣層IL2的厚度可大於或等於5μm且小於或等於25μm，但不以此為限。

如圖1所示，電子裝置1還可包括多個對位標記AM，用以在與其他元件接合時對準預定的位置。對位標記AM可例如由圖2中的第一重佈線結構14中 的任一導電層CL1或第二重佈線結構24中的任一導電層CL2所形成，但不限於此。

請參考圖3，其所示為本揭露一實施例的連接組件的剖視示意圖。如圖3所示，連接組件20可例如包括IPD，且連接組件20可包括至少一導電層CL3以及至少一絕緣層DL，其中導電層CL3與絕緣層DL可形成至少一被動元件。在本實施例中，連接組件20可包括一基板20a、多個導電層CL3以及多個絕緣層DL，且導電層CL3與絕緣層DL可依序交替形成於基板20a的下表面20S1上。每個導電層CL3可包括至少一電極E。且兩個導電層CL3的電極E可例如在垂直於下表面20S1的法線方向ND上彼此重疊，使得電極E與其間的絕緣層DL可例如形成電容。進一步來說，絕緣層DL可具有通孔TH4，且通孔TH4中可設置有通孔結構20b，使得電極E可透過通孔結構20b電性連接到最遠離基板20a的導電層CL3，但不限於此。在本實施例中，最遠離基板20a的導電層CL3可包括連接墊202，用以與第一重佈線結構14或第二重佈線結構24電性連接。在一實施例中，連接組件20可以連接墊202朝下的方式設置於基底層12中，如圖2所示，但不限於此。本揭露的導電層CL3與通孔結構20b的佈局結構不以圖3為限，可依據需求做調整。在一些實施例中，電極E可例如具有線圈結構，而可形成電感，但不限於此。在一些實施例中，當連接組件20可直接形成於基底層12上時，如圖10或圖12所示，連接組件20可不包括基板20a。在此情況下，連接組件20也可不包括連接墊202。

如圖3所示，在一些實施例中，基板20a相反於下表面20S1的上表面20S2與側面鄰接的角落可具有圓角，以降低因熱膨脹係數的不匹配所產生的破裂，但不限於此。

在一些實施例中，基板20a可為具有支撐性的基板，例如包括玻璃基板、塑膠基板或其他合適的基材。塑膠基板例如包括PI或其他合適的塑膠材料。導電層CL3可例如包括鈦、鋁、鉬、銅或上述至少兩者的堆疊或組合。絕緣層DL可包括無機材料，例如包括氧化矽、氮化矽、氮氧化矽或其他合適的材料。根據一些實施例，絕緣層DL的厚度可大於或等於0.5μm且小於或等於5μm，但不以此為限。

請參考圖4，其所示為本揭露另一實施例的連接組件的剖視示意圖。如圖4所示，連接組件20可例如為玻璃基板積體電路。在本實施例中，連接組件20可例如包括薄膜電晶體。具體來說，連接組件20可包括基板20a、多個導電層、多個絕緣層與半導體層SEL，用以形成至少一個薄膜電晶體。圖4以單一薄膜電晶體示例，但不限於此。舉例來說，導電層可包括第一導電層CL31、第二導電層CL32與第三導電層CL33，且絕緣層可包括第一絕緣層DL1與第二絕緣層DL2。第一導電層CL31可包括閘極G，形成於基板20a的下表面20S1上，且第一絕緣層DL1設置於第一導電層CL31下，並作為閘極絕緣層。半導體層SEL可設置於第一絕緣層DL1下，且第二導電層CL32可設置於第一絕緣層DL1與半導體層SEL下，並包括彼此分隔開的源極S、汲極D與連接電極CE，其中源極S與汲極D分別設置於半導體層SEL的兩側，且連接電極CE透過第一絕緣層DL1的通孔與閘極G電性連接。第二絕緣層DL2設置於第一絕緣層DL1、第二導電層CL32與半導體層SEL下，且第三導電層CL33可包括連接墊202，分別透過第二絕緣層DL2的通孔與源極S、汲極D和連接電極CE電性連接。在本實施例中，半導體層SEL可包括非晶矽、多晶矽或氧化物半導體。圖4的基板20a、導電層與絕緣層的材料可參照圖3的描述，在此不多贅述。圖4的基板20a可相同或類似圖3的基板20a， 而可選擇性具有圓角的角落，在此不贅述。在一些實施例中，圖4的連接組件20也可不包括基板20a。在此情況下，連接組件20也可不包括連接墊202。本揭露的薄膜電晶體的種類不以圖4為限，且導電層的佈局結構可依據需求做調整。

下文將進一步詳述本實施例的電子裝置1的製作方法。請參考圖5到圖8且一併參考圖2，圖5到圖8所示為本揭露第一實施例的電子裝置的製作方法在不同步驟中的剖視結構示意圖。本實施例的電子裝置1的製作方法可包括下述的步驟。如圖5所示，首先提供一載板28，用以承載後續步驟所形成的元件。載板28可例如包括硬質載板。硬質載板可例如為晶圓、面板、複合材基板、鋼板、玻璃基板或其他合適的載板。然後，於載板28上形成離型層30。離型層30可用以將載板28與形成於離型層30上的元件分離。離型層30的分離方式可例如包括光解離(photo dissociation)、雷射剝離(laser lift off)、熱解離(thermal releasing)或其他合適的方式。載板28的材料可依據離型層30的分離方式做調整。離型層30可例如包括聚乙烯(polyethene,PE)離型膜、PET離型膜、定向聚丙烯(oriented polypropylene,OPP)離型膜、複合離型膜(即基材可由兩種或兩種以上的材質複合而成)等，但不限於此。

如圖6所示，接著於載板28上形成基底層12。形成基底層12的步驟將進一步說明於下文中。如圖5所示，可先於離型層30上形成至少一個連接墊121a。於本實施例中，連接墊121a的數量為多個，且連接墊121a可彼此分隔，以使連接墊121a可用於電連接不同的訊號，但不限於此。具體來說，形成連接墊121a的方式可例如透過在離型層30上全面形成導電層(圖未示)，然後對導電層進行例如微影與蝕刻等圖案化製程而形成。本實施例的連接墊121a可例如包括金屬材料，例如為鐵、鋁、銅或複合金屬材料，以助於降低訊號傳遞的阻抗。

然後，於離型層30上形成至少一連接組件20。圖5的連接組件20以晶片的形式為例，且可例如包括組件本體201以及多個連接墊202，但不限於此。連接墊202可用於將組件本體201中的元件與連接組件20外的其他元件電性連接。形成連接組件20的方式可例如以連接組件20的連接墊202面朝下的方式將連接組件20設置於載板28上，但不限於此。並且，沿著垂直載板28上表面的俯視方向TD觀看，連接組件20可與連接墊121a彼此錯開設置。

在形成連接墊121a與連接組件20之後，可於連接墊121a、連接組件20與載板28上形成絕緣本體122。接著，對絕緣本體122進行圖案化製程，以於絕緣本體122中形成多個通孔TH1，其中通孔TH1分別曝露出對應的連接墊121a。形成絕緣本體122的方式可例如包括模塑(molding)製程或其他合適的製程。在一些實施例中，通孔TH1可例如透過至少兩次的圖案化製程形成，而具有階梯輪廓，以避免因一次圖案化製程所導致的移除不完整。

如圖6所示，在本實施例中，在形成絕緣本體122之後，可於絕緣本體122上形成具有至少一個開口OP的光阻圖案32，使得開口OP可對應通孔TH1設置。開口OP與通孔TH1可例如以一對一或一對多的方式設置。形成光阻圖案32的方式可例如包括微影製程或其他合適的製程。光阻圖案32可例如包括乾膜光阻或其他合適的光阻材料。隨後，於絕緣本體122的通孔TH1中形成導電柱121b，以形成基底層12與其通孔結構121，以及於絕緣本體122上形成走線141。在本實施例中，導電柱121b與走線141可透過同一製程或由同一導電層CL1所形成，但不限於此。在本實施例中，導電柱121b可填滿通孔TH1，但不限於此。

本實施例形成導電柱121b與走線141的方式可包括下面步驟。首先，可於絕緣本體122及通孔TH1曝露出的連接墊121a上形成晶種層SL。形成晶種層SL的方式可例如包括沉積製程或其他合適的製程。在一些實施例中，晶種層SL可與通孔TH1表面共形，而具有階梯輪廓，但不限於此。然後，於通孔TH1外的晶種層SL上形成光阻圖案32，且開口OP曝露出部分晶種層SL。接著，於曝露出的晶種層SL上形成金屬層ML。形成金屬層ML的方式可例如包括電鍍(electroplating)製程或其他合適的製程。隨後，移除光阻圖案32，曝露出部分的晶種層SL。接著，移除曝露出的晶種層SL，以形成導電柱121b與走線141。

本揭露形成導電柱121b與走線141的方式不以上述為限。請參考圖9，其所示為本揭露另一實施例形成導電柱與走線的示意圖。如圖9所示，在形成絕緣本體122之後，可直接於絕緣本體122上以及通孔TH1中形成導電層CL1，然後圖案化導電層CL1。例如，於絕緣本體122上以及通孔TH1中的連接墊121a上共形地形成晶種層(如圖6的晶種層SL)，接著於晶種層上形成金屬層ML。隨後，於導電層CL1上形成光阻圖案32，並透過蝕刻製程，移除被光阻圖案32的開口OP曝露出的導電層CL1，從而形成導電柱121b與走線141。

如圖7所示，在形成基底層12之後，於基底層12上形成第一重佈線結構14。形成第一重佈線結構14的方式可例如包括在形成上述導電層CL1之後，交替形成具有通孔TH2的多層絕緣層IL1以及多層其他導電層CL1，但不限於此。絕緣層IL1與其他導電層CL1的數量可依實際需求做調整。形成絕緣層IL1的方式可例如包括塗佈製程並搭配微影製程、曝光與顯影製程或雷射鑽孔製程等，但不以此為限。形成其他導電層CL1的方式可參考上述形成導電柱121b與走線141的方式，因此在此不贅述。

然後，於第一重佈線結構14上設置第一電子單元161與第二電子單元162。具體來說，第一電子單元161與第二電子單元162可以接墊P面對第一重佈線結構14的方式透過導電墊22接合並電性連接於第一重佈線結構14的連接墊142上。設置第一電子單元161與第二電子單元162的方式可例如包括覆晶接合(flip-chip bonding)製程或其他合適的製程。需說明的是，由於第一電子單元161與第二電子單元162可於形成基底層12與第一重佈線結構14之後設置，因此在形成基底層12與第一重佈線結構14時其中的線路不需考量第一電子單元161與第二電子單元162的位移而進行位移補償，從而可提升製作效率及/或良率。

接著，於第一重佈線結構14上形成保護層18，使得保護層18可至少圍繞第一電子單元161和第二電子單元162，以提供保護的效果。在本實施例中，保護層18可形成於第一電子單元161與第二電子單元162相反於第一重佈線結構14的另一側(也就是第一電子單元161與第二電子單元162的背面S2)上，但不限於此。並且，保護層18可延伸到第一重佈線結構14的側邊以及基底層12的側邊，但不限於此。

在一些實施例中，於形成保護層18之後，可選擇性薄化保護層18，以曝露出第一電子單元161與第二電子單元162的背面S2，例如圖11所示。薄化保護層18的方式可例如包括化學機械研磨(chemical mechanical polishing,CMP)、機械研磨(mechanical grinding)製程或其他合適的製程。

如圖8所示，在形成保護層18之後，可移除離型層30與載板28。然後，將形成有第一重佈線結構14、第一電子單元161、第二電子單元162與保護層18 的基底層12上下翻轉，以曝露出連接墊121a與連接組件20。並且，可以第一電子單元161與第二電子單元162的背面S2朝下的方式將基底層12設置於另一載板34上。在將基底層12設置於載板34上之前，載板34上可形成有離型層36，用以將保護層18黏貼並固定於載板34上，並在完成電子裝置1的製作後用以將電子裝置1從載板34上分離。離型層36可例如相同或不同於離型層30。接著，於基底層12相反於第一重佈線結構14的另一側上形成第二重佈線結構24。形成第二重佈線結構24的方式可包括交替形成多層絕緣層IL2以及多層導電層CL2，但不限於此。由於形成絕緣層IL2與形成導電層CL2的方式可例如分別相同或類似於形成絕緣層IL1與形成導電層CL1的方式，因此可參照上文，且在此不贅述。

如圖8所示，在形成第二重佈線結構24之後，可於第二重佈線結構24的連接墊242上形成多個導電墊26。形成導電墊26的方式可例如包括植球(ball mounting)、電鍍、印刷(printing)或其他合適的製程。接著，如圖2所示，移除載板34與離型層36，從而可形成本實施例的電子裝置1。在一些實施例中，形成導電墊26的步驟也可於移除載板34與離型層36之後進行，但不限於此。

在一些實施例中，在移除載板34與離型層36之後，可選擇性進行切割製程，但不限於此。在此情況下，電子裝置1的保護層18不設置於基底層12的側邊及/或不設置於第一重佈線結構14的側邊。

電子裝置及其製作方法並不以上述實施例為限，可具有不同的實施例。為簡化說明，下文中不同的實施例將使用與上述實施例相同標號標註相同元件。為清楚說明不同的實施例，下文將針對不同的實施例之間的差異描述，且不再對重覆部分作贅述。

請參考圖10，其所示為本揭露第二實施例的電子裝置的剖視示意圖。如圖10所示，在本實施例的電子裝置2中，連接組件20可設置在第一重佈線結構14中。舉例來說，連接組件20可設置於基底層12上並與絕緣本體122相接觸，但不限於此。在此情況下，基底層12還可包括通孔結構123，貫穿絕緣本體122，並用以將連接組件20電性連接到第二重佈線結構24。通孔結構123可包括連接墊123a與導電柱123b，且導電柱123b可設置於連接墊123a與第一重佈線結構14之間。在本實施例中，第一電子單元161與對應的第二電子單元162可透過第一重佈線結構14、通孔結構121、第二重佈線結構24以及通孔結構123電性連接到連接組件20，但不限於此。在一些實施例中，第一電子單元161與對應的第二電子單元162也可透過第一重佈線結構14電性連接到連接組件20。

在圖10的實施例中，連接組件20可不包括連接墊(如圖2、圖3或圖4所示的連接墊202)。換言之，連接組件20的組件本體201可直接形成於基底層12上，從而可降低連接組件20的厚度，但不限於此。組件本體201可例如參照圖3或圖4所示的組件本體201，在此不多贅述。在一些實施例中，圖10的連接組件20可不包括圖3或圖4所示的基板20a。在一些實施例中，圖10的連接組件20可形成於第一重佈線結構14中。或者，圖10的連接組件20可包括圖2、圖3或圖4所示的連接墊202，但不限於此。

在一些實施例中，如圖10所示，電子裝置2可選擇性包括第一緩衝層38a及/或第二緩衝層38b，用以減緩電子裝置2的翹曲，其中第一緩衝層38a設置於基底層12與第一重佈線結構之間，第二緩衝層38b設置於基底層12與第二重佈線結構24之間。第一緩衝層38a可例如於形成通孔TH1的步驟之前形成於絕緣本 體122上，因此通孔TH1可貫穿第一緩衝層38a。第二緩衝層38b可例如於形成第二重佈線結構24之前形成於基底層12相反於第一重佈線結構14的另一側上，因此第二重佈線結構24的通孔(如圖2所示的通孔TH3)可貫穿第二緩衝層38b，使得走線241可與對應的通孔結構121電性連接。

如圖10所示，在本實施例中，保護層18可不設置於第一電子單元161與第二電子單元162上，使得第一電子單元161與第二電子單元162的背面S2可露出，以助於散熱及/或進行特定功能，但不限於此。在一些實施例中，圖10的保護層18也可設置於第一電子單元161與第二電子單元162的背面S2上，但不限於此。圖10的電子裝置2的其他部分可參照上述實施例，在此不再贅述。

請參考圖11，且一併參考圖10。圖11所示為本揭露第二實施例的電子裝置的製作方法的示意圖。如圖11所示，在本實施例的電子裝置2的製作方法中，形成第一重佈線結構14的步驟可包括於第一重佈線結構14中形成連接組件20。在本實施例中，可於形成基底層12之後，於基底層12上形成連接組件20。舉例來說，形成連接墊121a的步驟還可包括於載板28上形成連接墊123a。對絕緣本體122進行圖案化製程的步驟還可包括於絕緣本體122中形成多個通孔TH5，分別曝露出連接墊123a。形成導電柱121b的步驟可包括於通孔TH5中分別形成多個導電柱123b。在形成導電柱123b之後，可於導電柱123b與絕緣本體122上形成連接組件20。然後，在基底層12上形成第一重佈線結構14。形成第一重佈線結構14的絕緣層IL1與導電層CL1的方式可與上述實施例相同或類似，因此在此不多贅述。

如圖11所示，在形成保護層18的步驟與移除載板28的步驟之間，可 選擇性薄化保護層18，以曝露出第一電子單元161與第二電子單元162的背面S2，但不限於此。在一些實施例中，圖11的保護層18也可不被薄化。本實施例的電子裝置2的製作方法的其他步驟可相同或類似於上述實施例，因此在此不贅述。

請參考圖12，其所示為本揭露第三實施例的電子裝置的剖視示意圖。如圖12所示，在本實施例的電子裝置3中，連接組件20可設置在第二重佈線結構24中。舉例來說，連接組件20可設置於基底層12相反於第一重佈線結構14的另一側上，並與基底層12相接觸，但不限於此。在一些實施例中，連接組件20可不與基底層12相接觸。連接組件20可例如相同或類似於圖2、圖3、圖4或圖10所示的連接組件20，且可參照上文，因此在此不再贅述。圖12的電子裝置3的其他部分可參照上述實施例，在此不再贅述。在一些實施例中，如圖12所示，通孔結構121可不包括連接墊121a，而是第二重佈線結構24可包括連接墊243，設置於基底層12相反於第一重佈線結構14的表面上，且連接墊243可與對應的通孔結構121電性連接。舉例來說，通孔結構121可貫穿絕緣本體122，而由導電柱121b所形成，但不限於此。

在本實施例的電子裝置3的製作方法中，形成第二重佈線結構24的步驟可包括於第二重佈線結構24中形成連接組件20。舉例來說，可於移除載板與離型層(如圖7所示的載板28與離型層30)的步驟之後，於基底層12相反於第一重佈線結構14的另一側上形成連接組件20，然後形成第二重佈線結構24，但不限於此。

綜上所述，在本揭露的電子裝置中，透過保護層圍繞第一電子單元 與第二電子單元，可將第一電子單元與第二電子單元封裝在同一電子裝置中，從而可薄化或小型化電子裝置。另外，在本揭露的電子裝置的製作方法中，由於設置第一電子單元與第二電子單元的步驟是於形成基底層與第一重佈線結構之後進行，因此基底層與第一重佈線結構中的線路可不需因第一電子單元與第二電子單元的位移而考量位移補償，從而可提升製作效率及/或良率。

以上所述僅為本揭露之實施例，凡依本揭露申請專利範圍所做之均等變化與修飾，皆應屬本揭露之涵蓋範圍。

1:電子裝置 161:第一電子單元 162:第二電子單元 18:保護層 A-A’:剖線 AM:對位標記 ND:法線方向

Claims (8)

1. 一種電子裝置，包括： 一基底層，包括至少一通孔結構； 一第一重佈線結構，設置於該基底層上； 一第一電子單元與一第二電子單元，設置於該第一重佈線結構上； 一第二重佈線結構，設置於該基底層相反於該第一重佈線結構的另一側，其中該第一重佈線結構與該第二重佈線結構透過該至少一通孔結構電性連接； 一保護層，圍繞該第一電子單元與該第二電子單元；以及 一連接組件，其中該第一電子單元與該第二電子單元透過該第一重佈線結構與該至少一通孔結構電性連接該連接組件，且該連接組件透過該第二重佈線結構電性連接該第一重佈線結構。
2. 如請求項1所述的電子裝置，還包括至少一導電墊，設置在該第一電子單元與該第一重佈線結構之間，且該第一電子單元透過該至少一導電墊電性連接該第一重佈線結構與該第二電子單元。
3. 如請求項1所述的電子裝置，其中該至少一通孔結構電性連接一接地訊號。
4. 如請求項1所述的電子裝置，其中該連接組件設置在該第二重佈線結構中。
5. 如請求項1所述的電子裝置，其中該連接組件設置在該第一重佈線結構中。
6. 如請求項1所述的電子裝置，其中該連接組件包括一薄膜電晶體。
7. 一種電子裝置的製作方法，包括： 於一載板上形成一基底層，其中該基底層具有至少一通孔結構； 於該基底層上形成一第一重佈線結構； 於該第一重佈線結構上設置一第一電子單元與一第二電子單元； 於該基底層相反於該第一重佈線結構的另一側形成一第二重佈線結構，其中該第一重佈線結構與該第二重佈線結構透過該至少一通孔結構電性連接； 於該第一重佈線結構上形成一保護層，其中該保護層圍繞該第一電子單元與該第二電子單元；以及 移除該載板，其中該製作方法還包括形成一連接組件，且該第一電子單元與該第二電子單元透過該第一重佈線結構與該至少一通孔結構電性連接該連接組件，且該連接組件透過該第二重佈線結構電性連接該第一重佈線結構。
8. 如請求項7所述的電子裝置的製作方法，其中形成該基底層包括於該載板上形成一絕緣本體以及於該絕緣本體中形成該至少一通孔結構，且該連接組件於形成該絕緣本體之前設置於該載板上。