TWI896115B - 影像感測器及其製造方法 - Google Patents
影像感測器及其製造方法Info
- Publication number
- TWI896115B TWI896115B TW113116607A TW113116607A TWI896115B TW I896115 B TWI896115 B TW I896115B TW 113116607 A TW113116607 A TW 113116607A TW 113116607 A TW113116607 A TW 113116607A TW I896115 B TWI896115 B TW I896115B
- Authority
- TW
- Taiwan
- Prior art keywords
- isolation structure
- depth
- substrate
- partial
- full
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
- H10F39/014—Manufacture or treatment of image sensors covered by group H10F39/12 of CMOS image sensors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/199—Back-illuminated image sensors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
- H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
- H10F39/807—Pixel isolation structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
- H10F39/811—Interconnections
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
本揭露內容的各種實施例是針對一種包括設置於基底內的多個光偵測器的半導體裝置,其中基底具有與背面相對的正面。所述半導體裝置包括設置於基底中的浮置擴散節點,其中多個光偵測器設置於浮置擴散節點周圍。溝渠隔離結構設置於基底內且側向圍繞多個光偵測器。溝渠隔離結構包括設置於基底中並具有第一深度的第一隔離結構,其中第一隔離結構設置於相鄰的光偵測器之間且相對於浮置擴散節點側向偏移。溝渠隔離結構包括從基底的背面往浮置擴散節點延伸的第二隔離結構,其中第二隔離結構位於浮置擴散節點的正上方且具有小於第一深度的第二深度。
Description
本發明的實施例是有關於一種影像感測器及其製造方法。
影像感測器是被配置為將入射光(例如,光子)轉換成電訊號的固態裝置。然後電訊號被提供給處理器,處理器可以將電訊號轉換成可以由使用者儲存及/或查看的資料。具有影像感測器的整合晶片(Integrated chip,IC)廣泛用於現代電子設備,例如手機、安全攝影機、醫療設備等。
本公開的一態樣提供一種半導體裝置。所述半導體裝置包括設置於基底內的多個光偵測器,其中基底具有與背面相對的正面。所述半導體裝置還包括設置於基底中的浮置擴散節點,其中多個光偵測器設置於浮置擴散節點周圍。所述半導體裝置還包括設置於基底內且側向圍繞多個光偵測器的溝渠隔離結構。溝渠隔離結構包括設置於基底中並具有第一深度的第一隔離結構以及從基底的背面往浮置擴散節點延伸的第二隔離結構。第一隔離結構設置於相鄰的光偵測器之間且相對於浮置擴散節點側向偏移。第
二隔離結構位於浮置擴散節點的正上方且具有小於第一深度的第二深度。
本公開的另一態樣提供一種影像感測器。所述影像感測器包括設置於基底的前側表面上的互連結構,其中基底具有與前側表面相對的後側表面。所述影像感測器還包括設置於基底內的多個光偵測器。所述影像感測器還包括設置於多個光偵測器之間的基底內的部分深度隔離結構,其中部分深度隔離結構從基底的後側表面往互連結構延伸,且其中部分深度隔離結構具有在基底的前側表面上方的底表面。所述影像感測器還包括設置於多個光偵測器之間的基底內的全深度隔離結構,其中全深度隔離結構延伸穿過基底的整個厚度,且其中全深度隔離結構及部分深度隔離結構至少一起形成溝渠隔離結構的線性網格段。
本公開的又一態樣提供一種形成影像感測器的方法。所述方法包括形成光偵測器於基底內,其中基底具有與前側表面相對的後側表面。所述方法還包括圖案化基底的前側表面以形成穿過基底的全深度隔離結構開口,其中全深度隔離結構開口圍繞光偵測器的第一部分。所述方法還包括形成全深度隔離結構於全深度隔離結構開口內。所述方法還包括圖案化基底的後側表面以形成圍繞光偵測器的第二部分的部分深度隔離結構開口,其中部分深度隔離結構開口具有位於基底的前側表面上方的底表面,且其中部分深度隔離結構開口形成於全深度隔離結構的相對邊緣之間。所述方法還包括形成部分深度隔離結構於部分深度隔離結構開口內。
100,400,600,700,1000:影像感測器
102:互連結構
103:畫素感測器
103a:第一畫素感測器
104:基底
104b:後側表面
104f:前側表面
104h:高度
104i:初始基底高度
106:互連介電結構
108:導電金屬線
110:導通孔
112:畫素裝置
114:閘介電層
116:閘極
118:第二溝渠填充層
120:第二襯裡
122:光偵測器
122a:第一光偵測器
124:淺阱區
126:浮置擴散節點
128:深阱區
130:溝渠隔離結構
132:全深度隔離結構
134:部分深度隔離結構
136:第一溝渠填充層
138:第一襯裡
140:上介電層
142:導電網格結構
144:介電網格結構
146:濾光器
148:微透鏡
300,1300,1500,1800,2500,2800,3100,4400,4600,4800:俯視圖
302:線性網格段
402:接片結構
702:介電襯
1002:襯裡
1100,1200,1400,1600,1700,1900-2400,2600,2700,2900,3000,3200-4000,4300,4500,4700:剖視圖
1202:全深度隔離開口
1204:深度
1402:第一襯層
2302,3602:第一部分深度隔離開口
2602,3702:第二部分深度隔離開口
3402:犧牲介電結構
3502:介電襯層
3504:阻擋層
3506:中間層
3508:光阻
3510:開口
3512:多層介電結構
3802:部分基底
3902:溝渠填充層
4100,4200:方法
4102-4120,4202-4214:動作
A-A’,B-B’,C-C’,D-D’:線
T1:厚度
W1:第一寬度
W2:第二寬度
d1:第一深度
d2:第二深度
當結合附圖閱讀時,可以從以下詳細描述中最好地理解本揭露內容的各個方面。需要說明的是,按照行業標準慣例,各種部件並未按比例繪製。事實上,為了論述的清楚起見,各種部件的尺寸可以任意增大或減小。
圖1至圖3示出具有包括部分深度隔離結構及全深度隔離結構的溝渠隔離結構的影像感測器的一些實施例的各種視圖。
圖4示出具有全深度隔離結構的影像感測器的一些實施例的俯視圖,其中全深度隔離結構包括圍繞部分深度隔離結構的接片結構。
圖5示出圖4的影像感測器的一些實施例的剖視圖。
圖6示出具有楔形部分深度隔離結構的影像感測器的一些實施例的剖視圖。
圖7、圖8及圖9示出具有延伸進入基底的後側表面的溝渠隔離結構的影像感測器的一些實施例。
圖10示出影像感測器的俯視圖,其中影像感測器具有包括部分深度隔離結構及全深度隔離結構的溝渠隔離結構。
圖11至圖33示出形成具有溝渠隔離結構的影像感測器的方法的一些實施例的各種視圖,其中溝渠隔離結構具有深度不同的全深度隔離結構及部分深度隔離結構。
圖34至圖40示出形成包括溝渠隔離結構的影像感測器的方法的一些其他實施例的各種剖視圖,其中溝渠隔離結構具有深度不同的全深度隔離結構及部分深度隔離結構。
圖41及圖42示出形成具有隔離結構的影像感測器的方法的
一些實施例的流程圖,其中隔離結構具有深度不同的全深度隔離結構及部分深度隔離結構。
圖43至圖48示出形成具有溝渠隔離結構的影像感測器的方法的一些實施例的各種視圖,其中溝渠隔離結構具有帶有一或多個接片結構的全深度隔離結構。
以下揭露內容提供用於實施所提供標的物的不同特徵的許多不同實施例或實例。下文闡述組件及佈置的具體實例以簡化本揭露內容。當然,這些僅是實例且不旨在進行限制。舉例而言,在以下說明中將第一部件形成於第二部件之上或第二部件上可包括其中第一部件與第二部件被形成為直接接觸的實施例,且也可包括其中第一部件與第二部件之間可形成有附加部件進而使得所述第一部件與所述第二部件可不直接接觸的實施例。另外,本揭露內容可能在各種實例中重複使用參考編號及/或字母。此種重複使用是出於簡潔及清晰的目的,而並非自身指示所論述的各種實施例及/或配置之間的關係。
影像感測器(例如,半導體影像感測器(CIS))可以包括設置於基底上的多個畫素感測器。畫素感測器包括被配置為將來自輻射源(例如,光、紅外線輻射、X射線等)的能量轉換成電流的光偵測器。為了縮小影像感測器的尺寸,畫素感測器具有共享畫素佈局,其中多個光偵測器共享設置於多個光偵測器的交會點的浮置擴散節點。然而,隨著影像感測器的尺寸縮小,光偵測器彼此距離更近,這會增加畫素感測器之間的串擾及雜訊。為了減少雜
訊,通過一或多個隔離結構來將光偵測器彼此分離,一或多個隔離結構被配置來減少光偵測器之間的電串擾或光子串擾。在某些方面,一或多個隔離結構是從包含光偵測器及浮置擴散節點的基底的背面或正面中的一者或多者形成。
舉例而言,可以在浮置擴散節點上方形成部分深度溝渠隔離(partial deep trench isolation,P-DTI)結構,而且可以穿過基底形成圍繞浮置擴散節點且位於相鄰的光偵測器之間的全深度溝渠隔離(full deep trench isolation,F-DTI)結構。P-DTI結構及F-DTI結構可以從基底的背面或正面形成。然而,在同一基底上處理P-DTI結構及F-DTI結構需要對多個參數進行精確控制。值得注意的是,確保其中形成P-DTI結構及F-DTI結構的溝渠的精確對準至關重要。溝渠未對準會導致隔離無效,從而增加電子雜訊並降低影像感測器的性能。此外,隨著影像感測器中畫素尺寸的縮小,控制這些溝渠的深度及輪廓也變得非常複雜。影像小型化加劇了製造挑戰,因為誤差的空間餘裕減小,其中小的未對準就會對影像感測器的性能產生明顯的負面影響。因此,開發影像感測器及相關的方法來可靠、準確地製造這些隔離結構對於推進影像感測器技術非常重要,尤其是在小畫素尺寸的情況下。
本揭露內容的各個方面是針對一種包括多深度溝渠隔離結構的影像感測器,其中多深度溝渠隔離結構具有在基底內的部分深度隔離結構及全深度隔離結構。影像感測器可以包括設置於基底上的多個畫素感測器。畫素感測器分別包括設置於基底內且被多深度隔離網格圍繞的多個光偵測器。畫素感測器各自具有共享的畫素佈局,使得浮置擴散節點設置於多個光偵測器的交會點
(crossroad)或中心處。部分深度隔離結構佈置在光偵測器的交會點處的浮置擴散節點上方。全深度隔離結構在偏離部分深度隔離結構的外圍處圍繞光偵測器,而且具有第一深度。部分深度隔離結構具有小於第一深度的第二深度。在一些實施例中,第一深度等於或大於基底的全深度(full depth,即,整個厚度或高度),而第二深度小於基底的全深度。部分深度隔離結構減少來自浮置擴散節點的洩漏,並通過在基底內提供容納浮置擴散節點的空間來促使每個畫素感測器具有共享的畫素佈局。此外,橫跨基底的整個深度的全深度隔離結構有利於相鄰的光偵測器及鄰近的畫素感測器之間具有更佳的電隔離及光學隔離。部分深度隔離結構及全深度隔離結構的佈置形成了有效隔離光偵測器的網格,從而減少影像感測器中的串擾及雜訊。因此,影像感測器的整體性能得到提高。
在本文論述的一些範例中,包括全深度隔離結構及部分深度隔離結構的多深度溝渠隔離結構根據兩步驟製程形成。首先,鄰近浮置擴散節點在光偵測器之間形成從基底的正面延伸的全深度隔離結構。其次,在浮置擴散節點之上在全深度隔離結構的側壁之間形成從基底的背面延伸的部分深度隔離結構。部分深度隔離結構通過初始蝕刻及隨後的延伸蝕刻來形成。根據罩幕及初始蝕刻,在全深度隔離結構的側壁之間從基底的後側表面形成部分深度隔離開口。由於罩幕形成在基底的後側表面上可能具有對準或配準誤差(alignment or registration error),因此可以將受控延伸蝕刻應用於部分深度隔離開口,以將部分深度隔離開口延伸至全深度隔離結構的側壁,而不會過度蝕刻至基底的其他區域中。隨後填充部分深度隔離開口以形成部分深度隔離結構。因此,部分深度
隔離開口形成為具有可包容製造製程期間的未對準的受控輪廓。
由此產生的多深度溝渠隔離結構在基底中提供用於容納浮置擴散節點的空間的同時還增強了影像感測器的電隔離及光學隔離。此外,還達成了具有深度及輪廓控制的正面及背面基底處理,以實現多深度溝渠隔離結構的設計靈活性。
圖1至圖3示出包括溝渠隔離結構130的影像感測器100的一些實施例的各種視圖,溝渠隔離結構130具有全深度隔離結構132及部分深度隔離結構134。圖1示出沿圖3的線A-A’截取的影像感測器100的一些實施例的剖視圖。圖2示出沿圖3的線B-B’截取的影像感測器100的一些實施例的剖視圖。圖3示出影像感測器100的一些實施例的俯視圖。
現在同時參考圖1至圖3,影像感測器100具有在基底104上的多個畫素感測器103。互連結構102沿著基底104的前側表面104f設置。在一些實施例中,基底104包括半導體主體(例如,塊體矽(bulk silicon))及/或具有第一摻雜類型(例如,p型)。互連結構102包括互連介電結構106、多個導電金屬線108及多個導通孔110。多個畫素裝置112沿著基底104的前側表面104f設置,且畫素裝置112通過多個導電金屬線108及多個導通孔110彼此電耦接及/或與其他半導體裝置(未示出)電耦接。多個畫素裝置112可以包括閘極116及設置於閘極116與基底104的前側表面104f之間的閘介電層114。
多個光偵測器122設置於基底104各處。多個畫素感測器103分別包括1個或多個光偵測器122。舉例而言,畫素感測器103可以各自包括設置於共享畫素佈局結構(例如,2x2共享畫素
佈局)中的第四光偵測器122。在其他實施例中,畫素感測器103可以具有2x1佈局、3x2佈局或一些其他合適的佈局。光偵測器122可以各自包括與第一摻雜類型(例如,p型)相反的第二摻雜類型(例如,n型)。在一些實施例中,光偵測器122的形狀為矩形且具有四個側邊。在各種實施例中,第一摻雜類型是p型且第二摻雜類型是n型,或反之亦然。在各種實施例中,浮置擴散節點126沿著前側表面104f設置在基底104中而且包括第二摻雜類型(例如,n型)。浮置擴散節點126可以設置在對應的畫素感測器103的中心或十字路口處,或設置在一組相鄰的光偵測器的中心處(例如,設置於2x2或4x4的光偵測器陣列的中心處)。如此一來,畫素感測器103可以例如具有共享畫素佈局。多個光偵測器122被配置為吸收入射光(例如,光子)並產生與入射光相對應的各個電訊號。在此類實施例中,多個光偵測器122可以從入射光產生電子-電洞對。在各種實施例中,畫素裝置112可以被配置來實行從多個光偵測器122產生的電訊號的讀出。舉例而言,畫素裝置112可以包括一個或多個傳輸電晶體,其被配置成在基底104中在浮置擴散節點126與相鄰的光偵測器之間選擇性地形成導電通道,以將光偵測器122中累積的電荷(例如,通過吸收入射輻射而累積的電荷)傳輸到浮置擴散節點126。
溝渠隔離結構130設置於基底104內而且包括全深度隔離結構132及部分深度隔離結構134。在一些實施例中,全深度隔離結構132從基底104的前側表面104f延伸到後側表面104b,且部分深度隔離結構134從後側表面104b延伸到基底104中。全深度隔離結構132的第一深度d1大於部分深度隔離結構134的第二
深度d2。在各種實施例中,第一深度d1等於或大於基底104的全深度(即,高度或厚度)且第二深度d2小於基底104的全深度。在一些實施例中,將溝渠隔離結構130稱為雙深度隔離結構或混合深度溝渠隔離結構。
在各種實施例中,深阱區128設置於基底104的後側表面104b上而且包括摻雜濃度比多個光偵測器122更低的第二摻雜類型(例如,n型)。在一些實施例中,深阱區128被配置成在每個光偵測器上方的位置吸收入射光(例如,光子)並從入射光產生電子-電洞對,所述電子-電洞對可以例如被傳輸到相應的光偵測器,從而增加每個光偵測器的量子效率(quantum efficiency,QE)。由於溝渠隔離結構130側向地(laterally)包圍多個光偵測器122而且設置於相鄰的光偵測器122之間,所以深阱區128在每個光偵測器122上方的區段被彼此隔離。因此,溝渠隔離結構130進一步增加了每個光偵測器的光學隔離及/或電隔離(例如,進一步減少影像感測器中的串擾)。在進一步的實施例中,多個光偵測器122的摻雜濃度在約1013原子/cm3至1014原子/cm3的範圍內或為另一合適值。在一些實施例中,深阱區128的摻雜濃度在約1012原子/cm3至1014原子/cm3的範圍內或為另一合適值。
在一些實施例中,淺阱區124沿著基底104內的全深度隔離結構132的側壁設置,而且被配置來增加多個光偵測器122中相鄰的光偵測器之間的電隔離。在各個實施例中,當從俯視圖中觀看時,淺阱區124是環形的而且連續地圍繞第一畫素感測器103a的多個光偵測器122。淺阱區124側向偏離部分深度隔離結構134,並從部分深度隔離結構134的底表面垂直上方的點延伸到與全深
度隔離結構132的底表面對齊的點。淺阱區124包括第一摻雜類型(例如,p型)。
上介電層140沿著基底104的後側表面104b設置。在一些實施例中,上介電層140是部分深度隔離結構134的延伸而且覆蓋全深度隔離結構132及基底104。在各種實施例中,上介電層140被配置為及/或被稱為鈍化層。導電網格結構142覆蓋上介電層140,介電網格結構144覆蓋導電網格結構142。導電網格結構142及介電網格結構144包括界定位於多個光偵測器122中的對應光偵測器的正上方的多個開口的側壁。在各種實施例中,導電網格結構142包括一或多個金屬層,其被配置為減少多個光偵測器122中相鄰的光偵測器之間的串擾,從而增加影像感測器的光學隔離。另外,介電網格結構144被配置來通過全內反射而將光引導至多個光偵測器122,使得串擾進一步減少而且多個光偵測器122的QE提高。多個濾光器146設置於由導電網格結構142及介電網格結構144的側壁界定的多個開口中。濾光器146被配置來透射特定波長的入射光,同時阻擋其他波長的入射光。此外,多個微透鏡148覆蓋在濾光器146上而且被配置為將入射光往光偵測器122聚焦。
全深度隔離結構132從基底的前側表面104f延伸到基底104的後側表面104b。在一些實施例中,將全深度隔離結構132稱為第一隔離結構、深溝渠隔離(deep trench isolation,DTI)結構、或全DTI(full DTI,F-DTI)結構。全深度隔離結構132基本上平行於光偵測器的四個側邊中的第一側邊及第二側邊延伸。全深度隔離結構132的底表面具有第一寬度,且全深度隔離結構132的
頂表面具有小於第一寬度的第二寬度。全深度隔離結構132包括第一溝渠填充層136及第一襯裡138。第一溝渠填充層136通過第一襯裡138與基底104分離,其中第一襯裡138沿著第一溝渠填充層136的外側壁設置。
部分深度隔離結構134從基底的後側表面104b延伸到基底104的前側表面104f。在一些實施例中,將部分深度隔離結構134稱為第二隔離結構、DTI結構、部分DTI(partial DTI,P-DTI)結構、或部分後側DTI(partial back-side DTI,P-BDTI)。部分深度隔離結構134基本上平行於光偵測器的第一側邊及第二側邊延伸。部分深度隔離結構134具有與基底104的後側表面104b垂直對準的第一寬度,且部分深度隔離結構134的底表面具有小於第一寬度的第二寬度。因此,在一些實施例中,部分深度隔離結構134的第一寬度大於全深度隔離結構132的頂表面的寬度。在另外的實施例中,部分深度隔離結構134的第二寬度小於全深度隔離結構132的底表面的寬度。在一些實施例中,部分深度隔離結構134包括第二溝渠填充層118及第二襯裡120。第二溝渠填充層118通過第二襯裡120與基底104分離,其中第二襯裡120沿著第二溝渠填充層118的外側壁及底表面設置。第二襯裡120也沿著第一溝渠填充層136及第一襯裡138的頂表面設置。在各種實施例中,對第二襯裡120及第二溝渠填充層118進行平坦化製程,使得第二襯裡120及第二溝渠填充層118的頂表面與基底104的後側表面104b共面(未示出)。在這樣的實施例中,上介電層140被省略。
參考圖2的剖視圖,在一些實施例中,第二溝渠填充層
118通過第二襯裡120及第一襯裡138與第一溝渠填充層136分離。部分深度隔離結構134對準在浮置擴散節點126上方,其中第二溝渠填充層118通過基底104及第二襯裡120與浮置擴散節點分離。
在一些實施例中,第一溝渠填充層136與第二溝渠填充層118是相同的材料。在其他實施例中,第一溝渠填充層136與第二溝渠填充層118包括不同的材料。第一溝渠填充層136及第二溝渠填充層118可以是氧化物或包括氧化物,氧化物例如二氧化矽或高k介電材料。在一些實施例中,第一襯裡138與第二襯裡120是相同的材料或包含不同的材料。第一襯裡138及第二襯裡120可以是氧化物或高k介電材料、或包含氧化物或高k介電材料。
部分深度隔離結構134設置於浮置擴散節點126上方,且全深度隔離結構132在多個光偵測器122之間從部分深度隔離結構134橫向延伸。全深度隔離結構132具有第一深度d1,且部分深度隔離結構134具有小於第一深度d1的第二深度d2。如此一來,當從上方觀看時,溝渠隔離結構130具有網格結構,其包括分散在影像感測器100之間的浮置擴散節點126上方的部分深度隔離結構134以及在光偵測器122之間延伸的全深度隔離結構132(例如,參見圖3)。此外,如從俯視圖300所見,全深度隔離結構132及部分深度隔離結構134至少一起形成溝渠隔離結構130的線性網格段302。
多個光偵測器122中的每個光偵測器在所有側邊上都被部分的全深度隔離結構132及部分的部分深度隔離結構134側向
包圍。舉例而言,如圖3的俯視圖中所見,第一光偵測器122a具有相對於線C-C’彼此相對的第一對邊緣、以及相對於線D-D’彼此相對的第二對邊緣,其中線C-C’與線D-D’相對於彼此旋轉90度。第二對邊緣沿著線C-C’面向全深度隔離結構132,且第一對邊緣沿著線D-D’面向部分深度隔離結構134。此外,多個光偵測器122中的相鄰光偵測器彼此被橫向隔開,且被全深度隔離結構132及部分深度隔離結構134兩者分開。
溝渠隔離結構130的配置為影像感測器100提供了增強的性能。全深度隔離結構132通過跨越基底104的全深度來提供多個光偵測器122之間的隔離。然而,由於浮置擴散節點126設置在共享畫素佈局中的基底104內,所以設置於浮置擴散節點126上方的全深度隔離結構132將損壞浮置擴散節點126及/或妨礙畫素感測器103具有共享畫素佈局。為了容納浮置擴散節點126且仍提供多個光偵測器122之間的電隔離及光子隔離,將部分深度隔離結構134設置在浮置擴散節點126上方。如此一來,利用不同深度的隔離結構來增強影像感測器100的性能。此外,利用基底104的正面及背面處理來形成溝渠隔離結構130,從而提供設計靈活性。
圖4示出具有全深度隔離結構132的影像感測器400的俯視圖,全深度隔離結構132包括圍繞對應的部分深度隔離結構134的一或多個接片結構402。圖4的俯視圖提供了圖1至圖3的影像感測器的一些其他實施例,其中省略了第一襯及第二襯(圖1至圖3的138、120),而且全深度隔離結構132由第一溝渠填充層136界定,且部分深度隔離結構134由第二溝渠填充層118界定。
在各種實施例中,第一溝渠填充層136接觸第二溝渠填充層118。在各種實施例中,全深度隔離結構132包括被(圖1至圖3的)第一襯裡138圍繞的第一溝渠填充層136,而且部分深度隔離結構134包括被(圖1至圖3的)第二襯裡120圍繞的第二溝渠填充層118。在其他實施例中,第一襯裡138或第二襯裡120被省略。
在一些實施例中,全深度隔離結構132包括位於全深度隔離結構132與部分深度隔離結構134之間的界面處的接片結構402。具體而言,每個接片結構402是由與部分深度隔離結構134的相鄰表面的寬度相同或基本上相同的第一寬度W1界定。此外,接片結構402具有沿著部分深度隔離結構134的相鄰表面界定的厚度T1。全深度隔離結構132的細長段從每個接片結構402延伸,其中全深度隔離結構132的細長段各自具有小於第一寬度W1的第二寬度W2。如此一來,部分深度隔離結構134的外側壁被全深度隔離結構132側向包圍。在各種實施例中,當在俯視圖中觀看時,部分深度隔離結構134是方形的,而且全深度隔離結構132是十字形的。
如此,第一溝渠填充層136及第二溝渠填充層118在沿著第二溝渠填充層118的外側壁的界面處直接接觸。在又進一步的實施例中,第一襯(圖1至圖3的138)圍繞第一溝渠填充層136的外周設置而且可以設置於第一溝渠填充層136與第二溝渠填充層118之間。
圖5示出沿圖4的線B-B’截取的圖4的影像感測器400的一些實施例的剖視圖。圖5示出部分深度隔離結構134的第二溝渠填充層118直接接觸全深度隔離結構132的第一溝渠填充層
136。應理解,圖4至圖5的一個或多個替代特徵也可以應用於圖1至圖3,反之亦然。舉例而言,圖1至圖3可以包括圖4的接片結構402及/或如圖4至圖5所示省略第一襯裡138或第二襯裡120中的一者或多者,或圖4至圖5可以包括圖1至圖3的第一襯裡138或第二襯裡120。
圖6示出與圖5的影像感測器400的一些其他實施例相對應的影像感測器600的一些實施例的剖視圖,其中部分深度隔離結構134具有楔形形狀。在各種實施例中,圖6的剖視圖是沿著圖4的線B-B’截取的。在一些實施例中,與基底104的後側表面104b對齊的部分深度隔離結構134的寬度比部分深度隔離結構134的底表面更寬。第二襯裡120沿著第二溝渠填充層118的側壁及底表面設置。側向圍繞浮置擴散節點126的全深度隔離結構132的內部相對側壁相對於基底的前側表面104f在基底104的後側表面104b處彼此遠離地延伸。圖6示出圖2的附加替代實施例,其中省略了第一襯裡138。應理解,圖6的替代特徵可以被納入圖2及圖5中,反之亦然。
圖7至圖9示出具有延伸進入基底104的後側表面104b的雙深度隔離結構的影像感測器700的一些實施例的各種視圖。圖7示出沿著圖9的線A-A’截取的影像感測器700的一些實施例的剖視圖。圖8示出沿著圖9的線B-B’截取的影像感測器700的一些實施例的剖視圖。圖9示出影像感測器700的一些實施例的俯視圖。現在同時參考圖7至圖9。
在全深度隔離結構132從基底的後側表面104b延伸到基底的前側表面104f的情況下,可以將全深度隔離結構132稱為全
背面DTI(full back-side DTI,F-BDTI)結構。影像感測器700具有作為F-BDTI結構的全深度隔離結構132,而且全深度隔離結構132連續連接到作為P-BDTI結構的部分深度隔離結構134。當從線A-A’處的剖視圖(圖7)觀看時,介電襯702沿著全深度隔離結構132及部分深度隔離結構134的側壁及底表面設置。
如同在線B-B’處的剖視圖(例如,圖8)中所見,全深度隔離結構132及部分深度隔離結構134連接成為連續結構。介電襯702沿著全深度隔離結構132及部分深度隔離結構134的底表面設置。如此一來,介電襯702將溝渠隔離結構130與互連結構102分開。此外,介電襯702設置在部分深度隔離結構134與浮置擴散節點126的頂部之間。影像感測器700具有連續的溝渠隔離結構130的優點,從而避免在不同的處理步驟中形成全深度隔離結構132及部分深度隔離結構134的處理缺陷,因此改進隔離及光偵測器性能。
圖10示出具有雙深度隔離結構的替代特徵的影像感測器1000的一些其他實施例的俯視圖。圖10示出多個光偵測器122中的四個光偵測器的陣列,每個光偵測器122圍繞對應的浮置擴散節點126。每一個四個光偵測器的陣列被全深度隔離結構132側向包圍,而且襯裡1002沿著全深度隔離結構132及部分深度隔離結構134的側壁設置。可以被配置為P-BDTI結構的部分深度隔離結構134設置於浮置擴散節點126上方。全深度隔離結構132可以是F-FDTI結構,而且從部分深度隔離結構134的外側壁在四個光偵測器的陣列之間延伸。圖10的線B-B’處的剖視圖類似圖5的影像感測器400。由於多個光偵測器122中的每個四個光偵測器的陣
列完全被全深度隔離結構132包圍,四個光偵測器的子陣列與其他配置相比具有增強的隔離特性。
圖11至圖33示出用於形成影像感測器的方法的一些實施例的各種視圖1100-3300,影像感測器包括具有深度不同的全深度隔離結構及部分深度隔離結構的隔離結構。儘管參考方法闡述了圖11至圖33所示的各種視圖1100-3300,但是應理解,圖11至圖33所示的結構並不限於所述方法,而是可以獨立於所述方法存在。此外,雖然圖11至圖33被闡述為一系列的動作,但是應當理解的是,這些動作不受限制,因為在其他實施例中可以改變動作的順序,而且所揭露的方法也適用於其他結構。在其他實施例中,可以全部或部分省略示出及/或闡述的一些動作。
如圖11的剖視圖1100所示,進行一次或多次離子植入製程以在基底104中形成深阱區128、淺阱區124以及多個光偵測器122。在一些實施例中,基底104可以例如是或包括塊體矽基底、單晶矽、磊晶矽、矽鍺(SiGe)或另一種合適的半導體材料及/或包括第一摻雜類型(例如,p型)。基底104包括與後側表面104b相對的前側表面104f。此外,基底104具有第一摻雜類型(例如,p型)。在各種實施例中,離子植入製程包括:在基底104的前側表面104f上方選擇性地形成罩幕層(未示出);根據罩幕層進行選擇性離子植入製程,從而在基底104內植入一種或多種摻雜劑;然後進行去除製程以去除罩幕層(未示出)。在一些實施例中,可以進行第一離子植入製程來形成多個光偵測器122,使得光偵測器122包括與第一摻雜類型相反的第二摻雜類型(例如,n型);可以進行第二離子植入製程來形成淺阱區124,使得淺阱區124包
含第一摻雜類型;可以進行第三離子植入製程來形成深阱區128,使得深阱區128包括第二摻雜類型(例如,n型)。在各種實施例中,光偵測器122具有比深阱區128更高的摻雜濃度。在又進一步的實施例中,可以在沒有於基底104上方形成罩幕層的情況下進行第三離子植入製程。
如圖12的剖視圖1200所示,對基底104的前側表面104f進行圖案化製程以形成延伸到前側表面104f中的全深度隔離開口1202。圖13示出圖12的剖視圖1200的一些實施例的俯視圖1300。在一些實施例中,圖案化製程包括:在基底104的前側表面104f上方形成罩幕層(未示出);根據罩幕層蝕刻(例如,通過乾蝕製程及/或濕蝕刻製程)基底104;以及去除罩幕層。在一些實施例中,蝕刻劑是反應性離子蝕刻或其他電漿蝕刻技術。然而,蝕刻製程可能會引入粗糙度或點蝕等物理缺陷到基底中,從而改變基底的電氣性能。因此,在一些實施例中,可以在蝕刻之後採用高溫製程來修復任何蝕刻損傷。舉例而言,可以對基底104及全深度隔離開口1202施加表面鈍化製程及/或附加化學處理來穩定被蝕刻的表面並減少蝕刻引起的損傷的影響。在各種實施例中,全深度隔離開口1202具有小於基底104的全深度(即,高度)的深度1204。在又進一步的實施例中,全深度隔離開口1202被形成為使得當從上方觀看時全深度隔離開口1202是環形的而且連續側向地圍繞多個光偵測器122(未示出)。
如圖14的剖視圖1400所示,第一襯層1402形成在全深度隔離開口1202內及基底104之上。圖15示出圖14的剖視圖1400的一些實施例的俯視圖1500。第一襯層1402形成在基底的
前側表面104f之上而且延伸到全深度隔離開口1202中。第一襯層1402通過沉積製程形成。在一些實施例中,第一襯層1402通過化學氣相沉積(CVD)、電漿增強CVD(PECVD)、原子層沉積(ALD)、熱氧化等形成。在一些實施例中,第一襯層1402可以是氧化物或包括氧化物,氧化物例如二氧化矽、高k介電質等。在一些實施例中,在形成第一襯層1402之後,進行退火製程。退火製程可以減少由形成全深度隔離開口1202的蝕刻劑在基底104中引起的缺陷。
如圖16及圖17的剖視圖1600及1700所示,第一溝渠填充層136形成在第一襯裡138的內側壁之間及基底104的前側表面104f上方。圖18示出圖16及圖17的一些實施例的俯視圖1800,其中圖16的剖視圖1600是沿著圖18的線A-A’截取的,而且圖17的剖視圖1700是沿著圖18的線B-B’截取的。在形成第一溝渠填充層136之前,圖14的第一襯層1402經歷去除製程,像是平坦化製程。在一些實施例中,施加於第一襯層1402的去除製程是化學機械平坦化(chemical mechanical planarization,CMP)製程。此後,從基底104的前側表面104f去除第一襯層1402,從而在(圖14的)全深度隔離開口1202內形成第一襯裡138。在一些實施例中,第一溝渠填充層136通過CVD製程、PVD製程、ALD製程等形成。在一些實施例中,全深度溝渠填充層可以是氧化物或包括氧化物,氧化物例如二氧化矽、高k介電質等。應理解,在一些實施例中,圖15的第一襯裡138被省略(例如,參見圖4及圖5),而且全深度溝渠填充層形成在圖14的全深度隔離開口1202內的基底104的內側壁之間。
如圖19及圖20的剖視圖1900及2000所示,浮置擴散節點126形成在基底104內,多個畫素裝置112形成在基底104上,而且互連結構102沿著基底104的前側表面104f形成。這部分地在基底104上界定了多個畫素感測器103,其中每個畫素感測器103包括圍繞浮置擴散節點126的多個光偵測器122及在基底104上的多個畫素裝置112。對圖16至圖18的基底104進行去除製程,例如平坦化製程,以形成具有與基底104的前側表面104f齊平的頂表面的第一溝渠填充層136。根據罩幕(未示出)及在基底104的前側表面104f上的摻雜製程形成浮置擴散節點126。浮置擴散節點126形成在多個光偵測器122中的相鄰光偵測器之間。在一些實施例中,浮置擴散節點126由與基底104的摻雜類型不同且與光偵測器122的摻雜類型相同的第二摻雜類型(例如,n型)形成。互連結構102包括互連介電結構106、多個導電金屬線108及多個導通孔110。在各種實施例中,互連介電結構106可以通過一或多個沉積製程形成,沉積製程例如PVD製程、CVD製程、ALD製程、另一種合適的生長或沉積製程、或前述製程的任意組合。在另外的實施例中,多個導電金屬線108及/或多個導通孔110可以通過一或多種沉積製程、一或多種圖案化製程、一或多種平坦化製程、或一些其他合適的製程來形成。
如圖21及圖22的剖視圖2100及2200所示,將圖19及圖20的結構旋轉180度,並對基底104的後側表面104b進行薄化製程。薄化製程將基底104的高度從初始基底高度104i減少到高度104h。在一些實施例中,基底104的高度104h是在約2μm至約6μm的範圍內、在約2μm至4μm的範圍內、在約4μm至6μm
的範圍內、或一些其他合適的值。在另外的實施例中,薄化製程包括進行CMP製程、機械研磨製程、另一種合適的薄化製程、或前述製程的任意組合。在各種實施例中,薄化製程至少去除深阱區128的一部分及/或直到暴露出第一溝渠填充層136才完成。在薄化製程之後,全深度隔離結構132具有第一深度d1,其可以例如等於基底104的高度104h(即,全深度)。
如圖23及圖24的剖視圖2300及2400所示,對基底104的後側表面104b進行圖案化製程,以形成延伸到後側表面104b中的第一部分深度隔離開口2302。圖25示出圖23及圖24的一些實施例的俯視圖2500,其中圖23的剖視圖2300是沿著圖25的線A-A’截取的,而且圖24的剖視圖2400是沿著圖25的線B-B’截取的。在一些實施例中,圖案化製程包括:在基底104的後側表面104b上方形成罩幕層(未示出);根據罩幕層蝕刻(例如,通過乾蝕刻製程)基底104;以及去除罩幕層。在蝕刻之後,從俯視圖(例如,圖25)觀看,第一部分深度隔離開口2302與全深度隔離結構132通過基底104分開。在一些實施例中,第一部分深度隔離開口2302形成為使得當從上方觀看時第一部分深度隔離開口2302呈十字形而且被分隔在多個光偵測器122中的相鄰光偵測器之間(例如,圖25)。或是作為另一種選擇,第一部分深度隔離開口2302可以是方形的(例如,圖4)。第一部分深度隔離開口2302形成有通過基底104與浮置擴散節點126分離的前側表面。在一些實施例中,將形成第一部分深度隔離開口2302的蝕刻稱為初始蝕刻(primary etch)。在一些實施例中,利用低偏壓乾蝕刻來進行初始蝕刻,使得基底104被以受控的方式蝕刻,從而提供具有精
確度的蝕刻輪廓。
如圖26及圖27的剖視圖2600及2700所示,對基底104的後側表面104b進行具有受控延伸蝕刻的圖案化製程,以形成第二部分深度隔離開口2602,其是第一部分深度隔離開口2302的延伸。圖28示出圖26及圖27的一些實施例的俯視圖2800,其中圖26的剖視圖2600是沿著圖28的A-A’截取的而且圖27的剖視圖2700是沿著圖28的線B-B’截取的。在一些實施例中,圖案化製程包括:在基底104的後側表面104b上方形成罩幕層(未示出);根據第一部分深度隔離開口2302上方的罩幕層對基底104進行受控延伸蝕刻,例如通過濕蝕刻;以及去除罩幕層。在一些實施例中,根據包括四甲基氫氧化銨(tetramethyl ammonium hydroxide,TMAH)濕式蝕刻劑的濕式蝕刻劑來進行受控延伸蝕刻。在一些實施例中,基底104暴露於TMAH濕式蝕刻劑持續10秒鐘。如此一來,第一部分深度隔離開口2302被延伸(例如,深度及/或寬度)。在一些實施例中,第一部分深度隔離開口2302形成為具有配準或對準誤差(registration or alignment error)。第二部分深度隔離開口2602形成製程在延伸第一部分深度隔離開口2302中允許精確控制,以解決配準誤差並實現隔離結構的協同設計目標。
在另外的實施例中,第二部分深度隔離開口2602通過單次蝕刻製程形成,單次蝕刻製程包括在基底104上方形成罩幕層以及對基底104的後側表面104b進行低偏壓蝕刻(例如,乾蝕刻)(未示出)。在此類實施例中,以低於圖12的蝕刻製程的偏壓來進行低偏壓蝕刻。
如圖29及圖30的剖視圖2900及3000所示,進行沉積
製程以在第二部分深度隔離開口2602內形成部分深度隔離結構134。圖31示出圖29及圖30的一些實施例的俯視圖3100,其中圖29的剖視圖2900是沿著圖31的線A-A’截取的,而且圖30的剖視圖3000是沿著圖31的線B-B’截取的。圖30的在線B-B’處的剖視圖3000及圖31的俯視圖3100示出了根據圖29論述的方法步驟。第二襯裡120沉積在基底104之上,從而覆蓋全深度隔離結構132而且內襯第二部分深度隔離開口2602。隨後,用溝渠介電質填充基底的後側表面104b及第二部分深度隔離開口2602,以在第二襯的內側壁之間形成第二溝渠填充層118且在基底104上方形成上介電層140。第二襯裡120及第二溝渠填充層118形成具有小於第一深度d1的第二深度d2的部分深度隔離結構134,其中第一深度d1從浮置擴散節點126上方延伸到基底104的後側表面104b。
在一些實施例中,上介電層140是第二溝渠填充層118的延伸。在一些實施例中,第二襯裡120、第二溝渠填充層118及/或上介電層140分別通過CVD製程、PVD製程、ALD製程及/或一些其他合適的沉積或生長製程來沉積。在一些實施例中,第二襯裡120、第二溝渠填充層118及/或上介電層140可以是或可以包括諸如二氧化矽、高k介電質等氧化物。應理解,在一些實施例中,第二襯裡120可以被省略(例如參見圖4及圖5),而且第二溝渠填充層118形成在圖26至圖28的第二部分深度隔離開口2602內的基底104的內側壁之間。在全深度隔離結構132從基底104的前側表面104f延伸到基底104的後側表面104b的情況下,可以將全深度隔離結構132稱為全正面DTI(full front-side DTI,
F-FDTI)結構。
如圖32及圖33的剖視圖3200及3300所示,介電網格結構144形成在基底104上方,多個濾光器146形成在多個光偵測器122上方,而且多個微透鏡148形成在多個濾光器146上方。在一些實施例中,形成導電網格結構142及介電網格結構144的製程包括:在上介電層140上方沉積(例如,通過PVD、CVD、ALD、電鍍、化學鍍等)金屬網格層;在金屬網格層上沉積(例如,通過PVD、CVD、ALD等)介電網格層;在介電網格層上方形成罩幕層(未示出);根據罩幕層圖案化金屬網格層及介電網格層;以及進行去除製程以去除罩幕層。在一些實施例中,濾光器146及微透鏡148可以通過例如CVD、PVD、ALD或一些其他合適的沉積或生長製程來沉積。
圖34至圖40示出根據例如圖8的結構形成影像感測器的方法的替代實施例的剖視圖3400-4000,其中全深度隔離結構132及部分深度隔離結構134從基底104的後側表面104b形成。圖34提供了圖22的其他實施例,其中不是在圖14至圖22的全深度隔離開口1202中形成第一襯裡138及第一溝渠填充層136,而是在圖12的全深度隔離開口1202內形成犧牲介電結構3402。犧牲介電結構3402可以通過例如CVD製程、PVD製程、ALD製程等形成。在一些實施例中,犧牲介電結構3402可以是或可以包括氧化物(例如,二氧化矽)、或一些其他介電材料等。
如圖35的剖視圖3500所示,多層介電結構3512形成在基底104的後側表面104b之上。多層介電結構3512包括介電襯層3502、阻擋層3504、中間層3506及光阻3508。多層介電結構
3512可以通過一或多種沉積製程來形成,一或多種沉積製程包括CVD、PVD或ALD製程中的一或多者。多層介電結構3512的層可以是或可以包括氧化物或介電材料中的一或多者。在一些實施例中,介電襯層3502形成有50埃(A)至150A的厚度,阻擋層3504形成有1000A至12000A的厚度,中間層3506形成有400A至500A的厚度,而且光阻3508形成有800A至1000A的厚度。對光阻進行去除製程(未示出)以形成開口3510,開口3510暴露出中間層3506的對準在浮置擴散節點126上方的後側表面。
如圖36的剖視圖3600所示,蝕刻基底104的後側表面104b以形成延伸到後側表面104b中的第一部分深度隔離開口3602。圖36的各方面對應於根據圖23論述的處理步驟。在一些實施例中,第一部分深度隔離開口3602形成為使得當從上方觀看時第一部分深度隔離開口3602呈十字形而且被分隔在多個光偵測器122中的相鄰光偵測器之間(例如,圖25)。或是作為另一種選擇,第一部分深度隔離開口3602可以是方形的(例如,圖4)。第一部分深度隔離開口3602形成有通過基底104與浮置擴散節點126分離的前側表面。在一些實施例中,將形成第一部分深度隔離開口3602的蝕刻稱為初始蝕刻。在一些實施例中,利用低偏壓進行初始蝕刻,使得基底104被以受控的方式蝕刻,從而提供具有精確度的蝕刻輪廓。
如圖37的剖視圖3700所示,對基底104的後側表面104b進行具有受控延伸蝕刻的圖案化製程,以形成第二部分深度隔離開口3702,其為第一部分深度隔離開口3602的延伸。如圖36所示,進行圖案化製程時沿著基底104的後側表面104b設置有介電
襯層3502。在一些實施例中,根據濕式蝕刻劑(包括TMAH濕式蝕刻劑)來進行受控延伸蝕刻。在一些實施例中,基底104暴露於TMAH濕式蝕刻劑持續10秒鐘。如此一來,第一部分深度隔離開口3602被延伸。在一些實施例中,第一部分深度隔離開口3602形成有配準或對準誤差。第二部分深度隔離開口3702形成製程允許對於第一部分深度隔離開口3602的延伸具有精確的控制,以解決配準誤差並實現隔離結構的協同設計目標。
如圖38的剖視圖3800所示,進行去除製程以去除圖37的犧牲介電結構3402。去除製程可以包括進行乾蝕刻、濕蝕刻或一些其他合適的製程。在一些實施例中,去除製程是使用稀釋氫氟酸(diluted hydrofluoric acid,DHF)蝕刻劑的濕式去除製程。在一些實施例中,犧牲介電結構3402暴露於DHF蝕刻劑持續多達500秒至800秒。在其他實施例中,犧牲介電結構3402暴露於DHF蝕刻劑持續550秒至750秒。在去除製程之後,部分基底3802位於浮置擴散節點126上方及周圍,而且互連結構102的前側表面被暴露出。
如圖39的剖視圖3900所示,介電襯702沉積在基底104及互連結構102上方,而且溝渠填充層3902沉積在介電襯702上方。在一些實施例中,介電襯702層及溝渠填充層3902分別通過CVD製程、PVD製程、ALD製程及/或一些其他合適的沉積或生長製程來沉積。介電襯702及溝渠填充層3902可以是或可以包括氧化物或介電材料中的一或多種。溝渠填充層3902在浮置擴散節點126上方形成部分深度隔離結構134,並在部分深度隔離結構134的相鄰側形成全深度隔離結構132,其中部分深度隔離結構
134及全深度隔離結構132是從基底的背面形成的連續連接結構。從介電質的正面形成犧牲介電結構3402有助於精確控制雙深度溝渠結構的溝渠填充層3902的輪廓。在全深度隔離結構132從基底的後側表面104b延伸至基底的前側表面104f(未示出)的情況下,可以將全深度隔離結構132稱為全背面DTI(full back-side DTI,F-BDTI)結構。
如圖40的剖視圖4000所示,導電網格結構142及介電網格結構144形成於基底104之上。另外,多個濾光器形成於多個光偵測器之上,而且多個微透鏡形成於多個濾光器之上(未示出)。上述特徵如依圖32至圖33所述形成。
雖然圖11至圖40被顯示為對應於特定的剖視圖或俯視圖,但應理解,圖11至圖40可以根據闡述及圖1至圖10以及相關聯的剖視圖或俯視圖進行修改。如此一來,可以省略圖11至圖40中的一些特徵,或是根據圖1至圖10添加附加特徵。
圖41示出根據本揭露內容的形成包括隔離結構的影像感測器或半導體裝置的方法4100的一些實施例,隔離結構具有深度不同且從基底的正面及背面形成的全深度隔離結構及部分深度隔離結構。儘管方法4100被示出及/或闡述為一系列的動作或事件,但是應理解,所述方法並不限於示出的順序或動作。因此,在一些實施例中,這些動作可以按照與所示的順序不同的順序來進行、及/或可以同時進行。此外,在一些實施例中,所示的動作或事件可以細分為多個動作或事件,這些動作或事件可以在單獨的時間進行或與其他動作或子動作同時進行。在一些實施例中,可以省略一些示出的動作或事件,而且可以包括其他未示出的動作或事件。
在動作4102處,在基底內形成多個光偵測器。圖11示出對應於動作4102的一些實施例的剖視圖1100。
在動作4104處,對基底的前側表面進行圖案化以界定延伸至基底的前側表面中的全深度隔離開口。圖12至圖13示出對應於動作4104的一些實施例的視圖1100-1200。
在動作4106處,在前側表面之上及全深度隔離開口內形成第一襯。圖14至圖15示出對應於動作4106的一些實施例的視圖1400-1500。
在動作4108處,在第一襯的內側壁之間及基底的前側表面之上形成第一溝渠填充層。圖16至圖18示出對應於動作4108的一些實施例的視圖1600-1800。
在動作4110處,在基底的前側表面上在互連結構內形成多個畫素裝置。此外,在基底的前側內形成浮置擴散節點。圖19至圖20示出對應於動作4110的一些實施例的剖視圖1900-2000。
在動作4112處,對基底的後側表面進行薄化製程,其中薄化製程暴露出全深度溝渠結構。圖21至圖22及圖43至圖44示出對應於動作4112的一些實施例的視圖2100-2200及4300-4400。
在動作4114處,對基底的後側表面進行圖案化以界定延伸至基底的後側表面中的第一部分深度隔離開口。圖23至圖25及圖45至圖46示出對應於動作4114的一些實施例的視圖2300-2500及4500-4600。
在動作4116處,對基底的後側表面進行受控延伸蝕刻以形成作為第一部分深度隔離開口的延伸的第二部分深度隔離開口。
圖26至圖28及圖47至圖48示出對應於動作4116的一些實施例的視圖2600-2800及4700-4800。
在動作4118處,在第二部分深度隔離開口中沉積第二襯及第二溝渠填充層,從而形成部分深度隔離結構。圖29至圖31示出對應於動作4118的一些實施例的視圖2900-3100。
在動作4120處,在後側表面之上形成多個濾光器以及在多個濾光器之上形成多個微透鏡。圖32至圖33示出對應於動作4120的一些實施例的視圖3200-3300。
圖42示出根據本揭露內容的形成包括隔離結構的影像感測器的方法4200的一些實施例,隔離結構具有深度不同且從基底的背面形成的全深度隔離結構及部分深度隔離結構。儘管方法4200被示出及/或闡述為一系列的動作或事件,但是應理解,所述方法並不限於示出的順序或動作。因此,在一些實施例中,這些動作可以按照與所示的順序不同的順序來進行、及/或可以同時進行。此外,在一些實施例中,所示的動作或事件可以被細分為多個動作或事件,這些動作或事件可以在單獨的時間進行或與其他動作或子動作同時進行。在一些實施例中,可以省略一些示出的動作或事件,而且可以包括其他未示出的動作或事件。
在動作4202處,從基底的正面形成側向圍繞浮置擴散節點的犧牲介電結構。圖34示出對應於動作4202的一些實施例的剖視圖3400。
在動作4204處,在基底的後側表面之上形成多層介電結構。圖35示出對應於動作4204的一些實施例的剖視圖3500。
在動作4206處,進行蝕刻以形成延伸至基底的後側表面
中的第一部分深度隔離開口。圖36示出對應於動作4206的一些實施例的剖視圖3600。
在動作4208處,對基底的後側表面進行受控延伸蝕刻以形成作為第一部分深度隔離開口的延伸的第二部分深度隔離開口。圖37示出對應於動作4208的一些實施例的剖視圖3700。
在動作4210處,進行去除製程以去除犧牲介電結構,從而形成設置於浮置擴散節點上方及周圍的部分基底。圖38示出對應於動作4210的一些實施例的剖視圖3800。
在動作4212處,在部分基底及互連結構之上沉積介電襯及溝渠填充層。圖39示出對應於動作4212的一些實施例的剖視圖3900。
在動作4214處,在溝渠填充層上形成導電網格結構及介電網格結構。圖40示出對應於動作4214的一些實施例的剖視圖4000。
圖43至圖48示出說明圖11至圖40所示的方法流程的一些方面的替代實施例的各種視圖4300-4800,其中全深度隔離結構132包括一或多個接片結構402。圖43及圖44的剖視圖4300及俯視圖4400示出形成有如根據圖4所述的一或多個接片結構402的全深度隔離結構132。圖45及圖46的剖視圖4500及俯視圖4600示出在一或多個接片結構402的內部相對側壁之間進行的第一蝕刻以形成第一部分深度隔離開口2302。形成第一部分深度隔離開口2302的多個方面是根據圖23至圖25進行闡述。當從俯視圖4400觀看時,第一部分深度隔離開口2302基本上是矩形形狀。圖47及圖48的剖視圖4700及俯視圖4800示出在第一部分
深度隔離開口2302內進行以形成第二部分深度隔離開口2602的第二蝕刻。第二蝕刻是在基底104的後側表面104b上進行的受控延伸蝕刻,如根據圖26至圖28所述。一或多個接片結構402防止第二蝕刻在形成第二部分深度隔離開口2602時去除過多的與光偵測器122相鄰的基底104。隨後,根據如圖29至圖31所示或闡述的方法步驟形成部分深度隔離結構,其中部分深度隔離結構形成為具有如圖4所示基本上矩形的形狀。
因此,在一些實施例中,本揭露內容是關於一種影像感測器,其在基底內包括部分深度隔離結構及全深度隔離結構來增強光偵測器性能。此外,全深度隔離結構可以從包括光偵測器的基底的正面形成,而且部分深度隔離結構可以從基底的背面形成。
在一些實施例中,本揭露內容是關於一種具有設置於基底內的多個光偵測器的半導體裝置,其中基底具有與背面相對的正面。所述半導體裝置具有設置於基底中的浮置擴散節點,其中多個光偵測器設置於浮置擴散節點周圍。所述半導體裝置具有設置於基底內且側向圍繞多個光偵測器的溝渠隔離結構。溝渠隔離結構包括設置於基底中並具有第一深度的第一隔離結構,其中第一隔離結構設置於相鄰的光偵測器之間且相對於浮置擴散節點側向偏移。所述半導體裝置具有從基底的背面往浮置擴散節點延伸的第二隔離結構,其中第二隔離結構位於浮置擴散節點的正上方且具有小於第一深度的第二深度。
在一些實施例中,襯層設置於第一隔離結構與第二隔離結構之間,其中襯層設置於基底的背面之上而且覆蓋第一隔離結構的頂表面。在一些實施例中,當從俯視觀看時,第二隔離結構具
有基本上矩形的形狀,而且其中第一隔離結構圍繞第二隔離結構。在一些實施例中,第一深度等於基底的高度。在一些實施例中,多個光偵測器中的光偵測器具有四個側邊,其中第一隔離結構基本上平行於光偵測器的四個側邊中的第一側邊及第二側邊延伸,而且其中第二隔離結構基本上平行於第一側邊及第二側邊延伸。在一些實施例中,第二隔離結構的頂表面具有第一寬度,且第一隔離結構的頂表面具有第二寬度,其中第二寬度小於第一寬度。在一些實施例中,第二隔離結構的底表面具有第三寬度,且第一隔離結構的底表面具有第四寬度,其中第三寬度小於第四寬度。
在一些實施例中,本揭露內容是關於一種具有設置於基底的前側表面上的互連結構的影像感測器,其中基底具有與前側表面相對的後側表面。所述影像感測器具有設置於基底內的多個光偵測器。所述影像感測器具有設置於多個光偵測器之間的基底內的部分深度隔離結構,其中部分深度隔離結構從基底的後側表面往互連結構延伸,且其中部分深度隔離結構具有在基底的前側表面上方的底表面。所述影像感測器具有設置於多個光偵測器之間的基底內的全深度隔離結構,其中全深度隔離結構延伸穿過基底的整個深度,且其中全深度隔離結構及部分深度隔離結構至少一起形成溝渠隔離結構的線性網格段。
在一些實施例中,部分深度隔離結構橫向延伸於基底的後側表面之上且覆蓋全深度隔離結構及多個光偵測器。在一些實施例中,全深度隔離結構包括圍繞部分深度隔離結構的外側壁的多個接片結構。在一些實施例中,多個光偵測器中的相鄰光偵測器被部分深度隔離結構及全深度隔離結構分隔。在一些實施例中,從
俯視觀看,多個光偵測器中的光偵測器具有彼此相對的第一對邊緣及彼此相對的第二對邊緣,其中第一對邊緣相對於第二對邊緣旋轉90度,且第一對邊緣面向部分深度隔離結構,而且其中第二對邊緣面向全深度隔離結構。在一些實施例中,所述影像感測器還包括設置於基底的前側表面上的基底內的浮置擴散節點,其中浮置擴散節點位於部分深度隔離結構的底表面的正下方。在一些實施例中,浮置擴散節點被全深度隔離結構側向包圍。
在一些實施例中,本揭露內容是關於一種形成影像感測器的方法,所述方法包括形成光偵測器於基底內,其中基底具有與前側表面相對的後側表面。所述方法包括圖案化基底的前側表面以形成穿過基底的全深度隔離結構開口,其中全深度隔離結構開口圍繞光偵測器的一部分。所述方法包括形成全深度隔離結構於全深度隔離結構開口內以及圖案化基底的後側表面以形成圍繞光偵測器的一部分的部分深度隔離結構開口。部分深度隔離結構開口具有位於基底的前側表面上方的底表面,且部分深度隔離結構開口形成於全深度隔離結構的相對邊緣之間。所述方法包括形成部分深度隔離結構於部分深度隔離結構開口內。
在一些實施例中,光偵測器包括四個側邊,且全深度隔離結構開口形成為圍繞光偵測器的四個側邊中的每一者的第一部分。在一些實施例中,部分深度隔離結構開口形成為圍繞光偵測器的四個側邊中的每一者的第二部分,第二部分與光偵測器的四個側邊中的每一者的被全深度隔離結構佔據的第一部分不同。在一些實施例中,襯裡形成於部分深度隔離結構開口內並將全深度隔離結構與部分深度隔離結構開口分隔,且部分深度隔離結構形成於
襯裡上。在一些實施例中,利用乾蝕刻對基底的後側表面進行圖案化以形成部分深度隔離結構開口,而且所述方法還包括對部分深度隔離結構開口進行濕蝕刻、以及在進行濕蝕刻後形成部分深度隔離結構於部分深度隔離結構開口內,其中濕蝕刻在深度及寬度上延伸部分深度隔離結構開口。在一些實施例中,部分深度隔離結構進一步形成於基底的後側表面之上且覆蓋全深度隔離結構。
前文概述了若干實施例的特徵,以使熟習此項技術者可更佳地理解本揭露內容的各方面。熟習此項技術者應理解,他們可容易地使用本揭露內容作為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的及/或達成與本文中所介紹的實施例相同的優點。熟習此項技術者亦應認識到,此種等效構造並不背離本揭露內容的精神及範圍,而且他們可在不背離本揭露內容的精神及範圍的條件下對其作出各種改變、代替及變更。
100:影像感測器
102:互連結構
103:畫素感測器
103a:第一畫素感測器
104:基底
104b:後側表面
104f:前側表面
106:互連介電結構
108:導電金屬線
110:導通孔
112:畫素裝置
114:閘介電層
116:閘極
118:第二溝渠填充層
120:第二襯裡
122:光偵測器
124:淺阱區
126:浮置擴散節點
128:深阱區
130:溝渠隔離結構
132:全深度隔離結構
134:部分深度隔離結構
136:第一溝渠填充層
138:第一襯裡
140:上介電層
142:導電網格結構
144:介電網格結構
146:濾光器
148:微透鏡
A-A’:線
d1:第一深度
d2:第二深度
Claims (10)
- 一種半導體裝置,包括: 多個光偵測器,設置於基底內,其中所述基底具有與背面相對的正面; 浮置擴散節點,設置於所述基底中,其中所述多個光偵測器設置於所述浮置擴散節點周圍; 溝渠隔離結構,設置於所述基底內且側向圍繞所述多個光偵測器,所述溝渠隔離結構包括: 第一隔離結構,設置於所述基底中並具有第一深度,其中所述第一隔離結構設置於相鄰的光偵測器之間且相對於所述浮置擴散節點側向偏移;以及 第二隔離結構,從所述基底的所述背面往所述浮置擴散節點延伸,其中所述第二隔離結構位於所述浮置擴散節點的正上方且具有小於所述第一深度的第二深度, 其中所述第二隔離結構的頂表面具有第一寬度,所述第二隔離結構的底表面具有第二寬度,且所述第二寬度小於所述第一寬度,且 其中所述第一隔離結構的頂表面具有第三寬度,所述第一隔離結構的底表面具有第四寬度,且所述第三寬度小於所述第四寬度。
- 如請求項1所述的半導體裝置,其中襯層設置於所述第一隔離結構與所述第二隔離結構之間,其中所述襯層設置於所述基底的所述背面之上而且覆蓋所述第一隔離結構的頂表面。
- 如請求項1所述的半導體裝置,其中,當從俯視觀看時,所述第二隔離結構具有基本上矩形的形狀,而且其中所述第一隔離結構圍繞所述第二隔離結構。
- 如請求項1所述的半導體裝置,其中所述第一深度等於所述基底的高度。
- 一種影像感測器,包括: 互連結構,設置於基底的前側表面上,其中所述基底具有與所述前側表面相對的後側表面; 多個光偵測器,設置於所述基底內; 部分深度隔離結構,設置於所述多個光偵測器之間的所述基底內,其中所述部分深度隔離結構從所述基底的所述後側表面往所述互連結構延伸,且其中所述部分深度隔離結構具有在所述基底的所述前側表面上方的底表面;以及 全深度隔離結構,設置於所述多個光偵測器之間的所述基底內,其中所述全深度隔離結構延伸穿過所述基底的整個厚度,且其中所述全深度隔離結構及所述部分深度隔離結構至少一起形成溝渠隔離結構的線性網格段, 其中所述部分深度隔離結構的在所述基底的所述後側表面的頂表面具有第一寬度,所述部分深度隔離結構的所述底表面具有第二寬度,且所述第二寬度小於所述第一寬度,且 其中所述全深度隔離結構的在所述基底的所述後側表面的頂表面具有第三寬度,所述全深度隔離結構的在所述基底的所述前側表面的底表面具有第四寬度,且所述第三寬度小於所述第四寬度。
- 如請求項5所述的影像感測器,其中所述部分深度隔離結構橫向延伸於所述基底的所述後側表面之上且覆蓋所述全深度隔離結構及所述多個光偵測器。
- 如請求項5所述的影像感測器,其中所述全深度隔離結構包括圍繞所述部分深度隔離結構的外側壁的多個接片結構。
- 一種形成影像感測器的方法,所述方法包括: 形成光偵測器於基底內,其中所述基底具有與前側表面相對的後側表面; 圖案化所述基底的所述前側表面以形成穿過所述基底的全深度隔離結構開口,其中所述全深度隔離結構開口圍繞所述光偵測器的第一部分; 形成全深度隔離結構於所述全深度隔離結構開口內,其中所述全深度隔離結構具有在所述基底的所述後側表面的頂表面及在所述基底的所述前側表面的底表面,且所述全深度隔離結構的所述頂表面的寬度小於所述全深度隔離結構的所述底表面的寬度; 圖案化所述基底的所述後側表面以形成圍繞所述光偵測器的第二部分的部分深度隔離結構開口,其中所述部分深度隔離結構開口具有位於所述基底的所述前側表面上方的底表面,且其中所述部分深度隔離結構開口形成於所述全深度隔離結構的相對邊緣之間;以及 形成部分深度隔離結構於所述部分深度隔離結構開口內,其中所述部分深度隔離結構具有在所述基底的所述後側表面的頂表面及在所述基底的所述前側表面上方的底表面,且所述部分深度隔離結構的所述底表面的寬度小於所述部分深度隔離結構的所述頂表面的寬度。
- 如請求項8所述的方法,其中襯裡形成於所述部分深度隔離結構開口內並將所述全深度隔離結構與所述部分深度隔離結構開口分隔,且所述部分深度隔離結構形成於所述襯裡上。
- 如請求項8所述的方法,其中所述部分深度隔離結構進一步形成於所述基底的所述後側表面之上且覆蓋所述全深度隔離結構。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US18/603,629 US20250294905A1 (en) | 2024-03-13 | 2024-03-13 | Image sensors and method of manufacturing the same |
| US18/603,629 | 2024-03-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI896115B true TWI896115B (zh) | 2025-09-01 |
| TW202537462A TW202537462A (zh) | 2025-09-16 |
Family
ID=97028443
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW113116607A TWI896115B (zh) | 2024-03-13 | 2024-05-03 | 影像感測器及其製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20250294905A1 (zh) |
| TW (1) | TWI896115B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20240250098A1 (en) * | 2023-01-25 | 2024-07-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Image sensor device and method of manufacturing the same |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9105543B2 (en) * | 2009-10-05 | 2015-08-11 | Sony Corporation | Solid-state image pickup device, method for manufacturing the same, and electronic apparatus |
| WO2022009627A1 (ja) * | 2020-07-08 | 2022-01-13 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置および電子機器 |
| CN115224060A (zh) * | 2021-04-21 | 2022-10-21 | 三星电子株式会社 | 图像传感器 |
| US20230215901A1 (en) * | 2020-04-20 | 2023-07-06 | Sony Semiconductor Solutions Corporation | Solid-state imaging element |
| CN116504796A (zh) * | 2022-03-30 | 2023-07-28 | 台湾积体电路制造股份有限公司 | 图像传感器及其形成方法 |
-
2024
- 2024-03-13 US US18/603,629 patent/US20250294905A1/en active Pending
- 2024-05-03 TW TW113116607A patent/TWI896115B/zh active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9105543B2 (en) * | 2009-10-05 | 2015-08-11 | Sony Corporation | Solid-state image pickup device, method for manufacturing the same, and electronic apparatus |
| US20230215901A1 (en) * | 2020-04-20 | 2023-07-06 | Sony Semiconductor Solutions Corporation | Solid-state imaging element |
| WO2022009627A1 (ja) * | 2020-07-08 | 2022-01-13 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置および電子機器 |
| CN115224060A (zh) * | 2021-04-21 | 2022-10-21 | 三星电子株式会社 | 图像传感器 |
| CN116504796A (zh) * | 2022-03-30 | 2023-07-28 | 台湾积体电路制造股份有限公司 | 图像传感器及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202537462A (zh) | 2025-09-16 |
| US20250294905A1 (en) | 2025-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI794723B (zh) | 影像感測器及其形成方法 | |
| KR100619396B1 (ko) | 시모스 이미지 센서 및 그 제조방법 | |
| CN111261645B (zh) | 图像传感器及其形成方法 | |
| JP2022169429A (ja) | イメージセンサ及びその形成方法 | |
| KR102641186B1 (ko) | 이미지 센서용 후면 딥 트렌치 격리 구조체 | |
| US20110057287A1 (en) | Semiconductor device having dual-sti and manufacturing method thereof | |
| JP2010503212A (ja) | シャロウ・トレンチ・アイソレーション角部の注入領域 | |
| CN109728010A (zh) | 集成芯片及其形成方法 | |
| KR102706739B1 (ko) | 이미지 센서 성능을 증가시키기 위한 격리 구조체 | |
| TWI896115B (zh) | 影像感測器及其製造方法 | |
| CN101211940A (zh) | Cmos图像传感器及其制造方法 | |
| TWI826139B (zh) | 背照式影像感測器及其製造方法 | |
| CN117393502B (zh) | 一种半导体结构及其制造方法 | |
| CN114937678A (zh) | 3d cmos图像传感器及其形成方法 | |
| CN116504796A (zh) | 图像传感器及其形成方法 | |
| KR20100138087A (ko) | 이미지 센서 및 그 제조방법 | |
| TWI877930B (zh) | 影像感測裝置以及製造積體電路裝置的方法 | |
| CN221041135U (zh) | 集成电路器件 | |
| JP7594039B2 (ja) | バックトレンチアイソレーション構造 | |
| CN223885567U (zh) | 半导体装置及影像传感器 | |
| KR20060108017A (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| TWI870988B (zh) | 影像感測器積體晶片及形成其的方法 | |
| TWI863522B (zh) | 影像感測積體電路裝置及其製造方法 | |
| TWI893741B (zh) | 畫素陣列及整合裝置及其形成方法 | |
| KR100601106B1 (ko) | 시모스 이미지 센서 및 그 제조방법 |