[go: up one dir, main page]

TWI894905B - P型氮化鎵半導體裝置及其製作方法 - Google Patents

P型氮化鎵半導體裝置及其製作方法

Info

Publication number
TWI894905B
TWI894905B TW113113099A TW113113099A TWI894905B TW I894905 B TWI894905 B TW I894905B TW 113113099 A TW113113099 A TW 113113099A TW 113113099 A TW113113099 A TW 113113099A TW I894905 B TWI894905 B TW I894905B
Authority
TW
Taiwan
Prior art keywords
gallium nitride
layer
type gallium
type
semiconductor device
Prior art date
Application number
TW113113099A
Other languages
English (en)
Other versions
TW202541634A (zh
Inventor
吳添立
陳泓君
林子恒
Original Assignee
國立陽明交通大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 國立陽明交通大學 filed Critical 國立陽明交通大學
Priority to TW113113099A priority Critical patent/TWI894905B/zh
Priority to US18/773,861 priority patent/US20250318247A1/en
Application granted granted Critical
Publication of TWI894905B publication Critical patent/TWI894905B/zh
Publication of TW202541634A publication Critical patent/TW202541634A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/343—Gate regions of field-effect devices having PN junction gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/051—Manufacture or treatment of Schottky diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/05—Manufacture or treatment characterised by using material-based technologies using Group III-V technology
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

本發明揭露一種P型氮化鎵半導體裝置及其製作方法，P型氮化鎵半導體裝置包含一基板、一成核層、一緩衝層、一氮化鎵層、一氮化鋁鎵層、至少一個陰極、一P型氮化鎵終端結構與一陽極。成核層、緩衝層、氮化鎵層與氮化鋁鎵層依序設於基板上。陰極貫穿氮化鋁鎵層，並直接介面接觸氮化鎵層。P型氮化鎵終端結構具有貫穿自身之一通孔，P型氮化鎵終端結構設於氮化鋁鎵層上。陽極設於P型氮化鎵終端結構與氮化鋁鎵層上，並填充通孔。

Description

P型氮化鎵半導體裝置及其製作方法
本發明係關於一種半導體製作技術，且特別關於一種P型氮化鎵半導體裝置及其製作方法。
氮化鎵作為代表的寬能隙材料之一，與傳統的矽材料相比，擁有更寬的能隙、更高的飽和電流與擊穿電場等優勢。現有技術以凹槽式氮化鎵金屬-絕緣-半導體高電子移動率電晶體(recessed GaN MISHEMT)及P型氮化鎵高電子移動率電晶體(p-GaN HEMT)來滿足市場的常閉(normally off)操作或增強式元件(enhancement-mode devices)的需求。
氮化鎵元件是分離式元件，無法整合為晶圓上的積體電路。氮化鎵元件必須與矽元件封裝在一起，以因應市場對於增強式元件的需求。然而，電路封裝會造成額外的製作成本。舉例來說，當氮化鎵二極體以閘極邊緣終端結構來實現時，氮化鎵二極體與P型氮化鎵電晶體整合會造成複雜的磊晶問題。電路封裝所使用的繞線會產生寄生電阻與寄生電容，使電路之性能受限，可靠度也會降低。
因此，本發明係在針對上述的困擾，提出一種P型氮化鎵半導體裝置及其製作方法，以解決習知所產生的問題。
本發明提供一種P型氮化鎵半導體裝置及其製作方法，其降低製程之成本與不穩定性。
在本發明之一實施例中，一種P型氮化鎵半導體裝置包含一基板、一成核層、一緩衝層、一氮化鎵層、一氮化鋁鎵層、至少一個陰極、一P型氮化鎵終端結構與一陽極。成核層設於基板上，緩衝層設於成核層上，氮化鎵層設於緩衝層上，氮化鋁鎵層設於氮化鎵層上。陰極貫穿氮化鋁鎵層，並直接介面接觸氮化鎵層。P型氮化鎵終端結構具有貫穿自身之一通孔，其中P型氮化鎵終端結構設於氮化鋁鎵層上。陽極設於P型氮化鎵終端結構與氮化鋁鎵層上，並填充通孔。
在本發明之一實施例中， P型氮化鎵半導體裝置更包含一源極、一汲極、一P型氮化鎵結構與一閘極。源極與汲極彼此相隔，並貫穿氮化鋁鎵層，且直接介面接觸該氮化鎵層。P型氮化鎵結構設於位於源極與汲極之間的氮化鋁鎵層上，閘極設於P型氮化鎵結構上。
在本發明之一實施例中， P型氮化鎵半導體裝置更包含一隔離結構，其位於氮化鋁鎵層與氮化鎵層中。隔離結構具有第一側及與其相對之第二側，陰極位於隔離結構之第一側，源極與汲極位於隔離結構之第二側。
在本發明之一實施例中，隔離結構環繞陰極，並環繞源極與汲極。
在本發明之一實施例中， P型氮化鎵半導體裝置更包含一絕緣層，其覆蓋隔離結構、氮化鋁鎵層、P型氮化鎵終端結構、P型氮化鎵結構、部分之陰極、部分之陽極、部分之源極與部分之汲極。
在本發明之一實施例中， P型氮化鎵半導體裝置更包含一蝕刻停止層(etch stopping layer)，其位於氮化鋁鎵層與P型氮化鎵終端結構之間，並位於氮化鋁鎵層與P型氮化鎵結構之間。
在本發明之一實施例中，蝕刻停止層包含氮化鋁。
在本發明之一實施例中，緩衝層包含氮化鎵或氮化鋁鎵。
在本發明之一實施例中，成核層包含氮化鋁。
在本發明之一實施例中，基板為矽基板、碳化矽基板、藍寶石基板或氮化鎵基板。
在本發明之一實施例中，一種P型氮化鎵半導體裝置之製作方法包含下列步驟：依序形成一成核層、一緩衝層、一氮化鎵層、一氮化鋁鎵層與一P型氮化鎵結構層於一基板上；移除部分之P型氮化鎵結構層，以於氮化鋁鎵層上形成具有貫穿自身之一通孔之一P型氮化鎵終端結構；形成一陽極於P型氮化鎵終端結構與氮化鋁鎵層上，以填充通孔；以及移除部分之氮化鋁鎵層，以露出氮化鎵層之至少一個第一區塊，並形成至少一個陰極於氮化鎵層之第一區塊上，其中陰極直接介面接觸氮化鎵層之第一區塊。
在本發明之一實施例中，在形成P型氮化鎵結構層之步驟後，形成一隔離結構於氮化鋁鎵層與氮化鎵層中，接著再進行移除部分之P型氮化鎵結構層與部分之氮化鋁鎵層。隔離結構具有第一側及與其相對之第二側，陰極與第一區塊位於第一側。
在本發明之一實施例中，移除部分之P型氮化鎵結構層，以於位於第一側之氮化鋁鎵層上形成P型氮化鎵終端結構與位於第二側之氮化鋁鎵層上形成一P型氮化鎵結構。移除部分之氮化鋁鎵層，以露出氮化鎵層之第一區塊、一第二區塊與一第三區塊，並分別形成陰極、一源極與一汲極於第一區塊、第二區塊與第三區塊上。第一區塊與陰極位於第一側，源極、汲極、第二區塊與第三區塊位於第二側。源極與汲極分別位於P型氮化鎵結構之下方的氮化鋁鎵層之相異兩側，並分別直接介面接觸第二區塊與第三區塊。形成陽極於P型氮化鎵終端結構與氮化鋁鎵層上，並形成一閘極於P型氮化鎵結構上。
在本發明之一實施例中，隔離結構環繞陰極，並環繞源極與汲極。
在本發明之一實施例中， P型氮化鎵半導體裝置之製作方法更包含形成一絕緣層以覆蓋隔離結構、氮化鋁鎵層、P型氮化鎵終端結構、P型氮化鎵結構、部分之陰極、部分之陽極、部分之源極與部分之汲極之步驟。
在本發明之一實施例中，依序形成成核層、緩衝層、氮化鎵層、氮化鋁鎵層、一蝕刻停止層與P型氮化鎵結構層於基板上。
在本發明之一實施例中，在形成P型氮化鎵終端結構與P型氮化鎵結構之步驟後，移除被P型氮化鎵終端結構與P型氮化鎵結構露出之蝕刻停止層，接著再進行形成陽極與閘極及移除部分之氮化鋁鎵層，以露出第一區塊、第二區塊與第三區塊之步驟。
在本發明之一實施例中，隔離結構以離子佈植法(ion implantation)形成。
基於上述，P型氮化鎵半導體裝置及其製作方法採用P型氮化鎵結構層取代介電層，並在陽極之下方蝕刻P型氮化鎵結構層，以形成蕭特基二極體之P型氮化鎵終端結構，藉此提供電洞以提高二極體之穩定性。由於P型氮化鎵終端結構與高電子移動率電晶體之氮化鎵結構屬於相同磊晶材質，當蕭特基二極體與P型氮化鎵電晶體整合時，能降低製程之成本與不穩定性。蕭特基二極體與P型氮化鎵電晶體亦可整合為積體電路。
茲為使　貴審查委員對本發明的結構特徵及所達成的功效有更進一步的瞭解與認識，謹佐以較佳的實施例圖及配合詳細的說明，說明如後：
本發明之實施例將藉由下文配合相關圖式進一步加以解說。盡可能的，於圖式與說明書中，相同標號係代表相同或相似構件。於圖式中，基於簡化與方便標示，形狀與厚度可能經過誇大表示。可以理解的是，未特別顯示於圖式中或描述於說明書中之元件，為所屬技術領域中具有通常技術者所知之形態。本領域之通常技術者可依據本發明之內容而進行多種之改變與修改。
當一個元件被稱為『在…上』時，它可泛指該元件直接在其他元件上，也可以是有其他元件存在於兩者之中。相反地，當一個元件被稱為『直接在』另一元件，它是不能有其他元件存在於兩者之中間。如本文所用，詞彙『及/或』包含了列出的關聯項目中的一個或多個的任何組合。
於下文中關於“一個實施例”或“一實施例”之描述係指關於至少一實施例內所相關連之一特定元件、結構或特徵。因此，於下文中多處所出現之“一個實施例”或 “一實施例”之多個描述並非針對同一實施例。再者，於一或多個實施例中之特定構件、結構與特徵可依照一適當方式而結合。
揭露特別以下述例子加以描述，這些例子僅係用以舉例說明而已，因為對於熟習此技藝者而言，在不脫離本揭示內容之精神和範圍內，當可作各種之更動與潤飾，因此本揭示內容之保護範圍當視後附之申請專利範圍所界定者為準。在通篇說明書與申請專利範圍中，除非內容清楚指定，否則「一」以及「該」的意義包含這一類敘述包括「一或至少一」該元件或成分。此外，如本揭露所用，除非從特定上下文明顯可見將複數個排除在外，否則單數冠詞亦包括複數個元件或成分的敘述。而且，應用在此描述中與下述之全部申請專利範圍中時，除非內容清楚指定，否則「在其中」的意思可包含「在其中」與「在其上」。在通篇說明書與申請專利範圍所使用之用詞(terms)，除有特別註明，通常具有每個用詞使用在此領域中、在此揭露之內容中與特殊內容中的平常意義。某些用以描述本揭露之用詞將於下或在此說明書的別處討論，以提供從業人員(practitioner)在有關本揭露之描述上額外的引導。在通篇說明書之任何地方之例子，包含在此所討論之任何用詞之例子的使用，僅係用以舉例說明，當然不限制本揭露或任何例示用詞之範圍與意義。同樣地，本揭露並不限於此說明書中所提出之各種實施例。
可了解如在此所使用的用詞「包含(comprising)」、「包含(including)」、「具有(having)」、「含有(containing)」、「包含(involving)」等等，為開放性的(open-ended)，即意指包含但不限於。另外，本發明的任一實施例或申請專利範圍不須達成本發明所揭露之全部目的或優點或特點。此外，摘要部分和標題僅是用來輔助專利文件搜尋之用，並非用來限制發明作之申請專利範圍。
此外，若使用「電(性)耦接」或「電(性)連接」一詞在此係包含任何直接及間接的電氣連接手段。舉例而言，若文中描述一第一裝置電性耦接於一第二裝置，則代表該第一裝置可直接連接於該第二裝置，或透過其他裝置或連接手段間接地連接至該第二裝置。另外，若描述關於電訊號之傳輸、提供，熟習此技藝者應該可了解電訊號之傳遞過程中可能伴隨衰減或其他非理想性之變化，但電訊號傳輸或提供之來源與接收端若無特別敘明，實質上應視為同一訊號。舉例而言，若由電子電路之端點A傳輸(或提供)電訊號S給電子電路之端點B，其中可能經過一電晶體開關之源汲極兩端及/或可能之雜散電容而產生電壓降，但此設計之目的若非刻意使用傳輸(或提供)時產生之衰減或其他非理想性之變化而達到某些特定的技術效果，電訊號S在電子電路之端點A與端點B應可視為實質上為同一訊號。
除非特別說明，一些條件句或字詞，例如「可以(can)」、「可能(could)」、「也許(might)」，或「可(may)」，通常是試圖表達本案實施例具有，但是也可以解釋成可能不需要的特徵、元件，或步驟。在其他實施例中，這些特徵、元件，或步驟可能是不需要的。
以下將提出一種本發明之P型氮化鎵半導體裝置及其製作方法，其採用P型氮化鎵結構層取代介電層，並在陽極之下方蝕刻P型氮化鎵結構層，以形成蕭特基(Schottky)二極體之P型氮化鎵終端結構，藉此提供電洞以提高二極體之穩定性。由於P型氮化鎵終端結構與高電子移動率電晶體之氮化鎵結構屬於相同磊晶材質，當蕭特基二極體與P型氮化鎵電晶體整合時，能降低製程之成本與不穩定性。蕭特基二極體與P型氮化鎵電晶體亦可整合為積體電路。
第1圖為本發明之第一實施例之P型氮化鎵半導體裝置之結構剖視圖。請參閱第1圖，以下介紹P型氮化鎵半導體裝置之第一實施例，其作為P型氮化鎵陽極邊緣終端的蕭特基二極體。P型氮化鎵半導體裝置1包含一基板10、一成核層11、一緩衝層12、作為通道層之一氮化鎵層13、作為阻障層之一氮化鋁鎵層14、至少一個陰極C、一P型氮化鎵終端結構15與一陽極A。緩衝層12包含，但不限於氮化鎵或氮化鋁鎵。成核層11包含，但不限於氮化鋁。基板10為，但不限於矽基板、碳化矽基板、藍寶石基板或氮化鎵基板。成核層11設於基板10上，緩衝層12設於成核層11上，氮化鎵層13設於緩衝層12上，氮化鋁鎵層14設於氮化鎵層13上。為了方便與清晰，陰極C之數量以二為例。陰極C貫穿氮化鋁鎵層14，並直接介面接觸氮化鎵層13。P型氮化鎵終端結構15具有貫穿自身之一通孔H，其中P型氮化鎵終端結構15設於氮化鋁鎵層14上。陽極A設於P型氮化鎵終端結構15與氮化鋁鎵層14上，並填充通孔H，以與氮化鋁鎵層14形成蕭特基接觸(Schottky contact)。在本發明之某些實施例中，P型氮化鎵半導體裝置1更可包含一絕緣層16，其覆蓋氮化鋁鎵層14、P型氮化鎵終端結構15、部分之陰極C與部分之陽極A。當陽極A被施加高電壓，且陰極被施加低電壓時，電子存在氮化鎵層13與氮化鋁鎵層14之間的介面，P型氮化鎵終端結構15可提供電洞以與電子中和，以提高蕭特基二極體的穩定性。
第2a圖至第2f圖為本發明之第一實施例之P型氮化鎵半導體裝置之各步驟結構剖視圖。首先如第2a圖所示，依序形成一成核層11、一緩衝層12、一氮化鎵層13、一氮化鋁鎵層14與一P型氮化鎵結構層2於一基板10上。接著，如第2a圖與第2b圖所示，移除部分之P型氮化鎵結構層2，以於氮化鋁鎵層14上形成具有貫穿自身之一通孔H之一P型氮化鎵終端結構15。如第2c圖所示，形成一陽極A於P型氮化鎵終端結構15與氮化鋁鎵層14上，以填充通孔H。如第2d圖與第2e圖所示，移除部分之氮化鋁鎵層14，以露出氮化鎵層13之至少一個第一區塊130，並形成至少一個陰極C於氮化鎵層13之第一區塊130上，其中陰極C直接介面接觸氮化鎵層13之第一區塊130。在此實施例中，第一區塊130之數量以二為例，陰極C的數量亦以二為例。在某些實施例中，如第2f圖所示，形成一絕緣層16以覆蓋氮化鋁鎵層14、P型氮化鎵終端結構15、部分之陰極C與部分之陽極A。假若可獲得實質上相同的結果，則這些步驟並不一定要遵照第2a圖至第2f圖所示的執行次序來執行。
第3圖為本發明之第二實施例之P型氮化鎵半導體裝置之結構剖視圖。請參閱第3圖，以下介紹P型氮化鎵半導體裝置之第二實施例，其作為P型氮化鎵陽極邊緣終端的蕭特基二極體。第二實施例與第一實施例差別在於第二實施例更包含一蝕刻停止層(etch stopping layer)17，其位於氮化鋁鎵層14與P型氮化鎵終端結構15之間。蝕刻停止層包含，但不限於氮化鋁。蝕刻停止層是用以避免過度蝕刻氮化鋁鎵層14與產生許多缺陷。第二實施例之其餘結構已於第一實施例介紹過，於此不再贅述。
第4a圖至第4g圖為本發明之第二實施例之P型氮化鎵半導體裝置之各步驟結構剖視圖。首先如第4a圖所示，依序形成一成核層11、一緩衝層12、一氮化鎵層13、一氮化鋁鎵層14、一蝕刻停止層17與一P型氮化鎵結構層2於一基板10上。接著，如第4a圖與第4b圖所示，移除部分之P型氮化鎵結構層2，以於氮化鋁鎵層14上形成具有貫穿自身之一通孔H之一P型氮化鎵終端結構15，以被P型氮化鎵終端結構15露出的蝕刻停止層17避免過度蝕刻氮化鋁鎵層14。如第4c圖所示，移除被P型氮化鎵終端結構15露出的蝕刻停止層17。第4d圖至第4g圖之步驟分別與第2c圖至第2f圖之步驟相同，於此不再贅述。假若可獲得實質上相同的結果，則這些步驟並不一定要遵照第4a圖至第4g圖所示的執行次序來執行。
第5圖為本發明之第三實施例之P型氮化鎵半導體裝置之結構剖視圖。請參閱第5圖，以下介紹P型氮化鎵半導體裝置之第三實施例。第三實施例與第一實施例差別在於第三實施例更包含一源極S、一汲極D、一P型氮化鎵結構18、一閘極G與一隔離結構19。源極S與汲極D彼此相隔，並貫穿氮化鋁鎵層14，且介面接觸氮化鎵層13。P型氮化鎵結構18設於位於源極S與汲極D之間的氮化鋁鎵層14上。閘極G設於P型氮化鎵結構18上。隔離結構19位於氮化鋁鎵層14與氮化鎵層13中。隔離結構19具有第一側及與其相對之第二側，陰極C位於隔離結構19之第一側，源極S與汲極D位於隔離結構19之第二側。在本發明之某些實施例中，隔離結構19可環繞陰極C，並環繞源極S與汲極D。此外，絕緣層16更覆蓋隔離結構19、P型氮化鎵結構18、部分之源極S與部分之汲極D。第三實施例之其餘結構已於第一實施例介紹過，於此不再贅述。
第6a圖至第6g圖為本發明之第三實施例之P型氮化鎵半導體裝置之各步驟結構剖視圖。首先如第6a圖所示，依序形成一成核層11、一緩衝層12、一氮化鎵層13、一氮化鋁鎵層14與一P型氮化鎵結構層2於一基板10上。接著，如第6b圖所示，以離子佈植法(ion implantation)形成一隔離結構19於氮化鋁鎵層14與氮化鎵層13中，其中隔離結構19可包含絕緣材質，隔離結構19具有第一側及與其相對之第二側。在某些實施例中，隔離結構19可環繞氮化鋁鎵層14之不同區域。再來，如第6b圖與第6c圖所示，移除部分之P型氮化鎵結構層2，以於位於第一側之氮化鋁鎵層14上形成具有貫穿自身之一通孔H之一P型氮化鎵終端結構15與位於第二側之氮化鋁鎵層14上形成一P型氮化鎵結構18。如第6d圖所示，形成一陽極A於P型氮化鎵終端結構15與氮化鋁鎵層14上，以填充通孔H，並形成一閘極G於P型氮化鎵結構18上。如第6e圖與第6f圖所示，移除部分之氮化鋁鎵層14，以露出氮化鎵層13之至少一個第一區塊130、一第二區塊131與一第三區塊132，並分別形成至少一個陰極C、一源極S與一汲極D於氮化鎵層13之第一區塊130、第二區塊131與第三區塊132上，其中陰極C直接介面接觸氮化鎵層13之第一區塊130。在此實施例中，第一區塊130之數量以二為例，陰極C的數量亦以二為例。第一區塊130與陰極C位於隔離結構19之第一側，源極S、汲極D、第二區塊131與第三區塊132位於隔離結構19之第二側，源極S與汲極D分別位於P型氮化鎵結構18之下方的氮化鋁鎵層14之相異兩側，並分別直接介面接觸第二區塊131與第三區塊132。在某些實施例中，隔離結構19可環繞陰極C，並環繞源極S與汲極D。最後，如第6g圖所示，可形成一絕緣層16以覆蓋隔離結構19、氮化鋁鎵層14、P型氮化鎵終端結構15、P型氮化鎵結構18、部分之陰極C、部分之陽極A、部分之源極S與部分之汲極D。假若可獲得實質上相同的結果，則這些步驟並不一定要遵照第6a圖至第6g圖所示的執行次序來執行。由於P型氮化鎵終端結構15與氮化鎵高電子移動率電晶體之氮化鎵結構18屬於相同磊晶材質，當蕭特基二極體與P型氮化鎵電晶體整合時，能降低製程之成本與不穩定性。蕭特基二極體與P型氮化鎵電晶體亦可整合為積體電路。
第7圖為本發明之第四實施例之P型氮化鎵半導體裝置之結構剖視圖。請參閱第7圖，以下介紹P型氮化鎵半導體裝置之第四實施例。第四實施例與第三實施例差別在於第四實施例更包含一蝕刻停止層(etch stopping layer)17，其位於氮化鋁鎵層14與P型氮化鎵終端結構15之間，並位於氮化鋁鎵層14與P型氮化鎵結構18之間。第四實施例之其餘結構已於第一實施例與第三實施例介紹過，於此不再贅述。
第8a圖至第8h圖為本發明之第四實施例之P型氮化鎵半導體裝置之各步驟結構剖視圖。首先如第8a圖所示，依序形成一成核層11、一緩衝層12、一氮化鎵層13、一氮化鋁鎵層14、一蝕刻停止層17與一P型氮化鎵結構層2於一基板10上。接著，如第8b圖所示，以離子佈植法形成一隔離結構19於氮化鋁鎵層14與氮化鎵層13中，其中隔離結構19可包含絕緣材質，隔離結構19具有第一側及與其相對之第二側。在某些實施例中，隔離結構19可環繞氮化鋁鎵層14之不同區域。再來，如第8b圖與第8c圖所示，移除部分之P型氮化鎵結構層2，以於位於第一側之氮化鋁鎵層14上形成具有貫穿自身之一通孔H之一P型氮化鎵終端結構15與位於第二側之氮化鋁鎵層14上形成一P型氮化鎵結構18，以被P型氮化鎵終端結構15與P型氮化鎵結構18露出的蝕刻停止層17避免過度蝕刻氮化鋁鎵層14。如第8d圖所示，移除被P型氮化鎵終端結構15與P型氮化鎵結構18露出的蝕刻停止層17。第8e圖至第8h圖之步驟分別與第6d圖至第6g圖之步驟相同，於此不再贅述。假若可獲得實質上相同的結果，則這些步驟並不一定要遵照第8a圖至第8h圖所示的執行次序來執行。
根據上述實施例，P型氮化鎵半導體裝置及其製作方法採用P型氮化鎵結構層取代介電層，並在陽極之下方蝕刻P型氮化鎵結構層，以形成蕭特基二極體之P型氮化鎵終端結構，藉此提供電洞以提高二極體之穩定性。由於P型氮化鎵終端結構與高電子移動率電晶體之氮化鎵結構屬於相同磊晶材質，當蕭特基二極體與P型氮化鎵電晶體整合時，能降低製程之成本與不穩定性。蕭特基二極體與P型氮化鎵電晶體亦可整合為積體電路。
以上所述者，僅為本發明一較佳實施例而已，並非用來限定本發明實施之範圍，故舉凡依本發明申請專利範圍所述之形狀、構造、特徵及精神所為之均等變化與修飾，均應包括於本發明之申請專利範圍內。
1:P型氮化鎵半導體裝置 10:基板 11:成核層 12:緩衝層 13:氮化鎵層 130:第一區塊 131:第二區塊 132:第三區塊 14:氮化鋁鎵層 15:P型氮化鎵終端結構 16:絕緣層 17:蝕刻停止層 18:P型氮化鎵結構 19:隔離結構 2:P型氮化鎵結構層 C:陰極 A:陽極 H:通孔 S:源極 D:汲極 G:閘極
第1圖為本發明之第一實施例之P型氮化鎵半導體裝置之結構剖視圖。 第2a圖至第2f圖為本發明之第一實施例之P型氮化鎵半導體裝置之各步驟結構剖視圖。 第3圖為本發明之第二實施例之P型氮化鎵半導體裝置之結構剖視圖。 第4a圖至第4g圖為本發明之第二實施例之P型氮化鎵半導體裝置之各步驟結構剖視圖。 第5圖為本發明之第三實施例之P型氮化鎵半導體裝置之結構剖視圖。 第6a圖至第6g圖為本發明之第三實施例之P型氮化鎵半導體裝置之各步驟結構剖視圖。 第7圖為本發明之第四實施例之P型氮化鎵半導體裝置之結構剖視圖。 第8a圖至第8h圖為本發明之第四實施例之P型氮化鎵半導體裝置之各步驟結構剖視圖。
1:P型氮化鎵半導體裝置
10:基板
11:成核層
12:緩衝層
13:氮化鎵層
14:氮化鋁鎵層
15:P型氮化鎵終端結構
16:絕緣層
C:陰極
A:陽極
H:通孔

Claims (17)

  1. 一種P型氮化鎵半導體裝置，包含： 一基板； 一成核層，設於該基板上； 一緩衝層，設於該成核層上； 一氮化鎵層，設於該緩衝層上； 一氮化鋁鎵層，設於該氮化鎵層上； 至少一個陰極，貫穿該氮化鋁鎵層，並直接介面接觸該氮化鎵層； 一P型氮化鎵終端結構，具有貫穿自身之一通孔，其中該P型氮化鎵終端結構設於該氮化鋁鎵層上：以及 一陽極，設於該P型氮化鎵終端結構與該氮化鋁鎵層上，並填充該通孔。
  2. 如請求項1所述之P型氮化鎵半導體裝置，更包含： 一源極與一汲極，彼此相隔，並貫穿該氮化鋁鎵層，且直接介面接觸該氮化鎵層； 一P型氮化鎵結構，設於位於該源極與該汲極之間的該氮化鋁鎵層上；以及 一閘極，設於該P型氮化鎵結構上。
  3. 如請求項2所述之P型氮化鎵半導體裝置，更包含一隔離結構，其位於該氮化鋁鎵層與該氮化鎵層中，其中該隔離結構具有第一側及與其相對之第二側，該至少一個陰極位於該隔離結構之該第一側，該源極與該汲極位於該隔離結構之該第二側。
  4. 如請求項3所述之P型氮化鎵半導體裝置，其中該隔離結構環繞該至少一個陰極，並環繞該源極與該汲極。
  5. 如請求項4所述之P型氮化鎵半導體裝置，更包含一絕緣層，其覆蓋該隔離結構、該氮化鋁鎵層、該P型氮化鎵終端結構、該P型氮化鎵結構、部分之該至少一個陰極、部分之該陽極、部分之該源極與部分之該汲極。
  6. 如請求項2所述之P型氮化鎵半導體裝置，更包含一蝕刻停止層(etch stopping layer)，其位於該氮化鋁鎵層與該P型氮化鎵終端結構之間，並位於該氮化鋁鎵層與該P型氮化鎵結構之間。
  7. 如請求項6所述之P型氮化鎵半導體裝置，其中該蝕刻停止層包含氮化鋁。
  8. 如請求項1所述之P型氮化鎵半導體裝置，其中該緩衝層包含氮化鎵或氮化鋁鎵。
  9. 如請求項1所述之P型氮化鎵半導體裝置，其中該成核層包含氮化鋁。
  10. 如請求項1所述之P型氮化鎵半導體裝置，其中該基板為矽基板、碳化矽基板、藍寶石基板或氮化鎵基板。
  11. 一種P型氮化鎵半導體裝置之製作方法，包含下列步驟： 依序形成一成核層、一緩衝層、一氮化鎵層、一氮化鋁鎵層與一P型氮化鎵結構層於一基板上； 移除部分之該P型氮化鎵結構層，以於該氮化鋁鎵層上形成具有貫穿自身之一通孔之一P型氮化鎵終端結構； 形成一陽極於該P型氮化鎵終端結構與該氮化鋁鎵層上，以填充該通孔；以及 移除部分之該氮化鋁鎵層，以露出該氮化鎵層之至少一個第一區塊，並形成至少一個陰極於該氮化鎵層之該至少一個第一區塊上，其中該至少一個陰極直接介面接觸該氮化鎵層之該至少一個第一區塊。
  12. 如請求項11所述之P型氮化鎵半導體裝置之製作方法，其中在形成該P型氮化鎵結構層之步驟後，形成一隔離結構於該氮化鋁鎵層與該氮化鎵層中，接著再進行移除該部分之該P型氮化鎵結構層與該部分之該氮化鋁鎵層，該隔離結構具有第一側及與其相對之第二側，該至少一個陰極與該至少一個第一區塊位於該第一側。
  13. 如請求項12所述之P型氮化鎵半導體裝置之製作方法，其中在移除該部分之該P型氮化鎵結構層，以形成該P型氮化鎵終端結構之步驟中，移除部分之該P型氮化鎵結構層，以於位於該第一側之該氮化鋁鎵層上形成該P型氮化鎵終端結構與位於該第二側之該氮化鋁鎵層上形成一P型氮化鎵結構；在移除該部分之該氮化鋁鎵層，以露出該至少一個第一區塊，並形成該至少一個陰極於該至少一個第一區塊上之步驟中，移除部分之該氮化鋁鎵層，以露出該氮化鎵層之該至少一個第一區塊、一第二區塊與一第三區塊，並分別形成該至少一個陰極、一源極與一汲極於該至少一個第一區塊、該第二區塊與該第三區塊上，該至少一個第一區塊與該至少一個陰極位於該第一側，該源極、該汲極、該第二區塊與該第三區塊位於該第二側，該源極與該汲極分別位於該P型氮化鎵結構之下方的該氮化鋁鎵層之相異兩側，並分別直接介面接觸該第二區塊與該第三區塊；以及在形成該陽極於該P型氮化鎵終端結構與該氮化鋁鎵層上之步驟中，形成該陽極於該P型氮化鎵終端結構與該氮化鋁鎵層上，並形成一閘極於該P型氮化鎵結構上。
  14. 如請求項13所述之P型氮化鎵半導體裝置之製作方法，其中該隔離結構環繞該至少一個陰極，並環繞該源極與該汲極。
  15. 如請求項13所述之P型氮化鎵半導體裝置之製作方法，更包含形成一絕緣層以覆蓋該隔離結構、該氮化鋁鎵層、該P型氮化鎵終端結構、該P型氮化鎵結構、部分之該至少一個陰極、部分之該陽極、部分之該源極與部分之該汲極之步驟。
  16. 如請求項13所述之P型氮化鎵半導體裝置之製作方法，其中在依序形成該成核層、該緩衝層、該氮化鎵層、該氮化鋁鎵層與該P型氮化鎵結構層於該基板上之步驟中，依序形成該成核層、該緩衝層、該氮化鎵層、該氮化鋁鎵層、一蝕刻停止層與該P型氮化鎵結構層於該基板上；在形成該P型氮化鎵終端結構與該P型氮化鎵結構之步驟後，移除被該P型氮化鎵終端結構與該P型氮化鎵結構露出之該蝕刻停止層，接著再進行形成該陽極與該閘極及移除部分之該氮化鋁鎵層，以露出該至少一個第一區塊、該第二區塊與該第三區塊之步驟。
  17. 如請求項12所述之P型氮化鎵半導體裝置之製作方法，其中該隔離結構以離子佈植法(ion implantation)形成。
TW113113099A 2024-04-09 2024-04-09 P型氮化鎵半導體裝置及其製作方法 TWI894905B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW113113099A TWI894905B (zh) 2024-04-09 2024-04-09 P型氮化鎵半導體裝置及其製作方法
US18/773,861 US20250318247A1 (en) 2024-04-09 2024-07-16 p-GaN SEMICONDUCTOR DEVICE AND METHOD FOR FABRICATING THE SAME

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW113113099A TWI894905B (zh) 2024-04-09 2024-04-09 P型氮化鎵半導體裝置及其製作方法

Publications (2)

Publication Number Publication Date
TWI894905B true TWI894905B (zh) 2025-08-21
TW202541634A TW202541634A (zh) 2025-10-16

Family

ID=97232177

Family Applications (1)

Application Number Title Priority Date Filing Date
TW113113099A TWI894905B (zh) 2024-04-09 2024-04-09 P型氮化鎵半導體裝置及其製作方法

Country Status (2)

Country Link
US (1) US20250318247A1 (zh)
TW (1) TWI894905B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105793997A (zh) * 2013-12-02 2016-07-20 Lg伊诺特有限公司 半导体器件和包括半导体器件的半导体电路
TW201929044A (zh) * 2017-12-06 2019-07-16 美商克若密斯股份有限公司 用於工程基板上的整合裝置之系統及方法
TW202141584A (zh) * 2016-08-23 2021-11-01 美商克若密斯股份有限公司 與工程基板整合之電力元件
CN115020499A (zh) * 2022-05-25 2022-09-06 中国电子科技集团公司第五十五研究所 基于p型GaN结构的结型肖特基二极管及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105793997A (zh) * 2013-12-02 2016-07-20 Lg伊诺特有限公司 半导体器件和包括半导体器件的半导体电路
TW202141584A (zh) * 2016-08-23 2021-11-01 美商克若密斯股份有限公司 與工程基板整合之電力元件
TW201929044A (zh) * 2017-12-06 2019-07-16 美商克若密斯股份有限公司 用於工程基板上的整合裝置之系統及方法
CN115020499A (zh) * 2022-05-25 2022-09-06 中国电子科技集团公司第五十五研究所 基于p型GaN结构的结型肖特基二极管及其制备方法

Also Published As

Publication number Publication date
TW202541634A (zh) 2025-10-16
US20250318247A1 (en) 2025-10-09

Similar Documents

Publication Publication Date Title
CN110400848B (zh) 一种肖特基二极管及其制造方法
US10446542B1 (en) GaN structures
US11302690B2 (en) Nitride semiconductor device
US9543291B2 (en) Method of forming a high electron mobility semiconductor device and structure therefor
US9768257B2 (en) Semiconductor device
CN103582951B (zh) 具有连接至源极的背栅的GaN HEMT
US20180026099A1 (en) Semiconductor device and method of manufacturing the semiconductor device
KR20160038011A (ko) 추가적인 소자를 생성하기 위한 폴리실리콘 층을 갖는 GaN 트랜지스터
JP2012178595A (ja) ゲート−ソースフィールドプレートを含むワイドバンドギャップトランジスタ
US20150194483A1 (en) Semiconductor device
US10446472B2 (en) Nitride semiconductor device
JP2006196869A (ja) 半導体装置及びその製造方法
JP6859646B2 (ja) 化合物半導体装置、化合物半導体装置の製造方法、電源装置、及び増幅器
US12471304B2 (en) High electron mobility transistor (HEMT) device for increasing the Schottky diode current and method of forming the same
TWI894905B (zh) P型氮化鎵半導體裝置及其製作方法
US10446677B2 (en) Semiconductor structures and method for fabricating the same
US11728419B2 (en) High electron mobility transistor
US20100117186A1 (en) Semiconductor device and method of producing the same
KR100621502B1 (ko) 화합물 반도체 장치의 제조 방법
CN115440725A (zh) 半导体装置
CN222928735U (zh) 耗尽型与增强型GaN单片集成器件
US20250248059A1 (en) Manufacturing method of semiconductor device
WO2024060046A1 (en) Nitride-based semiconductor device and method for manufacturing the same
KR100620929B1 (ko) 화합물 반도체 장치의 제조 방법
CN115763560A (zh) 一种半导体器件及其制备方法