TWI894945B

TWI894945B - 具有導熱接合結構的半導體元件及其形成方法

Info

Publication number: TWI894945B
Application number: TW113116680A
Authority: TW
Inventors: 陳勇達; 胡寬侃; 劉俊佑; 石哲齊; 楊固峰; 思雅廖
Original assignee: 台灣積體電路製造股份有限公司
Priority date: 2023-10-10
Filing date: 2024-05-06
Publication date: 2025-08-21
Also published as: TW202516692A; US20250118619A1; CN119812010A

Abstract

一種方法包括：在半導體結構上形成含有導熱通孔(也稱為熱通孔、導熱柱或熱柱)的接合結構。具有材料熱導率大於約10W/m．K的熱通孔嵌入接合結構中，以提供從熱點區到基底的快速散熱路徑。

Description

具有導熱接合結構的半導體元件及其形成方法

本發明實施例是有關於一種具有導熱接合結構的半導體元件及其形成方法。

積體電路(IC)產業經歷了指數級成長。IC材料和設計的技術進步已經產生了一代又一代的IC，每一代的電路都比上一代更小、更複雜。在IC發展的過程中，功能密度(即，每個晶片面積的互連元件的數量)普遍增加，而幾何尺寸(即，可以使用製造製程創建的最小組件(或線路))卻減小。這種縮小規模的製程通常可以通過提高生產效率和降低相關成本來帶來好處。

這種縮小尺寸也增加了IC處理和製造的複雜性，為了實現這些進步，需要在IC處理和製造方面進行類似的開發。半導體元件尺寸的縮小和高積集密度給散熱帶來了挑戰。例如，隨著前側和背側互連結構變得更加緊湊，IC特徵尺寸不斷縮小，IC元件層產生的熱量可能會被互連結構的介電層捕獲，且互連結構的介電層通常導熱性較差，進而導致局部溫度峰值急劇升高，有時稱為熱點。元件產生的熱量引起的熱點可能會對IC的電氣性能產生負面影響，並且通常會導致IC中電子元件的電遷移和可靠性問題。因此，儘管現有的半導體結構通常足以滿足其預期目的，但它們並未在所有方面都完全令人滿意。因此，需要解決或減輕上述缺陷和問題。

本發明實施例提供一種半導體元件的形成方法包括:在半導體結構上形成第一介電層，半導體結構包括具有前側與背側的半導體元件層、第一基底配置在半導體元件層的背側上以及第一互連結構配置在半導體元件層的前側上；形成多個第一通孔以穿過第一介電層並延伸到第一互連結構，第一通孔具有熱導率大於約10W/m．K的第一導熱材料；在第二基底上形成第二介電層；形成多個第二通孔以穿過第二介電層並延伸到第二基底，第二通孔具有熱導率大於約10W/m．K的第二導熱材料；將第二介電層接合至第一介電層並將第二通孔接合至第一通孔；以及在半導體元件層的背側上形成第二互連結構。

本發明實施例提供一種半導體元件的形成方法包括：在半導體元件層的第一側上形成第一互連結構；形成接合結構以連接第一互連結構與基底，接合結構包括介電層與延伸穿過介電層的導熱柱的陣列，導熱柱與半導體元件層電性隔離；以及在半導體元件層的第二側上形成第二互連結構，半導體元件層的第二側背離半導體元件層的第一側。

本發明實施例提供一種半導體元件包括：半導體元件層；前側互連結構配置在半導體元件層之上；背側互連結構配置在半導體元件層之下；以及基底通過接合結構接合至前側互連結構，其中接合結構包括：介電層；以及多個熱柱延伸穿過介電層，熱柱具有與前側互連結構相接的第一端以及與基底相接的第二端。

100:半導體元件

102:載體基底

104:接合結構

106:介電層

106-1:第一介電層

106-2:第二介電層

108:熱通孔

108-1:第一熱通孔

108-2:第二熱通孔

109:熱片

109-1:第一熱片

109-2:第二熱片

110:前側互連結構

112:半導體元件層

114:背側互連結構

116:電氣接點

120:區域

160、202:基底

162:摻雜區

164:隔離特徵

166:懸置通道層

168、198:閘極結構

170:源極/汲極磊晶特徵

174:閘電極

176:閘介電層

178:閘極間隙壁

180:介電結構

182D、182F:金屬線

184:背側介電結構

188:放大區域

200:元件晶圓

204、208:溝渠

206、210:高卡帕材料

BM0、BM1、BM_Y、M0、M1、M2、M_X-1、M_X:金屬線(金屬層級)

BV0、BV1、V0、V1、V2、V_X:通孔(金屬層級)

CD:臨界尺寸

CO、MD:源極/汲極接觸件

H1、H2:厚度

H3、H4:高度

P:中心到中心距離(節距)

T:電晶體

VD:源極/汲極接觸通孔

VG:閘極通孔

結合附圖閱讀時，從以下描述能夠最好地理解本公開的各方面。請注意，根據業界的標準慣例，各種特徵並未按比例繪製。實際上，為了論述清楚起見，可任意增加或減少各特徵的尺寸。

圖1示出了根據本揭露的一些實施例的半導體元件中涉及的層的剖視圖。

圖2A、圖2B、圖2C和圖2D示出了根據本揭露的一些實施例的接合結構中的熱通孔的上視圖。

圖3示出了根據本揭露的一些實施例的圖1的半導體元件的區域的剖視圖。

圖4A、圖4B、圖4C、圖4D、圖4E、圖4F、圖4G、圖4H、圖4I和圖4J-1示出了根據本揭露的一些實施例的在不同層形成期間的圖1的半導體元件的剖視圖。

圖4J-2、圖4J-3和圖4J-4示出了根據本揭露的一些替代實施例的圖1的半導體元件的剖視圖。

圖5A、圖5B、圖5C和圖5D-1示出了根據本揭露的一些替代實施例的在不同層形成期間的圖1的半導體元件的剖視圖。

圖5D-2、圖5D-3和圖5D-4示出了根據本揭露的一些替代實施例的圖1的半導體元件的剖視圖。

以下揭露內容提供用於實施本發明的不同特徵的諸多不同實施例或實例。以下闡述組件及排列方式的具體實例以簡化本揭露。當然，該些僅為實例且不旨在進行限制。舉例而言，以下說明中將第一特徵形成於第二特徵之上或第二特徵上可包括其中第一特徵與第二特徵被形成為直接接觸的實施例，且亦可包括其中第一特徵與第二特徵之間可形成有附加特徵進而使得第一特徵與第二特徵可不直接接觸的實施例。另外，本揭露可能在各種實例中重複使用元件標號及/或字母。此種重複使用是出於簡潔及清晰的目的，而不是自身表示所論述的各種實施例及/或配置之間的關係。

此外，為易於說明，本文中可能使用例如「位於...之下(beneath)」、「位於...下方(below)」、「下部的(lower)」、「位於...上方(above)」、「上部的(upper)」及相似用語等空間相對性用語來闡述圖中所示的一個元件或特徵與另一(其他)元件或特徵的關係。所述空間相對性用語旨在除圖中所繪示的定向外亦囊括元件在使用或操作中的不同定向。設備可具有其他定向(旋轉90度或處於其他定向)，且本文中所使用的空間相對性描述語可同樣相應地進行解釋。更進一步，當以「約(about)」、「近似(approximate)」等描述數字或數字範圍時，該術語旨在涵蓋所描述的數字的±10%以內的數字，除非另有說明。例如，術語「約5nm」涵蓋從4.5nm至5.5nm的尺寸範圍。

在電路的操作期間可以產生熱量形式的熱能，且某些類型的電路可產生比其他類型的電路更多的熱量。當發熱電路緊密地封裝在IC結構中時，可能會形成一或多個熱點區。這些熱點區可以指IC結構上的區域或面積，其中每單位時間的每單位面積/體積產生比IC結構的其他區域更多的熱量。例如，在IC結構的操作期間，熱點區可以具有比與熱點區相鄰的區域更高的溫度。

一般而言，半導體元件以堆疊方式構建，電晶體位於最低層級(半導體元件層)處，且前側互連結構(接觸件、通孔和金屬線)位於電晶體頂部上，以提供與電晶體的連接。電力軌(例如用於電壓源和接地面的金屬線)也在電晶體上方，且可以是互連結構的一部分。隨著積體電路的尺寸不斷縮小，電力軌也不斷縮小。這不可避免地導致跨電力軌的壓降增加，以及積體電路的功耗增加。除了電力軌之外，訊號線也受到這種縮小的影響，例如訊號線間距的不斷減小，導致寄生電容增加和電路速度降低。為了應對此挑戰，可以實現包括電力軌及/或訊號線的背側互連結構以及形成在IC結構的背側上的通孔，以減輕來自前側互連結構的一些金屬佈線負載並減少其電阻和寄生電容。為了接近IC結構的背側，IC結構通常通過介電接合層接合到載體基底(例如，晶圓)。然而，介電接合層通常具有較差的導熱性並阻擋來自IC結構前側的散熱路徑。同時，背側互連結構通常使用低k或極低k(ELK)介電材料，其導熱性也較差。如此一來，IC結構前側上的介電接合層與背側互連結構接合，會一起惡化IC結構的熱性能。

本揭露基本上有關於一種接合結構以提供導熱通孔(也稱為熱通孔、導熱柱或熱柱)。該些導熱通孔嵌入在接合結構中，以改善接合結構的整體熱導率，從而允許熱量從熱點區快速散熱到載體基底。

圖1是示出根據本揭露的一些實施例的半導體元件100的剖視圖。半導體元件100可以是任何半導體元件，例如但不限於邏輯元件、記憶體元件或任何其他半導體元件。在一些實施例中，半導體元件100可以是半導體元件封裝。在所示實施例中，半導體元件100包括載體基底102、接合結構104(包括介電層106和熱通孔108的陣列)、前側互連結構110、背側互連結構114以及夾置在前側互連結構110與背側互連結構114之間的半導體元件層112。

載體基底102可以是任何合適的基底。在一些實施例中，載體基底102可以是半導體晶圓。在一些實施例中，載體基底102可以是單晶矽(Si)晶圓、非晶矽晶圓、砷化鎵(GaAs)晶圓或任何其他半導體晶圓。在一些實施例中，載體基底102可以是載體晶圓，其可實質上不具有電特徵並且可用於在半導體元件100的背側製程期間接合到半導體元件100(例如，接合到前側互連結構110和半導體元件層112)。

半導體元件層112包含一或多個半導體元件。在各種實施例中，半導體元件層112內包含的半導體元件可以是任何半導體元件。在一些實施例中，半導體元件層112包括一或多個電晶體，其可包括任何合適的電晶體結構，包括例如FinFET、環繞式閘極(GAA)電晶體等。在一些實施例中，半導體元件層112包括一或多個GAA電晶體。在一些實施例中，半導體元件層112可以是包含一或多個半導體元件的邏輯層，並且還可包括它們的互連結構，其被配置且佈置為提供邏輯功能，例如AND、OR、XOR、XNOR或NOT，或是儲存功能，例如正反器(flipflop)或鎖存器(latch)。

在一些實施例中，半導體元件層112可包括記憶體元件，其可以是任何合適的記憶體元件，例如靜態隨機存取記憶體(SRAM)設備。記憶體元件可包括以行和列構造的多個記憶單元，但是其他實施例不限於這種佈置。每個記憶單元可包括連接在第一電壓源(例如，VDD)與第二電壓源(例如，VSS或接地)之間的多個電晶體(例如，六個)，使得兩個儲存節點中的一者可以被要被儲存的資訊佔用，而補充資訊則儲存在另一儲存節點處。

半導體元件100的半導體元件層112還可包括電耦合到半導體元件層112的各種電路。例如，半導體元件層112可包括電耦合至半導體元件層112的一或多個半導體元件的電源管理或其他電路。電源管理電路可包括用於控制或以其他方式管理去往或來自半導體元件層112的半導體元件的通訊訊號(例如輸入功率訊號)的任何合適的電路。在一些實施例中，電源管理電路可包括電源閘控電路，其可以例如通過切斷未使用的電路塊(例如，半導體元件層112中的塊或電氣特徵)的電流來降低功耗，從而減少待機或洩漏功率。在一些實施例中，半導體元件層112包括一或多個開關元件，例如多個電晶體，其用於向半導體元件層112中的半導體元件傳輸電訊號或從半導體元件層112中的半導體元件接收電訊號，例如開啟和關閉半導體元件層112的電路(例如、電晶體等)。

前側互連結構110設置在半導體元件層112的前側處，例如，如圖1所示的上側。IC製造流程通常分為三類：前段(FEOL)、中段(MEOL)和後段(BEOL)。FEOL通常包含與製造IC元件相關的製程，例如電晶體。例如，FEOL製程可包括形成隔離特徵、閘極結構以及源極和汲極特徵(通常稱為源極/汲極特徵)。MEOL通常涵蓋與製造與IC元件的導電特徵(或導電區)的接觸件相關的製程，例如與閘極結構及/或源極/汲極特徵的接觸件。BEOL通常包含與製造多層互連結構相關的製程，該多層互連結構互連由FEOL和MEOL製造的IC特徵，從而實現IC元件的操作。前側互連結構110可以稱為BEOL結構110。在一些實施例中，前側互連結構110具有小於10μm的總體厚度(例如，在半導體元件層 112和接合結構104之間)。在一些實施例中，前側互連結構110具有小於5μm的總體厚度，且在一些實施例中，在0.1μm至5μm的範圍內。前側互連結構110可以各自包括具有嵌入其中的金屬化特徵(例如，通孔、導線、跡線等)的介電層。介電層可以是低k介電層，例如SiO₂、SiON、SiOC、SiOCN等。金屬化特徵可以是或包括銅、鎢、釕、鉬、鈦、氮化鈦、其他金屬、其合金、其多層組合等。

背側互連結構114設置在半導體元件層112的背側處，例如圖1所示的下側。背側互連結構114可包括適合從半導體元件層112接收電訊號或從半導體元件層112傳輸電訊號的任何合適的電互連結構、電路、佈線等。在一些實施例中，背側互連結構114包括背側電力軌。背側電力軌可以設置在例如背側電力傳輸網路與背側通孔之間，背側通孔可以將背側電力軌電耦合到半導體元件層112中的半導體元件。在一些實施例中，背側互連結構114的背側電力軌可包括多個導線或電力軌，其可操作地向半導體元件層112中的半導體元件傳送電訊號(例如，電力或電壓訊號)或從半導體元件層112中接收電訊號(例如，電力或電壓訊號)。背側電力軌可以由任何合適的金屬化特徵形成。金屬化特徵可以是或包括銅、鎢、釕、鉬、鈦、氮化鈦、其他金屬、其合金、其多層組合等。

背側互連結構114還可包括覆蓋背側互連結構114的各種特徵(例如，導電特徵)的絕緣層。例如，可包括覆蓋或實質上覆蓋背側電力軌、背側通孔和背側互連結構114的金屬化層的絕緣層。絕緣層可以由任何合適的絕緣材料形成，並且在一些實施例中，絕緣層使背側互連結構114內的各種電特徵彼此電絕緣或電隔離。在一些實施例中，絕緣層可以由介電材料形成，介電材料可包括SiO₂、SiON、SiOC和SiOCN中的一或多種或任何其他合適的絕緣材料。絕緣層可以設置在半導體元件層112上並與半導體元件層112接觸。在一些實施例中，背側互連結構114具有小於10μm的厚度。在一些實施例中，背側互連結構114具有小於5μm的厚度，並且在一些實施例中，在0.1μm至5μm的範圍內。

在一些實施例中，半導體元件100包括電耦合到背側互連結構114中的金屬化層的電氣接點116。金屬化層在半導體元件100背側處的電氣接點116與半導體元件層112之間延伸。在一些實施例中，金屬化層將電氣接點116電連接到半導體元件層112中的一或多個半導體元件。金屬化層可以通過一或多個導電通孔彼此電耦合。在一些實施例中，電氣接點116可以是焊料凸塊、C4(受控塌陷晶片連接)凸塊等。

接合結構104將載體基底102接合到前側互連結構110。接合結構104也可以稱為接合層104。接合結構104可以由任何材料形成以適當地接合載體基底102和前側互連結構110。接合結構104包括介電層106和熱通孔108的陣列。

在一些實施例中，介電層106由氧化矽、氮化矽、碳化矽、低k介電質(例如碳摻雜氧化物)、低k介電質或極低k(ELK) 介電質(例如多孔碳摻雜二氧化矽)、聚合物，例如環氧樹脂、聚醯亞胺、苯並環丁烯(BCB)、聚苯並噁唑(PBO)等或其組合所製成。在又一些實施例中，介電層106中的介電材料和前側互連結構110中的介電層不同。例如，前側互連結構110中的介電層的介電常數可小於介電層106中的介電材料的介電常數。在一些實施例中，介電層106具有約1μm至約10μm之間的總體厚度。

熱通孔108從前側互連結構110延伸到載體基底102。熱通孔108提供穿過介電層106的導熱路徑。以此方式，下方的熱點區產生的熱量可以快速傳遞至熱通孔108，隨後傳遞至載體基底102。在一實施例中，載體基底102由單晶矽(Si)製成，其導熱係數約為148W/m．K，能夠快速有效地發散半導體元件層112中熱點區產生的熱量。如此一來，可以提高IC結構的元件性能、可靠性及/或使用壽命。

熱通孔108以高卡帕(high-kappa)材料製成。在本揭露的上下文中，術語「高卡帕材料」是指熱導率不小於10W/m．K(瓦特每公尺-開爾文)的材料。高卡帕材料在導熱方面特別有效，也稱為導熱材料。這意味著由高卡帕材料製成的熱通孔108可以讓熱量快速且有效地通過它們。作為示例而非限制，熱通孔108可包括導電材料，例如鈷、鈦、鎢、銅、鋁、鉭、氮化鈦、氮化鉭、金、銀、另一種金屬、金屬合金或其組合。由於熱通孔108不傳導電訊號或電力，因此不一定是導電的，因此熱通孔108可包括其他高卡帕材料，例如氮化鋁(AlN)、六方氮化硼(h-BN)、石墨烯、過渡金屬二硫屬化物(TMDs)(例如，MoS₂、MoSe₂、WS₂或WSe₂)或任何其他合適的高卡帕材料。對於氮化鋁來說，它表現出約370W/m．K的高熱導率。對於石墨烯來說，它表現出3500W/m．K以上的高熱導率。對於TMDs來說，其導熱係數一般在10W/m．K以上。對於h-BN來說，其具有與石墨相似的晶體形態的層狀結構，在室溫下表現出390W/m．K以上的平面內熱導率(in-plane thermal conductivity)。作為比較，非晶BN(a-BN)是非晶態形式，僅表現出約3W/m．K的平面內熱導率，在本揭露的上下文中不將其視為高卡帕材料。在一示例中，介電層106由a-BN形成，而熱通孔108由h-BN形成。

在一些實施例中，為了進一步促進散熱，介電層106也由高卡帕介電材料形成。在一些實施例中，介電層106是高卡帕介電層，其熱導率大於二氧化矽的熱導率但小於熱通孔108的材料的熱導率。在一些實施例中，接合層104是包括氮化物、金屬氧化物或碳化物中的一或多種的高卡帕介電層。在一些實施例中，接合層104包括AlN、BN、Y₂O₃、YAG、Al₂O₃、BeO、SiC、石墨烯或任何其他合適的高卡帕材料中的一或多種。

在各種實施例中，介電層106的高卡帕材料可以以任何合適的晶體結構排列，包括例如立方晶系、六方晶系、四方晶系、斜方晶系、單斜晶系或三斜晶系。此外，介電層106的高卡帕材料可以具有任何合適的結晶度，包括例如單晶、多晶或非晶。

接合結構104的使用(至少在熱通孔108中或是在熱通孔108和介電層106兩者中具有高卡帕材料)有助於改善半導體元件100的熱性能，例如，通過防止或減少半導體元件由於熱量所導致的性能下降(例如，在半導體元件層112內)。接合結構104中所使用的高卡帕材料可以改善散熱，這可以保護半導體元件層112免於熱劣化，並且因此可以改善晶片或半導體元件100的性能和可靠性。

由於高卡帕接合結構104設置在半導體元件100的前側上用於散熱，因此在一些實施例中，不需要在半導體元件100的前側上具有外接電氣接點來傳輸訊號。因此，半導體元件100的前側可以沒有電氣接點，例如焊料凸塊、C4連接件等。

圖2A-圖2D示出了接合結構104的上視圖中熱通孔108的陣列的一些實施例。每個圖代表接合結構104內的熱通孔108的不同配置，提供不同形狀和間距的選項，以滿足半導體應用中不同的熱管理需求。圖2A示出了由嵌入介電層106中的圓形熱通孔108組成的陣列的實施例。此陣列以均勻的網格狀圖案排列，且熱通孔按行和列排列。圖2B示出了由嵌入介電層106中的圓形熱通孔108組成的陣列的另一實施例。與圖2A中的均勻網格狀圖案不同，此陣列採用交替排列，且熱通孔108的每個後續列水平地位移。此偏移可建立交錯配置。圖2C示出了熱通孔108為正方形(或矩形)且以類似圖2A的密集的網格狀圖案排列。方形通孔可緊密堆積，以提供高通孔面積比(via-to-area ratio)，這可以增強接合結構104的傳熱能力。圖2D示出了另一種方形熱通孔配置。與圖2B類似，圖2D中的陣列採用交替排列，熱通孔108的每個後續列水平地位移。此偏移可建立交錯配置。在每個示出的實施例中，熱通孔108可具有範圍從大約1μm到大約3μm的臨界尺寸(CD)以及範圍從大約1μm到大約10μm的中心到中心距離(或稱為節距)P。

圖3是根據一些實施例的圖1的半導體元件100的區域120的詳細剖視圖。如圖3所示，區域120中的各層包括半導體元件層112、設置在半導體元件層112之上的前側互連結構110以及設置在半導體元件層112之下的背側互連結構114。為了清楚起見，圖3已被簡化以更好地理解本揭露的發明概念。可以在半導體元件100的各個層中添加附加特徵，並且所描述的一些特徵可以在半導體元件100的其他實施例中替換、修改或消除。

半導體元件層112包括元件(例如，電晶體、電阻器、電容器及/或電感器)及/或元件組件(例如，摻雜阱、閘極結構及/或源極/汲極特徵)。在圖2示出的實施例中，半導體元件層112包括基底160、設置在基底160中的摻雜區162(例如，n阱及/或p阱)、隔離特徵164以及電晶體T。在所描繪的實施例中，電晶體T包括懸置通道層(奈米結構)166和閘極結構168設置在源極/汲極磊晶特徵170之間，其中閘極結構198包覆及/或環繞懸置通道層166。每個閘極結構168具有由閘電極174形成的金屬閘極堆疊，閘電極174設置在閘介電層176之上且閘極間隙壁178沿著金屬閘極堆疊設置。

互連結構110和114電耦合半導體元件層112的各種元件及/或組件，使得各種元件及/或組件可以按照記憶體元件的設計要求所指定的方式操作。互連結構110和114中的每一者可包括一或多個互連層。在所描繪的實施例中，前側互連結構110包括接觸互連層(CO層級)、通孔0互連層(V0層級)、金屬0互連層(M0層級)、通孔1互連層(V1層級)、金屬1互連層(M1層級)、通孔2互連層(V2層級)、金屬2互連層(M2層級)等，直至金屬X-1互連層(M_X-1層級)、通孔X-1互連層(V_X-1層級)，且金屬X互連層(M_X層級)作為金屬頂層。在一些實施例中，X為1至10範圍內的整數。CO層級、V0層級、M0層級、V1層級、M1層級、V2層級、M2層級、...M_X層級中的每一者可以稱為金屬層級。在M0層處形成的金屬線可以稱為M0金屬線。相似地，在V1層級、M1層級、V2層級、M2層級…M_X-1層級、V_X-1層級以及M_X層級處形成通孔或金屬線可以分別稱為V1通孔、M1金屬線、V2通孔、M2金屬線…M_X-1金屬線、V_X-1通孔以及M_X金屬線。前側互連結構110的每一層級包括導電特徵(例如，金屬線、金屬通孔及/或金屬接觸件)設置在一或多個介電層(例如，層間介電(ILD)層或金屬間介電(IMD)層)中。前側互連結構110的介電層統稱為介電結構180。在一些實施例中，在前側互連結構110的同一層級(例如M0層級)處的導電特徵可同時形成。在一些實施例中，在前側互連結構110的同一層級處的導電特徵的頂表面實質上彼此共面及/或在前側互連結構110的同一層級處的導電特徵的底表面實質上彼此共面。

在圖3所示的實施例中，CO層級包括設置在介電結構180中的源極/汲極接觸件MD。源極/汲極接觸件MD可形成在源極/汲極磊晶特徵170上且直接接觸直接設置在源極/汲極磊晶特徵170上的矽化物層。V0層級包括設置在閘極結構上的閘極通孔VG和設置在源極/汲極接觸件MD上的源極/汲極接觸通孔VD，其中閘極通孔VG將閘極結構連接到M0金屬線，源極/汲極接觸通孔VD將源極/汲極接觸件MD連接到M0金屬線。在一些實施例中，V0層級還可包括設置在介電結構180中的對接接觸件。V1層級包括設置在介電結構180中的V1通孔，其中V1通孔將M0金屬線連接至M1金屬線。M1層級包括設置在介電結構180中的M1金屬線。V2層級包括設置在介電結構180中的V2通孔，其中V2通孔將M1金屬線連接到M2金屬線。M2層級包括設置在介電結構180中的M2金屬線。類似地，V_X層級包括設置在介電結構180中的V_X通孔，其中V_X通孔將M_X-1金屬線連接到M_X金屬線。並非前側互連結構110中的所有金屬線都是被配置為承載電訊號及/或電力的功能金屬線(表示為金屬線182F)。前側互連結構110還可包括非功能金屬線(表示為金屬線182D)，其被配置為虛擬金屬線。虛擬金屬線是電性浮置的。在半導體結構中，虛擬金屬線有助於在化學機械拋光(CMP)製程期間保持均勻的表面形貌，也有助於跨晶片的熱量分佈，從而避免出現影響半導體元件可靠性和性能的熱點。圖3示意性地示出了同一金屬互連層中的金屬線可以具有功能性金屬線182F和非功能性金屬線182D。如下面進一步詳細討論的，在一些實施例中，一些熱通孔108(圖1)可以向下延伸以落在一些非功能性金屬線182D上。在進一步的一些實施例中，一些熱通孔108可以向下延伸以落在不同金屬互連層(例如M_X-1層級和M_X層級)中的非功能性金屬線182D上，使得不同熱通孔108的底表面可以是不齊平的。

在所描繪的實施例中，背側互連結構114包括背側通孔0互連層(BV0層級)、背側金屬0層(BM0層級)、背側通孔1互連層(BV1層級)、背側金屬1互連層(BM1層級)，依此類推，直到背側金屬Y互連層(BM_Y層級)。在一些實施例中，Y為1至10範圍內的整數。BV0層級、BM0層級、BV1層級、BM1層級…以及BM_Y層級中的每一者可以稱為金屬層級。形成在BM0層級的金屬線可以稱為BM0金屬線。類似地，在BV0層級、BV1層級、BM1層級…BM_Y層級處形成的通孔或金屬線可以分別稱為BV0通孔、BV1通孔、BM1金屬線…以及BM_Y金屬線。背側互連結構114的每一層包括導電特徵(例如，金屬線、金屬通孔及/或金屬接觸件)設置在一或多個介電層(例如，ILD層或IMD層)中。背側互連結構114的介電層統稱為背側介電結構184。在一些實施例中，在背側互連結構114相一層級(例如BM0層級)處的導電特徵可同時形成。在一些實施例中，在背側互連結構114的同一層級處的導電特徵的頂表面實質上彼此共面及/或在背側互連結構114的同一層級處的導電特徵的底表面實質上彼此共面。在圖3表示的實施例中，BV0層級包括形成在半導體元件層112下方的通孔BV0。例如，通孔BV0可包括形成在半導體元件層112的源極/汲極磊晶特徵170正下方並且通過矽化物層耦合到源極/汲極磊晶特徵170的一或多個背側源極/汲極通孔。BM0層級包括形成在BV0層下方的BM0金屬線。背側源極/汲極通孔將源極/汲極磊晶特徵170連接到BM0金屬線。BV1層級包括設置在背側介電結構184中的BV1通孔，其中BV1通孔將BM0金屬線連接到BM1金屬線。BM1層級包括形成在BV1層下方的BM1金屬線。類似地，BV_Y-1層級包括設置在背側介電結構184中的BV_Y-1通孔，其中BV_Y-1通孔將BV_Y-1金屬線連接到BM_Y金屬線。儘管圖3中未示出，但BM_Y金屬線在半導體元件100的背側處還耦合至電氣接點116(圖1)。

圖4A至圖4J-1示出了根據一些實施例的製造半導體元件100的方法。如圖4A所示，該方法包括在半導體元件結構上形成第一介電層106-1，其可以稱為元件晶圓200。元件晶圓200包括半導體元件層112和前側互連結構110，其可以與本文先前描述的相同或實質上相同。

元件晶圓200還包括基底202。基底202可以是任何合適的基底。在一些實施例中，基底202是半導體基底，例如矽基底。基底202可以是半導體基底，例如塊狀半導體等，其可以是摻雜的(例如，使用p型或n型摻雜劑)或未摻雜的。基底202的半導體材料可包括矽；鍺；化合物半導體，包括碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦及/或銻化銦；合金半導體，包括矽-鍺、磷化砷化鎵、砷化鋁銦、砷化鋁鎵、砷化鎵銦、磷化鎵銦及/或磷化砷化鎵銦；或其組合。可以使用其他基底，例如單層、多層或梯度基底。半導體元件層112可以形成在基底202上及/或基底202中。前側互連結構110形成在半導體元件層112上，並且可以是圖3所示並參考其描述的結構。

第一介電層106-1可以形成半導體元件100的接合結構104的介電層106的第一部分或第一子層。第一介電層106-1可通過任何合適的技術形成。例如，在一些實施例中，第一介電層106-1是通過沉積非高卡帕介電材料或高卡帕介電材料來形成。在一些實施例中，第一介電層106-1是通過物理氣相沉積(PVD)、化學氣相沉積(CVD)、原子層沉積(ALD)、電漿增強CVD(PECVD)或任何合適的沉積技術所沉積的介電層。在一些實施例中，第一介電層106-1的厚度約為接合結構104的介電層106的總厚度的一半，例如在約0.5μm與約5μm之間。在一些其他實施例中，第一介電層106-1可具有小於接合結構104的介電層106的總厚度的約一半或多於約一半的厚度。第一介電層106-1的精確厚度是為了促進相鄰結構之間的合適接合(例如，接合至將在下面進一步詳細討論的第二介電層106-2)。

如圖4B所示，該方法包括在第一介電層106-1中形成多個通孔溝渠204。通孔溝渠204延伸穿過第一介電層106-1並暴露前側互連結構110的頂表面的一部分。在一些實施例中，形成通孔溝渠204包括形成其中具有暴露第一介電層106-1的頂表面的一部分的開口的圖案化罩幕層(未示出)，以及使用圖案化罩幕層作為蝕刻罩幕來蝕刻第一介電層106-1。圖案化罩幕層可以利用微影製程形成，該製程可包括光阻塗佈(例如，旋塗)、軟烘烤、光罩對準、曝光、曝光後烘烤、光阻顯影、沖洗、乾燥(例如，硬烘烤)、其他合適的製程或其組合。在一些實施例中，圖案化罩幕層是圖案化硬罩幕層(例如，氮化矽層)。在一些實施例中，圖案化罩幕層是圖案化光阻層。蝕刻可以是乾蝕刻製程、濕蝕刻製程、其他蝕刻製程或其組合。在一些實施例中，蝕刻製程是等向性乾式蝕刻。由於蝕刻製程的負載效應，通孔溝渠204可以具有錐形側壁，使得通孔溝渠204的頂部開口大於通孔溝渠204的底部開口。在形成通孔溝渠204之後，可以通過可接受的灰化或剝除製程移除圖案化罩幕層，例如使用氧電漿等。

如圖4C所示，此方法包括沉積高卡帕材料206以填充通孔溝渠204並覆蓋第一介電層106-1的頂表面上。高卡帕材料206可以是導電材料，例如鈷、鈦、鎢、銅、鋁、鉭、氮化鈦、氮化鉭、金、銀、另一種金屬、金屬合金或其組合。另外，高卡帕材料206可包括非導電高卡帕材料，例如氮化鋁(AlN)、六方氮化硼(h-BN)、石墨烯、過渡金屬二硫族化物(TMD)(例如MoS₂、MoSe₂、WS₂或WSe₂)，或任何其他合適的高卡帕材料。在一些實施例中，在沉積塊狀高卡帕材料206以填充通孔溝渠204的剩餘部分之前，將襯層(未示出)共形地沉積在元件晶圓200上。襯層用作隔離高卡帕材料206免於直接接觸第一介電層106-1和前側互連結構110中的介電結構180(圖3)的阻障。因此，襯層也稱為阻障層。阻障層阻擋高卡帕材料206中的材料(例如，銅)擴散到第一介電層106-1和前側互連結構110中的介電結構180。在一些實施例中，阻障層可以由TiN或TaN製成。

如圖4D所示，該方法包括進行平坦化製程，例如化學機械平坦化(CMP)製程或機械拋光製程，以移除高卡帕材料206的多餘部分，從而在第一介電層106-1中形成熱通孔。在第一介電層106-1中形成的熱通孔被表示為第一熱通孔108-1。第一熱通孔108-1繼承了通孔溝渠204的外型。由於通孔溝渠204的頂部開口較大且底部開口較小，第一熱通孔108-1具有錐形側壁以及較大的頂部寬度和較小的底部寬度。在所示的實施例中，第一介電層106-1的頂表面是外露的。

如圖4E所示，該方法包括在載體基底102(例如半導體晶圓)上形成第二介電層106-2。在一些實施例中，載體基底102可以是單晶矽(Si)晶圓、非晶矽晶圓、砷化鎵(GaAs)晶圓或任何其他半導體晶圓。第二介電層106-2可以形成半導體元件100的接合結構104的介電層106的第二部分或第二子層。第二介電層106-2可以通過任何合適的技術形成。例如，在一些實施例中，第二介電層106-2是通過非高卡帕介電材料或高卡帕介電材料的沉積來形成。在一些實施例中，第二介電層106-2是通過物理氣相沉積(PVD)、化學氣相沉積(CVD)、原子層沉積(ALD)、電漿增強CVD(PECVD)或任何合適的沉積技術所沉積的介電層。在一些實施例中，第一介電層106-1和第二介電層106-2中的材料組成相同。另外，對於一些特定的應用需求，第一介電層106-1和第二介電層106-2中的材料組成可以不同。在一些實施例中，第二介電層106-2的厚度約為接合結構104的介電層106的總厚度的一半，例如在約0.5μm與約5μm之間。在一些其他實施例中，第二介電層106-2的厚度可大於第一介電層106-1的厚度或小於第一介電層106-1的厚度。第二介電層106-2的精確厚度是為了促進第一介電層106-1與第二介電層106-2之間的合適接合。

如圖4F所示，該方法包括在第二介電層106-2中形成多個通孔溝渠208。通孔溝渠208延伸穿過第二介電層106-2並暴露載體基底102的部分頂表面。在一些實施例中，形成通孔溝渠208包括形成其中具有暴露第二介電層106-2的頂表面的一部分的開口的圖案化罩幕層(未示出)，以及使用圖案化罩幕層作為蝕刻罩幕來蝕刻第二介電層106-2。圖案化罩幕層可以利用微影製程形成，該製程可包括光阻塗佈(例如，旋塗)、軟烘烤、光罩對準、曝光、曝光後烘烤、光阻顯影、沖洗、乾燥(例如，、硬烘烤)、其他合適的製程或其組合。在一些實施例中，圖案化罩幕層是圖案化硬罩幕層(例如，氮化矽層)。在一些實施例中，圖案化罩幕層是圖案化光阻層。蝕刻可以是乾蝕刻製程、濕蝕刻製程、其他蝕刻製程或其組合。在一些實施例中，蝕刻製程是等向性乾式蝕刻。由於蝕刻製程的負載效應，通孔溝渠208可以具有錐形側壁，使得通孔溝渠208的頂部開口大於通孔溝渠208的底部開口。在形成通孔溝渠208之後，可以通過可接受的灰化或剝除製程移除圖案化罩幕層，例如使用氧電漿等。

如圖4G所示，此方法包括沉積高卡帕材料210以填充通孔溝渠208並覆蓋第二介電層106-2的頂表面上。高卡帕材料210可以是導電材料，例如鈷、鈦、鎢、銅、鋁、鉭、氮化鈦、氮化鉭、金、銀、另一種金屬、金屬合金或其組合。或者，高卡帕材料210可包括非導電高卡帕材料，例如氮化鋁(AlN)、六方氮化硼(h-BN)、石墨烯、過渡金屬二硫屬化物(TMD)(例如MoS₂、MoSe₂、WS₂或WSe₂)，或任何其他合適的高卡帕材料。在一些實施例中，在沉積塊狀高卡帕材料210以填充通孔溝渠208的剩餘部分之前，將襯層(未示出)共形地沉積在工件上。襯層用作隔離高卡帕材料210免於直接接觸第二介電層106-2和載體基底102的阻障。因此，襯層也稱為阻障層。阻障層阻擋高卡帕材料210中的材料擴散到第二介電層106-2和載體基底102。在一些實施例中，阻障層可以由TiN或TaN製成。在一些實施例中，高卡帕材料206和高卡帕材料210中的材料組成相同。另外，對於一些特定的應用需求，高卡帕材料206和高卡帕材料210中的材料組成可以不同。例如，倘若不太在乎高卡帕材料210中的材料組成擴散到載體基底102中，則對高卡帕材料210的選擇可以有較少的限制。在一些實施例中，由於不太在乎高卡帕材料210中的材料組成擴散到載體基底102中，因此在高卡帕材料210下方不存在阻障層，而在高卡帕材料206下方則是存在阻障層。

如圖4H所示，該方法包括進行平坦化製程，例如化學機械平坦化(CMP)製程或機械拋光製程，以移除高卡帕材料210的多餘部分，從而在第二介電層106-2中形成熱通孔。在第二介電層106-2中形成的熱通孔被表示為第二熱通孔108-2。第二熱通孔108-2繼承了通孔溝渠208的外型。由於通孔溝渠208的頂部開口較大且底部開口較小，第二熱通孔108-2具有錐形側壁以及較大的頂部寬度和較小的底部寬度。在所示的實施例中，第二介電層106-2的頂表面是外露的。

如圖4I所示，將載體基底102接合至元件晶圓200以形成半導體元件100。載體基底102在元件晶圓200的背側製程期間保護前側互連結構110。元件晶圓200和載體基底102可以通過任何合適的技術彼此接合。在一些實施例中，載體基底102通過環境接合製程(ambient bonding process)接合至元件晶圓200，例如，利用接合工具中的環境溫度或壓力製程參數。在一些實施例中，載體基底102通過真空接合製程接合至元件晶圓200，例如在具有真空壓力的接合工具中。然而，本實施例不限於此，且在各種實施例中，可以通過任何合適的接合製程來進行載體基底102到元件晶圓200的接合。在接合過程中，載體基底102上的第二介電層106-2接合到形成在元件晶圓200上的第一介電層106-1，而第二介電層106-2中形成的第二熱通孔108-2接合到形成在第一介電層106-1中的第一熱通孔108-1。由於介電層與熱通孔之間的接合界面不同，因此接合製程也稱為混合接合製程。

在接合製程之後，第一介電層106-1和第二介電層106-2共同形成介電層106，一對第一熱通孔108-1和第二熱通孔108-2共同形成熱通孔108，且介電層106和熱通孔108共同形成接合結構104。如上述，第一介電層106-1的厚度H1(或第一熱通孔108-1的高度)可以等於第二介電層106-2的厚度H2(或第二熱通孔108-2的高度)。另外，根據具體性能需求，厚度H1可以大於或小於厚度H2。通常，在接合過程中，相應對中的第一熱通孔108-1和第二熱通孔108-2的中心線是對齊的。由於第一熱通孔108-1和第二熱通孔108-2的錐形側壁，每個熱通孔108都具有比頂部和底部更寬的中間部分。如果發生接合重疊偏移，則該對應對中的第一熱通孔108-1和第二熱通孔108-2的中心線可能會水平偏移，並沿著熱通孔108的側壁產生階梯輪廓，如圖4I的放大區域188所示。

如圖4J-1所示，通過在半導體元件層112的背側處形成背側互連結構114，進一步形成半導體元件100。背側互連結構114可以與參考圖3所描述的相同或相似。在一些實施例中，背側互連結構114的形成包括形成可操作以向半導體元件層112中的半導體元件傳送電訊號或從半導體元件層112中的半導體元件接收電訊號的多個導電特徵。例如，背側互連結構114可包括一或多個背側電力軌、金屬化層、導電通孔等。在一些實施例中，背側互連結構114的形成包括在背側互連結構114的導電特徵上或周圍形成絕緣層。在一些實施例中，基底202的一或多個部分可以被至少部分地移除，例如，作為形成背側互連結構114的一部分。在一些實施例中，背側互連結構114形成在基底202的部分中或至少部分地包括基底202的部分。例如，在一些實施例中，背側互連結構114的導電特徵(例如，背側電力軌、金屬化層、導電通孔等)可以形成在基底202內。背側互連結構114的導電特徵可以形成為延伸穿過基底202或絕緣層並且可以接觸半導體元件層112中的半導體元件的導電或半導體區(例如，電晶體的閘極接觸件、電晶體的源極/汲極區等)。

此外，如圖4J-1所示，通過形成電氣接點116進一步形成半導體元件100。電氣接點116可以通過任何合適的技術形成，包括通過沉積、焊接、焊球安置等。電氣接點116可以形成在背側互連結構114的金屬化層上或與其接觸，該金屬化層可包括電力接點、輸入/輸出接點或用於接收或提供電訊號及/或電力的任何其他接點。在各種實施例中，任何數量的電氣接點可以被包括在半導體元件100中並且可以被耦合到各種不同的導電特徵或金屬化路徑，例如電耦合到半導體元件層112中的半導體元件。

在圖4J-1所示的實施例中，熱通孔108各自從前側互連結構110的頂面延伸至面向前側互連結構110的載體基底102的表面，以有利於從半導體元件層112和前側互連結構110散熱至載體基底102。圖4J-2、圖4J-3和圖4J-4示出了半導體元件100中的熱通孔108的一些替代實施例。如圖4J-2所示，第二熱通孔 108-2各自進一步向上延伸到載體基底102中，其是在蝕刻製程(圖4F)中將通孔溝渠208延伸到載體基底102中所形成。通過將第二熱通孔108-2部分嵌入載體基底102中，擴大了第二熱通孔108-2與載體基底102之間的接觸面積，從而可以更有效地將熱量發散到載體基底102中。由於額外部分延伸到載體基底102中，第二熱通孔108-2的高度可能比第一熱通孔108-1更大。在載體基底102中延伸的部分可以具有為熱通孔108的總高度的約10%至約30%的高度H3。

如圖4J-3所示，第一熱通孔108-1各自進一步向下延伸到前側互連結構110中，其是通過在蝕刻製程期間(圖4B)將通孔溝渠204延伸到前側互連結構110的介電結構180(圖3)中所形成的。通過將第一熱通孔108-1部分嵌入前側互連結構110中，增大了第一熱通孔108-1與前側互連結構110之間的接觸面積，從而允許熱量更有效地從半導體元件層112和前側互連結構110發散。在前側互連結構110中延伸的部分可以具有為熱通孔108的總高度的約10%至約30%的高度H4。在各種實施例中，取決於特定應用需要，高度H4可以等於、小於或大於高度H3。

如圖4J-4所示，定位於前側互連結構110中的非功能性金屬線182D(圖3)正上方的一些第一熱通孔108-1可以向下延伸以與下方的相應非功能金屬線182D直接接觸，其通過在蝕刻製程期間(圖4B)將通孔溝渠204延伸到前側互連結構110的介電層中所形成。非功能金屬線182D與第一熱通孔108-1之間的直接接觸允許熱量更有效地從半導體元件層112和前側互連結構110發散。根據非功能性金屬線182D的深度(例如，如圖3所示，頂部非功能性金屬線182D可以位於M_X及/或M_X-1金屬層中)，一些第一熱通孔108-1可能會比一些其他第一熱通孔108-1更深地延伸到前側互連結構110中(例如，H4-2>H4-1)。另外，定位於前側互連結構110中的功能金屬線182F(圖3)正上方的一些第一熱通孔108-1可以著陸在前側互連結構110的頂表面上而不延伸到其中。因此，熱通孔108的底表面可以是不共面的。作為比較，熱通孔108的頂表面實質上是共面的。

圖5A-圖5D-1示出了製造半導體元件100的替代方法。除了移除高卡帕材料206的多餘部分以暴露第一介電層106-1(圖4D)之外，在圖5A中，在平坦化製程後保留高卡帕材料206的薄層，以覆蓋第一介電層106-1。此薄層被表示為第一熱片109-1。類似地，除了移除高卡帕材料210的多餘部分以暴露第二介電層106-2(圖4H)之外，在圖5B中，在平坦化製程之後保留高卡帕材料210的薄層，以覆蓋第二介電層106-2。此薄層被表示為第二熱片109-2。

如圖5C所示，將載體基底102接合至元件晶圓200以形成半導體元件100。將第一熱片109-1接合到第二熱片109-2，共同形成熱片109。熱片109介於第一介電層106-1與第二介電層106-2之間並且將第一介電層106-1與第二介電層106-2分開以防止直接接觸。熱片109提供比接合熱通孔更大的導熱界面，有利於熱量從半導體元件層112和前側互連結構110發散到載體基底102中。

如圖5D-1所示，在半導體元件層112的背側處形成背側互連結構114，以進一步形成半導體元件100。背側互連結構114可以與參考圖3所描述的相同或相似。通過形成電氣接點116進一步形成半導體元件100。電氣接點116可以通過任何合適的技術形成，包括通過沉積、焊接、焊球安置。

圖5D-2、圖5D-3和圖5D-4是與圖4J-2、圖4J-3和圖4J-4中描繪的實施例相似的替代實施例，但具有額外的熱片109。如圖5D-2所示，第二熱通孔108-2各自進一步向上延伸到載體基底102中，載體基底102是通過在蝕刻製程(圖4F)中將通孔溝渠208延伸到載體基底102中所形成。通過將第二熱通孔108-2部分嵌入載體基底102中，擴大了第二熱通孔108-2與載體基底102之間的接觸面積，從而可以更有效地將熱量發散到載體基底102中。由於額外部分延伸到載體基底102中，第二熱通孔108-2的高度可能比第一熱通孔108-1更大。在載體基底102中延伸的部分可以具有為第一熱線通孔108-1和第二熱線通孔108-2的總高度的約10%至約30%的高度H3。

如圖5D-3所示，第一熱通孔108-1各自進一步向下延伸到前側互連結構110中，其通過在蝕刻製程期間(圖4B)將通孔溝渠204延伸到前側互連結構110的介電層中所形成的。通過將第一熱通孔108-1部分嵌入到前側互連結構110中，增大了第一熱通孔108-1與前側互連結構110之間的接觸面積，使得熱量能夠更有效地從半導體元件層112和前側互連結構110發散。在前側互連結構110中延伸的部分可以具有為第一熱通孔108-1和第二熱通孔108-2的總高度的約10%至約30%的高度H4。在各種實施例中，取決於特定應用需要，高度H4可以等於、小於或大於高度H3。

如圖5D-4所示，定位於前側互連結構110中的非功能性金屬線182D(圖3)正上方的一些第一熱通孔108-1可以向下延伸以與下方的相應非功能金屬線182D直接接觸，其通過在蝕刻製程期間(圖4B)將通孔溝渠204延伸到前側互連結構110的介電層中所形成。非功能金屬線182D與第一熱通孔108-1之間的直接接觸允許熱量更有效地從半導體元件層112和前側互連結構110發散。根據非功能性金屬線182D的深度(例如，如圖3所示，頂部非功能性金屬線182D可以位於M_X及/或M_X-1金屬層中)，一些第一熱通孔108-1可能會比一些其他第一熱通孔108-1更深地延伸到前側互連結構110中(例如，H4-2>H4-1)。另外，定位於前側互連結構110中的功能金屬線182F(圖3)正上方的一些第一熱通孔108-1可以著陸在前側互連結構110的頂表面上而不延伸到其中。因此，第一熱通孔108-1的底表面可以是不共面的。作為比較，第二熱通孔108-2的底表面(顛倒放置)實質上是共平面的。

本揭露實施例具有一些有利的特徵。通過形成提供導熱通孔的接合結構，可以改善半導體元件的熱性能，這可以防止潛在的過熱並有助於延長元件的使用壽命並保持元件的操作效率。

在一個示例性態樣，本揭露有關於一種方法。該方法包括：在半導體結構上形成第一介電層，該半導體結構包括具有前側和背側的半導體元件層、第一基底配置在半導體元件層的背側上以及第一互連結構配置在半導體元件層的前側上，形成多個第一通孔穿過第一介電層並延伸至第一互連結構，第一通孔具有熱導率大於約10W/m．K的第一導熱材料，在第二基底上形成第二介電層，形成多個第二通孔以穿過第二介電層並延伸到第二基底，第二通孔具有熱導率大於約10W/m．K的第二導熱材料，將第二介電層接合至第一介電層並將第二通孔接合至第一通孔，以及在半導體元件層的背側上形成第二互連結構。在一些實施例中，形成第二互連結構包括減薄或移除第一基底。在一些實施例中，形成第一通孔包括：圖案化第一介電層以形成多個第一通孔溝渠，在第一通孔溝渠中且在第一介電層之上沉積第一導熱材料以及進行第一平坦化製程以部分移除第一導熱材料，使得保留在第一通孔溝渠中的部分第一導熱材料形成第一通孔。在一些實施例中，形成第二通孔包括：圖案化第二介電層以形成多個第二通孔溝渠，在第二通孔溝渠中且在第二介電層之上沉積第二導熱材料以及進行第二平坦化製程以部分移除第二導熱材料，使得保留在第二通孔溝渠中的部分第二導熱材料形成第二通孔。在一些實施例中，第一和第二導熱材料是導電材料。在一些實施例中，第一和第二導熱材料是非導電材料。在一些實施例中，第一和第二導熱材料具有不同的材料組成。在一些實施例中，第一和第二介電層由熱導率大於約10W/m．K的介電材料製成。在一些實施例中，第一和第二介電層由熱導率小於約10W/m．K的介電材料製成。在一些實施例中，第二通孔部分地嵌入在第二基底中。

在另一個示例性態樣，本揭露有關於一種方法。該方法包括：在半導體元件層的第一側上形成第一互連結構，形成接合結構以連接第一互連結構與基底，接合結構包括介電層與延伸穿過介電層的導熱柱的陣列，導熱柱與半導體元件層電性隔離以及在半導體元件層的第二側上形成第二互連結構，半導體元件層的第二側背離半導體元件層的第一側。在一些實施例中，導熱柱各自具有比頂部和底部寬的中間部分。在一些實施例中，導熱柱各自具有圓形橫截面。在一些實施例中，導熱柱各自具有方形橫截面。在一些實施例中，接合結構還包括：熱片將介電層劃分為與基底熱耦合的上部部分和與第一互連結構熱耦合的下部部分。在一些實施例中介電層由熱導率大於約10W/m．K的導熱介電材料製成。

在又一個示例性態樣，本揭露有關於一種半導體元件。該半導體元件包括：半導體元件層、前側互連結構配置在半導體元件層之上、背側互連結構配置在半導體元件層之下以及基底通過接合結構接合至前側互連結構。接合結構包括：介電層以及多個熱柱延伸穿過介電層。熱柱具有與前側互連結構相接的第一端以及與基底相接的第二端。在一些實施例中，熱柱排列成列和行以形成陣列。在一些實施例中，接合結構還包括：熱片將介電層劃分為與基底熱耦合的上部部分和與前側互連結構熱耦合的下部部分。在一些實施例中，熱柱各自具有側壁，側壁具有第一錐形部分和第二錐形部分，第二錐形部分在相對於第一錐形部分的相反方向上逐漸變細。

以上概述了若干實施例的特徵，以使所屬領域中的技術人員可更好地理解本公開的各個方面。所屬領域中的技術人員應理解，他們可容易地使用本公開作為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的及/或實現與本文中所介紹的實施例相同的優點。所屬領域中的技術人員還應認識到，這些等效構造並不背離本公開的精神及範圍，而且他們可在不背離本公開的精神及範圍的條件下對本文作出各種改變、代替及變更。