TWI894685B

TWI894685B - 積體電路封裝件及其形成方法

Info

Publication number: TWI894685B
Application number: TW112144266A
Authority: TW
Inventors: 藍竣彥; 潘志堅; 王卜; 鄭禮輝; 施應慶
Original assignee: 台灣積體電路製造股份有限公司
Priority date: 2023-09-21
Filing date: 2023-11-16
Publication date: 2025-08-21
Also published as: TW202514941A; US20250105086A1; CN223308987U

Abstract

各種實施例包括積體電路封裝件及其形成方法。一種積體電路封裝件包括封裝基底、附接到封裝基底的積體電路裝置、在積體電路裝置周圍並附接到封裝基底的加強環；附接到加強環的蓋體、連接到在蓋體和積體電路裝置之間的區域的通道，在俯視圖中，通道沿著積體電路裝置的至少一側延伸以及在通道中並在蓋體和積體電路裝置之間的區域中的熱介面材料。

Description

積體電路封裝件及其形成方法

本發明的實施例是有關於一種積體電路封裝件及其形成方法，具體來說，是有關於一種包括利用熱介面材料附接到積體電路裝置的積體電路封裝件及其形成方法。

由於各種電子構件(例如電晶體、二極體、電阻器、電容器等)積體密度的不斷提高，半導體產業經歷了快速成長。在很大程度上，積體密度的提高是藉由不斷減少最小特徵尺寸來實現的，這使得更多的構件可被整合到給定的區域中。隨著縮小電子裝置的需求不斷增長，對更小、更具創意的半導體晶粒封裝技術的需求也隨之出現。

根據一些實施例，一種積體電路封裝件包括封裝基底、附接到所述封裝基底的積體電路裝置、在所述積體電路裝置周圍並附接到所述封裝基底的加強環、附接到所述加強環的蓋體、連接到在所述蓋體和所述積體電路裝置之間的區域的通道以及在所述通道中並在所述蓋體和所述積體電路裝置之間的所述區域中的熱介面材料。在俯視圖中，所述通道沿著所述積體電路裝置的至少一側延伸。

根據一些實施例，一種積體電路封裝件包括封裝基底、附接到所述封裝基底的積體電路裝置、在所述積體電路裝置的頂面上的熱介面材料以及蓋體。蓋體具有在所述熱介面材料上的主要部分和延伸穿過所述熱介面材料的突出部分，所述突出部分環繞所述熱介面材料的部分，所述突出部分物理接觸所述積體電路裝置的所述頂面。

根據一些實施例，一種積體電路封裝件的形成方法包括：將積體電路裝置和加強環附接到封裝基底，所述加強環設置在所述積體電路裝置周圍，所述積體電路裝置被所述加強環中的開口暴露出來；在所述開口中和在所述積體電路裝置上形成熱介面材料；以對應於所述熱介面材料的通道的圖案在所述加強環上形成黏著劑，在俯視圖中，所述通道沿著所述積體電路裝置的至少一側延伸；以及將蓋體與所述黏著劑夾緊，所述蓋體的主要部分設置在所述加強環上方，所述蓋體的突出部分延伸穿過所述加強環並到所述熱介面材料中。

50:積體電路晶粒

50A:第一積體電路晶粒

50B:第二積體電路晶粒

52:半導體基底

54、84:內連線結構

56:介電層

58:晶粒連接件

60A、60B:晶粒堆疊

62、86:導通孔

70:封裝組件

72:積體電路裝置

72A:邏輯裝置

72B:記憶體裝置

74、108:導電連接件

76:包封體

80:中介物

82:基底

88:凸塊下金屬(UBM)

100:積體電路封裝件

102:封裝基底

104:基底核心

106:接合墊

110:底部填充劑

112:被動裝置

120、132:黏著劑

120A、140A:第一部分

120B、140B:第二部分

122:加強環

122L:下部部分

122U:上部部分

124:孔隙

126:開口

128:熱介面材料

134:封裝蓋

134M:主要部分

134P:突出部分

134R:環部分

140:區域

142:通道

A-A':剖面

H1、H2、H3、H4、H5、H6、H7、H8、H9:高度

W1、W2、W3、W5、W6、W7、W8:寬度

藉由結合附圖閱讀以下詳細說明，會最佳地理解本揭露的態樣。應注意，根據行業中的標準慣例，各種特徵並非按比例繪製。事實上，為使論述清晰起見，可任意增大或減小各種特徵的尺寸。

圖1是積體電路晶粒的剖視圖。

圖2A-2B是晶粒堆疊的剖視圖。

圖3是封裝組件的剖視圖。

圖4-10是根據一些實施例的製造積體電路封裝件的中間階段的視圖。

圖11-12是根據一些實施例的積體電路封裝件的視圖。

圖13-14是根據一些實施例的積體電路封裝件的視圖。

圖15是根據一些實施例的積體電路封裝件100的視圖。

圖16是根據一些實施例的積體電路封裝件100的視圖。

圖17是根據一些實施例的積體電路封裝件100的視圖。

圖18是根據一些實施例的積體電路封裝件100的視圖。

圖19是根據一些實施例的積體電路封裝件100的視圖。

以下揭露內容提供用於實施所提供標的物的不同特徵的諸多不同實施例或實例。以下闡述組件及佈置的具體實例以簡化本揭露。當然，該些僅為實例且不旨在進行限制。舉例來說，以下說明中將第一特徵形成於第二特徵之上或第二特徵上可包括其中第一特徵與第二特徵被形成為直接接觸的實施例，並且亦可包括其中第一特徵與第二特徵之間可形成有附加特徵進而使得第一特徵與第二特徵可不直接接觸的實施例。另外，本揭露可能在各種實例中重複使用參考編號及/或字母。此種重複使用是出於簡潔及清晰的目的，而不是自身表示所論述的各種實施例或配置之間的關係。

此外，為易於說明，本文中可能使用例如「位於...之下(beneath)」、「位於...下方(below)」、「下部的(lower)」、「位於...上方(above)」、「上部的(upper)」及類似用語等空間相對性用語來闡述圖中所示的一個元件或特徵與另一個(其他)元件或特徵的關係。所述空間相對性用語旨在除圖中所示的定向外亦囊括裝置在使用或操作中的不同定向。設備可具有其他定向(旋轉90度或處於其他定向)，並且本文中所使用的空間相對性描述語可同樣相應地進行解釋。

根據各種實施例，一種積體電路封裝件包括利用液態金屬熱介面材料附接到積體電路裝置的封裝蓋。積體電路封裝件包括有助於應對使用液態金屬熱介面材料所帶來的挑戰的功能。積體電路封裝件可包括通道，熱介面材料在熔化時可流進通道中。因此，可減少熱介面材料中孔隙的形成或重新分佈，這可有助於避免熱介面材料的滲漏。另外或替代地，封裝蓋可包括與積體電路裝置物理接觸的突出部分以利減少翹曲，這可避免熱介面材料在翹曲時滲出。可因此改善積體電路封裝件的可靠度及/或性能。

圖1是積體電路晶粒50的剖視圖。多個積體電路晶粒50將在後續製程中被封裝以形成積體電路封裝件。每個積體電路晶粒50可以是邏輯晶粒(例如中央處理單元(central processing unit，CPU)、圖形處理單元(graphics processing unit，GPU)、單晶片系統(system-on-a-chip，SoC)晶粒、應用處理器(application processor，AP)、微控制器等)、記憶體晶粒(例如動態隨機存取記憶體(dynamic random access memory，DRAM)晶粒、靜態隨機存取記憶體(static random access memory，SRAM)晶粒等)、電源管理晶粒(例如電源管理積體電路(power management integrated circuit，PMIC)晶粒)、射頻(RF)晶粒、介面晶粒、感測晶粒、微機電系統(micro-electro-mechanical-system，MEMS)晶粒、訊號處理晶粒(例如數位訊號處理(digital signal processing，DSP)晶粒)、前端晶粒(例如類比前端(analog front-end，AFE)晶粒)等或其組合。

積體電路晶粒50可形成在晶圓中，所述晶圓可包括不同的晶粒區，這些晶粒區在後續的步驟中被單體化以形成多個積體電路晶粒50。可根據適用的製造製程來處理積體電路晶粒50以形成積體電路。舉例來說，積體電路晶粒50包括半導體基底52，其可以是經摻雜的或未經摻雜的矽基底或者是絕緣體上覆半導體(semiconductor-on-insulator，SOI)基底的主動層。半導體基底52可包括其他半導體材料(例如鍺)、化合物半導體(包括碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦及/或銻化銦)、合金半導體(包括矽鍺、磷化砷化鎵、砷化鋁銦、砷化鋁鎵、砷化鎵銦、磷化鎵銦及/或磷化砷化鎵銦)或其組合。也可使用其他基底，例如多層或梯度基底。半導體基底52具有主動表面(例如圖1中朝上的表面)和非主動表面(例如圖1中朝下的表面)。裝置(未單獨示出)可形成在半導體基底52的主動表面中及/或上。裝置可以是主動裝置(例如電晶體、二極體等)及/或被動裝置(例如電容器、電感器、電阻器等)。非主動表面可不具有裝置。

內連線結構54設置在半導體基底52的主動表面上方並用於電性連接半導體基底52的裝置以形成積體電路。內連線結構 54可包括一或多個介電層以及在介電層中相應的一或多個金屬化層。介電層可例如是低介電常數介電層。一或多個金屬化層可包括導通孔及/或導線以與半導體基底52的裝置互連。一或多個金屬化層可由例如金屬的導電材料形成，所述金屬例如銅、鈷、鋁、金、其組合等。內連線結構54的一或多個金屬化層可由鑲嵌製程(例如單鑲嵌製程、雙鑲嵌製程等)形成。

介電層56在內連線結構54上方，在積體電路晶粒50的前側處。介電層56可由氧化物(例如氧化矽、磷矽酸鹽玻璃(phosphosilicate glass，PSG)、硼矽酸鹽玻璃(borosilicate glass，BSG)、摻硼磷矽酸鹽玻璃(boron-doped phosphosilicate glass，BPSG)、原矽酸四乙酯(tetraethyl orthosilicate，TEOS)基氧化物或類似物)、氮化物(例如氮化矽或類似物)、聚合物(例如聚苯並噁唑(polybenzoxazole，PBO)、聚醯亞胺、苯並環丁烯(benzocyclobutene，BCB)基聚合物或其類似物)、其組合或類似物來形成。介電層56可例如藉由CVD、旋塗、層壓等形成。一或多個鈍化層(未單獨示出)可選地設置在介電層56和內連線結構54之間。

晶粒連接件58延伸穿過介電層56。晶粒連接件58可包括可進行外部連接的導電柱、墊或其類似物。晶粒連接件58可由適當的導電材料(例如銅、鎢、鋁、銀、金、其組合或其類似物)形成，其可藉由例如電鍍等來形成。在一些實施例中，晶粒連接件58包括在積體電路晶粒50的前側的接合墊並包括將接合墊連接到內連線結構54的上部金屬化層的接合墊通孔。在此類實施例中，晶粒連接件58(包括接合墊和接合墊通孔)可由鑲嵌製程(例如單鑲嵌製程、雙鑲嵌製程等)來形成。晶粒連接件58和介電層56的頂面可為共面(在製程變化範圍內)。

在積體電路晶粒50的形成期間，焊料區(未單獨示出)可選擇性地設置在晶粒連接件58上。焊料區可用於在積體電路晶粒50上執行晶片探針(chip probing，CP)測試。舉例來說，焊料區可以是焊球、焊料凸塊或其類似物，其用於將晶片探針附接到晶粒連接件58。可對積體電路晶粒50進行晶片探針測試，以確定積體電路晶粒50是否為已知良好晶粒(known good die，KGD)。這樣一來，只對積體電路晶粒50(即KGD)經後續處理而被封裝，而晶片探針測試失敗的晶粒則不被封裝。在測試之後，可移除焊料區。在一些實施例中，使用例如化學機械拋光(chemical mechanical polish，CMP)、回蝕製程、其組合等的平坦化製程。

圖2A-2B分別是晶粒堆疊60A、60B的剖視圖。晶粒堆疊60A、60B可各自具有單一功能(例如邏輯裝置、記憶體晶粒等)或可具有多種功能。在一些實施例中，晶粒堆疊60A是邏輯裝置(例如系統整合單晶片(system-on-integrated-chip，SoIC)裝置)，並且晶粒堆疊60B是記憶體裝置(例如高頻寬記憶體(high bandwidth memory，HBM)裝置)。

如圖2A所示，晶粒堆疊60A包括兩個經接合的積體電路晶粒50(例如第一積體電路晶粒50A和第二積體電路晶粒50B)。在一些實施例中，第一積體電路晶粒50A是邏輯晶粒且第二積體電路晶粒50B是介面晶粒。介面晶粒將邏輯晶粒橋接到記憶體晶粒，並在邏輯晶粒和記憶體晶粒之間轉換指令。在一些實施例中，第一積體電路晶粒50A與第二積體電路晶粒50B接合，使得主動表面彼此面對(例如「正面對正面」接合)。導通孔62可形成穿過積體電路晶粒50中的一者，使得可與晶粒堆疊60A進行外部連接。導通孔62可以是基底通孔(through-substrate via，TSV)，例如矽通孔等。在所示的實施例中，導通孔62形成在第二積體電路晶粒50B(例如介面晶粒)中。導通孔62延伸穿過相應的積體電路晶粒50的半導體基底52以物理性及電性連接到內連線結構54的金屬化層。

如圖2B所示，晶粒堆疊60B是包括多個半導體基底52的堆疊裝置。舉例來說，晶粒堆疊60B可以是包括多個記憶體晶粒(例如混合記憶體立方體(hybrid memory cube，HMC)裝置、高頻寬記憶體(high bandwidth memory，HBM)裝置等)的記憶體裝置。每個半導體基底52可(或可不)具有單獨的內連線結構54。半導體基底52藉由導通孔62(例如TSV)連接。

圖3是封裝組件70的剖視圖。封裝組件70包括接合到中介物80的積體電路裝置72。中介物80包括基底82、內連線結構84、導通孔86和凸塊下金屬(under bump metallurgy，UBM)88。

基底82可以是塊材半導體基底、絕緣體上覆半導體(SOI)基底、多層半導體基底等。基底82可包括半導體材料(例如矽、鍺)、化合物半導體(包括碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦及/或銻化銦)、合金半導體(包括矽鍺、磷化砷化鎵、砷化鋁銦、砷化鋁鎵、砷化鎵銦、磷化鎵銦及/或磷化砷化鎵銦)或其組合。也可使用其他基底，例如多層或梯度基底。基底82可以是經摻雜的或未經摻雜的。在實施例中，基底82通常不包括主動裝置在其中，雖然中介物80可包括形成在基底82的前表面(例如圖3中面向上的表面)中及/或上的被動裝置。在中介物80包括積體電路的實施例中，主動裝置(例如電晶體、電容器、電阻器、二極體等)可形成在基底82的前表面中及/或上。

內連線結構84在基底82的前表面上方並用於對基底82的裝置(如果有)進行電性互連。內連線結構84可包括一或多個介電層及在介電層中的相應的一或多個金屬化層。介電層可例如是低介電常數介電層。一或多個金屬化層可包括導通孔及/或導線以與半導體基底52的裝置互連。一或多個金屬化層可由例如金屬的導電材料形成，所述金屬例如銅、鈷、鋁、金、其組合等。內連線結構84的一或多個金屬化層可由鑲嵌製程(例如單鑲嵌製程、雙鑲嵌製程等)來形成。

在一些實施例中，晶粒連接件(未單獨示出)在中介物80的前側。舉例來說，中介物80可包括連接到內連線結構84的上部金屬化層的晶粒連接件。

導通孔86延伸到內連線結構84中及/或穿過基底82。導通孔86電性連接到內連線結構84的一或多個金屬化層。導通孔86可以是TSV。作為形成導通孔86的示例，可例如藉由蝕刻、銑削、雷射技術、其組合等在內連線結構84及/或基底82中形成凹槽。薄阻障層可例如藉由CVD、原子層沉積(atomic layer deposition，ALD)、物理氣相沉積(physical vapor deposition，PVD)、熱氧化、其組合等而共形地沉積在開口中。阻障層可由氧化物、氮化物、碳化物、其組合等形成。導電材料可沉積在阻障層上方和在開口中。導電材料可藉由電化學鍍覆製程、CVD、ALD、PVD、其組合等形成。導電材料的實例是銅、鎢、鋁、銀、金、其組合等。例如藉由CMP而從內連線結構84或基底82的表面移除多餘的導電材料和阻障層。阻障層和導電材料的剩餘部分形成導通孔86。隨後可將基底82減薄以在基底82的背側處暴露出導通孔86。暴露出導通孔86可藉由減薄製程(例如研磨製程、化學機械拋光(CMP)、回蝕、其組合等)來實現。

UBM 88形成在基底82的背側的導通孔86的被暴露出來的表面上。UBM 88可由例如銅、鋁或其類似物的金屬來形成並可例如藉由電鍍等來形成。隨後將在UBM 88上形成用於外部連接的導電連接件。

積體電路裝置72附接到中介物80的前側。多個積體電路裝置72彼此相鄰設置。積體電路裝置72可包括一或多個邏輯裝置72A及一或多個記憶體裝置72B。一或多個邏輯裝置72A和一或多個記憶體裝置72B可形成在同一技術節點的製程中或可形成在不同技術節點的製程中。舉例來說，一或多個邏輯裝置72A可藉由比記憶體裝置72B更先進的製程節點形成。

每個邏輯裝置72A可以是中央處理單元(CPU)、圖形處理單元(GPU)、單晶片系統(SoC)、應用處理器(AP)、微控制器等。邏輯裝置72A可以是積體電路晶粒(類似圖1所描述的積體電路晶粒50)或可以是晶粒堆疊(類似圖2A所描述的晶粒堆疊60A)。在一些實施例中，一或多個邏輯裝置72A是積體電路晶粒，例如單晶片系統(SoC)晶粒。在一些實施例中，一或多個邏輯裝置72A是晶粒堆疊，例如系統整合單晶片(SoIC)裝置。

每個記憶體裝置72B可以是動態隨機存取記憶體(DRAM) 晶粒、靜態隨機存取記憶體(SRAM)晶粒、混合記憶體立方體(HMC)模組、高頻寬記憶體(HBM)模組等。記憶體裝置72B可以是積體電路晶粒(類似圖1所描述的積體電路晶粒50)或可以是晶粒堆疊(類似圖2B中所描述的晶粒堆疊60B)。在一些實施例中，一或多個記憶體裝置72B是晶粒堆疊，例如高頻寬記憶體(HBM)模組。

在所示的實施例中，積體電路裝置72利用導電連接件74(例如焊料接合)附接到中介物80。底部填充劑(未單獨示出)可形成在導電連接件74周圍並且在中介物80和積體電路裝置72之間。在其他實施例(未單獨示出)中，積體電路裝置72利用直接接合(例如介電質對介電質接合和金屬對金屬接合的組合)而附接到中介物80。當使用直接接合時，可省略底部填充劑。此外，可使用接合技術的混合，例如一些積體電路裝置72可藉由焊料接合而附接到中介物80，並且其他積體電路裝置72可藉由直接接合而附接到中介物80。

包封體76形成在各個構件上及其周圍。包封體76包封積體電路裝置72。包封體76可以是模製化合物、環氧樹脂等。包封體76可藉由壓縮模製、轉注成形等來施加，並且包封體76可形成在中介物80上方，使得積體電路裝置72被掩埋或覆蓋。包封體76可被施加為液體或半液體的形式，然後被固化。可選擇性地減薄包封體76以暴露出積體電路裝置72。減薄製程可以是研磨製程、化學機械拋光(CMP)、回蝕、其組合等。

封裝組件70藉由將積體電路裝置72接合到包括中介物80的晶圓來形成。包封體76可形成在積體電路裝置72周圍和在晶圓上。然後翻轉結構以處理晶圓的背側。可減薄晶圓的背側以暴露出導通孔86，然後可形成UBM 88。然後，可將晶圓單體化以形成封裝組件70，封裝組件70包括晶圓的經單體化的部分(例如中介物80)和與中介物80接合的積體電路裝置72。在實施例中，封裝組件70是晶圓上晶片(chip-on-wafer，CoW)構件，但應理解實施例可應用於其他三維積體電路(three-dimensional integrated circuit，3DIC)封裝件。

圖4-10是根據一些實施例的製造積體電路封裝件100的中間階段的視圖。圖4、5、6、7、8、9為剖視圖。圖10是俯視圖。積體電路封裝件100藉由將封裝組件70附接到封裝基底102來形成。此外，封裝蓋134附接到封裝組件70。所得的積體電路封裝件100如圖9-10所示。在實施例中，積體電路封裝件100是基底上晶圓上晶片(chip-on-wafer-on-substrate，CoWoS^®)封裝件，但應理解實施例可應用於其他3DIC封裝件。

在圖4中，封裝組件70附接到封裝基底102。封裝基底102包括基底核心104，其可由矽、鍺、鑽石等的半導體材料製成。做為另一種選擇，也可使用化合物材料，例如矽鍺、碳化矽、砷化鎵、砷化銦、磷化銦、碳化矽鍺、磷化砷化鎵、磷化鎵銦、其組合或其類似物。另外，基底核心104可以是SOI基底。一般來說，SOI基底包括一層半導體材料，例如磊晶矽、鍺、矽鍺、SOI、SGOI或其組合。在一替代實施例中，基底核心104是絕緣核心，例如玻璃纖維增強樹脂核心。核心材料的一個示例為玻璃纖維樹脂，例如FR4。核心材料的替代物包括雙馬來酰亞胺三嗪(bismaleimide-triazine，BT)樹脂，或另一種選擇為其他印刷基板(printed circuit board，PCB)材料或膜。增層膜(例如味之素增層膜(Ajinomoto build-up film，ABF)或其他層壓膜可用於基底核心104。

基底核心104可包括主動和被動裝置(未單獨示出)。裝置(例如電晶體、電容器、電阻器、其組合等)可用於產生系統設計的結構和功能要求。可使用任何合適的方法形成裝置。

基底核心104還可包括金屬化層和通孔(未單獨示出)以及在金屬化層和通孔上方的接合墊106。金屬化層可形成在主動和被動裝置上方並被設計成連接各種裝置以形成功能電路。金屬化層可由介電材料(例如低介電常數介電材料)和導電材料(例如銅)的交替層來形成，其中通孔使導電材料層互連並可藉由任何適當的製程(例如沉積、鑲嵌等)來形成。在一些實施例中，基底核心104基本上不具有主動和被動裝置。

封裝組件70可利用導電連接件108(例如焊料接合)而附接到封裝基底102。導電連接件108可以是球柵陣列(ball grid array，BGA)連接件、焊球、金屬柱、受控塌陷晶片連接(controlled collapse chip connection，C4)凸塊、微凸塊、化學鍍鎳-化學鍍鈀浸金(electroless nickel-electroless palladium-immersion gold，ENEPIG)技術形成的凸塊等。導電連接件108可由可回焊的導電材料(例如焊料、銅、鋁、金、鎳、銀、鈀、錫、類似物或其組合)來形成。在一些實施例中，導電連接件108藉由先利用蒸鍍、電鍍、印刷、焊料轉移、植球等形成一層焊料。一旦在下面的結構上形成一層焊料，便可執行回焊以將材料塑型成期望的凸塊形狀。在另一實施例中，導電連接件108包括藉由濺鍍、印刷、電鍍、化學鍍、CVD等而形成的金屬柱(例如銅柱)。金屬柱可不具有焊料並具有基本上垂直的側壁。在一些實施例中，在金屬柱的頂部形成金屬頂蓋層。金屬頂蓋層可包括鎳、錫、錫鉛、金、銀、鈀、銦、鎳鈀金、鎳金等或其組合，其可藉由電鍍製程來形成。

將封裝組件70附接到封裝基底102可包括將封裝組件70放置在封裝基底102上並對導電連接件108進行回焊。回焊導電連接件108以將封裝組件70的UBM 88(參照圖3)附接到封裝基底102的接合墊106。導電連接件108將封裝組件70(包括中介物80的金屬化層(見圖3))連接到封裝基底102(包括基底核心104中的金屬化層)。因此，封裝基底102電性連接到積體電路裝置72(見圖3)。在一些實施例中，在安裝到封裝基底102上之前，被動裝置(例如表面安裝裝置(surface mount device，SMD)，未單獨示出)先附接到封裝組件70(例如到UBM 88)。在此類實施例中，被動裝置可附接到與導電連接件108相同的封裝組件70的表面。

在一些實施例中，底部填充劑110形成在封裝組件70和封裝基底102之間包圍導電連接件108。底部填充劑110可在附接封裝組件70之後藉由毛細流製程形成或可在附接封裝組件70之前由適當的沉積方法形成。底部填充劑110可以是從封裝基底102延伸至封裝組件70的連續材料。

另外，被動裝置112附接到封裝基底102。被動裝置112附接到與導電連接件108相同的封裝基底102的表面。在將封裝組件70附接到封裝基底102之前或之後，被動裝置112可附接到封裝基底102。被動裝置112可包括電容、電阻器、電感器、類似者或其組合。被動裝置112可以是表面安裝裝置(SMD)、2端子整合被動裝置(integrated passive device，IPD)、多端子IPD等。

在圖5中，黏著劑120形成在封裝基底102上。黏著劑120將被用於將封裝加強件附接到封裝基底。在一些實施例中，黏著劑120的第一部分120A形成在底部填充劑110及/或封裝組件70的側壁上，而黏著劑120的第二部分120B形成在被動裝置112及/或封裝組件70周圍。黏著劑120可以是任何合適的黏著劑、環氧樹脂、附接膜等。可利用具有黏著劑120的所需圖案的鋼板，使用合適的分配技術將黏著劑120形成在所需位置。黏著劑120可具有豎直的側壁(如圖所示)或可具有彎曲的側壁(未單獨示出)。

在圖6中，加強環122利用黏著劑120而附接到封裝基底102且到封裝組件70。加強環122是封裝加強件，其有助於減少封裝基底102和封裝組件70的翹曲。加強環122由剛性材料形成，所述剛性材料例如銅、鋁、鈷、鍍鎳銅、不銹鋼、鎢、銅鎢合金、銅鉬合金、銀金剛石、銅金剛石、金屬金剛石複合物、氮化鋁、鋁碳化矽、鐵鎳合金(例如合金42)、類似物或其組合。在一些實施例中，加強環122包括由第一金屬形成的主體，並且主體部分地或完全地塗覆第二金屬，例如金、鎳、鈦金合金、鉛、錫、鎳釩合金或類似者。可藉由在高溫下將加強環122與黏著劑120夾緊並固化黏著劑120來將加強環122附接到封裝基底102。

在此實施例中，加強環122包括上部部分122U和下部部分122L。上部部分122U在封裝組件70之上。上部部分122U利用黏著劑120的在底部填充劑110及/或封裝組件70的側壁上的部分來附接到封裝基底102。上部部分122U可耦接到封裝組件70的外圍，其取決於黏著劑120的那些部分的形狀。因此，黏著劑120可(或可不)填滿加強環122與封裝組件70交疊的區域。下部部分122L圍繞封裝組件70的外圍。下部部分122L利用黏著劑120的在被動裝置112及/或封裝組件70周圍的部分而附接到封裝基底102。上部部分122U的寬度大於下部部分122L的寬度。加強環122的高度大於封裝組件70的高度。

黏著劑120作為壩體以將封裝基底102和加強環122之間區域密封，以形成孔隙124。在自俯視圖中，孔隙124可在封裝組件70周圍。加強環122與被動裝置112交疊，因此被動裝置112在孔隙124中。藉由用黏著劑120密封孔隙124，即使當熱介面材料是液體時，隨後形成在封裝組件70上的熱介面材料可具有降低的流向被動裝置112並使其短路的風險。

開口126延伸穿過加強環122的中間。在俯視圖中，加強環122可以是由加強環122的水平和垂直的部分限定的矩形環。開口126設置在封裝組件70上方。開口126的寬度可小於封裝組件70的寬度。開口126提供隨後可在其中設置封裝蓋的區域，使得封裝蓋可直接附接到封裝組件70。封裝蓋作為散熱件，並因此可直接且熱耦接到封裝組件70(加強環122不在封裝蓋和封裝組件70之間的熱路徑中)，有助於減少封裝組件70中熱點的形成。

在圖7中，熱介面材料128形成在開口126中穿過加強環122並在封裝組件70上。熱介面材料128將被用於將封裝蓋附接到封裝組件70。熱介面材料128具有高導熱性。在一些實施例中，熱介面材料128是液態金屬。液態金屬是在低於約100℃的溫度下熔化而處於液相的金屬。可接受的液態金屬可包括焊料、銦、銅、鉍、錫、銠、鈀、鉑、銀、金、鎵、其組合或其類似物，其以膜形式或液態形式被施加。可使用合適的分配技術將熱介面材料128分配到開口126中和封裝組件70上。藉由使用合適的拾取放置技術將一片液態金屬放置在封裝組件70上，可將熱介面材料128放置在開口126中和封裝組件70上。在一些實施例中，封裝組件70缺少背側金屬化，因此熱介面材料128可直接形成在封裝組件70的背側表面上(例如積體電路裝置72的背側，見圖3)。使用液態金屬作為熱介面材料128允許將大量的熱量耗散到隨後附接的封裝蓋，當積體電路封裝件100用於例如高效能運算(HPC)系統、人工智慧(artificial intelligence，AI)加速器等某些裝置時，這可以是特別有利的。液態金屬的熱阻可比固體熱介面材料(例如熱凝膠)的熱阻小十倍。

在圖8中，黏著劑132形成在加強環122上。黏著劑132將用於將封裝蓋附接到加強環122。黏著劑132可以是任何合適的黏著劑、環氧樹脂、附接膜等。可使用具有黏著劑132的所需圖案的鋼板並使用合適的分配技術將黏著劑132形成在所需位置中。如隨後更詳細描述的，黏著劑132的圖案是基於將在封裝組件70周圍形成的通道的形狀。具體而言，黏著劑132不形成在靠近通道所在位置的禁止區域。

在圖9中，封裝蓋134附接到加強環122和封裝組件70。封裝蓋134可以是熱蓋(thermal lid)、散熱器(heatsink)、水冷塊(water cooling block)等。封裝蓋134可由具有高導熱率的材料形成，例如金屬，如銅、鋼、鐵等。封裝蓋134可用例如鎳及/ 或金的塗層進行金屬化。封裝蓋134保護封裝組件70並形成熱路徑以傳導來自封裝組件70的熱量。封裝蓋134具有主要部分134M和突出部分134P。主要部分134M設置在加強環122上方並藉由黏著劑132附接到加強環122。將突出部分134P插入開口126(見圖8)中，並藉由熱介面材料128附接到封裝組件70。因此，突出部分134P延伸穿過黏著劑132並進入/穿過加強環122。突出部分134P的寬度可小於封裝組件70的寬度且小於開口126的寬度。在此實施例中，突出部分134P延伸到熱介面材料128中，但與封裝組件70間隔開且不延伸穿過熱介面材料128。在其他實施例中(隨後針對圖15-19進行描述)，突出部分134P延伸穿過熱介面材料128以物理接觸封裝組件70。有利地，加強環122不在封裝蓋134和封裝組件70之間的熱路徑中。可藉由在高溫下將封裝蓋134與黏著劑132夾緊並固化黏著劑132來將封裝蓋134附接到加強環122。

黏著劑132至少部分填充封裝蓋134與加強環122交疊的區域。熱介面材料128設置在封裝蓋134和封裝組件70、加強環122、黏著劑120和黏著劑132之間的區域140。區域140包括開口126的未被封裝蓋134的突出部分134P佔據的剩餘部分(見圖8)。區域140中的熱介面材料128可沿著封裝組件70的頂面、封裝蓋134的突出部分134P的底面、加強環122的側壁及/或封裝蓋134的突出部分134P的側壁延伸。區域140中的熱介面材料128也可沿著黏著劑132的側壁延伸。

積體電路封裝件100還包括熱介面材料128的通道142。熱介面材料128的至少一部分可設置在通道142的至少一部分中。在此實施例中，通道142是封裝蓋134中的凹槽。在另一實施例中(隨後針對圖11-12進行描述)，通道142是加強環122中的凹槽。在又一實施例中(隨後針對圖13-14進行描述)，通道142是黏著劑132中的凹槽。

圖10是更詳細地示出封裝蓋134和通道142的俯視圖，而為了圖示說明清楚起見，省略或以虛線示出其他特徵。圖9是沿著圖10的剖面A-A'所示。通道142從封裝組件70的邊緣延伸到積體電路封裝件100的邊緣。通道142向積體電路封裝件100的外部開放並向區域140開放。因此，通道142將區域140連接到積體電路封裝件100的外部。在此實施例中，通道142將封裝蓋134的外部連接到區域140。通道142是封裝蓋134的主要部分134M中的凹槽，其從封裝蓋134的突出部分134P的外側壁延伸到主要部分134M的外側壁。

通道142在俯視圖中沿著封裝組件70的至少一側延伸，並可在俯視圖中沿著封裝組件70的多個側邊延伸。在所示的實施例中，通道142沿著封裝組件70的三個側邊延伸。封裝組件70的通道142沿其延伸的側邊的數量可基於預期流出區域140的熱介面材料128的量來決定。

返回參照圖9，封裝蓋134中的通道142具有寬度W1和高度H1。寬度W1和高度H1可基於預期流出區域140的熱介面材料128的量來決定。通道142的寬度W1小於加強環122的上部部分的寬度W2。通道142的高度H1小於封裝蓋134的主要部分134M的高度H2。在一些實施例中，寬度W1的範圍為500μm到10000μm，寬度W2的範圍為10000μm到50000μm，高度H1 的範圍為500μm到1000μm，高度H2的範圍為1000μm到3000μm。

黏著劑132可基於通道142的形狀的圖案形成在加強環122上。在通道142是封裝蓋134或加強環122中的凹槽的實施例中，這有助於避免黏著劑132擠出到通道142中。黏著劑132可擠出到通道142上方/下方，但不擠到通道142中。此外，這允許在通道142是黏著劑132中的凹槽的實施例中限定通道142。

如前所述，熱介面材料128可以是液態金屬。在積體電路封裝件100的處理或操作期間，液態金屬可因溫度升高而熔化和膨脹。由於通道142連接到區域140(見圖9)，因此當熱介面材料128膨脹時，在區域140中的熱介面材料128可流入通道142中。此外，由於通道142將積體電路封裝件100的內部連接到積體電路封裝件100的外部，因此通道142可作為排氣口，以有助於在處理或操作期間平衡積體電路封裝件100內的壓力。可減少熱介面材料128中孔隙的形成或重新分佈，這可有助於避免熱介面材料128的滲入積體電路封裝件100的不期望的區域(例如孔隙124)並還可減少熱阻且增加熱介面材料128的覆蓋範圍。增加熱介面材料128的覆蓋範圍可減少熱點的形成。因此可改善積體電路封裝件100的可靠度及/或性能。

圖11-12是根據一些其他實施例的積體電路封裝件100的視圖。圖11是剖視圖。圖12是更詳細地示出加強環122和通道142的俯視圖，而為了圖示說明清楚起見，省略或以虛線示出其他特徵。圖11是沿著圖12的剖面A-A'示出。除了通道142是加強環122中的凹槽之外，此實施例與圖9-10的實施例類似。因此，通道142將加強環122的外部連接到區域140。

參照圖11，加強環122中的通道142具有寬度W3和高度H3。寬度W3和高度H3可基於預期流出區域140的熱介面材料128的量來決定。通道142的寬度W3小於加強環122的上部部分的寬度W2。通道142的高度H3小於加強環122的上部部分的高度H4。在一些實施例中，寬度W2的範圍為10000μm到50000μm，寬度W3的範圍為500μm到10000μm，高度H3的範圍為500μm到1000μm，高度H4的範圍為1000μm到3000μm。

圖13-14是根據一些其他實施例的積體電路封裝件100的視圖。圖13是剖視圖。圖14是更詳細地示出黏著劑132和通道142的俯視圖，而為了圖示說明清楚起見，省略或以虛線示出其他特徵。圖13是沿著圖14的剖面A-A'示出。除了通道142是黏著劑132中的凹槽之外，此實施例與圖9-10的實施例類似。因此，通道142將黏著劑132的外部連接到區域140。

參照圖13，黏著劑132中的通道142具有寬度W5。寬度W5可基於預期流出區域140的熱介面材料128的量來決定。通道142的寬度W5小於加強環122的上部部分的寬度W2。在一些實施例中，寬度W2的範圍為10000μm到50000μm，寬度W5的範圍為500μm到10000μm。

圖15是根據一些其他實施例的積體電路封裝件100的視圖。除了封裝蓋134的突出部分134P延伸穿過熱介面材料128以物理接觸封裝組件70之外，此實施例與圖9中的實施例類似。具體來說，突出部分134P接觸封裝組件70的頂面，所述頂面是封裝組件70的其上設置有熱介面材料128的同一表面。

在積體電路封裝件100的處理或操作期間，封裝組件70 可因溫度升高而翹曲。封裝蓋134的突出部分134P與封裝組件70物理接觸有助於減少這種翹曲。具體來說，突出部分134P壓靠封裝組件70以減少其可翹曲的量。減少封裝組件70的翹曲可有助於避免熱介面材料128的滲入積體電路封裝件100的不期望的區域(例如孔隙124)。因此熱介面材料128的接合線厚度(bond line thickness，BLT)可具有增加的均勻性。在本文中，「接合線厚度」是在封裝組件70之上的熱介面材料128的厚度。

在此實施例中，封裝蓋134的突出部分134P在俯視圖中呈環形(未單獨示出)。因此，封裝蓋134和封裝組件70之間的區域140的第一部分140A被突出部分134P包圍，而封裝蓋134和封裝組件70之間的區域140的第二部分140B在突出部分134P和加強環122之間。一些熱介面材料128被限制在區域140的第一部分140A內，這可進一步減少熱介面材料128的滲漏。

封裝蓋134的突出部分134P具有高度H5和寬度W6。與圖9-14的實施例相比，從封裝組件70的頂面測量，突出部分134P的高度H5大於加強環122的高度H6。突出部分134P的寬度W6小於或等於加強環122中的開口的寬度W7。從封裝基底102的頂面測量，加強環122具有高度H7。從封裝基底102的頂面測量，加強環122的高度H7大於封裝組件70的高度H8。在一些實施例中，高度H5的範圍為1000μm到2500μm，高度H6的範圍為500μm到2000μm，高度H7的範圍為1100μm到3000μm，高度H8的範圍為600μm到1000μm，寬度W6的範圍為300μm到3000μm，寬度W7的範圍為9000μm到59000μm。

圖16是根據一些實施例的積體電路封裝件100的視圖。除了通道142是加強環122中的凹槽之外，此實施例與圖15的實施例類似。因此，通道142將加強環122的外部連接到區域140。

圖17是根據一些實施例的積體電路封裝件100的視圖。除了通道142是黏著劑132中的凹槽之外，此實施例與圖15的實施例類似。因此，通道142將黏著劑132的外部連接到區域140。

圖18是根據一些實施例的積體電路封裝件100的視圖。除了省略通道142之外，此實施例與圖15的實施例類似。

圖19是根據一些實施例的積體電路封裝件100的視圖。除了省略加強環122之外，此實施例與圖18的實施例類似。相反地，除了主要部分134M和突出部分134P之外，封裝蓋134還具有環部分134R。環部分134R附接到封裝基底102且設置在封裝組件70周圍。因此，環部分134R的功能與加強環類似。在此實施例中，黏著劑120密封封裝基底102和封裝蓋134之間的區域以形成孔隙124。

從封裝基底102的頂面測量，封裝蓋134的環部分134R具有高度H9。突出部分134P的高度H5小於環部分134R的高度H9。另外，突出部分134P的寬度W6小於或等於封裝組件70的寬度W8。在一些實施例中，高度H9的範圍為1200μm到3100μm，寬度W8的範圍為10000μm到60000μm。

實施例可達成優勢。使用液態金屬作為在積體電路封裝件100內的熱介面材料128可改善積體電路封裝件100的散熱。包括通道142提供了熱介面材料128可在升高的溫度下(例如在積體電路封裝件100的處理或操作期間)所流入的位置。因此，熱介面材料128可滲入受控區域，從而降低熱介面材料128滲入不期望區域的風險。此外，可減少熱介面材料128中孔隙的形成或重新分佈。此外，封裝蓋134的突出部分134P與封裝組件70接觸有助於減少封裝組件70在升高的溫度下的翹曲。因此可改善積體電路封裝件100的可靠度及/或性能。

在上述的實施例中，積體電路封裝件100包括附接到封裝基底102的封裝組件70。然而，積體電路封裝件100可包括附接到封裝基底102的任何類型的積體電路裝置(例如積體電路晶粒、晶粒堆疊、封裝組件等)。封裝蓋134附接到積體電路裝置。

也可包括其他特徵和製程。舉例來說，可包括測試結構以協助驗證3D封裝或3DIC裝置的測試。測試結構可包括例如形成在重佈線層中或基底上的測試墊，其允許使用探針及/或探針卡等來測試3D封裝或3DIC。可對中間結構及最終結構進行驗證測試。另外，本文所揭露的結構和方法可與合併已知良好晶粒的中間驗證的測試方法結合使用，以增加良率並降低成本。

在一實施例中，一種裝置包括：封裝基底；附接到封裝基底的積體電路裝置；在積體電路裝置周圍並附接到封裝基底的加強環；附接到加強環的蓋體；連接到在蓋體和積體電路裝置之間的區域的通道，在俯視圖中，通道沿著積體電路裝置的至少一側延伸；以及在通道中並在蓋體和積體電路裝置之間的區域中的熱介面材料。在裝置的一些實施例中，通道是加強環中的凹槽，並且通道將加強環的外部連接到蓋體和積體電路裝置之間的區域。在裝置的一些實施例中，通道是蓋體中的凹槽，並且通道將蓋體的外部連接到蓋體和積體電路裝置之間的區域。在一些實施例中，裝置還包括將蓋體附接到加強環的黏著劑，通道是黏著劑中的凹槽，通道將黏著劑的外部連接到蓋體和積體電路裝置之間的區域。在裝置的一些實施例中，在俯視圖中，通道沿著積體電路裝置的多個邊延伸。在裝置的一些實施例中，熱介面材料是液態金屬。在裝置的一些實施例中，蓋體的主要部分設置在加強環上方，蓋體的突出部分延伸穿過加強環，並且突出部分與積體電路裝置間隔開。在裝置的一些實施例中，蓋體的主要部分設置在加強環上方，蓋體的突出部分延伸穿過加強環，並且突出部分物理接觸積體電路裝置。在一些實施例中，裝置還包括附接到封裝基底的被動裝置，加強環與被動裝置交疊。

在一實施例中，一種裝置包括：封裝基底；附接到封裝基底的積體電路裝置；在積體電路裝置的頂面上的熱介面材料；以及具有在熱介面材料上的主要部分和延伸穿過熱介面材料的突出部分的蓋體，突出部分環繞熱介面材料的部分，突出部分物理接觸積體電路裝置的頂面。在一些實施例中，裝置還包括圍繞積體電路裝置並附接到封裝基底的加強環，蓋體附接到加強環。在裝置的一些實施例中，蓋體的環部分在積體電路裝置周圍並附接到封裝件基底。在裝置的一些實施例中，熱介面材料是液態金屬。在一些實施例中，裝置還包括連接到在蓋體和積體電路裝置之間的區域的通道，熱介面材料設置在通道中並在蓋體和積體電路裝置之間的區域中。

在一實施例中，一種方法包括：將積體電路裝置和加強環附接到封裝基底，加強環設置在積體電路裝置周圍，積體電路裝置被加強環中的開口暴露出來；在開口中並在積體電路裝置上形成熱介面材料；以對應於熱介面材料的通道的圖案在加強環上形成黏著劑，在俯視圖中，通道沿著積體電路裝置的至少一側延伸；以及將蓋體與黏著劑夾緊，蓋體的主要部分設置在加強環上方，蓋體的突出部分延伸穿過加強環並到熱介面材料中。在方法的一些實施例中，通道是加強環中的凹槽。在方法的一些實施例中，通道是蓋體中的凹槽。在方法的一些實施例中，通道是黏著劑中的凹槽。在方法的一些實施例中，形成熱介面材料包括在開口中分配液態金屬。在方法的一些實施例中，形成熱介面材料包括將一片液態金屬放置在開口中。

以上概述了若干實施例的特徵，以使熟習此項技術者可更佳地理解本揭露的各態樣。熟習此項技術者應理解，其可容易地使用本揭露作為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的或達成與本文中所介紹的實施例相同的優點。熟習此項技術者亦應認識到，此種等效構造並不背離本揭露的精神及範圍，而且他們可在不背離本揭露的精神及範圍的條件下在本文中作出各種改變、取代及變更。