TWI893491B - 包括扇出型封裝的裝置結構及其形成方法 - Google Patents

Abstract

一種扇出型封裝包括：模製化合物晶粒框架，在側向上環 繞至少一個半導體晶粒；以及有機中介層，包括嵌置有重佈線配線內連線的重佈線介電層，並且位於模製化合物晶粒框架的第一水平表面上。包括局部凹陷區的對準標記區位於模製化合物晶粒框架的第二水平表面中的開口內。局部凹陷區自第二水平表面朝向有機中介層延伸。

Description

包括扇出型封裝的裝置結構及其形成方法

本發明實施例是有關於一種包括扇出型封裝的裝置結構及其形成方法。

期望半導體晶粒及中介層穿孔結構能夠精確對準以提高封裝基底的良率及可靠性。

本發明實施例提供一種包括扇出型封裝的裝置結構。扇出型封裝包括：模製化合物晶粒框架，在側向上環繞至少一個半導體晶粒；以及有機中介層，包括嵌置有重佈線配線內連線的重佈線介電層，並且位於模製化合物晶粒框架的第一水平表面上。包括局部凹陷區的對準標記區位於模製化合物晶粒框架的第二水平表面中的開口內。

本發明實施例提供一種裝置結構包括：扇出型封裝，包括模製化合物晶粒框架、在側向上由模製化合物晶粒框架環繞的至 少一個半導體晶粒以及有機中介層，有機中介層包括嵌置有重佈線配線內連線的重佈線介電層並且位於模製化合物晶粒框架的第一水平表面上；以及封裝基底，接合至有機中介層的接合結構。包括局部凹陷區的對準標記區位於模製化合物晶粒框架的第二水平表面中的開口內。

本發明實施例提供一種形成裝置結構的方法包括：在載體晶圓之上形成對準標記結構；使用對準標記結構作為用於對至少一個半導體晶粒進行定位的參考位置而將至少一個半導體晶粒置放於載體晶圓之上；在至少一個半導體晶粒周圍且在對準標記結構之上形成模製化合物基質；以及通過對模製化合物基質進行分割來形成扇出型封裝，其中扇出型封裝包括至少一個半導體晶粒、對準標記結構以及作為模製化合物基質的切割部分的模製化合物晶粒框架。

20:對準標記結構

21:金屬性材料層/金屬性黏著促進劑層

23:金屬性材料層/金屬層

24:介電材料部分/介電對準標記結構

27:空隙

60R:重佈線結構

100:印刷電路板(PCB)

110:PCB基底

188:PCB接合接墊

190:焊料接頭

192:板-基底底部填充材料部分/BS底部填充材料部分

200:封裝基底

210:芯基底

214:芯穿孔結構

230:蓋結構

231、233、712A:黏著劑層

240:板側表面層狀電路(SLC)

242:板側絕緣層

244:板側配線內連線

248:板側接合接墊

260:晶片側表面層狀電路(SLC)

262:晶片側絕緣層

264:晶片側配線內連線

268:基底接合接墊/接合結構

290、390、490:焊料材料部分

292:封裝-基底底部填充材料部分/PS底部填充材料部分

300、700:半導體晶粒

310:載體晶圓

311:光熱轉換層(LTHC)

388:接合結構/半導體接合接墊

688:接合結構

392:底部填充材料部分

392P:底部填充材料突出部分

400:局部內連晶粒

488、788:凸塊結構

600:有機中介層

660:重佈線介電層

680:重佈線配線內連線

688A:第一類型接合結構

688B:第二類型接合結構

710、712:晶粒貼合膜(DAF)

712P:聚合物基質層

786:中介層穿孔(TIV)結構

791:第一水平表面

792:第二水平表面

796:模製化合物晶粒框架

796M:模製化合物(MC)基質

800:扇出型封裝

3410、3420、3430、3440:步驟

AMR:對準標記區

UA:單位區域

α:錐角

通過結合附圖閱讀以下詳細說明，會最佳地理解本揭露的各態樣。應注意，根據行業中的標準慣例，各種特徵並非按比例繪製。事實上，為使論述清晰起見，可任意增大或減小各種特徵的尺寸。

圖1A是根據本揭露的第一實施例，在以第一幾何排列形式形成對準標記結構之後的第一實施例結構的俯視圖。

圖1B是根據本揭露的第一實施例，在以第二幾何排列形式 形成對準標記結構之後的第一實施例結構的俯視圖。

圖1C是圖1A或圖1B的第一實施例結構的豎直剖視圖。對準標記結構僅為示意性的，且在圖1C中未示出對準標記結構的細節。

圖1D是圖1C的第一實施例結構的具有第一配置的單位區域的豎直剖視圖。

圖1E是圖1C的第一實施例結構的具有第二配置的單位區域的豎直剖視圖。

圖2是根據本揭露的第一實施例在置放半導體晶粒及中介層穿孔(TIV)結構之後，第一實施例結構的具有第一配置的單位區域的豎直剖視圖。

圖3是根據本揭露的第一實施例在形成模製化合物基質之後，第一實施例結構的具有第一配置的單位區域的豎直剖視圖。

圖4是根據本揭露的第一實施例在形成重佈線結構之後，第一實施例結構的具有第一配置的單位區域的豎直剖視圖。

圖5是根據本揭露的第一實施例在貼合局部內連晶粒之後，第一實施例結構的具有第一配置的單位區域的豎直剖視圖。

圖6是根據本揭露的第一實施例在將焊料材料部分貼合至接合結構之後，第一實施例結構的具有第一配置的單位區域的豎直剖視圖。

圖7是根據本揭露第一實施例的包括扇出型封裝的第一實施例結構的豎直剖視圖。

圖8是根據本揭露的第一實施例，包括由扇出型封裝及封裝基底構成的組合件的第一實施例結構的豎直剖視圖。

圖9是根據本揭露的第一實施例，在將額外的半導體晶粒貼合至扇出型封裝之後的第一實施例結構的豎直剖視圖。

圖10是根據本揭露的第一實施例，在將由扇出型封裝、封裝基底及額外的半導體晶粒構成的組合件貼合至印刷電路板之後的第一實施例結構的豎直剖視圖。

圖11是根據本揭露第一實施例的第一實施例結構的第一替代性配置的豎直剖視圖。

圖12是根據本揭露第一實施例的第一實施例結構的第二替代性配置的豎直剖視圖。

圖13是根據本揭露第一實施例的第一實施例結構的第三替代性配置的豎直剖視圖。

圖14是根據本揭露的第二實施例，在形成扇出型封裝之後的第二實施例結構的豎直剖視圖。

圖15是根據本揭露的第二實施例，在形成包括扇出型封裝、額外的半導體晶粒及封裝基底的組合件之後的第二實施例結構的豎直剖視圖。

圖16是根據本揭露的第二實施例，在將蓋結構貼合至封裝基底之後的第二實施例結構的豎直剖視圖。

圖17是根據本揭露的第二實施例，在將包括扇出型封裝、額外的半導體晶粒、封裝基底及蓋結構的組合件貼合至印刷電路板 之後的第二實施例結構的豎直剖視圖。

圖18是根據本揭露第二實施例的第二實施例結構的替代性配置的豎直剖視圖。

圖19是根據本揭露的第三實施例在形成對準標記結構及晶粒貼合膜之後，第三實施例結構的單位區域的豎直剖視圖。

圖20是根據本揭露的第三實施例在將焊料材料部分貼合至接合結構之後，第三實施例結構的單位區域的豎直剖視圖。

圖21是根據本揭露的第三實施例在移除晶粒貼合膜的水平延伸部分之後，第三實施例結構的單位區域的豎直剖視圖。

圖22是根據本揭露第三實施例的包括扇出型封裝的第三實施例結構的豎直剖視圖。

圖23是根據本揭露的第三實施例，在將扇出型封裝貼合至封裝基底、將額外的半導體晶粒貼合至封裝基底、並將由扇出型封裝、封裝基底及額外的半導體晶粒構成的組合件貼合至印刷電路板之後的第三實施例結構的豎直剖視圖。

圖24是根據本揭露第三實施例的第三實施例結構的第一替代性配置的豎直剖視圖。

圖25是根據本揭露第三實施例的第三實施例結構的第二替代性配置的豎直剖視圖。

圖26是根據本揭露第三實施例的第三實施例結構的第三替代性配置的豎直剖視圖。

圖27是根據本揭露的第四實施例在形成對準標記結構及晶 粒貼合膜之後，第四實施例結構的單位區域的豎直剖視圖。

圖28是根據本揭露的第四實施例在將焊料材料部分貼合至接合結構之後，第四實施例結構的單位區域的豎直剖視圖。

圖29是根據本揭露第四實施例的包括扇出型封裝的第四實施例結構的豎直剖視圖。

圖30是根據本揭露的第四實施例，在移除晶粒貼合膜及對準標記結構之後的第四實施例結構的豎直剖視圖。

圖31是根據本揭露的第四實施例，在將扇出型封裝貼合至封裝基底、將額外的半導體晶粒貼合至封裝基底、並將由扇出型封裝、封裝基底及額外的半導體晶粒構成的組合件貼合至印刷電路板之後的第四實施例結構的豎直剖視圖。

圖32是根據本揭露第四實施例的第四實施例結構的第一替代性配置的豎直剖視圖。

圖33是根據本揭露第四實施例的第四實施例結構的第二替代性配置的豎直剖視圖。

圖34是示出用於形成根據本揭露實施例的裝置結構的步驟的流程圖。

以下揭露內容提供用於實施所提供標的物的不同特徵的諸多不同實施例或實例。以下闡述組件及佈置的具體實例以簡化本揭露。當然，該些僅為實例且不旨在進行限制。舉例而言，以下 說明中將第一特徵形成於第二特徵之上或第二特徵上可包括其中第一特徵與第二特徵被形成為直接接觸的實施例，且亦可包括其中第一特徵與第二特徵之間可形成有附加特徵、進而使得所述第一特徵與所述第一特徵可不直接接觸的實施例。

此外，為易於說明，本文中可能使用例如「位於...之下(beneath)」、「位於...下方(below)」、「下部的(lower)」、「位於...上方(above)」、「上部的(upper)」及類似用語等空間相對性用語來闡述圖中所示一個元件或特徵與另一(其他)元件或特徵的關係。除了圖中所繪示的定向外，所述空間相對性用語亦旨在囊括裝置在使用或操作中的不同定向。設備可具有其他定向(旋轉90度或處於其他定向)，且本文中所使用的空間相對性描述語可同樣相應地進行解釋。除非另有明確說明，否則具有相同元件標號的每一元件被假定為具有相同的材料組成且具有處於相同厚度範圍內的厚度。

本揭露的各種實施例在取放操作(pick-and-placement operation)期間使用形成於載體晶圓之上的對準標記結構來使半導體晶粒對準。一些實施例可更視情況在取放操作期間使用中介層穿孔結構(through-interposer via structure)。對準標記結構可包括金屬性結構或介電結構。可在半導體晶粒及可選的中介層穿孔結構周圍形成模製化合物基質。在一些實施例中，可在對準標記結構與模製化合物基質之間提供晶粒貼合膜。在一些實施例中，可在移除載體晶圓之後移除對準標記結構。由半導體晶粒、可選的中介 層穿孔結構及模製化合物基質構成的組合件構成了重構晶圓，可對所述重構晶圓進行分割以提供扇出型封裝。可將扇出型封裝貼合至封裝基底。在一些實施例中，可視情況將額外的半導體晶粒及/或蓋結構貼合至扇出型封裝或貼合至封裝基底。在取放操作期間，通過使用本揭露的對準標記結構可以改善至少一個半導體晶粒與可選的中介層穿孔結構的對準，並且可提高封裝基底的製程良率及可靠性。現在參照附圖來闡述本發明的各種態樣。

參照圖1A至圖1C，示出了根據本揭露的第一實施例的結構。圖1A是在對準標記結構20處於第一幾何排列形式中的實施例中在形成對準標記結構20之後的第一實施例結構的俯視圖。圖1B是在對準標記結構20處於第二幾何排列形式的實施例中在形成對準標記結構20之後的第一實施例結構的俯視圖。圖1C是圖1A或圖1B的第一實施例結構的豎直剖視圖。對準標記結構僅為示意性的，且在圖1C中未示出對準標記結構的細節。因此，圖1C僅示出對準標記結構的位置，而圖1D及圖1E示出對準標記結構的結構細節。

圖1A至圖1C所示的第一實施例結構包括載體晶圓310。載體晶圓310可包括半導體晶圓、絕緣體層、導電晶圓或複合晶圓，其中載體晶圓310為將在隨後形成於其上的結構提供足夠的機械強度。在一實施例中，載體晶圓310可包括透明晶圓，例如玻璃晶圓或藍寶石晶圓。載體晶圓310的厚度可處於500微米至2毫米的範圍內，但亦可使用更小的厚度及更大的厚度。

在載體晶圓310的頂表面上可形成有光熱轉換(light-to-heat conversion，LTHC)層311。LTHC層311包含吸收光並將其轉換成熱量的材料。舉例而言，合適的LTHC材料可商購獲得。一般而言，LTHC層311可通過物理氣相沈積、化學氣相沈積或原子層沈積而進行沈積，並且可具有處於10奈米至1,000奈米範圍內的厚度，但亦可使用更小的厚度及更大的厚度。

載體晶圓310的區域可包括由單位區域UA構成的二維陣列，隨後將在所述單位區域UA中形成由扇出型封裝構成的二維陣列。由單位區域UA構成的二維陣列可被佈置為二維週期性陣列(例如，二維矩形陣列)，或者可被佈置為其中單位區域UA以非週期性方式重複的二維不規則陣列。儘管本揭露的附圖示出由單位區域UA構成的二維週期性陣列，但在本文中亦明確地設想其中單位區域UA被佈置為非週期性二維陣列的實施例。

根據本揭露的態樣，在單位區域UA中的每一者內可形成一組至少一個對準標記結構20。對於單位區域UA中的每一者而言，所述一組至少一個對準標記結構20的相對位置可相同。每一單位區域的所述一組至少一個對準標記結構20可如圖1A所示包括多個對準標記結構20(即，在UA的一些隅角或所有隅角中)，或者可如圖1B所示由單個對準標記結構20組成(即，在UA的單個隅角中)。一般而言，每一對準標記結構20的總尺寸(例如，在由單位區域UA構成的二維週期性陣列內沿著每一重複方向的最大尺寸)可處於20微米至300微米的範圍內，但亦可針對每一 對準標記結構20使用更小的總尺寸及更大的總尺寸。每一對準標記結構20的圖案可包括可被裝載有圖案識別程式的光學系統(例如，相機)識別為可定向圖案(即，在側向範圍中具有方位角變化的非圓形圖案)的任何圖案。舉例而言，對準標記結構20可具有如圖1A所示的十字形圖案、如圖1B所示的L形圖案或該技術中已知的任何其他可定向圖案。對準標記結構20的圖案內的特徵可具有可通過將在隨後使用的取放式工具(pick-and-place tool)中的光學系統進行識別的尺寸。舉例而言，端視光學系統的光學解析度而定，對準標記結構20可具有處於2微米至50微米範圍內的最小線寬。一般而言，每一對準標記結構20可形成於相應單位區域UA的周邊區中，使得對準標記結構20與將在隨後放置於載體晶圓310之上的半導體晶粒不具有任何面積交疊。

根據本揭露的態樣，本揭露的對準標記結構20可通過沈積至少一個材料層並對所述至少一個材料層進行圖案化來形成，所述至少一個材料層可包括至少一個金屬性材料層或介電材料層。圖1D是圖1C的第一實施例結構的具有第一配置的單位區域的豎直剖視圖。圖1E是圖1C的第一實施例結構的具有第二配置的單位區域的豎直剖視圖。

參照圖1D，可通過沈積由多個金屬性材料層(21、23)構成的層堆疊並對所述層堆疊進行圖案化以形成對準標記結構20來提供第一實施例結構的第一配置。所述多個金屬性材料層(21、23)可包括金屬性黏著促進劑層21及金屬層23。金屬性黏著促進 劑層21包含提供高黏著性的金屬。舉例而言，金屬性黏著促進劑層21可包含元素型金屬(例如，Ti、Ta、W、Co、TiCu合金等)及/或可基本上由所述元素型金屬組成，並且可具有處於5奈米至100奈米範圍內的厚度，但亦可使用更小的厚度及更大的厚度。金屬層23包含可例如通過電鍍而以高沈積速率進行沈積的金屬。金屬層23可包含銅，並且可具有處於0.5微米至20微米(例如，1微米至10微米)範圍內的厚度，但亦可使用更小的厚度及更大的厚度。

所述多個金屬性材料層(21、23)中的每一者可被沈積為毯覆式金屬性材料層，即被沈積為未經圖案化的金屬性材料層。光阻層(圖中未示出)可被施加於所述多個金屬性材料層(21、23)之上，並且可以微影方式進行圖案化以形成分立的光阻材料部分。可實行非等向性蝕刻製程以移除所述多個金屬性材料層(21、23)的未被所述分立的光阻材料部分遮蔽的部分。位於所述分立的光阻材料部分之下的所述多個金屬性材料層(21、23)的圖案化部分構成對準標記結構20。對準標記結構20的側壁可相對於豎直方向具有處於0.1度至10度(例如，0.2度至5度)範圍內的錐角，但亦可使用更小的錐角及更大的錐角。在本實施例中，對準標記結構20中的每一者可具有隨著距載體晶圓310的豎直距離而減小的可變水平橫截面積。可隨後例如通過灰化而移除光阻層。每一對準標記結構20可包括由金屬性黏著促進劑層21與金屬層23構成的層堆疊，而在金屬性黏著促進劑層21與金屬層23之間存在水平界 面。

參照圖1E，可通過沈積介電材料層並對所述介電材料層進行圖案化以形成對準標記結構20來提供第一實施例結構的第二配置。介電材料層可包含有機材料(例如，聚合物材料)或者無機材料(例如，氧化矽、氮化矽、碳化矽、介電金屬氧化物或由多個無機介電材料層構成的層堆疊)。介電材料層可例如通過化學氣相沈積或通過旋轉塗佈而形成。介電材料層的厚度可處於0.5微米至20微米(例如，1微米至10微米)的範圍內，但亦可使用更小的厚度及更大的厚度。

介電材料層可被沈積為毯覆式金屬性材料層，即被沈積為未經圖案化的金屬性材料層。光阻層(圖中未示出)可被施加於介電材料層之上，並且可以微影方式進行圖案化以形成分立的光阻材料部分。可實行非等向性蝕刻製程以移除介電材料層的未被所述分立的光阻材料部分遮蔽的部分。位於所述分立的光阻材料部分之下的介電材料層的圖案化部分構成對準標記結構20。在替代性實施例中，可沈積感光性介電材料(例如，感光性聚合物材料)，並且可通過微影曝光及顯影來對所述感光性介電材料進行圖案化。在說明性實例中，可使用聚醯亞胺作為感光性聚合物材料。感光性介電材料的剩餘部分構成對準標記結構20。在一實施例中，可在對感光性介電材料進行顯影之後實行例如退火製程等固化製程。對準標記結構20的側壁可相對於豎直方向具有處於1度至20度(例如，3度至10度)範圍內的錐角α，但亦可使用更小的錐 角及更大的錐角。在本實施例中，對準標記結構20中的每一者可具有隨著距載體晶圓310的豎直距離而減小的可變水平橫截面積。可隨後例如通過灰化而移除光阻層。在其中對準標記結構20基本上由至少一種介電材料組成的實施例中，對準標記結構20被稱為介電對準標記結構24。

一般而言，參照圖1D及圖1E所闡述的對準標記結構20可具有參照圖1A至圖1C所論述的任何水平橫截面形狀。

參照圖2，可使用包括至少一個光學系統及圖案識別程式的取放式工具將半導體晶粒700置放於LTHC層311的頂表面上。根據本揭露的態樣，位於每一單位區域UA內的一組至少一個對準標記結構20用作用於確定放置於相應單位區域UA內的每一半導體晶粒700的放置位置的參考結構。換言之，可使用在同一單位區域UA內作為用於對相應半導體晶粒700進行定位的參考位置的相應對準標記結構20而將半導體晶粒700中的每一者置放於載體晶圓310之上。在一實施例中，晶粒貼合膜(die attachment film，DAF)710可貼合至每一半導體晶粒700的第一側，而每一半導體晶粒700的第二側可被實體地暴露出。每一半導體晶粒700的第二側可包括由凸塊結構構成的相應陣列，所述由凸塊結構構成的相應陣列在本文中被稱為由晶粒上凸塊結構(on-die bump structure)788(即，位於半導體晶粒上的凸塊結構)構成的陣列。晶粒上凸塊結構788可包括C4接合接墊，或者可包括微凸塊結構(其亦被稱為C2凸塊結構)。半導體晶粒700及DAF 710的每一 組合可設置在LTHC層311上，使得DAF 710直接與LTHC層311的頂表面接觸。每一DAF 710的厚度可處於1微米至20微米(例如，2微米至6微米)的範圍內，但亦可使用更小的厚度及更大的厚度。

視情況，可在LTHC層311的頂表面上設置中介層穿孔(through-interposer via，TIV)結構786。可使用相同的取放式工具或不同的取放式工具將TIV結構786置放於每一單位區域內。根據本揭露的態樣，位於每一單位區域UA內的一組至少一個對準標記結構20用作用於確定放置於相應單位區域UA內的每一TIV結構786的放置位置的參考結構。換言之，可使用在同一單位區域UA內作為用於對相應TIV結構786進行定位的參考位置的相應對準標記結構20而將TIV結構786中的每一者置放於載體晶圓310之上。視情況，可使用額外的晶粒貼合膜(圖中未示出)來輔助將TIV結構786放置於LTHC層311上。在此類實施例中，額外的晶粒貼合膜可定位於TIV結構786與LTHC層311之間。一般而言，TIV結構786包含至少一種金屬性材料(例如，銅或鎢)，並且可具有圓柱形形狀或相應的截錐體(frustum)形狀。每一TIV結構786的側向尺寸可處於5微米至60微米(例如，10微米至30微米)的範圍內，但亦可使用更小的尺寸及更大的尺寸。TIV結構786的高度可大約相同於半導體晶粒700的高度。一般而言，TIV結構786的頂表面可位於與半導體晶粒700的頂表面相同的水平面內。每一半導體晶粒700的高度(即，厚度)可處於 30微米至300微米的範圍內，但亦可使用更小的厚度及更大的厚度。

參照圖3，可將模製化合物(molding compound，MC)施加至位於半導體晶粒700與TIV結構786之間的間隙。MC包括可被硬化(即固化)以提供具有足夠剛性(stiffness)及機械強度的介電材料部分的含環氧樹脂化合物(epoxy-containing compound)。MC可包含環氧樹脂、硬化劑、二氧化矽(作為填料材料)及其他添加劑。端視黏度(viscosity)及流動性(flowability)而定，可以液體形式或以固體形式來提供MC。液體MC通常提供更佳的處置、良好的流動性、更少的空隙(void)、更佳的填充及更少的流痕(flow mark)。固體MC通常提供較小的固化收縮率(cure shrinkage)、更佳的隔隙(stand-off)及較少的晶粒漂移(die drift)。MC內的高填料含量(例如85重量%)可縮短在模封時間(time in mold)、降低模具收縮率(mold shrinkage)並減少模具翹曲(mold warpage)。MC中均勻的填料大小分佈可減少流痕，且可增強流動性。

可在固化溫度下對MC進行固化以形成MC基質，所述MC基質在本文中被稱為模製化合物(MC)基質796M。MC基質796M在側向上包圍半導體晶粒700及TIV結構786中的每一者。MC基質796M可為延伸跨過上覆於載體晶圓310之上的重構晶圓的整個區域的連續材料層。可通過平坦化製程自包括半導體晶粒700的頂表面及TIV結構786的頂表面的水平面上方移除MC基 質796M的過量部分，所述平坦化製程可使用化學機械平坦化(chemical mechanical planarization，CMP)。在實行平坦化製程之後，半導體晶粒700的頂表面及TIV結構786的頂表面可被實體地暴露出。半導體晶粒700的頂表面及TIV結構786的頂表面可位於包括MC基質796M的頂表面的水平面內。

MC基質796M包括位於相應單位區域UA內的多個模製化合物(MC)中介層框架。每一MC中介層框架與位於單位區域UA內的MC基質796M的一部分(即，將在隨後形成的單個中介層的區域)對應。換言之，位於相應單位區域UA內的MC基質796M的每一部分構成MC中介層框架。MC中介層框架彼此在側向上鄰接以提供一體化結構，即MC基質796M。每一MC中介層框架在側向上環繞相應的一組至少一個半導體晶粒700，並且可在側向上環繞由TIV結構786構成的相應陣列。

參照圖4，在MC基質796M的頂部上可形成重佈線結構60R。重佈線結構60R包括重佈線介電層660、形成於重佈線介電層660中的重佈線配線內連線680以及電性連接至重佈線配線內連線680並具有實體地暴露出的頂表面的接合結構688。重佈線介電層660包含例如聚醯亞胺(polyimide，PI)、苯並環丁烯(benzocyclobutene，BCB)或聚苯並雙噁唑(polybenzobisoxazole，PBO)等相應的介電聚合物材料。每一重佈線介電層660可通過對相應的介電聚合物材料進行旋轉塗佈及乾燥來形成。每一重佈線介電層660的厚度可處於2微米至40微米(例如4微米至20微 米)的範圍內。可例如通過以下方式來對每一重佈線介電層660進行圖案化：在每一重佈線介電層660上方施加相應的光阻層並對所述光阻層進行圖案化；以及使用例如非等向性蝕刻製程等蝕刻製程將光阻層中的圖案轉移至重佈線介電層660中。可隨後例如通過灰化來移除光阻層。

可通過以下方式來形成重佈線配線內連線680中的每一者：通過濺鍍來沈積金屬性晶種層；在金屬性晶種層之上施加光阻層並對所述光阻層進行圖案化，以形成穿過所述光阻層的開口圖案；電鍍金屬性填充材料(例如銅、鎳、或者由銅及鎳構成的堆疊)；移除光阻層(例如，通過灰化)；以及對位於經電鍍的金屬性填充材料之間的部分金屬性晶種層進行蝕刻。金屬性晶種層可包括例如由鈦障壁層及銅晶種層構成的堆疊。鈦障壁層可具有處於60奈米至300奈米的範圍內的厚度，且銅晶種層可具有處於100奈米至600奈米的範圍內的厚度。用於重佈線配線內連線680的金屬性填充材料可包括銅、鎳、或者銅及鎳。為每一重佈線配線內連線680沈積的金屬性填充材料的厚度可處於2微米至40微米(例如4微米至10微米)的範圍內，但亦可使用更小的厚度或更大的厚度。重佈線結構60R中的配線層級(即，重佈線配線內連線680的層級)的總數可處於1至10的範圍內。

接合結構688可包括可用於貼合焊料材料部分(例如，焊料球)的第一類型接合結構688A以及可用於隨後貼合局部內連晶粒的第二類型接合結構688B。在一實施例中，第一類型接合結 構688A可包括C4接合接墊，且第二類型接合結構688B可包括微凸塊結構。接合結構688可具有矩形、圓角矩形或圓形的水平橫截面形狀。其他水平橫截面形狀亦可處於本揭露的設想範圍內。

參照圖5，可使用每一單位區域UA內的焊料材料部分490而將局部內連晶粒400貼合至第二類型接合結構688B。局部內連晶粒400可包括例如局部矽內連(local silicon interconnect，LSI)晶粒，所述LSI晶粒包括矽基底及嵌置於無機介電材料層內的金屬內連結構。局部內連晶粒400可為同一單位區域UA內的半導體晶粒700之間的訊號傳輸提供電性路徑。在一實施例中，局部內連晶粒400可包括由凸塊結構488構成的陣列，所述由凸塊結構488構成的陣列通過由焊料材料部分490構成的陣列而接合至第二類型接合結構688B。

參照圖6，可將額外的焊料材料部分290貼合至重佈線結構60R的第一類型接合結構688A。額外的焊料材料部分290可包括高度大於以下各者的組合的焊料球：局部內連晶粒400、由凸塊結構488構成的陣列及由焊料材料部分490構成的陣列。舉例而言，額外的焊料材料部分290可具有處於30微米至100微米(例如，40微米至70微米)範圍內的直徑，但亦可使用更小的直徑及更大的直徑。

參照圖7，紫外線輻射可以穿過載體晶圓310而照射至LTHC層311上。在利用紫外線輻射進行照射時，LTHC層311產生熱量並被分解。載體晶圓310可自重構晶圓分離，所述重構晶 圓包括由以下構成的組合件的二維陣列：至少一個半導體晶粒700、一組至少一個對準標記結構20、模製化合物晶粒框架及有機中介層(所述有機中介層是位於相應單位區域UA內的重佈線結構60R的一部分)、可選的局部內連晶粒400及由焊料材料部分290構成的陣列。可實行合適的清潔製程以自分解的LTHC層311移除殘留的材料部分。一般而言，載體晶圓310自包括模製化合物基質796M、半導體晶粒700及對準標記結構20的組合件分離。沿著分割通道對重構晶圓進行分割，所述分割通道可與相鄰的成對單位區域之間的邊界重疊。重構晶圓的每一分割部分包括扇出型封裝800。

可通過對模製化合物基質796M進行分割來形成多個扇出型封裝800。每一扇出型封裝800包括至少一個半導體晶粒700、一組至少一個對準標記結構20以及作為模製化合物基質796M的切割部分的模製化合物晶粒框架796。

一般而言，本揭露的實施例提供一種包括扇出型封裝800的裝置結構。扇出型封裝800包括：模製化合物晶粒框架796，在側向上環繞至少一個半導體晶粒700；以及有機中介層600，包括嵌置有重佈線配線內連線680的重佈線介電層660，並且位於模製化合物晶粒框架796的第一水平表面791上。包括局部凹陷區的對準標記區AMR位於模製化合物晶粒框架796的第二水平表面792中的開口內。每一對準標記區AMR的側向範圍可由局部凹陷區的側向範圍界定，所述局部凹陷區由在側向上環繞並接觸對準 標記結構20的模製化合物晶粒框架796的側壁及凹陷表面界定。局部凹陷區自第二水平表面792朝向有機中介層600延伸。

在一實施例中，在沿著垂直於第一水平表面791的方向的平面圖中，對準標記區AMR與所述至少一個半導體晶粒700不具有任何面積交疊。在本文中所述的平面圖是指沿著豎直方向(例如，垂直於第一水平表面791的方向)的視圖。在一實施例中，每一對準標記結構20可位於相應的局部凹陷區內。在一實施例中，每一對準標記結構20可具有與相應的局部凹陷區相同的體積。在本實施例中，對準標記結構20的實體地暴露出的平坦表面可位於包括模製化合物晶粒框架796的第二水平表面792的水平面內。

在一實施例中，每一對準標記結構20可包括由多個金屬性材料層(21、23)構成的層堆疊，在所述多個金屬性材料層(21、23)之間包括至少一個水平界面。在一實施例中，每一對準標記結構20可具有隨著距包括第一水平表面791的水平面的豎直距離而增加的可變水平橫截面積。在一實施例中，每一對準標記結構20可具有較模製化合物晶粒框架796的厚度小、並且較所述至少一個半導體晶粒700及TIV結構786的厚度小的厚度。

在一實施例中，對準標記結構20的水平表面(例如，在倒置時觀察到的水平頂表面)完全位於包括模製化合物晶粒框架796的第二水平表面792的水平面內。在一實施例中，對準標記結構20的側壁及底表面(在倒置時觀察到)與模製化合物晶粒框架796直接接觸。

參照圖8，可將封裝基底200接合至扇出型封裝800。封裝基底200可為包括芯基底210的有芯封裝基底(cored packaging substrate)，或者可為不包括封裝芯的無芯封裝基底(coreless packaging substrate)。作為另外一種選擇，封裝基底200可包括系統積體封裝基底(system-on-integrated packaging substrate，SoIS)，所述系統積體封裝基底(SoIS)包括重佈線層、介電間層(dielectric interlayer)及/或至少一個嵌入式中介層(例如矽中介層)。此種系統積體封裝基底可包括使用焊料材料部分、微凸塊、底部填充材料部分(例如模製底部填充材料部分)及/或黏合膜的層至層內連線(layer-to-layer interconnection)。儘管使用有芯封裝基底闡述本揭露，然而應理解，本揭露的範圍不受任何特定類型的基底封裝所限制。舉例而言，可使用SoIS來代替有芯封裝基底。在使用SoIS的實施例中，芯基底210可包括玻璃環氧樹脂板，所述玻璃環氧樹脂板包括由板貫通孔(through-plate hole)構成的陣列。可在板貫通孔中提供由包含金屬性材料的芯穿孔結構(through-core via structure)214構成的陣列。每一芯穿孔結構214中可包括或可不包括圓柱形中空部(cylindrical hollow)。視情況，可使用介電襯墊(圖中未示出)將芯穿孔結構214與芯基底210電性隔離。

封裝基底200可包括板側表面層狀電路(surface laminar circuit，SLC)240及晶片側表面層狀電路(SLC)260。板側SLC可包括嵌置有板側配線內連線244的板側絕緣層242。晶片側SLC260可包括嵌置有晶片側配線內連線264的晶片側絕緣層262。板 側絕緣層242及晶片側絕緣層262可包含可被以微影方式進行圖案化並隨後被固化的感光性環氧樹脂材料。板側配線內連線244及晶片側配線內連線264可包含可通過電鍍而沈積於板側絕緣層242或晶片側絕緣層262中的圖案內的銅。

在一實施例中，晶片側表面層狀電路260包括連接至由基底接合接墊268構成的陣列的晶片側配線內連線264。由基底接合接墊268構成的陣列可被配置成使得能夠通過C4焊料球進行接合。板側表面層狀電路240包括連接至由板側接合接墊248構成的陣列的板側配線內連線244。由板側接合接墊248構成的陣列被配置成使得能夠通過具有較C4焊料球大的尺寸的焊料接頭(solder joint)進行接合。儘管使用其中封裝基底200包括晶片側表面層狀電路260及板側表面層狀電路240的實施例闡述了本揭露，然而在本文中亦明確地設想其中晶片側表面層狀電路260及板側表面層狀電路240中的一者被省略或利用由接合結構(例如微凸塊)構成的陣列來代替的實施例。在說明性實例中，晶片側表面層狀電路260可利用由微凸塊構成的陣列或由接合結構構成的任何其他陣列來代替。

可使用焊料材料部分290將扇出型封裝800貼合至封裝基底200，焊料材料部分290亦被稱為封裝-基底接合(package-substrate-bonding，FSB)焊料材料部分290。具體而言，可將FSB焊料材料部分290中的每一者接合至基底接合接墊268中的相應一者且接合至位於扇出型封裝800上的接合結構688中的相應一 者。可實行回焊製程以對FSB焊料材料部分290進行回焊，進而使得每一FSB焊料材料部分290可接合至基底接合接墊268中的相應一者且接合至接合結構688中的相應一者。

可將底部填充材料施加至位於扇出型封裝800與封裝基底200之間的間隙中。底部填充材料可包括該技術中已知的任何底部填充材料。底部填充材料部分可形成在位於扇出型封裝800與封裝基底200之間的間隙中的FSB焊料材料部分290周圍。此底部填充材料部分在本文中被稱為封裝-基底底部填充材料部分292或被稱為PS底部填充材料部分292。

根據本揭露的態樣，提供一種裝置結構，所述裝置結構包括：扇出型封裝800，包括模製化合物晶粒框架796、在側向上由模製化合物晶粒框架796環繞的至少一個半導體晶粒700以及有機中介層600，有機中介層600包括嵌置有重佈線配線內連線680的重佈線介電層660並位於模製化合物晶粒框架796的第一水平表面791上；以及封裝基底200，接合至有機中介層600的接合結構688。包括局部凹陷區的對準標記區AMR位於模製化合物晶粒框架796的第二水平表面792中的開口內。

參照圖9，可將額外的半導體晶粒300貼合至扇出型封裝800。額外的半導體晶粒300可為該技術中已知的任何類型的半導體晶粒。舉例而言，額外的半導體晶粒300可包括邏輯晶粒、記憶體晶粒或系統積體晶片(system-on-integrated-chip，SoIC)晶粒。額外的半導體晶粒300可包括由接合結構388構成的陣列，所述 由接合結構388構成的陣列可包括由C4接墊構成的陣列或者由微凸塊構成的陣列。可使用焊料材料部分390在由額外的半導體晶粒300中的接合結構388構成的陣列與TIV結構786的實體地暴露出的頂表面之間提供接合。在一實施例中，TIV結構786可在側向上環繞扇出型封裝800內的每一半導體晶粒700。可將底部填充材料部分392施加至位於扇出型封裝800與額外的半導體晶粒300之間的間隙。可視情況將加強環(stiffener ring)(圖中未示出)或蓋結構(圖中未示出)貼合至扇出型封裝800或封裝基底200。

在一實施例中，額外的半導體晶粒300上覆於扇出型封裝800之上，並且貼合至扇出型封裝800。扇出型封裝800包括豎直地延伸貫穿模製化合物晶粒框架796的中介層穿孔(TIV)結構786。在一實施例中，額外的半導體晶粒300通過由焊料材料部分390構成的陣列而接合至TIV結構786。在一實施例中，對準標記區AMR與額外的半導體晶粒300具有面積交疊，而與所述至少一個半導體晶粒700不具有任何面積交疊。

參照圖10，可提供包括PCB基底110及PCB接合接墊188的印刷電路板(printed circuit board，PCB)100。PCB 100至少在PCB基底110的一側上包括印刷電路系統(圖中未示出)。可形成由焊料接頭190構成的陣列，以將由板側接合接墊248構成的陣列接合至由PCB接合接墊188構成的陣列。通過在由板側接合接墊248構成的陣列與由PCB接合接墊188構成的陣列之間設置由焊料球構成的陣列，且通過對由焊料球構成的陣列進行回焊， 可形成焊料接頭190。可通過施加底部填充材料並對所述底部填充材料進行造型而在焊料接頭190周圍形成額外的底部填充材料部分，所述額外的底部填充材料部分在本文中被稱為板-基底底部填充材料部分(board-substrate underfill material portion)192或BS底部填充材料部分192。通過由焊料接頭190構成的陣列將封裝基底200貼合至PCB 100。

參照圖11，通過省略在扇出型封裝800與額外的半導體晶粒300之間施加底部填充材料，可自圖10所示的第一實施例結構得到第一實施例結構的第一替代性配置。

參照圖12，通過使用介電對準標記結構24(如參照圖1E所述)作為對準標記結構20，可自圖10所示的第一實施例結構得到第一實施例結構的第二替代性配置。在一實施例中，每一對準標記結構20包括介電材料部分(被稱為介電對準標記結構24)，所述介電材料部分具有隨著距包括第一水平表面791的水平面的豎直距離而增加的可變水平橫截面積。此種幾何特徵是因以上述方式使用介電對準標記結構24而產生的獨特結構特徵。所述可變水平橫截面積隨著自包括第二水平表面792的水平面向下的豎直距離而減小。

參照圖13，通過省略在扇出型封裝800與額外的半導體晶粒300之間施加底部填充材料，可自圖12所示的第一實施例結構的第二替代性配置得到第一實施例結構的第三替代性配置。

參照圖14，根據本揭露的第二實施例示出包括扇出型封 裝800的第二實施例結構。通過省略TIV結構786的形成，可自圖7所示的第一實施例結構得到第二實施例結構。

參照圖15，示出在形成包括扇出型封裝800、可選的額外的半導體晶粒300及封裝基底200的組合件之後的第二實施例結構。一般而言，可通過在接合結構(268、688)及焊料材料部分290的位置方面作出可選修改的情況下實行參照圖8所闡述的處理步驟來形成第二實施例結構。在其中放置有可選的額外的半導體晶粒300的實施例中，可使用位於基底接合接墊268與半導體接合接墊388之間的額外的焊料材料部分290而將可選的額外的半導體晶粒300貼合至封裝基底200。可將封裝-基底底部填充材料部分292施加於焊料材料部分290周圍。在其中使用額外的半導體晶粒300的實施例中，額外的半導體晶粒的頂表面可位於包括扇出型封裝800的頂表面的水平面處、位於所述水平面之上或位於所述水平面之下。

參照圖16，可例如使用黏著劑層231而將蓋結構230貼合至封裝基底200。在一實施例中，蓋結構230包括側壁及水平帽部分(horizontal cap portion)。在一實施例中，水平帽部分至少上覆於由所述至少一個半導體晶粒700及對準標記區AMR構成的整體之上並至少覆蓋由所述至少一個半導體晶粒700及對準標記區AMR構成的整體。蓋結構230的水平帽部分可覆蓋或者可不覆蓋額外的半導體晶粒300。對準標記結構20位於對準標記區AMR的局部凹陷區內。

參照圖17，可實行參照圖10所闡述的處理步驟，以將印刷電路板100貼合至包括扇出型封裝800、額外的半導體晶粒300、封裝基底200及蓋結構230的組合件。

參照圖18，通過使用介電對準標記結構24(如參照圖1E所述)作為對準標記結構20，可自圖17所示的第一實施例結構得到第二實施例結構的替代性配置。在一實施例中，每一對準標記結構20包括介電材料部分24，所述介電材料部分24具有隨著距包括第一水平表面791的水平面的豎直距離而增加的可變水平橫截面積。所述可變水平橫截面積隨著自包括第二水平表面792的水平面向下的豎直距離而減小。

參照圖19，通過在載體晶圓310的整個區域之上及對準標記結構20中的每一者之上形成晶粒貼合膜710，可自圖1A至圖1E所示的第一實施例結構得到根據本揭露第三實施例的第三實施例結構。在本實施例中，晶粒貼合膜710可具有與載體晶圓310相同的面積，並且可無貫穿其中的任何開口。一般而言，晶粒貼合膜710可共形地形成於對準標記結構20之上及載體晶圓310上方。

參照圖20，可在作出修改使得半導體晶粒700上無晶粒貼合膜的情況下實行參照圖2至圖6所闡述的處理步驟。換言之，在實行取放操作之前，將晶粒貼合膜710設置於載體晶圓310的頂表面上而非半導體晶粒700的表面上。因此，每一半導體晶粒700設置於晶粒貼合膜710之上。

參照圖21，紫外線輻射可以穿過載體晶圓310而照射至LTHC層311上。在利用紫外線輻射進行照射時，LTHC層311產生熱量並被分解。載體晶圓310可自重構晶圓分離，所述重構晶圓包括由以下構成的組合件的二維陣列：至少一個半導體晶粒700、一組至少一個對準標記結構20、晶粒貼合膜710、模製化合物晶粒框架及有機中介層(所述有機中介層是重佈線結構60R的位於相應單位區域UA內的一部分)、可選的局部內連晶粒400及由焊料材料部分290構成的陣列。可實行合適的清潔製程以自分解的LTHC層311移除殘留的材料部分。一般而言，載體晶圓310自包括模製化合物基質796M、半導體晶粒700及對準標記結構20的組合件分離。

隨後，可實行等向性蝕刻製程以自包括每一模製化合物晶粒框架的第二水平表面792的水平面下方移除晶粒貼合膜710的水平延伸部分，所述每一模製化合物晶粒框架是模製化合物基質796M的一部分。舉例而言，可使用利用有機溶劑的濕法蝕刻製程來移除晶粒貼合膜710的水平延伸部分。位於相應的對準標記區AMR內的晶粒貼合膜710的每一剩餘部分在本文中被稱為晶粒貼合膜712，所述晶粒貼合膜712與圖19所示的晶粒貼合膜710具有相同的材料組成及相同的厚度。在一實施例中，每一晶粒貼合膜712可在側向上環繞相應的對準標記結構20。

參照圖22，沿著分割通道對重構晶圓進行分割，所述分割通道可與相鄰的成對單位區域之間的邊界重疊。重構晶圓的每 一分割部分包括扇出型封裝800。可通過對模製化合物基質796M進行分割來形成多個扇出型封裝800。每一扇出型封裝800包括至少一個半導體晶粒700、一組至少一個對準標記結構20以及作為模製化合物基質796M的切割部分的模製化合物晶粒框架796。

參照圖23，可實行參照圖8至圖10所闡述的處理步驟，以將扇出型封裝800貼合至封裝基底200，將額外的半導體晶粒300貼合至封裝基底200，並將由扇出型封裝800、封裝基底200及額外的半導體晶粒300構成的組合件貼合至印刷電路板100。

扇出型封裝800包括：模製化合物晶粒框架796，在側向上環繞至少一個半導體晶粒700；以及有機中介層600，包括嵌置有重佈線配線內連線680的重佈線介電層660，並且位於模製化合物晶粒框架796的第一水平表面791上。包括局部凹陷區的對準標記區AMR位於模製化合物晶粒框架796的第二水平表面792中的開口內。每一對準標記區AMR的側向範圍可由局部凹陷區的側向範圍界定，所述局部凹陷區由在側向上環繞並接觸對準標記結構20的模製化合物晶粒框架796的側壁及凹陷表面界定。局部凹陷區自第二水平表面792朝向有機中介層600延伸。

在一實施例中，在沿著垂直於第一水平表面791的方向的平面圖中，對準標記區AMR與所述至少一個半導體晶粒700不具有任何面積交疊。在一實施例中，每一對準標記結構20可位於相應的局部凹陷區內。在一實施例中，每一對準標記結構20可具有較相應的局部凹陷區小的體積。在一實施例中，對準標記結構20 的實體地暴露出的平坦表面(例如，頂表面)可位於包括模製化合物晶粒框架796的第二水平表面792的水平面內。

在一實施例中，每一對準標記結構20可包括由多個金屬性材料層(21、23)構成的層堆疊，在所述多個金屬性材料層(21、23)之間包括至少一個水平界面。在一實施例中，每一對準標記結構20可具有隨著距包括第一水平表面791的水平面的豎直距離而增加的可變水平橫截面積。在一實施例中，每一對準標記結構20可具有較模製化合物晶粒框架796的厚度小、並且較所述至少一個半導體晶粒700及TIV結構786的厚度小的厚度。

在一實施例中，對準標記結構20的水平表面(例如，在倒置時觀察到的水平頂表面)完全位於包括模製化合物晶粒框架796的第二水平表面792的水平面內。在一實施例中，對準標記結構20通過包括聚合物基質層712P及黏著劑層712A的晶粒貼合膜712而與模製化合物晶粒框架796間隔開。

在扇出型封裝800與額外的半導體晶粒300之間的間隙中可形成底部填充材料部分392。每一對準標記結構20的水平頂表面及側壁的上部部分可與底部填充材料部分392接觸。每一對準標記結構20的側壁的下部部分可與晶粒貼合膜712的黏著劑層712A接觸。

參照圖24，通過省略底部填充材料部分392的形成，可自圖23所示的第三實施例結構得到第三實施例結構的第一替代性配置。在本實施例中，每一對準標記結構20的水平頂表面及側壁 的上部部分可被實體地暴露出，且因此可接觸氣相環境。每一對準標記結構20的側壁的下部部分可與晶粒貼合膜712的黏著劑層712A接觸。

參照圖25，通過使用圖22所示的扇出型封裝800並通過實行參照圖15至圖17所述的處理步驟，可得到根據本揭露第三實施例的第三實施例結構的第二替代性配置。視情況，可使用額外的黏著劑層233將蓋結構230的水平帽部分的底表面貼合至對準標記結構20的頂表面。

在一實施例中，對準標記結構20的水平頂表面可位於包括模製化合物晶粒框架796的第二水平表面792的水平面上方。在一實施例中，對準標記結構20通過包括聚合物基質層712P及黏著劑層712A的晶粒貼合膜712而與模製化合物晶粒框架796間隔開。在一實施例中，對準標記結構20位於局部凹陷區內；並且蓋結構230的水平帽部分可通過黏著劑層233而貼合至對準標記結構20。

參照圖26，通過不使用額外的黏著劑層233，可自圖26所示的第三實施例結構的第二替代性配置得到第三實施例結構的第三替代性配置。在本實施例中，對準標記結構20部分地位於局部凹陷區內；並且蓋結構230的水平帽部分可與對準標記結構20直接接觸。

參照圖27，通過將晶粒貼合膜710直接共形地貼合至LTHC層311的實體地暴露出的表面上並直接共形地貼合至介電 對準標記結構24的實體地暴露出的表面上，可自圖1E所示的第一實施例結構得到根據本揭露第四實施例的第四實施例結構。介電對準標記結構24的側壁可相對於豎直方向具有處於1度至20度(例如，3度至10度)範圍內的錐角α，但亦可使用更小的錐角及更大的錐角。在本實施例中，介電對準標記結構24中的每一者可具有隨著距載體晶圓310的豎直距離而減小的可變水平橫截面積。

參照圖28，可在作出修改使得晶粒貼合膜710作為單個連續膜存在的情況下實行參照圖2至圖6所闡述的處理步驟。換言之，在實行取放操作之前，將晶粒貼合膜710設置於載體晶圓310的頂表面上而非半導體晶粒700的表面上。因此，每一半導體晶粒700設置於晶粒貼合膜710之上。

參照圖29，紫外線輻射可以穿過載體晶圓310而照射至LTHC層311上。載體晶圓310可自重構晶圓分離，所述重構晶圓包括由以下構成的組合件的二維陣列：至少一個半導體晶粒700、一組至少一個對準標記結構20、晶粒貼合膜710、模製化合物晶粒框架及有機中介層(所述有機中介層是重佈線結構60R的位於相應單位區域UA內的一部分)、可選的局部內連晶粒400及由焊料材料部分290構成的陣列。可實行合適的清潔製程以自分解的LTHC層311移除殘留的材料部分。一般而言，載體晶圓310自包括模製化合物基質796M、半導體晶粒700及對準標記結構20的組合件分離。

隨後，可實行至少一個等向性蝕刻製程，以相對於模製化合物基質796M選擇性地(即，不對模製化合物基質796M進行蝕刻或以最小程度對模製化合物基質796M進行蝕刻)移除介電對準標記結構24及晶粒貼合膜710。舉例而言，可使用利用有機溶劑的濕法蝕刻製程來移除介電對準標記結構24及晶粒貼合膜710。每一對準標記區AMR包括不具有任何固相材料並且位於局部凹陷區的體積內的空隙27。

參照圖30，沿著分割通道對重構晶圓進行分割，所述分割通道可與相鄰的成對單位區域之間的邊界重疊。重構晶圓的每一分割部分包括扇出型封裝800。可通過對模製化合物基質796M進行分割來形成多個扇出型封裝800。每一扇出型封裝800包括至少一個半導體晶粒700、一組至少一個對準標記結構20以及作為模製化合物基質796M的切割部分的模製化合物晶粒框架796。

參照圖31，可實行參照圖8至圖10所闡述的處理步驟，以將扇出型封裝800貼合至封裝基底200，將額外的半導體晶粒300貼合至封裝基底200，並將由扇出型封裝800、封裝基底200及額外的半導體晶粒300構成的組合件貼合至印刷電路板100。

扇出型封裝800包括：模製化合物晶粒框架796，在側向上環繞至少一個半導體晶粒700；以及有機中介層600，包括嵌置有重佈線配線內連線680的重佈線介電層660，並且位於模製化合物晶粒框架796的第一水平表面791上。包括局部凹陷區的對準標記區AMR位於模製化合物晶粒框架796的第二水平表面792中 的開口內。

在一實施例中，局部凹陷區的體積可與底部填充材料突出部分392P的體積相同，所述底部填充材料突出部分392P是底部填充材料部分的對在圖27的處理步驟中形成的空隙27進行填充的區。每一對準標記區AMR的側向範圍可由局部凹陷區的側向範圍界定，所述局部凹陷區由底部填充材料突出部分392P的體積界定。局部凹陷區自第二水平表面792朝向有機中介層600延伸。

在一實施例中，在沿著垂直於第一水平表面791的方向的平面圖中，對準標記區AMR與所述至少一個半導體晶粒700不具有任何面積交疊。在一實施例中，每一底部填充材料突出部分392P可位於相應的局部凹陷區內。在一實施例中，每一底部填充材料突出部分392P可與相應的局部凹陷區具有相同的體積。

在一實施例中，每一底部填充材料突出部分392P可具有隨著距包括第一水平表面791的水平面的豎直距離而增加的可變水平橫截面積。在一實施例中，每一底部填充材料突出部分392P可具有較模製化合物晶粒框架796的厚度小、並且較所述至少一個半導體晶粒700及TIV結構786的厚度小的厚度。每一底部填充材料突出部分392P可與模製化合物晶粒框架796的側壁及凹陷表面接觸。

參照圖32，通過省略底部填充材料部分392的形成，可自圖29所示的第四實施例結構得到第四實施例結構的第一替代性配置。每一對準標記區AMR可包括由不具有任何固相材料的相應 空隙27界定的局部凹陷區。模製化合物晶粒框架796的側壁及凹陷表面可實體地暴露於每一對準標記區AMR內的空隙27。

參照圖33，通過使用圖28所示的扇出型封裝800並通過實行參照圖15至圖17所述的處理步驟，可得到第四實施例結構的第二替代性配置。在一實施例中，包括局部凹陷區的對準標記區AMR可包括空隙27，空隙27不具有任何固相材料並且自模製化合物晶粒框架796的第二水平表面792朝向模製化合物晶粒框架796的第一水平表面791豎直地延伸。

參照圖34，流程圖示出用於形成根據本揭露實施例的裝置結構的步驟。

參照步驟3410及圖1A至圖1E、圖19及圖25，可在載體晶圓310之上形成對準標記結構20。

參照步驟3420及圖2、圖20及圖26，可使用對準標記結構20作為用於對至少一個半導體晶粒700進行定位的參考位置而將至少一個半導體晶粒700(每單位區域UA)置放於載體晶圓310之上。

參照步驟3430及圖3、圖20及圖26，可在至少一個半導體晶粒700周圍且在對準標記結構20之上形成模製化合物基質796M。

參照步驟3440以及圖4至圖18及圖20至圖33，可通過對模製化合物基質796M進行分割來形成扇出型封裝800。扇出型封裝800包括至少一個半導體晶粒700、對準標記結構20及作為 模製化合物基質796M的切割部分的模製化合物晶粒框架796。

參照所有附圖並根據本揭露的各種實施例，提供一種包括扇出型封裝800的裝置結構。扇出型封裝800包括：模製化合物晶粒框架796，在側向上環繞至少一個半導體晶粒700；以及有機中介層600，包括嵌置有重佈線配線內連線680的重佈線介電層660，並且位於模製化合物晶粒框架796的第一水平表面791上，其中包括局部凹陷區的對準標記區AMR位於模製化合物晶粒框架796的第二水平表面792中的開口內，並且局部凹陷區自第二水平表面792朝向有機中介層600延伸。

在一實施例中，在沿著垂直於第一水平表面791的方向的平面圖中，對準標記區AMR與所述至少一個半導體晶粒700不具有任何面積交疊。在一實施例中，對準標記結構20位於局部凹陷區內。

在一實施例中，對準標記結構20包括由多個金屬性材料層(21、23)構成的層堆疊，在所述多個金屬性材料層(21、23)之間包括至少一個水平界面。在一實施例中，對準標記結構20包括介電材料部分24，所述介電材料部分24具有隨著距包括第一水平表面791的水平面的豎直距離而增加的可變水平橫截面積。

在一實施例中，對準標記結構20的水平表面完全位於包括模製化合物晶粒框架796的第二水平表面792的水平面內。在一實施例中，對準標記結構20的水平表面位於包括模製化合物晶粒框架796的第二水平表面792的水平面上方。

在一實施例中，對準標記結構20的側壁及底表面與模製化合物晶粒框架796直接接觸。在一實施例中，對準標記結構20通過包括聚合物基質層712P及黏著劑層712A的晶粒貼合膜712而與模製化合物晶粒框架796間隔開。

根據本揭露的態樣，提供一種裝置結構，所述裝置結構包括：扇出型封裝800，包括模製化合物晶粒框架796、在側向上由模製化合物晶粒框架796環繞的至少一個半導體晶粒700以及有機中介層600，有機中介層600包括嵌置有重佈線配線內連線680的重佈線介電層660並位於模製化合物晶粒框架796的第一水平表面791上；以及接合至有機中介層600的接合結構688的封裝基底200，其中包括局部凹陷區的對準標記區AMR位於模製化合物晶粒框架796的第二水平表面792中的開口內。

在一實施例中，裝置結構包括上覆於扇出型封裝800之上並貼合至扇出型封裝800的額外的半導體晶粒300。在一實施例中，扇出型封裝800包括豎直地延伸貫穿模製化合物晶粒框架796的中介層穿孔(TIV)結構786；並且額外的半導體晶粒300通過由焊料材料部分390構成的陣列而接合至TIV結構786。

在一實施例中，對準標記區AMR與額外的半導體晶粒300具有面積交疊，而與所述至少一個半導體晶粒700不具有任何面積交疊。在一實施例中，所述裝置結構包括蓋結構230，所述蓋結構230貼合至封裝基底200並包括水平帽部分，所述水平帽部分上覆且覆蓋由所述至少一個半導體晶粒700及對準標記區AMR 構成的整體。在一實施例中，對準標記結構20位於局部凹陷區內；並且水平帽部分與對準標記結構20直接接觸或者通過黏著劑層233而貼合至對準標記結構20。

一種形成裝置結構的方法包括：在載體晶圓之上形成對準標記結構；使用所述對準標記結構作為用於對至少一個半導體晶粒進行定位的參考位置而將所述至少一個半導體晶粒置放於所述載體晶圓之上；在所述至少一個半導體晶粒周圍且在所述對準標記結構之上形成模製化合物基質；以及通過對所述模製化合物基質進行分割來形成扇出型封裝，其中所述扇出型封裝包括所述至少一個半導體晶粒、所述對準標記結構以及作為所述模製化合物基質的切割部分的模製化合物晶粒框架。

在一實施例中，通過沈積由多個金屬性材料層構成的層堆疊並對由所述多個金屬性材料層構成的所述層堆疊進行圖案化來形成所述對準標記結構。在一實施例中，所述對準標記結構通過以下方式來形成：沈積介電材料層並對所述介電材料層進行圖案化，使得所述對準標記結構的側壁相對於豎直方向具有處於1度至20度範圍內的錐角。在一實施例中，更包括在所述對準標記結構之上及所述載體晶圓上方共形地形成晶粒貼合膜，其中所述至少一個半導體晶粒設置於所述晶粒貼合膜之上。在一實施例中，更包括：使所述載體晶圓自包括所述模製化合物基質、所述至少一個半導體晶粒及所述對準標記結構的組合件分離；以及相對於所述模製化合物基質的材料選擇性地移除所述對準標記結構。

本揭露的各種實施例可用於提高將半導體晶粒700及TIV結構786置放於載體晶圓310之上的取放操作的位置精度及速度。可使用位於同一單位區域UA內的至少一個對準標記結構20將每一半導體晶粒700及每一TIV結構786置放於單位區域UA內。因此，每一半導體晶粒700與參考點(即，所述至少一個對準標記結構20之中最靠近的一者)之間的側向位移小於單位區域UA的最大側向尺寸(例如，矩形單位區域UA的對角線)。同樣，每一TIV結構786與參考點(即，所述至少一個對準標記結構20之中最靠近的一者)之間的側向位移小於單位區域UA的最大側向尺寸。通過使用本揭露的對準標記結構20，可減少在參考點與在取放操作期間放置的元件之間的側向位移，並且可提高取放操作的產量及製程良率。

以上概述了若干實施例的特徵，以使熟習該技術者可更佳地理解本揭露的各態樣。使用用語「包括(comprises)」闡述的每一實施例亦固有地揭露附加實施例，在所述附加實施例中，除非本文中明確另外揭露，否則利用「本質上由...組成(consists essentially of)」來代替或利用用語「由...組成(consists of)」來代替用語「包括」。每當在同一段落中或不同段落中列出二或更多個元件作為替代性元件時，亦隱含地揭露包括所述二或更多個元件的列表的馬庫什組(Markush group)。每當在本揭露中使用助動詞「可以(can)」來闡述元件的形成或者處理步驟的實行時，亦明確地設想存在不形成此種元件或不實行此種處理步驟的實施例，只 要所得設備或裝置可提供等效的結果即可。如此一來，每當省略元件的形成或者處理步驟能夠提供相同的結果或等效的結果時，應用於此種元件的形成或此種處理步驟的實行的助動詞「可以」亦應被解釋為「可(may)」或者被解釋為「可」或「可能無法(may not)」，所述等效的結果包括稍微優越的結果及稍微低劣的結果。熟習該技術者應理解，他們可容易地使用本揭露作為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的及/或達成與本文中所介紹的實施例相同的優點。熟習該技術者亦應認識到，此種等效構造並不背離本揭露的精神及範圍，而且他們可在不背離本揭露的精神及範圍的條件下在本文中對其作出各種改變、代替及變更。

20:對準標記結構

290:焊料材料部分

400:局部內連晶粒

488、788:凸塊結構

600:有機中介層

660:重佈線介電層

680:重佈線配線內連線

688:接合結構

688A:第一類型接合結構

688B:第二類型接合結構

700:半導體晶粒

710:晶粒貼合膜(DAF)

786:中介層穿孔(TIV)結構

791:第一水平表面

792:第二水平表面

796:模製化合物晶粒框架

800:扇出型封裝

AMR:對準標記區

Claims (10)

1. 一種包括扇出型封裝的裝置結構，其中所述扇出型封裝包括：模製化合物晶粒框架，在側向上環繞至少一個半導體晶粒；以及有機中介層，包括嵌置有重佈線配線內連線的重佈線介電層，並且位於所述模製化合物晶粒框架的第一水平表面上，其中包括局部凹陷區的對準標記區位於所述模製化合物晶粒框架的第二水平表面中的開口內，其中所述第二水平表面相對於所述第一水平表面。
2. 如請求項1所述的裝置結構，其中在沿著垂直於所述第一水平表面的方向的平面圖中，所述對準標記區與所述至少一個半導體晶粒不具有任何面積交疊。
3. 如請求項1所述的裝置結構，其中對準標記結構位於所述局部凹陷區內。
4. 如請求項3所述的裝置結構，其中所述對準標記結構包括由多個金屬性材料層構成的層堆疊，在所述多個金屬性材料層之間包括至少一個水平界面。
5. 如請求項3所述的裝置結構，其中所述對準標記結構包括介電材料部分，所述介電材料部分具有隨著距包括所述第一水平表面的水平面的豎直距離而增加的可變水平橫截面積。
6. 如請求項3所述的裝置結構，其中所述對準標記結構的側壁及底表面與所述模製化合物晶粒框架直接接觸。
7. 如請求項3所述的裝置結構，其中所述對準標記結構通過包括聚合物基質層及黏著劑層的晶粒貼合膜而與所述模製化合物晶粒框架間隔開。
8. 一種裝置結構，包括：扇出型封裝，包括模製化合物晶粒框架、在側向上由所述模製化合物晶粒框架環繞的至少一個半導體晶粒以及有機中介層，所述有機中介層包括嵌置有重佈線配線內連線的重佈線介電層並且位於所述模製化合物晶粒框架的第一水平表面上；以及封裝基底，接合至所述有機中介層的接合結構，其中包括局部凹陷區的對準標記區位於所述模製化合物晶粒框架的第二水平表面中的開口內，其中所述第二水平表面相對於所述第一水平表面。
9. 如請求項8所述的裝置結構，更包括蓋結構，所述蓋結構貼合至所述封裝基底並且包括水平帽部分，所述水平帽部分上覆且覆蓋由所述至少一個半導體晶粒及所述對準標記區構成的整體。
10. 一種形成裝置結構的方法，所述方法包括：在載體晶圓之上形成對準標記結構；使用所述對準標記結構作為用於對至少一個半導體晶粒進行定位的參考位置而將所述至少一個半導體晶粒置放於所述載體晶 圓之上；在所述至少一個半導體晶粒周圍且在所述對準標記結構之上形成模製化合物基質；在所述模製化合物基質上形成包括嵌置有重佈線配線內連線的重佈線介電層的有機中介層；以及通過對所述模製化合物基質進行分割來形成扇出型封裝，其中所述扇出型封裝包括所述至少一個半導體晶粒、所述對準標記結構、所述有機中介層以及作為所述模製化合物基質的切割部分的模製化合物晶粒框架，其中所述有機中介層位於所述模製化合物晶粒框架的第一水平表面上，所述對準標記結構位於所述模製化合物晶粒框架的第二水平表面中的開口內，且所述第二水平表面相對於所述第一水平表面。