TWI892765B - 半導體裝置 - Google Patents
半導體裝置Info
- Publication number
- TWI892765B TWI892765B TW113127602A TW113127602A TWI892765B TW I892765 B TWI892765 B TW I892765B TW 113127602 A TW113127602 A TW 113127602A TW 113127602 A TW113127602 A TW 113127602A TW I892765 B TWI892765 B TW I892765B
- Authority
- TW
- Taiwan
- Prior art keywords
- region
- terminal
- doping
- transition
- doped
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
- H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]
- H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
- H10D62/107—Buried supplementary regions, e.g. buried guard rings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/66—Vertical DMOS [VDMOS] FETs
- H10D30/665—Vertical DMOS [VDMOS] FETs having edge termination structures
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
一種半導體裝置包含基板與在基板上的磊晶層。磊晶層分為沿著第一方向排列的元件區、過渡區與邊緣終端區。磊晶層包含漂移區、過渡摻雜區與終端摻雜區。漂移區在元件區、過渡區與邊緣終端區中並具有第一導體型。過渡摻雜區在過渡區中並具有第二導體型。終端摻雜區在邊緣終端區中並接觸過渡摻雜區，終端摻雜區具有第二導體型且終端摻雜區的摻雜濃度小於過渡摻雜區的摻雜濃度，終端摻雜區的遠離過渡摻雜區的邊緣與終端摻雜區接觸過渡摻雜區的邊緣之間在第一方向上的距離大於磊晶層在第二方向的厚度，第二方向垂直第一方向。
Description
本揭露與一些實施方式是關於一種半導體裝置。
在耐高電壓元件設計中，邊緣終端區(Edge Termination)相關設計一直是該類型元件中重要課題之一。邊緣終端區一般需設計的較寬以維持高崩潰電壓。當元件所需較小電流應用時，其尺寸相對也較小，使邊緣終端區域佔比偏高，將不利於元件尺寸微縮，影響產品競爭力。因此，需研發出寬度較小的邊緣終端區。
本揭露的一些實施方式提供一種半導體裝置，包含基板與磊晶層。磊晶層在基板上，其中磊晶層分為元件區、過渡區與邊緣終端區，元件區、過渡區與邊緣終端區沿著第一方向排列，其中磊晶層包含漂移區、過渡摻雜區與第一終端摻雜區。漂移區在元件區、過渡區與邊緣終端區中，並具有第一導體型。過渡摻雜區在過渡區中，過渡摻雜區具有第二導體型，第二導體型與第一導體型不同。第一終端摻雜區在邊緣終端區中並接觸過渡摻雜區，第一終端摻雜區具有第二導體型且第一終端摻雜區的摻雜濃度小於過渡摻雜區的摻雜濃度，其中第一終端摻雜區的遠離過渡摻雜區的邊緣與第一終端摻雜區接觸過渡摻雜區的邊緣之間在第一方向上的距離大於磊晶層在第二方向的厚度，第二方向實質上垂直第一方向。
本揭露的一些實施方式提供一種半導體裝置，包含基板與磊晶層。磊晶層在基板上，其中磊晶層分為元件區、過渡區與邊緣終端區，元件區、過渡區與邊緣終端區沿著一第一方向排列，其中磊晶層包含漂移區、過渡摻雜區與複數個第一終端摻雜區。漂移區在元件區、過渡區與邊緣終端區中，並具有第一導體型。過渡摻雜區在過渡區中，過渡摻雜區具有第二導體型，第二導體型與第一導體型不同。複數個第一終端摻雜區在邊緣終端區中且在上視圖中沿著實質上垂直於第一方向的第二方向排列，第一終端摻雜區接觸過渡摻雜區，第一終端摻雜區具有第二導體型，且第一終端摻雜區的摻雜濃度小於過渡摻雜區的摻雜濃度。
第1A圖繪示本揭露的一些實施方式的半導體裝置的橫截面視圖。第1B圖繪示第1A圖的過渡摻雜區122與終端摻雜區123的上視圖。參考第1A圖與第1B圖，半導體裝置可包含基板110與磊晶層120。磊晶層120在基板110上。磊晶層120與基板110可由半導體材料製成，例如矽或碳化矽。磊晶層120分為元件區AR、過渡區TR與邊緣終端區ER，在橫截面(例如第1A圖)中，元件區AR、過渡區TR與邊緣終端區ER沿著方向D1排列。在一些實施方式中，實際上元件區AR、過渡區TR與邊緣終端區ER在上視圖中包圍過渡區TR，過渡區TR包圍元件區AR，而第1A圖與第1B圖僅分別繪示半導體裝置的邊緣部分的橫截面視圖與上視圖，因此第1A圖繪示元件區AR、過渡區TR與邊緣終端區ER沿著方向D1排列。元件區AR用以容置電晶體陣列。邊緣終端區ER用以提升半導體裝置的崩潰電壓。過渡區TR則為連接元件區AR與邊緣終端區ER的區域。
磊晶層120包含漂移區121、過渡摻雜區122與終端摻雜區123。漂移區121在元件區AR、過渡區TR與邊緣終端區ER中。漂移區121接觸基板110，且漂移區121與基板110具有第一導體型。在一些實施方式中，第一導體型可為N型。漂移區121為輕摻雜區，且基板110為重摻雜區。亦即，基板110的摻雜濃度大於漂移區121的摻雜濃度。
過渡摻雜區122在過渡區TR中，且過渡摻雜區122的底部接觸漂移區121。過渡摻雜區122的頂部延伸至磊晶層120的頂表面。過渡摻雜區122具有第二導體型，第二導體型與第一導體型不同，且過渡摻雜區122為重摻雜區。在一些實施方式中，第二導體型為P型。
終端摻雜區123在邊緣終端區ER中並接觸過渡摻雜區122，且終端摻雜區123的底部接觸漂移區121。終端摻雜區123的頂部延伸至磊晶層120的頂表面。終端摻雜區123具有第二導體型。在一些實施方式中，第二導體型為P型。終端摻雜區123為輕摻雜區。亦即，終端摻雜區123的摻雜濃度小於過渡摻雜區122的摻雜濃度。在一些實施方式中，過渡摻雜區122的摻雜濃度為終端摻雜區123的摻雜濃度的數倍到數千倍。
磊晶層120可以藉由在基板110上磊晶成長而形成，且磊晶層120可先具有第一導體型並包含第一導體型的離子。接著，再對磊晶層120執行植入第二導體型的離子植入製程，以在磊晶層120中形成過渡摻雜區122與終端摻雜區123。磊晶層120的剩餘的部分則為漂移區121。在一些實施方式中，第一導體型的離子可包含氮、磷與砷。第二導體型的離子可包含硼、鋁與鎵。
本揭露的終端摻雜區123的設計可用於縮短邊緣終端區ER的寬度。具體而言，本揭露的終端摻雜區123為寬度較寬的摻雜區。由於終端摻雜區123與漂移區121皆為輕摻雜區，因此終端摻雜區123與漂移區121之間可達成較好的電荷平衡，使得終端摻雜區123與漂移區121之間可形成較大的空乏區以提高耐壓能力。如此一來，可在較小的面積下提供足夠的耐壓能力而縮短邊緣終端區ER的寬度，進一步縮小半導體裝置的尺寸。在一些實施方式中，終端摻雜區123的遠離過渡摻雜區122的邊緣123E與終端摻雜區123接觸過渡摻雜區122的邊緣122E在方向D1上之間的距離S1大於磊晶層120在方向D2上的厚度T1。方向D2實質上垂直於方向D1。當終端摻雜區123的邊緣123E與邊緣122E之間的距離S1在上述範圍時，終端摻雜區123與漂移區121之間的空乏區可足夠大到提供足夠的耐壓能力。舉例而言，空乏區可延伸到磊晶層120的表面以降低磊晶層120的表面電場。如此一來，便可提升半導體裝置的可靠度。
本揭露的過渡摻雜區122與終端摻雜區123可在本揭露的保護範圍內變更設計。舉例而言，過渡摻雜區122可部分重疊於終端摻雜區123，且終端摻雜區123的深度可大於過渡摻雜區122的深度，如第1A圖所示。然而，過渡摻雜區122與終端摻雜區123的重疊區域的大小並無限制。此外，在另一些實施方式中，終端摻雜區123的深度也可小於過渡摻雜區122的深度。
磊晶層120更包含井區124、源極區125與體接觸(body contact)區126。井區124、源極區125與體接觸區126在元件區AR。元件區AR中的一些摻雜區接觸過渡區TR的過渡摻雜區122。舉例而言，過渡摻雜區122接觸一些井區124與源極區125。源極區125具有第一導體型，井區124與體接觸區126具有第二導體型。在一些實施方式中，第一導體型為N型，且第二導體型為P型。井區124為輕或中度摻雜區，源極區125與體接觸區126為重摻雜區。亦即，體接觸區126與過渡摻雜區122的摻雜濃度大於井區124與終端摻雜區123的摻雜濃度。源極區125的摻雜濃度大於漂移區121的摻雜濃度。
半導體裝置更包含閘極結構130、絕緣層140、源極電極150與汲極電極160。閘極結構130在磊晶層120的元件區AR上。閘極結構130包含閘極介電層132與閘極134。閘極介電層132接觸磊晶層120，且閘極134在閘極介電層132上。絕緣層140覆蓋並接觸閘極結構130與磊晶層120的邊緣終端區ER中的終端摻雜區123。源極電極150覆蓋磊晶層120的元件區AR與過渡區TR，且電性連接並接觸過渡摻雜區122、源極區125與體接觸區126。源極電極150與閘極結構130藉由絕緣層140電性隔離。汲極電極160在基板110與磊晶層120的元件區AR、過渡區TR、邊緣終端區ER下。在一些實施方式中，閘極介電層132與絕緣層140由介電材料製成，例如氧化矽或氮化矽。閘極134由導體製成，例如多晶矽或金屬。源極電極150與汲極電極160由導體製成，例如金屬。在一些實施方式中，基板110、在磊晶層120的元件區AR中的漂移區121、井區124、源極區125、體接觸區126、閘極結構130、源極電極150與汲極電極160可形成一個電晶體M。雖然第1A圖僅繪示一個電晶體M，然而實際上元件區AR中可包含由多個電晶體M組成的陣列。
第2A圖繪示本揭露的另一些實施方式的半導體裝置的橫截面視圖。第2B圖繪示第2A圖的過渡摻雜區122、終端摻雜區123與終端摻雜區127的上視圖。參考第2A圖與第2B圖，磊晶層120更包含至少一終端摻雜區127。終端摻雜區127在邊緣終端區ER中重疊於終端摻雜區123。終端摻雜區123的頂部延伸至磊晶層120的頂表面。終端摻雜區127具有第二導體型。在一些實施方式中，第二導體型為P型。終端摻雜區127為重摻雜區。亦即，終端摻雜區127的摻雜濃度大於或等於終端摻雜區123的摻雜濃度。在一些實施方式中，終端摻雜區127的摻雜濃度為終端摻雜區123的摻雜濃度的數倍到數千倍。可以藉由對磊晶層120執行植入第二導體型的離子的離子植入製程來形成終端摻雜區127。在一些實施方式中，第二導體型的離子可包含硼、鋁與鎵。
當終端摻雜區127數量為1時(例如終端摻雜區127僅包含第2A圖中最遠離過渡摻雜區122之一者時)，終端摻雜區127與過渡摻雜區122之間在方向D1上彼此分隔。終端摻雜區123的遠離過渡摻雜區122的邊緣123E與終端摻雜區127中最遠離過渡摻雜區122的邊緣127E之間的在方向D1上的距離S2大於磊晶層120在方向D2上的厚度T1。當終端摻雜區127數量為複數時(例如第2A圖所繪示的3個)，終端摻雜區127沿著方向D1排列，且相鄰的終端摻雜區127在方向D1上彼此分隔。終端摻雜區123的遠離過渡摻雜區122的邊緣123E與終端摻雜區127中最遠離過渡摻雜區122的邊緣127E之間在方向D1上的距離S2大於磊晶層120的在方向D2上的厚度T1。當終端摻雜區123的邊緣123E與終端摻雜區127的邊緣127E之間的距離S2在上述範圍時，終端摻雜區123與漂移區121之間的空乏區可足夠大到提供足夠的耐壓能力。舉例而言，空乏區可延伸到磊晶層120的表面以降低磊晶層120的表面電場。如此一來，便可提升半導體裝置的可靠度。終端摻雜區127的存在也可幫助邊緣空乏區再進一步的延伸，提升耐壓能力並使邊緣更加穩定。
本揭露的過渡摻雜區122、終端摻雜區123與終端摻雜區127可在本揭露的保護範圍內變更設計。舉例而言，終端摻雜區127的深度可小於終端摻雜區123的深度。亦即終端摻雜區127的底部可接觸終端摻雜區123，如第2A圖所示。然而，在另一些實施方式終，終端摻雜區127的深度可大於終端摻雜區123的深度。亦即，終端摻雜區127的底部可接觸漂移區121。第2A圖與第2B圖的半導體裝置的其他相關細節可與第1A圖與第1B圖的半導體裝置類似，因此在此不再贅述。
第3圖繪示本揭露的另一些實施方式的半導體裝置的橫截面視圖。第4A圖繪示第3圖的一些實施方式中的過渡摻雜區122、終端摻雜區123、終端摻雜區127與終端摻雜區128的上視圖。第4B圖繪示第3圖的另一些實施方式中的過渡摻雜區122、終端摻雜區123、終端摻雜區127與終端摻雜區128的上視圖。參考第3圖、第4A圖與第4B圖，磊晶層120更包含至少一終端摻雜區128。終端摻雜區128在邊緣終端區ER，且終端摻雜區128在終端摻雜區123的遠離過渡摻雜區122的一側。換句話說，過渡摻雜區122、終端摻雜區123與終端摻雜區128沿著方向D1排列，且終端摻雜區123在過渡摻雜區122與終端摻雜區128之間。終端摻雜區128的頂部延伸至磊晶層120的頂表面。終端摻雜區128具有第二導體型。在一些實施方式中，第二導體型為P型。終端摻雜區128為輕摻雜區。亦即，終端摻雜區128的摻雜濃度小於過渡摻雜區122的摻雜濃度。在一些實施方式中，過渡摻雜區122的摻雜濃度為終端摻雜區128的摻雜濃度的數倍到數千倍。在一些實施方式中，終端摻雜區128的摻雜濃度與終端摻雜區123的摻雜濃度實質相同。可以藉由對磊晶層120執行植入第二導體型的離子的離子植入製程來形成終端摻雜區128。在一些實施方式中，第二導體型的離子可包含硼、鋁與鎵。
終端摻雜區128與終端摻雜區123之間在方向D1上彼此分隔。亦即，過渡摻雜區122、終端摻雜區123與終端摻雜區128沿著方向D1排列，且在方向D1上，終端摻雜區123與終端摻雜區128之間夾著具有不同於終端摻雜區123與終端摻雜區128的導體型的半導體材料。舉例而言，在方向D1上，第二導體型的終端摻雜區123與終端摻雜區128之間夾著第一導體型的漂移區121。在方向D1上，終端摻雜區128的寬度可小於終端摻雜區123的寬度。舉例而言，終端摻雜區128的寬度可小於第1A圖的距離S1與第2A圖的距離S2。終端摻雜區128可幫助邊緣空乏區再進一步的延伸，並增加容許摻雜濃度範圍(在此摻雜濃度範圍內耐壓皆可達到一定以上水準)。
當終端摻雜區128的數量為複數個時，終端摻雜區128沿著方向D1排列，相鄰的終端摻雜區128在方向D1上彼此分隔。亦即，在方向D1上，相鄰的終端摻雜區128之間夾著具有不同於終端摻雜區128的導體型的半導體材料。舉例而言，在方向D1上，相鄰的第二導體型的終端摻雜區128之間夾著第一導體型的漂移區121。
本揭露的過渡摻雜區122、終端摻雜區123、終端摻雜區127與終端摻雜區128可在本揭露的保護範圍內變更設計。舉例而言，終端摻雜區128的深度可大於過渡摻雜區122與終端摻雜區127的深度，並與終端摻雜區123的深度相同。終端摻雜區128的寬度可隨著越遠離過渡摻雜區122而越小，如第3圖所示。然而，本揭露並不以此為限。本揭露亦無特別限制相鄰的終端摻雜區128之間的距離與終端摻雜區123與終端摻雜區128的形狀。在一些實施方式中，終端摻雜區123與終端摻雜區128不侷限於直條狀分布，可能為任意形狀，例如圓形、方形、三角形、六角形、不規則形狀等。
此外，終端摻雜區123與終端摻雜區128各自還可沿著垂直於方向D1與方向D2的方向D3排列。舉例而言，半導體裝置可包含複數個終端摻雜區123，且終端摻雜區123同時重疊於終端摻雜區127。終端摻雜區123包含沿著方向D3排列的第一區123A與第二區123B，且第一區123A與第二區123B在方向D3上彼此分隔。亦即，在方向D3上，第一區123A與第二區123B之間夾著具有不同於終端摻雜區123的導體型的半導體材料。舉例而言，在方向D3上，第二導體型的第一區123A與第二區123B之間夾著第一導體型的漂移區121。終端摻雜區128可包沿著方向D3排列的第三區128A與第四區128B，終端摻雜區128的第三區128A與第四區128B在方向D3上彼此分隔。第三區128A在方向D1上與終端摻雜區123的第一區123A相鄰，第四區128B在方向D1上與終端摻雜區123的第二區123B相鄰。亦即，在方向D3上，第三區128A與第四區128B之間夾著具有不同於終端摻雜區128的導體型的半導體材料。舉例而言，在方向D3上，相鄰的第二導體型的終端摻雜區128之間夾著第一導體型的漂移區121。第3圖、第4A圖與第4B圖的半導體裝置的其他相關細節可與第2A圖與第2B圖的半導體裝置類似，因此在此不再贅述。
綜上所述，本揭露的邊緣終端區ER包含漂移區121與寬度較寬的終端摻雜區123。終端摻雜區123與漂移區121的導體型不同且同為輕摻雜區，因此可達成較好的電荷平衡。如此一來，可在保有相同程度耐壓情況下減少邊緣終端區尺寸，並同時降低表面電場以增加裝置可靠度能力。
110：基板
120：磊晶層
121：漂移區
122：過渡摻雜區
122E、123E、127E：邊緣
123、127、128：終端摻雜區
123A：第一區
123B：第二區
124：井區
125：源極區
126：體接觸區
128A：第三區
128B：第四區
130：閘極結構
132：閘極介電層
134：閘極
140：絕緣層
150：源極電極
160：汲極電極
AR：元件區
D1、D2、D3：方向
ER：邊緣終端區
M：電晶體
S1、S2：距離
TR：過渡區
T1：厚度
第1A圖繪示本揭露的一些實施方式的半導體裝置的橫截面視圖。
第1B圖繪示第1A圖的過渡摻雜區與終端摻雜區的上視圖。
第2A圖繪示本揭露的另一些實施方式的半導體裝置的橫截面視圖。
第2B圖繪示第2A圖的過渡摻雜區與終端摻雜區的上視圖。
第3圖繪示本揭露的另一些實施方式的半導體裝置的橫截面視圖。
第4A圖繪示第3圖的一些實施方式中的過渡摻雜區與終端摻雜區的上視圖。
第4B圖繪示第3圖的另一些實施方式中的過渡摻雜區與終端摻雜區的上視圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記)
無
國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記)
無
110:基板
120:磊晶層
121:漂移區
122:過渡摻雜區
122E、123E:邊緣
123:終端摻雜區
124:井區
125:源極區
126:體接觸區
130:閘極結構
132:閘極介電層
134:閘極
140:絕緣層
150:源極電極
160:汲極電極
AR:元件區
D1、D2:方向
ER:邊緣終端區
M:電晶體
S1:距離
TR:過渡區
T1:厚度
Claims (8)
- 一種半導體裝置，包含：一基板；以及一磊晶層，在該基板上，其中該磊晶層分為一元件區、一過渡區與一邊緣終端區，該元件區、該過渡區與該邊緣終端區沿著一第一方向排列，其中該磊晶層包含：一漂移區，在該元件區、該過渡區與該邊緣終端區中，並具有一第一導體型；一過渡摻雜區，在該過渡區中，該過渡摻雜區具有一第二導體型，該第二導體型與該第一導體型不同；一第一終端摻雜區，在該邊緣終端區中並接觸該過渡摻雜區，該第一終端摻雜區具有該第二導體型且該第一終端摻雜區的摻雜濃度小於該過渡摻雜區的摻雜濃度，其中該第一終端摻雜區的遠離該過渡摻雜區的一邊緣與該第一終端摻雜區接觸該過渡摻雜區的一邊緣之間在該第一方向上的一距離大於該磊晶層在一第二方向的一厚度，該第二方向實質上垂直該第一方向；以及至少一第二終端摻雜區，在該邊緣終端區中並重疊於該第一終端摻雜區，該至少一第二終端摻雜區的摻雜濃度大於該第一終端摻雜區的摻雜濃度，且該至少一第二終端摻雜區與該過渡摻雜區在該第一方向上彼此分隔，其中該第一終端摻雜區的遠離該過渡摻雜區的該邊緣與該至少一第二終端摻雜區中最遠離該過渡摻雜區的一邊緣之間在該第一方向上的一距離大於該磊晶層在該第二方向的該厚度。
- 如請求項1所述之半導體裝置，其中該至少一第二終端摻雜區為複數個第二終端摻雜區，該些第二終端摻雜區沿著該第一方向排列，且相鄰的該些第二終端摻雜區彼此分隔。
- 如請求項1所述之半導體裝置，其中該至少一第二終端摻雜區具有該第二導體型。
- 如請求項1所述之半導體裝置，其中該至少一第二終端摻雜區的一深度小於該第一終端摻雜區的一深度。
- 如請求項1所述之半導體裝置，其中該磊晶層更包含：至少一第三終端摻雜區，在該邊緣終端區，該第一終端摻雜區位於該過渡摻雜區與該至少一第三終端摻雜區之間，且該至少一第三終端摻雜區與該第一終端摻雜區在該第一方向上彼此分隔。
- 如請求項5所述之半導體裝置，其中該至少一第三終端摻雜區為複數個第三終端摻雜區，該些第三終端摻雜區沿著該第一方向排列，相鄰的該些第三終端摻雜區彼此分隔。
- 一種半導體裝置，包含：一基板；以及一磊晶層，在該基板上，其中該磊晶層分為一元件區、過渡區與一邊緣終端區，該元件區、該過渡區與該邊緣終端區沿著一第一方向排列，其中該磊晶層包含：一漂移區，在該元件區、該過渡區與該邊緣終端區中，並具有一第一導體型；一過渡摻雜區，在該過渡區中，該過渡摻雜區具有一第二導體型，該第二導體型與該第一導體型不同；複數個第一終端摻雜區，在該邊緣終端區中且在一上視圖中沿著實質上垂直於該第一方向的一第二方向排列，該些第一終端摻雜區接觸該過渡摻雜區該些第一終端摻雜區具有該第二導體型，且該些第一終端摻雜區的摻雜濃度小於該過渡摻雜區的摻雜濃度；以及至少一第二終端摻雜區，在該邊緣終端區中並重疊於該些第一終端摻雜區，該至少一第二終端摻雜區的摻雜濃度大於該第一終端摻雜區的摻雜濃度，且該至少一第二終端摻雜區與該過渡摻雜區在該第一方向上彼此分隔，其中該第一終端摻雜區的遠離該過渡摻雜區的該邊緣與該至少一第二終端摻雜區中最遠離該過渡摻雜區的一邊緣之間在該第一方向上的一距離大於該磊晶層在該第二方向的一厚度。
- 如請求項7所述之半導體裝置，其中該磊晶層更包含：複數個第三終端摻雜區，該些第一終端摻雜區位於該過渡摻雜區與該些第三終端摻雜區之間，相鄰的該些第三終端摻雜區彼此分隔。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW113127602A TWI892765B (zh) | 2024-07-23 | 2024-07-23 | 半導體裝置 |
| US18/898,637 US20260032972A1 (en) | 2024-07-23 | 2024-09-26 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW113127602A TWI892765B (zh) | 2024-07-23 | 2024-07-23 | 半導體裝置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI892765B true TWI892765B (zh) | 2025-08-01 |
| TW202606480A TW202606480A (zh) | 2026-02-01 |
Family
ID=97524073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW113127602A TWI892765B (zh) | 2024-07-23 | 2024-07-23 | 半導體裝置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20260032972A1 (zh) |
| TW (1) | TWI892765B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20180033884A1 (en) * | 2015-06-30 | 2018-02-01 | Infineon Technologies Austria Ag | Semiconductor Device Having a Non-Depletable Doping Region |
| CN115763528A (zh) * | 2022-11-25 | 2023-03-07 | 北京世纪金光半导体有限公司 | 功率器件的终端结构及功率器件 |
-
2024
- 2024-07-23 TW TW113127602A patent/TWI892765B/zh active
- 2024-09-26 US US18/898,637 patent/US20260032972A1/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20180033884A1 (en) * | 2015-06-30 | 2018-02-01 | Infineon Technologies Austria Ag | Semiconductor Device Having a Non-Depletable Doping Region |
| CN115763528A (zh) * | 2022-11-25 | 2023-03-07 | 北京世纪金光半导体有限公司 | 功率器件的终端结构及功率器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20260032972A1 (en) | 2026-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9852993B2 (en) | Lateral high voltage integrated devices having trench insulation field plates and metal field plates | |
| US9331145B2 (en) | Lateral double diffused MOS transistors and methods of fabricating the same | |
| US7663186B2 (en) | Semiconductor device | |
| US9252239B2 (en) | Semiconductor power devices manufactured with self-aligned processes and more reliable electrical contacts | |
| US7898026B2 (en) | LDMOS with double LDD and trenched drain | |
| US9799764B2 (en) | Lateral power integrated devices having low on-resistance | |
| US20110291186A1 (en) | Semiconductor power devices manufactured with self-aligned processes and more reliable electrical contacts | |
| KR100669597B1 (ko) | 균일한 채널 농도 분포를 갖는 수평형 디모스 트랜지스터 | |
| JPWO2023127255A5 (zh) | ||
| US8748261B2 (en) | Method of manufacturing semiconductor device, and semiconductor device | |
| KR20230082182A (ko) | 고전압 반도체 소자 및 제조방법 | |
| US11239358B2 (en) | Semiconductor structure with isolation structures in doped region and fabrication method thereof | |
| US20080191272A1 (en) | Semiconductor device | |
| US12382686B2 (en) | High-voltage semiconductor device and method of forming the same | |
| JP2008505487A (ja) | ショットキー素子及びその形成方法 | |
| TWI892765B (zh) | 半導體裝置 | |
| US11715796B2 (en) | High frequency transistor | |
| US20190245033A1 (en) | Power semiconductor device | |
| US10622440B2 (en) | High voltage metal oxide semiconductor device and manufacturing method thereof | |
| JP2004281524A (ja) | 半導体装置 | |
| CN121419290A (zh) | 半导体装置 | |
| US20250081505A1 (en) | Semiconductor device and fabrication method thereof | |
| US20250275178A1 (en) | Semiconductor device | |
| CN114765222B (zh) | 高压元件及其制造方法 | |
| TWI812318B (zh) | 電晶體結構 |