TWI891742B - 半導體元件及半導體元件製造方法 - Google Patents
半導體元件及半導體元件製造方法Info
- Publication number
- TWI891742B TWI891742B TW110108441A TW110108441A TWI891742B TW I891742 B TWI891742 B TW I891742B TW 110108441 A TW110108441 A TW 110108441A TW 110108441 A TW110108441 A TW 110108441A TW I891742 B TWI891742 B TW I891742B
- Authority
- TW
- Taiwan
- Prior art keywords
- semiconductor device
- wire
- junction
- semiconductor chip
- joint
- Prior art date
Links
Classifications
-
- H10W72/50—
-
- H10W72/071—
-
- H10W70/60—
-
- H10W72/075—
-
- H10W72/01551—
-
- H10W72/07141—
-
- H10W72/07511—
-
- H10W72/07521—
-
- H10W72/07533—
-
- H10W72/07552—
-
- H10W72/07553—
-
- H10W72/521—
-
- H10W72/531—
-
- H10W72/536—
-
- H10W72/5366—
-
- H10W72/5434—
-
- H10W72/5522—
-
- H10W74/00—
-
- H10W90/754—
Landscapes
- Wire Bonding (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
Abstract
本發明之半導體元件具備:搭載基板,其具有第1面;半導體晶片,其搭載於上述第1面,且具有與上述第1面之相反側相對之第2面;及導線,其自上述第1面上之第1接合點向上述第2面上之第2接合點延伸,將上述第1接合點與上述第2接合點相連,而將上述搭載基板與上述半導體晶片電性連接;且,上述導線包含自上述第1接合點向上述第2接合點依序排列之第1部分、第1彎曲部、第2部分、第2彎曲部及第3部分,上述第1部分自沿上述第1面及上述第2面之第1方向觀察,位於較上述第2面更靠向上述第1面側;上述第1彎曲部自上述第1方向觀察,位於較上述第2面更靠向上述第1面側,且以將上述第2部分向上述第2面側引導之方式彎曲;上述第2部分自上述第1方向觀察,於上述第1面之相反側越過上述第2面而延伸。
Description
本揭示係關於一種半導體元件及半導體元件製造方法。
專利文獻1記載有一種半導體裝置。該半導體裝置中,將安裝於引線框架之半導體晶片之焊墊(第1結合點)、與引線框架之引線(第2結合點)藉由導線連接。連接於第1結合點與第2結合點之導線環形狀因第1結合點側之頸部高度部、第2結合點側之傾斜部、及頸部高度部與傾斜部之間之梯形部長度部分(環頂上部分),而於側面觀察時為梯形狀。梯形部長度部分形成為有向下方凹陷傾向之形狀。
[先前技術文獻]
[專利文獻]
專利文獻1:日本專利特許第3189115號
[發明所欲解決之問題]
上述專利文獻1記載之半導體裝置,藉由相對於導線之環頂上部分形成有凹陷傾向之形狀,而謀求形成相對於來自外部之加壓形狀保持力較高之環。
另一方面,如上述之半導體裝置,有利用樹脂密封之要求。該情形時,於導線與引線框架之間亦配置密封樹脂(導線夾帶密封樹脂)。因此,以熱循環導致之密封樹脂之膨脹及收縮引起之應力附加於導線。導線與引線框架之間之樹脂量越多,與熱循環對應而附加於導線之應力越大,因而有損傷導線且降低可靠性之虞。
本揭示之目的在於提供一種可抑制可靠性降低之半導體元件及半導體元件製造方法。
[解決問題之技術手段]
本揭示之半導體元件具備:搭載基板,其具有第1面;半導體晶片,其搭載於第1面,且具有與第1面之相反側相對之第2面;及導線,其自第1面上之第1接合點向第2面上之第2接合點延伸,將第1接合點與第2接合點相連,而將搭載基板與半導體晶片電性連接;且,導線包含自第1接合點向第2接合點依序排列之第1部分、第1彎曲部、第2部分、第2彎曲部及第3部分,第1部分自沿第1面及第2面之第1方向觀察,位於較第2面更靠向第1面側;第1彎曲部自第1方向觀察,位於較第2面更靠向第1面側,且以將第2部分向第2面側引導之方式彎曲;第2部分自第1方向觀察,於第1面之相反側越過第2面而延伸;第2彎曲部以將第3部分向第2面側引導之方式彎曲;第3部分自第1方向觀察,於第1面之相反側自越過第2面之位置向第2面延伸,且接合於第2接合點。
該半導體元件中,設置有用以將搭載基板與搭載於搭載基板之半導體晶片電性連接之導線。導線將搭載基板之搭載半導體晶片之第1面上之第1接合點、與半導體晶片之第2面上之第2接合點相連。導線包含自第1接合點向第2接合點(自搭載基板向半導體晶片)依序排列之第1部分、第1彎曲部、第2部分、第2彎曲部及第3部分。第1部分為導線中自第1接合點延伸之部分,位於較第2面更靠向第1面側(例如較第2面更靠下方)。又,第3部分為導線中接合於第2接合點之部分,位於第1面之相反側越過第2面之位置(例如較第2面更靠向上方)。第2部分為第1部分與第3部分之間之部分,自第1面側之位置越過第2面而延伸。
根據如此之構造,將該半導體元件樹脂密封之情形,於導線與搭載基板之間配置密封樹脂。與此相對,對於該導線,第1部分與第2部分之間之第1彎曲部較第2面位於更靠向第1面側,且以將第2部分向第2面側引導之方式彎曲。即,相較於無第1彎曲部之情形,導線於到達第1彎曲部之間(即,使第1部分)沿第1面側延伸,且於到達第1彎曲部後(即,使第2部分)以越過第2面之方式延伸。即,相較於無第1彎曲部之情形,導線以與藉由搭載基板與半導體晶片形成之角部相仿之方式延伸。其結果,將該半導體元件樹脂密封時導線夾帶之樹脂量減少。因此,根據該半導體元件,可減少與熱循環對應附加於導線之應力,抑制可靠性之降低。
另,該半導體元件中,導線於第2部分與第3部分之間之第2彎曲部中越過第2面之位置彎曲,第3部分被引導至第2面側。且,第3部分自越過第2面之位置向第2面延伸,並接合於第2接合點。因此,相較於無第2彎曲部及第3部分,且第2部分自第1面側延伸而直接接合於第2接合點之情形,可避免導線接觸於半導體晶片之角部。因此,可進一步抑制可靠性之降低。
於本揭示之半導體元件中,第1彎曲部可位於較導線之延伸方向之中心更靠向第1接合點側。該情形,第1彎曲部形成於距半導體晶片較遠之位置。其結果,形成第1彎曲部時,可抑制保持導線之保持具(焊針)接觸於半導體晶片。
本揭示之半導體元件中,第1彎曲部可位於較導線之延伸方向之中心更靠向第2接合點側。該情形,第1彎曲部形成於距半導體晶片較近之位置。其結果,可相對較長地確保導線沿第1面側延伸之部分(第1部分),從而進一步減少導線夾帶之樹脂量。即,可確實地減少施加於導線之應力,進而可確實地抑制可靠性之降低。
本揭示之半導體元件中,導線可包含以將第1彎曲部與第2部分相連之方式延伸之第4部分。該情形,可藉由至少第2部分與第4部分之2個部分確保半導體晶片距第1面之高度量,故不需要易產生應力之集中之急遽彎曲。因此,可進一步確實地抑制可靠性之降低。
本揭示之半導體元件中,導線自與第2面交叉之第2方向觀察,可相對於半導體晶片之外緣傾斜延伸。該情形,相較於導線垂直於半導體晶片之外緣之情形,容易較長地確保導線之長度(第1接合點與第2接合點之距離)。其結果,容易實現包含複數之部分及複數之彎曲部之導線之上述構造。
本揭示之半導體元件製造方法係用以製造上述半導體元件者,且具備:第1步驟,其準備搭載基板、搭載於搭載基板之第1面之半導體晶片、及至少用於導線之母材;第2步驟,其於第1步驟後,使保持母材之焊針移動至第1接合點,將自焊針突出之母材之前端接合於第1接合點;第3步驟,其於第2步驟後,一面自焊針導出母材一面使焊針移動,至少形成依序排列之第1部分、第1彎曲部、第2部分、第2彎曲部及第3部分;及第4步驟,其於第3步驟後,使焊針移動至第2接合點,將母材接合於第2接合點,藉此構成自第1接合點延伸至第2接合點之導線。
根據該製造方法,製造上述半導體元件。即,獲得可抑制可靠性降低之半導體元件。
本揭示之半導體元件製造方法亦可具備:第5步驟,其於第1步驟後且第2步驟前,使焊針移動至第2接合點,將自焊針突出之母材之前端接合於第2接合點後切斷該前端,藉此於第2接合點形成結合部;且於第4步驟中,經由結合部將母材接合於第2接合點。該情形,於形成導線之各部後將自焊針突出之母材之前端接合於第2接合點時,由於介存有已形成於第2接合點之結合部,故對於半導體晶片側之衝擊減少。尤其,此處使用用以形成導線之各部分之焊針及母材而形成該結合部,故可謀求步驟之簡化。
[發明之效果]
根據本揭示,可提供可抑制可靠性降低之半導體元件及半導體元件製造方法。
以下,對一實施形態,一面參照圖式一面進行詳細說明。另,各圖中對相互同一或相當之要件附加同一符號,有省略重複說明之情形。
圖1係顯示實施形態之半導體元件之圖。圖1(a)係模式性俯視圖,圖1(b)係沿圖1(a)之Ib-Ib線之模式性剖視圖。圖2係顯示圖1所示之半導體元件之一例之照片。如圖1、2所示,半導體元件1具備搭載基板10、半導體晶片20、導線30及樹脂部M。另,圖1(a)中省略樹脂部M之圖式。
搭載基板10包含表面(第1面)10s、表面10s之相反側之背面10r。表面10s形成有平板狀之複數之電極13。複數之電極13各者,作為一例,為沿後述之半導體晶片20之外緣20e之方向之長條狀。複數之電極13沿外緣20e排列。
半導體晶片20搭載於表面10s。半導體晶片20可直接配置於表面10s,亦可介隔其他構件配置於表面10s上。半導體晶片20包含表面(第2面)20s、表面20s之相反側之背面20r。表面20s及背面20r,作為該等之間之距離,規定半導體晶片20距表面10s之高度T。背面20r為與搭載基板10之表面10s側相對之面,表面20s為與搭載基板10之表面10s之相反側相對之面。此處,至少表面10s與表面20s相互平行。
半導體晶片20作為一例呈長方體狀,且具有以直線狀延伸之外緣20e。外緣20e為半導體晶片20之外緣中與電極13側(後述之結合部51側)相對之外緣。半導體晶片20為例如半導體受光元件(以Si(矽)光電二極體為一例)。
於搭載基板10之表面10s上,形成有結合部51,於半導體晶片20之表面20s上形成有結合部52。結合部51形成於電極13上。結合部52於露出於半導體晶片20之表面20s側之電極21上形成,且電性連接於半導體晶片20。如後所述,此處,結合部51、52藉由與導線30同一之材料而與導線30一體形成。因此,導線30於搭載基板10側經由結合部51接合於電極13,且於半導體晶片20側經由結合部52接合於電極21。即,電極13為導線30之第1接合點,電極21為導線30之第2接合點。半導體晶片20之外緣20e與電極13之外緣20e側之緣部乃規定半導體晶片20與電極13之間之距離D。
另,以下,有時將與自電極13朝向電極21之方向(導線30之延伸方向)交叉(正交)、且沿著表面10s、20s之方向稱為第1方向,將與表面10s、20s交叉(正交)之方向稱為第2方向。第1方向作為一例為水平方向,第2方向作為一例為鉛直方向。
又,搭載基板10之表面10s中設置電極13之區域、與表面10s中設置半導體晶片20之區域之間,未設置如減小凹部或孔部等之搭載基板10之厚度(表面10s與背面10r之間之距離)般之構成。因此,於表面10s中設置電極13之區域、表面10s中設置半導體晶片20之區域與該等之間之區域,搭載基板10之厚度為一定。但,亦可於表面10s中設置電極13之區域、與表面10s中設置半導體晶片20之區域之間的區域,使搭載基板10之厚度較其他區域更厚。
另,此處,於表面10s中設置電極13之區域、與表面10s中設置半導體晶片20之區域之間,於表面10s上形成有例如抗蝕劑等之絕緣構件60。絕緣構件60自第1方向觀察介存於表面10s與導線30之間,且自第2方向觀察介存於半導體晶片20與電極13之間。
導線30自電極13向電極21延伸,將電極13與電極21相連,而將搭載基板10與半導體晶片20電性連接。導線30如上述,接合於電極13上之結合部51及電極21上之結合部52各者而一體化。導線30例如包含稱為金之金屬。導線30包含自電極13向電極21依序排列之第1部分31、第1彎曲部41、第2部分32、第2彎曲部42及第3部分33。
此處,第1部分31與第2部分32經由第1彎曲部41相互連接,第2部分32與第3部分33經由第2彎曲部42相互連接。即,此處,導線30包含第1部分31、第1彎曲部41、第2部分32、第2彎曲部42及第3部分33。導線30於第1部分31中接合於結合部51(經由結合部51接合於電極13),且,於第3部分33接合於結合部52(經由結合部52接合於電極21)。
第1部分31包含經由結合部51接合於電極13之基端部31a、連接於第2部分32之前端部31c、及連接基端部31a與前端部31c之彎曲部31b。此處,基端部31a自電極13向表面10s之相反側(此處為上側)延伸而到達彎曲部31b。彎曲部31b以於表面10s之相反側凸起之方式彎曲。前端部31c隨著自彎曲部31b分離而傾斜延伸以靠近表面10s,到達第2部分32。以上之第1部分31,作為整體較表面20s位於更靠向表面10s側(此處較表面20s位於靠下側)。即,第1部分31收納於較表面20s更靠向表面10s側。
第1彎曲部41自第1方向觀察位於較表面20s更靠向表面10s側,且介存於第1部分31與第2部分32之間,連接於第1部分31與第2部分32。第1彎曲部41以於表面10s側凸起之方式彎曲。藉此,第1彎曲部41將自第1方向觀察時之導線30之傾斜,自隨著朝向第1部分31之前端部31c之電極21而靠近表面10s之傾斜,轉換為隨著朝向後述之第2部分32之電極21而自表面10s分離之傾斜。換言之,第1彎曲部41以將第2部分32引導於表面20s側之方式彎曲。第1彎曲部41位於較導線30之延伸方向之導線30之中心更靠向電極13側。
第2部分32自第1方向觀察,第1彎曲部41側之一部分位於較表面20s更靠向表面10s側(此處位於較表面20s更靠下方),且電極21側之剩餘部分於表面10s之相反側自表面20s突出(此處位於較表面20s更靠向上方)。即,第2部分32自第1彎曲部41向表面10s之相反側越過表面20s延伸。如上述,導線30藉由將第2部分32引導於第1彎曲部41,而以隨著朝向電極21自表面10s分離之方式傾斜。
第2彎曲部42自第1方向觀察位於表面10s之相反側自表面20s突出之位置(此處位於較表面20s更靠向上方),且介存於第2部分32與第3部分33之間,連接第2部分32與第3部分33。第2彎曲部42以於表面10s、20s之相反側凸起之方式彎曲。藉此,第2彎曲部42將自第1方向觀察時之導線30之傾斜,自隨著朝向第2部分32之電極21而自表面10s分離之傾斜,轉換為隨著朝向後述之第3部分33之電極21而靠近表面20s之傾斜。換言之,第2彎曲部42以將第3部分33引導於表面20s側之方式彎曲。第2彎曲部42位於較導線30之延伸方向之導線30之中心更靠向電極21側。
第3部分33自第1方向觀察,自表面20s突出於表面10s之相反側 (此處位於較表面20s更靠向上方)。即,第3部分33自第1方向觀察,於表面10s之相反側自越過表面20s之位置向表面20s延伸,且接合於結合部52(電極21)。如上述,導線30藉由將第3部分33引導於第2彎曲部42,而隨著朝向電極21以靠近表面20s之方式傾斜。
根據上述,導線30作為整體,於第1彎曲部41中以於表面10s側凸起之方式彎曲,且於第2彎曲部42中以於表面10s、20s之相反側凸起之方式彎曲,藉此自電極13以M字狀延伸至電極21。
另,導線30自與表面10s、20s交叉之第2方向觀察(圖1(a)),相對於半導體晶片20之外緣20e傾斜延伸(相對於與外緣20e正交之線傾斜)。但,導線30自第2方向觀察,亦可相對於與半導體晶片20之外緣20e正交之線平行延伸。
樹脂部M越過半導體晶片20之頂面(表面20s)而設置於表面10s上。藉此,半導體晶片20及導線30之整體被樹脂部M密封。樹脂部M之材料例如為矽或環氧樹脂等。
接著,說明以上之半導體元件1之製造方法。圖3~5係顯示用以製造圖1所示之半導體元件之半導體元件製造方法之一步驟的模式性剖視圖。該製造方法中,如圖3(a)所示,首先,準備搭載基板10、搭載於搭載基板10之表面10s之半導體晶片20、及至少用於導線30之母材30A(步驟S101、第1步驟)。母材30A例如藉由稱為金之金屬而以導線狀形成。母材30A保持(插通)於具備用於導線結合之裝置之焊針C。
其後,如圖3(a)~(c)所示,使焊針C移動至作為第2接合點之電極21,將自焊針C突出之母材30A之前端30Aa接合於電極21後切斷該前端30Aa,藉此於電極21形成結合部52(步驟S102、第5步驟)。更具體而言,於該步驟S102中,首先使自焊針C突出之母材30A之前端30Aa熔融而形成導線球。接著,一面賦予熱或超音波一面將導線球按壓於電極21。藉此,由導線球形成結合部52。其後,將結合部52自母材30A分離。
下一步驟中,如圖4(a)、(b)所示,使保持母材30A之焊針C移動至電極13上之位置,將自焊針C突出之母材30A之新前端30Aa接合於作為第1接合點之電極13(步驟S103、第2步驟)。更具體而言,該步驟S103中,首先,使自焊針C突出之母材30A之前端30Aa熔融而形成導線球。其後,一面賦予熱或超音波一面將導線球按壓於電極13。藉此,如圖4(c)所示,形成結合部51,進行球結合。
接著,如圖4(c)及圖5(a)~(c)所示,一面自焊針C導出母材30A,且一面賦予母材30A傾向並使焊針C移動,形成依序排列之第1部分31、第1彎曲部41、第2部分32、第2彎曲部42及第3部分33(步驟S104、第3步驟)。
其後,如圖5(c)所示,使焊針C向電極21上之位置移動,將母材30A接合於電極21,藉此構成自電極13延伸至電極21之導線30(步驟S105、第4步驟)。更具體而言,此處,藉由以焊針C之前端部之邊緣部分將母材30A按壓於結合部52,賦予熱或超音波,而將母材30A接合於結合部52後,切斷(針腳)母材30A。藉此,進行針腳結合。其後,藉由設置樹脂部M,獲得半導體元件1。
如以上說明,半導體元件設置有用以將搭載基板10與搭載於搭載基板10之半導體晶片20電性連接之導線30。導線30將搭載基板10之搭載半導體晶片20之表面10s上的電極13、與半導體晶片20之表面20s上之電極21相連。導線30包含自電極13向電極21(自搭載基板10向半導體晶片20)依序排列之第1部分31、第1彎曲部41、第2部分32、第2彎曲部42及第3部分33。
第1部分31為導線30自電極13(結合部51)延伸之部分,位於較表面20s更靠向表面10s側(例如位於較表面20s更靠下方)。又,第3部分33為導線30接合於電極21(結合部52)之部分,位於表面10s之相反側越過表面20s之位置(例如位於較表面20s更靠上方)。第2部分32為第1部分31與第3部分33之間之部分,自表面10s側之位置越過表面20s而延伸。
根據如此之構造,於導線30與搭載基板10之間配置樹脂部M之樹脂。與此相對,對於該導線30,第1部分31與第2部分32之間之第1彎曲部41位於較表面20s更靠向表面10s側,且,以將第2部分32向表面20s側引導之方式彎曲。即,相較於無第1彎曲部41之情形, 導線30於到達第1彎曲部41之間(即,使第1部分31)沿表面10s側延伸,且於到達第1彎曲部41後(即,使第2部分32)以越過表面20s之方式延伸。即,相較於無第1彎曲部41之情形,導線30以與藉由搭載基板10與半導體晶片20形成之角部相仿之方式延伸。其結果,導線30夾帶之樹脂量減少。因此,根據該半導體元件1,可減少與熱循環對應而附加於導線30之應力,抑制可靠性之降低。
另,於半導體元件1中,導線30於第2部分32與第3部分33之間之第2彎曲部42於越過表面20s之位置彎曲,第3部分33被引導於表面20s側。且,第3部分33自越過表面20s之位置向表面20s延伸,並接合於電極21(結合部52)。因此,相較於無第2彎曲部42及第3部分33,且第2部分32自表面10s側延伸而直接接合於電極21(結合部52)之情形,可避免導線30接觸半導體晶片20之角部。因此,可進而抑制可靠性之降低。
又,於半導體元件1中,第1彎曲部41位於較導線30之延伸方向之中心更靠向電極13側。因此,第1彎曲部41形成於距半導體晶片20較遠之位置。其結果,例如圖5(a)所示,於形成第1彎曲部41時,可抑制保持導線30之保持具(例如上述焊針C)接觸半導體晶片20。
再者,於半導體元件1中,導線30自與表面10s、20s交叉之第2方向觀察,相對於半導體晶片20之外緣20e傾斜延伸。因此,相較於導線30垂直於半導體晶片20之外緣20e之情形,易確保導線30之長度較長。其結果,容易實現包含複數之部分及複數之彎曲部之導線30之上述構造。
另,於半導體元件1中,於表面10s之設置有電極13之區域、與表面10s之設置有半導體晶片20之區域之間,於表面10s上形成有稱為抗蝕劑之絕緣構件60。絕緣構件60例如可用於稱為搭載基板10之圖案形成、或表面10s上之配線間之絕緣之用途,藉由介存於表面10s與導線30之間亦有助於減少導線30夾帶之樹脂量。因此,於半導體元件1中可進而確實地抑制可靠性之降低。
又,根據本實施形態之半導體元件製造方法,製造上述之半導體元件1。即,可獲得可抑制可靠性降低之半導體元件。尤其,本實施形態之半導體元件製造方法於步驟S101之後且步驟S103之前,具備:步驟S102,其使焊針C移動至電極21,將自焊針C突出之母材30A之前端30Aa接合於電極21後切斷該前端30Aa,藉此於電極21形成結合部52。此時,於步驟S105中,經由結合部52將母材30A接合於電極21。其結果,於形成導線30之各部分後將自焊針C突出之母材30A之前端接合於電極21時,由於介存既已形成於電極21之結合部52,故可減少對半導體晶片20側之衝擊。尤其,此處因使用用以形成導線30之各部分之焊針C及母材30A而形成該結合部52,故可謀求步驟之簡化。
以上之實施形態乃說明本揭示之一形態。因此,本揭示不限定於上述實施形態,可進行任意變化。作為一例,上述實施形態之半導體元件1可根據半導體晶片20與電極13之間之距離D、或半導體晶片20之高度T進行變化。其後,對上述實施形態之半導體元件1之變化例進行說明。
[第1變化例]
圖6係顯示第1變化例之半導體元件之圖。圖6(a)係模式性剖視圖,圖6(b)係放大照片。圖6所示之例相較於圖1,電極13與半導體晶片20之距離D增大。如此之情形下,藉由使第1彎曲部41位於半導體晶片20側,可使較表面20s更向表面10s側延伸之第1部分31之長度相對地增長。藉此,第1彎曲部41會位於較導線30之延伸方向之中心更靠向電極21側。另,此處,第1部分31中,因將第2部分32側之前端部31c較彎曲部31b更為延長,故第1彎曲部41位於電極21側。
根據以上之第1變化例,將第1彎曲部41形成於較為靠近半導體晶片20之位置。其結果,因相對較長地確保導線30於表面10s側延伸之部分(第1部分31),從而減少導線30夾帶之樹脂量。即,可確實地減少附加於導線30之應力,且確實地抑制可靠性降低。
[第2變化例]
圖7係顯示第2變化例之半導體元件之圖。圖7(a)係模式性剖視圖,圖7(b)係放大照片。於圖7之例中,相較於圖1,半導體晶片20之高度T增大。此處,於第1部分31與第1彎曲部41之間,介存有第3彎曲部43及第4部分34。第3彎曲部43及第4部分34以該順序沿自電極13朝向電極21之方向排列。
第3彎曲部43及第4部分34位於較表面20s更靠向表面10s側。第3彎曲部43連接於第1部分31與第4部分34。第3彎曲部43以於表面10s側凸起之方式彎曲。即,第3彎曲部43以沿與第1彎曲部41同一方向凸起之方式彎曲。藉此,第3彎曲部43將自第1方向觀察時之導線30之傾斜,自隨著朝向第1部分31之前端部31c之電極21而靠近表面10s之傾斜,轉換為隨著朝向後述之第4部分34之電極21而自表面10s分離之傾斜。換言之,第3彎曲部43以將第4部分34引導於表面20s側之方式彎曲。
第4部分34以將第1部分31與第1彎曲部41相連,隨著朝向電極21自表面10s分離之方式傾斜延伸。此處,藉由使第1彎曲部41位於電極21側之量為第4部分34之長度,而使第1彎曲部41位於較導線30之延伸方向之中心更靠向電極21側。但,第1彎曲部41根據第4部分34之長度,亦可位於導線30之延伸方向之中心、或位於較該中心更靠向電極13側。
該例中,第1彎曲部41之前後(即第4部分34及第2部分32),導線30之傾斜方向未變更。即,此處,第1彎曲部41以亦於第2部分32維持隨著朝向第4部分34之電極21而自表面10s分離之傾斜,於表面10s側凸起之方式彎曲。
根據以上之第2變化例,由於可藉由至少第2部分32與第4部分34之2部分確保半導體晶片20距表面10s之高度T,故不需要容易產生應力集中之急遽彎曲。因此,可進而確實地抑制可靠性之降低。
[第3變化例]
圖8係顯示第3變化例之半導體元件之圖。圖8(a)係模式性剖視圖,圖8(b)係放大照片。圖8所示之例相較於圖1之例,第1部分31之彎曲部31b之彎曲之角度增大。更具體而言,彎曲部31b為將與表面10s垂直延伸之基端部31a、與沿表面10s平行延伸之前端部31c相連之方式,彎曲為直角。
根據此種第3變化例,使第1部分31自電極13沿表面10s延伸,可進而減少導線30夾帶之樹脂量。即,可確實地減少附加於導線30之應力,確實地抑制可靠性之降低。
另,於以上之半導體元件1中,說明於半導體晶片20之表面20s設置結合部52,且將導線30接合於該結合部52之例。如此之結合部52,例如,可如上述於導線30配設前利用與導線30同一之材料設置。然而,半導體元件1中,亦可不需要結合部52,而將導線30直接接合於半導體晶片20。又,即使於設置結合部52之情形,亦可藉由與用於導線30之導線結合裝置不同之裝置,另外設置結合部52。
再者,半導體元件1中,結合部51、52之位置可任意設定。因此,自第2方向觀察時,亦可根據結合部51、52(電極13、21)之位置關係,任意設定導線30相對於半導體晶片20之外緣20e之傾斜。
[產業上之可利用性]
本發明提供一種可抑制可靠性降低之半導體元件及半導體元件製造方法。
1:半導體元件
10:搭載基板
10r:背面
10s:表面(第1面)
13:電極(第1接合點)
20:半導體晶片
20e:外緣
20r:背面
20s:表面(第2面)
21:電極(第2接合點)
30:導線
30A:母材
30Aa:母材之前端
31:第1部分
31a:基端部
31b:彎曲部
31c:前端部
32:第2部分
33:第3部分
34:第4部分
41:第1彎曲部
42:第2彎曲部
43:第3彎曲部
51:結合部
52:結合部
60:絕緣構件
C:焊針
D:距離
M:樹脂部
Ib:線
S101:步驟
S102:步驟
S103:步驟
S104:步驟
S105:步驟
T:高度
圖1(a)、(b)係顯示實施形態之半導體元件之圖。
圖2(a)、(b)係顯示圖1所示之半導體元件之一例之照片。
圖3(a)~(c)係顯示用以製造圖1所示之半導體元件之半導體元件製造方法之一步驟之模式性剖視圖。
圖4(a)~(c)係顯示用以製造圖1所示之半導體元件之半導體元件製造方法之一步驟之模式性剖視圖。
圖5(a)~(c)係顯示用以製造圖1所示之半導體元件之半導體元件製造方法之一步驟之模式性剖視圖。
圖6(a)、(b)係顯示第1變化例之半導體元件之圖。
圖7(a)、(b)係顯示第2變化例之半導體元件之圖。
圖8(a)、(b)係顯示第3變化例之半導體元件之圖。
1:半導體元件
10:搭載基板
10r:背面
10s:表面(第1面)
13:電極(第1接合點)
20:半導體晶片
20e:外緣
20r:背面
20s:表面(第2面)
21:電極(第2接合點)
30:導線
31:第1部分
31a:基端部
31b:彎曲部
31c:前端部
32:第2部分
33:第3部分
41:第1彎曲部
42:第2彎曲部
51:結合部
52:結合部
60:絕緣構件
D:距離
M:樹脂部
Ib:線
T:高度
Claims (6)
- 一種半導體元件,其具備: 搭載基板,其具有第1面; 半導體晶片,其搭載於上述第1面,且具有與上述第1面之相反側相對之第2面;及 導線,其自上述第1面上之第1接合點向上述第2面上之第2接合點延伸,將上述第1接合點與上述第2接合點相連,而將上述搭載基板與上述半導體晶片電性連接;且, 上述導線包含自上述第1接合點向上述第2接合點依序排列之第1部分、第1彎曲部、第2部分、第2彎曲部及第3部分, 上述第1部分自沿上述第1面及上述第2面之第1方向觀察,位於較上述第2面更靠向上述第1面側; 上述第1彎曲部自上述第1方向觀察,位於較上述第2面更靠向上述第1面側,且以將上述第2部分向上述第2面側引導之方式彎曲; 上述第2部分自上述第1方向觀察,於上述第1面之相反側越過上述第2面而延伸; 上述第2彎曲部以將上述第3部分向上述第2面側引導之方式彎曲; 上述第3部分自上述第1方向觀察,於上述第1面之相反側自越過上述第2面之位置向上述第2面延伸,且接合於上述第2接合點; 就沿著上述第1面及上述第2面並且與上述半導體晶片及上述第1接合點排列之方向交叉的方向,上述第2接合點設置於較上述第1接合點更遠離上述半導體晶片之中心的位置; 上述導線自與上述第2面交叉之第2方向觀察,相對於上述半導體晶片之外緣傾斜延伸。
- 如請求項1之半導體元件,其中 上述第1彎曲部位於較上述導線之延伸方向之中心更靠向上述第1接合點側。
- 如請求項1之半導體元件,其中 上述第1彎曲部位於較上述導線之延伸方向之中心更靠向上述第2接合點側。
- 如請求項1至3中任一項之半導體元件,其中 上述導線包含以將上述第1部分與上述第1彎曲部相連之方式延伸之第4部分。
- 一種半導體元件製造方法,其係用以製造請求項1至4中任一項之半導體元件之方法,且具備: 第1步驟,其準備上述搭載基板、搭載於上述搭載基板之上述第1面之上述半導體晶片、及至少用於上述導線之母材; 第2步驟,其於上述第1步驟後,使保持上述母材之焊針向上述第1接合點移動,將自上述焊針突出之上述母材之前端接合於上述第1接合點; 第3步驟,其於上述第2步驟後,一面自上述焊針導出上述母材一面使上述焊針移動,至少形成依序排列之上述第1部分、上述第1彎曲部、上述第2部分、上述第2彎曲部及上述第3部分;及 第4步驟,其於上述第3步驟後,使上述焊針移動至上述第2接合點,將上述母材接合於上述第2接合點,藉此構成自上述第1接合點延伸至上述第2接合點之上述導線。
- 如請求項5之半導體元件製造方法,其中 於上述第1步驟後且上述第2步驟前,具備:第5步驟,其使上述焊針移動至上述第2接合點,將自上述焊針突出之上述母材之前端接合於上述第2接合點後切斷該前端,藉此於上述第2接合點形成結合部; 於上述第4步驟中,經由上述結合部將上述母材接合於上述第2接合點。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020-080358 | 2020-04-30 | ||
| JP2020080358A JP7576927B2 (ja) | 2020-04-30 | 2020-04-30 | 半導体素子及び半導体素子製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202143346A TW202143346A (zh) | 2021-11-16 |
| TWI891742B true TWI891742B (zh) | 2025-08-01 |
Family
ID=78278736
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW110108441A TWI891742B (zh) | 2020-04-30 | 2021-03-10 | 半導體元件及半導體元件製造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US20230170324A1 (zh) |
| EP (1) | EP4123687A4 (zh) |
| JP (1) | JP7576927B2 (zh) |
| KR (1) | KR20230002587A (zh) |
| CN (1) | CN115461848B (zh) |
| TW (1) | TWI891742B (zh) |
| WO (1) | WO2021220559A1 (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140306328A1 (en) * | 2013-04-16 | 2014-10-16 | Rohm Co., Ltd. | Semiconductor device |
| JP2018195658A (ja) * | 2017-05-16 | 2018-12-06 | スタンレー電気株式会社 | 半導体発光装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3189115B2 (ja) | 1996-12-27 | 2001-07-16 | 株式会社新川 | 半導体装置及びワイヤボンディング方法 |
| JP3377747B2 (ja) * | 1998-06-23 | 2003-02-17 | 株式会社新川 | ワイヤボンディング方法 |
| JP2006278407A (ja) * | 2005-03-28 | 2006-10-12 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP4732138B2 (ja) * | 2005-11-11 | 2011-07-27 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| KR100833187B1 (ko) * | 2006-11-02 | 2008-05-28 | 삼성전자주식회사 | 반도체 패키지의 와이어 본딩방법 |
| JP2009010064A (ja) * | 2007-06-27 | 2009-01-15 | Shinkawa Ltd | 半導体装置及びワイヤボンディング方法 |
| TWI506710B (zh) * | 2009-09-09 | 2015-11-01 | 瑞薩電子股份有限公司 | 半導體裝置之製造方法 |
| JP2011210936A (ja) * | 2010-03-30 | 2011-10-20 | Renesas Electronics Corp | 半導体装置の製造方法および半導体装置 |
| JP2011228603A (ja) * | 2010-04-23 | 2011-11-10 | Elpida Memory Inc | 半導体装置の製造方法および半導体装置 |
| JP2015173235A (ja) * | 2014-03-12 | 2015-10-01 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP7199214B2 (ja) * | 2018-12-17 | 2023-01-05 | ローム株式会社 | 半導体装置および電力変換装置 |
-
2020
- 2020-04-30 JP JP2020080358A patent/JP7576927B2/ja active Active
-
2021
- 2021-01-19 US US17/921,178 patent/US20230170324A1/en active Pending
- 2021-01-19 EP EP21797228.0A patent/EP4123687A4/en active Pending
- 2021-01-19 CN CN202180031277.9A patent/CN115461848B/zh active Active
- 2021-01-19 KR KR1020227038938A patent/KR20230002587A/ko active Pending
- 2021-01-19 WO PCT/JP2021/001712 patent/WO2021220559A1/ja not_active Ceased
- 2021-03-10 TW TW110108441A patent/TWI891742B/zh active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140306328A1 (en) * | 2013-04-16 | 2014-10-16 | Rohm Co., Ltd. | Semiconductor device |
| JP2018195658A (ja) * | 2017-05-16 | 2018-12-06 | スタンレー電気株式会社 | 半導体発光装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2021220559A1 (ja) | 2021-11-04 |
| KR20230002587A (ko) | 2023-01-05 |
| JP2021174966A (ja) | 2021-11-01 |
| US20230170324A1 (en) | 2023-06-01 |
| JP7576927B2 (ja) | 2024-11-01 |
| CN115461848B (zh) | 2025-12-05 |
| JP2024180673A (ja) | 2024-12-26 |
| EP4123687A4 (en) | 2024-04-17 |
| EP4123687A1 (en) | 2023-01-25 |
| TW202143346A (zh) | 2021-11-16 |
| CN115461848A (zh) | 2022-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100470897B1 (ko) | 듀얼 다이 패키지 제조 방법 | |
| TWI430407B (zh) | 堆疊式雙晶片封裝及其製備方法 | |
| US20110073921A1 (en) | Semiconductor device and manufacturing method of the same | |
| US20090001608A1 (en) | Semiconductor device and wire bonding method | |
| CN102332445A (zh) | 半导体装置及其制造方法 | |
| CN1169032A (zh) | 引线框架和半导体封装 | |
| US11417625B2 (en) | Semiconductor device having an electrical connection between semiconductor chips established by wire bonding, and method for manufacturing the same | |
| CN100380652C (zh) | 功率半导体器件 | |
| JP5822468B2 (ja) | 半導体装置 | |
| TWI891742B (zh) | 半導體元件及半導體元件製造方法 | |
| JPH10512399A (ja) | 半導体チップを少なくとも1つの接触面と電気的に接続する方法 | |
| CN110892526B (zh) | 半导体装置的制造方法 | |
| TW202548957A (zh) | 半導體元件及半導體元件製造方法 | |
| JP7810776B2 (ja) | 半導体素子及び半導体素子製造方法 | |
| JP4612550B2 (ja) | パワーデバイス用ボンディングリボンおよびこれを用いたボンディング方法 | |
| US12512438B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP2021145051A (ja) | 半導体装置、及びワイヤボンディング方法 | |
| JPH02237119A (ja) | バンプ電極形成方法 | |
| JPH09172033A (ja) | 半導体装置およびその製造方法 | |
| JP7771034B2 (ja) | 半導体装置 | |
| JP2002176130A (ja) | 封止型半導体装置およびそれに用いられるリードフレーム | |
| JP2009099946A (ja) | 半導体装置 | |
| JPH08250545A (ja) | 半導体装置およびその製造方法 | |
| WO2025154363A1 (ja) | 半導体装置 | |
| JPH1012782A (ja) | 混成集積回路装置およびその製造方法 |