TWI891395B - 應用c型通用序列匯流排埠的電子裝置與其相容性異常排除方法 - Google Patents

Abstract

一種應用C型通用序列匯流排埠的電子裝置與其相容性異常排除方法。電子裝置包括C型通用序列匯流排埠、處理器，以及電源傳送控制器。反應於接收外接裝置經由C型通用序列匯流排埠發送的第一協議模式訊息，電源傳送控制器發出第一傳輸協議的模式請求至處理器。外接裝置支援第一傳輸協議與第二傳輸協議。電源傳送控制器根據通知訊號而省略第一傳輸協議的第一配置程序並執行第二傳輸協議的第二配置程序，以依據第二傳輸協議與外接裝置溝通。

Description

應用C型通用序列匯流排埠的電子裝置與其相容性異常排除方法

本發明是有關於一種傳輸介面技術，且特別是有關於一種應用C型通用序列匯流排埠的電子裝置與其相容性異常排除方法。

可攜式電子裝置已經成為現代生活不可或缺的一部分。可攜式裝置能夠通過通訊介面連接至各種不同外接裝置，以進行各式功能擴充。Thunderbolt協議與USB協議是目前非常常見且廣泛受到應用的連接技術。Thunderbolt協議以其高速傳輸和多功能性而聞名，被廣泛應用於高性能筆記型電腦、外部儲存裝置和顯示器等領域。USB協議則是一種通用的連接標準，幾乎所有的電子設備都支援USB協議，包括電腦、手機、平板電腦和智慧家居設備等。Thunderbolt協議和USB協議已經成為當今可攜式電子裝置的主流選擇。雖然Thunderbolt協議與USB協議是兩種不同的連接標準，但它們可以共用相同的介面，即USB-C介面。

儘管Thunderbolt協議和USB協議都可以共用USB-C介面，但並不是所有具備的USB-C介面的電子裝置都支援Thunderbolt協議。一些電子裝置可能只支援USB協議，而不支援Thunderbolt協議，這容易導致使用者在連接外接裝置時會遇到不相容的問題。在這種情況下，即使兩個設備都採用了USB-C介面，它們也無法實現完全的相容性和互通性。若可攜式電子裝置與外接裝置發生不相容的狀況時，外接裝置常常會完全無法使用，帶來許多不便。

本發明提供一種應用C型通用序列匯流排埠的電子裝置與其相容性異常排除方法，其能夠解決上述技術問題。

本發明實施例提供一種應用C型通用序列匯流排埠的電子裝置，其包括C型通用序列匯流排埠、處理器，以及電源傳送（Power delivery，PD）控制器。反應於接收外接裝置經由C型通用序列匯流排埠發送的第一協議模式訊息，電源傳送控制器發出第一傳輸協議的模式請求至處理器。外接裝置支援第一傳輸協議與第二傳輸協議。電源傳送控制器根據通知訊號而省略第一傳輸協議的第一配置程序並執行第二傳輸協議的第二配置程序，以依據第二傳輸協議與外接裝置溝通。

本發明實施例提供一種應用C型通用序列匯流排埠的電子裝置，適用於包括C型通用序列匯流排埠的電子裝置。所述方法包括下列步驟。反應於接收一外接裝置經由C型通用序列匯流排埠發送的第一協議模式訊息，透過電源傳送控制器發出第一傳輸協議的模式請求至一處理器。此外接裝置支援第一傳輸協議與第二傳輸協議。透過電源傳送控制器根據通知訊號而省略第一傳輸協議的第一配置程序並執行第二傳輸協議的第二配置程序，以依據第二傳輸協議與外接裝置溝通。

基於上述，於本發明的實施例中，當電子裝置的電源傳送控制器接收外接裝置傳送的第一協議模式訊息，電源傳送控制器將發出第一傳輸協議的模式請求至處理器。當處理器不支援第一傳輸協議，電源傳送控制器可反應於一通知訊號而省略第一傳輸協議的第一配置程序並執行第二傳輸協議的第二配置程序，以依據第二傳輸協議與外接裝置溝通。基此，在電子裝置支援第二傳輸協議且外接裝置支援第一傳輸協議與第二傳輸協議的情況中，可避免經由C型通用序列匯流排埠連接的外接裝置無法被電子裝置識別的狀況。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

本發明的部份實施例接下來將會配合附圖來詳細描述，以下的描述所引用的元件符號，當不同附圖出現相同的元件符號將視為相同或相似的元件。這些實施例只是本發明的一部份，並未揭示所有本發明的可實施方式。更確切的說，這些實施例只是本發明的專利申請範圍中的裝置與方法的範例。

請參考圖1，圖1是依據本發明一實施例所繪示的電子裝置的示意圖。電子裝置100為可攜式電子裝置，例如筆記型電腦或其他電子產品。電子裝置100包括C型通用序列匯流排埠110、處理器120與電源傳送（Power delivery，PD）控制器130。

電子裝置100可經由C型通用序列匯流排埠110與外接裝置200相連接。外接裝置200同樣為具有C型通用序列匯流排埠的設備，例如是外接儲存裝置等等，本發明對此不限制。

電源傳送（PD）控制器130是USB電源傳輸標準（USB Power Delivery Specification）中的關鍵元件，其負責協商充電功率、調節電壓和電流、處理通信協定與提供安全保護等等。當外接裝置200連接至電子裝置100的C型通用序列匯流排埠110時，電子裝置100的PD控制器130可以經由C型通用序列匯流排埠110的配置通道（Configuration Channel，CC）引腳來協商外接裝置200與電子裝置100之間的功率傳輸模式。PD控制器130的相關操作被規範在USB PD標準，故在此不予贅述。

處理器120可為電子裝置100的中央處理器（CPU）、圖形處理器（GPU）及／或神經網路處理器（NPU），但本發明不以此為限。處理器120可經由匯流排與PD控制器130進行溝通。於一些實施例中，上述匯流排可為I2C匯流排。

圖2是依據本發明一實施例所繪示的相容性異常排除方法的流程圖。請參照圖2，在PD控制器130偵測到外接裝置200的插入後，PD控制器130可開始與外接裝置200執行USB PD標準所規範的交握程式，以確保電子裝置100與外接裝置200之間能夠正確建立連接。在確定電子裝置100與外接裝置200的電源角色與決定適合的電力配置之後，PD控制器130將與外接裝置200進行協議模式協商程序，以協商出合適的傳輸協議。原因在於，多種不同的傳輸協議都可使用C型通用序列匯流排埠110來進行傳輸。

於步驟S201，PD控制器130將發送請求訊息至外接裝置200。此請求訊息用以請求外接裝置200回覆是否支援第一傳輸協議。當外接裝置200支援第一傳輸協議，於步驟S202，外接裝置200回覆第一協議模式訊息。於步驟S203，反應於接收外接裝置200發送的第一協議模式訊息，PD控制器130將發送模式請求至處理器120，以詢問處理器120是否支援第一傳輸協議。

於步驟S204，處理器120將反應於模式請求而發送模式確認回應給PD控制器130。模式確認回應的回應內容可為支援第一傳輸協議或不支援第一傳輸協議。當PD控制器130所接收的模式確認回應的回應內容為不支援第一傳輸協議，於步驟S205，PD控制器130將再次發送請求訊息至外接裝置200。此請求訊息用以請求外接裝置200回覆是否支援第二傳輸協議。

當外接裝置200支援第二傳輸協議，於步驟S206，外接裝置200回覆第二協議模式訊息。於步驟S207，反應於接收外接裝置200發送的第二協議模式訊息，PD控制器130將發送模式請求至處理器120，以詢問處理器120是否支援第二傳輸協議。當PD控制器130所接收的模式確認回應的回應內容為支援第二傳輸協議，PD控制器130將執行第二傳輸協議的配置程序，例如通道配置等等。

於一些實施例中，第一傳輸協議為Thunderbolt協議，而第二傳輸協議為USB協議。舉例而言，第一傳輸協議可為Thunderbolt 3協議。第二傳輸協議可為USB 4協議。

須特別說明的是，當處理器120於步驟S203收到關於第一傳輸協議的模式請求之後（例如當處理器120收到關於Thunderbolt協議的TBT模式請求），處理器120可能無法正確回覆不支援第一傳輸協議的模式確認回應。因此，PD控制器130將無法執行後續流程，進一步出現無法辨認外接裝置200的情況。

於本發明實施例中，即便處理器120無法正確回覆不支援第一傳輸協議的模式確認回應，PD控制器130可根據一通知訊號來省略執行第一傳輸協議的配置程序，並執行第二傳輸協議的配置程序。基此，PD控制器130可根據第二傳輸協議與外接裝置200建立連結，以避免無法辨認外接裝置200的情況。

圖3是依據本發明一實施例所繪示的電子裝置的示意圖。請參照圖3，於一些實施例中，電子裝置100還可包括重新計時器（re-timer）140。重新計時器140可確保資料的可靠傳輸。重新計時器140工作在實體層（PHY）的級別，接收來自發送器的信號，並在發送到接收器之前對其進行重新計時、整形和放大，以消除傳輸過程中引入的延遲、失真等問題。此外，於一些實施例中，處理器120、PD控制器130與重新計時器140可經由匯流排150溝通。匯流排150可為I2C匯流排。亦即，重新計時器140可經由匯流排150連接電源傳送控制器130與處理器120。

圖4是依據本發明一實施例所繪示的相容性異常排除方法的流程圖。以下即搭配圖3的各個元件來說明本方法的詳細步驟。請參照圖3與圖4。

於本實施例中，重新計時器140可協助PD控制器130決定是否直接執行第二傳輸協議的配置程序。於步驟S410，反應於接收外接裝置200經由C型通用序列匯流排埠110發送的第一協議模式訊息，透過PD控制器130經由匯流排150同步傳送第一傳輸協議的模式請求至處理器120與重新計時器140。舉例而言，PD控制器130可透過設置I2C傳輸的從屬端來將第一傳輸協議的模式請求同步發送至處理器120與重新計時器140。

於步驟S420，透過重新計時器140判斷是否接收處理器120反應於模式請求而發送的模式確認回應。於一些實施例中，重新計時器140判斷是否於預設時段內接收處理120反應於模式請求而發送的模式確認回應。上述預設時段的長度可依據實際需求而配置，本發明對此不限制。換言之，在收到PD控制器130經由匯流排150發送的第一傳輸協議的模式請求之後，重新計時器140判斷是否於預設時段內收到處理器120經由匯流排150回傳的模式確認回應。

於步驟S430，反應於未接收處理器120反應於模式請求而發送的模式確認回應，透過重新計時器140經由匯流排150發送通知訊號NS1至PD控制器130。於步驟S440，透過PD控制器130根據通知訊號NS1而省略第一傳輸協議的第一配置程序並執行第二傳輸協議的第二配置程序，以依據第二傳輸協議與外接裝置200溝通。於此，通知訊號NS1可為一匯流排封包，例如I2C封包。

另一方面，於步驟S450，反應於接收處理器120反應於模式請求而發送的模式確認回應，透過PD控制器130依據模式確認回應的回應內容執行第一傳輸協議的第一配置程序或第二傳輸協議的第二配置程序。

更具體來說，於一些實施例中，當PD控制器130收到外接裝置200請求使用Thunderbolt協議的Thunderbolt模式訊息之後，PD控制器130可同步發送模式請求至處理器120與重新計時器140。當重新計時器140判斷處理器120未回覆關於Thunderbolt協議的模式請求時，重新計時器140可發出通知訊號NS1給PD控制器130。於是，PD控制器130可以接續執行USB協議的配置程序，致使電子裝置100可根據USB協議與外接裝置200正確建立連接。

圖5A與圖5B是依據本發明一實施例所繪示的電子裝置的示意圖。於一些實施例中，用以控制PD控制器130省略第一傳輸協議的第一配置程序的通知訊號可實現為GPIO訊號。反應於GPIO訊號的準位為高準位或低準位，PD控制器130可控制第一傳輸協議的第一配置程序與第二傳輸協議的第二配置程序的執行順序。

請參照圖5A，於一些實施例中，處理器120可發送一GPIO訊號NS2至PD控制器130，而上述GPIO訊號NS2為用以控制PD控制器130省略第一傳輸協議的第一配置程序的通知訊號。請參照圖5B，於一些實施例中，2電子裝置100可包括嵌入式控制器160。嵌入式控制器160可發送一GPIO訊號NS2至PD控制器130，而上述GPIO訊號NS2為用以控制PD控制器130省略第一傳輸協議的第一配置程序的通知訊號。

圖6是依據本發明一實施例所繪示的相容性異常排除方法的流程圖。以下即搭配圖5A與圖5B的各個元件來說明本方法的詳細步驟。請參照圖5A、圖5B與圖6。

於步驟S610，反應於接收外接裝置200經由C型通用序列匯流排埠110發送的第一協議模式訊息，透過PD控制器130傳送第一傳輸協議的模式請求至處理器120。之後，於步驟S620，透過PD控制器130判斷GPIO訊號NS2為第一準位或第二準位。

於一些實施例中，處理器120或嵌入式控制器160輸出GPIO訊號NS2。處理器120或嵌入式控制器160根據PD控制器130的模式狀態資訊設置GPIO訊號NS2為第一準位或第二準位。PD控制器130的模式狀態資訊用以提供PD控制器130當前操作模式的資訊。於一些實施例中，模式狀態資訊可為包括8個位元的1Byte寄存器信息。此8個位元用以代表不同操作狀態。模式狀態資訊中的某一特定位元可用來表示第一傳輸協議是否激活。

於一些實施例中，處理器120或嵌入式控制器160可經由匯流排150而從PD控制器130獲取模式狀態資訊。於一些實施例中，處理器120或嵌入式控制器160可根據模式狀態資訊的特定位元來設置GPIO訊號NS2。此特定位元可用來表示第一傳輸協議是否激活。

當模式狀態資訊的特定位元為第一值（例如’1’），處理器120或嵌入式控制器160將GPIO訊號NS2設置為第一準位。當模式狀態資訊的特定位元為第二值（例如’0’），處理器120或嵌入式控制器160將GPIO訊號NS2設置為第二準位。

於一些實施例中，第一準位可為高準位，第二準位可為低準位。於其他些實施例中，第一準位可為低準位，第二準位可為高準位。

於步驟S630，反應於GPIO訊號為第一準位，透過PD控制器130調換第一傳輸協議的第一配置程序與第二傳輸協議的第二配置程序的執行順序，以省略第一傳輸協議的第一配置程序。也就是說，PD控制器130可率先執行第二傳輸協議的第二配置程序，以省略第一傳輸協議的第一配置程序。舉例而言，控制器130可率先執行USB協議的第二配置程序，以省略Thunderbolt協議的第一配置程序。

於步驟S640，反應於GPIO訊號NS2為第二準位，透過PD控制器130維持第一傳輸協議的第一配置程序與第二傳輸協議的第二配置程序的執行順序，以執行第一傳輸協議的第一配置程序。

由此可知，相比於圖4所示的方法，PD控制器130可反應於GPIO訊號NS2的準位而直接執行第二傳輸協議的第二配置程序，而無須等待一預設時段後才執行第二傳輸協議的第二配置程序，從而可提昇使用者體驗。

另外須說明的是，於一些實施例中，圖6所示的方法可搭配圖4的方法使用。如此一來，PD控制器130可根據GPIO訊號與重新計時器140發出的通知訊號來決定是否省略第一傳輸協議的第一配置程序。舉例來說，反應於GPIO訊號為第二準位，PD控制器130還需要根據重新計時器140發出的通知訊號來決定是否省略第一傳輸協議的第一配置程序。

圖7是依據本發明一實施例所繪示的相容性異常排除方法的流程圖。本實施例提出的方法可由圖1的電子裝置100實現，以下即搭配圖1的各個元件來說明本方法的詳細步驟。請參照圖1與圖7。於步驟S710，反應於接收外接裝置200經由C型通用序列匯流排埠100發送的第一協議模式訊息，透過電源傳送控制器130傳送第一傳輸協議的模式請求至處理器120。於步驟S720，透過電源傳送控制器130根據通知訊號而省略第一傳輸協議的第一配置程序並執行第二傳輸協議的第二配置程序，以依據第二傳輸協議與外接裝置200溝通。然而，圖7中各步驟已詳細說明如上，在此便不再贅述。

綜上所述，於本發明的實施例中，當處理器不支援第一傳輸協議，電源傳送控制器可反應於一通知訊號而省略第一傳輸協議的第一配置程序並執行第二傳輸協議的第二配置程序，以依據第二傳輸協議與外接裝置溝通。基此，在電子裝置支援第二傳輸協議且外接裝置支援第一傳輸協議與第二傳輸協議的情況中，可避免經由C型通用序列匯流排埠連接的外接裝置無法被電子裝置識別的狀況。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

100: 電子裝置 200: 外接裝置 110: C型通用序列匯流排埠 120: 處理器 130: 電源傳送控制器 150: 匯流排 140: 重新計時器 160:嵌入式控制器 NS1: 通知訊號 NS2: GPIO訊號 S201～S210, S410～S450, S610～S640, S710～S720: 步驟

圖1是依據本發明一實施例所繪示的電子裝置的示意圖。 圖2是依據本發明一實施例所繪示的相容性異常排除方法的流程圖。 圖3是依據本發明一實施例所繪示的電子裝置的示意圖。 圖4是依據本發明一實施例所繪示的相容性異常排除方法的流程圖。 圖5A與圖5B是依據本發明一實施例所繪示的電子裝置的示意圖。 圖6是依據本發明一實施例所繪示的相容性異常排除方法的流程圖。 圖7是依據本發明一實施例所繪示的相容性異常排除方法的流程圖。

100:電子裝置

200:外接裝置

110:C型通用序列匯流排埠

120:處理器

130:電源傳送控制器

Claims (14)

1. 一種應用C型通用序列匯流排埠的電子裝置，包括： 一C型通用序列匯流排埠； 一處理器；以及 一電源傳送控制器，反應於接收一外接裝置經由所述C型通用序列匯流排埠發送的第一協議模式訊息，發出一第一傳輸協議的模式請求至所述處理器，其中所述外接裝置支援所述第一傳輸協議與一第二傳輸協議， 接收所述第一協議模式訊息的所述電源傳送控制器根據一通知訊號而省略所述第一傳輸協議的第一配置程序並執行所述第二傳輸協議的第二配置程序，以依據所述第二傳輸協議與所述外接裝置溝通。
2. 如請求項1所述的應用C型通用序列匯流排埠的電子裝置，更包括一重新計時器，經由一匯流排連接所述電源傳送控制器與所述處理器， 其中所述電源傳送控制器經由所述匯流排同步傳送所述第一傳輸協議的所述模式請求至所述重新計時器與所述處理器， 反應於未接收所述處理器反應於所述模式請求而發送的模式確認回應，所述重新計時器經由所述匯流排發送所述通知訊號至所述電源傳送控制器。
3. 如請求項2所述的應用C型通用序列匯流排埠的電子裝置，其中所述重新計時器判斷是否於一預設時段內接收所述處理器反應於所述模式請求而發送的所述模式確認回應。
4. 如請求項1所述的應用C型通用序列匯流排埠的電子裝置，其中所述通知訊號包括一GPIO訊號， 反應於所述GPIO訊號為第一準位，所述電源傳送控制器調換所述第一傳輸協議的所述第一配置程序與所述第二傳輸協議的所述第二配置程序的執行順序，以省略所述第一傳輸協議的所述第一配置程序。
5. 如請求項4所述的應用C型通用序列匯流排埠的電子裝置，其中所述處理器或一嵌入式控制器輸出所述GPIO訊號，所述處理器或所述嵌入式控制器根據所述電源傳送控制器的一模式狀態資訊設置所述GPIO訊號為所述第一準位或一第二準位。
6. 如請求項5所述的應用C型通用序列匯流排埠的電子裝置，其中當所述模式狀態資訊的特定位元為第一值，所述處理器或所述嵌入式控制器將所述GPIO訊號設置為所述第一準位；當所述模式狀態資訊的所述特定位元為第二值，所述處理器或所述嵌入式控制器將所述GPIO訊號設置為所述第二準位。
7. 如請求項1所述的應用C型通用序列匯流排埠的電子裝置，其中所述第一傳輸協議為Thunderbolt協議，而所述第二傳輸協議為USB協議。
8. 一種相容性異常排除方法，適用於應用C型通用序列匯流排埠的電子裝置，並包括： 反應於接收一外接裝置經由所述C型通用序列匯流排埠發送的第一協議模式訊息，透過一電源傳送控制器發出一第一傳輸協議的模式請求至一處理器，其中所述外接裝置支援所述第一傳輸協議與一第二傳輸協議；以及 透過接收所述第一協議模式訊息的所述電源傳送控制器根據一通知訊號而省略所述第一傳輸協議的第一配置程序並執行所述第二傳輸協議的第二配置程序，以依據所述第二傳輸協議與所述外接裝置溝通。
9. 如請求項8所述的相容性異常排除方法，更包括： 透過所述電源傳送控制器經由一匯流排同步傳送所述第一傳輸協議的所述模式請求至一重新計時器與所述處理器； 反應於未接收所述處理器反應於所述模式請求而發送的模式確認回應，透過所述重新計時器經由所述匯流排發送所述通知訊號至所述電源傳送控制器。
10. 如請求項9所述的相容性異常排除方法，其中反應於未接收所述處理器反應於所述模式請求而發送的模式確認回應，透過所述重新計時器經由所述匯流排發送所述通知訊號至所述電源傳送控制器的步驟包括： 透過所述重新計時器判斷是否於一預設時段內接收所述處理器反應於所述模式請求而發送的所述模式確認回應。
11. 如請求項8所述的相容性異常排除方法，其中所述通知訊號包括一GPIO訊號，且透過所述電源傳送控制器根據所述通知訊號而省略所述第一傳輸協議的所述第一配置程序並執行所述第二傳輸協議的所述第二配置程序，以依據所述第二傳輸協議與所述外接裝置溝通的步驟包括： 反應於所述GPIO訊號為第一準位，透過所述電源傳送控制器調換所述第一傳輸協議的所述第一配置程序與所述第二傳輸協議的所述第二配置程序的執行順序，以省略所述第一傳輸協議的所述第一配置程序。
12. 如請求項11所述的相容性異常排除方法，更包括： 透過所述處理器或一嵌入式控制器輸出所述GPIO訊號，其中所述處理器或所述嵌入式控制器根據所述電源傳送控制器的一模式狀態資訊設置所述GPIO訊號為所述第一準位或一第二準位。
13. 如請求項12所述的相容性異常排除方法，其中當所述模式狀態資訊的特定位元為第一值，所述處理器或所述嵌入式控制器將所述GPIO訊號設置為所述第一準位；當所述模式狀態資訊的所述特定位元為第二值，所述處理器或所述嵌入式控制器將所述GPIO訊號設置為所述第二準位。
14. 如請求項8所述的相容性異常排除方法，其中所述第一傳輸協議為Thunderbolt協議，而所述第二傳輸協議為USB協議。