TWI890565B - 三維動態隨機存取記憶體 - Google Patents

Abstract

本發明提供一種三維動態隨機存取記憶體，其包括第一與第二通道、儲存節點、位元線、字元線、第一與第二導線、第一與第二介電層、源極線與汲極線。第一與第二通道設置於基底上且在第一方向上分隔開。儲存節點設置於第一與第二通道之間的基底上。位元線設置於第一通道遠離儲存節點的一側的基底上。字元線與第一導線在第二方向上分別設置於第一通道相對兩側的基底上。第一介電層設置於字元線與第一通道之間。第二介電層設置於儲存節點與第二通道之間。第二導線設置於第二通道遠離儲存節點的一側的基底上。源極線與汲極線在第二方向上分別設置於第二通道相對兩側的基底上。

Description

三維動態隨機存取記憶體

本發明係有關於一種記憶體，且特別是有關於一種三維（three-dimensional，3D）動態隨機存取記憶體（dynamic random access memory，DRAM）。

隨著科技日新月異，為了符合消費者對於小型化電子裝置的需求，動態隨機存取記憶體設計的尺寸不斷縮小，並朝高積集度發展。對於包括1個電晶體與1個電容器（1T1C）的動態隨機存取記憶體來說，尺寸縮小更顯得困難。因此，提出了三維（3D）動態隨機存取記憶體以克服此問題。然而，一般的三維動態隨機存取記憶體仍然受到電容器的高深寬比的限制。

本發明提供一種動態隨機存取記憶體，其中記憶單元（memory cell）包括兩個電晶體，且其中一個電晶體作為電容器之用。

本發明的動態隨機存取記憶體包括第一通道、第二通道、儲存節點、位元線、字元線、第一導線、第一介電層、第二介電層、第二導線、源極線以及汲極線。第一通道與第二通道設置於基底上，且在第一方向上彼此分隔開。儲存節點設置於第一通道與第二通道之間的基底上，且與第一通道電性連接。位元線設置於第一通道遠離儲存節點的一側的基底上，且與第一通道電性連接。字元線與第一導線在與第一方向交錯的第二方向上分別設置於第一通道相對兩側的基底上，其中第一導線與第一通道電性連接。第一介電層設置於字元線與第一通道之間。第二介電層設置於儲存節點與第二通道之間。第二導線設置於第二通道遠離該儲存節點的一側的基底上，且與第二通道電性連接。源極線與汲極線在第二方向上分別設置於第二通道相對兩側的基底上，其中源極線與汲極線分別與第二通道電性連接。

本發明的動態隨機存取記憶體包括第一堆疊結構、第二堆疊結構、多個儲存節點、位元線、導線、多個字元線、第一介電層、第二介電層、第二導線、源極線以及汲極線。第一堆疊結構設置於基底上，且包括交替堆疊的多個第一通道與多個第一絕緣層。第二堆疊結構在第一方向上設置於第一堆疊結構的一側的基底上，且包括交替堆疊的多個第二通道與多個第二絕緣層，其中位於相同水平高度處的第一絕緣層與第二絕緣層連接在一起。多個儲存節點分別設置於位於相同水平高度處的第一通道與第二通道之間，且與對應的第一通道電性連接。位元線設置於第一堆疊結構遠離該儲存節點的一側的基底上，且與每一個第一通道電性連接。導線與多個字元線在與第一方向交錯的第二方向上分別設置於第一堆疊結構相對兩側的基底上，其中導線與每一個第一通道電性連接，且每一個字元線與對應的第一通道位於相同的水平高度處。第一介電層設置於每一個字元線與對應的第一通道之間。第二介電層設置於每一個儲存節點與對應的第二通道之間。第二導線設置於第二堆疊結構遠離多個儲存節點的一側的基底上，且與每一個第二通道電性連接。源極線與汲極線在第二方向上分別設置於第二堆疊結構相對兩側的基底上，其中源極線與汲極線分別與每一個第二通道電性連接。

綜上所述，本發明的動態隨機存取記憶體的記憶單元包括兩個電晶體，且其中一個電晶體作為電容器之用。因此，記憶單元不需要包括高介電常數（high-k）電容器。此外，由記憶單元堆疊構成的動態隨機存取記憶體在操作過程中不需要通過選擇電晶體（select transistor）來選擇欲操作的記憶單元。另外，上述兩個電晶體各自與導線電性連接，因此可有效地消除浮體效應（floating body effect）。

圖1為本發明第一實施例的動態隨機存取記憶體的上視示意圖。本實施例的動態隨機存取記憶體包括兩個電晶體，且其中一個電晶體作為電容器之用。而作為電容器的電晶體的閘極與另一個電晶體的源極耦接。儲存節點可同時作為一個電晶體的源極以及另一個電晶體的閘極。另外，上述的兩個電晶體各自與一個導線電性連接，以消除浮體效應。以下將對本實施例的動態隨機存取記憶體進行詳細說明。

請參照圖1，本實施例的動態隨機存取記憶體10包括設置於基底100上的第一通道102、第二通道104、儲存節點106、位元線108、字元線110、第一導線112、第一介電層114、第二介電層116、第二導線118、源極線120以及汲極線122。

基底100為介電基底，其可以是形成於矽基底上的介電層，但本發明不限於此。第一通道102與第二通道104設置於基底100上，且在平行於基底100的表面的第一方向D1上彼此分隔開。第一方向D1可為平行於基底100的表面的X方向。第一通道102與第二通道104的材料可為經摻雜的多晶矽，且具有第一導電型。第一導電型為p型與n型中的一者，且第二導電型則為p型與n型中的另一者。

此外，絕緣體124可設置於第一通道102中，且絕緣體126可設置於第二通道104中。第一通道102圍繞絕緣體124，且第二通道104圍繞絕緣體126，但本發明不限於此。可視實際情況而省略絕緣體124與絕緣體126。

儲存節點106設置於第一通道102與第二通道104之間的基底100上，且與第一通道102電性連接。儲存節點106的材料可為經摻雜的多晶矽，且具有第一導電型。接觸件128設置於第一通道102與儲存節點106之間。接觸件128可為第二導電型。接觸件128可為設置於第一通道102的側壁上經摻雜的多晶矽層，且儲存節點106與經摻雜的多晶矽層連接。另外，第二介電層116設置於儲存節點106與第二通道104之間。第二介電層116可為氧化物層。

位元線108設置於第一通道102的遠離儲存節點106一側的基底100上，且與第一通道102電性連接。也就是說，儲存節點106與位元線108在第一方向D1上分別位於第一通道102的相對兩側。位元線108的材料可為金屬，例如鎢。接觸件130設置於第一通道102與位元線108之間。如同接觸件128，接觸件130可為第二導電型。接觸件130可為設置於第一通道102的側壁上經摻雜的多晶矽層，且位元線108與經摻雜的多晶矽層連接。

字元線110與第一導線112在與第一方向D1交錯的第二方向D2上分別設置於第一通道102的相對兩側的基底100上。第二方向D2可為平行於基底100的表面的Y方向。字元線110的材料可為經摻雜的多晶矽，且具有第一導電型。第一介電層114設置於字元線110與第一通道102之間。第一介電層114可為氧化物層。第一導線112與第一通道102電性連接。第一導線112的材料可為金屬，例如鎢。接觸件132設置於第一通道102與第一導線112之間。如同接觸件128，接觸件132可為具有第二導電型的膜層。接觸件132可為設置於第一通道102的側壁上經摻雜的多晶矽層，且第一導線112與經摻雜的多晶矽層連接。

第二導線118設置於第二通道104遠離儲存節點106的一側基底100上，且與第二通道104電性連接。儲存節點106與第二導線118在第一方向D1上分別位於第二通道104的相對兩側。第二導線118的材料可為金屬，例如鎢。接觸件134設置於第二通道104與第二導線118之間。如同接觸件128，接觸件134可為第二導電型。接觸件134可為設置於第二通道104側壁上經摻雜的多晶矽層，且第二導線118與經摻雜的多晶矽層連接。

源極線120與汲極線122在第二方向D2上分別設置於第二通道104相對兩側的基底100上，且源極線120與汲極線122分別與第二通道104電性連接。源極線120與汲極線122的材料可為金屬，例如鎢。此外，接觸件136設置於第二通道104與源極線120之間，且接觸件138設置於第二通道104與汲極線122之間。如同接觸件128，接觸件136與接觸件138可為第二導電型。接觸件136與接觸件138可為設置於第二通道104側壁上經摻雜的多晶矽層，且源極線120與汲極線122與經摻雜的多晶矽層連接。

在本實施例的動態隨機存取記憶體10中，第一通道102、儲存節點106、位元線108、字元線110以及第一介電層114可構成電晶體T1，其中字元線110可作為閘極，第一介電層114可作為閘介電層，且儲存節點106可作為汲極。此外，第二通道104、儲存節點106、第二介電層116、源極線120以及汲極線122可構成電晶體T2，其中儲存節點106可作為閘極，且第二介電層116可作為閘介電層。儲存節點106可同時作為電晶體T1的汲極以及電晶體T2的閘極，且電晶體T2可作為動態隨機存取記憶體的電容器。

此外，第一導線112與電晶體T1的第一通道102電性連接，且可接地或連接至參考電壓，藉此可消除電晶體T1在操作過程中的浮體效應。類似地，第二導線118與電晶體T2的第二通道104電性連接，且可接地或連接至參考電壓，藉此可消除電晶體T2在操作過程中的浮體效應。

可將多個動態隨機存取記憶體10堆疊設置於基底上，以構成三維動態隨機存取記憶體。也就是說，動態隨機存取記憶體10可作為三維動態隨機存取記憶體中的動態隨機存取記憶單元。以下將對此進行詳細說明。

圖2A為本發明第二實施例的動態隨機存取記憶體的上視示意圖。圖2B為沿圖2A中的I-I剖線的剖面示意圖。圖2C為沿圖2A中的II-II剖線的剖面示意圖。圖2D為沿圖2A中的III-III剖線的剖面示意圖。與第一實施例相同的構件將以相同的參考符號表示，且不再對其進行說明。此外，為使圖式清楚且便於說明，圖2A中省略了最上層的絕緣層。

請同時參照圖2A、圖2B、圖2C與圖2D，動態隨機存取記憶體20設置於基底200上。基底200為介電基底，其可以是形成於矽基底上的介電層，但本發明不限於此。動態隨機存取記憶體20由多個作為動態隨機存取記憶單元的動態隨機存取記憶體10堆疊而成，且相鄰的兩個動態隨機存取記憶體10由絕緣層分隔開。

在動態隨機存取記憶體20中，堆疊設置的多個電晶體T1由多個第一絕緣層202a分隔開，且每一個電晶體T1中的第一通道102與這些第一絕緣層202a構成第一堆疊結構S1。此外，堆疊設置的多個電晶體T2由多個第二絕緣層202b分隔開，且每一個電晶體T2中的第二通道104與這些第二絕緣層202b構成第二堆疊結構S2。此外，第一堆疊結構S1中的每一層第一絕緣層202a與第二堆疊結構S2中位於相同水平高度處的第二絕緣層202b連接在一起，使得第一堆疊結構S1中的每一個第一通道102與第二堆疊結構S2中對應的第二通道104位於相同水平高度處。位於相同水平高度處的第一絕緣層202a與第二絕緣層202b可連接而成為一個整體的絕緣層202。

此外，在動態隨機存取記憶體20中，每一層中的位元線108上下連接在一起，第一導線112、第二導線118、源極線120以及汲極線122均垂直傳導電流。每一層中的絕緣體124上下連接在一起而形成貫穿第一堆疊結構S1的絕緣柱，且每一層中的絕緣體126上下連接在一起而形成貫穿第二堆疊結構S2的絕緣柱。

以三維動態隨機存取記憶體20為例，本發明的三維動態隨機存取記憶體的電路示意圖如圖3所示。在圖3中，位於不同層中的電晶體T1的汲極通過位元線108連接在一起，位於不同層中的電晶體T2的源極通過源極線120連接在一起，而位於不同層中的電晶體T2的汲極通過汲極線122連接在一起。如此一來，在操作過程中，可通過分別對位元線108、字元線110、源極線120與汲極線122施加所需的電壓來對目標記憶單元進行操作，而不需要透過選擇電晶體來選擇欲操作的記憶單元。也就是說，在本發明的動態隨機存取記憶體中可不需額外設置選擇電晶體。此外，在本發明的動態隨機存取記憶體中，一個記憶單元中的一個電晶體可作為電容器，因此可不需額外設置電容器。

圖4A為本發明第三實施例的動態隨機存取記憶體的上視示意圖。圖4B為沿圖4A中的I-I剖線的剖面示意圖。圖4C為沿圖4A中的II-II剖線的剖面示意圖。圖4D為沿圖4A中的III-III剖線的剖面示意圖。與第二實施例相同的構件將以相同的參考符號表示，且不再對其進行說明。此外，為使圖式清楚且便於說明，圖4A中省略了最上層的第一絕緣層以及第二絕緣層。

請同時參照圖4A、圖4B、圖4C與圖4D，本實施例的動態隨機存取記憶體30與動態隨機存取記憶體20的差異在於：在動態隨機存取記憶體30中，還包括穿層通道（through-layer channel）300以及穿層通道302。

詳細地說，穿層通道300設置於由每一層中的絕緣體124上下連接在一起而形成的絕緣柱與第一通道102之間以及該絕緣柱與第一絕緣層202a之間，亦即穿層通道300環繞該絕緣柱且將每一層的第一通道102連接在一起。穿層通道300的材料與第一通道102的材料相同，使得穿層通道300可與每一層的第一通道102連接。

此外，穿層通道302設置於由每一層中的絕緣體126上下連接在一起而形成的絕緣柱與第二通道104之間以及該絕緣柱與第二絕緣層202b之間，亦即穿層通道302環繞該絕緣柱且將每一層的第二通道104連接在一起。穿層通道302的材料與第二通道104的材料相同，使得穿層通道302可與每一層的第二通道104連接。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

10、20、30:動態隨機存取記憶體 100、200:基底 102、104:第一通道、第二通道 106:儲存節點 108:位元線 110:字元線 112、118:第一導線、第二導線 114、116:第一介電層、第二介電層 120:源極線 122:汲極線 124、126:絕緣體 128、130、132、134、136、138:接觸件 202:絕緣層 202a、202b:第一絕緣層、第二絕緣層 300、302:穿層通道 D1、D2:第一方向、第二方向 S1、S2:第二堆疊結構、第二堆疊結構 T1、T2:電晶體

圖1、圖2A與圖4A為本發明不同實施例的動態隨機存取記憶體的上視示意圖。 圖2B、圖2C與圖2D分別為沿圖2A中的I-I剖線、II-II剖線與III-III剖線的剖面示意圖。 圖3為本發明的三維動態隨機存取記憶體的電路示意圖。 圖4B、圖4C與圖4D分別為沿圖4A中的I-I剖線、II-II剖線與III-III剖線的剖面示意圖。

10:動態隨機存取記憶體

100:基底

102、104:第一通道、第二通道

106:儲存節點

108:位元線

110:字元線

112、118:第一導線、第二導線

114、116:第一介電層、第二介電層

120:源極線

122:汲極線

124、126:絕緣體

128、130、132、134、136、138:接觸件

D1、D2:第一方向、第二方向

T1、T2:電晶體

Claims (10)

1. 一種動態隨機存取記憶體，包括： 第一通道與第二通道，設置於基底上，且在第一方向上彼此分隔開； 儲存節點，設置於該第一通道與該第二通道之間的該基底上，且與該第一通道電性連接； 位元線，設置於該第一通道遠離該儲存節點的一側的該基底上，且與該第一通道電性連接； 字元線與第一導線，在與該第一方向交錯的第二方向上分別設置於該第一通道相對兩側的該基底上，其中該第一導線與該第一通道電性連接； 第一介電層，設置於該字元線與該第一通道之間； 第二介電層，設置於該儲存節點與該第二通道之間； 第二導線，設置於該第二通道遠離該儲存節點的一側的該基底上，且與該第二通道電性連接；以及 源極線與汲極線，在該第二方向上分別設置於該第二通道相對兩側的該基底上，其中該源極線與該汲極線分別與該第二通道電性連接。
2. 如請求項1所述的動態隨機存取記憶體，還包括接觸件，設置於該第一通道與該位元線之間、該第一通道與該儲存節點之間或該第一通道與該第一導線之間。
3. 如請求項1所述的動態隨機存取記憶體，還包括接觸件，設置於該第二通道與該源極線之間、該第二通道與該汲極線之間或該第二通道與該第二導線之間。
4. 一種動態隨機存取記憶體，包括： 第一堆疊結構，設置於基底上，且包括交替堆疊的多個第一通道與多個第一絕緣層； 第二堆疊結構，在第一方向上設置於該第一堆疊結構的一側的該基底上，且包括交替堆疊的多個第二通道與多個第二絕緣層，其中位於相同水平高度處的該第一絕緣層與該第二絕緣層連接在一起； 多個儲存節點，分別設置於位於相同水平高度處的該第一通道與該第二通道之間，且各自與對應的該第一通道電性連接； 位元線，設置於該第一堆疊結構遠離該儲存節點的一側的該基底上，且與每一個該第一通道電性連接； 第一導線與多個字元線，在與該第一方向交錯的第二方向上分別設置於該第一堆疊結構相對兩側的該基底上，其中該第一導線與每一個該第一通道電性連接，且每一個該字元線與對應的該第一通道位於相同的水平高度處； 第一介電層，設置於每一個該字元線與對應的該第一通道之間； 第二介電層，設置於每一個該儲存節點與對應的該第二通道之間； 第二導線，設置於該第二堆疊結構遠離該多個儲存節點的一側的該基底上，且與每一個該第二通道電性連接；以及 源極線與汲極線，在該第二方向上分別設置於該第二堆疊結構相對兩側的該基底上，其中該源極線與該汲極線分別與每一個該第二通道電性連接。
5. 如請求項4所述的動態隨機存取記憶體，還包括接觸件，設置於每一個該第一通道與該位元線之間、每一個該第一通道與對應的該儲存節點之間或每一個該第一通道與該第一導線之間。
6. 如請求項4所述的動態隨機存取記憶體，還包括接觸件，設置於每一個該第二通道與該源極線之間、每一個該第二通道與該汲極線之間或每一個該第二通道與該第二導線之間。
7. 如請求項4所述的動態隨機存取記憶體，還包括絕緣柱，貫穿該第一堆疊結構且位於該多個第一通道中。
8. 如請求項7該的動態隨機存取記憶體，還包括穿層通道，設置於該絕緣柱與該多個第一通道之間以及該絕緣柱與該多個第一絕緣層之間。
9. 如請求項4所述的動態隨機存取記憶體，還包括絕緣柱，貫穿該第二堆疊結構且位於該多個第二通道中。
10. 如請求項9所述的動態隨機存取記憶體，還包括穿層通道，設置於該絕緣柱與該多個第二通道之間以及該絕緣柱與該多個第二絕緣層之間。