[go: up one dir, main page]

TWI890026B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法

Info

Publication number
TWI890026B
TWI890026B TW112105175A TW112105175A TWI890026B TW I890026 B TWI890026 B TW I890026B TW 112105175 A TW112105175 A TW 112105175A TW 112105175 A TW112105175 A TW 112105175A TW I890026 B TWI890026 B TW I890026B
Authority
TW
Taiwan
Prior art keywords
pattern
supporting
lower electrode
conductive
layer
Prior art date
Application number
TW112105175A
Other languages
English (en)
Other versions
TW202415278A (zh
Inventor
朴正敏
林漢鎭
丁炯碩
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202415278A publication Critical patent/TW202415278A/zh
Application granted granted Critical
Publication of TWI890026B publication Critical patent/TWI890026B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/01—Manufacture or treatment
    • H10D1/041—Manufacture or treatment of capacitors having no potential barriers
    • H10D1/042—Manufacture or treatment of capacitors having no potential barriers using deposition processes to form electrode extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/696—Electrodes comprising multiple layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/694—Electrodes comprising noble metals or noble metal oxides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
    • H10D1/716—Electrodes having non-planar surfaces, e.g. formed by texturisation having vertical extensions
    • H10P14/43—
    • H10W44/601—

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本發明提供一種半導體裝置及其製造方法。半導體裝置 包括：基板；下部電極，在基板上在垂直方向上延伸且在水平方向上彼此間隔開；導電圖案，設置於基板上以共形地覆蓋下部電極；支撐圖案，被設置成穿透導電圖案且連接至下部電極的側表面的部分；以及導電島狀件，設置於支撐圖案的表面上。所述導電島狀件可在支撐圖案的所述表面上被分佈成彼此間隔開，且所述導電圖案可與導電島狀件間隔開且與導電島狀件電性斷開。

Description

半導體裝置及其製造方法
[相關申請案的交叉參考]
本專利申請案主張優先於在2022年7月25日在韓國智慧財產局提出申請的韓國專利申請案第10-2022-0091827號，所述韓國專利申請案的全部內容併入本案供參考。
本揭露是有關於一種半導體裝置及其製造方法，且具體而言是有關於一種包括電容器的半導體裝置及其製造方法。
半導體裝置由於其小的大小、多功能及/或低成本的特性而被認為是電子行業中的重要元件。隨著電子行業的發展，對具有更高積體密度的半導體裝置的需求日益增加。為提高半導體裝置的積體密度，減小構成半導體裝置的圖案的線寬是必要的。然而，減小圖案的線寬需要新穎且昂貴的曝光技術，且因此提高半導體裝置的積體密度變得困難。因此，正在積極進行關於提高半導體裝置的積體密度的新技術的各種研究。
本發明概念的實施例提供一種大小減小的半導體裝置及其製造方法。
根據本發明概念的實施例，一種半導體裝置可包括：基板；下部電極，在所述基板上在垂直方向上延伸且在水平方向上彼此間隔開；導電圖案，設置於所述基板上且共形地覆蓋所述下部電極；支撐圖案，穿透所述導電圖案且連接至所述下部電極的側表面的部分；以及導電島狀件，設置於所述支撐圖案的表面上。所述導電島狀件可在所述支撐圖案的所述表面上被分佈成彼此間隔開，且所述導電圖案可與所述導電島狀件間隔開且與所述導電島狀件電性斷開。
根據本發明概念的實施例，一種製造半導體裝置的方法可包括：在基板上形成絕緣層；在基板上形成下部電極接觸件以穿透絕緣層；在絕緣層上交替地堆疊犧牲層與支撐層以形成堆疊；形成下部電極以穿透所述堆疊且與下部電極接觸件接觸；對支撐層進行圖案化以形成支撐圖案；移除犧牲層以暴露出下部電極；對下部電極及支撐圖案執行使用金屬材料的沈積製程，以在下部電極上形成導電圖案；形成介電層以覆蓋支撐圖案及導電圖案；以及形成上部電極以覆蓋介電層。所述導電圖案可被形成為覆蓋由支撐圖案暴露出的下部電極的頂表面及側表面且暴露出支撐圖案。在沈積製程中，沈積於下部電極上的金屬材料的第一沈積速率可快於沈積於支撐圖案上的金屬材料的第二沈積速率。
根據本發明概念的實施例，一種製造半導體裝置的方法可包括：在基板上堆疊犧牲層及支撐層；形成下部電極以穿透所述支撐層及所述犧牲層且與所述基板接觸；對所述支撐層進行圖案化以形成支撐圖案；移除所述犧牲層以暴露出所述下部電極的不與所述支撐圖案接觸的側表面；以及對所述下部電極及所述支撐圖案執行使用金屬材料的沈積製程，以在所述下部電極的頂表面上以及在所述下部電極的不與所述支撐圖案接觸的所述側表面上形成導電圖案。所述導電圖案可被形成為暴露出所述支撐圖案的表面。所述沈積製程可包括重複進行一循環，且為在所述下部電極上沈積所述金屬材料的單個原子層而重複進行的所述循環的次數可少於為在所述支撐圖案上沈積所述金屬材料的單個原子層而重複進行的所述循環的次數。
100:半導體基板
101:層間絕緣層
102:下部電極接觸件
103:蝕刻停止層
210、211:下部電極
220:導電圖案
222:導電島
230:介電層
240:上部電極
300h、301h、302h:支撐孔洞
310、311、312:支撐圖案
321、322:支撐層
401、402:犧牲層
410:犧牲材料
500:罩幕圖案
501:開口
601:基板
602:裝置隔離圖案
605:層間絕緣圖案
607:閘極介電層
609:儲存節點歐姆層
610:字元線頂蓋圖案
611a:擴散防止圖案
612a:第一經摻雜區
612b:第二經摻雜區
621:第一子間隔件
625:第二子間隔件
627:第三子間隔件
630:位元線複晶矽圖案
631:位元線歐姆圖案
632:位元線含金屬圖案
637:位元線頂蓋圖案
641:下部間隙填充絕緣圖案
657:墊隔離圖案
A-A’、B-B’、C-C’、D-D’:線
ACT:主動部分
BC:儲存節點接觸件
BL:位元線
DC:位元線接觸件
GP:間隙區
H:下部電極孔洞
LP:搭接墊
R:凹槽區
S1、S2:部分
S10:第一步驟
S20:第二步驟
S30:第三步驟
S40:第四步驟
SP:位元線間隔件
WL:字元線
X1:第一方向
X2:第二方向
X3:第三方向
圖1是示出根據本發明概念實例性實施例的半導體裝置的平面圖。
圖2是示出根據本發明概念實例性實施例的半導體裝置的沿著圖1所示線A-A’及B-B’截取的橫截面的剖視圖。
圖3是示出圖2所示部分「S1」的放大剖視圖。
圖4至圖13是示出根據本發明概念實例性實施例的製造半導體裝置的方法的圖。
圖14及圖15是示出根據本發明概念實例性實施例的製造半 導體裝置的方法的剖視圖。
圖16是示出根據本發明概念實例性實施例的半導體裝置的平面圖。
圖17是示出根據本發明概念實例性實施例的半導體裝置的沿著圖16所示線C-C’及D-D’截取的橫截面的剖視圖。
現將參照附圖更全面地闡述本發明概念的實例性實施例，在附圖中示出實例性實施例。相同的編號始終指代相同的元件。
本文中在提及定向、佈局、位置、形狀、大小、量或其他度量時所使用的例如「相同」、「相等」、「平坦」或「共面」等用語未必意指完全相同的定向、佈局、位置、形狀、大小、量或其他度量，而是旨在囊括在可能例如由於製作製程而出現的可接受變動內幾乎相同的定向、佈局、位置、形狀、大小、量或其他度量。除非上下文或其他陳述另有指示，否則可在本文中使用用語「實質上」來強調此種含義。舉例而言，被闡述為「實質上相同」、「實質上相等」或「實質上平坦」的用語可為完全相同、完全相等或完全平整的，或者可在可能例如由於製作製程而出現的可接受變動內為相同、相等或平坦的。應理解，當稱一元件「接觸」另一元件或「與」另一元件「接觸」(或者使用字元「接觸」的任何形式)時，在接觸點處不存在中間元件。
圖1是示出根據本發明概念實例性實施例的半導體裝置的平面圖。圖2是示出根據本發明概念實例性實施例的半導體裝置的沿著圖1所示線A-A’及B-B’截取的橫截面的剖視圖。圖3是示出圖2所示部分「S1」的放大剖視圖。
參照圖1至圖3，可提供半導體基板100。作為實例，半導體基板100可為單晶矽基板。
儘管未示出，然而在半導體基板100上可設置有半導體元件。詳言之，在半導體基板100中可設置有裝置隔離層以對主動區進行界定。字元線可隱埋於半導體基板100中。在半導體基板100的位於字元線的兩側處的部分中可設置有雜質注入區，以構成源極區或汲極區。位元線可電性連接至位於字元線的側處的雜質注入區。儲存節點接觸件可電性連接至不與字元線連接的雜質注入區。然而，本發明概念並非僅限於此實例，且在實施例中，在半導體基板100上可設置有各種形狀的元件或內連線。
在半導體基板100上可設置有層間絕緣層101。舉例而言，層間絕緣層101的下表面可接觸半導體基板100的上表面。在半導體基板100上設置有半導體元件的情形中，層間絕緣層101可設置於半導體基板100上以覆蓋半導體元件。層間絕緣層101可由絕緣材料中的至少一者形成或者可包含絕緣材料中的至少一者。在實施例中，層間絕緣層101可由氧化矽(SiO2)、氮化矽(SiN)或氮氧化矽(SiON)中的至少一者形成或者可包含氧化矽(SiO2)、氮化矽(SiN)或氮氧化矽(SiON)中的至少一者。
在層間絕緣層101中可設置有下部電極接觸件102。下部電極接觸件102可被設置成穿透層間絕緣層101且可電性連接至半導體基板100。在實例性實施例中，下部電極接觸件102的上表面及下表面可分別與層間絕緣層101的上表面及下表面共面。舉例而言，在半導體基板100上設置有半導體元件的情形中，下部電極接觸件102可電性連接至半導體元件的儲存節點接觸件。下部電極接觸件102可由導電材料形成或者可包含導電材料。在實施例中，下部電極接觸件102可由經摻雜複晶矽、氮化鈦(TiN)或鎢(W)中的至少一者形成或者可包含經摻雜複晶矽、氮化鈦(TiN)或鎢(W)中的至少一者。
在層間絕緣層101上可設置有蝕刻停止層103。舉例而言，蝕刻停止層103的下表面可接觸層間絕緣層101的上表面。在實施例中，蝕刻停止層103可由氮化矽(SiN)、氮化矽硼(SiBN)或氮化矽碳(SiCN)中的至少一者形成或者可包含氮化矽(SiN)、氮化矽硼(SiBN)或氮化矽碳(SiCN)中的至少一者，且蝕刻停止層103可具有單層式結構或多層式結構。在實施例中，可不提供蝕刻停止層103。
在蝕刻停止層103上可設置有下部電極210。下部電極210中的每一者可被設置成穿透蝕刻停止層103且被設置成與下部電極接觸件102中的對應一者接觸。下部電極210可具有支柱形狀。作為實例，下部電極210的形狀可如同具有圓形截面的插塞。下部電極210可在水平方向上彼此間隔開。當在平面圖中觀 察時，下部電極210可佈置成蜂巢形狀。舉例而言，六個下部電極210可圍繞一個下部電極210佈置以形成六邊形形狀。然而，下部電極210的平面佈置可發生各種改變。下部電極210可由導電材料形成或者可包含導電材料。舉例而言，下部電極210可由經摻雜複晶矽、金屬材料、金屬氧化物材料或金屬氮化物材料中的至少一者形成或者可包含經摻雜複晶矽、金屬材料、金屬氧化物材料或金屬氮化物材料中的至少一者。
在下部電極210的側表面上可設置有支撐圖案310。支撐圖案310可包括第一支撐圖案311及第二支撐圖案312。第一支撐圖案311及第二支撐圖案312可與下部電極210的側表面接觸。第一支撐圖案311及第二支撐圖案312可被設置成穿透導電圖案220且被設置成與下部電極210的側表面的部分接觸。舉例而言，下部電極210中的每一者的側表面的至少一部分可被第一支撐圖案311及第二支撐圖案312覆蓋，且下部電極210中的每一者的側表面的其餘部分可不被第一支撐圖案311及第二支撐圖案312覆蓋。第一支撐圖案311可在垂直方向上與層間絕緣層101或蝕刻停止層103間隔開。第一支撐圖案311可放置於蝕刻停止層103之上。第二支撐圖案312可在垂直方向上與第一支撐圖案311間隔開。第二支撐圖案312可放置於第一支撐圖案311之上。第一支撐圖案311、第二支撐圖案312及蝕刻停止層103可在垂直方向上彼此交疊。當自半導體基板100量測時，第二支撐圖案312的頂表面可位於較第一支撐圖案311的頂表面高的水準處。第二支 撐圖案312的頂表面可與下部電極210的頂表面共面。舉例而言，第二支撐圖案312的頂表面與下部電極210的頂表面可位於單個平面上且可連接至彼此。第一支撐圖案311及第二支撐圖案312可將下部電極210的側表面連接至彼此。下部電極210可由第一支撐圖案311及第二支撐圖案312進行支撐。舉例而言，第一支撐圖案311及第二支撐圖案312可防止下部電極210在側向上傾斜。第一支撐圖案311及第二支撐圖案312可包含碳(C)。此處，第一支撐圖案311中的碳(C)含量及第二支撐圖案312中的碳(C)含量可高於下部電極210中的碳(C)含量。在下部電極210包含碳(C)的情形中，下部電極210中的碳(C)含量可低於5原子%。在實施例中，下部電極210可不包含碳(C)，或者下部電極210中的碳(C)含量可為實質上接近於零的非常小的值。第一支撐圖案311及第二支撐圖案312中的每一者中的碳(C)含量可介於自5原子%至10原子%的範圍內。在實施例中，第一支撐圖案311及第二支撐圖案312可由氮化矽碳(SiCN)形成或者可包含氮化矽碳(SiCN)。
支撐圖案310可具有支撐孔洞300h。舉例而言，支撐孔洞300h可包括被設置成穿透第一支撐圖案311的第一支撐孔洞301h及被設置成穿透第二支撐圖案312的第二支撐孔洞302h。當在平面圖中觀察時，第一支撐孔洞301h的位置可對應於第二支撐孔洞302h的位置。舉例而言，第一支撐孔洞301h中的每一者可在垂直方向上與第二支撐孔洞302h中的對應一者交疊。第一支撐 孔洞301h及第二支撐孔洞302h可被形成為局部地暴露出被設置成彼此相鄰的三個下部電極210的側表面。
圖2示出其中在半導體基板100上設置有在垂直方向上隔開的兩個支撐圖案(例如，第一支撐圖案311與第二支撐圖案312)的實例，但本發明概念並非僅限於此實例。舉例而言，支撐圖案的數目可為一個或者可大於兩個。以下說明將基於圖2所示實施例。
導電圖案220可被設置成覆蓋下部電極210的頂表面的部分以及下部電極210的不與第一支撐圖案311及第二支撐圖案312接觸的側表面的部分。然而，導電圖案220可被設置成暴露出第一支撐圖案311及第二支撐圖案312。舉例而言，導電圖案220可接觸下部電極210的頂表面及側表面。另外，導電圖案220可被設置成暴露出蝕刻停止層103。當在圖1所示平面圖中觀察時，導電圖案220可位於支撐孔洞300h內。下部電極210與第一支撐圖案311及第二支撐圖案312之間的黏合強度可大於導電圖案220與第一支撐圖案311及第二支撐圖案312之間的黏合強度。導電圖案220可被形成為具有實質上均勻的厚度。導電圖案220可由導電材料中的至少一者形成或者可包含導電材料中的至少一者。舉例而言，導電圖案220可由鈮(Nb)、鉭(Ta)、錫(Sn)、鉬(Mo)、鈦(Ti)、銦(In)、鎳(Ni)、鈷(Co)、鎢(W)或釕(Ru)中的至少一者形成或者可包含鈮(Nb)、鉭(Ta)、錫(Sn)、鉬(Mo)、鈦(Ti)、銦(In)、鎳(Ni)、鈷(Co)、鎢(W)或釕(Ru)中 的至少一者。導電圖案220的功函數可大於下部電極210的功函數。
參照圖3，在第一支撐圖案311的頂表面上可設置有導電島狀件(conductive island)222。導電島狀件222可分佈於第一支撐圖案311的頂表面上。在一些實施例中，導電島狀件222可以不規則的方式分佈於第一支撐圖案311的頂表面上。導電島狀件222的形狀及大小可彼此不同。導電島狀件222之間的距離可彼此不同。導電島狀件222可在水平方向上彼此間隔開。導電島狀件222可在水平方向上與導電圖案220間隔開。因此，導電島狀件222可與導電圖案220電性斷開。舉例而言，導電島狀件222可與導電圖案220電性隔離。導電島狀件222可被設置成暴露出第一支撐圖案311的頂表面的至少一部分。導電島狀件222可由與導電圖案220相同的材料形成或者可包含與導電圖案220相同的材料。舉例而言，導電島狀件222可由鈮(Nb)、鉭(Ta)、錫(Sn)、鉬(Mo)、鈦(Ti)、銦(In)、鎳(Ni)、鈷(Co)、鎢(W)或釕(Ru)中的至少一者形成或者可包含鈮(Nb)、鉭(Ta)、錫(Sn)、鉬(Mo)、鈦(Ti)、銦(In)、鎳(Ni)、鈷(Co)、鎢(W)或釕(Ru)中的至少一者。
圖3所示放大剖視圖示出設置於第一支撐圖案311的頂表面上的導電島狀件222，但本發明概念並非僅限於此實例。舉例而言，除了與下部電極210接觸的表面之外，導電島狀件222可設置於支撐圖案310的頂表面、底表面及側表面上。
儘管未示出，然而導電島狀件222可設置於第二支撐圖案312的表面上。舉例而言，導電島狀件222可設置於第一支撐圖案311的表面上及/或第二支撐圖案312的表面上。設置於第二支撐圖案312的表面上的導電島狀件222的佈置及形狀可與參照圖3闡述的位於第一支撐圖案311的頂表面上的導電島狀件222的佈置及形狀實質上相同或相似。舉例而言，導電島狀件222可以不規則方式分佈於第二支撐圖案312的表面上，且導電島狀件222可彼此間隔開且可與導電圖案220間隔開。
在導電圖案220、導電島狀件222、第一支撐圖案311及第二支撐圖案312上可設置有介電層230。介電層230可被形成為共形地覆蓋導電圖案220、第一支撐圖案311及第二支撐圖案312。舉例而言，介電層230可以均勻的厚度覆蓋導電圖案220、導電島狀件222、第一支撐圖案311及第二支撐圖案312。位於第一支撐圖案311及第二支撐圖案312上的介電層230可覆蓋導電島狀件222，且導電島狀件222可不被介電層230暴露出。介電層230可接觸導電圖案220的表面、第一支撐圖案311的表面及第二支撐圖案312的表面。介電層230可與下部電極210間隔開，導電圖案220夾置於介電層230與下部電極210之間。介電層230可由於導電圖案220而不與下部電極210接觸。介電層230可由介電材料中的至少一者形成或者可包含介電材料中的至少一者。舉例而言，介電層230可由介電常數高於氧化矽(SiO2)或氮化矽(SiN)的材料形成或者可包含介電常數高於氧化矽(SiO2)或 氮化矽(SiN)的材料。舉例而言，介電層230可由金屬氧化物材料(例如，氧化鋁(Al2O3)、氧化鋯(ZrO2)及氧化鉿(HfO2))中的至少一者形成或者可包含金屬氧化物材料(例如，氧化鋁(Al2O3)、氧化鋯(ZrO2)及氧化鉿(HfO2))中的至少一者，且介電層230可具有單層式結構或多層式結構。
在介電層230上可設置有上部電極240。上部電極240可接觸介電層230。位於介電層230上的上部電極240可覆蓋下部電極210。上部電極240可藉由介電層230而與下部電極210間隔開。另外，上部電極240可藉由介電層230而與設置於第一支撐圖案311及第二支撐圖案312上的導電島狀件222間隔開。上部電極240可由金屬材料(例如，氮化鈦(TiN)及鎢(W))或經摻雜複晶矽中的至少一者形成或者可包含金屬材料(例如，氮化鈦(TiN)及鎢(W))或經摻雜複晶矽中的至少一者，且上部電極240可具有單層式結構或多層式結構。下部電極210、介電層230及上部電極240可構成電容器。
在根據本發明概念實例性實施例的半導體裝置中，導電圖案220可被設置成覆蓋下部電極210的頂表面及下部電極210的不與第一支撐圖案311及第二支撐圖案312接觸的側表面。此處，導電圖案220可由功函數較下部電極210高的材料形成或者可包含功函數較下部電極210高的材料。因此，可由於導電圖案220的高的功函數而抑制電子自導電圖案220發射至導電圖案220的外部，且藉此可減少來自導電圖案220的洩漏電流。亦即，在 具有相對高的功函數的導電圖案220設置於下部電極210上且介電層230與具有相對低的功函數的下部電極210間隔開的情形中，可防止或抑制儲存於下部電極210中的電子經由介電層230洩漏至外部。因此，可減少半導體裝置中的洩漏電流，且藉此改善半導體裝置的資料保持性質或電子保持性質。此外，由於覆蓋下部電極210的導電圖案220彼此斷開，因此可防止在下部電極210之間形成短路。因此，半導體裝置可具有改善的電性特性。
此外，由於第一支撐圖案311及第二支撐圖案312被設置成與下部電極210接觸，因此可防止下部電極210傾斜或塌陷，且藉此改善半導體裝置的可靠性特性。
圖4至圖13是根據本發明概念實例性實施例的為闡述製造半導體裝置的方法而呈現的圖。詳言之，圖6是平面圖，呈現所述平面圖來闡述實例性製造方法的一些步驟。圖11是示出圖10所示部分「S2」的放大剖視圖。圖12是為闡述實例性製造方法的一些步驟而呈現的流程圖。在以下說明中，可藉由相同的參考編號來標識前面參照圖1至圖3闡述的元件，而不再對其予以贅述。
參照圖4，可提供半導體基板100。儘管未示出，然而可藉由常規製程在半導體基板100上形成半導體元件或內連線。
可在半導體基板100上形成層間絕緣層101。位於半導體基板100上的層間絕緣層101可覆蓋半導體元件或內連線。
可在層間絕緣層101中形成下部電極接觸件102。舉例 而言，形成下部電極接觸件102可包括形成在垂直方向上穿透層間絕緣層101的開口以及使用導電材料對所述開口進行填充。在實施例中，下部電極接觸件102可電性連接至半導體元件。
可在層間絕緣層101及下部電極接觸件102上形成蝕刻停止層103。位於層間絕緣層101上的蝕刻停止層103可覆蓋下部電極接觸件102。
可在蝕刻停止層103上形成犧牲層401及402以及支撐層321及322。形成犧牲層401及402以及支撐層321及322可包括依序堆疊第一犧牲層401、第一支撐層321、第二犧牲層402及第二支撐層322。
在實施例中，第一犧牲層401與第二犧牲層402可由相同的材料形成。第一支撐層321與第二支撐層322可由相同的材料形成。第一犧牲層401及第二犧牲層402可由相對於第一支撐層321及第二支撐層322具有蝕刻選擇性的材料形成或者可包含相對於第一支撐層321及第二支撐層322具有蝕刻選擇性的材料。舉例而言，第一犧牲層401及第二犧牲層402可由氧化矽(SiO2)形成或者可包含氧化矽(SiO2)。第一支撐層321及第二支撐層322可包含碳(C)。第一支撐層321的碳濃度及第二支撐層322的碳濃度可介於自5原子%至10原子%的範圍內。作為實例，第一支撐層321及第二支撐層322可由氮化矽碳(SiCN)形成或者可包含氮化矽碳(SiCN)。
參照圖5，可依序對第二支撐層322、第二犧牲層402、 第一支撐層321及第一犧牲層401進行蝕刻以形成下部電極孔洞H，所述下部電極孔洞H暴露出下部電極接觸件102。舉例而言，可藉由在第二支撐層322上形成罩幕圖案且使用所述罩幕圖案作為蝕刻罩幕執行蝕刻製程來形成下部電極孔洞H。此後，可移除罩幕圖案。
參照圖6及圖7，可在下部電極孔洞H中形成下部電極210。舉例而言，形成下部電極210可包括在半導體基板100上形成導電層以對下部電極孔洞H進行填充以及對導電層執行回蝕製程。可執行回蝕製程，直至導電層的頂表面位於與第二支撐層322的頂表面相同的水準處。因此，導電層可被劃分成多個部分，所述多個部分分別放置於下部電極孔洞H中，且下部電極210可由導電層的所述部分構成。作為回蝕製程的結果，可移除第二支撐層322的頂表面上的導電層，且因此第二支撐層322的頂表面可暴露於外部。
可在第二支撐層322上形成罩幕圖案500。罩幕圖案500可包括開口501，所述開口501中的每一者被形成為局部地暴露出下部電極210的頂表面。在實施例中，開口501中的每一者可被形成為局部地暴露出相鄰的三個下部電極210的頂表面及位於所述三個下部電極210之間的第二支撐層322的頂表面。
參照圖8，可對第二支撐層322及第一支撐層321進行圖案化以形成包括支撐孔洞300h的支撐圖案310。詳言之，可使用罩幕圖案500作為蝕刻罩幕來執行蝕刻製程。蝕刻製程可包括 非等向性蝕刻製程。可執行蝕刻製程以依序對藉由罩幕圖案500的開口501而暴露出的第二支撐層322、位於第二支撐層322下方的第二犧牲層402以及位於第二犧牲層402下方的第一支撐層321進行蝕刻。作為此製程的結果，支撐孔洞300h可被形成為暴露出第一犧牲層401的頂表面。作為對第一支撐層321進行圖案化的結果，可形成具有第一支撐孔洞301h的第一支撐圖案311。作為對第二支撐層322進行圖案化的結果，可形成具有第二支撐孔洞302h的第二支撐圖案312。由於蝕刻製程是藉由非等向性蝕刻製程執行，因此第一支撐孔洞301h與第二支撐孔洞302h可在垂直方向上彼此交疊且在形狀及大小上可彼此相同或相似。另外，第二犧牲層402的側表面亦可暴露於支撐孔洞300h。
參照圖9，可移除第一犧牲層401及第二犧牲層402。可藉由等向性蝕刻製程形成第一犧牲層401及第二犧牲層402。舉例而言，可經由第一支撐孔洞301h及第二支撐孔洞302h將蝕刻溶液供應至第一犧牲層401及第二犧牲層402，且在此種情形中，第二犧牲層402的被暴露出的側表面及第一犧牲層401的被暴露出的頂表面可與蝕刻溶液發生反應。由於第一犧牲層401及第二犧牲層402被移除，因此蝕刻停止層103的頂表面、第一支撐圖案311的頂表面及底表面以及第二支撐圖案312的底表面可被暴露出。
作為另外一種選擇，可對第二支撐層322執行非等向性蝕刻製程以形成包括第二支撐孔洞302h的第二支撐圖案312，且 然後可執行等向性蝕刻製程以經由第二支撐孔洞302h移除第二犧牲層402。此後，可對第一支撐層321執行非等向性蝕刻製程以形成包括第一支撐孔洞301h的第一支撐圖案311，且然後可執行等向性蝕刻製程以經由第一支撐孔洞301h移除第一犧牲層401。
參照圖10至圖12，可移除罩幕圖案500(例如，參見圖8)。可在移除罩幕圖案500之後執行沈積導電圖案220的製程。
可藉由區域選擇性沈積方法來形成導電圖案220。在實施例中，可僅在下部電極210的被暴露出的表面上形成導電圖案220。舉例而言，可使用自限制性表面化學反應(self-limiting surface chemical reaction)來沈積導電圖案220。在實施例中，在形成導電圖案220時，可在第一支撐圖案311的被暴露出的表面及第二支撐圖案312的被暴露出的表面上形成導電島狀件222。舉例而言，可藉由相同的沈積製程形成導電圖案220與導電島狀件222。在下文中，將在以下更詳細地闡述形成導電圖案220的製程。
沈積導電圖案220可包括重複進行單個製程循環。形成導電圖案220的製程中的單個循環可包括在下部電極210的表面及支撐圖案310(包括第一支撐圖案311及第二支撐圖案312)的表面上供應前驅物氣體且將前驅物氣體吸附於下部電極210的表面及支撐圖案310的表面上的第一步驟S10、對前驅物氣體進行吹掃的第二步驟S20、供應反應氣體的第三步驟S30以及對反應氣體進行吹掃的第四步驟S40。在下文中，將更詳細地闡述所述單個循環的每一步驟。
在第一步驟S10中，可供應包含前驅物材料的源氣體。前驅物材料與支撐圖案310的被暴露出的表面之間的反應性可小於前驅物材料與下部電極210的被暴露出的表面之間的反應性。舉例而言，可將前驅物材料吸附於下部電極210的被暴露出的表面上。下部電極210的被暴露出的表面可飽和地充滿前驅物材料。可將前驅物材料吸附於下部電極210的整個被暴露出的表面上。作為吸附前驅物材料的結果，可在下部電極210的被暴露出的表面上形成包含前驅物材料的層。此處，亦可將前驅物材料吸附於支撐圖案310的被暴露出的表面上。然而，支撐圖案310的被暴露出的表面可不飽和地充滿前驅物材料。前驅物材料可局部地吸附於支撐圖案310的被暴露出的表面上。
在第二步驟S20中，可自沈積腔室排出未吸附於下部電極210及支撐圖案310上的前驅物材料的源氣體。
在第三步驟S30中，可將用於與前驅物材料發生反應的反應氣體供應至腔室中。吸附於下部電極210上的前驅物材料可與反應氣體發生反應，且因此，導電圖案220可被形成為覆蓋下部電極210的被暴露出的表面。舉例而言，由於前驅物材料以吸附層的形式形成於下部電極210的被暴露出的表面上，因此可在下部電極210的被暴露出的表面上形成構成導電圖案220的至少一個原子層。下部電極210可不藉由導電圖案220而暴露至外部。
吸附於支撐圖案310上的前驅物材料可與反應氣體發生反應，且在此種情形中可形成彼此間隔開的導電島狀件222。舉例 而言，由於前驅物材料局部地吸附於支撐圖案310的被暴露出的表面上，因此導電島狀件222可以分散式方式或分佈式方式形成於支撐圖案310上。舉例而言，導電島狀件222可被形成為局部地覆蓋支撐圖案311及312且暴露出支撐圖案311及312的至少一部分。
位於支撐圖案310上的導電島狀件222可被形成為具有各種形狀及各種大小。位於支撐圖案310上的導電島狀件222可彼此間隔開各種距離。舉例而言，導電島狀件222可被形成為在支撐圖案310上具有不規則的形狀及佈置。導電島狀件222可被形成為與位於下部電極210上的導電圖案220間隔開。因此，導電島狀件222可與導電圖案220電性斷開。舉例而言，導電島狀件222可與導電圖案220電性隔離。
在第四步驟S40中，可自沈積腔室排出反應氣體的未參與第三步驟的未發生反應部分以及副產物。
可使用包含金屬元素的前驅物材料來執行導電圖案220及導電島狀件222的沈積製程。前驅物材料可包括鈮(Nb)、鉭(Ta)、錫(Sn)、鉬(Mo)、鈦(Ti)、銦(In)、鎳(Ni)、鈷(Co)、鎢(W)或釕(Ru)。可藉由使用惰性氣體的製程來執行第二步驟S20及第四步驟S40。可在250攝氏度至700攝氏度的溫度下執行沈積製程。
支撐圖案310可包含與前驅物材料具有低化學反應性的特定材料。舉例而言，支撐圖案310可包含碳(C)。支撐圖案310 的碳濃度可介於自5原子%至10原子%的範圍內。支撐圖案310的碳濃度可高於下部電極210的碳濃度。在實施例中，支撐圖案310可由氮化矽碳(SiCN)形成或者可包含氮化矽碳(SiCN)。
根據對沈積製程中的製程循環的以上說明而在每一循環期間形成導電圖案220及導電島狀件222，但本發明概念並非僅限於此實例。
在藉由根據本發明概念實施例的區域選擇性原子層沈積方法來沈積金屬材料的情形中，在將前驅物材料吸附於目標層的表面上之後，可發生反應氣體與前驅物材料之間的反應。此處，當沈積製程處於自初始狀態至開始在表面上沈積前驅物材料的狀態的時間段內時，可重複進行製程循環。自初始狀態開始重複進行沈積製程的製程循環直至開始沈積前驅物材料的時間間隔可被稱為潛伏期(incubation period)。由於下部電極210與支撐圖案310之間的特定材料的濃度差異，下部電極210與支撐圖案310可具有彼此不同的潛伏期。在下部電極210上沈積前驅物材料所需的潛伏期可短於在支撐圖案310上沈積前驅物材料所需的潛伏期。因此，為在下部電極210上形成單個原子層而重複進行的循環的次數可少於為在支撐圖案310上形成單個原子層而重複進行的循環的次數，且前驅物材料在下部電極210上的沈積速率可快於前驅物材料在支撐圖案310上的沈積速率。在本說明書中，單個原子層可指單層，其被形成為具有接近構成導電圖案220的原子大小的厚度。可在較下部電極210的潛伏期長且較支撐圖案310 的潛伏期短的製程時間期間執行沈積製程。可在支撐圖案310的表面上形成單個原子層之前終止所述沈積製程。因此，前驅物材料可選擇性地沈積於下部電極210與支撐圖案310之間的區上。
根據本發明概念的實施例，可藉由使用區域選擇性沈積製程而僅在下部電極210的頂表面及下部電極210的不與支撐圖案310接觸的側表面上選擇性地形成導電圖案220。相比之下，導電島狀件222可形成於支撐圖案310的表面上且可與形成於下部電極210上的導電圖案220間隔開。因此，可省略自支撐圖案310的表面移除導電圖案220的附加製程，且形成於下部電極210上的導電圖案220可彼此間隔開。因此，可防止在下部電極210之間形成短路。另外，可簡化製造半導體裝置的製程且降低半導體裝置的製造成本。
參照圖13，可在導電圖案220、第一支撐圖案311、第二支撐圖案312及蝕刻停止層103上形成介電層230。介電層230可在導電圖案220及蝕刻停止層103上被形成為具有均勻的厚度。介電層230可被形成為覆蓋位於支撐圖案310上的導電島狀件222。介電層230可不暴露出位於支撐圖案310上的導電島狀件222。介電層230可為與參照圖2闡述的介電層230相同的介電層。
返回參照圖2，可在介電層230上形成上部電極240。舉例而言，可藉由在半導體基板100上沈積或塗覆導電材料來形成上部電極240。上部電極240可在介電層230上被形成為覆蓋下部電極210。上部電極240可被形成為藉由介電層230而與下部電 極210間隔開。
圖14是示出根據本發明概念實例性實施例的半導體裝置的剖視圖。在對本實施例的以下說明中，為簡潔起見，可藉由相似或相同的參考編號來標識具有與圖2所示半導體裝置中的元件實質上相同的特徵的元件，而不再對其予以贅述。
參照圖14，可以中空杯或圓柱形的形狀提供下部電極211中的每一者。舉例而言，當在橫截面中觀察時，下部電極211中的每一者可具有U形狀。導電圖案220可覆蓋下部電極211的頂表面、內側表面及外側表面，且此處，下部電極211的被導電圖案220覆蓋的外側表面可不與支撐圖案311及312接觸。介電層230可被形成為覆蓋導電圖案220。儘管在圖14中未示出，然而在支撐圖案311及312的不與下部電極210接觸的被暴露出的表面上可形成有參照圖3闡述的導電島狀件222。介電層230可被形成為覆蓋導電圖案220以及支撐圖案311及312。上部電極240可形成於介電層230上。上部電極240的一部分可延伸至下部電極211的空的內空間中。
圖15是示出根據本發明概念實例性實施例的製造半導體裝置(例如，圖14所示半導體裝置)的方法的剖視圖。
參照圖15，可在半導體基板100上形成電極層(未示出)，所述電極層以均勻的厚度覆蓋圖5所示所得結構(具體而言覆蓋下部電極孔洞H的底表面及側表面)。此處，電極層的厚度可相對小，使得整個下部電極孔洞H不被電極層填充。可在電極層 上形成犧牲材料410，以對下部電極孔洞H的其餘部分進行填充。此後，可對犧牲材料410及電極層執行回蝕製程或化學機械平坦化(chemical mechanical planarization，CMP)製程，以暴露出第二支撐層322且使電極層的部分及犧牲材料410的部分留在下部電極孔洞H中。電極層的留在下部電極孔洞H中的所述部分可分別用作下部電極211。
可以與參照圖8至圖13闡述的方式相同的方式執行後續製程。在參照圖9闡述的步驟中，可同時移除犧牲材料410與犧牲層401及402，以暴露出下部電極211的內側表面。因此，在形成圖10所示導電圖案220的製程期間，可藉由例如區域選擇性沈積方法而將導電圖案220沈積於下部電極211的內側表面上。可在導電圖案220的沈積製程期間形成參照圖11闡述的導電島狀件222。可使用上述方法來執行形成介電層230(例如，參見圖13)的後續製程及形成上部電極240(例如，參見圖13)的製程。
圖16是示出根據本發明概念實例性實施例的半導體裝置的剖視圖。圖17是示出根據本發明概念實例性實施例的半導體裝置的沿著圖16所示線C-C’及D-D’截取的橫截面的剖視圖。
參照圖16及圖17，在基板601中可設置有裝置隔離圖案602以對主動部分ACT進行界定。主動部分ACT中的每一者可具有隔離形狀。當在平面圖中觀察時，主動部分ACT中的每一者可為在第一方向X1上延伸的條形圖案。當在平面圖中觀察時，主動部分ACT可對應於基板601的部分，所述部分中的每一者被 裝置隔離圖案602包圍。基板601可由半導體材料形成或者可包含半導體材料。主動部分ACT可被佈置成彼此平行且平行於第一方向X1，且主動部分ACT中的每一者可被設置成具有與另一主動部分ACT的中心相鄰的端部部分。
字元線WL可被設置成與主動部分ACT交叉。字元線WL可設置於槽(groove)中，所述槽形成於裝置隔離圖案602及主動部分ACT中。字元線WL可平行於不與第一方向X1平行的第二方向X2。字元線WL可由導電材料形成或者可包含導電材料。在字元線WL中的每一者與所述槽中的每一者的內表面之間可設置有閘極介電層607。儘管未示出，然而所述槽可被形成為在裝置隔離圖案602中具有相對大的深度且在主動部分ACT中具有相對小的深度。閘極介電層607可由熱生長氧化物、氮化矽、氮氧化矽及高介電常數介電材料中的至少一者形成或者可包含熱生長氧化物、氮化矽、氮氧化矽及高介電常數介電材料中的至少一者。字元線WL可具有彎曲的底表面。
在每一對字元線WL之間在每一主動部分ACT中可設置有第一經摻雜區612a，且在每一主動部分ACT的相對的邊緣區中可分別設置有一對第二經摻雜區612b。在實施例中，第一經摻雜區612a及第二經摻雜區612b可經n型雜質摻雜。第一經摻雜區612a可對應於共用汲極區，且第二經摻雜區612b可對應於源極區。字元線WL中的每一者以及與其相鄰的第一經摻雜區612a及第二經摻雜區612b可構成電晶體。由於字元線WL設置於所述 槽中，因此在給定的平面面積內，位於字元線WL下方的通道區可具有增加的通道長度。因此可抑制短通道效應。
在垂直方向上，字元線WL的頂表面可低於主動部分ACT的頂表面。在字元線WL中的每一者上可設置有字元線頂蓋圖案610。字元線頂蓋圖案610可接觸字元線WL的頂表面。字元線頂蓋圖案610可為在字元線WL的長度方向上延伸的線形圖案且可覆蓋字元線WL的整個頂表面。字元線頂蓋圖案610可在字元線WL上對所述槽進行填充。字元線頂蓋圖案610可由氮化矽形成或者可包含氮化矽。
在基板601上可設置有層間絕緣圖案605。層間絕緣圖案605可由氧化矽、氮化矽或氮氧化矽中的至少一者形成或者可包含氧化矽、氮化矽或氮氧化矽中的至少一者，且層間絕緣圖案605可具有單層式結構或多層式結構。當在平面圖中觀察時，層間絕緣圖案605可為彼此間隔開的島狀圖案。層間絕緣圖案605可被形成為覆蓋彼此相鄰的兩個主動部分ACT的兩個端部部分。
可藉由使基板601的上部部分、裝置隔離圖案602的上部部分及字元線頂蓋圖案610的上部部分局部地凹陷而形成凹槽區R。當在平面圖中觀察時，凹槽區R可被形成為具有網狀形狀。凹槽區R的側表面可與層間絕緣圖案605的側表面對準。
在層間絕緣圖案605上可設置有位元線BL。位元線BL可被設置成與字元線頂蓋圖案610及字元線WL交叉。如圖14中所示，位元線BL可平行於不與第一方向X1及第二方向X2平行 的第三方向X3。位元線BL可包括依序堆疊的位元線複晶矽圖案630、位元線歐姆圖案631及位元線含金屬圖案632。位元線複晶矽圖案630可由經摻雜或未經摻雜的複晶矽形成或者包含經摻雜或未經摻雜的複晶矽。位元線歐姆圖案631可由金屬矽化物材料中的至少一者形成或者包含金屬矽化物材料中的至少一者。位元線含金屬圖案632可由金屬材料(例如，鎢、鈦及鉭)或導電金屬氮化物材料(例如，氮化鈦、氮化鉭及氮化鎢)中的至少一者形成或者可包含金屬材料(例如，鎢、鈦及鉭)或導電金屬氮化物材料(例如，氮化鈦、氮化鉭及氮化鎢)中的至少一者。在位元線BL中的每一者上可設置有位元線頂蓋圖案637。位元線頂蓋圖案637可由絕緣材料(例如，氮化矽)形成。
位元線接觸件DC可在凹槽區R中被設置成與位元線BL交叉。位元線接觸件DC可由經摻雜或未經摻雜的複晶矽形成或者可包含經摻雜或未經摻雜的複晶矽。當在沿著圖17所示線D-D’截取的橫截面中觀察時，位元線接觸件DC的側表面可與層間絕緣圖案605的側表面接觸。當在圖16所示平面圖中觀察時，位元線接觸件DC的與層間絕緣圖案605接觸的側表面可為凹形的。位元線接觸件DC可被設置成將第一經摻雜區612a電性連接至位元線BL。
在凹槽區R的未被位元線接觸件DC填充的部分中可設置有下部間隙填充絕緣圖案641。下部間隙填充絕緣圖案641可為由氧化矽、氮化矽或氮氧化矽中的至少一者形成或者包含氧化 矽、氮化矽或氮氧化矽中的至少一者的單層式結構或多層式結構。
在位元線BL中相鄰的一對位元線BL之間可設置有儲存節點接觸件BC。儲存節點接觸件BC可彼此間隔開。儲存節點接觸件BC可由經摻雜或未經摻雜的複晶矽形成或者可包含經摻雜或未經摻雜的複晶矽。儲存節點接觸件BC可具有凹形頂表面。在位元線BL之間及儲存節點接觸件BC之間可設置有絕緣圖案(未示出)。
在位元線BL與儲存節點接觸件BC之間可夾置有位元線間隔件SP。位元線間隔件SP可包括第一子間隔件621及第二子間隔件625，所述第一子間隔件621與第二子間隔件625藉由間隙區GP而彼此間隔開。間隙區GP可被稱為空氣隙區。第一子間隔件621可覆蓋位元線BL的側表面及位元線頂蓋圖案637的側表面。第二子間隔件625可與儲存節點接觸件BC相鄰。第一子間隔件621與第二子間隔件625可由相同的材料形成或者包含相同的材料。舉例而言，第一子間隔件621及第二子間隔件625可由氮化矽形成或者可包含氮化矽。
在垂直方向上，第二子間隔件625的底表面可低於第一子間隔件621的底表面。在垂直方向上，第二子間隔件625的上部端部的高度可低於第一子間隔件621的上部端部的高度。在此種情形中，可在形成搭接墊LP的後續製程中增加製程餘量。因此，可防止搭接墊LP與儲存節點接觸件BC斷開。第一子間隔件621可延伸以覆蓋位元線接觸件DC的側表面以及凹槽區R的側表 面及底表面。舉例而言，第一子間隔件621可夾置於位元線接觸件DC與下部間隙填充絕緣圖案641之間、字元線頂蓋圖案610與下部間隙填充絕緣圖案641之間、基板601與下部間隙填充絕緣圖案641之間、以及裝置隔離圖案602與下部間隙填充絕緣圖案641之間。
在儲存節點接觸件BC上可設置有儲存節點歐姆層609。儲存節點歐姆層609可由金屬矽化物材料中的至少一者形成或者可包含金屬矽化物材料中的至少一者。可提供擴散防止圖案611a進而以均勻的厚度覆蓋儲存節點歐姆層609、第一子間隔件621及第二子間隔件625以及位元線頂蓋圖案637。擴散防止圖案611a可由金屬氮化物材料(例如，氮化鈦及氮化鉭)中的至少一者形成或者可包含金屬氮化物材料(例如，氮化鈦及氮化鉭)中的至少一者。搭接墊LP可設置於擴散防止圖案611a上。搭接墊LP可對應於圖2所示下部電極接觸件102。搭接墊LP可由含金屬材料(例如，鎢)形成或者可包含含金屬材料(例如，鎢)。搭接墊LP的上部部分可覆蓋位元線頂蓋圖案637的頂表面且可具有較儲存節點接觸件BC大的寬度。搭接墊LP的中心可在第二方向X2上自儲存節點接觸件BC的中心偏移。當在平面圖中觀察時，位元線BL的一部分可與搭接墊LP交疊。位元線頂蓋圖案637的上部側壁可與搭接墊LP交疊且可被第三子間隔件627覆蓋。在搭接墊LP之間可夾置有墊隔離圖案657。墊隔離圖案657可對應於圖2所示層間絕緣層101。墊隔離圖案657可由氮化矽、氧化矽、 氮氧化矽或多孔絕緣材料中的至少一者形成或者可包含氮化矽、氧化矽、氮氧化矽或多孔絕緣材料中的至少一者。墊隔離圖案657可對間隙區GP的頂部端部進行界定。
在搭接墊LP上可分別設置有下部電極210。下部電極210可對應於參照圖2闡述的下部電極210。舉例而言，下部電極210的側表面可藉由第一支撐圖案311及第二支撐圖案312連接至彼此。第一支撐圖案311及第二支撐圖案312可被設置成具有多個支撐孔洞301h及302h。
位於下部電極210之間的墊隔離圖案657可具有被蝕刻停止層103覆蓋的頂表面。在實施例中，蝕刻停止層103可由絕緣材料(例如，氮化矽、氧化矽及氮氧化矽)中的至少一者形成或者可包含絕緣材料(例如，氮化矽、氧化矽及氮氧化矽)中的至少一者。下部電極210的不與第一支撐圖案311及第二支撐圖案312接觸的表面可被導電圖案220覆蓋。導電島狀件222(例如，參見圖3)可設置於第一支撐圖案311及第二支撐圖案312的不與下部電極210接觸的表面上。介電層230可被設置成覆蓋導電圖案220、導電島狀件222(例如，參見圖3)以及支撐圖案311及312。介電層230可被上部電極240覆蓋。另外，根據本發明概念實施例的半導體裝置可包括電容器，所述電容器被設置成具有與圖2所示結構實質上相同的結構。
在根據本發明概念實施例的製造半導體裝置的方法中，可藉由選擇性沈積製程而僅在下部電極的被暴露出的表面上 局部地形成導電圖案。因此，可省略用於自不希望的區移除導電圖案的附加製程，且藉此簡化製造製程並提高生產良率。
儘管已具體示出並闡述了本發明概念的實例性實施例，然而熟習此項技術者應理解，可在不背離隨附申請專利範圍的精神及範圍的條件下對本文進行形式及細節上的變化。
100:半導體基板
101:層間絕緣層
102:下部電極接觸件
103:蝕刻停止層
210:下部電極
220:導電圖案
230:介電層
240:上部電極
300h、301h、302h:支撐孔洞
310、311、312:支撐圖案
A-A’、B-B’:線
S1:部分

Claims (8)

  1. 一種半導體裝置，包括：基板；下部電極，在所述基板上在垂直方向上延伸且在水平方向上彼此間隔開；導電圖案，設置於所述基板上且共形地覆蓋所述下部電極；支撐圖案，穿透所述導電圖案且連接至所述下部電極的側表面的部分；以及導電島狀件，設置於所述支撐圖案的表面上，其中所述導電島狀件在所述支撐圖案的表面上被分佈成彼此間隔開，且其中所述導電圖案與所述導電島狀件間隔開且與所述導電島狀件電性斷開。
  2. 如請求項1所述的半導體裝置，其中所述導電圖案由與所述導電島狀件相同的材料形成。
  3. 如請求項1所述的半導體裝置，其中所述支撐圖案包含碳(C)。
  4. 如請求項3所述的半導體裝置，其中所述支撐圖案中的碳(C)的濃度介於自5原子%至10原子%的範圍內。
  5. 一種製造半導體裝置的方法，包括：在基板上堆疊犧牲層及支撐層；形成下部電極以穿透所述支撐層及所述犧牲層且與所述基板 接觸；對所述支撐層進行圖案化以形成支撐圖案；移除所述犧牲層以暴露出所述下部電極的不與所述支撐圖案接觸的側表面；以及對所述下部電極及所述支撐圖案執行使用金屬材料的沈積製程，以在所述下部電極的頂表面上以及在所述下部電極的不與所述支撐圖案接觸的側表面上形成導電圖案，其中所述導電圖案被形成為暴露出所述支撐圖案的表面，其中所述沈積製程包括重複進行一循環，且其中為在所述下部電極上沈積所述金屬材料的單個原子層而重複進行的循環的次數少於為在所述支撐圖案上沈積所述金屬材料的單個原子層而重複進行的循環的次數，其中執行所述沈積製程以在所述下部電極上形成包含所述金屬材料且具有至少單個原子層的厚度的導電層且在所述支撐圖案上形成包含所述金屬材料的導電島狀件，其中所述導電島狀件在所述支撐圖案上被分佈成彼此間隔開，且其中所述導電層與所述導電島狀件間隔開且與所述導電島狀件電性斷開。
  6. 如請求項5所述的製造半導體裝置的方法，其中循環包括：供應包含前驅物材料的氣體，以將所述前驅物材料吸附於所 述下部電極及所述支撐圖案上；對包含所述前驅物材料的未被吸附於所述下部電極及所述支撐圖案上的部分的所述氣體進行吹掃；供應用於與所述前驅物材料發生反應的反應氣體；以及對所述反應氣體的未與所述前驅物材料發生反應的部分進行吹掃。
  7. 如請求項5所述的製造半導體裝置的方法，其中所述支撐圖案包含碳(C)。
  8. 如請求項5所述的方法，更包括：在所述支撐圖案及所述導電圖案上形成介電層；以及在所述介電層上形成上部電極。
TW112105175A 2022-07-25 2023-02-14 半導體裝置及其製造方法 TWI890026B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220091827A KR20240014278A (ko) 2022-07-25 2022-07-25 반도체 장치 및 제조 방법
KR10-2022-0091827 2022-07-25

Publications (2)

Publication Number Publication Date
TW202415278A TW202415278A (zh) 2024-04-01
TWI890026B true TWI890026B (zh) 2025-07-11

Family

ID=89576950

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112105175A TWI890026B (zh) 2022-07-25 2023-02-14 半導體裝置及其製造方法

Country Status (4)

Country Link
US (1) US20240030278A1 (zh)
KR (1) KR20240014278A (zh)
CN (1) CN117460251A (zh)
TW (1) TWI890026B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI870249B (zh) * 2024-03-04 2025-01-11 力晶積成電子製造股份有限公司 形成半導體裝置的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160343716A1 (en) * 2011-03-14 2016-11-24 Samsung Electronics Co., Ltd. Semiconductor devices and methods for fabricating the same
TW201824273A (zh) * 2010-09-13 2018-07-01 日商半導體能源研究所股份有限公司 儲存裝置
US20200083319A1 (en) * 2016-05-27 2020-03-12 Samsung Electronics Co., Ltd. Semiconductor device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102247015B1 (ko) * 2014-10-14 2021-05-03 삼성전자주식회사 캐패시터를 포함하는 반도체 장치 및 그의 제조 방법
KR102621751B1 (ko) * 2016-06-02 2024-01-05 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102406719B1 (ko) * 2016-12-09 2022-06-07 삼성전자주식회사 반도체 장치 및 그 제조 방법
WO2021056984A1 (zh) * 2019-09-27 2021-04-01 福建省晋华集成电路有限公司 电接触结构、接触垫版图及结构、掩模板组合及制造方法
WO2021056985A1 (zh) * 2019-09-27 2021-04-01 福建省晋华集成电路有限公司 电接触结构、掩模板组合、接触插塞制作方法及半导体器件
EP3985724B1 (en) * 2020-08-21 2023-06-07 Changxin Memory Technologies, Inc. Semiconductor device and method for forming same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201824273A (zh) * 2010-09-13 2018-07-01 日商半導體能源研究所股份有限公司 儲存裝置
US20160343716A1 (en) * 2011-03-14 2016-11-24 Samsung Electronics Co., Ltd. Semiconductor devices and methods for fabricating the same
US20200083319A1 (en) * 2016-05-27 2020-03-12 Samsung Electronics Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
US20240030278A1 (en) 2024-01-25
CN117460251A (zh) 2024-01-26
TW202415278A (zh) 2024-04-01
KR20240014278A (ko) 2024-02-01

Similar Documents

Publication Publication Date Title
US11837545B2 (en) Semiconductor memory device
KR102471277B1 (ko) 게이트 절연층을 갖는 반도체 소자
US20020024093A1 (en) Semiconductor device with self-aligned contact structure employing dual spacers and method of manufacturing the same
KR102878793B1 (ko) 반도체 메모리 소자 및 이의 제조 방법
US20150340368A1 (en) Semiconductor device manufacturing method
TWI890026B (zh) 半導體裝置及其製造方法
KR102867606B1 (ko) 3차원 메모리 디바이스 및 수직 채널의 차등 박막화를 사용한 그 제조 방법
JP2012038994A (ja) 半導体装置及びその製造方法
US20130337625A1 (en) Method for manufacturing semiconductor device
CN111373533B (zh) 含有氢扩散阻挡结构的三维存储器装置及其制造方法
CN115835624B (zh) 存储器及其制造方法
CN116456718B (zh) 半导体结构及其制备方法
TW202339022A (zh) 半導體裝置
WO2024077703A1 (zh) 半导体结构及其制作方法
US8138572B2 (en) Semiconductor device and method for fabricating the same
JP2013232447A (ja) 半導体装置及びその製造方法
KR20230137580A (ko) 커패시터 및 이를 포함하는 디램 소자
TW202230843A (zh) 半導體元件
KR20230077033A (ko) 반도체 장치 및 이의 제조 방법
TW202406009A (zh) 半導體裝置的製造方法
US12550342B2 (en) Method of fabricating a semiconductor device
CN116209281B (zh) 存储器的形成方法及存储器
US20250267845A1 (en) Recess gate and interconnector structure and method for preparing the same
KR20250030591A (ko) 반도체 장치 및 이의 제조 방법
TW202541580A (zh) 半導體裝置與其製作方法