[go: up one dir, main page]

TWI889985B - 半導體處理裝置 - Google Patents

半導體處理裝置

Info

Publication number
TWI889985B
TWI889985B TW111120239A TW111120239A TWI889985B TW I889985 B TWI889985 B TW I889985B TW 111120239 A TW111120239 A TW 111120239A TW 111120239 A TW111120239 A TW 111120239A TW I889985 B TWI889985 B TW I889985B
Authority
TW
Taiwan
Prior art keywords
edge
chamber portion
semiconductor wafer
processing
semiconductor
Prior art date
Application number
TW111120239A
Other languages
English (en)
Other versions
TW202312389A (zh
Inventor
子瑛 溫
Original Assignee
中國大陸商無錫華瑛微電子技術有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 中國大陸商無錫華瑛微電子技術有限公司 filed Critical 中國大陸商無錫華瑛微電子技術有限公司
Publication of TW202312389A publication Critical patent/TW202312389A/zh
Application granted granted Critical
Publication of TWI889985B publication Critical patent/TWI889985B/zh

Links

Classifications

    • H10P72/0422
    • H10P72/0424
    • H10P72/0428
    • H10P72/7611
    • H10P72/7624

Landscapes

  • Weting (AREA)
  • Engineering & Computer Science (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)

Abstract

本發明提供一種半導體處理裝置,其包括:第一腔室部;第二腔室部。第一腔室部具有第一槽道,第二腔室部具有第二槽道,在第二腔室部相對於第一腔室部位於關閉位置且微腔室內容納有半導體晶圓時,第一槽道與第二槽道連通並在晶圓邊緣處共同形成邊緣微處理空間,容納於微腔室內之半導體晶圓之外緣伸入邊緣微處理空間。第一腔室部上具有位於第一槽道外側之密封接合部,第二腔室部上具有與密封接合部對應之接合凹槽。藉助邊緣微處理空間,本發明能夠實現對半導體晶圓之外緣之處理。

Description

半導體處理裝置
本發明係關於半導體晶圓或相似工件之表面處理領域,特別係關於半導體處理裝置。
半導體晶圓之精準邊緣腐蝕製程係一個挑戰的製程。它要求在實現晶圓邊緣微米級之精準腐蝕的同時不損傷或污染保留部分之薄膜。在外延片製程中及進階積體電路製程中,晶圓邊緣腐蝕製程係確保薄膜形成品質,提昇晶片良率之重要步驟。
請參考圖1a至圖1d,其中:圖1a示出一種半導體晶圓400之結構示意圖,圖1b為圖1a之E-E剖視圖;圖1c為外緣處理前半導體晶圓之外緣之部分剖視圖;圖1d為外緣處理後半導體晶圓之外緣部分之剖視圖。如圖1a至圖1d所示,半導體晶圓400包括基材層401及形成在基材層401之第一邊緣表面及第二邊緣表面之薄膜層402。經過針對半導體晶圓400之外緣部分之第一邊緣表面404、第二晶圓表面406及外端斜邊408選擇性腐蝕處理後,上述半導體晶圓400之外緣部分之薄膜層402被去除,基材層401之第一邊緣表面及第二邊緣表面得以曝露。
現有的晶圓邊腐蝕設備可分為乾法及濕法兩大類。乾法主要分電漿法及拋光法。電漿邊緣腐蝕法之設備成本高,方法亦比較複雜,主要應用於積體電路晶片製程。拋光法係藉由旋轉晶圓,利用物理摩擦及化學氣液結合,去除接觸到的薄膜。拋光法設備成本較低,但容易發生保 留膜部分被損傷及被污染情況,主要應用於200毫米以下晶圓製造製程。濕法主要有貼膜法及真空吸附法。貼膜法採用純淨防腐之PTFE、PE等塑膠薄膜保護需要保留之薄膜之部分,然後整體曝露化學腐蝕氣體環境中或浸泡化學腐蝕液裏,腐蝕掉曝露之部分。貼膜法製程步驟多,需要使用多種設備完成,其中包括貼膜、濕法腐蝕、清洗及去膜等設備。真空吸附法使用真空吸頭吸住晶圓,真空吸頭之功能係吸住晶圓將需要保留之薄膜之部分保護在真空吸頭裏,將需要去除之薄膜部分曝露在真空吸頭外,然後將真空吸頭及晶圓一起浸泡在化學腐蝕液裏,腐蝕掉曝露在真空吸頭外之膜部分。真空吸附法製程步驟簡單,設備成本較低,但容易發生保留膜部分被損傷及被污染情況,主要應用於200毫米以下晶圓製造製程。
鑒於此,有必要提出一種對半導體晶圓之邊緣進行選擇性處理之半導體處理裝置。
本發明之目的在於提供一種半導體處理裝置,其能夠實現針對半導體晶圓之邊緣之選擇性處理。
為實現上述目的,根據本發明之第一態樣,本發明提供一種半導體處理裝置,其包括:第一腔室部;可相對於第一腔室部在打開位置與關閉位置之間移動之第二腔室部,其中在第二腔室部相對於第一腔室部位於上述關閉位置時,第一腔室部與第二腔室部之間形成有微腔室,半導體晶圓能夠容納於上述微腔室內,在第二腔室部相對於第一腔室部位於上述打開位置時,上述半導體晶圓能夠被取出或放入;第一腔室部具有在該第一腔室部面向上述微腔室之內壁表面形成之第一槽道,第二腔室部具有在該第二腔室部面向上述微腔室之內壁表面形成之第二槽道,在第二腔 室部相對於第一腔室部位於上述關閉位置且上述微腔室內容納有半導體晶圓時,第一槽道與第二槽道連通並共同形成邊緣微處理空間,上述微腔室內之半導體晶圓之需要處理之邊緣部分伸入上述邊緣微處理空間,該邊緣微處理空間內有至少2個以上邊緣處理通孔與外部相通,流體通過上述邊緣處理通孔進入或流出上述邊緣微處理空間,第一腔室部上具有位於第一槽道外側之密封接合部,第二腔室部上具有與密封接合部對應之接合凹槽。
與先前技術相比,本發明藉助於待處理半導體晶圓之阻擋在微腔室之邊緣形成封閉的邊緣微處理空間,處理流體在上述邊緣微處理空間內流動的同時實現對上述半導體晶圓伸入邊緣微處理空間之外緣部分之處理。此外,藉由密封接合部與接合凹槽之配合,不僅可以實現邊緣微處理空間之密封,亦可以進一步減少邊緣微處理空間之體積。
較佳的實施例中,密封接合部之內邊緣表面之末端部分與上述接合凹槽之槽壁之密封面垂直於半導體晶圓之延伸方向,此類設置可以使得第一腔室部之位於上述第一槽道之內側之壁部表面與在上述待處理半導體晶圓之第一邊緣表面抵靠得更緊密,第二腔室部之位於上述第二槽道之內側之壁部表面與上述待處理半導體晶圓之第二邊緣表面抵靠得更緊密,避免腐蝕液向內滲透。
100:半導體處理裝置
110:第一腔室部
112:邊緣處理通孔
113:中部處理通孔
114:定位槽
115:第一凹陷部
116:第一槽道
117:壁部表面
118:凸緣
119:第一腔室板
120:第二腔室部
122:接合凹槽
123:中部處理通孔
124:定位柱
125:第二凹陷部
126:第二槽道
127:壁部表面
128:凸緣
129:第二腔室板
130:邊緣微處理空間
140:微腔室
200:半導體處理裝置
210:密封接合部
211:導引面
212:內側表面
310:密封接合部
311:導引面
312:內側表面
313:凸塊
400:半導體晶圓
401:基材層
402:薄膜層
404:第一邊緣表面
406:第二晶圓表面
408:外端斜邊
A:圈
B:圈
E-E:剖視圖
結合參考附圖及接下來的詳細描述,本發明將更容易理解,其中同樣的附圖標記對應同樣的結構部件,其中:圖1a為一種半導體晶圓之結構示意圖;圖1b為圖1a之E-E剖視圖; 圖1c為外緣處理前半導體晶圓之外緣部分之剖視圖;圖1d為外緣處理後半導體晶圓之外緣部分之剖視圖;圖2a為本發明中之半導體處理裝置在第一實施例中之剖視示意圖;圖2b為圖2a中之圈A之放大示意圖;圖3a為圖2a中之半導體處理裝置之第一腔室部之仰視圖;圖3b為圖2a中之半導體處理裝置之第二腔室部之俯視圖;圖4為本發明中之半導體處理裝置在第二實施例中之剖視示意圖;圖5為圖4中之圈B之放大示意圖;圖6a為圖4中之半導體處理裝置之第一腔室部之仰視圖;圖6b為圖4中之半導體處理裝置之第二腔室部之俯視圖。
為使本發明之上述目的、特徵及優點能夠更加明顯易懂,下面結合附圖及實施方式對本發明作進一步詳細的說明。
此處所稱之「一個實施例」或「實施例」係指與上述實施例相關之特定特徵、結構或特性至少可包含於本發明至少一個實現方式中。在本說明書中不同地方出現之「在一個實施例中」並非必須都指同一實施例,亦不必須係與其他實施例互相排斥之單獨或選擇實施例。本發明中之「多個」、「若干」表示兩個或兩個以上。本發明中之「及/或」表示「及」或者「或」。
第一實施例:
請參考圖2a至圖3b,其示出本發明之第一實施例提供之半導體處理裝置100之結構示意圖,其中:圖2a為本發明中之半導體處理裝置在第一 實施例中之剖視示意圖;圖2b為圖2a中之圈A之放大示意圖;圖3a為圖2a中之半導體處理裝置之第一腔室部之仰視圖;圖3b為圖2a中之半導體處理裝置之第二腔室部之俯視圖。
請參考圖2a至圖3b,上述半導體處理裝置100包括第一腔室部110及第二腔室部120。上述第一腔室部110包括第一腔室板119及自第一腔室板119之周邊延伸而成之凸緣118。上述第二腔室部120包括第二腔室板129及在上述第二腔室板129之周邊延伸而成之凸緣128。
上述第一腔室部110可相對於第二腔室部120在打開位置與關閉位置之間移動。需要注意的是,第一腔室部110與第二腔室部120之運動係相對的,可以固定第一腔室部110,而使得第二腔室部120相對運動,亦可以固定第二腔室部120,而使得第一腔室部110相對運動,亦可以同時使得第一腔室部110與第二腔室部120都運動,只要第一腔室部110與第二腔室部120能夠相對運動即可。在上述第一腔室部110相對於第二腔室部120處於關閉位置時,上述凸緣118與上述凸緣128配合以在第一腔室板119與第二腔室板129之間形成微腔室140,待處理半導體晶圓400能夠容納於上述微腔室140內,等待被後續處理。在上述第一腔室部110相對於第二腔室部120處於打開位置時,上述凸緣118與上述凸緣128分開,上述待處理半導體晶圓400能夠被取出或放入上述微腔室140內。
上述第一腔室部110之面向微腔室140一側形成有環形的第一槽道116,第二腔室部120之面向上述微腔室140一側形成有第二槽道126。在第二腔室部120相對於第一腔室部110位於上述關閉位置且上述半導體晶圓400容納於上述微腔室內時,上述第一槽道116與上述第二槽道126共同形成邊緣微處理空間130,容納於上述微腔室內之半導體晶圓400 之外緣伸入上述邊緣微處理空間130內。
如圖2a至圖3b所示,本實施例中,上述第一槽道116及上述第二槽道126為環形的槽道。在第二腔室部120相對於第一腔室部110位於上述關閉位置且上述半導體晶圓400容納於上述微腔室內時,第一腔室部110之位於上述第一槽道116之內側之壁部表面117抵靠在上述待處理半導體晶圓400之第一邊緣表面上,第二腔室部120之位於上述第二槽道126之內側之壁部表面127抵靠在上述待處理半導體晶圓400之第二邊緣表面上,上述第一槽道116、上述第二槽道126合圍成封閉的、環形的上述邊緣微處理空間130,上述待處理半導體晶圓400需要處理之外緣部分被容納在上述邊緣微處理空間130內。
因此,本實施例中,上述邊緣微處理空間130能夠實現對上述待處理半導體晶圓400之整個外緣部分之選擇性處理。
當然,上述第一槽道116及上述第二槽道126亦可以設置為弧度小於360度之弧形的槽道。此時,上述第一槽道116與上述第二槽道126之間形成封閉的、弧度小於360度之弧形的上述邊緣微處理空間130。相應地,待處理半導體晶圓400之外緣之部分弧段被容納在上述邊緣微處理空間130內。因此,此時上述邊緣微處理空間130僅實現對待處理半導體晶圓400之外緣之部分弧段之選擇性處理。
上述第一腔室部110具有自外部穿過該第一腔室部110以與上述邊緣微處理空間130連通之至少兩個邊緣處理通孔112,其中:至少一個邊緣處理通孔作為流體入口,至少一個邊緣處理通孔作為流體出口。本實施例中設有4個上述邊緣處理通孔。當然,上述第二腔室部120上亦可以設置與上述邊緣微處理空間130連通之邊緣處理通孔。
在應用時,處理流體能夠通過一個邊緣處理通孔112進入上述邊緣微處理空間130內,進入上述邊緣微處理空間130之流體能夠在上述邊緣微處理空間130內流動,此時上述處理流體能夠接觸到並處理上述待處理半導體晶圓400被容納在邊緣微處理空間130內之外緣部分,處理過上述待處理半導體晶圓400之流體能夠通過另一邊緣處理通孔112流出,或通過設置於上述第二腔室部120上與邊緣微處理空間130連通之邊緣處理通孔流出。在處理過程中,可以不斷地或每隔一段時間將處理流體能夠通過一個邊緣處理通孔112進入上述邊緣微處理空間130內,上述邊緣微處理空間130內之流體在處理過程中可以係流動起來的,如此可以加快處理速度。
當然,上述處理可能係對上述待處理半導體晶圓400之外緣之腐蝕處理以去除上述待處理半導體晶圓400之外緣部分之薄膜層,亦可以係僅僅對上述待處理半導體晶圓400之外緣之選擇性清洗等等。
以對上述待處理半導體晶圓400之外緣部分之薄膜層之腐蝕去除為例。結合參考圖1a至圖1d及圖2a至圖3b所示,當需要將待處理半導體晶圓400之外緣之第一側面及第二側面之薄膜層腐蝕去除時。僅需要將各別的、對薄膜層具有腐蝕作用之處理流體經一個邊緣處理通孔112通入至上述邊緣微處理空間130內,處理流體在邊緣微處理空間130內流動並直接與待處理半導體晶圓400之外緣部分接觸。處理流體沿上述待處理半導體晶圓400之邊緣流動,與待處理晶圓被容納在邊緣微處理空間內之晶圓表面發生化學或物理反應,從而使得待處理半導體晶圓400之外緣之第一邊緣表面、第二邊緣表面及斜邊上之薄膜層402不斷被腐蝕去除。如圖1d所示,處理完畢後,半導體晶圓400之外緣被容納於邊緣微處理空 間130內之部分之薄膜層402被腐蝕去除,半導體晶圓400之外緣之基材層401之第一邊緣表面、第二邊緣表面及外端斜邊曝露出來。處理過上述待處理半導體晶圓400之流體則經其他邊緣處理通孔流出。
可見,基於上述邊緣微處理空間130,本實施例中之半導體處理裝置100僅需要消耗少量的處理流體能夠實現對一片上述待處理半導體晶圓400之外緣之選擇性腐蝕處理,其極大地降低處理成本及生產廢液量。此外,與先前技術中之乾法裝置相比,本實施例中之半導體處理裝置100具有結構簡單、使用方便,對操作人員之操作技能要求低的顯著優勢。
可見,本實施例提供之半導體處理裝置100可以實現對上述待處理半導體晶圓400之外緣之選擇性處理。此外,藉由控制上述處理流體在上述待處理半導體晶圓400內之流速,可以在保證處理效果的同時節約處理流體之用量。繼續參考如圖2a至圖2b所示,本實施例中,上述第一腔室部110亦具有形成於上述第一腔室部110面向上述微腔室之內壁表面上之第一凹陷部115,上述第一凹陷部位於上述第一槽道116之內側,上述第二腔室部120亦具有形成於上述第二腔室部120面向上述微腔室之內壁表面上之第二凹陷部125,上述第二凹陷部位於上述第二槽道126之內側。第一凹陷部115及第二凹陷部125亦係環形。在上述第二腔室部120相對於第一腔室部110位於上述關閉位置且上述待處理半導體晶圓400容納於上述微腔室內時,上述待處理半導體晶圓400之第二邊緣表面之部分區域遮蓋住上述第二凹陷部125之頂部以形成第二內側微空間,上述待處理半導體晶圓400之第一邊緣表面之部分區域遮蓋住上述第一凹陷部115之頂部以形成第一內側微空間,第一內側微空間及第二內側微空間位於上 述邊緣微處理空間130之內側。
對應地,第一腔室部110具有與第一凹陷部115連通之第一內側處理通孔,第二腔室部120具有與第二凹陷部125連通之第二內側處理通孔。在利用上述邊緣微處理空間130腐蝕上述半導體晶圓400之邊緣時,可以向第一凹陷部115及第二凹陷部125內引入液體或氣體,比如水或氮氣等,即向第一內側微空間及第二內側微空間引入液體或氣體,以防止邊緣微處理空間130內之液體向內滲透。
同樣地,上述第一凹陷部115及第二凹陷部125亦可以係弧形。
繼續參考如圖2a至圖2b所示,本實施例中,第二腔室部120及第一腔室部110在處於關閉位置時,其中部亦形成有微腔室140,第二腔室部120具有與微腔室140連通之中部處理通孔123,第一腔室部110具有與微腔室140連通之中部處理通孔113。
參考如圖2b所示的,第一腔室部110上具有位於第一槽道116外側之密封接合部210,第二腔室部120上具有與密封接合部210對應之接合凹槽122。上述密封接合部210包括位於末端之導引面211及位於內側之內側表面212。在第二腔室部120相對於第一腔室部110位於上述關閉位置時,密封接合部210之末端伸入上述接合凹槽122,其內側表面212之末端部分與上述接合凹槽122之槽壁密封配合,其內側表面212之上端部分形成上述邊緣微處理空間130之外側面。此外,密封接合部210之內側表面212之末端部分與上述接合凹槽122之槽壁之密封面位於上述邊緣微處理空間130下方,並且該密封面垂直於半導體晶圓400之延伸方向,此類設置可以使得第一腔室部110之位於上述第一槽道116之內側之壁部表 面117與在上述待處理半導體晶圓400之第一邊緣表面抵靠得更緊密,第二腔室部120之位於上述第二槽道126之內側之壁部表面127與上述待處理半導體晶圓400之第二邊緣表面抵靠得更緊密,避免腐蝕液向內滲透。
在圖2b之實施例中,在第二腔室部120相對於第一腔室部110關閉過程中,上述密封接合部210之內側表面212可以實現對上述半導體晶圓400之中心定位,即若上述半導體晶圓400在置放時之中心與期望中心有偏差,則上述密封接合部210之內邊緣表面212亦可以藉由擠靠上述半導體晶圓400以使得其中心被校正至期望中心。在一個實例中,在進行邊緣處理時,需要半導體晶圓400之中心偏差不超過0.2mm,採用本發明之此種方式,可以將中心偏差調整至0.1mm內。上述導引面211可以在第一腔室部110及第二腔室部120關閉時,導引上述密封接合部210進入上述接合凹槽122。上述密封接合部210可以卡在上述接合凹槽122內。
參考如圖2a所示的,第一腔室部110包括有定位槽114,第二腔室部120包括有定位柱124,可以使得第一腔室部110及第二腔室部120在關閉時能夠被正確定位。在第一腔室部110及第二腔室部120在關閉過程中,上述定位柱124先與定位槽114進行定位配合,以便實現初始定位,隨後密封接合部210之末端伸入上述接合凹槽122。
在一個實施例中,利用本發明中之半導體處理裝置100進行氧化矽晶圓邊緣腐蝕製程,具體方法可以包括關閉腔體、HF酸腐蝕、DIW沖洗、IPA沖洗、氮氣乾燥以及開腔。其中HF酸腐蝕、DIW(去離子水)沖洗及IPA(異丙醇)沖洗之具體過程都可以參照上述所述之流程進行操作。特別地,在HF酸腐蝕過程中,可以向第一凹陷部115及第二凹陷部125內引入液體或氣體,比如水或氮氣等,以防止邊緣微處理空間130內 之液體向內滲透。
第二實施例
請參考圖4至圖6b,其示出本發明之第二實施例提供之半導體處理裝置200之結構示意圖,其中:圖4為本發明中之半導體處理裝置在第一實施例中之剖視示意圖;圖5為圖4中之圈B之放大示意圖;圖6a為圖4中之半導體處理裝置之第一腔室部之仰視圖;圖6b為圖4中之半導體處理裝置之第二腔室部之俯視圖。
第二實施例中之半導體處理裝置200與第一實施例中之半導體處理裝置100之結構大部分相同,因此它們相同的部分都採用同樣的標記,兩者之不同之處主要是:半導體處理裝置200之密封接合部310與半導體處理裝置100之密封接合部210的結構有一些不同。
如圖5所示,第一腔室部110上具有位於第一槽道116外側之上述密封接合部310,第二腔室部120上具有與密封接合部210對應之接合凹槽122。
上述密封接合部310包括位於末端之導引面311、位於內側上端之內側表面312以及位於內側末端之凸塊313。在第二腔室部120相對於第一腔室部110位於上述關閉位置時,密封接合部310之末端伸入上述接合凹槽122,其凸塊313與上述接合凹槽122之槽壁密封配合,其內側表面312形成上述邊緣微處理空間130之外側面。上述內側表面312與上述半導體晶圓400之外邊緣仍有一段距離的間隔。
密封接合部310之凸塊313與上述接合凹槽122之槽壁形成的密封面位於上述邊緣微處理空間130下方,並且該密封面垂直於半導體 晶圓400之延伸方向,此類設置可以使得第一腔室部110之位於上述第一槽道116之內側之壁部表面117與在上述待處理半導體晶圓400之第一側表面抵靠得更緊密,第二腔室部120之位於上述第二槽道126之內側之壁部表面127與上述待處理半導體晶圓400之第二側表面抵靠得更緊密,避免腐蝕液向內滲透。
在圖2b之實施例中,在第二腔室部120相對於第一腔室部110關閉過程中,上述密封接合部310之凸塊313可以實現對上述半導體晶圓400之中心定位,即若上述半導體晶圓400在置放時之中心與期望中心有偏差,則上述密封接合部310之凸塊313亦可以藉由擠靠上述半導體晶圓400以使得其中心被校正至期望中心。
由於上述內側表面312與上述半導體晶圓400之外邊緣仍有一段距離的間隔。如此在第二腔室部120相對於第一腔室部110脫離時,上述半導體晶圓400可以不容易被上述密封接合部310夾住。
在另一實施例中,亦可以不利用上述凸塊313對上述半導體晶圓400進行中心定位,即上述凸塊313不會接觸到上述半導體晶圓400之邊緣。而可以用第一槽道116之壁部邊緣來實現上述半導體晶圓400之中心定位。
上述說明已經充分揭露本發明之實施方式。需要指出的是,熟習此項技術者對本發明之實施方式所做的任何改動均不脫離本發明之申請專利範圍之範圍。相應地,本發明之申請專利範圍之範圍亦並不僅僅侷限於上述實施方式。
110:第一腔室部
112:邊緣處理通孔
115:第一凹陷部
116:第一槽道
117:壁部表面
120:第二腔室部
122:接合凹槽
125:第二凹陷部
126:第二槽道
127:壁部表面
130:邊緣微處理空間
210:密封接合部
211:導引面
212:內側表面
400:半導體晶圓
A:圈

Claims (13)

  1. 一種半導體處理裝置,其特徵在於,其包括: 第一腔室部; 可相對於第一腔室部在打開位置與關閉位置之間移動之第二腔室部,其中在第二腔室部相對於第一腔室部位於上述關閉位置時,第一腔室部與第二腔室部之間形成有微腔室,半導體晶圓能夠容納於上述微腔室內,在第二腔室部相對於第一腔室部位於上述打開位置時,上述半導體晶圓能夠被取出或放入; 第一腔室部具有第一槽道,第二腔室部具有第二槽道,在第二腔室部相對於第一腔室部位於上述關閉位置且上述微腔室內容納有半導體晶圓時,第一槽道與第二槽道連通並與半導體晶圓之邊緣共同形成邊緣微處理空間,容納於上述微腔室內之半導體晶圓之外緣伸入上述邊緣微處理空間,該邊緣微處理空間通過邊緣處理通孔與外部相通,流體通過上述邊緣處理通孔進入或流出上述邊緣微處理空間, 第一腔室部上具有位於第一槽道外側之密封接合部,第二腔室部上具有與密封接合部對應之接合凹槽, 其中上述第一腔室部亦具有形成於上述第一腔室部面向上述微腔室之內壁表面之第一凹陷部,上述第一凹陷部位於上述第一槽道之內側,上述第二腔室部亦具有形成於上述第二腔室部面向上述微腔室之內壁表面之第二凹陷部,上述第二凹陷部位於上述第二槽道之內側。
  2. 如請求項1之半導體處理裝置,其中上述半導體晶圓之外緣之第一邊緣表面、第二邊緣表面及外端斜邊面曝露於上述邊緣微處理空間,上述邊緣處理通孔中之一個或多個作為流體入口,上述邊緣處理通孔中之一個或多個作為流體出口, 上述邊緣微處理空間為環形或弧形,上述半導體晶圓之外緣伸入上述邊緣微處理空間,上述邊緣微處理空間為封閉空間,通過邊緣處理通孔與外部相通; 上述第一槽道之內側壁部頂面抵靠在靠近上述第一腔室部的上述半導體晶圓之第一邊緣表面上,上述第二槽道之內側壁部頂面抵靠在靠近上述第二腔室部的上述半導體晶圓之第二邊緣表面上。
  3. 如請求項1之半導體處理裝置,其中在上述第二腔室部相對於第一腔室部位於上述關閉位置且上述半導體晶圓容納於上述微腔室內時,上述半導體晶圓之第二邊緣表面之部分區域遮蓋住上述第二凹陷部之頂部以形成第二內側微空間,上述半導體晶圓之第一邊緣表面之部分區域遮蓋住上述第一凹陷部之頂部以形成第一內側微空間,第一內側微空間及第二內側微處理空間位於上述邊緣微處理空間之內側,第一腔室部具有與第一凹陷部連通之第一內側面處理通孔,第二腔室部具有與第二凹陷部連通之第二內側面處理通孔。
  4. 如請求項3之半導體處理裝置,其中第一凹陷部及第二凹陷部為環形或弧形,在利用上述邊緣微處理空間腐蝕上述半導體晶圓之邊緣時,向第一凹陷部及第二凹陷部內引入液體或氣體,以防止上述邊緣微處理空間內之液體向內滲透。
  5. 如請求項1之半導體處理裝置,其中上述密封接合部包括位於內側之內邊緣表面,在第二腔室部相對於第一腔室部位於上述關閉位置時,密封接合部之末端伸入上述接合凹槽,其內邊緣表面之末端部分與上述接合凹槽之槽壁密封配合,其內邊緣表面之上端部分形成上述邊緣微處理空間之外側面。
  6. 如請求項5之半導體處理裝置,其中上述密封接合部之內邊緣表面之末端部分與上述接合凹槽之槽壁之密封面位於上述邊緣微處理空間下方,並且該密封面垂直於半導體晶圓之延伸方向。
  7. 如請求項5之半導體處理裝置,其中在第二腔室部相對於第一腔室部關閉過程中,上述密封接合部之內邊緣表面實現對上述半導體晶圓之中心定位,若上述半導體晶圓在置放時之中心與期望中心有偏差,則上述密封接合部之內邊緣表面藉由擠靠上述半導體晶圓以使得其中心被校正至期望中心。
  8. 如請求項1之半導體處理裝置,其中第一腔室部包括有定位槽,第二腔室部包括有定位柱,上述定位柱與上述定位槽配合使得第一腔室部及第二腔室部在關閉時能夠被正確定位。
  9. 如請求項1之半導體處理裝置,其中上述密封接合部包括位於內側上端之內邊緣表面以及位於內側末端之凸塊,在第二腔室部相對於第一腔室部位於上述關閉位置時,密封接合部之末端伸入上述接合凹槽,其凸塊與上述接合凹槽之槽壁密封配合,其內邊緣表面形成上述邊緣微處理空間之外側面,上述內邊緣表面與上述半導體晶圓之外邊緣仍有一段距離的間隔。
  10. 如請求項9之半導體處理裝置,其中上述密封接合部之凸塊與上述接合凹槽之槽壁形成的密封面位於上述邊緣微處理空間下方,並且該密封面垂直於半導體晶圓之延伸方向。
  11. 如請求項9之半導體處理裝置,其中在第二腔室部相對於第一腔室部關閉過程中,上述密封接合部之凸塊實現對上述半導體晶圓之中心定位,若上述半導體晶圓在置放時之中心與期望中心有偏差,則上述密封接合部之凸塊藉由擠靠上述半導體晶圓以使得其中心被校正至期望中心。
  12. 如請求項5或9之半導體處理裝置,其中用第一槽道之壁部邊緣來實現上述半導體晶圓之中心定位。
  13. 如請求項5或9之半導體處理裝置,其中上述密封接合部亦包括位於末端之導引面。
TW111120239A 2020-09-15 2022-05-31 半導體處理裝置 TWI889985B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN202010970751 2020-09-15
CN202111076005.9 2021-09-14
CN202111076005.9A CN114188266A (zh) 2020-09-15 2021-09-14 半导体处理装置

Publications (2)

Publication Number Publication Date
TW202312389A TW202312389A (zh) 2023-03-16
TWI889985B true TWI889985B (zh) 2025-07-11

Family

ID=80601349

Family Applications (2)

Application Number Title Priority Date Filing Date
TW111120239A TWI889985B (zh) 2020-09-15 2022-05-31 半導體處理裝置
TW111120238A TWI883329B (zh) 2020-09-15 2022-05-31 半導體處理裝置、半導體處理系統和半導體邊緣處理方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW111120238A TWI883329B (zh) 2020-09-15 2022-05-31 半導體處理裝置、半導體處理系統和半導體邊緣處理方法

Country Status (6)

Country Link
US (1) US20230135250A1 (zh)
EP (1) EP4120330A4 (zh)
JP (1) JP7333118B2 (zh)
CN (6) CN114188265B (zh)
TW (2) TWI889985B (zh)
WO (1) WO2022057790A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114188265B (zh) * 2020-09-15 2025-06-17 无锡华瑛微电子技术有限公司 半导体处理装置、半导体处理系统和半导体边缘处理方法
CN116844993B (zh) * 2022-03-23 2025-07-15 无锡华瑛微电子技术有限公司 半导体处理装置和半导体处理系统
CN116844991B (zh) * 2022-03-23 2025-09-02 无锡华瑛微电子技术有限公司 半导体处理装置、半导体处理系统和半导体边缘定位方法
CN117059544A (zh) * 2022-05-06 2023-11-14 无锡华瑛微电子技术有限公司 一种半导体处理装置
CN115116838A (zh) * 2022-06-29 2022-09-27 上海华力集成电路制造有限公司 利用湿法工艺改善介电层剥落的方法
CN118116856A (zh) * 2022-11-29 2024-05-31 无锡华瑛微电子技术有限公司 晶圆定位系统和方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201084721Y (zh) * 2007-07-20 2008-07-09 中芯国际集成电路制造(上海)有限公司 晶圆定位装置
TW201719791A (zh) * 2015-11-25 2017-06-01 無錫華瑛微電子技術有限公司 半導體處理裝置及方法
CN109119366A (zh) * 2018-09-07 2019-01-01 无锡华瑛微电子技术有限公司 一种半导体处理装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6350319B1 (en) * 1998-03-13 2002-02-26 Semitool, Inc. Micro-environment reactor for processing a workpiece
JP3619667B2 (ja) * 1998-05-08 2005-02-09 大日本スクリーン製造株式会社 基板処理装置
TW499504B (en) * 1999-09-09 2002-08-21 Yu-Tsai Liu Single chamber processing apparatus having multi-chamber functions
JP2004083180A (ja) * 2002-08-26 2004-03-18 Sharp Corp シート状基板の搬送装置及び搬送方法
US7938906B2 (en) * 2003-06-13 2011-05-10 Wuxi Huayingmicro, Ltd. Method and apparatus for dynamic thin-layer chemical processing of semiconductor wafers
US20070256710A1 (en) * 2004-06-10 2007-11-08 Dtl Technologies, Inc. Chemical process operations on wafers having through-holes and a pressure differential between the major surfaces thereof
KR100912837B1 (ko) * 2008-03-17 2009-08-18 참앤씨(주) 건식식각장치
CN102903606B (zh) * 2011-07-29 2016-03-30 无锡华瑛微电子技术有限公司 多腔室半导体处理装置
JP6131162B2 (ja) * 2012-11-08 2017-05-17 株式会社Screenホールディングス 基板処理方法および基板処理装置
CN104916572B (zh) * 2014-03-14 2018-03-09 北京北方华创微电子装备有限公司 一种承载装置及等离子体加工设备
CN105140168A (zh) * 2014-05-29 2015-12-09 北京北方微电子基地设备工艺研究中心有限责任公司 承载平台以及晶片厚度检测装置
JP6632344B2 (ja) * 2015-11-16 2020-01-22 株式会社東京精密 ウェハ搬送装置
CN106971958A (zh) * 2016-01-14 2017-07-21 弘塑科技股份有限公司 单晶圆湿式处理装置
US10083852B1 (en) * 2017-05-12 2018-09-25 Kla-Tencor Corporation Floating wafer chuck
WO2020048306A1 (zh) * 2018-09-07 2020-03-12 无锡华瑛微电子技术有限公司 半导体处理装置
CN109166814B (zh) * 2018-09-07 2023-10-17 无锡华瑛微电子技术有限公司 一种半导体处理装置
CN114188265B (zh) * 2020-09-15 2025-06-17 无锡华瑛微电子技术有限公司 半导体处理装置、半导体处理系统和半导体边缘处理方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201084721Y (zh) * 2007-07-20 2008-07-09 中芯国际集成电路制造(上海)有限公司 晶圆定位装置
TW201719791A (zh) * 2015-11-25 2017-06-01 無錫華瑛微電子技術有限公司 半導體處理裝置及方法
CN109119366A (zh) * 2018-09-07 2019-01-01 无锡华瑛微电子技术有限公司 一种半导体处理装置

Also Published As

Publication number Publication date
WO2022057790A1 (zh) 2022-03-24
EP4120330A4 (en) 2023-11-22
CN114188265B (zh) 2025-06-17
TWI883329B (zh) 2025-05-11
JP7333118B2 (ja) 2023-08-24
CN216389313U (zh) 2022-04-26
CN114188266A (zh) 2022-03-15
TW202336854A (zh) 2023-09-16
CN120497194A (zh) 2025-08-15
JP2023506425A (ja) 2023-02-16
CN114188265A (zh) 2022-03-15
CN216389314U (zh) 2022-04-26
EP4120330A1 (en) 2023-01-18
TW202312389A (zh) 2023-03-16
CN120319719A (zh) 2025-07-15
US20230135250A1 (en) 2023-05-04

Similar Documents

Publication Publication Date Title
TWI889985B (zh) 半導體處理裝置
US7898089B2 (en) Semiconductor workpiece
US6413436B1 (en) Selective treatment of the surface of a microelectronic workpiece
JP4532508B2 (ja) 基板処理装置
KR102301413B1 (ko) 웨이퍼의 배면측의 에지 상의 막을 제거하는 장치 및 방법
US20160086811A1 (en) Vertical no-spin process chamber
US8585030B2 (en) Substrate processing apparatus
EP1091811A1 (en) Selective treatment of the surface of a microelectronic workpiece
CN217691107U (zh) 一种半导体处理装置
US20060046499A1 (en) Apparatus for use in thinning a semiconductor workpiece
CN216793620U (zh) 半导体处理装置
CN216793648U (zh) 一种半导体处理装置
US7354649B2 (en) Semiconductor workpiece
US7193295B2 (en) Process and apparatus for thinning a semiconductor workpiece
TW201721785A (zh) 去除晶圓背面邊緣薄膜的裝置與方法
TWI502620B (zh) 薄化半導體工件的方法
CN116230577B (zh) 半导体处理装置
JPH10128633A (ja) 真空吸着装置
CN116230604A (zh) 一种半导体处理装置
CN116230567A (zh) 自动检测装置及半导体处理系统
CN117059544A (zh) 一种半导体处理装置
CN216793618U (zh) 自动检测装置及半导体处理系统
KR100892089B1 (ko) 웨이퍼 세정 처리장치
CN216698287U (zh) 半导体处理装置
JP2023047531A (ja) 基板処理装置