TWI889443B

TWI889443B - 畫素電路

Info

Publication number: TWI889443B
Application number: TW113125723A
Authority: TW
Inventors: 林志隆; 呂承叡; 陳宜謙; 邱中天; 鄧名揚; 彭佳添
Original assignee: 友達光電股份有限公司
Priority date: 2024-07-09
Filing date: 2024-07-09
Publication date: 2025-07-01

Abstract

一種畫素電路，包含發光二極體、脈波振幅調變電路及脈波寬度調變電路。發光二極體具有陽極端及耦接系統低電壓的陰極端。脈波振幅調變電路包含耦接於發光二極體之陽極端與系統高電壓之間的驅動模塊，用於產生驅動電流且包含第一驅動電晶體及第二驅動電晶體。第二驅動電晶體之源極端與第一驅動電晶體之汲極端耦接。脈波寬度調變電路耦接驅動模塊，且用於控制發光二極體之發光時間。當畫素電路操作於零灰階控制模式時，脈波寬度調變電路依據發光訊號控制第二驅動電晶體之控制端與源極端耦接至相同電位，使驅動電流不流經發光二極體。

Description

畫素電路

本揭露涉及一種畫素電路。

在習知的畫素電路中，系統高電壓容易因傳遞路徑的線阻產生電壓降(IR drop)，導致每一畫素的端點電壓不同，進而使得每一畫素中流經發光二極體的驅動電流發生誤差，造成顯示亮度不均的問題。且畫素電路亦容易受到電晶體之臨界電壓(threshold voltage)變異的影響，導致顯示裝置的顯示品質降低。

此外，在欲顯示零灰階亮度的情況下，些微的驅動電流或洩漏電流可能導致發光二極體發出微弱的亮度，導致無法實現全黑之顯示畫面，甚至造成畫面閃爍之情形。

有鑑於此，如何有效地改善電壓降、電晶體之臨界電壓變異、以及無法在零灰階控制下實現足夠黑之顯示畫面的問題，是本領域相關技術人員重要的課題。

本發明提供一種畫素電路，其能夠改善系統高電壓因傳遞路徑的線阻所產生之電壓降、電晶體之臨界電壓變異、以及零灰階控制下無法實現足夠黑之顯示畫面的問題，以提升顯示畫面的顯示品質。

本發明提供一種畫素電路，包含發光二極體、脈波振幅調變電路及脈波寬度調變電路。發光二極體具有陽極端及陰極端，且陰極端耦接系統低電壓。脈波振幅調變電路包含耦接於發光二極體之陽極端與系統高電壓之間的驅動模塊，驅動模塊用於產生驅動電流且包含第一驅動電晶體及第二驅動電晶體。第二驅動電晶體之源極端與第一驅動電晶體之汲極端耦接。脈波寬度調變電路耦接驅動模塊，且用於控制發光二極體之發光時間。當畫素電路操作於零灰階控制模式時，脈波寬度調變電路依據發光訊號控制第二驅動電晶體之控制端與源極端耦接至相同電位，使驅動電流不流經發光二極體。

依據本揭露之一實施例，其中驅動模塊還包含第三驅動電晶體。第三驅動電晶體耦接於第二驅動電晶體之汲極端與發光二極體之陽極端之間。

依據本揭露之一實施例，當畫素電路操作於非零灰階控制模式時，非零灰階控制模式具有第一發光區間及第二發光區間，且其中在第一發光區間，第二驅動電晶體操作於線性區，脈波寬度調變電路依據發光訊號及斜波電壓提升第二驅動電晶體之控制端之電位，使源極端之電位提升以維持驅動電流；以及在第二發光區間，當源極端之電位提升至預設閥值時，脈波寬度調變電路依據發光訊號及斜波電壓控制第一驅動電晶體之控制端與源極端耦接至相同電位，使驅動電流不流經發光二極體。

依據本揭露之一實施例，其中當畫素電路操作於非零灰階控制模式之第一發光區間時，第一驅動電晶體操作於飽和區。

依據本揭露之一實施例，其中在第一發光區間時，斜波電壓自斜波低電壓爬升至當前斜波電壓，且在第二發光區間時，斜波電壓自當前斜波電壓爬升至斜波高電壓。

依據本揭露之一實施例，其中脈波寬度調變電路包含第一電容器、第一電晶體、第二電晶體、第三電晶體、第四電晶體、第五電晶體、第二電容器、第六電晶體及第七電晶體。第一電容器之第一端耦接至系統高電壓，其第二端耦接至第一節點。第一電晶體之第一端耦接第一節點，其第二端耦接第二節點，其控制端接收第二掃描訊號。第二電晶體之第一端耦接至第三節點，其第二端耦接第二節點，其控制端耦接第一節點。第三電晶體之第一端接收第三參考電壓，其第二端耦接第一節點，其控制端接收第一掃描訊號。第四電晶體之第一端接收第一參考電壓，其第二端耦接第三節點，其控制端接收第二掃描訊號。第五電晶體之第一端耦接第四節點，其第二端耦接第二節點，其控制端接收發光訊號。第二電容器之第一端接收斜波電壓，其第二端耦接至第四節點。第六電晶體之第一端接收第一資料電壓，其第二端耦接第四節點，其控制端接收第二掃描訊號。第七電晶體之第一端耦接第五節點，其第二端耦接第三節點，其控制端接收發光訊號，其中第五節點耦接第二驅動電晶體之源極端與第一驅動電晶體之汲極端。

依據本揭露之一實施例，其中脈波振幅調變電路包含第八電晶體、第九電晶體、第十電晶體、第十一電晶體、第十二電晶體、第十三電晶體、第三電容器及第四電容器。第八電晶體之第一端接收第二參考電壓，其第二端耦接第六節點，其控制端接收第二掃描訊號，其中第六節點耦接第二驅動電晶體之汲極端。第九電晶體之第一端耦接第七節點，其第二端耦接第六節點，其控制端接收發光訊號。第十電晶體之第一端耦接第八節點，其第二端耦接發光二極體之陽極端，其控制端接收第二掃描訊號。第十一電晶體之第一端接收第二資料電壓，其第二端耦接第七節點，其控制端接收第一掃描訊號。第十二電晶體之第一端接收第二資料電壓，其第二端耦接第七節點，其控制端接收第一掃描訊號。第十三電晶體之第一端接收第三參考電壓，其第二端耦接第八節點，其控制端接收第一掃描訊號。第三電容器之第一端接收第一參考電壓，其第二端耦接第七節點。第四電容器之第一端耦接第七節點，其第二端耦接第八節點。

依據本揭露之一實施例，其中當畫素電路操作於重置區間時，第三電晶體依據第一掃描訊號導通而將第一節點重置為第三參考電壓，第十一電晶體依據第一掃描訊號導通而將第二資料電壓寫入第七節點，第十三電晶體依據第一掃描訊號導通而將第八節點重置為第三參考電壓。

依據本揭露之一實施例，其中當畫素電路操作於補償及資料寫入區間時，第一電晶體及第四電晶體依據第二掃描訊號導通而將第一節點之電位拉至第一參考電壓減去第二電晶體的臨界電壓，第六電晶體依據第二掃描訊號導通而將第一資料電壓寫入第四節點，第八電晶體依據第二掃描訊號導通而將第二參考電壓寫入第六節點，第十電晶體依據第二掃描訊號導通而將第六節點之電位拉至第二參考電壓減去第三驅動電晶體的臨界電壓，第十二電晶體依據第二掃描訊號導通而將第二資料電壓寫入第七節點。

依據本揭露之一實施例，其中脈波振幅調變電路及脈波寬度調變電路中之所有電晶體皆為P型電晶體或N型電晶體。

100:畫素電路

110:脈波振幅調變電路

111:驅動模塊

120:脈波寬度調變電路

C1:第一電容器

C2:第二電容器

C3:第三電容器

C4:第四電容器

EM:發光訊號

H:資料電壓寫入時間

I_LED:驅動電流

LED:發光二極體

N1~N8:節點

N_A:陽極端

N_C:陰極端

S[n-1]:第一掃描訊號

S[n]:第二掃描訊號

T1~T13:電晶體

TD1~TD3:驅動電晶體

t1~t5:區間

V1:第一參考電壓

V2:第二參考電壓

V3:第三參考電壓

VDD:系統高電壓

VSS:系統低電壓

VSH:斜波高電壓

VSL:斜波低電壓

VSC:當前斜波電壓

V_data:第一資料電壓

V_data2:第二資料電壓

V_sweep:斜波電壓

△V_sweep:電壓變動量

為讓本發明之上述和其他目的、特徵、優點與實施例能更加淺顯易懂，所附圖式之說明如下：圖1為根據本發明實施例所繪示之畫素電路的示意圖；圖2為根據本發明實施例所繪示之畫素電路在非零灰階控制模式的時序波型圖；圖3A至圖3E為本發明實施例所繪示之畫素電路在非零灰階控制模式之動作原理的示意圖；圖4為本發明實施例所繪示之零灰階控制模式的時序波型圖；以及圖5A至圖5D為本發明實施例所繪示之畫素電路在零灰階控制模式之動作原理的示意圖。

以下揭露提供許多不同的實施例或示例，用於實現所提供發明的不同特徵。下文所述之組件和配置的實施例僅作為示例，並非旨在於進行限制。此外，為了簡單和清楚之目的，本揭露在各示例中重複參考符號和/或編號，本身並不限定所討論的各種實施例和/或組件之間的關係。

請參照圖1，圖1為本發明實施例之畫素電路100的示意圖。畫素電路100包含發光二極體LED、脈波振幅調變電路110及脈波寬度調變電路120。脈波振幅調變電路110耦接於脈波寬度調變電路120及發光二極體LED之間。其中，發光二極體LED之陽極端N_A耦接至脈波振幅調變電路110，而其陰極端N_C耦接至系統低電壓VSS。

脈波振幅調變電路110用以依據第二資料電壓V_data2、第一掃描訊號S[n-1]、此第一掃描訊號S[n-1]之後一級的第二掃描訊號S[n]、發光訊號EM、第二參考電壓V2、第三參考電壓V3及系統高電壓VDD來產生驅動電流I_LED。在本發明之實施例中，第二資料電壓V_data2為直流電壓，且可依據設置之直流電壓的大小來控制流經發光二極體LED之驅動電流I_LED的大小，進而調控發光二極體LED之發光亮度。

脈波寬度調變電路120用以依據第一資料電壓V_data、第一掃描訊號S[n-1]、第二掃描訊號S[n]、發光訊號EM、第一參考電壓V1、斜波電壓V_sweep及系統高電壓VDD來控制驅動電流I_LED流經發光二極體LED的時間長短，進而控制發光二極體LED之發光時間。

脈波振幅調變電路110中包含驅動模塊111。驅動模塊111耦接於發光二極體LED之陽極端N_A與系統高電壓VDD之間，且包含第一驅動電晶體TD1、第二驅動電晶體TD2及第三驅動電晶體TD3。第一驅動電晶體TD1之第一端耦接系統高電壓VDD，其第二端耦接第五節點N5，其控制端接收發光訊號EM。第二驅動電晶體TD2之第一端耦接第一驅動電晶體TD1之第二端於第五節點N5，其第二端耦接第六節點N6，其控制端耦接脈波寬度調變電路120於第四節點N4。第三驅動電晶體TD3之第一端耦接第六節點N6，其第二端耦接發光二極體LED之陽極端N_A，其控制端耦接第八節點N8。

在發明之實施例中，畫素電路100可選擇性地操作於非零灰階控制模式或零灰階控制模式。當畫素電路100操作於非零灰階控制模式之第一發光區間時，驅動電流I_LED經由導通之第一驅動電晶體TD1、第二驅動電晶體TD2及第三驅動電晶體TD3流經發光二極體LED，以使發光二極體LED發出相應亮度。其中，「非零灰階」意指為大於零之灰階值，「零灰階」意指為等於零之灰階值。

當畫素電路100操作於非零灰階控制模式之第二發光區間、或是零灰階控制模式之發光區間時，脈波寬度調變電路120依據發光訊號EM的導通期間及斜波電壓V_sweep控制第二驅動電晶體TD2之控制端(即第四節點N4)與其源極端(即第五節點N5)耦接至相同電位。如此，藉由關閉驅動路徑上之第二驅動電晶體TD2，使得驅動電流I_LED無法流經發光二極體LED，進而實現實質為全黑之顯示畫面並改善閃爍現象，提升畫面顯示品質。

脈波寬度調變電路120中包含第一電容器C1、第一電晶體T1、第二電晶體T2、第三電晶體T3、第四電晶體T4、第五電晶體T5、第二電容器C2、第六電晶體T6及第七電晶體T7。

第一電容器C1之第一端耦接至系統高電壓VDD，其第二端耦接第一節點N1。第一電晶體T1之第一端耦接第一節點N1，其第二端耦接第二節點N2，其控制端接收第二掃描訊號S[n]。第二電晶體T2之第一端耦接第三節點N3，其第二端耦接第二節點N2，其控制端耦接第一節點N1。第三電晶體T3之第一端接收第三參考電壓V3，其第二端耦接第一節點N1，其控制端接收第一掃描訊號S[n-1]。第四電晶體T4之第一端接收第一參考電壓V1，其第二端耦接第三節點N3，其控制端接收第二掃描訊號S[n]。第五電晶體T5之第一端耦接第四節點N4，其第二端耦接第二節點N2，其控制端接收發光訊號EM。第二電容器C2之第一端接收斜波電壓V_sweep，其第二端耦接至第四節點N4。第六電晶體T6之第一端接收第一資料電壓 V_data，其第二端耦接第四節點N4，其控制端接收第二掃描訊號S[n]。第七電晶體T7之第一端耦接第五節點N5，其第二端耦接第三節點N3，其控制端接收發光訊號EM。

脈波振幅調變電路110中包含第八電晶體T8、第九電晶體T9、第十電晶體T10、第十一電晶體T11、第十二電晶體T12、第十三電晶體T13、第三電容器C3及第四電容器C4。

第八電晶體T8之第一端接收第二參考電壓V2，其第二端耦接第六節點N6，其控制端接收第二掃描訊號S[n]，其中第六節點N6耦接第二驅動電晶體TD2之汲極端(第二端)。第九電晶體T9之第一端耦接第七節點N7，其第二端耦接第六節點N6，其控制端接收發光訊號EM。第十電晶體T10之第一端耦接第八節點N8，其第二端耦接發光二極體LED之陽極端N_A，其控制端接收第二掃描訊號S[n]。第十一電晶體T11之第一端接收第二資料電壓V_data2，其第二端耦接第七節點N7，其控制端接收第一掃描訊號S[n-1]。第十二電晶體T12之第一端接收第二資料電壓V_data2，其第二端耦接第七節點N7，其控制端接收第二掃描訊號S[n]。第十三電晶體T13之第一端接收第三參考電壓V3，其第二端耦接第八節點N8，其控制端接收第一掃描訊號S[n-1]。第三電容器C3之第一端接收第一參考電壓V1，其第二端耦接第七節點N7。第四電容器C4之第一端耦接第七節點N7，其第二端耦接第八節點N8。

在本發明之實施例中，脈波振幅調變電路110及脈波寬度調變電路120中之所有電晶體皆為P型電晶體或皆為N型電晶體。相較於習知畫素電路中同時包含P型電晶體及N型電晶體，能夠有效降低光罩佈局的複雜度。

請參照圖2，圖2繪示本發明實施例之畫素電路100在非零灰階控制模式的時序波型圖，且搭配圖3A至圖3E所繪示之畫素電路100在非零灰階控制模式之動作原理的示意圖，可以更好地理解本發明。非零灰階控制模式包含重置區間t1、補償及資料寫入區間t2、第一發光區間t3、第二發光區間t4及截止區間t5，分別對應於圖3A至圖3E所繪示之電路作動。在圖3A至圖3E中，打叉之電晶體代表為不導通狀態，未打叉之電晶體代表為導通狀態。

在發明之實施例中，非零灰階控制模式下之各訊號電壓由大至小的排序為：系統高電壓VDD>第一參考電壓V1>第二資料電壓V_data2>第二參考電壓V2>系統低電壓VSS>第三參考電壓V3。H為資料電壓寫入畫素電路100所需之時間，且nH的時間長度可依據畫素電路100之實際應用而有所變動。舉例而言但不限於此，若所需之發光時間至少為720μs，則可換算得到發光訊號EM之導通時間至少為24H。

在重置區間t1，第一掃描訊號S[n-1]為低邏輯準位，第二掃描訊號S[n]為高邏輯準位，發光訊號EM為高邏輯準位，斜波電壓V_sweep為斜波高電壓VSH。如圖 3A所示，第三電晶體T3、第十一電晶體T11及第十三電晶體T13依據第一掃描訊號S[n-1]的低邏輯準位而導通，使得第一節點N1被重置為第三參考電壓V3，第二資料電壓V_data2被寫入至第七節點N7，第八節點N8被重置為第三參考電壓V3。

此時，第一節點N1的電位為第三參考電壓V3，第四節點N4及第五節點N5之電位為系統高電壓VDD，第六節點N6之電位為系統低電壓VSS加上發光二極體LED的臨界電壓V_{TH_LED}，第七節點N7的電位為第二資料電壓V_data2，而第八節點N8的電位為第三參考電壓V3。

在補償及資料寫入區間t2，第一掃描訊號S[n-1]為高邏輯準位，第二掃描訊號S[n]為低邏輯準位，發光訊號EM為高邏輯準位，斜波電壓V_sweep為斜波高電壓VSH。如圖3B所示，第一電晶體T1、第四電晶體T4、第六電晶體T6、第八電晶體T8、第十電晶體T10及第十二電晶體T12依據第二掃描訊號S[n]的低邏輯準位而導通。第一電晶體T1的導通使得第二電晶體T2形成二極體連接(diode connection)，以對第二電晶體T2之臨界電壓V_{TH_T2}進行補償。第十電晶體T10的導通使得第三驅動電晶體TD3形成二極體連接，以對第三驅動電晶體TD3之臨界電壓V_{TH_TD3}進行補償。

此時，第一節點N1之電位被充電至第一參考電壓V1減去第二電晶體T2之臨界電壓的絕對值｜V_{TH_T2}｜，第一資料電壓V_data被寫入第四節點N4，第五節點N5及第六節點N6之電位被拉至第二參考電壓V2，第二資料電壓V_data2被寫入至第七節點N7，第八節點N8之電位被充電至第二參考電壓V2減去第三驅動電晶體TD3之臨界電壓的絕對值｜V_{TH_TD3}｜。

在第一發光區間t3，第一掃描訊號S[n-1]為高邏輯準位，第二掃描訊號S[n]為高邏輯準位，發光訊號EM為低邏輯準位，斜波電壓V_sweep自斜波低電壓VSL變動至當前斜波電壓VSC，且電壓變動量為△V_sweep。如圖3C所示，第五電晶體T5、第七電晶體T7、第一驅動電晶體TD1及第九電晶體T9依據發光訊號EM的低邏輯準位而導通。

此時，第一節點N1之電位為第一參考電壓V1減去第二電晶體T2之臨界電壓的絕對值｜V_{TH_T2}｜；第四節點N4之電位因第二電容器C2的耦合效應及線性上升之斜波電壓V_sweep而逐漸爬升至(V_data-V_SH+V_SL+△V_sweep)；第五節點N5之電位為系統高電壓VDD加上斜波電壓V_sweep之電壓變動量△V_sweep；第六節點N6及第七節點N7之電位被充電至系統高電壓VDD，第八節點N8之電位因第四電容器C4的耦合效應而可被表示為(V2-｜V_{TH_TD3}｜-V_data2+VDD)。

基於上述各個節點的電位，驅動電流I_LED可被表示為：I_LED=K(V_data2-V2)²，其中，K值取決於第三驅動電晶體TD3的製程參數，其參數包含載子遷移率(carrier mobility)、閘極寬度、閘極長度及閘極氧化層的單位電容大小。

可以發現，系統高電壓VDD及第三驅動電晶體TD3之臨界電壓V_{TH_TD3}能夠自上式中被消除。也就是說，畫素電路100所產生之驅動電流I_LED無關於系統高電壓VDD及第三驅動電晶體TD3之臨界電壓V_{TH_TD3}。如此，便能夠改善因製程差異或長期操作導致之臨界電壓偏移的影響，且驅動電流I_LED亦較不容易因系統高電壓VDD及系統低電壓VSS之路徑中的電壓降影響而產生誤差。

值得注意的是，在補償及資料寫入區間t2結束時，第四節點N4之電位會受到第二電容器C2之耦合效應的影響而隨著斜波電壓V_sweep被下拉，以確保第二驅動電晶體TD2在進入第一發光區間t3時能夠操作於線性區。因此在第一發光區間t3時，當第四節點N4(第二驅動電晶體TD2之控制端)的電位隨著斜波電壓V_sweep上升時，操作於線性區之第二驅動電晶體TD2為了維持相同之驅動電流I_LED，亦會導致第五節點N5(第二驅動電晶體TD2之源極端)的電位隨之提升。當第五節點N5的電位上升至得以導通第二電晶體T2時，第二驅動電晶體TD2之控制端與源極端會經由導通之第二電晶體T2而被相互連接在一起。如使，便可藉由控制端與源極端之間的相同電位來自然關閉第二驅動電晶體TD2，使得驅動電流I_LED無法流經發光二極體LED。

具體而言，操作於飽和區之第一驅動電晶體TD1 的電流值會與操作於線性區之第二驅動電晶體TD2的電流值相同。基於電晶體操作於線性區之電流公式與操作於飽和區之電流公式為等式的緣故，可以發現當第二驅動電晶體TD2的控制端隨著斜波電壓V_sweep上升時，其源極端也會上升以維持相同之驅動電流。因此，畫素電路100可依據此特性來作為控制發光二極體LED之發光時間的條件。

在第二發光區間t4，第一掃描訊號S[n-1]為高邏輯準位，第二掃描訊號S[n]為高邏輯準位，發光訊號EM為低邏輯準位，斜波電壓V_sweep自當前斜波電壓VSC繼續爬升至斜波高電壓VSH。如圖3D所示，第五電晶體T5、第七電晶體T7、第一驅動電晶體TD1及第九電晶體T9依據發光訊號EM的低邏輯準位而導通，且如前所述，第二驅動電晶體TD2之控制端及源極端因第二電晶體T2的導通而為相同電位，導致第二驅動電晶體TD2自然關閉而無法令驅動電流I_LED流經發光二極體LED。

此時，第一節點N1之電位為第一參考電壓V1減去第二電晶體T2之臨界電壓的絕對值｜V_{TH_T2}｜；第四節點N4及第五節點N5之電位被拉至系統高電壓VDD；第六節點N6及第七節點N7之電位為系統低電壓VSS加上發光二極體LED的臨界電壓V_{TH_LED}；第八節點N8之電位因第四電容器C4的耦合效應而可被表示為(V2-｜V_{TH_TD3}｜-V_data2+VSS+V_{TH_LED})。

在截止區間t5，第一掃描訊號S[n-1]為高邏輯準位，第二掃描訊號S[n]為高邏輯準位，發光訊號EM為高邏輯準位，斜波電壓V_sweep為斜波高電壓VSH。如圖3E所示，控制端用於接收第一掃描訊號S[n-1]、第二掃描訊號S[n]及發光訊號EM的電晶體皆為關閉狀態。

此時，第一節點N1之電位維持為第一參考電壓V1減去第二電晶體T2之臨界電壓的絕對值｜V_{TH_T2}｜，第四節點N4及第五節點N5之電位維持為系統高電壓VDD，第六節點N6及第七節點N7之電位維持為系統低電壓VSS加上發光二極體LED的臨界電壓V_{TH_LED}，第八節點N8之電位維持為(V2-｜V_{TH_TD3}｜-V_data2+VSS+V_{TH_LED})。

請參照圖4，圖4繪示本發明實施例之畫素電路100在零灰階控制模式的時序波型圖，且搭配圖5A至圖5D所繪示之畫素電路100在零灰階控制模式之動作原理的示意圖，可以更好地理解本發明。零灰階控制模式包含重置區間t1、補償及資料寫入區間t2、發光區間t3及截止區間t4，且分別對應於圖5A至圖5D所繪示之電路作動。在圖5A至圖5D中，打叉之電晶體代表為不導通狀態，未打叉之電晶體代表為導通狀態。

在發明之實施例中，零灰階控制模式下之各訊號電壓由大至小的排序為：第一資料電壓V_data>系統高電壓VDD>第一參考電壓V1>第二資料電壓V_data2>第二參考電壓V2>系統低電壓VSS>第三參考電壓V3。

在重置區間t1，第一掃描訊號S[n-1]為低邏輯準位，第二掃描訊號S[n]為高邏輯準位，發光訊號EM為高邏輯準位，斜波電壓V_sweep為斜波高電壓VSH。由於畫素電路100在零灰階控制模式之重置區間t1的作動方式類似於非零灰階控制模式之重置區間t1，故圖5A請參照圖3A之說明，在此不再贅述。

在補償及資料寫入區間t2，第一掃描訊號S[n-1]為高邏輯準位，第二掃描訊號S[n]為低邏輯準位，發光訊號EM為高邏輯準位，斜波電壓V_sweep為斜波高電壓VSH。如圖5B所示，第一電晶體T1、第四電晶體T4、第六電晶體T6、第八電晶體T8、第十電晶體T10及第十二電晶體T12依據第二掃描訊號S[n]的低邏輯準位而導通。由於畫素電路100在零灰階控制模式之補償及資料寫入區間t2的作動方式類似於非零灰階控制模式之補償及資料寫入區間t2，相似之作動在此不再贅述。

圖5B與圖3B的差異點在於，寫入第四節點N4的第一資料電壓V_data會大於第五節點N5的系統高電壓VDD，確保第二驅動電晶體TD2在此區間為關閉狀態。因此，第五節點N5之電位被維持為系統高電壓VDD，而其餘之第一節點N1之電位同樣為第一參考電壓V1減去第二電晶體T2之臨界電壓的絕對值｜V_{TH_T2}｜，第六節點N6之電位同樣為第二參考電壓V2，第七節點N7之電位同樣為第二資料電壓V_data2，第八節點N8之電位同樣為第二參考電壓V2減去第三驅動電晶體TD3之臨界電壓的絕對值｜V_{TH_TD3}｜。

在發光區間t3，第一掃描訊號S[n-1]為高邏輯準位，第二掃描訊號S[n]為高邏輯準位，發光訊號EM為低邏輯準位，斜波電壓V_sweep自斜波低電壓VSL爬升至斜波高電壓VSH。如圖5C所示，第五電晶體T5、第七電晶體T7、第一驅動電晶體TD1及第九電晶體T9依據發光訊號EM的低邏輯準位而導通。由於畫素電路100在零灰階控制模式之發光區間t3的作動方式類似於非零灰階控制模式之第二發光區間t4，相似之作動在此不再贅述。

圖5C與圖3D差異點在於，由於第四節點N4在補償及資料寫入區間t2被寫入較高電壓值之第一資料電壓V_data，導致第二電晶體T2在進入發光區間t3即被導通，進而將第二驅動電晶體TD2的控制端與汲極端相互耦接在一起。在第二驅動電晶體TD2被關閉的情況下，系統高電壓VDD無法被傳輸至第六節點N6，使得發光二極體LED無法依據驅動電流I_LED發光。如此一來，畫素電路100便能在零灰階控制模式下實現實質全黑之顯示畫面。

此時，第一節點N1之電位為第一參考電壓V1減去第二電晶體T2之臨界電壓的絕對值｜V_{TH_T2}｜；第四節點N4及第五節點N5之電位為系統高電壓VDD；第六節點 N6及第七節點N7之電位為第二資料電壓V_data2；第八節點N8之電位為(V₂-｜V_{TH_TD3}｜)。

在截止區間t4，第一掃描訊號S[n-1]為高邏輯準位，第二掃描訊號S[n]為高邏輯準位，發光訊號EM為高邏輯準位，斜波電壓V_sweep為斜波高電壓VSH。如圖5D所示，控制端用於接收第一掃描訊號S[n-1]、第二掃描訊號S[n]及發光訊號EM的電晶體皆為關閉狀態。由於畫素電路100在零灰階控制模式之截止區間t4的作動方式類似於非零灰階控制模式之截止區間t5，相似之作動在此不再贅述。

此時，第一節點N1之電位為第一參考電壓V1減去第二電晶體T2之臨界電壓的絕對值｜V_{TH_T2}｜，第四節點N4及第五節點N5之電位為系統高電壓VDD，第六節點N6及第七節點N7之電位為第二資料電壓V_data2，第八節點N8之電位為(V2-｜V_{TH_TD3}｜)。

本發明之畫素電路透過脈波寬度調變電路及脈波振幅調變電路來控制驅動模塊，進而控制發光二極體之發光時間，且驅動模塊中之第二驅動電晶體的控制端與源極端在發光區間能被控制為耦接至相同電位，使得驅動電流不流經發光二極體。如此，便能在零灰階控制模式下實現實質全黑之顯示畫面，亦透過本發明之畫素電路自身16T4C的架構來補償線阻所產生之電壓降及電晶體之臨界電壓變異，使得畫面顯示品質得以提升。

雖然本發明已以各種實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。