[go: up one dir, main page]

TWI889204B - 訊號產生電路、鎖頻迴路電路及鎖相迴路系統 - Google Patents

訊號產生電路、鎖頻迴路電路及鎖相迴路系統 Download PDF

Info

Publication number
TWI889204B
TWI889204B TW113106037A TW113106037A TWI889204B TW I889204 B TWI889204 B TW I889204B TW 113106037 A TW113106037 A TW 113106037A TW 113106037 A TW113106037 A TW 113106037A TW I889204 B TWI889204 B TW I889204B
Authority
TW
Taiwan
Prior art keywords
signal
circuit
compensation
chopper
node
Prior art date
Application number
TW113106037A
Other languages
English (en)
Other versions
TW202535023A (zh
Inventor
洪崇智
楊子霆
林家維
吳孟廷
詹欽棟
Original Assignee
聯詠科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯詠科技股份有限公司 filed Critical 聯詠科技股份有限公司
Priority to TW113106037A priority Critical patent/TWI889204B/zh
Priority to US18/772,298 priority patent/US20250266842A1/en
Application granted granted Critical
Publication of TWI889204B publication Critical patent/TWI889204B/zh
Publication of TW202535023A publication Critical patent/TW202535023A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45192—Folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45674—Indexing scheme relating to differential amplifiers the LC comprising one current mirror

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

一種訊號產生電路，包含第一斬波器、轉導放大器、第二斬波器及漣波消除器。轉導放大器包含差動輸入電路、電流鏡電路及放大電路。差動輸入電路用以接收差動輸入訊號，且差動輸入訊號透過電流鏡電路、放大電路及第二斬波器，於輸出節點上產生輸出訊號。漣波消除器耦接於輸出節點及電流鏡電路的補償節點之間，且包含第三斬波器及運算放大器。第三斬波器用以將輸出訊號中的漣波轉換為直流偏移訊號。運算放大器耦接於第三斬波器，用以將直流偏移訊號轉換為一補償訊號。補償訊號用以被輸入至電流鏡電路的補償節點。

Description

訊號產生電路、鎖頻迴路電路及鎖相迴路系統
本揭示內容關於一種訊號產生方式，特別是一種訊號產生電路、鎖頻迴路電路及鎖相迴路系統。
在各種電子產品中，時脈產生器是不可缺少的元件。為了避免時脈訊號被雜訊干擾，時脈產生器中設有鎖頻迴路電路(frequency locked loop circuit，FLL)。然而，由於鎖頻電路中仍可能產生雜訊，因此必須對鎖頻電路進行亭整，以確保時脈訊號的正確及穩定。
本揭示內容係關於一種訊號產生電路，包含第一斬波器、轉導放大器、第二斬波器及漣波消除器。轉導放大器包含差動輸入電路、電流鏡電路及放大電路。差動輸入電路耦接於第一斬波器，以接收差動輸入訊號。第二斬波器耦接於轉導放大器，其中差動輸入訊號透過電流鏡電路、放大電路及第二斬波器，於輸出節點上產生一輸出訊號。 漣波消除器耦接於輸出節點及電流鏡電路的補償節點之間，且包含第三斬波器及運算放大器。第三斬波器用以將輸出訊號中的漣波轉換為直流偏移訊號。運算放大器耦接於第三斬波器，用以將直流偏移訊號轉換為補償訊號。補償訊號用以被輸入至電流鏡電路的補償節點。
本揭示內容還關於一種鎖頻迴路電路，包含訊號產生電路及壓控振盪器。訊號產生電路包含第一斬波器、轉導放大器、第二斬波器及漣波消除器。轉導放大器耦接於第一斬波器，以接收差動輸入訊號。第二斬波器，耦接於轉導放大器，其中差動輸入訊號透過轉導放大器及第二斬波器，於輸出節點上產生輸出訊號。漣波消除器耦接於輸出節點以接收輸出訊號，且包含第三斬波器及運算放大器。第三斬波器用以將輸出訊號中的漣波轉換為直流偏移訊號。運算放大器用以將直流偏移訊號轉換為補償訊號，以補償轉導放大器中的偏移電壓。壓控振盪器耦接於訊號產生電路，用以根據輸出訊號產生一參考時脈訊號。
本揭示內容還關於一種鎖相迴路系統，包含訊號產生電路、壓控振盪器及鎖相迴路電路。訊號產生電路，包含第一斬波器、轉導放大器、第二斬波器及漣波消除器。轉導放大器耦接於第一斬波器，以接收差動輸入訊號。第二斬波器耦接於該轉導放大器，其中差動輸入訊號透過轉導放大器及第二斬波器，於輸出節點上產生輸出訊號。漣波消除器耦接於輸出節點以接收輸出訊號，且包含第三斬波器及運算放大器。第三斬波器用以將輸出訊號中的漣波 轉換為直流偏移訊號。運算放大器用以將直流偏移訊號轉換為補償訊號，以補償轉導放大器中的偏移電壓。壓控振盪器耦接於訊號產生電路，用以根據輸出訊號產生一參考時脈訊號。鎖相迴路電路耦接於壓控震盪器，以接收參考時脈訊號，且用以輸出輸出時脈訊號。鎖相迴路電路用以根據輸出時脈訊號產生回授訊號，以調整輸出時脈訊號的相位。
利用漣波消除器中的斬波器消除輸出訊號上的漣波，且產生補償訊號以修正轉導放大器中因為偏移電壓造成的偏差影響，即可確保鎖頻迴路電路輸出參考時脈訊號時的穩定性。
100:鎖相迴路系統
110:訊號產生電路
120:壓控振盪器
130:鎖相迴路電路
200:鎖頻迴路電路
210:訊號產生電路
211:斬波器
212:轉導放大器
213:斬波器
214:漣波消除器
220:壓控振盪器
230:分流器
240:第一阻抗電路
250:第二阻抗電路
260:切換電路
300:訊號產生電路
310:轉導放大器
311:差動輸入電路
312:電流鏡電路
313:放大電路
320:漣波消除器
321:運算放大器
400:訊號產生電路
420:漣波消除器
421:運算放大器
422:濾波電路
500:鎖相迴路電路
510:相位頻率偵測器
520:電荷泵
530:壓控振盪器
550:濾波器
560:除頻器
CS1:電流源
CS2:電流源
C11-C13:電容
N1:電源節點
N2:電源節點
N3:第一輸入節點
N4:第二輸入節點
R1:阻抗元件
W11-W14:開關元件
Voff:偏差電壓
Vb:訊號
V01:訊號
V02:訊號
Vc1:補償訊號
Vc2:補償訊號
Vdd:供電電壓
Vout:輸出訊號
Vm1:參考電壓
Vm2:基準電壓
CLKR:參考時脈訊號
CLKO:輸出時脈訊號
CLKB:回授訊號
Ci1:濾波電容
Ci2:濾波電容
CP31:斬波器
CP32:斬波器
CP33:斬波器
CP31:斬波器
CP41:斬波器
CP42:斬波器
S1:訊號
S2:訊號
第1圖為根據本揭示內容之部份實施例之鎖相迴路系統的示意圖。
第2圖為根據本揭示內容之部份實施例之鎖頻迴路電路的示意圖。
第3圖為根據本揭示內容之部份實施例之訊號產生電路的示意圖。
第4圖為根據本揭示內容之部份實施例之訊號產生電路的示意圖。
第5圖為根據本揭示內容之部份實施例之鎖相迴路電路的示意圖。
以下將以圖式揭露本發明之複數個實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本發明。也就是說，在本發明部分實施方式中，這些實務上的細節是非必要的。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。
於本文中，當一元件被稱為「連接」或「耦接」時，可指「電性連接」或「電性耦接」。「連接」或「耦接」亦可用以表示二或多個元件間相互搭配操作或互動。此外，雖然本文中使用「第一」、「第二」、…等用語描述不同元件，該用語僅是用以區別以相同技術用語描述的元件或操作。除非上下文清楚指明，否則該用語並非特別指稱或暗示次序或順位，亦非用以限定本發明。
本揭示內容係關於訊號產生電路、鎖頻迴路電路及鎖相迴路系統。請參閱第1圖所示，在一實施例中，鎖相迴路系統100包含訊號產生電路110、壓控振盪器120及鎖相迴路電路130，其中訊號產生電路110、壓控振盪器120用以形成鎖頻迴路電路200(frequency locked loop circuit，FLL)。鎖頻迴路電路200用以產生參考時脈訊號CLKR。鎖相迴路電路130耦接於壓控振盪器120，用以產生輸出時脈訊號CLKO，且根據輸出時脈訊號CLKO產生回授訊號(如：將輸出時脈訊號CLKO回 授至輸入端)，藉此調整輸出時脈訊號CLKO的相位，以達成固定訊號相位之目的。
第2圖所示為根據本揭示內容之部份實施例的鎖頻迴路電路200的示意圖。鎖頻迴路電路200包含訊號產生電路210及壓控振盪器220。鎖頻迴路電路200透過電源節點N1、N2取得輸入電流，訊號產生電路210包含第一輸入節點N3(如：正極端)及第二輸入節點N4(如：負極端)。訊號產生電路210用以根據第一輸入節點N3和第二輸入節點N4之間的電壓差，輸出參考時脈訊號CLKR。
在一實施例中，訊號產生電路210透過多個電流源CS1/CS2、第一阻抗電路240及第二阻抗電路250接收輸入訊號。如第2圖所示，第一輸入節點N3分別耦接於電流源CS1及第一阻抗電路240，第二輸入節點N4分別耦接於電流源CS2及第二阻抗電路250。在一實施例中，第一阻抗電路240包含至少一個阻抗元件R1。第二阻抗電路250包含至少一個開關元件W11~W14及至少一個電容C11~C13。其中，開關元件W11~W14分別被不同控制訊號所控制(例如：開關元件W11、W12交錯導通，開關元件W13、W14交錯導通)，以透過電容C12~C13的充放電來改變第二阻抗電路250的整體阻抗。
換言之，第二阻抗電路250的阻抗值是可變動的。透過第二阻抗電路250的阻抗值與第一阻抗電路240的阻抗值之間的差值，將進一步產生第一輸入節點N3與第二 輸入節點N4之間的電壓差值。因此，第一輸入節點N3與第二輸入節點N4接收到的訊號可視為一種差動輸入訊號。阻抗電路240/250的電路結構並不以第2圖所示為限。
在一實施例中，第一輸入節點N3與第二輸入節點N4耦接於阻抗電路240/250，且透過切換電路260耦接於電源節點N1、N2。換言之，切換電路260耦接於電源節點N1、N2，同時亦耦接於訊號產生電路210之第一輸入節點N3及第二輸入節點N4。透過內部開關，切換電路260用以週期性地切換電流源CS1/CS2連接至訊號產生電路210的位置。具體而言，切換電路260週期性地將電流源CS1的電源節點N1導通至第一輸入節點N3及第二輸入節點N4的其中一者，且週期性地將電流源CS2的電源節點N2導通至第一輸入節點N3及第二輸入節點N4的另一者。據此，將可減少由電流源C1/CS2之雜訊在參考時脈訊號CLKR時所產生的抖動(jitter)。
訊號產生電路210包含斬波器211、轉導放大器212、斬波器213及漣波消除器214。轉導放大器212耦接於斬波器211及213，以透過斬波器211及213濾除訊號中的雜訊。斬波器211耦接於訊號產生電路210的輸入端(即，第一輸入節點N3及第二輸入節點N4)，且用以對接收到的差動輸入訊號進行交換，以過濾低頻雜訊。相似地，轉導放大器212將輸入訊號轉成電流，斬波器213用以將轉導放大器212的輸出訊號再次進行交換，藉此降低低頻雜訊，且形成輸出訊號Vout。因此，差動輸入訊號 透過斬波器211、轉導放大器212、斬波器213及漣波消除器214，於訊號產生電路210的輸出端產生輸出訊號。
由於轉導放大器212內的電路元件會有不匹配的問題，因此會在轉導放大器212內形成偏差電壓(offset)。此一偏差電壓並無法透過單一個斬波器213濾除，而會在輸出訊號Vout上形成漣波，以頻譜來看則會形成突波(spur)，導致訊號的不穩定。因此，本揭示內容係利用漣波消除器214作為回授路徑，以消除偏差電壓的影響。
漣波消除器214(又稱漣波消除迴路Ripple Reduction Loop)耦接於轉導放大器212的輸出端及內部之補償節點(補償節點將於後續段落詳述)。漣波消除器214用以接收輸出訊號Vout，且包含至少一個斬波器及轉導放大器(第2圖中未示，將繪示於後續圖式)。斬波器及轉導放大器相互耦接，漣波消除器214透過斬波器將輸出訊號Vout上的漣波轉換為直流偏移訊號(DC Offset)，再根據處理後的輸出訊號Vout(包含直流偏移訊號)產生至少一個補償訊號，並傳回轉導放大器212。補償訊號用以被輸入至轉導放大器212中的補償節點，以補償轉導放大器212中因為偏移電壓造成的偏差影響。
壓控振盪器220(voltage-controlled oscillator，VCO)耦接於訊號產生電路210，用以根據輸出訊號Vout產生具有固定頻率的參考時脈訊號CLKR。由於本領域人士能理解壓控振盪器的電路結構及運作方式，故在此不另贅述。
據此，利用漣波消除器214中的斬波器消除輸出訊號Vout上的漣波，且產生補償訊號以修正轉導放大器212中因為偏移電壓造成的偏差影響，即可確保鎖頻迴路電路200輸出參考時脈訊號CLKR時的穩定性。
第3圖所示為根據本揭示內容之部份實施例的訊號產生電路300的示意圖。在該實施例中，訊號產生電路300包含斬波器CP31/CP32/CP33、轉導放大器310及漣波消除器320。在第3圖中，斬波器CP31可對應於第2圖之斬波器211，斬波器CP32/CP33可應用為第2圖之斬波器213，用以降低訊號中的低頻雜訊，並產生輸出訊號Vout。
斬波器CP31用以接收訊號產生電路300之兩個輸入端的訊號V01、V02，以作為差動輸入訊號。在一實施例中，轉導放大器310包含差動輸入電路311、電流鏡電路312及放大電路313。差動輸入電路311耦接於該斬波器CP31以接收差動輸入訊號。
電流鏡電路312用以根據供電電壓Vdd及控制訊號Vb產生電流。放大電路313(可為轉導放大電路)則根據差動輸入訊號及電流鏡電路312提供之電流在輸出端產生輸出訊號Vout。在一實施例中，轉導放大器310包含串疊放大電路(cascode)。斬波器CP32、CP33與CP31耦接於轉導放大器310，以過濾轉導放大器310之內部電路元件所產生的雜訊。換言之，差動輸入訊號透過差動輸入電路311、電流鏡電路312及放大電路313及斬 波器CP31/CP32/CP33產生輸出訊號Vout。
在一實施例中，電流鏡電路312的兩個電流鏡電晶體分別與補償電晶體T1、T2相並聯，補償電晶體T1、T2的控制端(如：閘極)作為兩個補償節點，以分別接收不同的補償訊號。
如第3圖所示，由於轉導放大器310內電晶體會有不匹配的問題，因此會產生偏差電壓Voff。偏差電壓Voff可能出現於轉導放大器310的任一位置，第3圖中偏差電壓Voff的位置僅為示意。偏差電壓Voff會在輸出訊號Vout中形成漣波，例如第3圖所示的一種三角波。
漣波消除器320耦接於轉導放大器310的輸出節點與補償節點之間，以作為回授路徑，並用以產生補償訊號。漣波消除器320包含斬波器CP34及運算放大器321。斬波器CP34用以接收轉導放大器310輸出且包含有漣波的輸出訊號Vout。在一實施例中，斬波器CP34透過多個濾波電容Ci1/Ci2及參考電壓Vm1接收包含有漣波的輸出訊號Vout，且用以偵測輸出訊號Vout中之漣波訊號。第3圖中標示出漣波消除器320上各節點的電氣特性波形(如圖中所示之電壓V或電流I)，其中濾波電容Ci1處的波形為濾波電容Ci1提供給斬波器CP34的電流訊號。接著，透過斬波器CP34的處理，將能把漣波轉換為直流偏移訊號(DC Offset，如第3圖所示之斬波器CP34的輸出端的直流電壓波形)。
運算放大器321耦接於斬波器CP34，用接收斬 波器CP34處理後的直流偏移訊號(DC Offset)，並將直流偏移訊號轉換為補償訊號，以輸入至轉導放大器310的補償節點。如第3圖所示，在一實施例中，斬波器CP34的兩個輸出端分別輸出不同的補償訊號Vc1、Vc2(如：做為差動訊號)。補償訊號Vc1、Vc2分別被輸入至轉導放大器310中不同的兩個補償節點，即補償電晶體T1、T2的控制端，據此，將能補償轉導放大器310中因為偏差電壓Voff或偏差電流所造成的突波(spur)。
此外，在一實施例中，斬波器CP34輸出端還可透過分壓電路產生基準電壓Vm2，基準電壓Vm2係用以提供給運算放大器321作為偏壓電源。由於本領域人士能理解斬波器的運作原理，故在此即不贅述。
第4圖所示為根據本揭示內容之部份實施例的訊號產生電路400的示意圖。於第4圖中，與第3圖之實施例有關的相似元件係以相同的參考標號表示以便於理解，且相似元件之具體原理已於先前段落中詳細說明，若非與第4圖之元件間具有協同運作關係而必要介紹者，於此不再贅述。在該實施例中，訊號產生電路300包含斬波器CP31/CP32/CP33、轉導放大器310及漣波消除器420。其中，斬波器CP31/CP32/CP33、轉導放大器310與第3圖所示的實施例相同，故在此即不贅述。
如4圖所示，雖然輸出訊號Vout的漣波可以透過漣波消除器420中的斬波器CP34消除，然而，漣波消除器420亦具有運算放大器，因此，漣波消除器420本身 亦可能存在有偏差電壓(Voff)的影響。
在本實施例中，漣波消除器420包含斬波器CP34/CP41/CP42及運算放大器421。與前述實施例相同，斬波器CP34可透過多個濾波電容Ci1/Ci2接收包含有漣波的輸出訊號Vout。第4圖中標示出漣波消除器420上各節點的電氣特性波形(如圖中所示之電壓V或電流I)，其中濾波電容Ci1/Ci2處的波形為濾波電容Ci1/Ci2提供給斬波器CP34的電壓訊號。斬波器CP41耦接於斬波器CP33及運算放大器421之間。斬波器CP42則耦接於運算放大器421輸出端及電流鏡電路312的補償節點之間。換言之，運算放大器421耦接於斬波器CP41、CP42之間。據此，運算放大器421中因偏移電壓Voff造成的雜訊將可被斬波器CP41、CP42濾除。
在一實施例中，漣波消除器420還包含濾波電路422。濾波電路422耦接於斬波器CP42的輸出端，以產生第一補償訊號Vc1及第二補償訊號Vc2。第一補償訊號Vc1及第二補償訊號Vc2用以被提供至電流鏡電路312的補償電晶體T1、T2的控制端。如第4圖所示，第一補償訊號Vc1及第二補償訊號Vc2具有不同的電壓準位，例如補償訊號Vc1、Vc2可作為差動訊號，且其之電壓則隨著時間變化。換言之，第一補償訊號Vc1及第二補償訊號Vc2間具有電壓差，此一電壓差即用以補償轉導放大器310中偏差電壓Voff造成的不理想雜訊。
前述第3及4圖之訊號產生電路300/400可應用 於第2圖所示之訊號產生電路210。請參閱第2圖所示，在一實施例中，鎖頻迴路電路200還包含分流器230。分流器230耦接於壓控振盪器220，用以根據參考時脈訊號CLKR產生多個控制訊號S1、S2。控制訊號S1、S2用以提供至第二阻抗電路250中的開關元件W11~W14。換言之，第二阻抗電路250係根據參考時脈訊號CLKR導通或關斷，以調整第二阻抗電路250的阻抗值。
在部份實施例中，分流器230內還具有透過非重疊訊號電路(non-overlapping)，用以確認控制訊號S1、S2並未同時處於致能準位或禁能準位。
如第1圖所示，在本揭示內容的部份實施例中，鎖頻迴路電路所產生的參考時脈訊號CLKR係用以提供給鎖相迴路電路130，以產生輸出時脈訊號CLKO。因此，參考時脈訊號CLKR必須穩定，否則將連帶影響輸出時脈訊號CLKO。
第5圖所示為根據本揭示內容之部份實施例的鎖相迴路電路500的示意圖。鎖相迴路電路500可應用為第1圖所示的鎖相迴路電路130。鎖相迴路電路500包含相位頻率偵測器(phase frequency detector，PFD)510、電荷泵(charge pump)520、壓控振盪器(voltage-controlled oscillator，VCO)530、濾波器550及除頻器(divider)560。其中，濾波器550耦接於電荷泵520及壓控振盪器530之間，除頻器560耦接於壓控振盪器530及相位頻率偵測器510之間。
鎖相迴路電路500用以接收參考時脈訊號CLKR，且用以產生輸出時脈訊號CLKO。此外，鎖相迴路電路500會透過除頻器560，將所輸出的輸出時脈訊號CLKO作為回授訊號CLKB，且根據回授訊號CLKB及參考時脈訊號CLKR，調整輸出時脈訊號CLKO的相位。據此，輸出時脈訊號CLKO的頻率趨向並最終鎖定於目標頻率。
前述各實施例中的各項元件、方法步驟或技術特徵，係可相互結合，而不以本揭示內容中的文字描述順序或圖式呈現順序為限。
雖然本揭示內容已以實施方式揭露如上，然其並非用以限定本揭示內容，任何熟習此技藝者，在不脫離本揭示內容之精神和範圍內，當可作各種更動與潤飾，因此本揭示內容之保護範圍當視後附之申請專利範圍所界定者為準。
200:鎖頻迴路電路
210:訊號產生電路
211:斬波器
212:轉導放大器
213:斬波器
214:漣波消除器
220:壓控振盪器
230:分流器
240:第一阻抗電路
250:第二阻抗電路
260:切換電路
CLKR:參考時脈訊號
CS1:電流源
CS2:電流源
C11-C13:電容
N1:電源節點
N2:電源節點
N3:第一輸入節點
N4:第二輸入節點
R1:阻抗元件
W11-W14:開關元件
Vout:輸出訊號
S1:訊號
S2:訊號

Claims (20)

  1. 一種訊號產生電路，包含： 一第一斬波器； 一轉導放大器，包含一差動輸入電路、一電流鏡電路及一放大電路，其中該差動輸入電路耦接於該第一斬波器，以接收一差動輸入訊號； 一第二斬波器，耦接於該轉導放大器，其中該差動輸入訊號透過該電流鏡電路、該放大電路及該第二斬波器，於一輸出節點上產生一輸出訊號；以及 一漣波消除器，耦接於該輸出節點及該電流鏡電路的一補償節點之間，且包含： 一第三斬波器，用以將該輸出訊號中的一漣波轉換為一直流偏移訊號； 一運算放大器，耦接於該第三斬波器，用以將該直流偏移訊號轉換為一補償訊號，其中該補償訊號用以被輸入至該電流鏡電路的該補償節點。
  2. 如請求項1所述之訊號產生電路，其中該漣波消除器還包含： 一第四斬波器，耦接該第三斬波器及該運算放大器之間；以及 一第五斬波器，耦接於該運算放大器，以接收該補償訊號。
  3. 如請求項2所述之訊號產生電路，其中該補償節點包含一第一補償節點及一第二補償節點，用以分別接收該補償訊號中的一第一補償訊號及一第二補償訊號，且該漣波消除器還包含： 一濾波電路，耦接於該第五斬波器的二輸出端，用以產生該第一補償訊號及該第二補償訊號，其中該第一補償訊號及該第二補償訊號之間具有一電壓差。
  4. 如請求項3所述之訊號產生電路，其中該轉導放大器還包含二補償電晶體，該些補償電晶體分別並聯於該電流鏡電路中的二電流鏡電晶體，且該些補償電晶體的複數個控制端分別接收該第一補償訊號及該第二補償訊號。
  5. 如請求項1所述之訊號產生電路，其中該第三斬波器透過一濾波電容接收該輸出訊號。
  6. 一種鎖頻迴路電路，包含： 一訊號產生電路，包含： 一第一斬波器； 一轉導放大器，耦接於該第一斬波器，以接收一差動輸入訊號； 一第二斬波器，耦接於該轉導放大器，其中該差動輸入訊號透過該轉導放大器及該第二斬波器，於一輸出節點上產生一輸出訊號；以及 一漣波消除器，耦接於該輸出節點以接收該輸出訊號，且包含一第三斬波器及一運算放大器，其中該第三斬波器用以將該輸出訊號中的一漣波轉換為一直流偏移訊號，該運算放大器用以將該直流偏移訊號轉換為一補償訊號，以補償該轉導放大器中的一偏移電壓；以及 一壓控振盪器，耦接於該訊號產生電路，用以根據該輸出訊號產生一參考時脈訊號。
  7. 如請求項6所述之鎖頻迴路電路，其中該轉導放大器還包含一電流鏡電路及一放大電路，該差動輸入訊號透過該電流鏡電路、該放大電路及該第二斬波器，於該輸出節點上產生該輸出訊號，且該補償訊號用以被輸入至該電流鏡電路的一補償節點。
  8. 如請求項7所述之鎖頻迴路電路，其中該漣波消除器還包含： 一第四斬波器，耦接該第三斬波器及該運算放大器之間；以及 一第五斬波器，耦接於該運算放大器，以接收該補償訊號。
  9. 如請求項8所述之鎖頻迴路電路，其中該補償節點包含一第一補償節點及一第二補償節點，用以分別接收該補償訊號中的一第一補償訊號及一第二補償訊號，且該漣波消除器還包含： 一濾波電路，耦接於該第五斬波器的二輸出端，用以產生該第一補償訊號及該第二補償訊號，其中該第一偏補償訊號及該第二補償訊號之間具有一電壓差。
  10. 如請求項9所述之鎖頻迴路電路，其中該轉導放大器還包含二補償電晶體，該些補償電晶體分別並聯於該電流鏡電路中的二電流鏡電晶體，且該些補償電晶體的複數個控制端分別接收該第一補償訊號及該第二補償訊號。
  11. 如請求項10所述之鎖頻迴路電路，其中該訊號產生電路包含一第一輸入節點及一第二輸入節點，該第一輸入節點電性連接於一第一電流源，該第二輸入節點電性連接於一第二電流源，且該鎖頻迴路電路還包含： 一第一阻抗電路，耦接於該第一輸入節點；以及 一第二阻抗電路，耦接於該第二輸入節點，其中該第二阻抗電路用以根據該參考時脈訊號調整該第二阻抗電路的一阻抗值。
  12. 如請求項11所述之鎖頻迴路電路，還包含： 一切換電路，耦接於該第一電流源、該第二電流源、該第一輸入節點及該第二輸入節點，其中該切換電路用以週期性地將該第一電流源導通至該第一輸入節點及該第二輸入節點中的其中一者，且用以週期性地將該第二電流源導通至該第一輸入節點及該第二輸入節點中的另一者。
  13. 如請求項12所述之鎖頻迴路電路，其中該第二阻抗電路包含一開關元件及一電容，該開關元件耦接於該電容，且用以根據該參考時脈訊號而導通或關斷。
  14. 一種鎖相迴路系統，包含： 一訊號產生電路，包含： 一第一斬波器； 一轉導放大器，耦接於該第一斬波器，以接收一差動輸入訊號； 一第二斬波器，耦接於該轉導放大器，其中該差動輸入訊號透過該轉導放大器及該第二斬波器，於一輸出節點上產生一輸出訊號；以及 一漣波消除器，耦接於該輸出節點以接收該輸出訊號，且包含一第三斬波器及一運算放大器，其中該第三斬波器用以將該輸出訊號中的一漣波轉換為一直流偏移訊號，該運算放大器用以將該直流偏移訊號轉換為一補償訊號，以補償該轉導放大器中的一偏移電壓； 一壓控振盪器，耦接於該訊號產生電路，用以根據該輸出訊號產生一參考時脈訊號；以及 一鎖相迴路電路，耦接於該壓控震盪器，以接收該參考時脈訊號，且用以輸出一輸出時脈訊號，其中該鎖相迴路電路用以根據該輸出時脈訊號產生一回授訊號，以調整該輸出時脈訊號的一相位。
  15. 如請求項14所述之鎖相迴路系統，其中該轉導放大器還包含一電流鏡電路及一放大電路，該差動輸入訊號透過該電流鏡電路、該放大電路及該第二斬波器，於該輸出節點上產生該輸出訊號，且該補償訊號用以被輸入至該電流鏡電路的一補償節點。
  16. 如請求項15所述之鎖相迴路系統，其中該漣波消除器還包含： 一第四斬波器，耦接該第三斬波器及該運算放大器之間；以及 一第五斬波器，耦接於該運算放大器，以接收該補償訊號。
  17. 如請求項16所述之鎖相迴路系統，其中該補償節點包含一第一補償節點及一第二補償節點，用以分別接收該補償訊號中的一第一補償訊號及一第二補償訊號，且該漣波消除器還包含： 一濾波電路，耦接於該第五斬波器的二輸出端，用以產生該第一補償訊號及該第二補償訊號，其中該第一補償訊號及該第二補償訊號之間具有一電壓差。
  18. 如請求項17所述之鎖相迴路系統，其中該轉導放大器還包含二補償電晶體，該些補償電晶體分別並聯於該電流鏡電路中的二電流鏡電晶體，且該些補償電晶體的複數個控制端分別接收該第一補償訊號及該第二補償訊號。
  19. 如請求項14所述之鎖相迴路系統，其中該訊號產生電路包含一第一輸入節點及一第二輸入節點，該第一輸入節點電性連接於一第一電流源，該第二輸入節點電性連接於一第二電流源，且該訊號產生電路還包含： 一第一阻抗電路，耦接於該第一輸入節點；以及 一第二阻抗電路，耦接於該第二輸入節點，其中該第二阻抗電路用以根據該時脈訊號調整該第二阻抗電路的一阻抗值。
  20. 如請求項19所述之鎖相迴路系統，還包含： 一切換電路，耦接於該第一電流源、該第二電流源、該第一輸入節點及該第二輸入節點，其中該切換電路用以週期性地將該第一電流源導通至該第一輸入節點及該第二輸入節點中的其中一者，且用以週期性地將該第二電流源導通至該第一輸入節點及該第二輸入節點中的另一者。
TW113106037A 2024-02-20 2024-02-20 訊號產生電路、鎖頻迴路電路及鎖相迴路系統 TWI889204B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW113106037A TWI889204B (zh) 2024-02-20 2024-02-20 訊號產生電路、鎖頻迴路電路及鎖相迴路系統
US18/772,298 US20250266842A1 (en) 2024-02-20 2024-07-15 Signal generation circuit, frequency locked loop circuit and phase locked loop system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW113106037A TWI889204B (zh) 2024-02-20 2024-02-20 訊號產生電路、鎖頻迴路電路及鎖相迴路系統

Publications (2)

Publication Number Publication Date
TWI889204B true TWI889204B (zh) 2025-07-01
TW202535023A TW202535023A (zh) 2025-09-01

Family

ID=96738855

Family Applications (1)

Application Number Title Priority Date Filing Date
TW113106037A TWI889204B (zh) 2024-02-20 2024-02-20 訊號產生電路、鎖頻迴路電路及鎖相迴路系統

Country Status (2)

Country Link
US (1) US20250266842A1 (zh)
TW (1) TWI889204B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170141778A1 (en) * 2015-11-12 2017-05-18 Seiko Epson Corporation Circuit device, oscillator, electronic apparatus, and moving object
TW201909561A (zh) * 2017-07-24 2019-03-01 芯籟半導體股份有限公司 一種訊號處理系統及其方法
CN111106829A (zh) * 2019-12-20 2020-05-05 睿兴科技(南京)有限公司 高精度环形振荡电路及微控制系统

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9615744B2 (en) * 2007-01-31 2017-04-11 Medtronic, Inc. Chopper-stabilized instrumentation amplifier for impedance measurement
US7764118B2 (en) * 2008-09-11 2010-07-27 Analog Devices, Inc. Auto-correction feedback loop for offset and ripple suppression in a chopper-stabilized amplifier

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170141778A1 (en) * 2015-11-12 2017-05-18 Seiko Epson Corporation Circuit device, oscillator, electronic apparatus, and moving object
TW201909561A (zh) * 2017-07-24 2019-03-01 芯籟半導體股份有限公司 一種訊號處理系統及其方法
CN111106829A (zh) * 2019-12-20 2020-05-05 睿兴科技(南京)有限公司 高精度环形振荡电路及微控制系统

Also Published As

Publication number Publication date
US20250266842A1 (en) 2025-08-21
TW202535023A (zh) 2025-09-01

Similar Documents

Publication Publication Date Title
US6320435B1 (en) PLL circuit which can reduce phase offset without increase in operation voltage
CN103001608B (zh) 精确三角波形发生器
US6963232B2 (en) Compensator for leakage through loop filter capacitors in phase-locked loops
US6710665B2 (en) Phase-locked loop with conditioned charge pump output
EP2520022B1 (en) Temperature-stable oscillator circuit having frequency-to-current feedback
US7030688B2 (en) Low-pass filter for a PLL, phase-locked loop and semiconductor integrated circuit
US5359298A (en) VCO having voltage-to-current converter and PLL using same
CN106603072B (zh) 具有模拟正交校准环路的注入锁定环形振荡器电路
US8169265B2 (en) Phase lock loop circuits
TWI668965B (zh) 時脈產生電路及時脈產生方法
US20050156684A1 (en) Charge pump-based PLL having dynamic loop gain
US7362151B2 (en) Timing circuits with improved power supply jitter isolation technical background
US7576577B2 (en) Device for static phase error compensation in a phase-lock loop system with a symmetrical structure
CN118432608A (zh) 振荡器电路及其延迟单元、锁相环电路
US20040135640A1 (en) Phase-locked loop with conditioned charge pump output
CN103718464B (zh) 锁相环
TWI889204B (zh) 訊號產生電路、鎖頻迴路電路及鎖相迴路系統
CN120528424A (zh) 信号产生电路、锁频回路电路及锁相回路系统
EP4203311A1 (en) Feedback oscillator with multiple switched capacitors
KR20210049234A (ko) 전하 펌프 회로
US11606097B2 (en) PLL circuit using intermittent operation amplifier
KR101538537B1 (ko) 차지 펌프 및 이를 이용한 위상 동기 루프 회로
US11581877B1 (en) Negative-feedback four-phase generator with twenty-five percent duty cycle output
WO2018177195A1 (zh) 一种电荷泵、基于电荷泵的处理方法及锁相环电路、存储介质
Nikolić et al. The self-bias PLL in standard CMOS