[go: up one dir, main page]

TWI889110B - 電流平衡電路及多相穩壓器電路 - Google Patents

電流平衡電路及多相穩壓器電路 Download PDF

Info

Publication number
TWI889110B
TWI889110B TW112151458A TW112151458A TWI889110B TW I889110 B TWI889110 B TW I889110B TW 112151458 A TW112151458 A TW 112151458A TW 112151458 A TW112151458 A TW 112151458A TW I889110 B TWI889110 B TW I889110B
Authority
TW
Taiwan
Prior art keywords
circuit
current
correction
signal
comparator
Prior art date
Application number
TW112151458A
Other languages
English (en)
Other versions
TW202527449A (zh
Inventor
郭岳龍
岑嘉宏
Original Assignee
能創半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 能創半導體股份有限公司 filed Critical 能創半導體股份有限公司
Priority to TW112151458A priority Critical patent/TWI889110B/zh
Priority to US18/766,676 priority patent/US20250219542A1/en
Application granted granted Critical
Publication of TW202527449A publication Critical patent/TW202527449A/zh
Publication of TWI889110B publication Critical patent/TWI889110B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0025—Arrangements for modifying reference values, feedback values or error values in the control loop of a converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/10—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1584—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

一種多相穩壓器電路，應用於多相直流-直流轉換器，包含複數個比較電路。比較電路耦接於多相直流-直流轉換器的功率輸出級電路，且用以產生複數個控制訊號，以使功率輸出級電路產生複數個輸出電流。比較電路的其中一者包含比較器，比較器用以接收補償訊號及參考訊號。比較器還透過校正端接收校正訊號，以根據校正訊號調整該些控制訊號之對應一者的責任週期。各相的校正訊號根據該相的誤差電流產生，其中該相的誤差電流為電流閾值與該相的輸出電流之間的差值。

Description

電流平衡電路及多相穩壓器電路
本揭示內容關於電流平衡技術，特別是一種電流平衡電路及多相穩壓器電路。
直流-直流轉換器（DC-to-DC converter）係一種用於電能轉換的機電設備，用以轉換直流電源的電壓。直流-直流轉換器的應用廣泛，可用於供電至小功率裝置（如：電池）或大功率裝置（如：工業用機台）。其中，多相之直流-直流轉換器包含了多個不同相的轉換器，以輪流輸出電能至輸出端，而各相轉換器之間的輸出電能是否維持一致，將影響直流-直流轉換器的供電穩定性。因此，實有需要一種新穎的直流-直流轉換器來提供較佳的供電穩定性。
本揭示內容係關於一種多相穩壓器電路，應用於多相直流-直流轉換器，包含複數個比較電路。比較電路耦接於多相直流-直流轉換器的功率輸出級電路，且用以產生複數個控制訊號，以使功率輸出級電路產生複數個輸出電流。比較電路的其中一者包含比較器，比較器用以接收補償訊號及參考訊號。比較器還透過校正端接收校正訊號，以根據校正訊號調整該些控制訊號之對應一者的責任週期。校正訊號根據誤差電流產生，誤差電流為電流閾值與輸出電流間的差值。
本揭示內容還關於一種電流平衡電路，應用於多相直流-直流轉換器，包含電流檢測電路及比較電路。電流檢測電路耦接於多相直流-直流轉換器的功率輸出級電路，以取得複數個輸出電流，且用以計算該些輸出電流的平均電流。比較電路耦接於電流檢測電路，且用以比較補償訊號及參考訊號，以輸出控制訊號，使功率輸出級電路用以調整該些輸出電流中的第一輸出電流。比較電路還用以根據平均電流及第一輸出電流間的差值作為校正訊號，以根據校正訊號調整控制訊號的責任週期。
據此，透過根據誤差電流產生校正訊號，並將校正訊號輸入至比較器的校正端，將可即時地調整控制訊號的責任週期，以實現各相電流的平衡控制。此外，由於本揭示內容並未補償訊號，無須複雜電路，亦無須更改多相直流-直流轉換器的運作方式，而能輕易地應用並實現。
以下將以圖式揭露本發明之複數個實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本發明。也就是說，在本發明部分實施方式中，這些實務上的細節是非必要的。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。
於本文中，當一元件被稱為「連接」或「耦接」時，可指「電性連接」或「電性耦接」。「連接」或「耦接」亦可用以表示二或多個元件間相互搭配操作或互動。此外，雖然本文中使用「第一」、「第二」、…等用語描述不同元件，該用語僅是用以區別以相同技術用語描述的元件或操作。除非上下文清楚指明，否則該用語並非特別指稱或暗示次序或順位，亦非用以限定本發明。
本揭示內容係關於一種多相直流-直流轉換器，用以對輸入電壓進行轉換，以輸出不同電壓的輸出電壓。在一實施例中，多相直流-直流轉換器係應用於車用電源，例如作為電力傳輸電路，可將充電樁之電力儲存至電池中，或者將電池的儲存電力提供給車內設備。然而，本揭示內容並不以此為限，在其他實施例中，多相直流-直流轉換器亦可應用於其他裝置與負載。
第1圖所示為根據本揭示內容之部份實施例的多相直流-直流轉換器100示意圖。多相直流-直流轉換器100包含功率輸出級電路110、電流平衡電路120及補償電路130。功率輸出級電路110包含多個驅動電路DC以及由多個電晶體開關形成的開關電路111，其中每一個驅動電路DC及對應的開關電路111用以根據輸入電壓Vin產生對應的輸出電流Is1～Isn。
在第1圖所示之實施例中，功率輸出級電路110包含多組子電路（如：可為兩組或兩組以上），每一組子電路包含一個驅動電路DC，且上述開關電路111包含上橋開關Ta及下橋開關Tb，且耦接於輸入電壓Vin。驅動電路DC用以根據接收到的控制訊號，控制上橋開關Ta及下橋開關Tb導通或關斷，以產生或調整對應的輸出電流Is1～Isn。每組子電路產生的輸出電流Is1～Isn的相位互不相同，例如功率輸出級電路110包含多組子電路時，每組子電路的輸出電流Is1～Isn之間有相對應的相位差。
在一實施例中，功率輸出級電路110透過儲能電路140及分壓電路150產生輸出電壓Vout及回授電壓Vfb。儲能電路140耦接於功率輸出級電路110，包含多個電感L1～Ln及輸出電容Cout。分壓電路150則包含多個分壓電阻R1、R2。由於本領域人士能理解功率輸出級電路110產生輸出電壓Vout的方式，故更多細節在此不另贅述。
電流平衡電路120耦接於功率輸出級電路110，且包含多個比較電路200，每個比較電路200用以產生對應相的輸出電流Is1～Isn的控制訊號Spwm1～Spwmn，以提供控制訊號Spwm1～Spwmn至各個驅動電路DC。控制訊號的產生方式將於後續段落詳述。
補償電路130分別耦接於功率輸出級電路110及電流平衡電路120，以自功率輸出級電路110接收回授電壓Vfb。在一實施例中，回授電壓Vfb為輸出端的輸出電壓Vout經過分壓電阻R1、R2分壓後的電壓值。補償電路130還用以將回授電壓Vfb與基準電壓Vref相比較，以根據回授電壓Vfb與基準電壓Vref間的差值產生補償訊號Vcomp。基準電壓Vref可為一個固定的電壓值，因此，補償訊號Vcomp用以反應出輸出電壓Vout的當前狀態（如：重載或輕載狀態）。補償訊號Vcomp將被提供至電流平衡電路120，且電流平衡電路120會根據補償訊號Vcomp來產生控制訊號Spwm1～Spwmn至驅動電路DC。
承上，在一實施例中，補償電路130之正極端用以接收基準電壓Vref、補償電路130之負極端用以接收回授電壓Vfb，因此，補償訊號Vcomp大小與「基準電壓Vref相對於回授電壓Vfb的差值」成正相關。然而，本揭示內容並不以此為限，在其他實施例中，補償電路130之正負端所接收的訊號可依據實際電路設計互相調換。
本揭示內容之一實施例係在電流平衡電路120設置多個比較電路200，以根據多相直流-直流轉換器100的供電狀態（如：根據補償訊號Vcomp及/或輸出電流），即時地調整提供給功率輸出級電路110的控制訊號Spwm1～Spwmn，以確保多相直流-直流轉換器100輸出的各相電流可維持平衡（即，各相的輸出電可維持實質上相等）。
為便於說明，在此將多相直流-直流轉換器100中的多個比較電路200合稱為多相穩壓器電路122。多相穩壓器電路122用以產生及調整對應於不同相位的多個控制訊號Spwm1～Spwmn，以使功率輸出級電路110據以產生不同相位的多個輸出電流Is1～Isn，進而使各相電流保持平衡。
在部份實施例中，各個比較電路200產生的控制訊號Spwm1～Spwmn為一種脈衝寬度調變（Pulse-width modulation，PWM）訊號，且透過邏輯電路CL將控制訊號Spwm1～Spwmn提供給驅動電路DC。此外，比較電路200還可調整控制訊號Spwm1～Spwmn的責任週期（duty ratio，又稱佔空比），進而改變功率輸出級電路110所產生的輸出電流Is1～Isn大小。由於本領域人士能理解邏輯電路CL及驅動電路DC以數位訊號來傳遞控制訊號的方式，故在此不另贅述。
在一些實施例中，參考訊號VR1～VRn可為一種週期訊號，其訊號大小會在時間週期內週期性地變化。在另一些實施例中，參考訊號VR1～VRn可為在訊號週期中具有固定斜率的鋸齒波。「鋸齒波」係指在每個訊號週期中，會從固定位準開始變化（如：上升或下降），且在當前訊號週期結束、進入下一個訊號週期時，會恢復至最初的固定位準。在部份實施例中，斜坡訊號Vramp的訊號斜率為正，意即，在訊號週期中，斜坡訊號Vramp的位準係逐漸上升。然而，本揭示內容並不以此為限，在其他實施例中，依據斜率的不同，斜坡訊號Vramp亦可為三角波。此外，參考訊號VR1～VRn之間的相位亦各不相同，以產生不同相的控制訊號Spwm1～Spwmn。
在此說明比較電路200產生控制訊號Spwm1～Spwmn的方式。如第1圖所示，在一實施例中，各比較電路200耦接於補償電路130及功率輸出級電路110之間，且包含比較器210。比較器210的多個輸入端分別用以接收補償訊號Vcomp及參考訊號VR1～VRn，以根據補償訊號Vcomp及對應之參考訊號之間的相對關係產生控制訊號Spwm1～Spwmn。比較器210的輸出經由邏輯電路CL轉換為控制訊號Spwm1～Spwmn以傳送至功率輸出級電路110，然而在本揭示內容的一些實施例中，邏輯電路CL可予以省略。在一實施例中，比較器210之正極輸入端用以接收補償訊號Vcomp，比較器210之負極輸入端則用以接收對應之參考訊號（參考訊號VR1～VRn中的一者，例如圖示的參考訊號VR1），但本揭示內容不以此為限。
具體而言，比較電路200可在補償訊號Vcomp大於對應之參考訊號時，將對應之控制訊號調整為高位準，而在補償訊號Vcomp小於對應之參考訊號時，將對應之控制訊號調整為低位準。由於補償訊號Vcomp會反應輸出電壓Vout的狀態，因此，當補償訊號Vcomp發生變化時，比較電路200將可即時調整對應之控制訊號的責任週期，改變輸出電流、進而改變輸出電壓Vout。
舉例而言，當輸出電壓Vout過大時，回授電壓Vfb也隨之增大，使得基準電壓Vref與回授電壓Vfb之間的差距變小，導致補償訊號Vcomp將會下降。
承上，比較電路200用以比對補償訊號Vcomp及對應之參考訊號（即參考訊號VR1至VRn中對應一者）來產生控制訊號Spwm1～Spwmn中對應一者，進而調整對應的輸出電流。然而，由於補償訊號Vcomp僅反應出多相直流-直流轉換器100整體的負載程度，並不會反應出「不同相之輸出電流之間的差異」，本實施例之比較電路200之比較器210還會透過校正端接收對應之校正訊號Sc1～Scn，且根據對應之校正訊號Sc1～Scn來調整/校正所產生之控制訊號的責任週期。
校正訊號Sc1～Scn是根據誤差電流Idiff1～Idiffn所產生，誤差電流Idiff1～Idiffn為輸出電流Is1～Isn與電流閾值之間的差值。舉例而言，比較電路200所產生的控制訊號Spwm1，係用以使功率輸出級電路110產生第一相的輸出電流Is1。第一相的輸出電流Is1與特定的電流閾值間的差值即為誤差電流Idiff1。誤差電流Idiff1～Idiffn可直接作為校正訊號Sc1～Scn，或者經由轉換後作為校正訊號Sc1～Scn。
在一實施例中，電流閾值可為預設的一個固定電流值，例如多相直流-直流轉換器100正常運作時，輸出電流的理想值。在另一實施例中，電流閾值可為功率輸出級電路110產生之多個驅動電流的平均值或中位值，但本揭示內容不限於此。在本揭示內容之一些變化例中，電流閾值可為一預設值，或可透過查表得到。
本揭示內容並不直接改變比較電路200所接收到的訊號（即，補償訊號Vcomp及對應之參考訊號VR1～VRn），而是透過比較電路200的輸入端（正極輸入端和負極輸入端）之外的一個校正端來接收校正訊號Sc1～Scn，進而影響比較電路200的比對結果，以改變控制訊號的責任週期。
在一實施例中，比較器210利用校正訊號Sc1～Scn作為自身的校正電壓，以根據此一校正電壓來比較補償訊號Vcomp及對應之參考訊號。校正電壓可視為比較器210進行訊號比對時的參考基準，因此，當校正訊號Sc1～Scn在校正端上形成校正電壓時，將可間接地影響比較器210的比較結果（即，改變控制訊號的責任週期）。換言之，比較器210根據對應之校正電壓調整對應之控制訊號的責任週期。校正訊號Sc1～Scn的產生方式將於後續段落詳述。
在一實施例中，電流平衡電路120還包含電流檢測電路121。電流檢測電路121耦接於功率輸出級電路110，以取得功率輸出級電路110產生的多個輸出電流Is1～Isn，且用以根據輸出電流Is1～Isn計算出電流閾值。在另一實施例中，電流檢測電路121可偵測功率輸出級電路110中上橋開關Ta與下橋開關Tb之間的相節點N1～Nn，以取得相節點N1～Nn的電壓Lx1～Lxn，進而計算出對應的輸出電流，同時，電流檢測電路121還可計算出多個輸出電流的平均電流，以作為電流閾值。電流檢測電路121可直接輸出電流閾值及對應相位的輸出電流至對應之比較電路200，或者計算出誤差電流Idiff1～Idiffn後，輸出對應相位的誤差電流Idiff1～Idiffn至對應之比較電路200。
第2圖所示為根據本揭示內容之部份實施例的電流檢測電路121的示意圖。如第1及2圖所示，電流檢測電路121包含轉導電路121a、加法器電路121b、除法器電路121c及減法器電路121d。轉導電路121a耦接於功率輸出級電路110，以接收輸出電流Is1～Isn。在一實施例中，轉導電路121a包含轉導放大器（transconductance amplifier），以接收相節點N1～Nn的電壓Lx1～Lxn，再計算輸出電流Is1～Isn。
加法器電路121b耦接於轉導電路121a，用以接收輸出電流Is1～Isn，且透過除法器電路121c計算出輸出電流Is1～Isn的平均電流Iavg。減法器電路121d耦接於除法器電路121c，用以計算對應相位之輸出電流與平均電流Iavg之間的差值，以產生誤差電流Idiff1～Idiffn。
在一實施例中，比較電路200還包含校正轉換電路220，耦接於電流檢測電路121及比較器210之間。校正轉換電路220用以自電流檢測電路121接收誤差電流Idiff1～Idiffn中的對應者，並將對應之誤差電流直接作為校正訊號，或者將對應之誤差電流轉換為電壓訊號或電流訊號，以作為校正訊號提供至比較器210的校正端。
在另一實施例中，校正轉換電路220可自電流檢測電路121分別接收電流閾值與對應之輸出電流，再計算/產生對應之校正訊號。例如：校正轉換電路220將電流閾值及對應之輸出電流分別轉換為電壓訊號或電流訊號，並作為校正訊號提供至比較器210的校正端。
校正轉換電路220將誤差電流/校正訊號輸入至比較器210的校正端，以形成校正電壓，使比較器210可根據校正電壓比較補償訊號Vcomp及參考訊號VR1～VRn。具體而言，校正轉換電路220可包含電流鏡，以將誤差電流Idiff1～Idiffn中對應者傳遞至對應之比較器210。在其他實施例中，校正轉換電路220還可包含轉導放大器（transconductance amplifier）以進行電壓-電流轉換，或包含轉阻放大器（transimpedance amplifier）或電流放大器以進行電流-電壓轉換。關於校正轉換電路220的具體實施例將介紹於第3A、3B、4A、4B、5A、5B圖。
為便於理解，在此根據第3A圖所揭露的實施例說明比較電路的運作。第3A圖所示為根據本揭示內容之部份實施例的比較電路示意圖，可應用於第1圖所示之多相直流-直流轉換器100。第3A圖所示之比較電路可為第1圖所示之比較電路200之一範例，且所包含的比較器310A及校正電路320A可分別為第1圖所示之比較器210及校正轉換電路220之一範例。比較器310A之兩個輸入端分別用以接收補償訊號Vcomp及參考訊號（在此以VR1為例），且根據誤差電流形成的校正電壓來比較補償訊號Vcomp及參考訊號VR1。此外，比較器310A還具有多個節點N31A～N34A，其中節點N31A之電壓位準可為前述之校正電壓之一例。
在本實施例中，比較器310A為二階/二級比較器，包含第一階比較器311A及第二階比較器312A。第一階比較器311A及第二階比較器312A分別耦接供電電源Vcc，且具有電流源M31/M32及多個電晶體T31A～T38A。以第一階比較器311A為例，電晶體T31A之控制端為節點N31A，作為校正端。電晶體T33A、T34A耦接於電流源M31。然而，比較器310A並不以二級比較器為限，在其他實施例中，比較器310A亦可實作為單級比較器。
校正電路320A包含第一校正電路321A及第二校正電路322A。第一校正電路321A、第二校正電路322A可包含電流鏡（但本揭示內容不限於此），用以接收第一輸出電流Is1及平均電流Iavg（如：透過第1圖所示的電流檢測電路121及校正轉換電路220）並於節點N31A處產生相同大小之電流，其中平均電流Iavg亦可改為固定的電流閾值來取代實時計算。第一校正電路321A、第二校正電路322A耦接於比較器310A的同一個校正端，因此，節點N31A的電流值將會取決於「第一輸出電流Is1及平均電流Iavg之間的相對關係（即，前述之誤差電流或校正訊號）」。
校正電路320A係用以調整控制訊號（如第1圖所示之控制訊號Spwm1～Spwmn）的責任週期，以使對應相位的輸出電流能與其他相位的輸出電流一致。請一併參考第1圖、第3A圖以及第3C圖，其中第3C圖由上而下分別示意了補償訊號Vcomp及參考訊號VR1的波形、控制訊號Spwm1於「第一輸出電流Is1等於平均電流Iavg時」的波形Spwm-A、控制訊號Spwm1於「第一輸出電流Is1大於平均電流Iavg時」的波形Spwm-B、以及控制訊號Spwm1於「第一輸出電流Is1小於平均電流Iavg時」的波形Spwm-C。
請參閱第3A圖所示，舉例而言，於控制訊號Spwm1的正半週期，當控制訊號Spwm1呈高位準且參考訊號VR1低於補償訊號Vcomp時，上橋開關Ta導通且下橋開關Tb斷開，輸入電壓Vin對輸出電容Cout以及電感L1充電，形成自相節點N1流向輸出電容Cout的輸出電流Is1。接著，電流檢測電路121接收相節點N1～Nn的電壓Lx1～Lxn，並根據電壓Lx1～Lxn計算出輸出電流Is1～Isn。如第1及2圖所示，電流檢測電路121將輸出電流Is1～Isn與這些電流的電流平均值（即平均電流Iavg或前述之電流閾值）比較。倘若第一輸出電流Is1等於平均電流Iavg，則如第3C圖所示的時間點P2，控制訊號Spwm1變化至高位準的時間點會等同於「補償訊號Vcomp與參考訊號VR1相等」的時間點。
當偵測到的第一輸出電流Is1大於平均電流Iavg時，校正電路320A會調降控制訊號Spwm1的責任週期，以降低第一輸出電流Is1，使其與其它相的輸出電流保持均等，如第3C圖所示之波形Spwm-B。相對地，當偵測到的第一輸出電流Is1低於平均電流Iavg時，校正電路320A會調昇控制訊號Spwm1的責任週期，以提昇第一輸出電流Is1，使第一輸出電流Is1與其它相的輸出電流保持均等，如第3C圖所示之波形Spwm-C。
如第3A圖所示，當第一輸出電流Is1大於平均電流Iavg時，電流將從節點N31A流向電晶體T35A，因此節點N31A的電壓將逐漸上升而使電晶體T35A的控制端具有高位準而導通，形成了節點N33A經由電流源M32至接地端的電流路徑，使得節點N33A的位準快速拉低至低位準，因此下拉控制訊號Spwm1，相當於拖慢了控制訊號Spwm1進入高位準的時間，亦即降低控制訊號Spwm1的責任週期。如第3C圖所示之時間點P3，此時控制訊號Spwm1將延後於時間點P3進入高位準，而非於時間點P2進入高位準。此外，因為流經節點N31A、N32A的電流彼此競爭來自電流源M31的電流，在節點N31A具有高位準時，節點N32A會具有低位準而使電晶體T32關閉，此時節點N34A具有高位準而使電晶體T37A、T38A關閉。
請注意，緩衝電路330A為第1圖中邏輯電路CL之一例，可包含但不限於串聯的兩個反相器，用以提供邏輯位準相同於節點N33的位準的數位訊號，以作為控制訊號Spwm1。在一些本實施例中，倘若緩衝電路330A是耦接至節點N34A，而非節點N33A，緩衝電路330A則須設計為僅包含單一反相器以維持相同的輸出相位。又例如，倘若第一校正電路321A、第二校正電路322A改為分別接收平均電流Iavg、第一輸出電流Is1，則緩衝電路330A亦須設計為僅包含單一反相器以維持相同的輸出相位。
此外，經由緩衝電路330A產生的控制訊號Spwm1也具有較佳的訊號推力。然而，本揭示內容的一些實施例中可省略緩衝電路330A的設置。本揭示內容通過校正電路320A的設置，當第一輸出電流Is1大於平均電流Iavg時，節點N33會快速進入低位準，拖慢控制訊號Spwm1進入高位準的時間（參考第3C圖，控制訊號Spwm1延後於時間點P3進入高位準，而非時間點P2），以調降控制訊號Spwm1的責任週期，進而降低開關電路111所輸出的輸出電流（如：第一輸出電流Is1）之大小，達到使每一相電流均等之目的。
另一方面，當第一輸出電流Is1小於平均電流Iavg時，電流將從節點N31A流向校正電路320A，從而使得節點N31A呈低位準，使得電晶體T35A的控制端具有低位準而不導通電晶體T35A。此外，因為自電流源流向節點N31A、N32A的電流呈競爭關係（亦即當流向一者的電流增大，流向另一者的電流便減少），節點N31A為低位準時，節點N32A會具有高位準，使得電晶體T32A及T36A導通，此時節點N34A的電位經由電流源M32被接地端下拉而具有低位準，使得電晶體T37A、T38A導通。因此，節點N33A提前被拉至高位準，相當於使控制訊號Spwm1提前進入高位準（如第3C圖所示，此時控制訊號Spwm1提前於時間點P1進入高位準，而非於時間點P2進入高位準），使得控制訊號Spwm1的責任週期被調昇。
換言之，本揭示內容通過校正電路320A的設置，當第一輸出電流Is1小於平均電流Iavg時，節點N33會快速進入高位準，以調昇提供給驅動電路DC的控制訊號Spwm1的責任週期，進而增大開關電路111所產生的輸出電流（如：第一輸出電流Is1）之大小，達到使每一相電流均等之目的。
根據以上內容，本揭示內容並非對於比較器310A（或比較器210）的兩輸入端進行接收訊號的調整，亦即比較器所接收的補償訊號或參考訊號沒有受到調整，而是透過校正端（如：節點N31）根據對應相的輸出電流（如：第一輸出電流Is1）與平均電流Iavg之間的差異來調整控制訊號的責任週期，藉此調昇或調降該相功率輸出級電路110的輸出電流大小，最終達到每一相功率輸出級電路110的輸出電流均等之功效。請注意，第3A、3B、4A、4B、5A以及5B圖的工作原理均搭配第3C圖中控制訊號Spwm1的正半週期作舉例說明。
第3B圖所示為根據本揭示內容之部份實施例的比較電路示意圖。第3B圖與第3A圖的差別在於比較器310B為一階/一級比較器。比較電路包含比較器310B、校正電路320B及緩衝電路330B，校正電路320B包含第一校正電路321B及第二校正電路322B。與第3A圖相似，比較器310B耦接供電電源Vcc，且具有電流源M33及多個電晶體T31B～T34B。
校正電路320B係用以調整控制訊號Spwm1的責任週期，以使對應相位的輸出電流能與其他相位的輸出電流一致。因此，當偵測到的第一輸出電流Is1大於平均電流Iavg時，校正電路320B會調降控制訊號Spwm1的責任週期，以降低第一輸出電流Is1，使其與其它相的輸出電流保持均等。相對地，當偵測到的第一輸出電流Is1低於平均電流Iavg時，校正電路320B會調昇控制訊號Spwm1的責任週期，以提昇第一輸出電流Is1，使其與其它相的輸出電流保持均等。
如第3B圖所示，當第一輸出電流Is1大於平均電流Iavg時，電流將從節點N31B流向電晶體T32B，此時節點N31B的電壓上升而使電晶體T32B的控制端具有高位準而導通，其中節點N31B之電壓位準可為前述之校正電壓之一例。
由於電晶體T32B導通之故，節點N32B被快速下拉，因此拖慢了控制訊號Spwm1進入高位準的時間（參考第3C圖，控制訊號Spwm1於時間點P3進入高位準，而非時間點P2），因此調降了控制訊號Spwm1的責任週期，從而使驅動電路DL輸出的第一輸出電流Is1亦隨之降低，達到控制每一相電流均等之目的。
第3B圖之校正電路320B可與第3A圖之校正電路320A相同、且緩衝電路330B可與第3A圖之330A相同。請注意，緩衝電路330B可包含串聯的兩個反相器，但本揭示內容不限於此。舉例來說，在一些本實施例中，倘若緩衝電路330B改為耦接節點N31B，而非耦接節點N32B，緩衝電路330B則須設計為僅包含單一反相器以維持相同的輸出相位。又例如，倘若第一校正電路321B、第二校正電路322B改為分別接收平均電流Iavg、第一輸出電流Is1，緩衝電路330B亦須設計為僅包含單一反相器以維持相同的輸出相位。
另一方面，若第一輸出電流Is1小於平均電流Iavg時，電流將從節點N31B流向校正電路320B，從而使得節點N31B呈低位準，使得電晶體T32B的控制端具有低位準而不導通電晶體T32B。此時，節點N32B將提前被拉至高位準，提前了控制訊號Spwm1進入高位準的時間（參考第3C圖，控制訊號Spwm1提前於時間點P1進入高位準，而非時間點P2），使得控制訊號Spwm1的責任週期被調昇。換言之，藉由誤差電流/校正訊號/校正電壓使節點N32B更快進入高位準，控制訊號Spwm1為高位準的時間變長，使得控制訊號Spwm1的責任週期變大，從而使第一輸出電流Is1亦隨之提昇，亦可達到使每一相電流均等之目的。
第4A圖所示為根據本揭示內容之部份實施例的比較電路示意圖，可應用於第1圖所示之多相直流-直流轉換器100。比較電路包含比較器410A、校正電路420A及緩衝電路430A。比較器410A之兩個輸入端分別用以接收補償訊號Vcomp及參考訊號VR1，且還具有多個節點N41A～N44A，其中節點N41A之電壓位準可為前述之校正電壓之一例。第4A圖所示之比較電路可為第1圖所示之比較電路200之一範例，且所包含的比較器410A及校正電路420A可分別為第1圖所示之校正轉換電路220之一範例。
在本實施例中，比較器410A為二階/二級比較器，包含第一階比較器411A及第二階比較器412A。比較器410A可與第3A圖所示之比較器310A相同，包含多個電晶體T41A～T48A及電流源M41、M42。然而，本揭示內容並不以此為限，在其他實施例中，比較器410A亦可實作為單級比較器。
校正電路420A包含第一校正電路421A及第二校正電路422A。第一校正電路421A、第二校正電路422A包含電流鏡，且分別耦接於比較器310A的不同校正端（如：節點N41A、N42A）。校正電路420A透過第一校正電路421A及第二校正電路422A接收第一輸出電流Is1及平均電流Iavg，即如同取得第一輸出電流Is1及平均電流Iavg間的誤差電流。
具體而言，第一校正電路421A耦接於比較器410A的一個校正端（即，節點N41A），用以將第一輸出電流Is1作為第一校正訊號輸入至節點N41。第二校正電路422A耦接於比較器410A的另一個校正端（即，節點N42A），用以將電流閾值（如：平均電流Iavg）作為第二校正訊號輸入至節點N42。據此，比較器410A根據第一校正訊號及第二校正訊號形成的複數個校正電壓，比較補償訊號Vcomp及參考訊號VR1。
校正電路420A用以調整控制訊號Spwm1的責任週期，以使對應相位的輸出電流能與其他相位的輸出電流一致。當偵測到的第一輸出電流Is1大於平均電流Iavg時，校正電路320A會調降控制訊號Spwm1的責任週期，以降低第一輸出電流Is1，使其與其它相的輸出電流保持均等。相對地，當偵測到的第一輸出電流Is1低於平均電流Iavg時，校正電路320A會調昇控制訊號Spwm1的責任週期，以提昇第一輸出電流Is1，使其與其它相的輸出電流保持均等。
如第4A圖所示，當第一輸出電流Is1及平均電流Iavg輸入至節點N41A、N42A，且第一輸出電流Is1大於平均電流Iavg時，節點N41A具有高位準，因此導通電晶體T45A，形成了節點N43A經由電流源M42至接地端的電流路徑，使得節點N43A的位準被拉低，相當於拖慢了控制訊號Spwm1進入高位準的時間（參考第3C圖，控制訊號Spwm1延後於時間點P3進入高位準，而非時間點P2）。此外，因為流經節點N41A、N42A的電流彼此競爭來自電流源M41的電流，在節點N41A具有高位準時，節點N42A會具有低位準而使電晶體T46A關閉，此時節點N44A具有高位準而使電晶體T47A、T48A關閉。換言之，誤差電流/校正訊號/校正電壓拉低節點N43A的位準，藉此調降控制訊號Spwm1的責任週期，進而降低開關電路111所輸出的輸出電流（如：第一輸出電流Is1）之大小，達到使每一相電流均等之目的。
另一方面，當第一輸出電流Is1及平均電流Iavg輸入至節點N41A、N42A、且第一輸出電流Is1小於平均電流Iavg時，節點N41A的電壓將會呈低位準，使得電晶體T45A的控制端具有低位準而不導通電晶體T45A。此外，因為自電流源M41流向節點N41A、N42A的電流呈競爭關係，節點N41A為低位準時，節點N42A會具有高位準，使得電晶體T42A及T46A導通，此時節點N44A的電位經由電流源M41被接地端下拉而具有低位準，使得電晶體T47A、T48A導通。因此，節點N43A提前被拉至高位準，相當於提前使控制訊號Spwm1進入高位準（參考第3C圖，控制訊號Spwm1提前於時間點P1進入高位準，而非時間點P2），使得控制訊號Spwm1的責任週期被調昇。
請注意，緩衝電路430A可包含串聯的兩個反相器，但本揭示內容不限於此。舉例來說，在一些本實施例中，倘若緩衝電路430A改為耦接節點N44A，而非耦接節點N43A，緩衝電路430A則須設計為僅包含單一反相器以維持相同的輸出相位。又例如，倘若第一校正電路421A、第二校正電路422A改為分別接收平均電流Iavg、第一輸出電流Is1，緩衝電路430A亦須設計為僅包含單一反相器以維持相同的輸出相位。
第4B圖所示為根據本揭示內容之部份實施例的比較電路示意圖，第4B圖與第4A圖的差別在於比較器410B為一階/一級比較器。校正電路420B包含第一校正電路421B及第二校正電路422B。與第4A圖相似，比較器410B耦接供電電源Vcc，且具有電流源M43及多個電晶體T41B～T44B。
校正電路420B係用以調整控制訊號Spwm1的責任週期，以使對應相位的輸出電流能與其他相位的輸出電流一致。因此，當偵測到的第一輸出電流Is1大於平均電流Iavg時，校正電路420B會調降控制訊號Spwm1的責任週期，以降低第一輸出電流Is1，使其與其它相的輸出電流保持均等。相對地，當偵測到的第一輸出電流Is1低於平均電流Iavg時，校正電路420B會調昇控制訊號Spwm1的責任週期，以提昇第一輸出電流Is1，使其與其它相的輸出電流保持均等。
如第4B圖所示，當第一輸出電流Is1及平均電流Iavg輸入至節點N41B、N42B、且第一輸出電流Is1大於平均電流Iavg時，節點N41B具有高位準以導通電晶體T42B（其中節點N41B之電壓位準可為前述之校正電壓之一例），使得節點N42的位準被下拉，相當於拖慢控制訊號Spwm1進入高位準的時間（參考第3C圖，控制訊號Spwm1延後於時間點P3進入高位準，而非時間點P2），亦即調降了控制訊號Spwm1的責任週期，從而使第一輸出電流Is1亦隨之降低，達到控制每一相電流均等之目的。
同理，當第一輸出電流Is1及平均電流Iavg輸入至節點N41B、N42B、且第一輸出電流Is1小於平均電流Iavg時，節點N42B的電壓將會較快進入至高位準，亦即提前控制訊號Spwm1進入高位準的時間，使得控制訊號Spwm1的責任週期提昇，從而使第一輸出電流Is1亦隨之提昇，達到控制每一相電流均等之目的。
請注意，緩衝電路430B可包含串聯的兩個反相器，但本揭示內容不限於此。舉例來說，在一些本實施例中，倘若緩衝電路430B改為耦接節點N41B，而非耦接節點N42B，緩衝電路430B則須設計為僅包含單一反相器以維持相同的輸出相位。又例如，倘若第一校正電路421B、第二校正電路422B改為分別接收平均電流Iavg、第一輸出電流Is1，緩衝電路430B亦須設計為僅包含單一反相器以維持相同的輸出相位。
第5A圖所示為根據本揭示內容之部份實施例的比較電路示意圖，可應用於第1圖所示之多相直流-直流轉換器100。比較電路包含比較器510A、校正電路520A及緩衝電路530A。第5A圖所示之比較電路可為第1圖所示之比較電路200之一範例，且所包含的比較器510A及校正電路520A分別為第1圖所示之比較器210以及校正轉換電路220之一範例。比較器510A之兩個輸入端分別用以接收補償訊號Vcomp及參考訊號VR1，且還包含多個節點N51～N53。
在本實施例中，比較器510A為二階/二級比較器，包含第一階比較器511A及第二階比較器512A。比較器510A可與第3A圖所示之比較器310A相同，包含多個電晶體T51A～T58A及電流源M51、M52。然而，本揭示內容並不以此為限，在其他實施例中，比較器510A亦可實作為單級比較器。
校正電路520A包含第一校正電路521A及第二校正電路522A。第一校正電路521A、第二校正電路522A可包含電流鏡（但本揭示內容不限於此），用以接收第一輸出電流Is1及平均電流Iavg，其中平均電流Iavg亦可改為固定的電流閾值。第一校正電路521A、第二校正電路522A耦接於比較器510A的同一個校正端（如：節點N51A），因此，節點N51A的電流值將會取決於「平均電流Iavg及第一輸出電流Is1之間的相對關係（即，前述之誤差電流或校正訊號）」。
如第5A圖所示，當第一輸出電流Is1大於平均電流Iavg時，電流將從節點N51A流向校正電路520A，因此節點N51A的電壓將逐漸降低、節點N52A的電壓則逐漸上升（其中節點N52A之電壓位準可為前述之校正電壓之一例），使電晶體T55A的控制端具有高位準而導通，節點N53A經由電流源M52被下拉，相當於拖慢了控制訊號Spwm1進入高位準的時間（參考第3C圖，控制訊號Spwm1延後於時間點P3進入高位準，而非時間點P2），亦即調降了控制訊號Spwm1＝1的責任週期，從而使第一輸出電流Is1亦隨之降低，達到控制每一相電流均等之目的。此外，當節點N51A具有低位準，電晶體T56A會關閉，此時節點N54A為高位準而使得電晶體T57A、T58A為關閉。
另一方面，若第一輸出電流Is1小於平均電流Iavg時，電流將從校正電路520A流向節點N51。由於自電流源M51流向節點N51A、N52A的電流呈競爭關係，因此節點N51A的電壓將逐漸上升、節點N52A的電壓則逐漸降低，使電晶體T51A的控制端具有低位準而被關斷。此外，當節點N51A具有高位準，電晶體T56A會導通，此時節點N54A被電流源M52下拉至低位準，使得電晶體T57A、T58A為導通。因此，節點N53A為高位準，提前了控制訊號Spwm1進入高位準的時間（參考第3C圖，控制訊號Spwm1提前於時間點P1進入高位準，而非時間點P2），亦即調昇了控制訊號Spwm1的責任週期，從而使第一輸出電流Is1亦隨之提昇，亦可達到使每一相電流均等之目的。
請注意，緩衝電路530A可包含串聯的兩個反相器，但本揭示內容不限於此。舉例來說，在一些本實施例中，倘若緩衝電路530A改為耦接節點N54A，而非耦接節點N53A，緩衝電路530A則須設計為僅包含單一反相器以維持相同的輸出相位。又例如，倘若第一校正電路521A、第二校正電路522A改為分別接收平均電流Iavg、第一輸出電流Is1，緩衝電路530A亦須設計為僅包含單一反相器以維持相同的輸出相位。
第5B圖所示為根據本揭示內容之部份實施例的比較電路示意圖，第5B圖與第5A圖的差別在於比較器510B為一階/一級比較器。比較電路包含比較器510B、校正電路520B及緩衝電路530B，校正電路520B包含第一校正電路521B及第二校正電路522B。與第5A圖相似，比較器510B耦接供電電源Vcc，且具有電流源M53及多個電晶體T51B～T54B。
如第5B圖所示，當第一輸出電流Is1大於平均電流Iavg時，電流將從節點N51B流向校正電路520B，其中節點N51B之電壓位準可為前述之校正電壓之一例。此時，由於自電流源流向節點N51B、N52B的電流呈競爭關係因此節點N51B的電壓將逐漸降低、節點N52B的電壓則逐漸上升，控制訊號Spwm1被提前下拉至低位準，相當於拖慢了控制訊號Spwm1進入高位準的時間（參考第3C圖，控制訊號Spwm1延後於時間點P3進入高位準，而非時間點P2），亦即降低了控制訊號Spwm1的責任週期，從而使第一輸出電流Is1亦隨之降低，達到控制每一相電流均等之目的。
另一方面，當第一輸出電流Is1小於平均電流Iavg時，電流將從校正電路520B流向節點N51B，因此節點N51B的電壓將逐漸上升、節點N52B的電壓則逐漸降低，因此提前控制訊號Spwm1進入高位準的時間（參考第3C圖，控制訊號Spwm1提前於時間點P1進入高位準，而非時間點P2），亦即拉昇了控制訊號Spwm1的責任週期，從而使第一輸出電流Is1亦隨之提昇，達到控制每一相電流均等之目的。
請注意，緩衝電路530B可包含串聯的兩個反相器，但本揭示內容不限於此。舉例來說，在一些本實施例中，倘若緩衝電路530B改為耦接節點N52B，而非耦接節點N51B，緩衝電路530B則須設計為僅包含單一反相器以維持相同的輸出相位。又例如，倘若第一校正電路521B、第二校正電路522B改為分別接收平均電流Iavg、第一輸出電流Is1，緩衝電路530B亦須設計為僅包含單一反相器以維持相同的輸出相位。
前述各實施例中的各項元件、方法步驟或技術特徵，係可相互結合，而不以本揭示內容中的文字描述順序或圖式呈現順序為限。
雖然本揭示內容已以實施方式揭露如上，然其並非用以限定本揭示內容，任何熟習此技藝者，在不脫離本揭示內容之精神和範圍內，當可作各種更動與潤飾，因此本揭示內容之保護範圍當視後附之申請專利範圍所界定者為準。
100:多相直流-直流轉換器 110:功率輸出級電路 111:開關電路 120:電流平衡電路 121:電流檢測電路 121a:轉導電路 121b:加法器電路 121c:除法器電路 121d:減法器電路 122:多相穩壓器電路 130:補償電路 140:儲能電路 150:分壓電路 200:比較電路 210:比較器 220:校正轉換電路 310A:比較器 311A:第一階比較器 312A:第二階比較器 320A:校正電路 321A:第一校正電路 322A:第二校正電路 310B:比較器 320B:校正電路 321B:第一校正電路 322B:第二校正電路 330A:緩衝電路 330B:緩衝電路 410A:比較器 411A:第一階比較器 412A:第二階比較器 420A:校正電路 421A:第一校正電路 422A:第二校正電路 410B:比較器 420B:校正電路 421B:第一校正電路 422B:第二校正電路 430A:緩衝電路 430B:緩衝電路 510A:比較器 511A:第一階比較器 512A:第二階比較器 520A:校正電路 521A:第一校正電路 522A:第二校正電路 510B:比較器 520B:校正電路 521B:第一校正電路 522B:第二校正電路 530A:緩衝電路 530B:緩衝電路 CL:邏輯電路 Cout:輸出電容 DC:驅動電路 Iavg:平均電流 Idiff1-Idiffn:誤差電流 Is1-Isn:輸出電流 L1-Ln:電感 Lx1-Lxn:電壓 M31-M33:電流源 M41-M43:電流源 M51-M53:電流源 N1-Nn:相節點 N31A-N34A:節點 N31B-N32B:節點 N41A-N44A:節點 N41B-N42B:節點 N51A-N54A:節點 N51B-N52B:節點 P1-P3:時間點 R1-R2:分壓電阻 Sc1-Scn:校正訊號 Spwm1-Spwmn:控制訊號 Spwm-A:波形 Spwm-B:波形 Spwm-C:波形 Ta:上橋開關 Tb:下橋開關 T31A-T38A:電晶體 T31B-T34B:電晶體 T41A-T48A:電晶體 T41B-T44B:電晶體 T51A-T58A:電晶體 T51B-T54B:電晶體 Vcomp:補償訊號 VR1-VRn:參考訊號 Vfb:回授電壓 Vref:基準電壓 Vin:輸入電壓 Vout:輸出電壓 Vcc:供電電源
第1圖為根據本揭示內容之部份實施例之多相直流-直流轉換器的示意圖。 第2圖為根據本揭示內容之部份實施例之電流檢測電路的示意圖。 第3A圖為根據本揭示內容之部份實施例之比較電路的示意圖。 第3B圖為根據本揭示內容之部份實施例之比較電路的示意圖。 第3C圖為根據本揭示內容之部份實施例之控制訊號的波形圖。 第4A圖為根據本揭示內容之部份實施例之比較電路的示意圖。 第4B圖為根據本揭示內容之部份實施例之比較電路的示意圖。 第5A圖為根據本揭示內容之部份實施例之比較電路的示意圖。 第5B圖為根據本揭示內容之部份實施例之比較電路的示意圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
100:多相直流-直流轉換器 110:功率輸出級電路 111:開關電路 120:電流平衡電路 121:電流檢測電路 122:多相穩壓器電路 130:補償電路 140:儲能電路 150:分壓電路 200:比較電路 210:比較器 220:校正轉換電路 CL:邏輯電路 Cout:輸出電容 DC:驅動電路 Idiff1-Idiffn:誤差電流 Is1-Isn:輸出電流 L1-Ln:電感 Lx1-Lxn:電壓 N1-Nn:相節點 R1-R2:分壓電阻 Sc1-Scn:校正訊號 Spwm1-Spwmn:控制訊號 Ta:上橋開關 Tb:下橋開關 Vcomp:補償訊號 VR1-VRn:參考訊號 Vfb:回授電壓 Vref:基準電壓 Vin:輸入電壓 Vout:輸出電壓

Claims (10)

  1. 一種多相穩壓器電路，應用於一多相直流-直流轉換器，包含： 複數個比較電路，耦接於該多相直流-直流轉換器的一功率輸出級電路，且用以產生複數個控制訊號，以使該功率輸出級電路產生複數個輸出電流； 其中該些比較電路的其中一者包含一比較器，該比較器用以接收一補償訊號及一參考訊號；以及 其中該比較器還透過一校正端接收一校正訊號，以根據該校正訊號調整該些控制訊號之對應一者的一責任週期，其中該校正訊號根據一誤差電流產生，該誤差電流為一電流閾值與該些輸出電流之對應一者間的差值。
  2. 如請求項1所述之多相穩壓器電路，其中該補償訊號為該多相直流-直流轉換器的一輸出端提供的一回授電壓與一基準電壓間的一差值。
  3. 如請求項1所述之多相穩壓器電路，其中該校正訊號用以在該校正端上形成一校正電壓，該比較器根據該校正電壓調整該些控制訊號之該對應一者的該責任週期。
  4. 如請求項3所述之多相穩壓器電路，其中該些比較電路的該其中一者還包含：一電流檢測電路，耦接於該功率輸出級電路，用以接收該些輸出電流，以計算出該電流閾值。
  5. 如請求項4所述之多相穩壓器電路，其中該電流閾值為該些輸出電流的一平均值。
  6. 如請求項3所述之多相穩壓器電路，其中該些比較電路的該其中一者還包含： 一第一校正電路，耦接於該比較器的該校正端，且用以將該些輸出電流的該對應一者作為一第一校正訊號輸入至該校正端；以及 一第二校正電路，耦接於該比較器的另一校正端，且用以將該電流閾值作為一第二校正訊號輸入至該另一校正端； 其中該比較器根據該第一校正訊號及該第二校正訊號形成的複數個校正電壓，比較該補償訊號及該參考訊號。
  7. 如請求項1所述之多相穩壓器電路，其中該些比較電路的該其中一者還包含：一校正轉換電路，耦接於該多相直流-直流轉換器的一電流檢測電路與該比較器之間，以接收該電流閾值及該些輸出電流的該對應一者，或接收該誤差電流； 其中該校正轉換電路用以將該電流閾值及該些輸出電流的該對應一者轉換為一電壓訊號或一電流訊號，或用以將該誤差電流轉換為一電壓訊號或一電流訊號。
  8. 如請求項7所述之多相穩壓器電路，其中該校正轉換電路包含一轉導放大器、一轉阻放大器或一電流放大器。
  9. 如請求項1所述之多相穩壓器電路，其中該參考訊號為一種週期訊號。
  10. 一種電流平衡電路，應用於一多相直流-直流轉換器，包含： 一電流檢測電路，耦接於該多相直流-直流轉換器的一功率輸出級電路，以取得複數個輸出電流，且用以計算該些輸出電流的一平均電流；以及 一比較電路，耦接於該電流檢測電路，且用以比較一補償訊號及一參考訊號，以輸出一控制訊號，使該功率輸出級電路用以調整該些輸出電流中的一第一輸出電流； 其中該比較電路還用以根據該平均電流及該第一輸出電流間的差值作為一校正訊號，以根據該校正訊號調整該控制訊號的一責任週期。
TW112151458A 2023-12-28 2023-12-28 電流平衡電路及多相穩壓器電路 TWI889110B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW112151458A TWI889110B (zh) 2023-12-28 2023-12-28 電流平衡電路及多相穩壓器電路
US18/766,676 US20250219542A1 (en) 2023-12-28 2024-07-09 Multi-phase voltage regulator circuit and current balancing circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW112151458A TWI889110B (zh) 2023-12-28 2023-12-28 電流平衡電路及多相穩壓器電路

Publications (2)

Publication Number Publication Date
TW202527449A TW202527449A (zh) 2025-07-01
TWI889110B true TWI889110B (zh) 2025-07-01

Family

ID=96174744

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112151458A TWI889110B (zh) 2023-12-28 2023-12-28 電流平衡電路及多相穩壓器電路

Country Status (2)

Country Link
US (1) US20250219542A1 (zh)
TW (1) TWI889110B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050206358A1 (en) * 2002-06-04 2005-09-22 Koninklijke Philips Electronics N.V. Dc-dc converter
TW201101657A (en) * 2009-06-22 2011-01-01 O2Micro Inc Controllers, circuits and methods for driving a load and the electronic systems thereof
TW201327087A (zh) * 2011-12-16 2013-07-01 Alpha & Omega Semiconductor Cayman Ltd 功率因素校正裝置及其校正方法
TW201345159A (zh) * 2012-04-19 2013-11-01 Anpec Electronics Corp 責任週期產生器及電源轉換器
CN114825911A (zh) * 2021-01-19 2022-07-29 美国亚德诺半导体公司 多相混合转换器
CN115549435A (zh) * 2021-06-30 2022-12-30 英飞凌科技奥地利有限公司 电源配置和pwm边沿控制

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050206358A1 (en) * 2002-06-04 2005-09-22 Koninklijke Philips Electronics N.V. Dc-dc converter
TW201101657A (en) * 2009-06-22 2011-01-01 O2Micro Inc Controllers, circuits and methods for driving a load and the electronic systems thereof
TW201327087A (zh) * 2011-12-16 2013-07-01 Alpha & Omega Semiconductor Cayman Ltd 功率因素校正裝置及其校正方法
TW201345159A (zh) * 2012-04-19 2013-11-01 Anpec Electronics Corp 責任週期產生器及電源轉換器
CN114825911A (zh) * 2021-01-19 2022-07-29 美国亚德诺半导体公司 多相混合转换器
CN115549435A (zh) * 2021-06-30 2022-12-30 英飞凌科技奥地利有限公司 电源配置和pwm边沿控制

Also Published As

Publication number Publication date
TW202527449A (zh) 2025-07-01
US20250219542A1 (en) 2025-07-03

Similar Documents

Publication Publication Date Title
Liou et al. A high efficiency dual-mode buck converter IC for portable applications
US8415937B2 (en) Switching method to improve the efficiency of switched-mode power converters employing a bridge topology
CN102566635B (zh) 并联调节器、返驰转换器及其输出回授的控制方法
US10951120B2 (en) Flyback converter, control circuit and control method therefor
US20100320973A1 (en) Charge control circuit
TW201025812A (en) DC-DC converter providing soft-start function
US8164315B2 (en) Power supply circuit
CN104283430B (zh) 软启动切换电源转换装置
CN103633831A (zh) 控制电路、时间计算单元及控制电路操作方法
US9467044B2 (en) Timing generator and timing signal generation method for power converter
TWI764795B (zh) 返馳式電源轉換器與其中之切換式電容轉換電路
US9977445B2 (en) Low power standby mode for buck regulator
TWI889110B (zh) 電流平衡電路及多相穩壓器電路
JP6912300B2 (ja) スイッチングレギュレータ
CN221575159U (zh) 电流平衡电路及多相稳压器电路
TWM655027U (zh) 多相穩壓器及電流平衡電路
TWM656978U (zh) 電流平衡電路及多相穩壓器電路
JP2014112996A (ja) 軽負荷検出回路、スイッチングレギュレータとその制御方法
US10101759B2 (en) Electronic circuit, linear regulating circuit, and DC-DC converting circuit consuming less power according to control of logic circuit
TW202123592A (zh) 升壓轉換器
CN120237941A (zh) 电流平衡电路及多相稳压器电路
TWI704756B (zh) 升壓轉換器
TWI887945B (zh) 多相穩壓器及電流平衡電路
CN221575155U (zh) 多相稳压器及电流平衡电路
CN113114179B (zh) 比较器电路、恒流控制电路和恒流驱动电路