TWI888565B - 包括支撐件的堆疊封裝件 - Google Patents
包括支撐件的堆疊封裝件 Download PDFInfo
- Publication number
- TWI888565B TWI888565B TW110119460A TW110119460A TWI888565B TW I888565 B TWI888565 B TW I888565B TW 110119460 A TW110119460 A TW 110119460A TW 110119460 A TW110119460 A TW 110119460A TW I888565 B TWI888565 B TW I888565B
- Authority
- TW
- Taiwan
- Prior art keywords
- semiconductor die
- support member
- bonding
- bonding pad
- support
- Prior art date
Links
Classifications
-
- H10W90/00—
-
- H10W42/121—
-
- H10W70/68—
-
- H10W72/50—
-
- H10W72/90—
-
- H10W74/111—
-
- H10W46/00—
-
- H10W46/607—
-
- H10W72/59—
-
- H10W72/932—
-
- H10W72/9445—
-
- H10W74/00—
-
- H10W90/231—
-
- H10W90/24—
-
- H10W90/291—
-
- H10W90/754—
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
揭露了一種堆疊封裝件。第一半導體晶粒和支撐件設置在封裝基板上。支撐件可以包括與第一半導體晶粒的第一側面面對的第二側面,第二側面具有基本傾斜的表面。第二半導體晶粒堆疊在第一半導體晶粒和支撐件上。囊封層被形成為填充支撐件和第一半導體晶粒之間的部分。
Description
本揭示內容總體上涉及封裝技術,並且更具體地,涉及包括支撐件的堆疊封裝件。
相關申請的交叉引用
本申請案主張於2020年10月12日提交的韓國專利申請案第10-2020-0130909號的優先權,其全部內容通過引用合併於此。
為了將多個半導體晶粒整合到一個封裝結構中,已經進行了各種嘗試。已經提出了其中另一半導體晶粒垂直堆疊在一個半導體晶粒上的堆疊封裝結構。當多個元件被嵌入在堆疊封裝件中時,可以用囊封劑填充所嵌入元件之間的間隙。
本揭示內容的一個態樣提出了一種堆疊封裝件,其包括:第一半導體晶粒,該第一半導體晶粒設置在封裝基板上;支撐件,該支撐件設置在封裝基板上並且具有與第一半導體晶粒的第一側面面對的第二側面,第二側面具有基本傾斜的表面;第二半導體晶粒,該第二半導體晶粒堆疊在第一半導體晶粒和支撐件上;以及囊封層,該囊封層填充支撐件和第一半導體晶粒之間的部分。
本揭示內容的一個態樣提出了一種堆疊封裝件,其包括:第一半導體晶粒,該第一半導體晶粒設置在封裝基板上;支撐件,該支撐件設置在封裝基板上並且具有與第一半導體晶粒的第一側面面對的第二側面,第二側面包括形成階梯形狀的第一子側面部分和第二子側面部分,第二子側面部分與第一半導體晶粒的第一側面間隔開第二間隔,第二間隔比第一子側面部分與第一半導體晶粒的第一側面間隔開的第一間隔窄;第二半導體晶粒,該第二半導體晶粒堆疊在第一半導體晶粒和支撐件上;以及囊封層,該囊封層填充支撐件和第一半導體晶粒之間的部分。
本揭示內容的一個態樣提出了一種堆疊封裝件,其包括:第一半導體晶粒,該第一半導體晶粒設置在封裝基板上;支撐件,該支撐件設置在封裝基板上並且具有與第一半導體晶粒的第一側面面對的第二側面,第二側面包括第一子側面部分和第二子側面部分,第一子側面部分是與第一半導體晶粒的第一側面間隔開逐漸變窄的第一間隔的傾斜表面,並且第二子側面部分平行於第一側面間隔開比第一間隔窄的第二間隔;第二半導體晶粒,該第二半導體晶粒堆疊在第一半導體晶粒和支撐件上;以及囊封層,該囊封層填充支撐件和第一半導體晶粒之間的部分。
本發明的另一態樣提出了一種堆疊封裝件,其包括:第一半導體晶粒,該第一半導體晶粒設置在封裝基板上;支撐件,該支撐件設置在封裝基板上並且具有與第一半導體晶粒的第一側面面對的第二側面,其中,支撐件的第二側面被可變地配置;第二半導體晶粒,該第二半導體晶粒堆疊在第一半導體晶粒和支撐件上;以及囊封層,該囊封層填充支撐件和第一半導體晶粒之間的部分。
在各種實施方式中使用的術語的含義可以由實施方式所屬領域的普通技術人員根據通常理解的含義來解釋。除非另有定義,否則本文所使用的術語具有與實施方式所屬領域的普通技術人員通常理解的含義相同的含義。
在本揭示內容的示例的描述中,諸如“第一”和“第二”、“頂”和“底或下”之類的術語旨在區分元件,並非用於限制元件或表示特定順序。這些術語表示相對位置關係,但並不限制進一步引入另一元件或另一元件與該元件直接接觸的特定情況。相同的解釋可以應用於描述元件之間的關係的其它表述。
在下文中,下面將參照附圖描述實施方式的各種示例。這裡參照截面圖例描述了實施方式的各種示例,這些截面圖例是實施方式和中間結構的各種示例的示意圖。這樣,例如由於製造技術和/或容限導致的圖例形狀的變化是可預期的。因此,實施方式不應被解釋為限於本文所示的區域的特定形狀,而是可以被解釋為包括由例如製造引起的形狀偏差。在附圖中,為了清楚起見,可能誇大了層和區域的長度和尺寸。附圖中相似的附圖標記可以表示相似的元件。將理解的是,當元件或層被稱為“在”另一元件或層“上”,“連接至”或“耦合至”另一元件或層時,其可以直接在另一元件或層上,直接連接或耦合至另一元件或層,或者可以存在中間元件或層。相反,當元件被稱為“直接在”另一元件或層“上”,“直接連接至”或“直接耦合至”另一元件或層時,則不存在中間元件或層。
為了便於描述,在本文中可以使用諸如“之下”、“下方”、“下部”、“上方”、“上部”等的空間相對術語來描述圖中所示的一個元件或特徵與另一元件或特徵的關係。將理解的是,除了圖中所繪製的方位之外,空間相對術語還旨在涵蓋裝置在使用或操作中的不同方位。例如,如果附圖中的裝置被翻轉,則被描述為在其它元件或特徵“下方”或“之下”的元件將被定向為在其它元件或特徵“上方”。因此,術語“下方”的示例可以包括上方和下方兩個方位。可以以其它方式定向裝置(旋轉90度或其它方位),並且應相應地解釋本文中使用的空間相對描述語。
將理解的是,儘管本文可以使用術語第一、第二、第三等來描述各種元件、構件、區域、層和/或部分,但是這些元件、構件、區域、層和/或部分不應受這些術語的限制。這些術語僅用於將一個元件、構件、區域、層或部分與另一區域、層或部分區分開。因此,在不脫離本揭示內容教導的情況下,下面討論的第一元件、構件、區域、層或部分可以稱為第二元件、構件、區域、層或部分。
本揭示內容的實施方式可以應用於用於實現諸如以下的積體電路的技術領域:動態隨機存取記憶體(DRAM)裝置、相變隨機存取記憶體(PcRAM)裝置或電阻隨機存取記憶體(ReRAM)裝置。另外,本揭示內容的實施方式可以應用於用於實現諸如靜態隨機存取記憶體(SRAM)裝置、快閃記憶體裝置、磁隨機存取記憶體(MRAM)裝置或鐵電隨機存取記憶體(FeRAM)裝置的記憶體裝置的技術領域;或用於實現其中整合有邏輯積體電路的邏輯裝置的技術領域。本揭示內容的實施方式可以應用於用於實現需要精細圖案的各種產品的技術領域。
貫穿說明書,相同的附圖標記指代相同的元件。即使未參考附圖提及或描述附圖標記,也可以參照另一附圖提及或描述該附圖標記。另外,即使在附圖中未示出附圖標記,也可以參照另一附圖來提及或描述該附圖標記。
圖1是例示了根據本揭示內容的實施方式的堆疊封裝件10的示意性平面圖。
參照圖1,根據實施方式的堆疊封裝件10可以包括封裝基板100、第一半導體晶粒200、支撐件300和第二半導體晶粒400。第一半導體晶粒200和第二半導體晶粒400可以是其中整合有記憶體裝置的半導體晶粒。第一半導體晶粒200和第二半導體晶粒400可以是不同類型的半導體晶粒。第二半導體晶粒400可以具有與第一半導體晶粒200的尺寸不同的尺寸。封裝基板100可以是將第一半導體晶粒200和第二半導體晶粒400電連接到外部裝置的佈線結構。封裝基板100可以以印刷電路板(PCB)或中介件的形式提供。
第一半導體晶粒200可以設置在封裝基板100上。支撐件300可以在與第一半導體晶粒200側向間隔開的同時設置在封裝基板100上。支撐件300可以包括面向第一半導體晶粒200的第一側面201的第二側面310,其中第二側面310被可變地配置。支撐件的可變地配置的第二側面310可以是例如如圖1所示的基本傾斜的表面。即,例如,基本傾斜的表面可以是不平坦的或起伏的,同時仍然基本傾斜。另選地,如圖15所示,支撐件的第二側面310可以對於預定部分局部地傾斜,其餘部分平行於第一半導體晶粒的第一側面4201。在又一實施方式中,如圖11所示,支撐件可以為大致“L”形,其中支撐件的與第一半導體晶粒的第一側面面對的第二側面具有與第一半導體晶粒的第一側面3201基本平行的支撐件的第二側面的預定部分、以及與第一半導體晶粒的第一側面3201基本上垂直的支撐件的第二側面的其餘部分。因此,除了其它可變配置之外,支撐件的第二側面310可以是以下之一:如圖1所示的相對於第二半導體晶粒的第一側面基本上傾斜;如圖15所示的,對於預定部分,相對於第一半導體晶粒的第一側面部分傾斜並且對於其餘部分,基本上平行於第一半導體晶粒的第一側面4201;以及如圖11所示的大致“L”形狀,其中支撐件的面向第一半導體晶粒的第一側面的第二側面具有基本上平行於第一半導體晶粒的第一側面3201的支撐件的第二側面的預定部分以及基於上垂直於第一半導體晶粒的第一側面3201的支撐件的第二側面的其餘部分。支撐件300的第二側面310可以是沿傾斜方向D延伸的側面。傾斜方向D可以是在X-Y平面中在X軸方向和與X軸方向垂直的Y軸方向之間延伸的方向。傾斜方向D可以是相對於X軸方向具有大於0度(°)且小於90度(°)的角度的方向。第一半導體晶粒200的第一側面201可以是沿X軸方向延伸的側面。支撐件300和第一半導體晶粒200可以以相同的高度水平設置在封裝基板100上。第二半導體晶粒400可以在橫跨第一半導體晶粒200和支撐件300的同時進行堆疊。第二半導體晶粒400可以由第一半導體晶粒200和支撐件300一起支撐。第二半導體晶粒400可以與第一半導體晶粒200和支撐件300同時接觸。
圖2是例示了圖1的堆疊封裝件10的支撐件300的配置的實施方式的示意性平面圖。
參照圖2,第一半導體晶粒200的第一側面201是平坦側面,並且支撐件的第二側面310是傾斜表面。傾斜表面可以是在X-Y平面中沿著X軸與Y軸之間的方向延伸的側面。第一半導體晶粒200的第一側面201可以沿著X軸延伸。第一半導體晶粒200的第一側面201可以是與X軸方向平行並且與Y軸方向正交的側面。因為支撐件300的第二側面310是沿著傾斜方向D延伸的傾斜表面,所以第二側面310可以延伸成與X軸或Y軸相交。換句話說,第一半導體晶粒200的第一側面201與支撐件300的第二側面310之間的分離距離可以沿著第一半導體晶粒200的第一側面201基本恒定地增加或基本恒定地減小。支撐件300的第二側面310可以包括第一子側面部分311和第二子側面部分312。
第二側面310的第一子側面部分311可以定位為與第一半導體晶粒200的第一側面201間隔開第一間隔W1。支撐件300的第二側面310的第二子側面部分312可以與第一半導體晶粒200的第一側面201間隔開第二間隔W2。第二間隔W2可以相對窄於第一間隔W1。以這種方式,支撐件300的第二側面310可以具有傾斜表面,該傾斜表面的分離距離在從第二間隔W2向第一間隔W1行進時可以基本上均勻地增加。
支撐件300可以具有包括第二側面310、第三側面330和第四側面350的三角形狀或三角形板狀。支撐件300的第三側面330可以是連接至第二側面310的側面,並且第四側面350可以是連接第二側面310和第三側面330的側面。支撐件300可以緊鄰第一半導體晶粒200設置,使得支撐件300的第四側面350可以基本平行於第一半導體晶粒200的第一側面201。支撐件300和第一半導體晶粒200可以設置成使得支撐件300的第二側面310的延伸線和第一半導體晶粒200的第一側面201的延伸線在形成小於90度(°)的角度的同時彼此交叉。
支撐件300可以是從半導體晶圓切割並分離的半導體晶片類型。在實施方式中,支撐件300可以進一步包括介電材料或絕緣材料。支撐件300可以是虛設晶粒。當支撐件300由半導體材料製成時,支撐件300可以具有與第二半導體晶粒400的熱膨脹係數或第一半導體晶粒200的熱膨脹係數相似或基本相同的熱膨脹係數。因此,可以基本上減小或抑制堆疊封裝件10中的由半導體晶粒200和400與支撐件300之間的熱膨脹係數的差異所引起的應力。因此,可以提高堆疊封裝件10的熱穩定性。
圖3和圖4是例示了圖1的堆疊封裝件10的示意性截面圖。具體地,圖3示意性地例示了堆疊封裝件10沿著穿過圖2的支撐件300的第一子側面部分311的切割線的截面形狀。圖4示意性地例示了堆疊封裝件10沿著穿過圖2的支撐件300的第二子側面部分312的切割線的另一截面形狀。
參照圖3、圖4和圖2,根據實施方式的堆疊封裝件10還可以包括在封裝基板100上覆蓋並且保護第一半導體晶粒200、支撐件300和第二半導體晶粒400的囊封層500。可以通過使用環氧模製化合物(EMC)的模製製程來形成囊封層500。
在模製製程中形成囊封層500的囊封劑可以在第一半導體晶粒200和支撐件300之間流動以填充第一半導體晶粒200和支撐件300之間的分離空間390。因為第二半導體晶粒400被設置為橫跨第一半導體晶粒200和支撐件300,所以分離空間390可以與第二半導體晶粒400重疊並且可以不被暴露。因此,囊封劑可以在平行於基板表面的方向上從封裝基板100的與第二半導體晶粒400不重疊的部分流入,以填充分離空間390。
囊封劑可以沿第一流動方向(圖2中的F1)從第一間隔W1所位於的部分流向第二間隔W2所位於的另一部分,以填充分離空間390。囊封劑可以沿著第二流動方向(圖2中的F2)從第二間隔W2所位於的部分流向第一間隔W1所位於的部分,以填充分離空間390。
因為第一間隔W1相對寬於第二間隔W2,所以囊封劑可以平穩地流入或流出,而在第一間隔W1所位於的第一子側面部分311周圍基本上不停滯。可以基本上防止、減少或抑制其中在第一子側面部分311周圍的囊封層500中封閉孔隙的填充缺陷。可流動的囊封劑可以沿著第二側面310的傾斜表面的斜坡流動。囊封劑可以在保持穩定流動而沒有實際發生湍流的同時流入分離空間390中。因此,囊封劑可以基本上填充第一半導體晶粒200與支撐件300之間的分離空間390而不產生孔隙。
第二間隔W2可以對應於相對窄的分離距離,但是提供第二間隔W2的第二子側面部分312可以被限制為具有比整個第二側面310短的長度。因為第二子側面部分312被限制為具有相對短的長度,所以儘管第二間隔W2較窄,囊封劑仍可以從第二子側面部分312附近的分離空間390平穩地流動而沒有停滯。這樣,因為第二子側面部分312被限制為相對於第二側面310具有相對短的長度,所以可以基本上防止、減少或抑制囊封劑在第二子側面部分312附近的流動停滯。因為第二子側面部分312附近的囊封劑可以平穩地流入或流出,所以可以基本上防止、減少或抵制其中在第二子側面部分312周圍的囊封層500中封閉孔隙的填充缺陷。
圖5是例示了其中在圖1的堆疊封裝件10的封裝基板100上設置有定位標記152和153的平面形狀的示意性平面圖。
參照圖5,第一定位標記152和第二定位標記153可以設置在封裝基板100上。第一定位標記152可以設置為表示在封裝基板100上安裝第一半導體晶粒200時第一半導體晶粒200將要被設置的位置的圖案。第一定位標記152可以設置在第一半導體晶粒200的角部202周圍。第二定位標記153可以被設置為指示在封裝基板100上安裝支撐件300時支撐件300將要被設置的位置的圖案。第二定位標記153可以設置在支撐件300的角部303周圍。第二定位標記153可以設置在支撐件300的第二側面310和第三側面330相交的角部、第三側面330和第四側面350相交的角部、以及連接第二側面310和第四側面350的角部的周圍。定位標記152和153可以設置為十字形或支架形狀的圖案。
圖6是例示了根據本揭示內容的實施方式的堆疊封裝件11的示意性平面圖。圖7是從方向“A”觀察的圖6的堆疊封裝件11的示意性側視圖。
參照圖6和圖7,根據實施方式的堆疊封裝件11可以包括封裝基板1100、第一半導體晶粒1200、支撐件1300和第二半導體晶粒1400。堆疊封裝件11可以進一步包括在封裝基板1100上包封第一半導體晶粒1200、支撐件1300和第二半導體晶粒1400的囊封層1500。第二半導體晶粒1400可以在橫跨第一半導體晶粒1200和支撐件1300的同時進行堆疊。
支撐件1300可以具有其中與第一半導體晶粒1200的第一側面1201面對的第二側面1310包括傾斜表面的形狀。支撐件1300的第二側面1310可以包括第一子側面部分1311和第二子側面部分1312。支撐件1300的第一子側面部分1311可以與第一半導體晶粒1200的第一側面1201間隔開第一間隔W11,並且支撐件1300的第二子側面部分1312可以與第一半導體晶粒1200的第一側面1201間隔開比第一間隔W11窄的第二間隔W12。支撐件1300可以進一步包括第三側面1330和第四側面1350。支撐件1300的第四側面1350可以是基本上平行於第一半導體晶粒1200的第一側面1201的側面。支撐件1300的第三側面1330可以是連接第四側面1350和第二側面1310的側面。支撐件1300可以具有三角板的形狀。
第二半導體晶粒1400可以包括第一接合墊1410。第一接合墊1410可以佈置在第二半導體晶粒1400的第一邊緣部分1400E處。第二半導體晶粒1400的第一接合墊1410可以是將整合在第二半導體晶粒1400中的積體電路電連接到封裝基板1100的連接端子。第二半導體晶粒1400的第一邊緣部分1400E可以與設置在第二半導體晶粒1400下方的支撐件1300重疊。第二半導體晶粒1400可以設置為使得第一接合墊1410與支撐件1300重疊。第二半導體晶粒1400的第一邊緣部分1400E可以包括第二半導體晶粒1400的與支撐件1300的第三側面1330相鄰的區域。第二半導體晶粒1400的第一邊緣部分1400E可以進一步延伸以與設置在第二半導體晶粒1400下方第一半導體晶粒1200重疊。第一接合墊1410可以在第二半導體晶粒1400的第一邊緣部分1400E中設置成一排。
分別對應於第一接合墊1410的第一接合指1140可以佈置在封裝基板1100上。第一接合佈線1840可以將第一接合墊1410電氣地且物理地連接到第一接合指1140。第一接合佈線1840中的每一條可以通過佈線接合製程接合到每個第一接合墊1410。為了將第一接合佈線1840的端部接合到第一接合墊1410,可以包括將第一接合佈線1840的端部壓靠在第一接合墊1410上的製程。在壓焊製程中,可以向設置在第二半導體晶粒1400的一部分上的第一接合墊1410施加壓力。
如果第二半導體晶粒1400的第一接合墊1410所位於的部分沒有被支撐件1300支撐,則第二半導體晶粒1400的第一接合墊1410所位於的部分可以通過按壓壓力被擠壓並撓曲。這樣,由於第二半導體晶粒1400的第一接合墊所位於的部分發生撓曲,所以可能發生第一接合佈線基本上無法連接至第一接合墊的接合失敗。
支撐件1300的第三邊緣部分1300E可以與第二半導體晶粒1400的第一邊緣部分1400E重疊,並且第一接合墊1410可以由支撐件1300的第三邊緣部分1300E支撐。在執行用於形成第一接合佈線1840的佈線接合製程時,第一接合墊1410可以由支撐件1300的第三邊緣部分1300E支撐。因此,可以基本上防止、減少或抑制在佈線接合製程期間發生第二半導體晶粒1400的一部分的彎曲或者發生接合失敗。支撐件1300的第三邊緣部分1300E可以是與第二半導體晶粒1400的第一邊緣部分1400E重疊的區域。支撐件1300的第三邊緣部分1300E可以是與支撐件1300的第三側面1330相鄰的區域。
第一半導體晶粒1200可以包括佈置在第五邊緣部分1200E中的第三接合墊1210。封裝基板1100可以包括與第三接合墊1210相對應的第三接合指1120。第三接合佈線1820可以分別將第三接合墊1210電氣地且物理地連接至第三接合指1120。
圖8是例示了根據本揭示內容的實施方式的堆疊封裝件12的示意性平面圖。圖9例示了沿著穿過圖8的堆疊封裝件12的支撐件2300的第一子側面部分2311的切割線的示意性截面形狀。
參照圖8和圖9,根據實施方式的堆疊封裝件12可以包括封裝基板2100、第一半導體晶粒2200、支撐件2300和第二半導體晶粒2400。堆疊封裝件12可以進一步包括在封裝基板2100上包封第一半導體晶粒2200、支撐件2300和第二半導體晶粒2400的囊封層2500。第二半導體晶粒2400可以在橫跨第一半導體晶粒2200和支撐件2300的同時進行堆疊。
支撐件2300可以具有其中與第一半導體晶粒2200的第一側面2201面對的第二側面2310包括傾斜表面的形狀。支撐件2300的第二側面2310可以包括第一子側面部分2311和第二子側面部分2312。支撐件2300的第一子側面部分2311可以與第一半導體晶粒2200的第一側面2201間隔開第一間隔W21,並且第二子側面部分2312可以與第一半導體晶粒2200的第一側面2201間隔開比第一間隔W21窄的第二間隔W22。支撐件2300的第四側面2350可以是基本上平行於第一半導體晶粒2200的第一側面2201的側面,並且支撐件2300的第三側面2330可以是連接第四側面2350和第二側面2310的側面。支撐件2300可以具有三角板的形狀。
第二半導體晶粒2400可以包括佈置在第二半導體晶粒2400的第一邊緣部分2400E中的第一接合墊2410。第二半導體晶粒2400的第一邊緣部分2400E可以包括第二半導體晶粒2400的與支撐件2300的第三側面2330相鄰的區域。由於第二半導體晶粒2400的第一邊緣部分2400E與支撐件2300部分重疊,因此第一接合墊2410可以由支撐件2300支撐。第一接合墊2410可以由支撐件2300的第三邊緣部分2300E支撐。
分別對應於第一接合墊2410的第一接合指2140可以佈置在封裝基板2100上。第一接合佈線2840可以設置為分別將第一接合墊2410電氣地且物理地連接到第一接合指2140。
第二半導體晶粒2400可以進一步包括佈置在第二半導體晶粒2400的第二邊緣部分2400E-1中的第二接合墊2412。由於第二半導體晶粒2400的第二邊緣部分2400E-1與支撐件2300的另一部分重疊,所以第二接合墊2412可以由支撐件2300支撐。第二接合墊2412可以由支撐件2300的第四邊緣部分2300E-1支撐。
第二半導體晶粒2400的第二邊緣部分2400E-1可以包括第二半導體晶粒2400的與支撐件2300的第四側面2350相鄰的區域。第二半導體晶粒2400的第二邊緣部分2400E-1可以是與第一邊緣部分2400E正交的區域。第二半導體晶粒2400的第二邊緣部分2400E-1可以與作為支撐件2300的另一部分的第四邊緣部分2300E-1重疊。支撐件2300的第四邊緣部分2300E-1可以包括支撐件2300的與第四側面2350相鄰的區域。
分別對應於第二接合墊2412的第二接合指2142可以設置在封裝基板2100上。第二接合佈線2842可以設置為分別電氣地且物理地連接第二接合墊2412和第二接合指2142。
因為第一接合墊2410可以在與支撐件2300的第三邊緣部分2300E重疊的同時被支撐,並且第二接合墊2412可以在與支撐件2300的第四邊緣部分2300E-1重疊的同時被支撐,所以可以基本上防止、減少或抑制在用於形成第一接合佈線2840和第二接合佈線2842的佈線接合製程中發生接合失敗。
第一半導體晶粒2200可以包括佈置在第五邊緣部分2200E中的第三接合墊2210。封裝基板2100可以包括分別對應於第三接合墊2210的第三接合指2120。第三接合佈線2820可以分別將第三接合墊2210電氣地且物理地連接到第三接合指2120。
圖10是例示了根據本揭示內容的實施方式的堆疊封裝件13的示意性平面圖。圖11是例示了圖10的堆疊封裝件13的支撐件3300的佈置形狀的示意性平面圖。圖12是例示了堆疊封裝件13的沿著穿過圖10的支撐件3300的第一支撐件主體部分3321的切割線的截面形狀的示意性截面圖。圖13是從方向“B”觀察的圖10的堆疊封裝件13的示意性側面立體圖。
參照圖10和圖11,根據實施方式的堆疊封裝件13可以包括封裝基板3100、第一半導體晶粒3200、支撐件3300和第二半導體晶粒3400。參照圖12和圖13,堆疊封裝件13可以進一步包括在封裝基板3100上包封第一半導體晶粒3200、支撐件3300和第二半導體晶粒3400的囊封層3500。第二半導體晶粒3400可以在橫跨第一半導體晶粒3200和支撐件3300的同時進行堆疊。
參照圖10和圖11,在側視圖中,支撐件可以具有其中與第一半導體晶粒3200的第一側面3201面對的第二側面3310形成階梯形狀的形狀。支撐件3300的第二側面3310可以具有第一子側面部分3311和第二子側面部分3312。支撐件3300的第一子側面部分3311可以與第一半導體晶粒3200的第一側面3201間隔開相對寬的第一間隔W31,並且第二子側面部分3312可以與第一半導體晶粒3200的第一側面3201間隔開比第一間隔W31窄的第二間隔W32。
支撐件3300可以包括第一支撐件主體部分3321和第二支撐件主體部分3322。第一子側面部分3311可以是第一支撐件主體部分3321的一個側面,並且可以定位成面對第一半導體晶粒3200的第一側面3201。第二子側面部分3312可以是第二支撐件主體部分3322的一個側面,並且可以定位成面對第一半導體晶粒3200的第一側面3201。第二支撐件主體部分3322可以從第一支撐件主體部分3221朝向第一半導體晶粒3200突出,使得第一子側面部分3311和第二子側面部分3312可以形成階梯形狀的橫向形狀。第二支撐件主體部分3322和第一支撐件主體部分3321可以使支撐件3300具有“L”形的板形狀。
支撐件3300可以包括與第一半導體晶粒3200的第一側面3201基本平行的第四側面3350,並且可以包括連接第四側面3350和第二側面3310的第三側面3330。
參照圖10和圖13,第二半導體晶粒3400可以包括設置在第二半導體晶粒3400的第一邊緣部分3400E處的第一接合墊3410。第二半導體晶粒3400的第一邊緣部分3400E可以包括第二半導體晶粒3400的與支撐件3300的第三側面3330相鄰的區域。由於第二半導體晶粒3400的第一邊緣部分3400E與作為支撐件3300的一部分的第二支撐件主體部分3322重疊,所以第一接合墊3410可以由第二支撐件主體部分3322支撐。
分別對應於第一接合墊3410的第一接合指3140可以佈置在封裝基板3100上。第一接合佈線3840可以設置為分別將第一接合墊3410電氣地且物理地連接到第一接合指3140。
參照圖10和圖12,第二半導體晶粒3400可以進一步包括設置在第二半導體晶粒3400的第二邊緣部分3400E-1中的第二接合墊3412。第二半導體晶粒3400的第二邊緣部分3400E-1可以是與支撐件3300的第四側面3350相鄰的區域。因為第二半導體晶粒3400的第二邊緣部分3400E-1與作為支撐件3300的另一部分的第一支撐件主體部分3321重疊,所以第二接合墊3412可以由第一支撐件主體部分3321支撐。
分別對應於第二接合墊3412的第二接合指3142可以佈置在封裝基板3100上。第二接合佈線3842可以設置為分別將第二接合墊3412電氣地且物理地連接到第二接合指3142。
因為第一接合墊3410可以在與第二支撐件主體部分3322重疊的同時被支撐,並且第二接合墊3412可以在與第一支撐件主體部分3321重疊的同時被支撐,所以在形成第一接合佈線3840和第二接合佈線3842的佈線接合製程中,可以基本上防止、減少或抑制接合失敗的發生。
第一半導體晶粒3200可以包括佈置在第五邊緣部分3200E中的第三接合墊3210。封裝基板3100可以包括分別對應於第三接合墊3210的第三接合指3120。第三接合佈線3820可以分別將第三接合墊3210電氣地且物理地連接到第三接合指3120。
參照圖11、圖12和圖13,在模製製程中形成囊封層3500的囊封劑可以在第一半導體晶粒3200和支撐件3300之間流動,以填充第一半導體晶粒3200和支撐件3300之間的分離空間3390。第一支撐件主體部分3321的第一子側面部分3311和第一半導體晶粒3200的第一側面3201可以彼此隔開相對寬的第一間隔W31。因此,可以基本上防止、減少或抑制孔隙被封閉在第一支撐件主體部分3321和第一半導體晶粒3200之間。第二支撐件主體部分3322的第二子側面部分3312和第一半導體晶粒3200的第一側面3201可以彼此間隔開比第一間隔W31窄的第二間隔W32。然而,第二子側面部分3312的長度可以明顯短於第一子側面部分3311的長度。因此,可以基本上防止、減少或抑制囊封劑在第二子側面部分3312周圍的流動停滯。可以基本上防止、減少或抑制孔隙被封閉在第二子側面部分3312周圍的囊封層3500中。
圖14是例示了根據本揭示內容的實施方式的堆疊封裝件14的示意性平面圖。圖15是例示了圖14的堆疊封裝件14的支撐件4300的配置的一個實施方式的示意性平面圖。
參照圖14和圖15,根據實施方式的堆疊封裝件14可以包括封裝基板4100、第一半導體晶粒4200、支撐件4300和第二半導體晶粒4400。堆疊封裝件14可以進一步包括在封裝基板4100上包封第一半導體晶粒4200、支撐件4300和第二半導體晶粒4400的囊封層(未示出)。第二半導體晶粒4400可以在橫跨第一半導體晶粒4200和支撐件4300的同時進行堆疊。
支撐件4300可以包括與第一半導體晶粒4200的第一側面4201面對的第二側面4310,並且第二側面4310可以包括第一子側面部分4311和第二子側面部分4312。支撐件4300的第一子側面部分4311可以包括傾斜表面,使得與第一半導體晶粒4200的第一側面4201的第一間隔W41基本上恒定地逐漸變窄或增大。支撐件4300的第二子側面部分4312可以是與第一半導體晶粒4200的第一側面4201具有比第一間隔W41窄的第二間隔W42的側面。支撐件4300的第二子側面部分4312可以是與第一半導體晶粒4200的第一側面4201基本平行並且間隔開的側面。
支撐件4300可以包括與第一半導體晶粒4200的第一側面4201基本平行的第四側面4350,並且可以包括連接第四側面4350和第二子側面部分4312的第三側面4330。支撐件4300可以具有梯形板的形狀。
第二半導體晶粒4400可以包括佈置在第二半導體晶粒4400的第一邊緣部分4400E中的第一接合墊4410。第二半導體晶粒4400的第一邊緣部分4400E可以包括第二半導體晶粒4400的與支撐件4300的第三側面4330相鄰的區域。由於第二半導體晶粒4400的第一邊緣部分4400E與支撐件4300的一部分重疊,所以第一接合墊4410可以由支撐件4300支撐。
分別對應於第一接合墊4410的第一接合指4140可以佈置在封裝基板4100上。第一接合佈線4840可以設置為分別將第一接合墊4410電氣地且物理地連接到第一接合指4140。
第二半導體晶粒4400可以進一步包括佈置在第二半導體晶粒4400的第二邊緣部分4400E-1中的第二接合墊4412。第二半導體晶粒4400的第二邊緣部分4400E-1可以是與支撐件4300的第四側面4350相鄰的區域。由於第二半導體晶粒4400的第二邊緣部分4400E-1與支撐件4300的另一部分重疊,所以第二接合墊4412可以由支撐件4300支撐。
分別對應於第二接合墊4412的第二接合指4142可以佈置在封裝基板4100上。第二接合佈線4842可以設置為分別將第二接合墊4412電氣地且物理地連接到第二接合指4142。
因為第一接合墊4410和第二接合墊4412可以在與支撐件4300的一些部分重疊的同時被支撐,所以在形成第一接合佈線4840和第二接合佈線4842的佈線接合製程中,可以基本上防止、減少或抑制接合失敗的發生。
第一半導體晶粒4200可以包括佈置在第五邊緣部分4200E中的第三接合墊4210。封裝基板4100可以包括對應於第三接合墊4210的第三接合指4120。第三接合佈線4820可以分別將第三接合墊4210電氣地且物理地連接到第三接合指4120。
參照圖15,在模製製程中形成囊封層的囊封劑可以被引入第一半導體晶粒4200和支撐件4300之間,填充第一半導體晶粒4200和支撐件4300之間的分離空間4390。支撐件4300的第一子側面部分4311可以是傾斜表面,並且可以與第一半導體晶粒4200的第一側面4201間隔開相對寬的第一間隔W41。因此,可以基本上防止、減少和抑制孔隙被封閉在第一子側面部分4311和第一半導體晶粒4200之間。支撐件4300的第二子側面部分4312和第一半導體晶粒4200的第一側面4201可以分開比第一間隔W41窄的第二間隔W42,但是第二子側面部分4312的長度可以明顯短於第一子側面部分4311的長度。因此,基本上可以防止、減少或抑制囊封劑在第二子側面部分4312周圍的流動停滯。可以基本上防止、減少或抑制孔隙被封閉在第二子側面部分4312周圍的囊封層中。
圖16是例示了包括採用根據實施方式的半導體封裝件中的至少一個的記憶卡7800的電子系統的方塊圖。記憶卡7800可以包括諸如非揮發性記憶體裝置之類的記憶體7810和記憶體控制器7820。記憶體7810和記憶體控制器7820可以存儲數據或讀出所存儲的數據。記憶體7810和記憶體控制器7820中的至少一個可以包括根據實施方式的半導體封裝件中的至少一個。
記憶體7810可以包括應用了本揭示內容的實施方式的技術的非揮發性記憶體裝置。記憶體控制器7820可以控制記憶體7810,使得響應於來自主機7830的讀/寫請求而讀出所存儲的數據或者存儲數據。
圖17是例示了包括根據實施方式的半導體封裝件中的至少一個的電子系統8710的方塊圖。電子系統8710可以包括控制器8711、輸入/輸出裝置8712和記憶體8713。控制器8711、輸入/輸出裝置8712和記憶體8713可以通過提供數據移動路徑的匯流排8715彼此耦合。
在實施方式中,控制器8711可以包括一個或更多個微處理器、數位信號處理器、微控制器和/或能夠執行與這些構件相同功能的邏輯裝置。控制器8711或記憶體8713可以包括根據本揭示內容的實施方式的半導體封裝件中的至少一個。輸入/輸出裝置8712可以包括從小鍵盤、鍵盤、顯示裝置、觸控面板等中選擇的至少一個。記憶體8713是用於存儲數據的裝置。記憶體8713可以存儲控制器8711要執行的數據和/或命令等。
記憶體8713可以包括諸如DRAM之類的揮發性記憶體裝置和/或諸如快閃記憶體之類的非揮發性記憶體裝置。例如,快閃記憶體可以安裝到諸如移動終端或桌上型電腦之類的信息處理系統。快閃記憶體可以構成固態硬碟(SSD)。在這種情況下,電子系統8710可以在快閃記憶體系統中穩定地存儲大量數據。
電子系統8710可以進一步包括介面8714,其被配置為向通信網絡發送數據和從通信網絡接收數據。介面8714可以是有線類型或無線類型。例如,介面8714可以包括天線、或者有線或無線收發器。
電子系統8710可以被實現為移動系統、個人電腦、工業電腦或執行各種功能的邏輯系統。例如,移動系統可以是個人數位助理(PDA)、便攜式電腦、平板電腦、行動電話、智慧型手機、無線電話、膝上型電腦、記憶卡、數位音樂系統和信息發送/接收系統中的任何一種。
如果電子系統8710是能夠執行無線通信的裝備,則電子系統8710可以用於在使用以下技術的通信系統中:分碼多重存取(CDMA)、全球移動通信系統(GSM)、北美數位行動電話(NADC)、強化分時多重存取(E-TDMA)、寬頻分碼多重存取(WCDMA)、CDMA2000、長期演進技術(LTE)或無線寬頻網際網路(Wibro)。
已經結合如上所描述的一些實施方式公開了本發明構思。本領域技術人員將理解,在不脫離本揭示內容的範圍和精神的情況下,可以進行各種修改、添加和替換。因此,不應從限制性觀點而應從示例性觀點來考慮本說明書中揭露的實施方式。本發明構思的範圍不限於以上描述,而是由所附申請專利範圍限定,並且等效範圍內的區別特徵全部應被解釋為包括在本發明構思中。
10:堆疊封裝件
11:堆疊封裝件
12:堆疊封裝件
13:堆疊封裝件
14:堆疊封裝件
100:封裝基板
152:第一定位標記
153:第二定位標記
200:第一半導體晶粒
201:第一側面
202:角部
300:支撐件
303:角部
310:第二側面
311:第一子側面部分
312:第二子側面部分
330:第三側面
350:第四側面
390:分離空間
400:第二半導體晶粒
500:囊封層
1100:封裝基板
1120:第三接合指
1140:第一接合指
1200:第一半導體晶粒
1200E:第五邊緣部分
1201:第一側面
1210:第三接合墊
1300:支撐件
1300E:第三邊緣部分
1310:第二側面
1311:第一子側面部分
1312:第二子側面部分
1330:第三側面
1350:第四側面
1400:第二半導體晶粒
1400E:第一邊緣部分
1410:第一接合墊
1500:囊封層
1820:第三接合佈線
1840:第一接合佈線
2100:封裝基板
2140:第一接合指
2142:第二接合指
2120:第三接合指
2200:第一半導體晶粒
2200E:第五邊緣部分
2201:第一側面
2210:第三接合墊
2300:支撐件
2300E:第三邊緣部分
2300E-1:第四邊緣部分
2310:第二側面
2311:第一子側面部分
2312:第二子側面部分
2330:第三側面
2350:第四側面
2400:第二半導體晶粒
2400E:第一邊緣部分
2400E-1:第二邊緣部分
2410:第一接合墊
2412:第二接合墊
2500:囊封層
2820:第三接合佈線
2840:第一接合佈線
2842:第二接合佈線
3100:封裝基板
3120:第三接合指
3140:第一接合指
3142:第二接合指
3200:第一半導體晶粒
3200E:第五邊緣部分
3201:第一側面
3210:第三接合墊
3300:支撐件
3310:第二側面
3311:第一子側面部分
3312:第二子側面部分
3321:第一支撐件主體部分
3322:第二支撐件主體部分
3330:第三側面
3350:第四側面
3390:分離空間
3400:第二半導體晶粒
3400E:第一邊緣部分
3400E-1:第二邊緣部分
3410:第一接合墊
3412:第二接合墊
3500:囊封層
3820:第三接合佈線
3840:第一接合佈線
3842:第二接合佈線
4100:封裝基板
4120:第三接合指
4140:第一接合指
4142:第二接合指
4200:第一半導體晶粒
4200E:第五邊緣部分
4201:第一側面
4210:第三接合墊
4300:支撐件
4310:第二側面
4311:第一子側面部分
4312:第二子側面部分
4330:第三側面
4350:第四側面
4400:第二半導體晶粒
4400E:第一邊緣部分
4400E-1:第二邊緣部分
4410:第一接合墊
4412:第二接合墊
4820:第三接合佈線
4840:第一接合佈線
4842:第二接合佈線
7800:記憶卡
7810:記憶體
7820:記憶體控制器
7830:主機
8710:電子系統
8711:控制器
8712:輸入/輸出裝置
8713:記憶體
8714:介面
8715:匯流排
[圖1]是例示了根據本揭示內容的實施方式的堆疊封裝件的示意性平面圖。
[圖2]是例示了圖1的堆疊封裝件的支撐件的佈置形狀的示意性平面圖。
[圖3]和[圖4]是例示了圖1的堆疊封裝件的截面形狀的示意性截面圖。
[圖5]是例示了圖1的堆疊封裝件的位置標記的平面佈置形狀的示意性平面圖。
[圖6]是例示了根據本揭示內容的實施方式的堆疊封裝件的示意性平面圖。
[圖7]是從一側方向觀看的圖6的堆疊封裝件的示意性側視圖。
[圖8]是例示了根據本揭示內容的實施方式的堆疊封裝件的示意性平面圖。
[圖9]是例示了圖8的堆疊封裝件的截面形狀的示意性截面圖。
[圖10]是例示了根據本揭示內容的實施方式的堆疊封裝件的示意性平面圖。
[圖11]是例示了圖10的堆疊封裝件的支撐件的佈置形狀的示意性平面圖。
[圖12]是例示了圖10的堆疊封裝件的截面形狀的示意性截面圖。
[圖13]是從一側觀看的圖10的堆疊封裝件的示意性側面立體圖。
[圖14]是例示了根據本揭示內容的實施方式的堆疊封裝件的示意性平面圖。
[圖15]是例示了圖14的堆疊封裝件的支撐件的配置的一個實施方式的示意性平面圖。
[圖16]是例示了電子系統的方塊圖,該電子系統採用包括根據本揭示內容的實施方式的封裝件的記憶卡。
[圖17]是例示了電子系統的方塊圖,該電子系統包括根據本揭示內容的實施方式的封裝件。
10:堆疊封裝件
100:封裝基板
200:第一半導體晶粒
201:第一側面
300:支撐件
310:第二側面
400:第二半導體晶粒
Claims (12)
- 一種堆疊封裝件,所述堆疊封裝件包括: 第一半導體晶粒,所述第一半導體晶粒設置在封裝基板上; 支撐件,所述支撐件設置在所述封裝基板上方並且具有面對所述第一半導體晶粒的第一側面的第二側面; 第二半導體晶粒,所述第二半導體晶粒堆疊在所述第一半導體晶粒上和所述支撐件上方;以及 囊封層,所述囊封層填充所述支撐件和所述第一半導體晶粒之間的部分, 其中,所述支撐件的所述第二側面相對於所述第一半導體晶粒的所述第一側面傾斜,並且 其中所述支撐件包括連接至所述第二側面的第三側面和連接所述第三側面和所述第二側面的第四側面。
- 根據請求項1所述的堆疊封裝件,其中,所述第一半導體晶粒的所述第一側面與所述支撐件的所述第二側面之間的距離由於所述傾斜的表面而沿著所述第一半導體晶粒的所述第一側面增大或減小。
- 根據請求項1所述的堆疊封裝件,其中,所述支撐件具有三角板的形狀。
- 根據請求項1所述的堆疊封裝件,其中,所述第四側面平行於所述第一半導體晶粒的所述第一側面。
- 根據請求項4所述的堆疊封裝件,其中,所述第二半導體晶粒還包括第一接合墊,所述第一接合墊設置在所述第二半導體晶粒的與所述支撐件的所述第三側面相鄰的第一邊緣部分中,第一接合佈線接合至所述第一接合墊,並且 其中,所述支撐件被設置為使得所述支撐件的一部分與所述第一接合墊重疊。
- 根據請求項4所述的堆疊封裝件,其中,所述第二半導體晶粒還包括第二接合墊,所述第二接合墊設置在所述第二半導體晶粒的與所述支撐件的所述第四側面相鄰的第二邊緣部分中,第二接合佈線接合至所述第二接合墊,並且 其中,所述支撐件被設置為使得所述支撐件的另一部分與所述第二接合墊重疊。
- 根據請求項4所述的堆疊封裝件,其中,所述封裝基板還包括定位標記,所述定位標記設置在連接所述支撐件的所述第二側面和所述第三側面的角部、連接所述第三側面和所述第四側面的角部以及連接所述第二側面和所述第四側面的角部的周圍,以指示所述支撐件的放置位置。
- 根據請求項1所述的堆疊封裝件,其中,所述第二半導體晶粒包括設置在邊緣部分中的接合墊,接合佈線接合至所述接合墊,並且 其中,所述支撐件被設置成使得所述支撐件的一部分與所述接合墊重疊。
- 根據請求項1所述的堆疊封裝件,其中,所述支撐件包括半導體材料。
- 根據請求項1所述的堆疊封裝件,其中,所述第二半導體晶粒具有與所述第一半導體晶粒不同的尺寸。
- 一種堆疊封裝件,所述堆疊封裝件包括: 第一半導體晶粒,所述第一半導體晶粒設置在封裝基板上; 支撐件,所述支撐件設置在所述封裝基板上並且具有面對所述第一半導體晶粒的第一側面的第二側面; 第二半導體晶粒,所述第二半導體晶粒堆疊在所述第一半導體晶粒和所述支撐件上;以及 囊封層,所述囊封層填充所述支撐件和所述第一半導體晶粒之間的部分, 其中,所述支撐件的這些第二側面被可變地配置,並且 其中,所述支撐件的可變地配置的這些第二側面能夠是以下之一: 對於預定部分,相對於所述第一半導體晶粒的所述第一側面部分地傾斜並且對於其餘部分,基本平行於所述第一半導體晶粒的所述第一側面;以及 呈L形狀,其中所述支撐件的與所述第一半導體晶粒的所述第一側面面對的第二側面具有基本平行於所述第一半導體晶粒的所述第一側面之所述支撐件的所述第二側面的預定部分以及基本垂直於所述第一半導體晶粒的所述第一側面之所述支撐件的所述第二側面的其餘部分。
- 根據請求項11所述的堆疊封裝件,其中,所述第一半導體晶粒的所述第一側面與所述支撐件的這些第二側面之間的距離不同。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2020-0130909 | 2020-10-12 | ||
| KR1020200130909A KR102804710B1 (ko) | 2020-10-12 | 2020-10-12 | 서포터를 포함한 스택 패키지 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202215617A TW202215617A (zh) | 2022-04-16 |
| TWI888565B true TWI888565B (zh) | 2025-07-01 |
Family
ID=81077881
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW110119460A TWI888565B (zh) | 2020-10-12 | 2021-05-28 | 包括支撐件的堆疊封裝件 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US11600599B2 (zh) |
| KR (1) | KR102804710B1 (zh) |
| CN (1) | CN114361152A (zh) |
| TW (1) | TWI888565B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI827019B (zh) * | 2022-04-25 | 2023-12-21 | 矽品精密工業股份有限公司 | 電子封裝件及其製法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130024567A (ko) * | 2011-08-31 | 2013-03-08 | 삼성전자주식회사 | 지지대를 갖는 반도체 패키지 및 그 형성 방법 |
| TW201803039A (zh) * | 2016-06-30 | 2018-01-16 | 台灣積體電路製造股份有限公司 | 半導體結構及其製造方法 |
| US9985000B2 (en) * | 2014-04-29 | 2018-05-29 | Micron Technology, Inc. | Stacked semiconductor die assemblies with die support members and associated systems and methods |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110083969A (ko) * | 2010-01-15 | 2011-07-21 | 삼성전자주식회사 | 반도체 패키지 및 그 제조 방법 |
| KR102205044B1 (ko) * | 2014-01-06 | 2021-01-19 | 에스케이하이닉스 주식회사 | 칩 적층 패키지 및 그 제조방법 |
| KR102573760B1 (ko) * | 2018-08-01 | 2023-09-04 | 삼성전자주식회사 | 반도체 패키지 |
| KR102571267B1 (ko) * | 2018-09-19 | 2023-08-29 | 에스케이하이닉스 주식회사 | 부분 중첩 반도체 다이 스택 패키지 |
| KR102798695B1 (ko) * | 2019-08-13 | 2025-04-24 | 삼성전자주식회사 | 반도체 패키지 및 그의 제조 방법 |
-
2020
- 2020-10-12 KR KR1020200130909A patent/KR102804710B1/ko active Active
-
2021
- 2021-03-16 US US17/203,354 patent/US11600599B2/en active Active
- 2021-05-18 CN CN202110540988.0A patent/CN114361152A/zh active Pending
- 2021-05-28 TW TW110119460A patent/TWI888565B/zh active
-
2023
- 2023-01-31 US US18/103,968 patent/US12107077B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130024567A (ko) * | 2011-08-31 | 2013-03-08 | 삼성전자주식회사 | 지지대를 갖는 반도체 패키지 및 그 형성 방법 |
| US9985000B2 (en) * | 2014-04-29 | 2018-05-29 | Micron Technology, Inc. | Stacked semiconductor die assemblies with die support members and associated systems and methods |
| TW201803039A (zh) * | 2016-06-30 | 2018-01-16 | 台灣積體電路製造股份有限公司 | 半導體結構及其製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20230170332A1 (en) | 2023-06-01 |
| CN114361152A (zh) | 2022-04-15 |
| KR20220048129A (ko) | 2022-04-19 |
| US11600599B2 (en) | 2023-03-07 |
| KR102804710B1 (ko) | 2025-05-12 |
| US12107077B2 (en) | 2024-10-01 |
| TW202215617A (zh) | 2022-04-16 |
| US20220115355A1 (en) | 2022-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI718313B (zh) | 具有不對稱晶片堆疊結構的半導體封裝 | |
| CN111081648B (zh) | 包括支承上芯片层叠物的支承块的半导体封装件 | |
| TWI732985B (zh) | 包含堆疊晶片的半導體封裝 | |
| US9985002B2 (en) | Thin stack packages | |
| US11380651B2 (en) | Semiconductor package including stacked semiconductor chips | |
| US9640473B2 (en) | Semiconductor packages | |
| CN110931469B (zh) | 包括层叠的半导体晶片的层叠封装 | |
| CN110047821B (zh) | 包括芯片层叠物的半导体封装 | |
| CN106409775A (zh) | 堆叠封装及其制造方法 | |
| CN111524879A (zh) | 具有层叠芯片结构的半导体封装 | |
| US20250014999A1 (en) | Semiconductor packages | |
| CN111668180A (zh) | 包括混合布线接合结构的层叠封装件 | |
| TWI842777B (zh) | 包含支撐基板的堆疊封裝件 | |
| TWI888565B (zh) | 包括支撐件的堆疊封裝件 | |
| KR101999114B1 (ko) | 반도체 패키지 | |
| US12199061B2 (en) | Semiconductor packages | |
| US12381184B2 (en) | Semiconductor package |