[go: up one dir, main page]

TWI886122B - 半導體加工方法及設備 - Google Patents

半導體加工方法及設備 Download PDF

Info

Publication number
TWI886122B
TWI886122B TW109110451A TW109110451A TWI886122B TW I886122 B TWI886122 B TW I886122B TW 109110451 A TW109110451 A TW 109110451A TW 109110451 A TW109110451 A TW 109110451A TW I886122 B TWI886122 B TW I886122B
Authority
TW
Taiwan
Prior art keywords
sin
processing method
semiconductor processing
layer
sublayer
Prior art date
Application number
TW109110451A
Other languages
English (en)
Other versions
TW202105490A (zh
Inventor
史貴凡迪 巴頓 Ｊ 凡
蘇馬納 哈馬
歐鎧麟
明 李
馬來 米蘭 撒曼塔雷
Original Assignee
美商蘭姆研究公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商蘭姆研究公司 filed Critical 美商蘭姆研究公司
Publication of TW202105490A publication Critical patent/TW202105490A/zh
Application granted granted Critical
Publication of TWI886122B publication Critical patent/TWI886122B/zh

Links

Classifications

    • H10P14/69433—
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10P14/6336—
    • H10P14/6532—
    • H10P14/662—
    • H10P14/6682—
    • H10P14/69215—
    • H10P50/283—
    • H10P50/73—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Non-Volatile Memory (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Weting (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

揭露了用於僅在例如3D NAND階梯的結構的水平表面上形成矽氮化物(SiN)的方法。這允許後續形成通孔所用的較厚連接墊。在一些實施例中，所述方法涉及在階梯上沉積SiN層，接著進行處理以相對於側壁表面而選擇性地使水平表面上的SiN層緻密化。接著，執行濕蝕刻以將SiN從側壁表面移除。選擇性的處理在水平表面及側壁之間造成明顯不同的濕蝕刻速率(WER)。

Description

半導體加工方法及設備
本揭露總體上係關於蝕刻停止層。
半導體裝置加工涉及快閃記憶體的加工。隨著裝置的縮小，用於對高效且複數記憶胞進行加工的結構係被用於使記憶裝置中的記憶胞密度最大化。3D NAND技術透過將記憶胞垂直地堆疊成層來解決與二維NAND技術有關的挑戰。
在本文中所包含的先前技術與背景描述僅係為了大致上呈現本揭露的背景而提供。本揭露的許多內容呈現發明人的成果，而僅由於將這些成果在背景技術部分中進行描述、或作為本文其他處的上下文所呈現，並不意味著將其承認為先前技術。
本揭露的一實施態樣係關於一種方法，包括：提供一基板，其具有排列成一階梯圖案之交替的複數氧化物層及複數氮化物層，該階梯圖案包括複數暴露水平氮化物表面以及複數暴露氧化物及氮化物側壁表面；將一矽氮化物(SiN)層沉積在交替的該等氧化物層及該等氮化物層上； 以及，將該SiN層進行處理，以選擇性地使沉積在該等暴露水平氮化物表面上的該SiN層緻密化。
在一些實施例中，該方法更包括對處理後的該SiN層進行濕蝕刻以形成分離的複數SiN墊。在一些實施例中，分離的SiN墊與附近的該側壁表面距離至少10nm。在一些實施例中，分離的SiN墊至少為10nm厚。在一些實施例中，該方法更包括利用複數鎢連接墊(landing pad)以取代該等SiN墊。在一些實施例中，該沉積及處理操作係在同一腔室中執行。
在一些實施例中，將該SiN層沉積的步驟包括電漿增強化學氣相沉積(PECVD)處理。
在一些實施例中，將該SiN層進行處理的步驟包括將該基板暴露至電容耦合電漿。其可由惰性氣體所產生。
在一些實施例中，執行該沉積及處理操作係包括執行複數循環，該等循環係將保形的該SiN層之一部分進行沉積並接著對已沉積的該部分進行處理。
在一些實施例中，保形的該SiN層包括複數子層，其中至少兩子層係具有不同的濕蝕刻速率(WER)。在一些實施例中，該複數子層的其中一者為一蝕刻停止(ES)子層，該ES子層具有比該複數子層的一或更多其他子層更低的WER。在一些實施例中，該ES層在濕蝕刻劑中具有不超過50Å/分鐘的WER。在一些實施例中，該複數子層的其中一者係在濕蝕刻劑中WER至少為100Å/分鐘的子層。在一些實施例中，該ES子層係設置在兩子層之間，該兩子層各自比該ES子層更厚並且具有大於該ES子層的WER。在一些實施例中，該ES子層為該SiN層的頂層。在一些實施例中，該SiN膜係從矽烷(SiH4)及氨(NH3)而進行沉積。在一 些實施例中，該SiH4及NH3係位於更包括氮(N2)的處理氣體中。在一些實施例中，該方法更包括利用複數鎢字元線以取代該等氮化物層。
本揭露的另一實施態樣係關於一種方法，包括：提供具有複數水平及側壁表面的一基板；在該等水平及側壁表面上沉積一矽氮化物(SiN)層；以及對該SiN層進行處理，以選擇性地使沉積在該等水平表面上之保形的該SiN層緻密化。在一些實施例中，該方法更包括將已處理的該層進行濕蝕刻以形成分離的複數SiN墊。
本揭露的又另一實施態樣係關於一種方法，包括：提供具有複數水平及側壁表面的一基板；執行一或更多第一循環以形成一第一子層，該一或更多第一循環的每一者包括：透過PECVD以在該等水平及側壁表面上沉積一SiN量，並將已沉積的該SiN量暴露至由惰性氣體所產生的電容耦合電漿；執行一或更多第二循環以形成一蝕刻停止子層，該一或更多第二循環的每一者包括：透過PECVD以在該第一子層上沉積一SiN量，並將已沉積的該SiN量暴露至使用低頻射頻(LFRF)功率而從惰性氣體所產生的電容耦合電漿。在一些實施例中，如果在該一或更多第一循環中具有LFRF功率的話，在該一或更多第二循環中的該LFRF功率係大於在該一或更多第一循環中的該LFRF功率。
本揭露的另一實施態樣係關於一種設備，包括：一PECVD沉積腔室，包括一LFRF電漿產生器及一HFRF電漿產生器；以及一控制器，包括複數指令以執行本文所揭露之任何方法。
本揭露的這些及其他態樣係在下方的實施方式並參照圖式來進行討論。
100:基板
101:氧化物
102:氮化物
103,105,107:操作
110:硬遮罩
111:氧化物層
112:氮化物層
122:氧化物
128:氧化物側壁表面
132:間隙
134:間隙
135:垂直細縫
136:鎢層
137a,137b:通孔
138:氧化物層
140:字元線
141:間隙
142:互連
178:SiN墊
180:連接墊
182,184,186,188,190,192,194,196:操作
199:圖式
1002,1004,1006,1008,1010,1012,1014,1016,1018,1020:操作
1120:SiN層
1122:側壁SiN
1601~1604:子層
1610,1620,1630,1640:示例
1802,1804,1808,1810,1812,1814,1816,1818:操作
2000:反應器
2002:高頻RF產生器
2004:低頻RF產生器
2006:匹配網路
2008:歧管
2010:氣體管線
2012:入口
2014:噴淋頭
2016:基板
2018:基座
2020:加熱器區塊
2022:出口
2024:處理腔室
2026:真空幫浦
2100:系統/處理工具
2101:晶圓來源模組
2103:傳輸模組
2105,2107:模組
2109:腔室
2111,2113,2115,2117:站
2119:負載鎖室
2150:系統控制器
2152:處理器
2154:大量儲存裝置
2156:記憶裝置
2158:系統控制軟體
S:離距
T:厚度
圖1A係根據某些實施例而繪示方法所用的操作之處理流程圖。
圖1B係繪示形成3D NAND結構之方法所用的操作之處理流程圖。
圖2、3及4A為圖案化設計中的基板之示意圖。
圖4B係圖4A中所顯示的基板之部分圖式。
圖5A、6A、7A、8、及9為圖案化設計中的基板之示意圖。
圖5B、6B、及7B分別為圖5A、6A、及7A中所繪示的基板之示意圖的側視圖。
圖10為根據某些實施例所繪示用於方法之操作的處理流程圖。
圖11~15為圖案化設計中的基板之示意圖。
圖16繪示各種矽氮化物(SiN)堆疊的示例，其包括不同濕蝕刻速率(WER)的子層。
圖17根據某些實施例而繪示SiN墊的目標離距(S)及厚度(T)。
圖18為根據某些實施例所繪示用於方法之操作的處理流程圖。
圖19為根據某些實施例而顯示離距與剩餘厚度對上形成SiN所用之蝕刻時間的圖像。
圖20為執行某些所揭露的實施例所用之示例性處理腔室的示意圖。
圖21為執行某些所揭露的實施例所用之示例性處理工具的示意圖。
在下列敘述中，許多具體細節係闡述以提供對所呈現之實施例的理解。所揭露之實施例可在不具有某些或所有這些具體細節的情況下實施。在其他情況下，並未對習知的處理操作詳細進行描述以免模糊所揭露之實施例。此外，雖然所揭露的實施例將結合特定實施例來進行描述，但將理解的是，這些特定實施例並非意旨對所揭露的實施例造成限制。
以下所揭露的實行例係描述基板上的材料沉積，所述基板例如為晶圓、基板、或其他工件。所述工件可為各種形貌、尺寸、及材料。在本申請案中，術語「晶圓」及「基板」能夠互換使用。
半導體加工通常涉及記憶裝置的加工。一個示例為3D NAND，亦稱為「垂直NAND」(VNAND)結構的加工。然而，用於形成3D NAND結構的現有技術係受限於垂直縮放：記憶層的數量增加。為了獲得每位元的期望成本縮放，重要的是不隨著層的增加而成比例地增加處理步驟的數量。
在3D NAND技術中，係將氧化物填充物沉積在交替的氧化物層與氮化物層上，所述氧化物層與氮化物層係排列成階梯圖案。接著透過通常包括鎢的金屬膜將氮化物層進行取代以形成字元線。接著在氧化物填充物中形成通孔(via)。所述通孔係垂直地延伸以接觸鎢字元線，所述鎢字元線現在形成階梯的階面。將金屬(例如，鎢)沉積在通孔中以形成互連(interconnect)，所述互連係延伸並接觸鎢字元線。隨著3D NAND的縮放，所述階梯具有更多階面並且變得更深。另外，為了降低記憶堆疊的整體高度，需要將字元線薄化。形成階梯之階面的字元線還為通孔蝕刻達到蝕刻停止的功用。出自於成本的原因，期望在單一遮罩與蝕刻步驟中 形成通孔。然而，如縮放所要求的，隨著階梯越來越深且字元線越來越薄，在到達下字元線所需的長過度蝕刻(long overetch)之後仍然使上字元線存留著係變得更趨困難。因此，相對於朝向階梯圖案之底部的字元線，位於階梯上的較高位置處的字元線上之接觸表面可能會被過度蝕刻。於是，蝕刻可能會穿通那些字元線而到達下方的其他字元線。接著，當以金屬填充通孔時，這些字元線將會短路而導致良率損失。
揭露了用於僅在3D NAND階梯的水平表面上形成矽氮化物(SiN)的方法及相關設備。這允許後續形成通孔所用的較厚連接墊。在一些實施例中，所述方法涉及在階梯上沉積SiN層，接著進行處理以相對於側壁表面而選擇性地使水平表面上的SiN層緻密化。接著，執行濕蝕刻以將SiN從側壁表面移除。選擇性的處理在水平表面及側壁之間造成明顯不同的濕蝕刻速率(WER)。在濕蝕刻後，SiN層係保留在水平表面上而從側壁移除。當在後續處理中以鎢(W)取代SiN層時，形成厚的W墊。雖然以下的方法及工具係在3D NAND結構中的氮化物層上形成SiN墊的背景中進行描述，但可將它們應用於需要在水平表面上選擇性沉積SiN的任何應用中。
除了SiN之外，以下描述的方法可應用在形成矽氮氧化物(SiON)膜。此外，墊可由任何合適的氧化物、氮化物、碳化物、氮氧化物、碳氮氧化物(oxynitridecarbide)、或碳氧化物膜所形成。
圖1A顯示根據本文所述的方法所執行之操作的處理流程圖。首先，在操作103中，將SiN層沉積在具有水平及垂直表面(亦稱為側壁表面)的結構上。根據各種實施例，操作103可涉及電漿增強化學氣相沉積(PECVD)、電漿增強原子層沉積(PEALD)、或熱原子層沉積(ALD)。可使用能夠進行保形沉積的其他沉積技術。對於階梯結構上的沉積，沉積 的總厚度可取決於下列目標的一或更多者：1)在濕蝕刻後，水平表面上剩餘的SiN厚度(其決定鎢連接墊的厚度)；2)SiN與階梯結構之側壁的最短距離；以及3)缺乏過度蝕刻以達成1)及2)。根據各種實施例，厚度可介於300Å-900Å之間。
SiN膜係沉積在結構的水平及垂直表面兩者上。其大致上係與該結構為保形的，但取決於沉積方法，在側壁上的厚度對上水平表面的厚度之中可能存在一些差異。應當注意的是，本文所使用的術語「垂直」係包括與平面接近90°以及完全垂直的表面。舉例而言，垂直表面可為90°的+/-10°、或+/-5°、或+/-1、或+/-0.5。類似地，水平表面可從180°變化+/-5°、或+/-1、或+/-0.5。
PECVD可用以提供相對快的沉積。在一些實施例中，可在PECVD沉積中將矽烷(SiH4)及氨(NH3)進行反應以形成SiN。氮(N2)、或是例如氬(Ar)或氦(He)的惰性氣體可使用作為載體氣體。可使用其他含矽前驅物以沉積SiN，包括但不限於有機矽烷。類似地，其他含氮氣體(例如，N2)可適當地使用為共同反應物。
在操作105處，對矽氮化物膜進行處理以選擇性地將水平表面緻密化。在本文中，選擇性緻密化係指將水平表面上的SiN膜緻密化，而不將垂直表面上的SiN膜進行緻密化、或以明顯較少的程度進行緻密化。操作105可涉及將已沉積的膜暴露至惰性氣體電漿。對於PECVD反應或PEALD反應，這可在沉積腔室中執行。在一些實施例中，可將偏壓施加至基板以提高電漿的指向性，然而，該方法可在不具偏壓的情況下執行。例如，不具基板偏壓的電容耦合原位Ar電漿已被展示以選擇性地將水平表面上的膜進行緻密化。
應當注意的是，操作103及105可在複數的散置階段中執行。亦即，可沉積第一數量的矽氮化物並接著處理、可沉積第二數量的矽氮化物並接著處理等等，直到形成SiN膜的完整厚度。若處理具有受限的滲透深度，這可能係很有效的，以確保將膜的完整厚度進行處理。
在操作107中係接著執行濕蝕刻以選擇性地將SiN膜從垂直表面移除。可使用稀氫氟酸(DHF)，但亦可使用例如磷酸的其他濕蝕刻劑。如進一步描述於下，在一些實行例中，SiN層可具有WER不同的複數子層。
圖1A的方法可作為形成3D NAND結構的方法之一部份來執行。圖1B顯示根據用於形成3D NAND結構的方法中所執行之操作的處理流程圖。在操作182中，提供基板。在各種實施例中，基板為半導體基板。基板可為矽晶圓，例如200-mm的晶圓、300-mm的晶圓、450-mm的晶圓，包括上方沉積著一或更多材料層(例如，介電、導電、或半導電材料)的晶圓。示例性的基板100係在圖2中提供作為示意圖。
應當注意的是，雖然以下的敘述主要係指具有鎢字元線及通孔的3D NAND結構，但可使用其他金屬。舉例而言，可將鉬(Mo)沉積以形成字元線及通孔。
回到圖1B，在操作184中，將交替的氧化物及氮化物膜的膜堆疊沉積在基板上。在各種實施例中，所沉積的氧化物層係矽氧化物層。在各種實施例中，所沉積的氮化物層係矽氮化物層。
可將各氧化物及氮化物層沉積至大約相同厚度，例如介於約10nm與100nm之間，在一些實施例中例如約為25nm至35nm。可在介於約室溫與約700℃之間的沉積溫度下將氧化物層進行沉積。應當理解 的是，本文所使用的「沉積溫度」(或「基板溫度」)係指在沉積期間固持著基板的基座所設定的溫度。
可使用任何合適的技術來將用於形成交替氧化物及氮化物膜堆疊的氧化物與氮化物層進行沉積，例如ALD、PEALD、化學氣相沉積(CVD)、PECVD、或是濺鍍。在各種實施例中，氧化物與氮化物層係藉由PECVD以進行沉積。
膜堆疊可包括例如介於48與512層之間的交替氧化物及氮化物層，且可能具有更多的交替層。每一氧化物或氮化物層係構成一層。可將包括交替氧化物及氮化物層的膜堆疊稱作氧化物-氮化物-氧化物-氮化物(ONON)堆疊。
圖3顯示基板100的示例性示意圖，該基板100具有沉積在基板100上的交替氧化物101及氮化物102膜。請注意到，雖然圖3中顯示的結構係顯示先沉積氧化物，接著為氮化物、氧化物、氮化物等，但可先沉積氮化物，接著為氧化物、氮化物、氧化物等。
請參照圖1B，在操作186中，在ONON堆疊的沉積之後係在基板上形成階梯圖案。本文所指的「階梯圖案」係在描述二或更多台階部(step)，各台階部包括一氧化物層及一氮化物層。應當理解的是，各組氧化物及氮化物層的頂層可為用於在階梯中形成台階部的氧化物層或氮化物層。在各種實施例中，階梯圖案包括介於24與256之間的台階部。可使用各種圖案化技術以形成階梯圖案。一種技術包括在基板上沉積犧牲層，以及將基板的區域進行遮蔽以蝕刻各組氧化物及氮化物層進而形成階梯。其他技術包括圖案化光阻、蝕刻、修整(trimming)光阻，接著重複蝕刻及修整操作直到光阻太薄而無法再應用為止。
圖4A提供基板100的示例，該基板100包括氧化物層111及氮化物層112的階梯圖案，且在最頂部的氮化物層上具有硬遮罩110。雖然圖4A顯示階梯圖案的四個台階部，但將能理解的是，階梯圖案可具有任何數量的台階部，例如介於24與256之間的台階部。各台階部包括一氮化物層與一氧化物層。可將從台階部之邊緣延伸出的各台階部之區域上方稱為台階部的「暴露」區域、或台階部的最頂層、或適合在其上進行沉積的部分。如圖所示，該暴露區域為氮化物。
在圖4B中係顯示將圖4A中所顯示的階梯圖案從例如階梯的寬度方向對半分開的圖式199，以強調階梯圖案的分層結構。氧化物層111係設置成平行於氮化物層112並介在氮化物層112之間。每一組的一氧化物層111接著一氮化物層112係比其上方緊接的一組還長，因此形成具有暴露區域的階梯圖案。
在一些實施例中，在圖1B的操作188中，將氧化物沉積在基板上。該氧化物可與ONON堆疊層中所沉積的氧化物為相同或不同的組成。在各種實施例中，以與沉積ONON堆疊中的氧化物層所使用的沉積溫度為相同、或不同的沉積溫度來將沉積在基板上的氧化物進行沉積。沉積溫度可介於室溫與約600℃之間。在進行氧化物的沉積及平坦化之後，可後續將垂直細縫蝕刻至基板中。
圖5A顯示出示例性的基板100，其包括ONON階梯、硬遮罩110、以及沉積在基板上的氧化物122。圖5B顯示在蝕刻垂直細縫135及移除硬遮罩110後的基板100之側視圖。
在操作190中，將氮化物相對於基板上的氧化物進行選擇性蝕刻。可使用選擇性的乾蝕刻處理來執行蝕刻，例如藉由將基板暴露至下列氣體的任何一或更多者：氯(Cl2)、氧(O2)、一氧化二氮(N2O)、 四氟甲烷(CF4)、四氟化硫(SF4)、二氧化碳(CO2)、氟甲烷(CH3F)、三氟化氮(NF3)、氮(N2)、氫(H2)、氨(NH3)、甲烷(CH4)、六氟化硫(SF6)、氬(Ar)、羰基硫(COS)、二硫化碳(CS2)、硫化氫(H2S)、及一氧化氮(NO)。操作190將氮化物層從ONON堆疊移除，使得蝕刻物種流入形成在階梯圖案內的垂直細縫中並對氮化物進行選擇性蝕刻。將理解到的是，選擇性蝕刻涉及以比蝕刻第二材料更快的速率來對第一材料進行蝕刻。舉例而言，將氮化物相對於氧化物進行選擇性蝕刻係代表以比蝕刻氧化物更快的速率來對氮化物進行蝕刻。還可使用濕蝕刻處理來對氮化物進行選擇性蝕刻，例如藉由將基板暴露至磷酸(H3PO4)、稀氫氟酸(DHF)、或這些溶液的混合物。然而，選擇性移除氮化物會引起使各種介面處(例如，各階梯的端部處的氧化物-氧化物介面處)的氧化物材料受損及移除的風險。接下來係參照圖6A以對此做出進一步的描述。
圖6A顯示基板100的示意性示意圖，其具有從氮化物層112蝕刻而形成的水平間隙132。如170處的圓圈中繪示的放大圖中所顯示，由於蝕刻物種在蝕刻操作期間會流動至間隙132中並且將氧化物蝕刻掉，因此可能在氧化物-氧化物介面處形成間隙134。圖6B顯示基板的橫剖面的側視圖，其中間隙132係由氮化物的選擇性蝕刻所形成。
回到圖1B，在操作192中，將鎢沉積至基板的間隙中以形成鎢字元線。可藉由任何適合的技術來進行鎢的沉積，例如ALD、CVD、PEALD、及PECVD。在沉積主體鎢之前可沉積一或更多額外的層。舉例而言，可沉積氧化鋁(Al2O3)層作為阻擋氧化物，隨後為鈦氮化物(TiN)障壁層、以及鎢成核層。
圖7A顯示基板100的示例，其包括已沉積的鎢字元線140。然而，如在170處的放大圖中所顯示的，由於氧化物在氧化物-氧化物介面 處的受損，鎢會填入間隙141從而連接兩字元線140，而這可能會造成短路。圖7B從側視圖的橫剖面處顯示圖7A中的基板之示意圖，其中鎢字元線140係沉積在氮化物先前所在的間隙中。
回到圖1B，在操作194中，將氧化物進行垂直蝕刻以形成通孔。可藉由使用暴露至蝕刻劑的乾蝕刻來蝕刻氧化物，蝕刻劑例如為下列氣體的一或更多者：O2、Ar、C4F6、C4F8、SF6、CHF3、及CF4。圖8顯示示例性的基板100，其包括位於階梯圖案內的ONON堆疊，其中係在氧化物122中進行通孔137的蝕刻。然而，由於相對薄的鎢字元線層、以及確保垂直蝕刻足夠以蝕刻最深的通孔(例如，137b)而使用的長蝕刻持續時間，蝕刻物種會流入氧化物的淺部分之被蝕刻的通孔(例如，137a)中，而因此蝕穿鎢層136並甚至蝕穿另一氧化物層138。如先前所述，這樣的現象通常係不希望的，並且被稱為「穿通」或「突破」至位於預期的鎢字元線接觸點或層下方的層。
在圖1B中，在操作196中，將鎢沉積至通孔中以形成到達鎢字元線的互連。然而，如圖9中所顯示，由於蝕刻深通孔所用的持續時間而造成淺通孔突破至下方的層，因此鎢會填充通孔(請見已填充的鎢通孔142)，並造成如圖9的172中所圈起的短路。通孔的深度不同，並且可具有介於約1微米與約14微米之間、或更深的深度。淺通孔係位於頂部處並可具有小於100nm的深度。深通孔可具有大於3.0微米的深度。形成在氧化物中的通孔之臨界尺寸可介於約50nm與約500nm之間。可使用乾蝕刻處理來蝕刻通孔，所述乾蝕刻處理可涉及遮蔽操作以對氧化物進行圖案化。
在形成3D NAND結構中的挑戰包括當蝕刻不同深度的通孔時鎢字元線的穿通。廣泛的蝕刻技術，其使用各種化學品及圖案化處理 來遮蔽基板的區域以蝕刻不同深度之通孔，可能會減少產量並且降低加工處理的效率。
本文係提供解決這些挑戰的3D NAND形成方法及設備。該方法涉及將SiN沉積在階梯圖案之氮化物層的暴露水平部分上以形成SiN墊。透過濕蝕刻處理以將沉積在暴露氮化物及氧化物側壁表面上的材料進行蝕刻。階梯圖案的氮化物層以及形成在各氮化物層上的SiN墊係相對於氧化物層進行選擇性蝕刻，以形成水平間隙以及與SiN墊之位置相對應的空缺區域。鎢將該水平間隙及空缺區域填充以形成鎢字元線、以及位於字元線上的連接墊。各連接墊具有足夠的厚度作為蝕刻停止層或保護性障壁，以避免互連將鎢字元線穿通。
圖10為根據一些實施例所執行之方法所用的操作的處理流程圖。圖10中顯示的方法在操作1014處形成連接墊。各連接墊的厚度提供對抗互連將字元線穿通的持續保護，所述字元線係與連接墊同樣地在操作1014處形成。在一些實施例中，操作1002及1004可分別相同於、或類似於先前在圖1B中所呈現的操作182及184。在操作1006中，在基板上形成階梯圖案。操作1006可相同於或類似於上述圖1B的操作186。
在操作1010中將氧化物沉積至階梯圖案上之前，係在操作1008中將SiN選擇性地形成在階梯圖案之氮化物層(在每一氮化物層處)的暴露水平表面上以形成SiN墊。可使用如圖1A中所述的方法。選擇性形成SiN的進一步示例係敘述於下。
在操作1008後，將氧化物(亦稱為氧化物填充物)沉積在階梯圖案上，該階梯圖案包括在操作1010處形成在氮化物層上的SiN墊。類似於圖6A及6B中所顯示，在操作1012處將具有SiN墊(其係從各氮化物層延伸)的氮化物層相對於氧化物層及氧化物填充物進行選擇性蝕刻， 以在階梯圖案中的氧化物層之間產生水平間隙。在操作1014處係透過間隙填充操作以利用鎢將水平間隙進行後續填充，以形成鎢字元線並利用鎢連接墊鎢來取代SiN墊。連接墊係如圖14中所顯示的形成在字元線上，例如形成在字元線140上的連接墊180。可使用如上方參照圖1B之操作192所述的任何技術或處理條件來執行此操作。在操作1018期間，在鎢字元線的形成期間係利用鎢來填充由蝕刻SiN墊所形成的空缺區域，以形成位於鎢字元線上的連接墊。
接著，在操作1016中將氧化物122進行蝕刻以形成通孔。舉例而言，例如類似於圖8中所顯示，通孔係垂直地蝕穿氧化物以接觸並且終止在從字元線延伸的連接墊處。因此，複數通孔延伸至形成在階梯圖案上的各連接墊。與形成較短的通孔以接觸階梯圖案頂部附近的字元線所需的時間相比，形成較長的通孔以接觸階梯圖案底部附近的字元線可能會需要相對較長的蝕刻持續時間。因此，延長蝕刻持續時間以形成延伸至階梯圖案底部附近的長通孔，可能會造成預期接觸階梯圖案頂部處之字元線的通孔穿通這些字元線。圖10中所顯示的處理透過在各字元線上形成連接墊來防止通孔穿過字元線的這種穿通。各連接墊係提供額外的材料以在穿通字元線(其上形成連接墊)之前預防穿透。
在操作1018處，將鎢沉積在通孔中以形成延伸穿過氧化物填充物而與連接墊接觸的互連。在操作1020處，除了防止通孔穿過字元線的穿通，連接墊還同樣地防止互連穿過字元線的穿通。
圖10的操作1008係進一步繪製並描述於圖11~18中。在一些實施例中，操作1008涉及PECVD處理。PECVD處理係有別於高密度電漿化學氣相沉積(HDP CVD)處理。PECVD處理係使用電容耦合電漿(CCP)；HDP CVD處理係使用感應耦合電漿。感應耦合的HDP CVD 處理條件及所得到的膜係不同於電容耦合的PECVD處理。在CCP處理中，電漿係在兩電極之間點燃。在ICP處理中，係將RF施加至線圈的其中一端處而另一端則維持接地。流動通過線圈的電流協助產生電漿。HDP反應器所用的示例性頻率為用於線圈的400kHz電漿頻率、以及用於基座(其放置著晶圓)的13.56MHz頻率。在PECVD處理中，施加至噴淋頭、或是基座電極的示例性頻率可高至100MHz，例如13.56MHz或27MHz。可將低頻RF(例如，400kHz)施加至噴淋頭或基座電極的另一者。在一些實行例中，在PECVD處理中係將RF功率脈衝化以改善階梯覆蓋率(step coverage)。
所產生的電漿是不同的，離子密度及離子能量分佈為主要的差異。舉例而言，HDP反應器具有大於1011離子/公分3的電漿密度，大於PECVD反應器。HDP通常具有較緊密的離子能量分佈。
在電容耦合電漿反應器中，係使用13.56MHz的電漿頻率來產生所施加的電漿。在HDP反應器中的離子能量可大於PECVD反應器中的。因此，在HDP CVD反應器中所沉積的膜組成及膜的特性係不同於在PECVD反應器中所沉積的那些。
如關於圖10中的操作1008所討論的，透過將含矽前驅物及氮來源流入PECVD腔室中，可形成SiN以待進行沉積而在暴露的水平氮化物表面上形成SiN墊。圖11顯示沉積在階梯結構上的保形SiN層1120之示例。在圖11的示例中，階梯結構包括複數對的氧化物/氮化物層。亦可將該方法應用至包括一對台階部的階梯結構。圖12顯示經處理後的保形SiN層1120，其中側壁SiN 1122具有比SiN水平表面更高的WER。
SiN層為保形的，因為其沉積在結構之水平及垂直表面兩者上。高的階梯覆蓋率(例如，側壁厚度與水平厚度的比值)在後續的蝕刻 中可促進墊距離側壁的優良離距(separation)。在一些實施例中，側壁與水平厚度的比值(作為結構的平均或是特定階梯)至少為0.7(70%的階梯覆蓋率)或0.8(80%的階梯覆蓋率)。若使用的是ALD處理，則階梯覆蓋率可接近或為100%。對於本文所述的PECVD處理，可達成至少70%~90%的階梯覆蓋率。
圖13顯示從各氮化物層112延伸的SiN墊178。各SiN墊178係與氧化物側壁表面128間隔開，使得各SiN墊在其氮化物層112的端部上形成缺口。
接下來，請參照圖14，分別將氮化物層112及沉積在其上方的SiN墊178相對於基板上的氧化物進行蝕刻。蝕刻基本上係按照圖1B中顯示之操作190所描述的來進行，透過將蝕刻劑物種垂直地流過ONON堆疊中的細縫，使得蝕刻劑物種流入垂直細縫中並選擇性地蝕刻氮化物以移除氮化物層112。可使用濕蝕刻處理來對氮化物進行選擇性蝕刻，例如藉由將基板暴露至磷酸(H3PO4)、或稀氫氟酸(DHF)、或這些溶液的混合物。舉例而言，圖6A顯示基板100的示意性示意圖，其具有從氮化物層蝕刻而形成的水平間隙132。
如圖14中所顯示，對存在於氮化物層112及SiN墊178中的氮化物進行選擇性蝕刻後，係將鎢沉積至基板的間隙中以分別形成鎢字元線140及連接墊180。類似於圖6A中所顯示的間隙132，係利用鎢來填充水平間隙以形成鎢字元線。類似地，利用鎢來填充由蝕刻SiN墊178所造成的空隙以形成連接墊180。如圖15中所顯示，類似於參照圖8及9所共同顯示並討論的，係將氧化物122垂直地蝕刻以形成通孔，隨後利用鎢進行填充而形成互連142。如對於圖1B之操作194所描述，可透過乾蝕刻 以對氧化物122進行蝕刻，所述乾蝕刻係以暴露至下列氣體的任何一或更多者來進行：O2、Ar、C4F6、C4F8、SF6、CHF3、及CF4。
如上所述並且在圖14中顯示的連接墊180之形成係防止圖9中所顯示的穿通。如圖15所顯示，位於各字元線140上方的各連接墊180之深度係提供額外的鎢，其中互連142在穿通至下方的字元線之前必須先穿過該額外的鎢。因此，透過使用連接墊180而大幅減少穿通狀況的可能性。於是，保存了ONON堆疊的整體結構完整性。
在一些實施例中，SiN層可包括二或更多子層。該等子層的其中一者可具有非常低的WER(例如，不超過30Å/分鐘)並稱其為蝕刻停止(ES)層。該等子層的其他子層可具有為快速側壁移除及分離所用的較高蝕刻速率(例如，大於70Å/分鐘、大於100Å/分鐘、或大於120Å/分鐘)。圖16包括不同子層堆疊的示例。在1610處，顯示包括子層1601、1602、1603、及1604的堆疊。子層1602為ES層，其具有比子層1601、1603、及1604更低的WER。在1620處，堆疊包括層1601、1602、及1603，其中子層1602為ES層。在一些實施例中，ES層為1630及1640處所顯示的最頂層，其中子層1601為ES層。ES層可為底層，然而使非ES層構成其餘SiN厚度的絕大部分係有利的，原因在於它們係較快地形成。
ES層可代表沉積SiN層之整體厚度的微小含量。舉例而言，對於沉積約600Å，其可僅為40Å。使用這樣的子層可允許將較高的WER用於堆疊中的其他層，以允許快速側壁移除以及從側壁的分離。
在圖16中，子層1601、1602、1603、及1604中的任兩者可具有相同或不同的WER。各子層的特徵還可在於其位於633nm的折射率(RI)。藉由適當地變更處理操作可達成不同的WER及/或RI。較低的 WER可利用下列的一或更多者來達成：較長的處理時間以及，對於CCP處理，添加低頻(LF)功率以產生處理電漿。還可降低處理期間的腔室壓力以降低WER。亦可使用沉積條件以達成特定的WER。舉例而言，在從SiH4及NH3進行SiN的PECVD沉積期間，降低溫度及降低N2載體氣體流量可提高WER。因此，在一示例中，在1610處顯示的堆疊可為：子層1604-大於145Å/分鐘的WER；子層1603及1601-大於120Å/分鐘的WER；子層1602(ES)-小於40Å/分鐘的WER
在一些實施例中，可將一或更多子層在不具為高WER所用的後處理的情況下進行沉積。
還可透過改變氣體組成、RF頻率、噴淋頭-基座間隙、及溫度來達成差別蝕刻速率。正如總厚度(蝕刻前)一樣，SiN層(或者是若適用於各子層)的WER可取決於下列目標：1)濕蝕刻之後，在水平表面上剩餘的SiN厚度(其決定鎢連接墊的厚度)；2)SiN距離階梯結構之側壁的最小距離；以及3)缺乏過度蝕刻以達成1)及2)。圖17顯示在沉積及處理過後的SiN墊之示例。標示出離距(S)及厚度(T)。在一些實施例中，S可介於10nm-60nm，而T可介於10nm-40nm。這些可在不具過度蝕刻的情況下(亦即，不會將SiN從結構的頂部蝕刻掉)達成。
圖18顯示形成具有三層結構之SiN層的示例，如1620處所顯示，該三層結構包括夾在兩個較高WER層之間的ES層。本領域中具有通常知識者將能理解的是，如何修改圖18的示例以形成其他SiN層。方法開始於1802處，以沉積矽氮化物膜的第一部分。該第一部分通常係足夠薄的，使其不會超出後續處理的滲透深度。示例性的厚度可介於10Å-50Å，然而將能理解的是該厚度係取決於特定處理。如上所述，可變更沉積條 件以達成特定WER。沉積條件包括基板溫度、腔室壓力、反應物及載體氣體的組成與流量、HF/LF功率。對於PECVD，示例性溫度可介於100℃-600℃；示例性壓力可介於5Torr-20Torr(對於PECVD係相對高的)；示例性的沉積化學品為SiH4及NH3，伴隨Ar、N2、及/或He的載體氣體。
接著在1804處利用第一處理條件對所沉積的膜進行處理。對於CCP電漿處理，處理條件可包括處理時間、腔室壓力、HF/LF功率、以及處理氣體組成與流量。示例性的處理時間可介於1-30秒，例如5-20秒；示例性的壓力可介於1-20Torr，例如3-10Torr；示例性的HF功率可介於500W-1500W；在一些例子中，示例性的LF功率可為0、或高至500W；示例性的處理氣體包括Ar及He，各具有介於1000-10000sccm的流量。將能理解的是，沉積及處理條件可落在上述範圍之外。在一些實施例中，可不存在此層所用的後沉積處理時間。
在某些實施例中，可在不具LF功率的情況下執行操作1804以達成相對高的WER。這可促進SiN墊的最終蝕刻。示例性的處理時間可介於5-10秒，包括範圍的端點。重複進行操作1802及1804數次以形成底部子層。在示例中，可將其重複進行以沉積介於100Å-500Å之間的子層。若在操作1802中的沉積量為20Å，這是可由5-20次而得。
接下來，在操作1808中，沉積矽氮化物膜的一部分。沉積條件可如同上方關於操作1802所述。接著，在1810處係利用第二處理條件以對此部分進行處理。第二處理條件與第一處理條件不同，因為變更了一或更多條件的數值以改變WER。在此示例中，操作1808及1810係形成ES層的一部份並降低WER。在一些實施例中，這涉及到添加(或提高)LF功率及加長處理時間的其中一者或兩者。也可降低處理氣體流量、及/或降低壓力。示例性的處理時間可介於15-25秒(包括端點)。在操作1812 中，可重複進行操作1808及1810一或更多次以形成ES子層。在示例中，可將其重複進行以沉積介於20Å-60Å之間的子層。應注意到的是，在此示例中ES層係明顯薄於底部子層。在操作1808中沉積完整厚度的情況下，係省略操作1812。
接著，在1814處係沉積矽氮化物膜的一部分。沉積條件可如同上方關於操作1802所述。接著，在1816處係利用第三處理條件以對此部分進行處理。第三處理條件與第二處理條件不同，因為變更了一或更多條件的數值以改變WER，但該一或更多條件的數值可與第一處理條件相同或不同。在一些實施例中，WER係相對高以造成快速移除與從側壁分離。示例性的處理時間可介於1-30秒，例如5-20秒；示例性的壓力可介於1-20Torr，例如3-10Torr；示例性的HF功率可介於500W-1500W；在一些例子中，示例性的LF功率可為0、或高至500W；示例性的處理氣體包括Ar及He，各具有介於1000-10000sccm的流量。重複進行操作1816及1818數次以形成頂部子層。在示例中，可將其重複進行以沉積介於100Å-400Å之間的子層。
在一些實施例中，可在不具後沉積處理的情況下將不是ES層的一或更多子層進行沉積。在這樣的情況下，可將子層沉積在單一步驟中執行，而不在沉積與處理之間循環進行。
在一些實施例中，位於ES層下方的一或更多子層之厚度係為、或接近目標厚度。舉例而言，對於20nm的目標厚度，(1620及1630處的)層1603、或是(1610處的)層1603及1604可總共為20nm厚或接近20nm。
示例
變更PECVD的沉積條件以改變100：1 DHF中的WER。後沉積處理係保持恆定(10秒、5.5Torr、HF/LF 1000/0瓦、10000sccm Ar/4000sccm He)。對於沉積處理A及B兩者，腔室壓力為9Torr，HF/LF 575/0瓦、伴隨SiH4與NH3的處理氣體。
處理A使用550℃的基板溫度、及10000sccm Ar/6000sccm N2的載體氣體。處理B使用510℃的基板溫度、及10000sccm Ar/3000sccm N2/3000sccm He的載體氣體(3000sccm He係添加以維持與處理A相同的總流量)。處理A的WER為90Å/分鐘。處理B的WER為141Å/分鐘。
處理B的PECVD沉積係用於形成ES層。處理時間係增加至20秒(兩個10秒)且壓力係降至4Torr。HF/LF功率為800/300瓦(添加LF功率)。氣體流量係降至3000sccm Ar/2000sccm He。WER為25Å/分鐘。
圖19顯示離距及剩餘厚度對上SiN堆疊的蝕刻時間，該SiN堆疊包括如上所述20-40Å的ES層，該ES層係夾在如處理B所述而形成的層之間。其結果指出隨著離距的快速產生，ES層係保持剩餘的厚度。
設備
用於執行所揭露之方法的合適設備通常包括：用於達成處理操作的硬體；以及具有指令以根據上述方法來控制處理操作的系統控制器。
圖20提供示例性設備的方塊圖，該設備可用以實行所揭露的實施例。如圖所示，反應器2000包括處理腔室2024，其包圍著反應器的其他構件並用於容納由例如電容器類型的系統所產生的電漿，該電容器 類型的系統係包括與接地的加熱器區塊2020結合運作的噴淋頭2014。高頻RF產生器2002(其連接至匹配網路2006)及低頻RF產生器2004係連接至噴淋頭2014。由匹配網路2006所供應的功率及頻率係足以從處理氣體產生電漿，例如為400-700W的總能量。在一實行例中，HFRF產生器及LFRF產生器兩者均係用以處理ES層，其中僅有HFRF產生器係用於其他層的PECVD沉積及處理。在典型的處理中，高頻RF構件通常介於約2-60MHz之間；而在特定實施例中，HF構件約為13.56MHz或27MHz。低頻LF構件通常介於約250-400kHz之間；而在特定實施例中，LF構件約為350kHz。
在反應器內部，基座2018係支撐著基板2016。基座通常包括卡盤、叉架部、或升降銷以在沉積、及/或電漿處理反應的期間與之間將基板進行固持及傳輸。卡盤可為工業及/或研究中可取得使用的靜電卡盤、機械卡盤、或其他各種類型的卡盤。
處理氣體係透過入口2012以進行導引。複數來源的氣體管線2010係連接至歧管2008。可將氣體進行預混合或不進行預混合。適當的閥門及質量流量控制機制係使用以確保在處理的沉積及電漿處理階段期間係輸送正確的氣體。在將化學前驅物以液體形式進行輸送的情況中，係使用液體流量控制機制。接著，當液體在歧管中傳輸的期間，係在抵達沉積腔室之前將其加熱至汽化點之上以將液體汽化並與其他處理氣體混合。
處理氣體透過出口2022而離開腔室2000。真空幫浦2026(例如，一或二級的機械乾燥幫浦、及/或渦輪分子幫浦)係透過閉迴路控制的流量限制裝置(例如，節流閥、或鐘擺閥)以將處理氣體抽出並在反應器內維持適當的低壓。
該方法可實施在複數站、或單一站的工具上。從Lam Research of Fremont California可取得的VectorTM工具係具有複數站。在每次沉積及/或後沉積處理的電漿處理之後，可以對晶圓進行分度(index)直到完成所有沉積及處理；或是在對晶圓進行分度之前，可在單一站進行複數沉積與處理。
在一些實施例中，在圖20中顯示的反應器係用於處理一或更多晶圓的工具之一部分。在圖21中提供包括一或更多反應器的工具示例。圖21為處理系統之方塊圖，該處理系統係適合用於根據所揭露的實施例以進行沉積處理。系統2100包括傳輸模組2103，例如在VectorTM平台上所使用的晶圓傳輸系統(WTS)，其中VectorTM平台係可從Lam Research of Fremont California取得。傳輸模組2103提供乾淨、加壓的環境以將處理中的工件(例如，晶圓)在各種處理階段之間移動時受到汙染的風險最小化。
安裝在傳輸模組2103上的是能夠執行PECVD處理的腔室2109。腔室2109可包括複數站2111、2113、2115、及2117，其可依序執行沉積或處理操作。系統2100還包括一或更多(在此例中為兩個)晶圓來源模組2101，其係將晶圓處理之前與之後進行儲存。負載鎖室2119係位於傳輸模組2103與晶圓來源模組2101之間。位在傳輸模組2103內的裝置(通常為機械手臂單元)將晶圓在安裝於傳輸模組2103上的模組之間移動。其他模組2105及2107可安裝在傳輸模組上。舉例而言，這些可為沉積、蝕刻、或處理模組。圖21還繪示系統控制器2150的實施例，其係應用以控制處理工具2100的處理條件及硬體狀態。系統控制器2150可提供用於實施上述處理的程式指令。所述程式指令可控制各種處理參數，例如RF功率層級、壓力、溫度、流量等。
在一些實施例中，控制器2150為系統的一部分，其可為上述示例的一部份。這樣的系統可包括半導體處理設備，該半導體處理設備包括一或更多處理工具、一或更多腔室、處理用的一或更多平台、及/或特定處理構件(晶圓基座、氣流系統等)。這些系統可與在處理半導體晶圓或基板之前、期間、及之後控制它們的操作之電子元件整合在一起。所述電子元件可稱為「控制器」，其可控制一或更多系統的各種構件或子部件。取決於處理的需求及/或系統的類型，可將控制器2150進行編程以控制本文揭露的任何處理，包括處理氣體的運輸、溫度設定(例如，加熱及/或冷卻)、壓力設定、真空設定、功率設定、射頻(RF)產生器設定、RF匹配電路設定、頻率設定、流量設定、流體運輸設定、位置及操作設定、晶圓對於工具、其他傳輸工具、及/或與特定系統連接或接合之負載鎖室的傳入及傳出。
廣義而言，可將控制器2150界定為具有各種積體電路、邏輯、記憶體、及/或軟體的電子裝置，以接收指令、發出指令、控制操作、准許清潔操作、准許端點量測等。所述積體電路可包括以韌體形式儲存程式指令的晶片、數位訊號處理器(DSP)、定義為特殊應用積體電路(ASIC)的晶片、及/或一或更多執行程式指令(例如，軟體)的微處理器或微控制器。程式指令可係以各種獨立設定的(或是程式檔案)形式而通信至控制器的指令，而定義出用於在半導體基板上、或針對半導體基板、或對系統執行特定處理的操作參數。在一些實施例中，操作參數可為由製程工程師所定義之配方的一部分，以在一或更多層、材料、金屬、氧化物、矽、二氧化矽、表面、電路、及/或晶圓之晶片的加工期間達成一或更多處理步驟。
在一些實施例中，系統控制器2150控制著處理工具2100的所有活動。系統控制器2150可包括一或更多記憶裝置2156、一或更多大 量儲存裝置2154、及一或更多處理器2152。處理器2152可包括CPU或電腦、類比及/或數位輸入/輸出連接、步進馬達控制器板等。系統控制器2150執行系統控制軟體2158，系統控制軟體2158係儲存在大量儲存裝置2154中、載入至記憶裝置2156中、以及在處理器2152上執行。或者，可將控制邏輯硬編碼至控制器2150中。特殊應用積體電路、可編程邏輯裝置(例如，場域可編程閘極陣列、或FPGA)等可為了這些目的而使用。下列討論中，無論在何處使用「軟體」或「編碼」，均可在該處使用功能性相當的硬編碼邏輯。系統控制軟體2158可包括複數指令，用於控制：基板傳輸進入及移出處理腔室、氣體時間、氣體混合、氣流量、腔室及/或站的壓力、背側氣流壓力、腔室及/或反應器的溫度、晶圓溫度、偏壓功率、目標功率層級、RF功率層級、基座、卡盤及/或承受器位置、以及由處理工具2100所執行的特定處理之其他參數。系統控制軟體2158可透過任何合適的方式進行配置。舉例而言，可將各種處理工具構件的子程式或控制物件進行編寫，以對執行各種處理工具處理所需的處理工具構件之操作進行控制。系統控制軟體2158可在任何合適的電腦可讀編程語言中進行編碼。
在一些實行例中，控制器2150可為電腦的一部分、或耦接至電腦，所述電腦係整合並耦接至所述系統，不然就係以網路連接至所述系統，或是其組合。例如，控制器2150可位於「雲端」、或FAB主電腦系統的全部、或一部分而可允許對基板處理的遠端存取。電腦可使得對系統的遠端存取能夠監控加工操作的當前進程、檢視過去加工操作的歷史、檢視來自複數加工操作的趨勢或性能度量、變更當前處理的參數、設定當前處理之後的處理步驟、或是開始新的處理。在一些示例中，遠端電腦(例如，伺服器)可透過網路向系統提供處理配方，其中該網路可包括區域網路、或網際網路。遠端電腦可包括使用者介面而能夠對參數及/或設定進行 輸入或編寫，所述參數及/或設定則接著從遠端電腦傳達至系統。在一些示例中，控制器2150接收數據形式的指令，所述指令為在一或更多操作期間待執行之每一處理步驟的特定參數。應當理解的是，所述參數可特定於待執行的步驟類型，及控制器所配置以連接或控制的工具類型。因此，如上所述，控制器2150可例如藉由包括一或更多離散控制器而進行分佈，所述離散控制器係彼此以網路連接且朝向共同的目的(例如本文所述的步驟與控制)而運作。為了此目的所分佈的控制器示例將係位於腔室上的一或更多積體電路，其與遠端設置(例如，位於平台層或作為遠端電腦的一部分)、且結合以控制腔室上之步驟的一或更多積體電路通信。
在一些實施例中，系統控制軟體2158可包括用於控制上述各種參數的輸入/輸出控制(IOC)序列指令。在一些實施例中，可使用儲存在與系統控制器2150相關的大量儲存裝置2154及/或記憶裝置2156上的其他電腦軟體及/或程式。為了此目的的程式、或程式部分的示例包括晶圓定位程式、處理氣體控制程式、壓力控制程式、加熱器控制程式、及電漿控制程式。
晶圓定位程式可包括處理工具構件所用的程式編碼，其係用以將晶圓裝載至基座上並且控制晶圓與處理工具2100的其他部分之間的間距。處理氣體控制程式可包括用於控制氣體組成(例如，如本文所述之沉積氣體、處理氣體、載體氣體等)及流量，並且在沉積之前可選擇地用於將氣體流入一或更多處理站以穩定該處理站內之壓力的編碼。壓力控制程式可包括用於例如透過調節處理站之排氣系統內的節流閥、進入該處理站內的氣流，以控制該處理站內之壓力的編碼。
加熱器控制程式可包括用於控制往加熱單元之電流的編碼，該加熱單元係用以加熱工件。或者，加熱器控制程式可控制熱傳輸氣體(例 如，氦)往晶圓的傳輸。電漿控制程式可包括用於根據本文的實施例以對施加至處理電極的RF功率層級、以及(若適宜的話)一或更多處理站內的偏壓進行設定的編碼。壓力控制程式可包括用於根據本文的實施例以維持反應腔室內之壓力的編碼。
在一些實施例中，可存在與系統控制器2150相關的使用者介面。使用者介面可包括顯示螢幕、設備及/或處理條件的圖像軟體顯示器、以及例如指向裝置、鍵盤、觸碰螢幕、麥克風等的使用者輸入裝置。
在一些實施例中，由系統控制器2150所調整的參數可關於處理條件。非限制性的示例包括處理氣體的組成及流量、溫度、壓力、電漿條件(例如，RF功率層級)、壓力、溫度等。這些參數可透過配方的形式來提供至使用者，該配方可應用使用者介面來進行輸入。
透過來自各種處理工具感測器之系統控制器2150的類比及/或數位輸入連接，可提供用於監控處理的複數信號。用於控制處理的該等信號可輸出在處理工具2100的類比及數位輸出連接上。可進行監控之處理工具感測器的非限制性示例包括質量流量控制器、壓力感測器(例如，壓力計)、熱電耦等。適當編程後的回饋及控制演算法可與來自這些感測器的數據一起使用以維持處理條件。
不具限制地，示例性系統可包括電漿蝕刻腔室或模組、沉積腔室或模組、旋轉-清洗腔室或模組、金屬電鍍腔室或模組、清潔腔室或模組、晶邊蝕刻腔室或模組、物理氣相沉積(PVD)腔室或模組、化學氣相沉積(CVD)腔室或模組、原子層沉積(ALD)腔室或模組、原子層蝕刻(ALE)腔室或模組、離子植入腔室或模組、軌道腔室或模組、或可有關於或使用於半導體晶圓之加工及/或製造中的其他半導體處理系統。
如上所述，取決於工具所待執行的一或更多處理步驟，控制器可通信至一或更多其他工具電路或模組、其他工具組件、群集式工具、其他工具介面、相鄰工具、鄰近工具、遍布於工廠的工具、主電腦、另一控制器、或材料輸送中所使用的工具，而將基板的容器帶進及帶出半導體製造工廠的工具位置、及/或裝載通口。
結論
儘管出於清楚理解的目的而以一些細節對前述實施例進行描述，但將顯而易見的是，可在隨附申請專利範圍的範圍內實施某些改變及修改。因此，說明書與圖式係被視為說明性而並非限制性的。應當注意，存在著將所呈現實施例之處理、系統、及設備進行實施的替代方法。於是，所呈現的實施例係被視為說明性質而並非限制性，且該等實施例並不限制在本文所給定的該等細節。
1120:SiN層
1122:側壁SiN

Claims (27)

  1. 一種半導體加工方法，包括：提供一基板，該基板具有排列成一階梯圖案之交替的複數氧化物層及複數氮化物層，該階梯圖案包括複數暴露水平氮化物表面以及複數暴露氧化物及氮化物側壁表面；藉由電漿增強化學氣相沉積(PECVD)處理使用從包括一含矽前驅物之處理氣體產生的電漿將一矽氮化物(SiN)層沉積在交替的該等氧化物層及該等氮化物層上；及將該SiN層進行處理，以選擇性地使沉積在該等暴露水平氮化物表面上的該SiN層緻密化。
  2. 如請求項1的半導體加工方法，更包括對處理後的該SiN層進行濕蝕刻以形成分離的複數SiN墊。
  3. 如請求項1的半導體加工方法，其中該沉積及處理操作係在同一腔室中執行。
  4. 如請求項1的半導體加工方法，其中執行該沉積及處理操作係包括執行複數循環，該等循環係將保形的該SiN層之一部分進行沉積並接著對已沉積的該部分進行處理。
  5. 如請求項1的半導體加工方法，其中保形的該SiN層包括複數子層，其中該複數子層的至少兩者係具有不同的濕蝕刻速率(WER)。
  6. 如請求項5的半導體加工方法，其中該複數子層的其中一者為一蝕刻停止(ES)子層，該ES子層具有比該複數子層的一或更多其他子層更低的WER。
  7. 如請求項6的半導體加工方法，其中該ES層在濕蝕刻劑中具有不超過50Å/分鐘的WER。
  8. 如請求項6或7的半導體加工方法，其中該複數子層的其中一者係在濕蝕刻劑中WER至少為100Å/分鐘的子層。
  9. 如請求項7的半導體加工方法，其中該ES子層係設置在兩子層之間，該兩子層各自比該ES子層更厚並且具有大於該ES子層的WER。
  10. 如請求項6的半導體加工方法，其中該ES子層為該SiN層的頂層。
  11. 如請求項1的半導體加工方法，其中該SiN膜係從矽烷(SiH4)及氨(NH3)而進行沉積。
  12. 如請求項9的半導體加工方法，其中該SiH4及NH3係位於更包括氮(N2)的處理氣體中。
  13. 如請求項2的半導體加工方法，其中分離的一SiN墊與附近的該側壁表面距離至少10nm。
  14. 如請求項2的半導體加工方法，其中分離的一SiN墊至少為10nm厚。
  15. 如請求項1的半導體加工方法，更包括利用複數鎢字元線以取代該等氮化物層。
  16. 如請求項2的半導體加工方法，更包括利用複數鎢連接墊以取代該等SiN墊。
  17. 如請求項1的半導體加工方法，其中在該PECVD處理期間的腔室壓力係在從5至20Torr的範圍內。
  18. 如請求項1的半導體加工方法，更包含針對該選擇性處理而降低壓力。
  19. 如請求項1的半導體加工方法，其中該電漿係於沉積期間脈衝化。
  20. 如請求項5的半導體加工方法，其中該複數子層包含具有第一WER的一第一子層及具有第二WER的一第二子層，其中該第二子層係沉積於該第一子層上，且其中該第二WER高於該第一WER。
  21. 如請求項1的半導體加工方法，其中該SiN層的階梯覆蓋率係介於70與90%之間。
  22. 如請求項1的半導體加工方法，其中處理該SiN層包含使其暴露至一低頻電漿。
  23. 一種半導體加工方法，包括：提供具有複數水平及側壁表面的一基板；藉由電漿增強化學氣相沉積(PECVD)處理使用從包括一含矽前驅物之處理氣體產生的電漿在該等水平及側壁表面上沉積一矽氮化物(SiN)層；降低一腔室壓力；及對該SiN層進行處理，以選擇性地使沉積在該等水平表面上之保形的該SiN層緻密化。
  24. 如請求項23的半導體加工方法，更包括將已處理的該層進行濕蝕刻以形成分離的複數SiN墊。
  25. 一種半導體加工方法，包括：提供具有複數水平及側壁表面的一基板；執行一或更多第一循環以形成一第一子層，該一或更多第一循環的每一者包括：透過PECVD以在該等水平及側壁表面上沉積一SiN量，並將已沉積的該SiN量暴露至由惰性氣體所產生的電容耦合電漿；執行一或更多第二循環以形成一蝕刻停止子層，該一或更多第二循環的每一者包括：透過PECVD以在該第一子層上沉積一SiN量，並將已沉積的該SiN量暴露至使用低頻射頻(LFRF)功率而從惰性氣體所產生的電容耦合電漿。
  26. 如請求項25的半導體加工方法，其中如果在該一或更多第一循環中具有LFRF功率的話，在該一或更多第二循環中的該LFRF功率係大於在該一或更多第一循環中的該LFRF功率。
  27. 一種半導體加工設備，包括：一PECVD沉積腔室，包括一LFRF電漿產生器及一HFRF電漿產生器；以及一控制器，包括複數指令以執行請求項1至26中任一項所述之半導體加工方法。
TW109110451A 2019-03-28 2020-03-27 半導體加工方法及設備 TWI886122B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201962825632P 2019-03-28 2019-03-28
US62/825,632 2019-03-28

Publications (2)

Publication Number Publication Date
TW202105490A TW202105490A (zh) 2021-02-01
TWI886122B true TWI886122B (zh) 2025-06-11

Family

ID=72608483

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109110451A TWI886122B (zh) 2019-03-28 2020-03-27 半導體加工方法及設備

Country Status (7)

Country Link
US (1) US12087572B2 (zh)
JP (1) JP2022527468A (zh)
KR (1) KR20210134431A (zh)
CN (1) CN113892168B (zh)
SG (1) SG11202110691VA (zh)
TW (1) TWI886122B (zh)
WO (1) WO2020198502A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102687679B1 (ko) * 2020-02-25 2024-07-24 양쯔 메모리 테크놀로지스 씨오., 엘티디. 3d nand 메모리 디바이스 및 그 형성 방법
US11978625B2 (en) * 2021-10-18 2024-05-07 Applied Materials, Inc. Methods of forming metal nitride films
KR20240032448A (ko) 2022-09-02 2024-03-12 삼성전자주식회사 반도체 장치의 제조 방법
US12512329B2 (en) * 2023-04-06 2025-12-30 Tokyo Electron Limited Multi level contact etch
US12520474B2 (en) * 2023-05-11 2026-01-06 Nanya Technology Corporation Semiconductor device including buried word line

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201443271A (zh) * 2013-01-10 2014-11-16 諾發系統有限公司 用以透過與有機金屬共反應物之交叉歧化反應而沉積ＳｉＣ與ＳｉＣＮ膜之設備及方法
US20190035810A1 (en) * 2016-11-07 2019-01-31 Asm Ip Holding B.V. Method of processing a substrate and a device manufactured by using the method

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4376715B2 (ja) * 2004-07-16 2009-12-02 三洋電機株式会社 半導体装置の製造方法
WO2008153674A1 (en) 2007-06-09 2008-12-18 Boris Kobrin Method and apparatus for anisotropic etching
US20110207323A1 (en) 2010-02-25 2011-08-25 Robert Ditizio Method of forming and patterning conformal insulation layer in vias and etched structures
SE537101C2 (sv) * 2010-03-30 2015-01-07 Fairchild Semiconductor Halvledarkomponent och förfarande för utformning av en struktur i ett målsubstrat för tillverkning av en halvledarkomponent
US9257274B2 (en) 2010-04-15 2016-02-09 Lam Research Corporation Gapfill of variable aspect ratio features with a composite PEALD and PECVD method
US8524612B2 (en) 2010-09-23 2013-09-03 Novellus Systems, Inc. Plasma-activated deposition of conformal films
JP2012079762A (ja) 2010-09-30 2012-04-19 Mitsubishi Heavy Ind Ltd 絶縁膜形成装置及び方法
CN102479719B (zh) * 2010-11-30 2014-09-03 中芯国际集成电路制造(北京)有限公司 应变记忆作用的半导体器件的制造方法及应力层结构
US8809169B2 (en) 2011-09-30 2014-08-19 Tokyo Electron Limited Multi-layer pattern for alternate ALD processes
US9275909B2 (en) * 2013-08-12 2016-03-01 Micron Technology, Inc. Methods of fabricating semiconductor structures
US9425078B2 (en) 2014-02-26 2016-08-23 Lam Research Corporation Inhibitor plasma mediated atomic layer deposition for seamless feature fill
FR3020718B1 (fr) * 2014-05-02 2016-06-03 Ecole Polytech Procede et systeme pour controler des flux d'ions dans un plasma rf.
US9214333B1 (en) 2014-09-24 2015-12-15 Lam Research Corporation Methods and apparatuses for uniform reduction of the in-feature wet etch rate of a silicon nitride film formed by ALD
US9576811B2 (en) 2015-01-12 2017-02-21 Lam Research Corporation Integrating atomic scale processes: ALD (atomic layer deposition) and ALE (atomic layer etch)
US10410857B2 (en) 2015-08-24 2019-09-10 Asm Ip Holding B.V. Formation of SiN thin films
US10199388B2 (en) * 2015-08-27 2019-02-05 Applied Mateerials, Inc. VNAND tensile thick TEOS oxide
US10115601B2 (en) 2016-02-03 2018-10-30 Tokyo Electron Limited Selective film formation for raised and recessed features using deposition and etching processes
US10468251B2 (en) 2016-02-19 2019-11-05 Asm Ip Holding B.V. Method for forming spacers using silicon nitride film for spacer-defined multiple patterning
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
TWI722132B (zh) * 2016-03-13 2021-03-21 美商應用材料股份有限公司 用於間隔墊應用之氮化矽薄膜的選擇性沉積
US10062563B2 (en) * 2016-07-01 2018-08-28 Lam Research Corporation Selective atomic layer deposition with post-dose treatment
TWI766014B (zh) 2017-05-11 2022-06-01 荷蘭商Ａｓｍ智慧財產控股公司 在溝槽的側壁或平坦表面上選擇性地形成氮化矽膜之方法
US10615169B2 (en) 2017-08-04 2020-04-07 Lam Research Corporation Selective deposition of SiN on horizontal surfaces
US10763108B2 (en) 2017-08-18 2020-09-01 Lam Research Corporation Geometrically selective deposition of a dielectric film
KR102443047B1 (ko) * 2017-11-16 2022-09-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 방법 및 그에 의해 제조된 장치
KR102190532B1 (ko) * 2017-11-22 2020-12-15 (주)디엔에프 실리콘 함유 박막 증착용 조성물 및 이를 이용한 실리콘 함유 박막의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201443271A (zh) * 2013-01-10 2014-11-16 諾發系統有限公司 用以透過與有機金屬共反應物之交叉歧化反應而沉積ＳｉＣ與ＳｉＣＮ膜之設備及方法
US20190035810A1 (en) * 2016-11-07 2019-01-31 Asm Ip Holding B.V. Method of processing a substrate and a device manufactured by using the method

Also Published As

Publication number Publication date
WO2020198502A1 (en) 2020-10-01
US20220181141A1 (en) 2022-06-09
US12087572B2 (en) 2024-09-10
KR20210134431A (ko) 2021-11-09
SG11202110691VA (en) 2021-10-28
CN113892168A (zh) 2022-01-04
JP2022527468A (ja) 2022-06-02
TW202105490A (zh) 2021-02-01
CN113892168B (zh) 2025-09-30

Similar Documents

Publication Publication Date Title
KR102675485B1 (ko) 수평 표면들 상에 SiN의 선택적인 증착
TWI886122B (zh) 半導體加工方法及設備
JP7241705B2 (ja) 半導体製造における金属ドープ炭素系ハードマスクの除去
JP7190814B2 (ja) エアギャップの形成方法
TWI828619B (zh) 半導體裝置製造中之氧化錫膜
JP7320085B2 (ja) 交互のエッチングプロセスおよび不動態化プロセス
CN107039265B (zh) 硬掩膜的自限性平坦化
US20230298896A1 (en) Metal-based liner protection for high aspect ratio plasma etch
CN112640064A (zh) 用于高深宽比蚀刻的含金属钝化
TWI805644B (zh) 針對pecvd金屬摻雜碳硬遮罩之均質介面的沉積系統和方法
CN111615742A (zh) 针对关键尺寸控制在单一等离子体室中的原子层沉积和蚀刻
US20210017643A1 (en) Chamfer-less via integration scheme
CN107045999A (zh) 使用ald和高密度等离子体cvd形成气隙密封件的系统和方法
CN113366612A (zh) 用于先进半导体应用的低应力膜
CN112335016A (zh) 高深宽比结构的有效率的清洁和蚀刻
CN113302716A (zh) 针对3d nand集成具有改善的蚀刻选择性的氮化物膜
KR20160130709A (ko) 금속 확산 배리어층으로서 비정질 탄소의 매우 선택적인 증착
WO2025136832A1 (en) Selective carbon removal treatment process using metastable activated radical species