TWI886151B - 懸伸橋接互連技術 - Google Patents

Abstract

本發明揭示一種電子裝置及相關方法。在一範例中，該電子裝置包括：一半導體物件，其具有一封裝體基體；一第一半導體晶粒，其耦接至該封裝體基體；一第二半導體晶粒，其耦接至該封裝體基體並且鄰近於該第一半導體晶粒；以及於其間的一橋接組件，其耦接該第一半導體晶粒至該第二半導體晶粒。橋接組件可包括一橋接基體、於其中的一傳導跡線、以及耦接至該傳導跡線之一被動組件。

Description

懸伸橋接互連技術

本文中所描述之實施例大體上係有關於半導體封裝互連件。

半導體封裝可能受到電力輸送網路與矽裝置之間的迴路電感。期望能有解決非所欲迴路電感之互連件，以改良傳訊效能及其他技術挑戰。

於本發明的一個態樣中，揭示一種半導體物件，其包含：一封裝體基體；一第一半導體晶粒，其耦接至該封裝體基體；一第二半導體晶粒，其耦接至該封裝體基體並且鄰近於該第一半導體晶粒；以及於其間的一橋接組件，其耦接該第一半導體晶粒至該第二半導體晶粒，該橋接組件包含：一橋接基體；於其中的一傳導層；以及一被動組件，其耦接至該傳導層。

以下描述及圖式充分說明特定實施例以使得熟習此項技術者能夠實踐。其他實施例可以包括結構、邏輯、電氣、製程上、和其他的變化。一些實施例之部分及特徵可包括於或取代其他實施例之彼等部分及特徵。申請專利範圍中闡述之實施例涵蓋彼等申請專利範圍之所有可用等效者。

於一半導體封裝體中使用多個半導體晶粒的情況，可能存在電源完整性挑戰。例如，多晶片或3-D堆疊晶粒總成內的晶粒至晶粒資料傳輸頻寬可產生電源完整性損害或電源供應器雜訊感應顫動(PSIJ)。此可歸因於例如電力輸送網路之間的非所欲迴路電感，諸如去耦電容器及矽電路。

本文中所揭露的是一種半導體封裝架構和包括一橋接組件的相關方法。橋接組件可用於將多個半導體晶粒耦接於一封裝體上，諸如垂直堆疊的半導體晶粒，同時節省該封裝中之空間(例如一x-y佔用面積)。另外，諸如去耦電容器之被動組件可安裝於晶粒間隙中之橋接組件上，而非該封裝體或電路板表面上。

本文所揭示之半導體封裝體架構及方法可例如允許藉由電力輸送解耦組件與矽裝置之間的減少迴路電感而有改良之系統電源完整性效能。

另外，本文所揭示之半導體封裝體架構及方法可允許裝置小型化，其係藉由避免因被動組件附接所用的接觸墊而折衷額外矽插入件或封裝體基體佔用面積。本文中所揭示之半導體封裝體架構及方法亦可(例如)允許有改良之信號潛時及電氣傳訊效能。舉例而言，較小外觀尺寸封裝體係可能發生有減小的導體損失及降低的串擾耦接。

圖1A-1B展示示意圖，例示包括具有一懸伸橋接組件150之堆疊晶粒的一範例半導體封裝體100。圖1A顯示封裝體100的一橫截面示意圖，而圖1B顯示封裝體100之一俯視示意圖。

封裝體100可包括封裝體基體110，其具有第一表面112、第二表面114、核心層116、跡線117、通孔118、及焊球119；第一半導體晶粒120，其具有通孔122、主動層124、及焊料凸塊125、126；第二半導體晶粒130，其具有通孔132、主動層134、及焊料凸塊135、136；晶粒間隙138；以及具有主動層142之第三半導體晶粒140；橋接組件150，其具有互連件152、及微凸塊154、156、以及電容器160。

在封裝體100中，封裝體基體110承裝及支撐半導體晶粒120、130、140。半導體晶粒120、130、140係透過橋接組件150電氣耦接至彼此、以及電氣耦接至位在封裝體基體110上或連接至封裝體基體110之其他組件。第三半導體晶粒140可透過橋接組件150之支撐而堆疊在第一及第二半導體晶粒120、130頂部。電容器160駐在橋接組件150上並且耦接至橋接組件150。

封裝體基體110可以是，例如，一半導體封裝體基體，其承裝有一或多個半導體晶粒，諸如晶粒120、130、140。封裝體基體110可以具有由一介電質或核心層116分開之相對於第二側114的第一側112。封裝體基體110可透過傳導通孔、跡線、或其他傳導連接器而連接至半導體晶粒120、130、140。在其他配置中，封裝體基體110可以是一無核心基體，諸如不具有一核心層116之一封裝體基體。跡線117、通孔118、或其他墊可允許從半導體晶粒120、130、140、通過封裝體基體110電氣連接至彼此、至一電路板、至安裝在電路板上的其他組件、或者以上的組合。

焊球119可以把半導體封裝體100連接到一電路板或其他半導體組件。焊球119可安駐於封裝體基體110的第二側114上。焊球119可例如為由導電焊料製成的一球柵陣列(BGA)，呈一適當圖案，以產生電氣連接。焊球119可經由由傳導材料製成的傳導墊或通孔118連接至封裝體基體110中的跡線117。該BGA能夠以一適當黏著劑來進行底部填充，諸如像該技藝領域中已知之環氧樹脂或另外的黏著劑。

半導體晶粒120、130、140可安裝在封裝體基體110上。在半導體封裝體100中，第三半導體晶粒140可垂直堆疊或安裝在第一半導體晶粒120及第二半導體晶粒130之頂部上。晶粒120、130、140可為，例如一中央處理單元(CPU)、一平台控制器集線器/晶片組晶粒(PCH)、一圖形處理單元(GPU)、一記憶體晶粒、一場可規劃閘陣列(CBAA)或另外的半導體晶粒。半導體晶粒120、130透過複數個焊料凸塊或其他互連件可耦接至封裝體基體110之第一側112。第三半導體晶粒140可透過微凸塊154耦接至橋接組件150。透過橋接組件150、焊料凸塊126、136、其他連接器、或以上的組合，第三半導體晶粒140可被耦接至半導體晶粒120、130。

第一半導體晶粒120可包括通孔122、主動層124及焊料凸塊126，用於產生自封裝體基體110至第三半導體晶粒140的一電氣連接。同樣地，第二半導體晶粒130可包括通孔132、主動層134、以及焊料凸塊136。

通孔122、132可為例如穿矽通孔(TSV)或其他傳導垂直通道。通孔122、132可例如從封裝體基體110之焊盤側(landside)之第一表面112上的焊料凸塊125、135走行至主動層124、134，其可透過焊料凸塊126、136耦接至第三半導體晶粒140。

主動層124、134可各自為半導體晶粒120、130的表面上的傳導層，諸如金屬或複合層。該等表面可以是例如在封裝體基體110對面。主動層124、134可為薄的傳導材料沉積層，允許通過該等層的電氣耦接。主動層124、134可包括主動組件，例如複數個電晶體裝置。

焊料凸塊126、136可為例如由導電焊料製成之凸塊陣列，呈適當圖案，以產生電氣連接。焊料凸塊可經由由諸如銅之傳導性及/或金屬性材料製成的焊料凸塊墊連接。兩個相鄰凸塊之間的焊料凸塊間距可為(例如)約30微米(µm)至約80 µm。該焊料凸塊陣列可底部填充有一適當的黏著劑，諸如，例如本技藝領域習知的環氧樹脂或其他黏著劑。

第一及第二半導體晶粒120、130係可以稍微分開並且透過橋接組件150連接。橋接組件150可以幅跨第一及第二半導體晶粒120、130之間。第三半導體晶粒140可以垂直堆疊於第一半導體晶粒120、第二半導體晶粒130、以及橋接組件150頂部。

在第一半導體晶粒120與第二半導體晶粒130之間的是晶粒間隙138，見於圖1B。晶粒間隙138為第一半導體晶粒120與第二半導體晶粒130之間的實體空間。晶粒間隙138可容許供一或多個被動組件安駐於橋接組件150上的空間。該一或多個被動組件可安裝至橋接組件150之下側，可安駐於晶粒間隙138中、相對於第三半導體晶粒140。

第三半導體晶粒140可以是例如一記憶體晶粒。第三半導體晶粒140可以垂直堆疊於第一半導體晶粒120及第二半導體晶粒130上方，使得第三半導體晶粒140產生部分或完全涵蓋該第一半導體晶粒120及該第二半導體晶粒130的一佔用面積。主動層142可容許第三半導體晶粒通過橋接組件150及焊料凸塊126、136，電氣耦接至第一及第二半導體晶粒120、130。

橋接組件150可懸伸在第一、第二及第三半導體晶粒120、130、140之間。橋接組件150可將第三晶粒140電氣耦接至裝置160。橋接組件150可包括，舉例來說，一基體151、互連件152、以及微凸塊154、156。

基體151可為(例如)具有一第一表面及一相對第二表面之有機、矽或玻璃為基礎之基體。基體151中及上之互連件152可包括例如一傳導層、接觸墊、傳導跡線或其組合。橋接組件150中之傳導層可包括例如參考平面，諸如一接地參考平面(Vss)或一電源參考平面(VCC)。半導體晶粒120、130、140的主動層124、134、144可透過橋接組件150的互連件152彼此耦接。微凸塊154、156可透過第一及第二表面將橋接組件150電氣耦接至半導體晶粒120、130、140。

電容器160可以例如安裝於橋接基體151之第一表面上。電容器160可為例如具有第一端子及第二端子之去耦電容器。電容器160之每一端子可例如與一參考電壓相關聯。

在一範例參考電容器中，第一端子可耦接至一第一傳導區段，其與一諸如接地參考電壓(Vss)之第一參考電壓相關聯。在該範例中，該第二端子可耦接至一第二傳導區段，其與一諸如一電源參考電壓(Vcc)之第二參考電壓段相關聯。接地參考電壓(Vss)及電源參考電壓(Vcc)可例如通過封裝體基體110、半導體晶粒120、130、各種互連件、焊球、接觸墊、通孔或其組合，來自於一電路板。舉例來說，電容器160可被耦接到接地(Vss)及電源(Vcc)平面。

在一範例中，電容器160可為一多層陶瓷電容器(MLCC)。在一些範例中，電容器160可為一矽電容器。電容器160可安置於晶粒間隙138中之第一半導體晶粒120與第二半導體晶粒130之間。在一些範例中，一橋接器接觸墊陣列可被安置在橋接基體151之第一與第二表面、第一半導體晶粒120、第二半導體晶粒130、第三半導體晶粒140或其組合上。電容器160可透過安置於該橋接基體151之第一表面上之橋接接觸墊陣列及微凸塊156，耦接至第一及第二半導體晶粒120、130。該電容器160可以透過安置在橋接基體151的第二表面上之橋接器接觸墊的陣列及微凸塊154，耦接至該第三半導體晶粒140。

橋接組件150可包括通孔，諸如層壓通孔、穿矽通孔(TSV)、穿玻璃通孔(GV)、或其等之組合。在一些範例中，橋接組件150可另外包括在微凸塊154、156上或周圍之一底部填充層，用於橋接組件150及焊料凸塊接點之機械保護。

圖2顯示一示意圖，例示一範例堆疊晶粒半導體封裝體200，其具有用於高頻寬應用之一懸伸橋接組件。除非另有提及，封裝體200的組件係類似於封裝體100中的對應組件。

封裝體200可包括封裝體基體210，其具有第一表面212、第二表面214、核心層216、跡線217、通孔218、及焊球219；第一半導體晶粒220，其具有通孔222、主動層224、及焊料凸塊225、226；第二半導體晶粒230，其具有通孔232、主動層234、及焊料凸塊235、236；晶粒間隙238；以及具有主動層242之第三半導體晶粒240；具有主動層246之第四半導體晶粒245，具有互連件252、及微凸塊254、256之橋接組件250，以及電容器260。

在封裝體200中，封裝體基體210承裝及支撐半導體晶粒220、230、240、245。半導體晶粒220、230、240、245係透過橋接組件250電氣耦接至彼此、以及電氣耦接至位在封裝體基體210上或連接至封裝體基體210之其他組件。第三半導體晶粒240和第四半導體晶粒245可過橋接組件250之支撐而堆疊在第一半導體晶粒220和第二半導體晶粒230的頂部。在一些範例中，第三半導體晶粒240具有比第一半導體晶粒220大之佔用面積。在一些範例中，第四半導體晶粒245具有比第二半導體晶粒230大之佔用面積。電容器260安駐在橋接組件250上並且耦接至橋接組件250。

在封裝體200中，第三半導體晶粒240可為例如一邏輯處理器晶片。第四半導體晶粒245可以是例如一第二邏輯處理器晶片、或一記憶體晶粒。第三半導體晶粒240及第四半導體晶粒245可為例如垂直地堆疊在第一及第二半導體晶粒220、230上，其可為例如一平台控制器集線器(PCH)。

電容器260可例如透過橋接組件250耦接至全部四個半導體晶粒220、230、240、245。除了耦接至電路板(未繪示)上之其他組件以外，電容器260透過例如焊盤側通孔262，可例如耦接至封裝體基體210。焊盤側通孔262可例如透過焊料互連件264將電容器260之第一及第二端子260A、260B耦接至封裝體基體210上之接觸墊。電容器260之第一及第二端子260A、260B可例如與諸如接地參考平面(Vss)或電源參考平面(VCC)之參考平面相關聯。在一些範例中，電容器260可為耦接至一橋接組件250之一不同類型的被動組件。

圖3A-3B展示示意圖，例示用於一低輪廓組態具有含一懸伸橋接組件之堆疊晶粒的一範例半導體封裝體300。圖3A顯示封裝體300的一橫截面示意圖，而圖3B顯示封裝體300之一俯視示意圖。除非另有提及，封裝體300的組件係類似於封裝體100中的對應組件。

封裝體300可包括封裝體基體310，其具有第一表面312、第二表面314、核心層316、跡線317、通孔318、及焊球319；第一半導體晶粒320，其具有通孔322、主動層324、及焊料凸塊325；第二半導體晶粒330，其具有通孔332、主動層334、及焊料凸塊335；晶粒間隙338；具有主動層342之第三半導體晶粒340；橋接組件350，具有互連件352；微凸塊354，以及電容器360。

在封裝體300中，封裝體基體310承裝及支撐半導體晶粒320、330、340。半導體晶粒320、330、340係透過橋接組件350電氣耦接至彼此、以及電氣耦接至位在封裝體基體310上或連接至封裝體基體310之其他組件。第三半導體晶粒340可透過橋接組件350之支撐而堆疊在第一及第二半導體晶粒320、330頂部。電容器360安駐在橋接組件350上並且耦接至橋接組件350。

在封裝300中，第一及第二半導體晶粒320、330在靠近橋接組件350處可各具有一凹部或凸架。該等凹口可一起框構出橋接組件350可以安駐之一空腔空間。此等凹部可容許橋接組件350配適於第一、第二及第三半導體晶粒320、330、340之間。

此一組態可例如減少封裝體300的z-高度輪廓。此外，隨著半導體晶粒320、330的厚度在靠近凹部處減少，諸如穿矽通孔(TSV)之通孔的間距可減少。此可允許例如在第一半導體晶粒320與第二半導體晶粒330之間有較高的晶粒至晶粒互連密度。此外，微凸塊354沿著第三半導體晶粒340之表面可具有均勻尺寸。

圖4A-4B展示示意圖，其例示具有呈天線組態之一懸伸橋接組件的一範例堆疊晶粒半導體封裝體400。圖4A顯示封裝體400之一俯視視圖，而圖4B顯示封裝體400的一橫截面視圖。除非另有提及，封裝體400的組件係類似於封裝體100中的對應組件。

封裝體400可包括封裝體基體410，其具有第一表面412、第二表面414、核心層416、跡線417、通孔418，及焊球419；第一半導體晶粒420，其具有通孔422、主動層424及焊料凸塊425；第二半導體晶粒430，具有通孔432、主動層434及焊料凸塊435；第三半導體晶粒440、第四半導體晶粒445；橋接組件450，具有互連線452、微凸塊454、和矽突邊456、傳導跡線457、458、電容器460、以及天線陣列470。

在封裝體400中，封裝體基體410承裝及支撐半導體晶粒420、430、440、445。半導體晶粒420、430、440、445係透過橋接組件450電氣耦接至彼此、以及電氣耦接至位在封裝體基體410上或連接至封裝體基體410之其他組件。電容器460安駐在橋接組件450上並且耦接至橋接組件450。

封裝體400為具有異質裝置整合之多晶片封裝體(MCP)。半導體晶粒420、430、440、445可安置於封裝體基體410表面412上。第一半導體晶粒420可以是例如一邏輯處理器；第二半導體晶粒430可為例如一射頻積體電路(RFIC)；第三半導體晶粒440可以是例如一平台控制器集線器；且第四半導體晶粒445可為例如一記憶體裝置。

在封裝體400中，半導體晶粒420、430、440、445可各具有凸架456或凹槽，其形成橋接組件450安駐其中之一空腔。橋接組件450可包括含括傳導跡線457、458的一傳導重新分布層，以將半導體晶粒420、430、440、445耦接至彼此、封裝體410、其他組件、或其等之組合。

橋接組件450中之傳導重新分布層可包括例如呈一第一方向的第一傳導跡線457一第一方向，以及呈一第二方向的第二傳導跡線458。第一方向可例如正交於第二方向。傳導跡線457、458可例如安置於矽凸架456中。在一些範例中，傳導跡線457、458可安駐於由一或多個介電層隔離的分開之傳導層中。

第一半導體晶粒420可透過第一傳導跡線457耦接至第二半導體晶粒430，而第三半導體晶粒440可透過第二傳導跡線458耦接至第四半導體晶粒445。電容器460可例如透過橋接組件450耦接至全部四個半導體晶粒420、430、440、445。

天線陣列470可包括用於無線資料通訊之複數個相位天線陣列。天線陣列470可安置於橋接組件450之第二表面上與電容器460相對。舉例而言，天線陣列470可透過一或多個通孔(諸如TSV)或傳導跡線耦接至第二半導體晶粒430之作用表面。在一些範例中，半導體晶粒420、430、440、445係以一屏蔽層(未繪示)覆蓋以防止來自無線資料通訊之射頻干擾。

圖5係為顯示一種製造具有堆疊晶粒之一範例半導體封裝體的方法500之示意圖，該等堆疊晶粒具有一懸伸橋接組件。

首先，在步驟510中，諸如去耦電容器之一被動組件可附接至具一乾膜阻劑層的一載體材料。該乾膜阻劑層之部分可移除以容許該被動組件的附接。

接著，在步驟520中，一模具層可被製作於該被動組件及乾膜阻劑層上方。模具層可例如藉由一射出或壓模程序製造。

隨後，在步驟530中，針對傳導路由形成數個模具開口。該等模具開口可例如藉由一雷射或一機械鑽孔程序形成。在步驟540中，傳導路由、跡線及通孔諸如，舉例而言，可藉由一電鍍及蝕刻程序形成於模具開口中。

在步驟550中，橋接組件路由層可藉由構建模具及傳導跡線來形成。例如，此可藉由電鍍及蝕刻來完成。然後，該橋接組件可例如藉由一蝕刻程序從該載體材料和該乾膜阻劑層脫開。

其次，在步驟560中，橋接組件可附接至半導體晶粒。此可例如藉由焊料凸塊附接法，諸如藉由一回焊程序來完成。

隨後，在步驟570中，該封裝體可藉由附接後續半導體晶粒、以及附接具該橋接組件之該等晶粒至該封裝體基體來組裝。舉例來說，此可以使用焊料凸塊及藉由一回焊程序來完成。

圖6例示一種系統層級圖，其繪示可包括具有上述一懸伸橋接組件及/或方法之一範例堆疊半導體封裝體的一電子裝置(例如系統)之一範例。在一實施例中，系統600包括但不限於一桌上型電腦、膝上型電腦、輕省筆電(netbook)、平板電腦、筆記型電腦、個人數位助理(PDA)、伺服器、工作站、蜂巢式電話、移動運算裝置、智慧型手機、網際網路用具或任何其他類型的運算裝置。在一些實施例中，系統600包括一系統單晶片(SOC)系統。

在一實施例中，處理器610具有一或多個處理器核心612及612N，其中612N表示處理器610內部的第N個處理器核心，其中N為正整數。在一實施例中，系統600包括有含610及605之多個處理器，其中處理器605具有類似或等同於處理器610的邏輯。在一些實施例中，處理核心612包括有，但不限於用以擷取指令之預取邏輯、用以解碼該等指令之解碼邏輯、用以執行指令之執行邏輯以及類似者。於一些實施例中，處理器610具有一快取記憶體616以快取用於系統600之指令及/或資料。快取記憶體616可組織成包括有快取記憶體之一或多層級的一階層式結構。

在一些實施例中，處理器610包括一記憶體控制器614，該記憶體控制器可操作以進行使該處理器610能夠存取且與記憶體630通訊的功能，該記憶體630包括一依電性記憶體632及/或一非依電性記憶體634。在一些實施例中，處理器610與記憶體630及晶片組620耦接。處理器610亦可耦接至一無線天線678以與組配成傳送及/或接收無線信號之任何裝置通訊。於一實施例中，無線天線678之介面係依據，但不限於IEEE 802.11標準及其相關家族，Home Plug AV (HPAV)， 超寬頻(UWB)，藍牙， WiMAX，或任何型式之無線通訊協定操作。

在一些實施例中，依電性記憶體632包括，但不限於同步動態隨機存取記憶體(SDRAM)、動態隨機存取記憶體(DRAM)、RAMBUS動態隨機存取記憶體(RDRAM)、及/或任何其他類型的隨機存取記憶體裝置。非依電性記憶體634包括但不限於快閃記憶體、相變記憶體(PCM)、唯讀記憶體(ROM)、電可抹除可規劃唯讀記憶體(EEPROM)或任何其他類型之非依電性記憶體裝置。

記憶體630儲存要由處理器610執行的信息和指令。在一實施例中，記憶體630在處理器610正在執行指令時亦可儲存暫時變數或其他中間資訊。在所例示的實施例中，晶片組620經由點對點(PtP或P-P)介面617及622與處理器610連接。晶片組620使處理器610能夠連接到系統600中的其他元件。在該範例系統的一些實施例中，介面617及622根據諸如Intel ®快速通道互連(Quick Path Interconnect, QPI)之一PtP通訊協定或類似者來操作。在其他具體例中，可使用不同的互連件。

在一些實施例中，晶片組620可操作來與處理器610、605N、顯示裝置640及其他裝置通訊，包括一匯流排橋接件672、智慧型TV 676、I/O裝置674、非依電性記憶體660、儲存媒體(諸如一或多個大量儲存裝置)662、鍵盤/滑鼠664、網路介面666，及各種形式之消費者電子裝置677(諸如PDA、智慧型手機、平板電腦等)等。在一實施例中，晶片組620透過一介面624與此等裝置耦接。晶片組620亦可耦接至一無線天線678以與任何組配成傳送及/或接收無線信號之裝置通訊。

晶片組620經由介面626連接至顯示裝置640。顯示器640可為，例如，液晶顯示器(LCD)、發光二極體(LED)陣列、有機發光二極體(OLED)陣列或任何其他形式之視覺顯示裝置。在該範例系統的一些實施例中，處理器610與晶片組620係合併至一單一SOC。另外，晶片組620連接至一或多個匯流排650及655，其互連各種系統元件，諸如I/O裝置674、非依電性記憶體660、儲存媒體662、鍵盤/滑鼠664及網路介面666。匯流排650和655可經由一匯流排橋接件672互連在一起。

在一實施例中，大容量儲存裝置662包括，但不限於一固態驅動機、一硬碟驅動機、一通用串列匯流排快閃記憶體驅動機、或任何其他形式之電腦資料儲存媒體。在一實施例中，網路介面666乃藉由任何類型之眾所周知的網路介面標準來實施，包括但不限於一乙太網路介面、一通用串列匯流排(USB)介面、一週邊組件互連(PCI)快捷介面、一無線介面及/或任何其他合適類型的介面。在一實施例中，無線介面根據但不限於IEEE 802.11標準及其相關家族、Home Plug AV(HPAV)、超寬頻帶(UWB)、藍牙、WiMAX或任何形式之無線通訊協定來操作。

雖然圖6所示模組被描繪為系統600內之分開的區塊，由此等區塊中之一些所執行的功能可整合於一單一半導體電路內，或者可使用兩個或兩個以上分開的積體電路來實施。舉例來說，雖然快取記憶體616被描繪為處理器610內的一單獨區塊，但快取記憶體616(或616之選定態樣)可併入至處理器核心612中。

為了更好地例示本文中揭示之方法及設備，在此提供實施例之非限制性清單：

範例1可包括一半導體物件，其包含：一封裝體基體；一第一半導體晶粒，其耦接至該封裝體基體；一第二半導體晶粒，其耦接至該封裝體基體並且鄰近於該第一半導體晶粒；以及於其間的一橋接組件，其耦接該第一半導體晶粒至該第二半導體晶粒。該橋接組件包含：一橋接基體；於其中的一傳導層；以及一被動組件，其耦接至該傳導層。

範例2可包括範例1，其中該橋接組件進一步包含在該橋接基體上之複數個接觸墊，該等複數個接觸墊中之一部分透過該傳導層耦接至該被動組件。

範例3可包括範例1-2中任一者，其中該傳導層進一步包含至少一接地平面與至少一電源平面。

範例4可包括範例1-3中任一者，其中該至少一接地平面與該至少一電源平面係耦接至該被動組件。

範例5可包括範例1-4中任一者，其中該被動組件包含一電容器。

範例6可包括範例1-5中任一者，其中該被動組件係至少部分嵌埋於該橋接基體中。

範例7可包括範例1-6中任一者，其中該被動組件安裝在該橋接基體上於該第一半導體晶粒與該第二半導體晶粒之間。

範例8可包括範例1-7中任一者，其中該橋接組件係耦接至該封裝體基體。

範例9可包括範例1-8中任一者，進一步包含一第三半導體晶粒，該第三半導體晶粒耦接至該第一半導體晶粒、該第二半導體晶粒、及該橋接組件，與該封裝體基體相對。

範例10可包括範例1-9中任一者，其進一步包含：一第一複數個焊球，其耦接該第一半導體晶粒至該第三半導體晶粒；一第二複數個焊球，其耦接該第二半導體晶粒至該第三半導體晶粒；以及一第三複數個焊球，其耦接該橋接組件至該第三半導體晶粒，其中該第三複數個焊球中之一些具有的一直徑小於該等第一及第二複數個焊球中之一些的直徑。

範例11可包括範例1-10中任一者，其中該第一半導體晶粒包含一第一凹部，該第二半導體晶粒包含一第二凹部，且其中該橋接組件從該第一凹部延伸至該第二凹部。

範例12可包括範例1-11中任何一者，其更包含一第三半導體晶粒及一第四半導體晶粒，藉由該橋接組件耦接至該第一半導體晶粒、該第二半導體晶粒、以及該封裝體基體。

範例13可包括範例1-12中任一者，其中該第三半導體晶粒及該第四半導體晶粒係正交於該第一半導體晶粒及該第二半導體晶粒。

範例14可包括範例1-13中任一者，其中該封裝體基體包含耦接至該等第一及第二半導體晶粒之通孔。

範例15可包括一種橋接組件，其包含：一橋接基體；一傳導層，包含於其中的一傳導跡線；一被動組件，耦接至該橋接基體；以及該橋接基體上之第一及第二接觸墊，該等第一及第二接觸墊透過該傳導跡線耦接至該被動組件。

範例16可包括範例15，其中該橋接基體包含一第一表面及一相對之第二表面，其中該被動組件係耦接至該橋接基體之該第一表面，該等第一及第二接觸墊係在該橋接基體之該第一表面上，以及進一步包含複數個傳導結構，耦接至該第二表面，該等第一及第二接觸墊。

範例17可以包括範例15，進一步包含耦接至該傳導跡線之第三及第四接觸墊。

範例18可包括範例15-16中任一者，其中該等第一及第二接觸墊係耦接至呈一第一方向的該傳導跡線，而該等第三及第四接觸墊係耦接至與該第一方向正交之一第二方向的該傳導跡線。

範例19可包括有一種電子裝置，其包含有一半導體封裝體及耦接至該等複數個接觸墊之一天線組件。該半導體封裝體可包括一封裝體基體；一第一半導體晶粒，其耦接至該封裝體基體；一第二半導體晶粒，其耦接至該封裝體基體並且鄰近於該第一半導體晶粒；以及於其間的橋接組件，其耦接該第一半導體晶粒至該第二半導體晶粒。橋接組件可包括一橋接基體；於其中的一傳導跡線；耦接至該傳導跡線的一被動組件；以及該橋接基體上之複數個接觸墊，該等複數個接觸墊透過該傳導跡線耦接至該被動組件。

範例20可包括範例19，其中該半導體封裝體進一步包含一第三半導體晶粒、及一第四半導體晶粒。

範例21可包括範例19-20中任一者，其中該橋接組件進一步包含一第二傳導跡線。

本說明書全篇中，複數示例可實施描述為單一示例的組件、操作或結構。儘管一或多個方法之個別操作係例示且描述為單獨操作，但可並行地執行個別操作中之一或多者，且並不要求以所例示之次序執行操作。範例組態中呈現為單獨組件之結構及功能性可實施為組合式結構或組件。類似地，呈現為單一組件之結構及功能性可實施為單獨組件。此等及其他變化、修改、添加及改良均落入本文標的之範疇內。

儘管本發明標的之綜述參考了具體範例實施例來描述，但在不脫離本發明揭露內容之實施例的更廣範疇之情況下，可對此等實施例作出各種修改及改變。本發明標的之此等實施例在本文中可個別地或共同地以用語「本發明」指述，其僅為了方便而非意欲將本申請案之範疇自願地限縮於任何單一揭示內容或發明概念，如果實際上揭示了超過一個的話。

本文中所例示之實施例被進行足夠詳細的描述，以使熟習此項技術者能夠實踐所揭示之教示。其他實施例可被用及從本文衍生，以使得可在不脫離本揭露內容之範疇下作出結構及邏輯的替代及改變。因此，此詳細說明乙節不得採以限制性意義，且各種實施例之範疇僅由所附申請專利範圍以及此等申請專利範圍有權主張之等效物的完整範圍所界定。

如本文中所使用，用語「或」可採包括性或排他性意義解釋。此外，針對本文中描述為單一實例之資源、操作或結構可提供複數個實例。此外，各種資源、操作、模組、引擎及資料儲存區之間的邊界在某程度上係任意的，並且特定操作係以特定說明性組態之上下文加以例示。功能性之其他分配是設想得到的且可落入本揭露內容之各種實施例的範疇內。一般而言，呈現為範例組態中之單獨資源之結構及功能性可實施為一組合式結構或資源。類似地，呈現為單一資源之結構及功能性可實施為一單獨資源。此等及其他變化、修改、添加及改良落入如由所附申請專利範圍表示的本揭露內容之實施例的範疇內。說明書及圖式係要據此被視為呈例示性意義而非限制性意義。

出於解釋之目的，前述說明係參考具體範例實施例加以描述。然而，以上例示性論述並非意欲為詳盡的，或將可能的範例實施例限縮於所揭示之精確形式。鑒於上述教示，許多修改及變異為可能。該等範例實施例的選擇及敘述係為了最佳地解釋所涉及之原理及其實際應用，以藉此使熟習此項技術者能夠最佳利用具各種修改的各種範例實施例而適合於所考慮的特定用途。

亦應理解，儘管「第一」、「第二」等用語在本文中可用以描述各種元件，但此等元件不應受此等用語限制。此類用語僅係用以區別一元件與另一元件而已。舉例而言，在不脫離本發明範例實施例之範疇的情況下，一第一接點可被命為一第二接點，且類似地，一第二接點可被命為一第一接點。該第一接點及該第二接點二者均為接點，但它們不是同一個接點。

本文範例實施例之描述中所使用的術語僅係為了描述特定範例實施例之目的，且非意欲為限制性的。就範例實施例及所附範例之描述中所使用者，單數形式「一」及「該」亦意欲包括複數形式，除非上下文另有明確指示。亦將理解，本文所使用之用語「及/或」係指涉及涵蓋相關聯的所列項目中之一或多者的任何及所有可能組合。將進一步理解，用語「包含」在本文中使用時，係指明所述特徵、整數、步驟、操作、元件及/或組件之存在，但是不排除一或多個其他特徵、整數、步驟、操作、元件、組件及/或其等之群組之存在或增添。

如本文中所使用，用語「若」可視上下文而解釋為意味「當……時」或「在……之情況下」或「回應於判定」或「回應於偵測到」。類似地，用語「若判定」或「若偵測到[一所陳述條件或事件]」可視上下文而解釋為意味「一旦判定」或「回應於判定」或「一旦偵測到[所陳述條件或事件]」或「回應於偵測到[所陳述條件或事件]」。

100:(半導體)封裝體 110,210,310,410:封裝體基體 112:第一表面、第一側 114:第二表面、第二側 116,216,316,416:核心層 117,217,317,417,:跡線 118,122,132,218,222,232,318,322,332,418,422,432:通孔 119,219,319,419:焊球 120:(第一)半導體晶粒 124,134,142,224,234,242,246,324,334,342,424,434:主動層 125,126,135,136,225,226,235,236,325,335,425,435:焊料凸塊 130:(第二)半導體晶粒 138,238,338:晶粒間隙 140:(第三)半導體晶粒 150:懸伸橋接組件 151:基體 152,252,352,452:互連件 154,156,254,256,354,454:微凸塊 160,260,360,460:電容器 200,300,400:封裝體 212,312,412:第一表面 214,314,414:第二表面 220,320,420:第一半導體晶粒 230,330,430:第二半導體晶粒 240,340,440:第三半導體晶粒 245,445:第四半導體晶粒 250,350,450:橋接組件 260A:第一端子 260B:第二端子 262:陸側通孔 264:焊料互連件 456:矽凸架 457,458:傳導跡線 470:天線陣列 500:製造一範例半導體封裝體的方法 510:方法 520,530,540,550,560,570:步驟 600:系統 605,610:處理器 612:處理器核心 612N:處理器核心N 614,616:快取記憶體 617,622,624,626:介面 620:晶片組 630:記憶體 632:依電性記憶體 634,660:非依電性記憶體 678:無線天線 640:顯示裝置 672:匯流排橋接件 676:智慧型TV 674:I/O裝置 662:儲存媒體 664:鍵盤/滑鼠 666:網路介面 677:消費者電子裝置 650,655:匯流排

圖1A-1B展示示意圖，其例示具有一懸伸橋接組件的一範例堆疊半導體晶粒封裝體。

圖2展示一示意圖，其例示具有用於高頻寬應用之一懸伸橋接組件的一範例堆疊晶粒半導體封裝體。

圖3A-3B展示示意圖，例示具有用於低輪廓組態之一懸伸橋接組件的一範例堆疊半導體晶粒封裝體。

圖4A-4B展示示意圖，其例示具有呈天線組態之一懸伸橋接組件的一範例堆疊半導體晶粒封裝體。

圖5係一示意圖，其展示一種製作具有一懸伸橋接組件之一範例堆疊半導體晶粒封裝體的方法。

圖6依據部分範例實施例，顯示一種可併入一具有一懸伸橋接組件之一範例堆疊半導體晶粒封裝體的系統及方法。

100:(半導體)封裝體

110:封裝體基體

112:第一表面、第一側

114:第二表面、第二側

116:核心層

117:跡線

118,122,132:通孔

119:焊球

120:(第一)半導體晶粒

124,134,142:主動層

125,126,135,136:焊料凸塊

130:(第二)半導體晶粒

140:(第三)半導體晶粒

150:懸伸橋接組件

151:基體

152:互連件

154,156:微凸塊

160:電容器

Claims (11)

1. 一種半導體物件，其包含： 一封裝體基體； 一第一半導體晶粒，其耦接至該封裝體基體； 一第二半導體晶粒，其耦接至該封裝體基體並且鄰近該第一半導體晶粒；以及 於該第一半導體晶粒及該第二半導體晶粒間之一橋接組件，其將該第一半導體晶粒耦接至該第二半導體晶粒，該橋接組件包含： 一橋接基體； 於該橋接基體中之一傳導層；以及 一電容器，其耦接至該傳導層，該電容器實體地位於該第一半導體晶粒及該第二半導體晶粒之間， 其中，該橋接組件係耦接至該封裝體基體。
2. 如請求項1之物件，其中該橋接組件進一步包含在該橋接基體上之複數個接觸墊，該等複數個接觸墊中之一部分透過該傳導層耦接至該電容器。
3. 如請求項1之物件，其中該傳導層進一步包含至少一接地平面及至少一電源平面，且其中該至少一接地平面及該至少一電源平面係耦接至該電容器。
4. 如請求項1之物件，其中該電容器係至少部分地嵌入於該橋接基體中。
5. 如請求項1之物件，其進一步包含一第三半導體晶粒，該第三半導體晶粒耦接至該第一半導體晶粒、該第二半導體晶粒、及該橋接組件，與該封裝體基體相對。
6. 如請求項5之物件，其進一步包含： 第一複數個焊球，其將該第一半導體晶粒耦接至該第三半導體晶粒； 第二複數個焊球，其將該第二半導體晶粒耦接至該第三半導體晶粒；以及 第三個複數個焊球，其將該橋接組件耦接至該第三半導體晶粒，其中該等第三複數個焊球中之一些具有小於該等第一及第二複數個焊球中之一些的直徑之一直徑。
7. 如請求項1之物件，其進一步包含一第三半導體晶粒及一第四半導體晶粒，其藉由該橋接組件耦接至該第一半導體晶粒、該第二半導體晶粒、以及該封裝體基體，其中該第三半導體晶粒及該第四半導體晶粒係正交於該第一半導體晶粒及該第二半導體晶粒。
8. 如請求項1之物件，其中該封裝體基體包含通孔，其耦接至該等第一及第二半導體晶粒。
9. 一種半導體物件，其包含： 一封裝體基體； 一第一半導體晶粒，其耦接至該封裝體基體； 一第二半導體晶粒，其耦接至該封裝體基體並且鄰近該第一半導體晶粒； 於該第一半導體晶粒及該第二半導體晶粒間之一橋接組件，其將該第一半導體晶粒耦接至該第二半導體晶粒，該橋接組件包含： 一橋接基體； 於該橋接基體中之一傳導層；及 一被動組件，其耦接至該傳導層；以及 一第三半導體晶粒，該第三半導體晶粒耦接至該第一半導體晶粒、該第二半導體晶粒、及該橋接組件，與該封裝體基體相對， 其中該第一半導體晶粒包含一第一凹部，該第二半導體晶粒包含一第二凹部，且其中該橋接組件從該第一凹部延伸至該第二凹部。
10. 一種電子裝置，其包含： 一半導體封裝體，其包含： 一封裝體基體； 一第一半導體晶粒，其耦接至該封裝體基體； 一第二半導體晶粒，其耦接至該封裝體基體並且鄰近該第一半導體晶粒； 以及 於該第一半導體晶粒及該第二半導體晶粒間之一橋接組件，其將該第一半導體晶粒耦接至該第二半導體晶粒，該橋接組件包含： 一橋接基體； 於該橋接基體中之一傳導跡線； 一電容器，其耦接至該傳導跡線；以及 在該橋接基體上之第一複數個接觸墊，該等第一複數個接觸墊通過該傳導跡線耦接至該電容器；以及 一天線組件，其耦接至該等第一複數個接觸墊。
11. 如請求項10之電子裝置，其進一步包含耦接至該傳導跡線之第二複數個接觸墊，其中該等第一複數個接觸墊係耦接至呈一第一方向的該傳導跡線，且該等第二複數個接觸墊係耦接至呈與該第一方向正交之一第二方向的該傳導跡線。