[go: up one dir, main page]

TWI885942B - 半導體結構的形成方法 - Google Patents

半導體結構的形成方法 Download PDF

Info

Publication number
TWI885942B
TWI885942B TW113121510A TW113121510A TWI885942B TW I885942 B TWI885942 B TW I885942B TW 113121510 A TW113121510 A TW 113121510A TW 113121510 A TW113121510 A TW 113121510A TW I885942 B TWI885942 B TW I885942B
Authority
TW
Taiwan
Prior art keywords
layer
hard mask
silicon oxynitride
etching
reflection
Prior art date
Application number
TW113121510A
Other languages
English (en)
Other versions
TW202443647A (zh
Inventor
侯思羽
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Priority to TW113121510A priority Critical patent/TWI885942B/zh
Publication of TW202443647A publication Critical patent/TW202443647A/zh
Application granted granted Critical
Publication of TWI885942B publication Critical patent/TWI885942B/zh

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

一種形成半導體結構的方法包括以下步驟。形成硬遮罩層於目標層上。形成第一抗反射層於硬遮罩層上。形成芯軸材料層於第一抗反射層上。形成第二抗反射層於芯軸材料層上。蝕刻第二抗反射層及芯軸材料層以形成複數個芯軸於第一抗反射層上,其中蝕刻殘留物附著這些芯軸的複數個側壁中的至少一者。以溼蝕刻製程移除這些芯軸上的第二抗反射層及蝕刻殘留物。形成複數個間隔物覆蓋這些芯軸的這些側壁。移除這些芯軸。以這些間隔物作為遮罩蝕刻第一抗反射層及硬遮罩層以形成圖案化硬遮罩。以圖案化硬遮罩蝕刻目標層。

Description

半導體結構的形成方法
本揭示內容是關於一種形成半導體結構的方法。
隨著半導體技術的發展,特徵尺寸(critical dimension)越來越小。為了實現優異線寬和間距控制,自對準雙重圖形技術(self-aligned double pattern,SADP)被廣泛應用於3D NAND快閃記憶體等半導體元件的製程中。然而,SADP仍存在一些問題,例如高深寬比的蝕刻有較高的困難度,容易產生蝕刻殘留物,蝕刻輪廓不易控制。因此如何改善自對準雙重圖形技術一直是本領域待解決的問題。
本揭示內容提供一種形成半導體結構的方法,方法包括以下步驟:形成硬遮罩層於目標層上。形成第一抗反射層於硬遮罩層上。形成芯軸材料層於第一抗反射層上,其中芯軸材料層為非晶相碳層。形成第二抗反射層於芯軸材料層上。蝕刻第二抗反射層及芯軸材料層以形成複數個芯軸於第一抗反射層上,其中蝕刻殘留物附著這些芯軸的複數個側壁中的至少一者。以溼蝕刻製程移除這些芯軸上的第二抗反射層及蝕刻殘留物,其中溼蝕刻製程的蝕刻劑包括氫氟酸及無機溶劑。形成複數個間隔物覆蓋這些芯軸的這些側壁。移除這些芯軸。以這些間隔物作為遮罩蝕刻第一抗反射層及硬遮罩層以形成圖案化硬遮罩。以圖案化硬遮罩蝕刻目標層。
在一些實施方式中,第一抗反射層的材料包括氮氧化矽。
在一些實施方式中,第一抗反射層包括第一氮氧化矽層及第二氮氧化矽層,且第二氮氧化矽層位於第一氮氧化矽層上方,並且第二氮氧化矽層的矽含量高於第一氮氧化矽層的矽含量。
在一些實施方式中,硬遮罩層的材料包括非晶相碳。
在一些實施方式中,第二抗反射層的材料包括氮氧化矽。
在一些實施方式中,第一抗反射層包括第一氮氧化矽層及第二氮氧化矽層,第一氮氧化矽層的氧含量高於第二氮氧化矽層的氧含量。
在一些實施方式中,無機溶劑為水。
在一些實施方式中,氫氟酸及無機溶劑的體積比為1:10至1:100。
在一些實施方式中,溼蝕刻製程的蝕刻時間為60秒至100秒。
在一些實施方式中,溼蝕刻製程的溫度為20°C至30°C。
應該理解的是,前述的一般性描述和下列具體說明僅僅是示例性和解釋性的,並旨在提供所要求的本揭示內容的進一步說明。
以下將以圖式揭示內容本揭示內容之複數個實施方式,為明確說明起見,許多實務上的細節將在以下敘述中一併說明。然而,應瞭解到,這些實務上的細節不應用以限制本揭示內容。也就是說,在本揭示內容部分實施方式中,這些實務上的細節是非必要的。此外,為簡化圖式起見,一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。另外,為了便於讀者觀看,圖式中各元件的尺寸並非依實際比例繪示。
應當理解,諸如「下」或「底部」和「上」或「頂部」的相對術語可在本文中用於描述一個元件與另一元件的關係,如圖式中所示。應當理解,相對術語旨在包括除了圖中所示的方位之外的裝置的不同方位。舉例而言,若一附圖中的裝置翻轉,則被描述為在其他元件的「下」側的元件將被定向在其他元件的「上」側。因此,示例性術語「下」可以包括「下」和「上」的取向,取決於附圖的特定取向。類似地,若一個附圖中的裝置翻轉,則被描述為在其它元件「下」或「下方」的元件將被定向為在其它元件「上方」。因此,示例性術語「下」或「下面」可以包括上方和下方的取向。
在本文中,由「一數值至另一數值」表示的範圍,是一種避免在說明書中一一列舉該範圍中的所有數值的概要性表示方式。因此,某一特定數值範圍的記載,涵蓋該數值範圍內的任意數值以及由該數值範圍內的任意數值界定出的較小數值範圍,如同在說明書中明文寫出該任意數值和該較小數值範圍一樣。
雖然下文中利用一系列的操作或步驟來說明在此揭示內容之方法,但是這些操作或步驟所示的順序不應被解釋為本揭示內容的限制。例如,某些操作或步驟可以按不同順序進行及/或與其它步驟同時進行。此外,並非必須執行所有繪示的操作、步驟及/或特徵才能實現本揭示內容的實施方式。此外,在此所述之每一個操作或步驟可以包括數個子步驟或動作。
自對準雙重圖形技術包括硬遮罩(hard mask)層沉積,芯軸(mandrel)材料層沉積,微影曝光以形成圖案化光阻,乾蝕刻將圖案從光阻轉移到芯軸材料層上,形成芯軸,形成間隔物(spacer),去除芯軸之後,將間隔物的圖案轉移到硬遮罩上。如此一來,特徵尺寸(CD)可以達到初始圖案的1/2。然而,目前自對準雙重圖形技術(SADP)仍存在一些問題,例如在高深寬比的位元線製程中,側壁上的蝕刻殘留物容易造成後續形成的位元線彎曲(bit line wiggling),使半導體元件失效。鑑於上述,本揭示內容提供了一種形成半導體結構的方法,方法包括以下步驟:形成硬遮罩層於目標層上。形成第一抗反射層於硬遮罩層上。形成芯軸材料層於第一抗反射層上。形成第二抗反射層於芯軸材料層上。蝕刻第二抗反射層及芯軸材料層以形成複數個芯軸於第一抗反射層上,其中蝕刻殘留物附著這些芯軸的複數個側壁中的至少一者。以溼蝕刻製程移除這些芯軸上的第二抗反射層及蝕刻殘留物。形成複數個間隔物覆蓋這些芯軸的這些側壁。移除這些芯軸。以這些間隔物作為遮罩蝕刻第一抗反射層及硬遮罩層以形成圖案化硬遮罩。以圖案化硬遮罩蝕刻目標層。藉由稀釋的氫氟酸進行溼蝕刻製程,移除芯軸側壁上的蝕刻殘留物,可得到較好的蝕刻輪廓,改善例如位元線結構的彎曲,進而改善半導體元件失效的問題。以下將參照圖式說明本揭示內容形成半導體結構的一些實施方式。
請參見第1圖。半導體結構100的形成方法包括以下步驟。形成目標層140於基板110上。基板110的材料包括半導體材料。半導體材料包括鍺(Ge)、矽鍺(SiGe)、III-V半導體材料或其組合,但不限於此。III-V半導體材料包括砷化鎵(GaAs)、磷化銦(InP)、磷化鎵(GaP)、氮化鎵(GaN)、磷化砷化鎵(GaAsP)、砷化鋁銦(AlInAs)、砷化鋁鎵(AlGaAs)、磷化鎵銦(GaInP)、砷化銦鎵(InGaAs)或其組合,但不限於此。在一些實施方式中,基板110的材料包括矽。在一些實施方式中,基板110內可包括主動區域112。主動區域112內可包括源極/汲極區。可使用離子植入法或熱擴散法對基板110進行摻雜來形成源極/汲極區。在一些實施方式中,可形成隔離區域114於基板110內。隔離區域114也可稱為淺溝槽隔離(shallow trench isolation, STI)。隔離區域114的材料可包括絕緣材料。絕緣材料包括氧化物、氮化物、氮氧化物、碳化物或其組合,但不限於此。在一些實施方式中,可形成介電層120於基板110上方。介電層120覆蓋主動區域112和隔離區域114的頂表面以隔離基板110與後續形成於基板110上方的結構。介電層120的材料可包括絕緣材料。絕緣材料包括氧化物、氮化物、氮氧化物、碳化物或其組合,但不限於此。在一些實施方式中,可形成接觸件130埋入基板110及形成目標層140於基板110上方。接觸件130電性連接主動區域112,並與目標層140直接接觸。需注意的是,上述位於目標層140下方的各個元件種類、位置、尺寸及形狀在圖示中僅為示意並非限制。應理解到,本揭示內容的半導體結構可以應用在積體電路(integrated circuit,IC)或其一部分的部件,半導體結構的一些元件未繪示於圖中,在其他實施方式中,半導體結構可包括額外的元件。在一些實施方式中,目標層140可包括沿方向Z由下往上依序排列的第一導電層1401、第二導電層1402及絕緣層1403。第一導電層1401及第二導電層1402的材料可包括導電材料。導電材料包括金屬、金屬合金、金屬氮化物、金屬矽化物、多晶矽或其組合,但不限於此。在一些實施方式中,第一導電層1401的材料可包括銅、鎢、鋁或其組合。在一些實施方式中,第一導電層1401的材料為鎢。在一些實施方式中,第二導電層1402的材料為多晶矽。絕緣層1403的材料包括絕緣材料。絕緣材料包括氧化物、氮化物、氮氧化物、碳化物或其組合,但不限於此。在一些實施方式中,絕緣層1403包括氮化物。在一些實施方式中,上述的介電層120、接觸件130及目標層140可分別藉由原子層沉積、化學氣相沉積、物理氣相沉積、電子束蒸發和/或其他合適的製程形成。
請繼續參見第1圖。形成硬遮罩層150於目標層140上。硬遮罩層150相對於其下方的目標層140具有蝕刻選擇性。在一些實施方式中,硬遮罩層150的材料可包括碳或其它多孔性的先進圖案膜(advanced patterning film, APF)材料,但不限於此。在一些實施方式中,硬遮罩層150可藉由原子層沉積、化學氣相沉積、物理氣相沉積、電子束蒸發和/或其他合適的製程形成。在一些實施方式中,硬遮罩層150的材料包括非晶相碳(amorphous carbon)。值得注意的是,可選用硬度較高的非晶相碳(例如kodiak carbon)來降低硬遮罩層150受到上方各層重力擠壓造成的形變,同時可降低硬遮罩層150的厚度,即降低蝕刻的深寬比,進而改善例如位元線結構的彎曲問題。
請繼續參見第1圖。形成第一抗反射層160於硬遮罩層150上。第一抗反射層160可為單層或多層。在一些實施方式中,第一抗反射層160的材料可包括用於減少入射光的反射的抗反射塗層(anti-reflective coating, ARC)材料,例如矽化合物、碳化物、鈦或氮化鈦,但不限於此。矽化合物包括非晶矽、氮化矽、氧氮化矽、氧碳化矽或碳化矽,但不限於此。在一些實施方式中,第一抗反射層160可藉由原子層沉積、化學氣相沉積、物理氣相沉積、電子束蒸發和/或其他合適的製程形成。在一些實施方式中,第一抗反射層160的材料包括氮氧化矽。在一些實施方式中,第一抗反射層160包括第一氮氧化矽層160a及第二氮氧化矽層160b,且第二氮氧化矽層160b位於第一氮氧化矽層160a上方,並且第二氮氧化矽層160b的矽含量高於第一氮氧化矽層160a的矽含量。在一些實施方式中,第二氮氧化矽層160b的矽含量為60%。在一些實施方式中,第一氮氧化矽層160a的氧含量高於第二氮氧化矽層160b的氧含量。在一些實施方式中,第一氮氧化矽層160a的氧含量為30%~50%。值得注意的是,第二氮氧化矽層亦是作為後續蝕刻步驟的蝕刻停止層(etch stop layer, ESL),以保護下方的硬遮罩層150。
請繼續參見第1圖。形成芯軸材料層170於第一抗反射層160上。在一些實施方式中,芯軸材料層170的材料可包括碳或其它多孔性的先進圖案膜(APF)材料,但不限於此。在一些實施方式中,芯軸材料層170可藉由原子層沉積、化學氣相沉積、物理氣相沉積、電子束蒸發和/或其他合適的製程形成。在一些實施方式中,芯軸材料層170的材料包括非晶相碳(amorphous carbon)。
請繼續參見第1圖。形成第二抗反射層180於芯軸材料層170上。第二抗反射層180可為單層或多層。在一些實施方式中,第二抗反射層180的材料可包括用於減少入射光的反射的抗反射塗層(ARC)材料,例如矽化合物、碳化物、鈦或氮化鈦,但不限於此。矽化合物包括非晶矽、氮化矽、氧氮化矽、氧碳化矽或碳化矽,但不限於此。在一些實施方式中,第二抗反射層180可藉由原子層沉積、化學氣相沉積、物理氣相沉積、電子束蒸發和/或其他合適的製程形成。在一些實施方式中,第二抗反射層180的材料包括氮氧化矽。在一些實施方式中,第二抗反射層180包括氧含量較高的氮氧化矽層。在一些實施方式中,第二抗反射層180的氧含量為60%~70%。
請參見第2圖。蝕刻第二抗反射層180及芯軸材料層170以形成芯軸170’於第一抗反射層160上,其中蝕刻殘留物附著芯軸170’的側壁。在一些實施方式中,蝕刻第二抗反射層180及芯軸材料層170包括:形成光阻(未示出),以光阻作為遮罩進行乾式蝕刻,移除芯軸材料層170的一部份以形成芯軸170’於第一抗反射層160上,去除光阻。在一些實施方式中,蝕刻第二抗反射層180及芯軸材料層170可藉由乾式蝕刻、濕式蝕刻、反應離子蝕刻和/或其他合適的製程來執行。
請參見第3圖。以溼蝕刻製程移除芯軸170’上的第二抗反射層180及蝕刻殘留物R。在一些實施方式中,蝕刻殘留物R的化學結構包括C=C鍵、C=O鍵或其組合。在前述第2圖的乾式蝕刻製程中,此非等向性蝕刻容易使蝕刻的副產物在側壁沉積形成蝕刻殘留物R。蝕刻的副產物通常是蝕刻氣體(例如氟碳氣體)和光阻(例如樹脂)或待蝕刻材料(例如非晶相碳)等等的含碳物質反應聚合形成的有機聚合物。蝕刻殘留物R的結構為例如包括碳碳雙鍵或碳氧雙鍵的碳氟化物。上述的蝕刻殘留物R會造成後續形成的間隔物歪斜。可藉由溼蝕刻製程移除芯軸170’側壁上的蝕刻殘留物R同時移除芯軸170’上的第二抗反射層180。需注意的是,溼蝕刻製程選用的蝕刻劑需要對芯軸170’(例如非晶相碳)及第一抗反射層160中的第二氮氧化矽層160b(例如矽含量較高的氮氧化矽)不具溶解性,僅對第二抗反射層180(例如氧含量較高的氮氧化矽)及蝕刻殘留物R(例如碳氟化物)具溶解性。在一些實施方式中,溼蝕刻製程的蝕刻劑包括氫氟酸及無機溶劑。無機溶劑為例如水,但不限於此。在一些實施方式中,氫氟酸可以將蝕刻殘留物R結構中的碳碳雙鍵/碳氧雙鍵打開,形成碳碳單鍵/碳氧單鍵並連接羥基(-OH基)。具親水性的羥基可以使蝕刻殘留物R被溶解並清洗去除。在一些實施方式中,氫氟酸及無機溶劑的體積比為1:10至1:100,例如1:10、1:30、1:50、1:70、1:90或1:100。當氫氟酸及無機溶劑的體積比(即氫氟酸的濃度)過低時,可能無法溶解蝕刻殘留物。在一些實施方式中,溼蝕刻製程的蝕刻時間為60秒至100秒,例如60、70、80、90或100秒。當製程的蝕刻時間過短時,可能造成蝕刻不足而有殘留物。在一些實施方式中,溼蝕刻製程的溫度為20°C至30°C,例如20、22、24、26、28或30°C。當製程的溫度過低時,蝕刻的反應速率可能過低或無法發生反應。
請參見第4圖及第5圖。形成間隔物190’覆蓋芯軸170’的側壁。在一些實施方式中,形成間隔物190’於芯軸170’的側壁包括:形成間隔物材料層190覆蓋第一抗反射層160及芯軸170’(如第4圖所示),移除間隔物材料層190的一部份以形成間隔物190’覆蓋芯軸170’的側壁(如第5圖所示)。間隔物材料層190相對於其下方的第一抗反射層160具有蝕刻選擇性。在一些實施方式中,間隔物材料層190的材料可包括絕緣材料。絕緣材料包括氧化物、氮化物、氮氧化物、碳化物或其組合,但不限於此。在一些實施方式中,間隔物材料層190包括二氧化矽。在一些實施方式中,間隔物材料層190可藉由原子層沉積、化學氣相沉積、物理氣相沉積、電子束蒸發和/或其他合適的製程形成。在一些實施方式中,移除間隔物材料層190的一部份可藉由乾式蝕刻、濕式蝕刻、反應離子蝕刻和/或其他合適的製程來執行。
請參見第6圖。移除芯軸170’。請參見第7圖。以間隔物190’作為遮罩蝕刻第一抗反射層160及硬遮罩層150以形成圖案化硬遮罩HM。請參見第8圖。以圖案化硬遮罩HM蝕刻目標層140以形成圖案化目標層140’。在一些實施方式中,上述移除芯軸170’、蝕刻第一抗反射層160及硬遮罩層150、以圖案化硬遮罩HM蝕刻目標層140的步驟可分別藉由乾式蝕刻、濕式蝕刻、反應離子蝕刻和/或其他合適的製程來執行。請參見第9圖,第9圖繪示半導體結構100的俯視示意圖。第9圖中線段A-A’的剖面圖即為上述的第8圖。如第9圖所示,在一些實施方式中,圖案化目標層140’可為沿著方向X等距離間隔排列的位元線結構,位元線結構於基板110上方。位元線結構與接觸件130直接接觸並電性連接主動區域112。在一些實施方式中,可形成字元線結構116於基板110上方。字元線結構116橫跨主動區域112沿著方向Y等距離間隔排列。字元線結構116內可包括閘極結構。第9圖中的各個元件種類、位置、尺寸及形狀在圖示中僅為示意並非限制。
綜合上述,在自對準雙重圖形技術(SADP)製程中,以氫氟酸進行溼蝕刻製程,移除芯軸側壁上的蝕刻殘留物,搭配矽含量較高的氮氧化矽作為抗反射層保護下方的硬遮罩層,可以得到較好的蝕刻輪廓,改善例如位元線結構的彎曲,進而改善半導體元件失效的問題。
儘管已經參考各種實施方式相當詳細地描述了本揭示內容,但是亦可能有其他實施方式。因此,所附申請專利範圍的精神和範圍不應限於此處包括的實施方式的描述。
對於所屬技術領域人員來說,顯而易見的是,在不脫離本揭示內容的範圍或精神的情況下,可以對本揭示內容的結構進行各種修改和變化。鑑於前述內容,本揭示內容意圖涵蓋落入所附權利要求範圍內的本揭示內容的修改和變化。
100:半導體結構 110:基板 112:主動區域 114:隔離區域 116:字元線結構 120:介電層 130:接觸件 140:目標層 1401:第一導電層 1402:第二導電層 1403:絕緣層 140’:圖案化目標層 150:硬遮罩層 160:第一抗反射層 160a:第一氮氧化矽層 160b:第二氮氧化矽層 170:芯軸材料層 170’:芯軸 180:第二抗反射層 190:間隔物材料層 190’:間隔物 HM:圖案化硬遮罩 R:蝕刻殘留物 X:方向 Y:方向 Z:方向
藉由閱讀以下實施方式的詳細描述並參照附圖,可以更全面地理解本揭示內容。 第1圖至第7圖是根據本揭示內容一些實施方式在形成半導體結構過程中的剖面示意圖。 第8圖是根據本揭示內容一些實施方式形成的半導體結構的剖面示意圖。 第9圖是根據本揭示內容一些實施方式形成的半導體結構的俯視示意圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
110:基板
112:主動區域
114:隔離區域
120:介電層
130:接觸件
140:目標層
1401:第一導電層
1402:第二導電層
1403:絕緣層
150:硬遮罩層
160:第一抗反射層
160a:第一氮氧化矽層
160b:第二氮氧化矽層
170:芯軸材料層
180:第二抗反射層
X:方向
Y:方向
Z:方向

Claims (8)

  1. 一種形成半導體結構的方法,包括: 形成一硬遮罩層於一目標層上; 形成一第一抗反射層於該硬遮罩層上,其中該第一抗反射層包括一第一氮氧化矽層及一第二氮氧化矽層,該第一氮氧化矽層的氧含量高於該第二氮氧化矽層的氧含量; 形成一芯軸材料層於該第一抗反射層上,其中該芯軸材料層為一非晶相碳層; 形成一第二抗反射層於該芯軸材料層上; 蝕刻該第二抗反射層及該芯軸材料層以形成複數個芯軸於該第一抗反射層上,其中一蝕刻殘留物附著該些芯軸的複數個側壁中的至少一者; 以一溼蝕刻製程移除該些芯軸上的該第二抗反射層及該蝕刻殘留物,其中該溼蝕刻製程的一蝕刻劑包括氫氟酸及一無機溶劑; 形成複數個間隔物覆蓋該些芯軸的該些側壁; 移除該些芯軸; 以該些間隔物作為遮罩蝕刻該第一抗反射層及該硬遮罩層,以形成一圖案化硬遮罩;以及 以該圖案化硬遮罩蝕刻該目標層。
  2. 如請求項1所述之方法,其中該第二氮氧化矽層位於該第一氮氧化矽層上方,並且該第二氮氧化矽層的矽含量高於該第一氮氧化矽層的矽含量。
  3. 如請求項1所述之方法,其中該硬遮罩層的材料包括非晶相碳。
  4. 如請求項1所述之方法,其中該第二抗反射層的材料包括氮氧化矽。
  5. 如請求項1所述之方法,其中該無機溶劑為水。
  6. 如請求項1所述之方法,其中該氫氟酸及該無機溶劑的體積比為1:10至1:100。
  7. 如請求項1所述之方法,其中該溼蝕刻製程的蝕刻時間為60秒至100秒。
  8. 如請求項1所述之方法,其中該溼蝕刻製程的溫度為20°C至30°C。
TW113121510A 2023-04-24 2023-04-24 半導體結構的形成方法 TWI885942B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW113121510A TWI885942B (zh) 2023-04-24 2023-04-24 半導體結構的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW113121510A TWI885942B (zh) 2023-04-24 2023-04-24 半導體結構的形成方法

Publications (2)

Publication Number Publication Date
TW202443647A TW202443647A (zh) 2024-11-01
TWI885942B true TWI885942B (zh) 2025-06-01

Family

ID=94377826

Family Applications (1)

Application Number Title Priority Date Filing Date
TW113121510A TWI885942B (zh) 2023-04-24 2023-04-24 半導體結構的形成方法

Country Status (1)

Country Link
TW (1) TWI885942B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201129882A (en) * 2009-08-20 2011-09-01 Varian Semiconductor Equipment Method and system for patterning a substrate
TWI675797B (zh) * 2013-11-07 2019-11-01 美商諾發系統有限公司 用於進階圖案化之軟著陸奈米層
TWI698039B (zh) * 2017-06-22 2020-07-01 日商東京威力科創股份有限公司 形成圖案之方法
TWI766949B (zh) * 2018-02-22 2022-06-11 美商英特爾股份有限公司 先進微影及自聚合裝置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201129882A (en) * 2009-08-20 2011-09-01 Varian Semiconductor Equipment Method and system for patterning a substrate
TWI675797B (zh) * 2013-11-07 2019-11-01 美商諾發系統有限公司 用於進階圖案化之軟著陸奈米層
TWI698039B (zh) * 2017-06-22 2020-07-01 日商東京威力科創股份有限公司 形成圖案之方法
TWI766949B (zh) * 2018-02-22 2022-06-11 美商英特爾股份有限公司 先進微影及自聚合裝置

Also Published As

Publication number Publication date
TW202443647A (zh) 2024-11-01

Similar Documents

Publication Publication Date Title
KR100480610B1 (ko) 실리콘 산화막을 이용한 미세 패턴 형성방법
TW201543564A (zh) 半導體製程
US6171942B1 (en) Methods of forming electrically conductive lines in integrated circuit memories using self-aligned silicide blocking layers
US11189492B2 (en) Semiconductor structure and fabrication method thereof
TWI885942B (zh) 半導體結構的形成方法
TWI847663B (zh) 半導體結構的形成方法
TWI914245B (zh) 半導體結構的形成方法
CN100407419C (zh) 高深宽比开口及其制作方法
TW202534755A (zh) 半導體結構的形成方法
US20080102643A1 (en) Patterning method
CN113113303B (zh) 半导体结构的制造方法
CN112542376B (zh) 半导体结构及其形成方法
CN112885774B (zh) 高深宽比接触孔的形成方法
TWI855616B (zh) 半導體結構的形成方法
KR100681267B1 (ko) 반도체 장치의 제조에서 콘택 형성 방법
TWI892805B (zh) 半導體結構的形成方法
CN1953142A (zh) 制作开口与接触孔的方法
TWI864721B (zh) 半導體結構及其形成方法
US11869772B2 (en) Method for silicidation of semiconductor device, and corresponding semiconductor device
KR100620458B1 (ko) 질화 붕소막이 노출되어 있는 기판의 세정 방법 및 이를이용한 콘택홀 형성 방법 및 스페이서 형성 방법
KR20050068363A (ko) 하드 마스크를 이용한 미세 패턴 형성 방법
KR100490299B1 (ko) 플래시 메모리 소자의 제조 방법
US20080124914A1 (en) Method of fabricating flash memory device
JP2006041364A (ja) 配線の形成方法及び、電子デバイスの製造方法
KR100976684B1 (ko) 반도체 메모리 소자의 콘택홀 형성 방법