[go: up one dir, main page]

TWI885479B - 刷新快閃記憶體裝置的方法與系統 - Google Patents

刷新快閃記憶體裝置的方法與系統 Download PDF

Info

Publication number
TWI885479B
TWI885479B TW112134400A TW112134400A TWI885479B TW I885479 B TWI885479 B TW I885479B TW 112134400 A TW112134400 A TW 112134400A TW 112134400 A TW112134400 A TW 112134400A TW I885479 B TWI885479 B TW I885479B
Authority
TW
Taiwan
Prior art keywords
flash memory
main control
control unit
host
memory units
Prior art date
Application number
TW112134400A
Other languages
English (en)
Other versions
TW202512191A (zh
Inventor
劉丁強
賴忠毅
Original Assignee
宜鼎國際股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 宜鼎國際股份有限公司 filed Critical 宜鼎國際股份有限公司
Priority to TW112134400A priority Critical patent/TWI885479B/zh
Priority to US18/517,629 priority patent/US20250087280A1/en
Publication of TW202512191A publication Critical patent/TW202512191A/zh
Application granted granted Critical
Publication of TWI885479B publication Critical patent/TWI885479B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data

Landscapes

  • Read Only Memory (AREA)
  • Dram (AREA)

Abstract

一種刷新快閃記憶體裝置的方法與系統。刷新快閃記憶體裝置的系統主要包括主機、以及設置於快閃記憶體裝置中的主控制單元與複數個快閃記憶體單元。刷新快閃記憶體裝置的方法包括以下步驟：從主控制單元提供關於複數個快閃記憶體單元之效能值至主機；當效能值低於預設值時，從主機提供刷新指令至主控制單元；以及由主控制單元控制複數個快閃記憶體單元停止目前的操作，並且執行該複數個快閃記憶體單元之一刷新操作。

Description

刷新快閃記憶體裝置的方法與系統
本發明是關於一種刷新快閃記憶體裝置的方法與系統，特別是關於一種可以提升記憶體裝置效能的刷新快閃記憶體裝置的方法與系統。
快閃記憶體(flash memory)於寫入或讀取資料時需耗用電力，但資料一旦寫入後，即使移除電源，所儲存的資料仍可保留一段時間而不會消失。此外，快閃記憶體具有體積小、容量大、讀寫速度快、安静省電、耐震及防潮等眾多優點，因此被普遍應用於嵌入式系統、可攜式資訊產品及消費性電子產品上。
然而，快閃記憶體雖然方便且具有諸多優點，但仍存在部分限制與缺陷，包括有讀取干擾(read disturb)、寫入干擾(write disturb)、資料保存期(data retention)與記憶耗損(wear-out)等。
CN105843550B即為一種用於減少讀取干擾錯誤 的技術。TWI756297B揭露一種當儲存區域發生讀取錯誤時，執行重新讀取的技術。CN109949850A揭露一種技術，藉由使用重讀表，其儲存事先定義之各種錯誤型態所對應的電壓值，當發生資料存取錯誤時，可以依序測試重試表中的每一組電壓值，直到測試到與當前錯誤型態所對應的電壓值為止，並且依據此組電壓值所對應的錯誤型態，以進行對應的調整存取動作。TW201818414A利用溫度感測器偵測溫度，並根據溫度及抹寫循環之次數計算資料保存之安全期間，而於該安全期間內對各記憶區塊之資料進行抹除及重新寫入之動作，藉由刷新各記憶區塊之育料保存期，以延長快閃記憶體之資料保存時間，防止資料因超過資料保存期、讀取干擾或記憶耗損而產生錯誤。
然而，上述技術依然無法全面性的即時改善快閃記憶體的限制與缺陷。例如，快閃記憶體可能在沒有上電的狀態下，持續會有資料保存期的問題，造成資料因存放過久而出現錯誤。
因此，如何克服上述先前技術所無法解決的問題，並且同時改善快閃記憶體的整體效能，實為業界亟待解決的課題。
有鑑於上述問題，本發明之一目的在於提出一種一種刷新快閃記憶體裝置的方法與系統，可以藉由在主機端 下達刷新指令，強制執行刷新快閃記憶體裝置的操作，以將所有有效的資料區塊進行刷新。
本發明之另一目的在於提出一種刷新快閃記憶體裝置的方法與系統，當快閃記憶體裝置的效能值低於預設值時，由主機端直接下達刷新指令，強制執行刷新快閃記憶體裝置的操作，以將所有有效的資料區塊進行刷新。
為達成本發明之上述目的，本發明提供一種刷新快閃記憶體裝置的方法，其中快閃記憶體裝置包括主控制單元、以及複數個快閃記憶體單元，且該方法包括以下步驟：從主控制單元提供關於複數個快閃記憶體單元之效能值至主機；當效能值低於預設值時，從主機提供刷新指令至主控制單元；以及由主控制單元控制複數個快閃記憶體單元停止目前操作，並且對複數個快閃記憶體單元執行刷新操作。
為達成本發明之上述目的，本發明又提供一種刷新快閃記憶體裝置的方法，其中快閃記憶體裝置包括主控制單元、以及複數個快閃記憶體單元，且該方法包括以下步驟：從主機提供刷新指令至主控制單元；以及使主控制單元停止複數個快閃記憶體單元之目前操作，並且執行複數個快閃記憶體單元之刷新操作。
為達成本發明之上述目的，本發明更提供一種刷新快閃記憶體裝置的系統，包括主機、主控制單元以及複數個快閃記憶體單元。主控制單元設置於快閃記憶體裝置中， 且與主機連接。複數個快閃記憶體單元設置於快閃記憶體裝置中，且與主控制單元連接。主機被配置以提供刷新指令至主控制單元，使得主控制單元控制複數個快閃記憶體單元停止目前操作，並且執行複數個快閃記憶體單元之刷新操作。
綜言之，本發明之刷新快閃記憶體裝置的方法與系統可以藉由主機端直接下達刷新指令，強制執行刷新快閃記憶體裝置的操作，以將所有有效的資料區塊進行刷新。當執行刷新完成後，不但可以百分之百改善快閃記憶體裝置的效率，更可以改善資料保存的能力。
本發明進一步的說明與優點可參閱後續的圖式與實施例，以更清楚地理解本發明的技術方案。
10:刷新快閃記憶體裝置的系統
100:主機
200:快閃記憶體裝置
210:介面單元
220:主控制單元
221:處理單元
222:控制邏輯單元
223:緩衝管理單元
230:快閃記憶體單元
240:效能評估單元
S201-S209:步驟
本發明的上述目的及優點在參閱以下詳細說明及附隨圖式之後對那些所屬技術領域中具有通常知識者將變得更容易理解。
〔圖1〕為本發明的具體實施例之刷新快閃記憶體裝置的系統之方塊圖。
〔圖2〕為本發明的具體實施例之刷新快閃記憶體裝置的方法之流程圖。
請參酌本揭示的附圖來閱讀下面的詳細說明，其中本發明的附圖是以舉例說明的方式，來介紹本發明各種不 同的實施例，並供瞭解如何實現本發明。本發明實施例提供了充足的內容，以供本領域的技術人員來實施本發明所揭示的實施例，或實施依本發明所揭示的內容所衍生的實施例。須注意的是，該些實施例彼此間並不互斥，且部分實施例可與其他一個或多個實施例作適當結合，以形成新的實施例，亦即本發明的實施並不局限於以下所揭示的實施例。此外為了簡潔明瞭舉例說明，在各實施例中並不會過度揭示相關的細節，即使揭示了具體的細節也僅舉例說明以使讀者明瞭，在各實施例中的相關具體細節也並非用來限制本案的揭示。
請參閱圖1與圖2，其分別為本發明的具體實施例之刷新快閃記憶體裝置的系統之方塊圖以及刷新快閃記憶體裝置的方法之流程圖。在圖1中，本發明的具體實施例之刷新快閃記憶體裝置的系統10適用於圖2所示之刷新快閃記憶體裝置的方法。
在圖1中，刷新快閃記憶體裝置的系統10包括主機100以及快閃記憶體裝置200。在一具體實施例中，主機100是任何可以下達刷新指令的裝置，例如，具有Windows或Linux等作業系統的個人電腦或是具有微控制器(MCU)之裝置。在一具體實施例中，主機100與快閃記憶體裝置200之間的通訊符合非揮發性記憶體通訊協定(NVMe)、序列先進技術附接(SATA)、或積體匯流排電路(I2C)之規範，或是由通用型輸入輸出(GPIO)所觸發。
在圖1中，快閃記憶體裝置200包括介面單元210、主控制單元220以及複數個快閃記憶體單元230。介面單元210可接收來自主機100的刷新指令，並將符合非揮發性記憶體通訊協定(NVMe)、序列先進技術附接(SATA)、積體匯流排電路(I2C)或通用型輸入輸出(GPIO)之規範的刷新指令傳送至主控制單元220。在接到刷新指令後，主控制單元220控制複數個快閃記憶體單元230停止目前操作，並且執行複數個快閃記憶體單元230之刷新操作。
在一具體實施例中，主控制單元220包括處理單元221、控制邏輯單元222以及緩衝管理單元223。處理單元221被配置以透過介面單元210而與該主機100通訊。控制邏輯單元222係連接於處理單元221與複數個快閃記憶體單元230之間，並且被配置以受控於處理單元221，進而控制複數個快閃記憶體單元230的刷新操作。緩衝管理單元223連接於控制邏輯單元222與處理單元221之間，並且被配置以於刷新操作時，儲存原本儲存於該複數個快閃記憶體單元230中的資料。
在一具體實施例中，快閃記憶體裝置200更包括效能評估單元240，其與主控制單元220相連接並且被配置以根據複數個快閃記憶體單元230之效能，提供效能值予主控制單元220。主控制單元220判斷該效能值低於預設值時，即控制複數個快閃記憶體單元230停止目前操作，並且對複數個快 閃記憶體單元230執行刷新操作。在另一具體實施例中，主控制單元220亦可以因應主機100之要求，傳送效能值至主機100。再從主機100端傳送刷新指令至主控制單元220。在接到刷新指令後，主控制單元220控制複數個快閃記憶體單元230停止目前操作，並且執行複數個快閃記憶體單元230之刷新操作。
在圖2中，刷新快閃記憶體裝置的方法包括以下步驟。首先，在步驟S201中，主機100傳送取得效能值之要求至快閃記憶體裝置200。在一具體實施例中，該要求符合非揮發性記憶體通訊協定(NVMe)、序列先進技術附接(SATA)、積體匯流排電路(I2C)或通用型輸入輸出(GPIO)之規範。
在接收到取得效能值之要求之後，在步驟S202中，快閃記憶體裝置200中的主控制單元220回覆關於複數個快閃記憶體單元230之效能值至主機100。在一具體實施例中，複數個快閃記憶體單元230之效能值可以是以任何方式偵測效能所得到的數值。例如，在一具體實施例中，效能值可以由效能評估單元240根據複數個快閃記憶體單元230之效能，而提供予主控制單元220。
接著，在步驟S203中，主機100判斷效能值是否低於預設值。在一具體實施例中，主機100可以藉由韌體、軟體或硬體的實現來判斷效能值是否低於預設值。如果效能值是低於預設值，在步驟S204中，從主機100傳送刷新指令至快 閃記憶體裝置200中的主控制單元220。在一具體實施例中，刷新指令符合非揮發性記憶體通訊協定(NVMe)、序列先進技術附接(SATA)、積體匯流排電路(I2C)或通用型輸入輸出(GPIO)之規範。如果效能值並未低於預設值，則回到步驟S201。在一實施例中，可從主機100傳送關於複數個快閃記憶體單元230之該效能值之一需求至主控制單元220。
快閃記憶體裝置200中的主控制單元220接收到刷新指令後，在步驟S205中，主控制單元220控制複數個快閃記憶體單元230停止目前操作，並且執行複數個快閃記憶體單元230之刷新操作。在一具體實施例中，於刷新操作時，先將儲存於複數個快閃記憶體單元230之至少一者的資料複製到緩衝管理單元223中，再將複數個快閃記憶體單元230之該至少一者的資料進行抹除，之後再從緩衝管理單元223把複製之資料重新寫入該至少一快閃記憶體單元230中。
在步驟S206中，主控制單元220判斷複數個快閃記憶體單元230是否全部刷新。如果複數個快閃記憶體單元230已經全部刷新，在步驟S207中，主控制單元220設定複數個快閃記憶體單元230為全部刷新狀態。如果複數個快閃記憶體單元230尚未全部刷新，則回到步驟S205，持續進行刷新操作。
無論步驟S205是否已經執行，隨時可以執行步驟S208，主機100傳送取得刷新狀態之要求，並且在步驟S209中，判斷主機100是否已經取得全部刷新狀態。如果主機100 尚未取得全部刷新狀態，重回步驟S208；如果主機100已經取得全部刷新狀態，回到步驟S201。
然而，在另一具體實施例中，刷新快閃記憶體裝置的方法可以由使用者直接執行步驟S204開始。亦即，不論複數個快閃記憶體單元230之效能如何，使用者直接透過主機100上方之介面(未示)，從主機100提供刷新指令至快閃記憶體裝置200中的主控制單元220，強制執行步驟S205，使得主控制單元220控制複數個快閃記憶體單元230停止目前操作，並且執行複數個快閃記憶體單元230之刷新操作。此實施例的優點在於，由使用者利用複數個快閃記憶體單元230之操作負擔較輕、甚至是閒置的時候，自己決定啟動刷新快閃記憶體裝置200的時機，不但可以加快刷新快閃記憶體裝置200的效率，刷新完後一樣可以改善快閃記憶體裝置200的性能。
由以上討論可知，本發明之刷新快閃記憶體裝置的方法與系統，藉由主機端直接下達刷新指令，強制執行刷新快閃記憶體裝置的操作，以將所有有效的資料區塊進行刷新。當執行刷新完成後，不但可以百分之百改善快閃記憶體裝置的效率，更可以改善資料保存的能力。
本發明雖以上述數個實施方式或實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
S201~S209:步驟

Claims (10)

  1. 一種刷新一快閃記憶體裝置的方法，其中該快閃記憶體裝置包括一主控制單元、以及複數個快閃記憶體單元，且該方法包括以下步驟：透過一主機從該主控制單元接收關於該複數個快閃記憶體單元之一效能值；當該主機判斷該效能值低於一預設值時，從該主機提供一刷新指令至該主控制單元；以及由該主控制單元控制該複數個快閃記憶體單元停止一目前操作，並且強制執行該複數個快閃記憶體單元之一刷新操作，以將該快閃記憶體裝置的所有有效的資料區塊進行刷新。
  2. 如請求項1所述的方法，在該主控制單元提供該效能值之前，該方法更包括以下步驟：從該主機傳送關於該複數個快閃記憶體單元之該效能值之一需求至該主控制單元。
  3. 如請求項1所述的方法，其中在該主控制單元執行該刷新操作之後，該方法更包括以下步驟：從該主控制單元傳送一刷新狀態至該主機，以顯示該複數個快閃記憶體單元是否已全部刷新。
  4. 如請求項1所述的方法，其中該刷新指令符合非揮發性記憶體通訊協定(NVMe)、序列先進技術附接 (SATA)、積體匯流排電路(I2C)或通用型輸入輸出(GPIO)之規範。
  5. 一種刷新一快閃記憶體裝置的方法，其中該快閃記憶體裝置包括一主控制單元、以及複數個快閃記憶體單元，且該方法包括以下步驟：從一主機提供一刷新指令至該主控制單元；以及使該主控制單元停止該複數個快閃記憶體單元之一目前操作，並且執行該複數個快閃記憶體單元之一刷新操作。
  6. 如請求項5所述的方法，其中在該主控制單元執行該刷新操作之後，該方法更包括以下步驟：從該主控制單元傳送一刷新狀態至該主機，以顯示該複數個快閃記憶體單元是否已全部刷新。
  7. 如請求項5所述的方法，其中該刷新指令符合非揮發性記憶體通訊協定(NVMe)、序列先進技術附接(SATA)、積體匯流排電路(I2C)或通用型輸入輸出(GPIO)之規範。
  8. 一種刷新一快閃記憶體裝置的系統，包括：一主機；一主控制單元，設置於該快閃記憶體裝置中，且與該主機連接；以及複數個快閃記憶體單元，設置於該快閃記憶體裝置中，且與該主控制單元連接， 其中該主機被配置以提供一刷新指令至該主控制單元，使得該主控制單元控制該複數個快閃記憶體單元停止一目前操作，並且執行該複數個快閃記憶體單元之一刷新操作。
  9. 如請求項8所述的系統，其中：該主機包括一介面，俾使一使用者直接透過該介面，從主機提供另一刷新指令至該主控制單元以執行該複數個快閃記憶體單元之另一刷新操作；該主控制單元包括：一處理單元，被配置以透過一介面單元與該主機通訊；一控制邏輯單元，連接於該處理單元與該複數個快閃記憶體單元之間，並且被配置以受控於該處理單元，進而控制該複數個快閃記憶體單元的該刷新操作；以及一緩衝管理單元，連接於該控制邏輯單元與該處理單元之間，並且被配置以於該刷新操作時，儲存原本儲存於該複數個快閃記憶體單元中的資料，其中當該主機提供該刷新指令至該主控制單元時，使得該主控制單元強制執行該刷新操作，且將該快閃記憶體裝置的所有有效的資料區塊進行刷新。
  10. 如請求項8所述的系統，其中該刷新指令符合非揮發性記憶體通訊協定(NVMe)、序列先進技術附接(SATA)、積體匯流排電路(I2C)或通用型輸入輸出(GPIO)之規範。
TW112134400A 2023-09-08 2023-09-08 刷新快閃記憶體裝置的方法與系統 TWI885479B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW112134400A TWI885479B (zh) 2023-09-08 2023-09-08 刷新快閃記憶體裝置的方法與系統
US18/517,629 US20250087280A1 (en) 2023-09-08 2023-11-22 Method and system for refreshing flash memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW112134400A TWI885479B (zh) 2023-09-08 2023-09-08 刷新快閃記憶體裝置的方法與系統

Publications (2)

Publication Number Publication Date
TW202512191A TW202512191A (zh) 2025-03-16
TWI885479B true TWI885479B (zh) 2025-06-01

Family

ID=94873086

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112134400A TWI885479B (zh) 2023-09-08 2023-09-08 刷新快閃記憶體裝置的方法與系統

Country Status (2)

Country Link
US (1) US20250087280A1 (zh)
TW (1) TWI885479B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11200939B1 (en) * 2020-07-06 2021-12-14 Micron Technology, Inc. Memory with per die temperature-compensated refresh control
US20230039381A1 (en) * 2021-08-04 2023-02-09 Micron Technology, Inc. Triggering a refresh for non-volatile memory
TW202324112A (zh) * 2021-12-09 2023-06-16 韓商愛思開海力士有限公司 用以動態管理儲存裝置中的主機讀取運作及讀取刷新運作的方法、儲存裝置及其記錄媒體

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11200939B1 (en) * 2020-07-06 2021-12-14 Micron Technology, Inc. Memory with per die temperature-compensated refresh control
US20230039381A1 (en) * 2021-08-04 2023-02-09 Micron Technology, Inc. Triggering a refresh for non-volatile memory
TW202324112A (zh) * 2021-12-09 2023-06-16 韓商愛思開海力士有限公司 用以動態管理儲存裝置中的主機讀取運作及讀取刷新運作的方法、儲存裝置及其記錄媒體

Also Published As

Publication number Publication date
TW202512191A (zh) 2025-03-16
US20250087280A1 (en) 2025-03-13

Similar Documents

Publication Publication Date Title
US8489805B2 (en) Memory devices operated within a communication protocol standard timeout requirement
TWI473099B (zh) 記憶體儲存裝置、記憶體控制器與控制方法
JP2021125248A (ja) コントローラ、コントローラの動作方法及びそれを含む保存装置
CN112951298A (zh) 降低稳定阈值电压（vt）读取干扰降级的系统方法
US11487638B2 (en) Computer program product and method and apparatus for controlling access to flash memory card
JP2020191055A (ja) 瞬断からの回復処理方法及び装置、並びにコンピュータ読み取り可能な記憶媒体
US9836312B2 (en) Storage control device, storage device, and storage control method thereof
KR102695482B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
US11662944B2 (en) Method and apparatus for performing resuming management
TWI494944B (zh) 記憶體模組偵測方法、記憶體控制電路單元及儲存裝置
TWI885479B (zh) 刷新快閃記憶體裝置的方法與系統
US20250181269A1 (en) Memory system including multiple cores and method of operating the memory system
CN103186470B (zh) 存储器储存装置及其存储器控制器与数据写入方法
CN109729730B (zh) 写入信息的方法和装置
CN103198861A (zh) 存储器储存装置、存储器控制器与控制方法
US11822793B2 (en) Complete and fast protection against CID conflict
CN113535616B (zh) 计算机可读取存储介质、控制闪存装置存取的方法及装置
CN119601055A (zh) 刷新快闪存储器装置的方法与系统
KR20230034535A (ko) 플래시 메모리 저장장치의 동작방법
TWI569129B (zh) 系統暫停方法、系統回復方法及應用其之電腦系統
US20250284404A1 (en) Memory system and control method thereof, and electronic apparatus
TWI908891B (zh) 固態硬碟、用於執行一記憶體之操作之方法、記憶體設備、運算系統及機器可讀取儲存器
TWI880697B (zh) 輸出入命令的執行控制方法及電腦程式產品及裝置
TWI820473B (zh) 瞬間斷電回復處理方法及裝置以及電腦程式產品
US20260037183A1 (en) Memory controllers, memory systems and control methods thereof, memory mediums, and program products