[go: up one dir, main page]

TWI885361B - 用於半導體裝置之背側接觸件 - Google Patents

用於半導體裝置之背側接觸件 Download PDF

Info

Publication number
TWI885361B
TWI885361B TW112115936A TW112115936A TWI885361B TW I885361 B TWI885361 B TW I885361B TW 112115936 A TW112115936 A TW 112115936A TW 112115936 A TW112115936 A TW 112115936A TW I885361 B TWI885361 B TW I885361B
Authority
TW
Taiwan
Prior art keywords
layer
source
drain region
transistors
back side
Prior art date
Application number
TW112115936A
Other languages
English (en)
Other versions
TW202425271A (zh
Inventor
瑞龍 謝
康宗盛
丹尼爾 席米得
亞歷山大 雷茲查克
Original Assignee
美商萬國商業機器公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商萬國商業機器公司 filed Critical 美商萬國商業機器公司
Publication of TW202425271A publication Critical patent/TW202425271A/zh
Application granted granted Critical
Publication of TWI885361B publication Critical patent/TWI885361B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/43—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 1D charge carrier gas channels, e.g. quantum wire FETs or transistors having 1D quantum-confined channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/014—Manufacture or treatment of FETs having zero-dimensional [0D] or one-dimensional [1D] channels, e.g. quantum wire FETs, single-electron transistors [SET] or Coulomb blockade transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/019—Manufacture or treatment of FETs having stacked nanowire, nanosheet or nanoribbon channels
    • H10D30/0198—Manufacture or treatment of FETs having stacked nanowire, nanosheet or nanoribbon channels forming source or drain electrodes wherein semiconductor bodies are replaced by dielectric layers and the source or drain electrodes extend through the dielectric layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6735—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes having gates fully surrounding the channels, e.g. gate-all-around
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H10D62/119—Nanowire, nanosheet or nanotube semiconductor bodies
    • H10D62/121—Nanowire, nanosheet or nanotube semiconductor bodies oriented parallel to substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10W20/0696—
    • H10W20/42—
    • H10W20/435—
    • H10W20/481—
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • H10D62/364—Substrate regions of field-effect devices of FETs of IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0149—Manufacturing their interconnections or electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H10W20/069—
    • H10W20/427—

Landscapes

  • Physics & Mathematics (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本發明描述環繞源極/汲極區之背側接觸件，其為場效電晶體與金屬化層之間的電連接提供增大的接觸面積。形成於一裝置層內之空腔暴露選定源極/汲極區之側壁。該等背側接觸件在此類空腔內延伸且鄰接該等選定源極/汲極區之側壁表面及底部表面。

Description

用於半導體裝置之背側接觸件
本發明大體上係關於電、電子及電腦技術，且更特別地，係關於具有背側接觸件之FET架構及用於形成此等背側接觸件之方法。
隨著各種積體電路組件之尺寸縮小，諸如場效電晶體(FET)之電晶體在效能及電力消耗方面經歷顯著改良。此等改良可很大程度上歸因於其中所使用之組件之尺寸的減小，其大體轉化成減小之電容、電阻及來自電晶體之增大的產出率電流。金屬氧化物半導體場效電晶體(MOSFET)較適用於高密度積體電路。當MOSFET及其他裝置之大小減小時，裝置之源極/汲極區、通道區及閘極電極的尺寸亦減小。
FinFET、奈米片及豎直傳輸FET已在開發中以供可能用於緊密間距應用中。奈米片FET包括多個通道層，各通道層由包括導電閘極材料層及閘極介電層之閘極堆疊分隔開。閘極堆疊環繞通道層之所有側，藉此形成全環繞閘極(GAA)結構。奈米片通道層之末端上之磊晶區形成奈米片FET之源極/汲極區。
前側接觸件及背側接觸件之使用可促進積體電路之製造及效能。藉由在晶片之兩側上提供接觸件，接觸間距可大於僅一側(例如，前側)包括FET之所有接觸件之情況。背側電力軌可電連接至背側源極/汲 極接觸件。
根據本發明之一個態樣的單石半導體結構包括裝置層，該裝置層具有前側及背側、層間介電層及場效電晶體。場效電晶體包括通道區及在層間介電層內且自該通道區側向延伸之第一及第二源極/汲極區。裝置層之前側上方的後段製程層電連接至場效電晶體。具有比第一源極/汲極區之底部表面更大的寬度之背側接觸件自裝置層之背側延伸。背側接觸件電連接至第一源極/汲極區且接觸第一源極/汲極區之第一及第二側壁表面。
一種第二單石半導體結構包括裝置層，該裝置層包括前側及背側。裝置層包括：nFET區，其包括nFET電晶體；pFET區，其包括pFET電晶體；及層間介電層。nFET電晶體及pFET電晶體安置於層間介電層內。裝置層之前側上方之後段製程層電連接至nFET電晶體及pFET電晶體中之一或多者。一或多個背側接觸件自裝置層之背側延伸。一或多個背側接觸件中之各者分別電連接至nFET電晶體及pFET電晶體中之一者的第一源極/汲極區。一或多個背側接觸件中之各者具有比第一源極/汲極區之底部表面更大的寬度且接觸第一源極/汲極區之第一及第二側壁表面。
一種製造包括一背側接觸件之半導體結構之方法包括：在一基板內形成一犧牲預留位置；在該基板上方形成具有一前側及一背側之一裝置層，該裝置層包括一層間介電層、一半導體通道區及在該層間介電層內且自該通道區側向延伸之第一源極/汲極區及第二源極/汲極區。該第一源極/汲極區及該層間介電層之鄰接該第一源極/汲極區之部分形成於該犧牲預留位置正上方。該方法進一步包括：在該裝置層之該前側上方形成 一後段製程互連層；移除該犧牲預留位置，藉此暴露該第一源極/汲極區之一底部表面及該層間介電層之鄰接該第一源極/汲極區之該等部分；在該層間介電層中形成凹槽，藉此暴露該第一源極/汲極區之一第一側壁及一第二側壁；及在該第一源極/汲極區之該底部表面、該第一側壁及該第二側壁上方形成一背側接觸件，且自該裝置層之該背側延伸。
如本文中所揭示之技術及結構可提供實質性有益技術效應。僅藉助於實例且非限制性地，一或多個實施例可提供以下優勢中之一或多者：￭製造靈活性；￭背側電力輸送網路技術之益處；￭增加之背側接觸面積；￭環繞式背側接觸件。
此等及其他特徵及優勢將自其說明性實施例之以下詳細描述變得顯而易見，該詳細描述將結合隨附圖式來閱讀。
20:奈米片堆疊
21:半導體通道層
22:犧牲閘極
24:矽層
26:矽鍺頂部層
26':矽鍺層
28:埋入式氧化物層
32:硬遮罩
34:基板
36:空間
38:豎直閘極間隔件
38A:水平間隔件
42:OPL
42':OPL
44:閘極保護側壁間隔件
46:內部間隔件
48:預留位置溝槽
50:結構
52:犧牲預留位置
56-1:源極/汲極區
56-1':底部表面
56-2:源極/汲極區
58:層間介電層
62:閘極堆疊
64-1:背側源極/汲極接觸件
64-2:前側源極/汲極接觸件
66:閘極接觸件
67:閘極切割區
68:BEOL互連層
70:結構
72:載體晶圓
74:介電罩蓋層
75:裝置層
78:空腔
78':空腔延伸部
80:結構
82:背側電力軌
84:背側電力輸送網路
90:結構
100:結構
110:單石結構
120:單石結構
130:結構
140:結構
150:結構
160:結構
170:單石結構
x:橫截面
y-1:橫截面
y-2:橫截面
以下圖式僅藉助於實例且非限制性地呈現，其中在整個若干視圖中，相同參考編號(當使用時)指示對應元件，且其中：圖1為包括奈米片堆疊上方之犧牲閘極之佈局的俯視平面圖，其展示根據例示性實施例之x、y-1及y-2橫截面；圖1A為沿著圖1之y-1橫截面的示意性橫截面圖；圖1B為沿著y-2橫截面截取之其示意性橫截面圖；圖1C為沿著x橫截面截取之其示意性橫截面圖；圖2A為沿著y-1橫截面之示意性橫截面圖，其展示在移除 奈米片堆疊之底部層之後圖1A中所描繪之結構；圖2B為沿著y-2橫截面截取之其示意性橫截面圖；圖2C為沿著x橫截面截取之其示意性橫截面圖；圖3A為在形成間隔件層之後圖2A中所展示之結構的示意性橫截面圖；圖3B為沿著y-2橫截面截取之圖3A中所展示之結構的其示意性橫截面圖；圖3C為沿著x橫截面截取之圖3A中所展示之結構的其示意性橫截面圖；圖4A為在沈積及凹陷有機平坦化層之後圖3A中所展示之結構之示意性橫截面圖；圖4B為沿著y-2橫截面截取之示意性橫截面圖；圖4C為沿著x橫截面截取之其示意性橫截面圖；圖5A為展示在部分移除間隔件層且形成保護閘極間隔件之後圖4A之結構的示意性橫截面圖；圖5B為沿著y-2橫截面截取之其示意性橫截面圖；圖5C為沿著x橫截面截取之其示意性橫截面圖；圖6A為在進一步凹陷有機平坦化層且自奈米片堆疊之側壁移除間隔件材料之後圖5A中所展示之結構的示意性橫截面圖；圖6B為在暴露犧牲層之後沿著y-2橫截面截取之其示意性橫截面圖；圖6C為沿著x橫截面截取之其示意性橫截面圖；圖7A為在內部間隔件形成之後圖6A中所展示之結構的示 意性橫截面圖；圖7B為沿著y-2橫截面截取之其示意性橫截面圖；圖7C為沿著x橫截面截取之其示意性橫截面圖；圖8A為在沈積另外有機平坦化層且預留位置溝槽圖案化之後圖7A中所展示之結構的示意性橫截面圖；圖8B為沿著y-2橫截面截取之其示意性橫截面圖；圖8C為沿著x橫截面截取之其示意性橫截面圖；圖9A為在沈積且凹陷預留位置材料之後沿著y-1橫截面截取之圖8A中所展示之結構的示意性橫截面圖；圖9B為沿著y-2橫截面截取之其示意性橫截面圖；圖9C為沿著x橫截面截取之其示意性橫截面圖；圖10A為在源極/汲極磊晶且沈積層間介電層之後圖9A中所展示之結構的示意性橫截面圖；圖10B為沿著y-2橫截面截取之其示意性橫截面圖；圖10C為沿著x橫截面截取之其示意性橫截面圖；圖11A為在替代閘極形成、接觸件及互連件形成且載體晶圓接合之後圖10A中所展示之結構的示意性橫截面圖；圖11B為沿著y-2橫截面截取之其示意性橫截面圖；圖11C為沿著x橫截面截取之其示意性橫截面圖；圖12A為在晶圓翻轉且移除半導體基板之後圖11A中所展示之結構的示意性橫截面圖；圖12B為沿著y-2橫截面截取之其示意性橫截面圖；圖12C為沿著x橫截面截取之其示意性橫截面圖； 圖13A為在沈積且平坦化罩蓋層之後圖12A中所展示之結構的示意性橫截面圖；圖13B為沿著y-2橫截面截取之其示意性橫截面圖；圖13C為沿著x橫截面截取之其示意性橫截面圖；圖14A在選擇性移除犧牲預留位置之後圖13A中所展示之結構的示意性橫截面圖；圖14B為沿著y-2橫截面截取之圖14A中所展示之結構的示意性橫截面圖；圖14C為沿著x橫截面截取之其示意性橫截面圖；圖15A為在暴露選定源極/汲極區之後圖14A中所展示之結構的示意性橫截面圖；圖15B為沿著y-2橫截面截取之其示意性橫截面圖；圖15C為沿著x橫截面截取之其示意性橫截面圖；圖16A為在背側接觸件金屬化之後圖15A中所展示之結構的示意性橫截面圖；圖16B為沿著y-2橫截面截取之其示意性橫截面圖；圖16C為沿著x橫截面截取之其示意性橫截面圖；圖17A為在形成背側電力軌及背側電力輸送網路(BS-PDN)之後圖16A中所展示之結構的示意性橫截面圖；圖17B為沿著y-2橫截面截取之其示意性橫截面圖；且圖17C為沿著x橫截面截取之其示意性橫截面圖。
應瞭解，為簡單及清晰度起見而示出圖式中的元件。可在商業上可行之實施例中有用或必需之常見但易於理解的元件可能未展示， 以便促進所說明實施例之較不受阻礙的視圖。
本發明之原理將在本文中在說明性實施例之上下文中予以描述。然而，應瞭解，說明性地展示及描述於本文中之特定實施例及/或方法將被視為例示性的，而非限制性的。另外，鑒於本文中之教示，熟習此項技術者將顯而易見，可對所展示之在申請專利範圍之範疇內的實施例進行諸多修改。亦即，不意欲或不應推斷對於本文中所展示及描述之實施例之限制。
背側接觸件之使用可促進積體電路之製造及效能，尤其包括相對較小元件及增大之裝填密度的積體電路。諸如奈米片電晶體及鰭狀場效電晶體(FinFET)之全環繞閘極(GAA)電晶體為在高密度、高效能應用中所採用之元件之一。
圖1及後續圖式中展示可針對製造包括背側接觸件之積體電路採用之例示性步驟序列。圖1之示意性俯視平面圖提供x、y-1及y-2橫截面相對於鰭之定向的透視圖，該透視圖包含相對於鰭垂直地延伸之奈米片堆疊20及犧牲閘極22。應瞭解，如本文所描述之技術適用於包括FinFET之架構以及包括奈米片電晶體之架構。
圖1、圖1A、圖1B及圖1C中所展示之單石結構包括包括形成於基板34上方之半導體通道層21的奈米片堆疊20。奈米片可例如形成於絕緣層上半導體基板上。參考圖1A、圖1B及圖1C，基板34包括矽層24、具有相對較高鍺含量之矽鍺頂部層26及矽層與矽鍺頂部層26之間的埋入式氧化物(BOX)層28。
在一或多個例示性實施例中，半導體奈米片(通道)層(半導 體通道層21)各自具有介於四至十奈米(4至10nm)範圍內之厚度。半導體層堆疊中之半導體(通道)層的數目可取決於待製造之奈米片電晶體的所要用途及能力而變化。在一些實施例中，半導體通道層21基本上為單晶矽層且間隔開十至二十奈米(10至20nm)。在一些實施例中，例示性單石結構之頂部鰭狀部分中的各半導體通道層21之寬度為十五奈米(15nm)或更大(如在y-1及y-2橫截面中檢視)。通道層之尺寸及通道層之豎直間距應視為例示性的，而非限制性的。
矽層(半導體通道層21)及矽鍺層26'分別可以交替順序在半導體基板上磊晶生長以獲得具有所要數目個矽(通道)層的分層堆疊。術語「磊晶生長及/或沈積」及「磊晶生長及/或沈積」意謂半導體材料在半導體材料之沈積表面上之生長，其中生長之半導體材料具有與沈積表面之半導體材料相同的結晶特性。在磊晶沈積製程中，控制藉由源氣體提供之化學反應物，且設定系統參數，從而使得沈積原子以充足能量到達半導體基板之沈積表面以在該表面上來回移動，且將其定向至沈積表面之原子的晶體配置。因此，磊晶半導體材料具有與其上形成磊晶半導體材料之沈積表面相同的結晶特性。
圖1、圖1A、圖1B及圖1C中所繪示之單石結構藉由以交替順序在基板34上首先生長矽及矽鍺奈米片層而獲得。在製程中稍後經金屬閘極及閘極介電材料替換之犧牲矽鍺層(矽鍺層26')可具有介於六至二十奈米(6至20nm)範圍內之厚度。通道層及犧牲矽鍺層之尺寸範圍應被視為例示性的，而非限制性的。矽鍺層26'可具有組合物Si1-xGex，其中x介於0.2與0.3之間以允許相對於矽以及底層矽鍺頂部層26之選擇性蝕刻。在一個例示性實施例中，犧牲矽鍺層(矽鍺層26')具有組合物Si1-xGex，其中x為約 0.3，而頂部基板層(矽鍺頂部層26)具有組合物Si1-xGex，其中x為約0.55。頂部矽鍺基板層(矽鍺頂部層26)之厚度可或可不為與鄰接矽通道層(半導體通道層21)之犧牲矽鍺層(矽鍺層26')相同的厚度。使用圖案化硬遮罩(例如，氮化矽)，向下執行初始反應性離子蝕刻(RIE)至BOX層28以獲得具有由硬遮罩形成之介電罩蓋(未展示)的頂部多層、鰭狀半導體結構。多層鰭狀半導體結構(奈米片堆疊20)自基板34豎直延伸。移除硬遮罩之剩餘部分。
犧牲閘極層形成於奈米片堆疊20及BOX層28上方。犧牲閘極層可包含例如非晶矽(a-Si)或多晶矽(polycrystalline silicon/polysilicon)。用於形成犧牲閘極層之犧牲閘極材料可使用例如物理氣相沈積(PVD)、化學氣相沈積(CVD)、電漿增強化學氣相沈積(PECVD)、感應耦合電漿化學氣相沈積(ICP CVD)或其任何組合形成。硬遮罩(例如，SiNx或SiNx與SiO2之組合)經沈積且圖案化於犧牲閘極層之頂部表面上。犧牲閘極層接著經受向下至BOX層28之反應性離子蝕刻。所得結構包括相對於平行奈米片堆疊20垂直延伸之犧牲閘極22。經圖案化閘極硬遮罩32鄰接犧牲閘極之頂部表面。如圖1B中所展示，奈米片堆疊之部分嵌入於犧牲閘極內。犧牲閘極延伸穿過例示性結構之nFET區及pFET區兩者，如圖1中所繪示。
選擇性地移除頂部基板層(矽鍺頂部層26)，藉此在BOX層28與奈米片堆疊20之間形成空間36。如上文所論述，頂部基板層(矽鍺頂部層26)相較於奈米片堆疊20內之犧牲矽鍺層(矽鍺層26')具有較高鍺含量，且因此可相對於此類層選擇性地經蝕刻。可採用選擇性蝕刻製程(諸如乾式HCl蝕刻)來移除相對於矽通道層(半導體通道層21)以及犧牲矽鍺層(矽鍺層26')具選擇性之頂部基板層(矽鍺頂部層26)。圖2A、圖2B及圖2C 提供所得結構之截面圖。
介電層沈積於所得結構上方且填充BOX層28與奈米片堆疊20之間的空間36。介電閘極間隔件可包含例如SiN、SiBCN、SiOCN及/或SiCO，或其他合適的介電材料。可使用ALD(原子層沈積)沈積此類材料。在例示性實施例中，氮化矽襯墊沈積於單石結構上。氮化矽襯墊經選擇性地回蝕以移除其未受保護之水平部分，藉此在奈米片堆疊20及犧牲閘極22之側壁上形成豎直頂部側壁閘極間隔件(豎直閘極間隔件38)。奈米片堆疊下方之間隔件材料受保護且在回蝕之後保留於空間36內，藉此形成底部介電隔離層。圖3A、圖3B及圖3C提供包括豎直閘極間隔件38及奈米片堆疊20下方之底部介電隔離層(水平間隔件38A)的所得結構之截面圖。
沈積有機平坦化層(OPL)42，且接著使其凹陷以獲得如圖4A、圖4B及圖4C中所繪示之結構40。如由圖4C提供之橫截面所展示，硬遮罩32及豎直閘極間隔件38之部分在OPL之凹陷之後在OPL 42之頂部表面上方延伸。接著豎直閘極間隔件38之經暴露部分被選擇性地向下移除至OPL之頂部表面的層級。
參考圖5C中之x橫截面中所展示之結構50，閘極保護側壁間隔件44形成於硬遮罩32之頂部部分的側壁上。在一些實施例中形成氧化物側壁間隔件。在實施例中，氧化鋁、氧化鈦及氮化鈦為可包含閘極保護側壁間隔件44之另外替代性材料之一，其中豎直閘極間隔件38為氮化矽間隔件。閘極保護側壁間隔件44鄰接閘極側壁間隔件(豎直閘極間隔件38)靠近犧牲閘極22之頂部表面。如圖5A中之y-1橫截面所展示，鄰接奈米片堆疊20之閘極側壁間隔件(豎直閘極間隔件38)保持嵌入於OPL 42內。
移除OPL 42以暴露鄰接奈米片堆疊20之閘極側壁間隔件(豎直閘極間隔件38)。灰化或其他合適的製程可用於移除OPL。接著移除閘極側壁間隔件(豎直閘極間隔件38)之無保護部分以獲得結構60，如圖6A、圖6B及圖6C中示意性地繪示。反應性離子蝕刻可用於此類移除。閘極保護側壁間隔件44下方之閘極側壁間隔件(豎直閘極間隔件38)保持完整，同時移除鄰接奈米片堆疊之閘極側壁間隔件。形成奈米片堆疊20下方之底部介電隔離層的間隔件38A亦保持完整。
參考圖7A、圖7B及圖7C，奈米片堆疊20之在受犧牲閘極22及硬遮罩32保護之區外部的部分經受向下至水平間隔件38A之反應性離子蝕刻。所得結構經受定時濕式蝕刻製程以選擇性地使矽鍺層26'凹陷於奈米片堆疊20內。在一些實施例中，採用氯化氫氣體來選擇性地移除矽鍺，從而使矽奈米片(通道)層(半導體通道層21)實質上完整。替代地，可使用含有氨及氫過氧化物之濕式蝕刻製程來蝕刻對其他材料具有選擇性的SiGe。矽鍺層26'之各經暴露末端可凹陷例如三至七奈米(3至7nm)。在定時蝕刻之後，矽鍺層26'之寬度小於矽(通道)層(半導體通道層21)之寬度。半導體奈米片層堆疊因此包括各對矽(通道)層(半導體通道層21)之末端部分之間的凹痕。
介電間隔件材料沈積於由半導體層堆疊之反應性離子蝕刻產生的溝槽中。介電間隔件材料經回蝕以在奈米片半導體層堆疊中之凹痕中之各者內形成內部間隔件46。可採用選擇性濕式蝕刻來移除矽層之間的凹痕外部之介電內部間隔件材料。可獲得如圖7A、圖7B及圖7C示意性地繪示之結構70。結構之內部間隔件46可包含例如低k介電材料。在一些實施例中，可形成氮氧化矽、SiBCN(硼碳氮化矽)、SiOCN(碳氮氧化矽)及/ 或SiOC(碳氧化矽)內部間隔件。若用於形成內部間隔件，則可使用例如磷酸來選擇性地蝕刻相對低k氮化矽類材料。已在文獻中論述形成用於奈米片電晶體之內部間隔件的各種技術且繼續開發。關於內部間隔件形成所論述之特定材料及步驟因此應視為例示性的，而非限制性的。
另外OPL 42'沈積於結構70上且使用例如形成於其上之經微影圖案化之硬遮罩(未展示)而圖案化。如圖8A及圖8C中所展示，形成延伸穿過BOX層28且部分在半導體基板層(矽層24)內之預留位置溝槽48。鄰接預留位置溝槽之側壁為實質上豎直的。使用另外OPL 42'作為遮罩，採用反應性離子蝕刻或反應性離子蝕刻序列來形成預留位置溝槽48。矽奈米片(通道)層(半導體通道層21)之在奈米片堆疊20之一側上的末端部分在形成預留位置溝槽48之後暴露，如圖8C中之x截面中所展示。所得結構80之奈米片堆疊的相對側鄰接另外OPL 42'。
移除另外OPL 42'且預留位置材料層沈積於預留位置溝槽48中。預留位置材料層凹陷以形成結構90，如圖9A、圖9B及圖9C中示意性地繪示。預留位置材料層包含稍後由背側接觸件替換之犧牲預留位置52，如下文所描述。犧牲預留位置之側壁為實質上豎直的。矽鍺、氧化鋁及氧化鈦為可包含犧牲預留位置52之材料之一。
源極/汲極區56-1、56-2磊晶生長於矽奈米片通道層(半導體通道層21)之經暴露邊緣上。各FET之源極/汲極區56-1中的一者生長於犧牲預留位置52中之一者上方。生長於各FET之相對側上的源極/汲極區56-2生長於BOX層28上方，如圖10A及圖10C中所展示。犧牲預留位置52之寬度分別大於生長於其上方之源極/汲極區56-1之寬度，如y-1橫截面(圖10A)中所展示。源極/汲極區56-1、56-2之磊晶生長經定時以控制高度及 寬度尺寸。摻雜劑可使用適當前驅物原位併入，如此項技術中已知。藉由「原位」，意謂規定摻雜層之導電性型式的摻雜劑在形成摻雜層之製程步驟(例如，磊晶沈積)期間引入。如本文所使用，術語「導電性型式」表示摻雜劑區為p型或n型。如本文所使用，「p型」係指雜質至產生價電子之缺陷的純質半導體之添加。在含矽基板中，p型摻雜劑(亦即，雜質)之實例包括但不限於硼、鋁、鎵及銦。如本文所使用，「n型」係指貢獻自由電子至純質半導體的雜質之添加。在含矽基板中，n型摻雜劑(亦即，雜質)之實例包括但不限於銻、砷及磷。適合用於形成矽及/或矽鍺磊晶之例示性磊晶生長製程包括快速熱化學氣相沈積(RTCVD)、低能量電漿沈積(LEPD)、超高真空化學氣相沈積(UHVCVD)、大氣壓化學氣相沈積(APCVD)及分子束磊晶法(MBE)。參考圖1，nFET區包括具有n型源極/汲極區之電晶體，而pFET區包括p型源極/汲極區。奈米片裝置之源極/汲極區通常在RMG製程之前生長。
使用包括但不必限於以下各者之沈積技術將層間介電(ILD)層58沈積於源極/汲極區上方：化學氣相沈積(CVD)、電漿增強CVD(PECVD)、射頻CVD(RFCVD)、物理氣相沈積(PVD)、原子層沈積(ALD)、分子束沈積(MBD)、脈衝雷射沈積(PLD)及/或液體源霧化化學沈積(LSMCD)、旋塗、濺鍍及/或鍍覆。ILD層可包括但未必限於低k材料(例如，小於約4.0之k)，諸如多孔矽酸鹽、經碳摻雜之氧化物、二氧化矽、氮氧化矽、經碳摻雜之氧化矽(SiCOH)及其多孔變體、倍半矽氧烷、矽氧烷或具有例如介於約2至約4範圍內之介電常數的其他介電材料。具有約2.7至2.8之介電常數(k)的SiCOH介電膜可例如包含一或多個ILD層。可使用PECVD沈積此類介電膜。在一些實施例中，ILD層可包含具有2.5或 更低之介電常數的超低k(ULK)介電材料。在一些實施例中，ILD層包含多層。使用CMP或其他合適的技術使所得結構平坦化，藉此移除過量ILD材料且移除硬遮罩32。在CMP之後獲得如圖10A、圖10B及圖10C中示意性地繪示之結構100。
自結構100移除犧牲閘極層22。接著選擇性地移除矽鍺層26'，從而留下由空間(未展示)間隔開之矽(通道)層(半導體通道層21)之堆疊。在一些實施例中，採用氯化氫氣體來選擇性地移除矽鍺，從而使矽奈米片實質上完整。替代地，可使用含有氨及氫過氧化物之濕式蝕刻製程來蝕刻對其他材料具有選擇性的SiGe。閘極堆疊62與奈米片(通道)層(半導體通道層21)成鄰接關係而形成。閘極介電層形成閘極堆疊中替代犧牲矽鍺層之部分。閘極堆疊鄰接矽奈米片通道層(半導體通道層21)。用於閘極介電層之合適材料之非限制性實例包括氧化物、氮化物、氮氧化物、矽酸鹽(例如，金屬矽酸鹽)、鋁酸鹽、鈦酸鹽、氮化物或其任何組合。高k閘極介電材料(具有大於7.0之介電常數)之實例包括但不限於金屬氧化物，諸如氧化鉿、氧化鉿矽、氮氧化鉿矽、氧化鑭、氧化鑭鋁、氧化鋯、氧化鋯矽、氮氧化鋯矽、氧化鉭、氧化鈦、氧化鋇鍶鈦、氧化鋇鈦、氧化鍶鈦、氧化釔、氧化鋁、氧化鉛鈧鉭及鈮酸鉛鋅。高k材料可進一步包括摻雜劑，諸如鑭及鋁。閘極介電層可藉由合適的沈積製程形成，；例如化學氣相沈積(CVD)、電漿增強化學氣相沈積(PECVD)、原子層沈積(ALD)、蒸發、物理氣相沈積(PVD)、化學溶液沈積或其他類似製程。閘極介電材料之厚度可取決於沈積製程以及所使用之高k介電材料之組成及數目而變化。在一個例示性實施例中，採用具有2.5nm之厚度的高k介電層。在一些實施例中，閘極介電層包括多個介電層。
導電閘極材料沈積於先前由矽鍺奈米片層(矽鍺層26')填充之空間中。沈積金屬閘極材料形成所得結構110之奈米片場效電晶體的金屬閘極。在一些實施例中，導電閘極包括功函數金屬(WFM)層。WFM用於雙目的：Vt設定及閘極導體。合適功函數金屬之非限制性實例包括p型功函數金屬材料及n型功函數金屬材料。p型功函數材料包括組合物，諸如釕、鈀、鉑、鈷、鎳及導電金屬氧化物、氮化鈦或其任何組合。n型金屬材料包括例如鉿、鋯、鈦、鉭、鋁、金屬碳化物(例如，碳化鉿、碳化鋯、碳化鈦及碳化鋁)、鋁化物或其任何組合。功函數金屬可藉由合適的沈積製程(例如，保形ALD製程)沈積。
在一個例示性實施例中，具有三奈米(3nm)之厚度的n型WFM層可形成於閘極介電層上。WFM層之厚度可例如介於二至十奈米(2至10nm)範圍內，其中隨著裝置按比例減小而使用較薄層。n型WFM層意欲與n型電晶體結合使用。亦可沈積於pFET區中之n型WFM層的部分可因此稍後在製程中替換。n型WFM層及閘極介電質可填充矽通道層(半導體通道層21)與先前由犧牲閘極22佔據之區之間的空間。
nFET區中之nFET層可藉由經圖案化OPL(未展示)保護。移除pFET區中之n型WFM層的經暴露部分，從而在pFET區內留下矽通道層(半導體通道層21)之間的開放空間。閘極金屬因此自pFET區移除，而受保護nFET區保持完整。SC1蝕刻或其他合適的蝕刻製程可用於選擇性地移除閘極金屬，同時使閘極介電層實質上完整。足以允許自pFET區移除所有閘極金屬之蝕刻持續時間並不影響nFET區中之閘極金屬。在自pFET區移除最初經沈積之n型WFM層之後，沈積被視為適合於pFET電晶體之新閘極金屬。在其中第一沈積金屬為n型之實施例中，沈積p型WFM 層。應瞭解，在一些替代實施例中，可顛倒製程且可在p型金屬之後沈積n型金屬。可使用化學機械平坦化移除金屬覆蓋層以完成前段製程(FEOL)處理。因此在ILD層58內提供包含FET及可能的其他電子裝置(未展示)之FEOL層。閘極切割區67(圖11B)亦經形成以分隔在單元邊界處之閘極。
再次參考圖11A、圖11B及圖11C，前側接觸件形成於中段製程(MOL)處理中。基於矽之裝置通常包括在含有場效電晶體(FET)及/或其他電子結構之裝置(前段製程/FEOL)層上方的多個互連金屬化層。FEOL處理包括用於操縱半導體導電性之高溫步驟。中段製程(MOL)處理包括通常用於製造用於諸如場效電晶體(FET)、電阻器、二極體及電容器之邏輯電路系統組件的金屬接觸件之步驟。MOL處理可包括用於形成用於電接觸件之半導體金屬化合物(例如，矽化物、鍺矽化物)的中間溫度步驟。後段製程(BEOL)處理涉及連接形成於FEOL處理中之裝置以形成電路且可包括如上文關於MOL處理所論述之矽化的金屬互連線的產生。
形成於ILD層58中之第一組接觸件(前側源極/汲極接觸件64-2)電連接至源極/汲極區56-2。在MOL處理期間形成之金屬閘極接觸件(閘極接觸件66)電連接至閘極堆疊62。頂部(前側)源極/汲極接觸件(前側源極/汲極接觸件64-2)及閘極接觸件66可包含導電材料，該導電材料包括但不限於矽化物層，諸如Ti、Ni、NiPt；及金屬黏著層，諸如TiN、TaN；及導電金屬填充物，諸如鎢(W)、鋁(Al)、銅(Cu)、鈷(Co)、釕(Ru)、鉬(Mo)；或任何其他合適的導電材料及其組合。金屬矽化物層可藉由在沈積障壁層及金屬填充層之前在其上沈積金屬襯墊(諸如鈦襯墊)而形成於源極/汲極區56-2上。可使用物理氣相沈積(PVD)沈積此類鈦襯墊，且隨後在約兩百與八百攝氏度之間的溫度下退火以形成金屬矽化物。
上文所描述之FEOL處理提供具有前側及背側之裝置層75。裝置層包括FET，該FET包含通道區(半導體通道層21)、源極/汲極區56-1、56-2及閘極堆疊62，其皆嵌入於ILD層58內。
連接FEOL(裝置)層(裝置層75)中之裝置從而形成電路之金屬互連線在MOL處理之後形成於一或多個BEOL互連層68內。BEOL互連層形成於裝置層75之前側上方。包括互連線之金屬線依序(例如，M1、M2、M3等)沈積於FEOL層上方且包括介電層。各金屬線內之互連線電連接至其他金屬線中之互連線及FEOL(裝置)層(裝置層75)中之裝置。BEOL處理通常包括用於形成金屬線及保持溫度敏感性FEOL及MOL結構之低溫步驟。BEOL處理涉及在MOL層上方形成互連層。晶片可具有多個BEOL互連層。具有佈線方案之各互連層藉由通孔連接至另一互連層。線及通孔位於介電層內，其中之一或多者可包含低k材料。
載體晶圓72接合至所得結構且鄰接BEOL互連層68。如圖11A、圖11B及圖11C中所展示之單石結構110包括：FEOL(裝置)層(裝置層75)，其包含nFET及pFET電晶體；MOL層，其包含前側源極/汲極接觸件64-2、閘極接觸件66；BEOL互連層68，其電連接至裝置層中之裝置；及載體晶圓72。
單石結構110經翻轉且自其移除矽基板層(矽層24)。可採用氫氧化銨(NH4OH)或氫氧化四甲銨(TMAH)進行此類移除，因為其對矽鍺之選擇性較高。(如上文所指示，犧牲預留位置52可包含矽鍺。)可獲得如圖12A、圖12B及圖12C中示意性地繪示之單石結構120。
介電罩蓋層74沈積於結構120之背側上且向下平坦化至犧牲預留位置52之頂部表面。在一些實施例中採用氮化矽罩蓋層。可因此獲 得如圖13A、圖13B及圖13C中示意性地繪示之結構130。接著選擇性地移除犧牲預留位置52。空腔78形成於源極/汲極區56-1上方，藉此暴露其底部背側定向之表面56-1'。空腔78之寬度分別超出鄰接源極/汲極區56-1之底部表面56-1'的寬度，如在y-1橫截面(圖14A)中檢視，且因此暴露源極/汲極區56-1之兩側上的ILD層58的部分。圖14A、圖14B及圖14C繪示可在移除犧牲預留位置之後獲得之例示性結構140。
空腔78在ILD層58內延伸以暴露源極/汲極區56-1之側壁。可採用乾式蝕刻(例如，反應性離子蝕刻)來形成空腔延伸部78'。蝕刻選擇性地移除ILD層58之一部分，而不蝕刻罩蓋層74。蝕刻可經定時，使得空腔延伸部78'並不與ILD層58內之源極/汲極區56-1一樣深地延伸。空腔78及空腔延伸部78'形成暴露源極/汲極區56-1之底部表面(現頂部面)及側壁的凹槽。源極/汲極區56-1之相對大的區域經暴露以供稍後處理。可獲得如圖15A、圖15B及圖15C中所展示之例示性結構150。
執行背側接觸件金屬化及金屬覆蓋層移除以獲得如圖16A、圖16B及圖16C中示意性地繪示之結構160。背側源極/汲極接觸件64-1可或可不包含用於形成前側源極/汲極接觸件64-2之相同金屬/金屬矽化物。在製程之此階段存在BEOL互連層68可排除高溫熱退火。源極/汲極區56-1與背側源極/汲極接觸件64-1之間的相對大接觸面積有助於減輕由在背側金屬化製程期間不存在高溫熱退火而產生的可能接觸電阻問題。各背側源極/汲極接觸件64-1具有大於對應源極/汲極區56-1之底部表面(在晶圓翻轉之後，「底部」表面現位於頂部處)之寬度CD的寬度，如圖16A中之y-1橫截面中所展示。在FEOL處理階段期間，背側源極/汲極接觸件64-1在沈積於源極/汲極區56-1、56-2上方之ILD層58內延伸。背側源極/汲極 接觸件64-1之部分因此安置於ILD層58與源極/汲極區56-1之側壁之間。
背側電力軌82及背側電力輸送網路(BSPDN)84形成於罩蓋層74上方。背側電力軌電連接至背側源極/汲極接觸件64-1中之一或多者。可因此獲得如圖17A、圖17B及圖17C中示意性地繪示之單石結構170。
單石結構170包括具有前側及背側之裝置層。裝置層包括層間介電層58、場效電晶體及視情況另外電子裝置。在例示性實施例中，場效電晶體包括通道區，該通道區包括堆疊半導體奈米片層(半導體通道層21)。第一源極/汲極區56-1及第二源極/汲極區56-2自各通道區側向延伸。BEOL互連層68定位於裝置層之前側上方且電連接至場效電晶體。具有大於第一源極/汲極區56-1之底部表面的寬度之背側源極/汲極接觸件64-1自裝置層之背側延伸，背側接觸件電連接至第一源極/汲極區56-1且接觸第一源極/汲極區56-1之第一及第二側壁表面。前側源極/汲極接觸件64-2將第二源極/汲極區56-2連接至BEOL互連層68。背側源極/汲極接觸件64-1之第一部分在層間介電層58與第一源極/汲極區56-1之第一側壁表面之間延伸，且背側接觸件之第二部分在層間介電層58與第一源極/汲極區56-1之第二側壁表面之間延伸，如圖17A中所展示。因此，相對較大接觸面積形成於背側源極/汲極接觸件64-1與第一源極/汲極區之間。背側接觸件電連接至電力軌(例如，VDD軌)，該電力軌又電連接至BSPDN 84。
如上文所論述之附圖描繪在製造例示性結構中之例示性處理步驟/階段。儘管全部製造方法及藉此形成之結構為完全新穎的，但實施該方法所需之某些單獨處理步驟可利用習知半導體製造技術及習知半導體製造工具。鑒於本文中之教示，此等技術及工具將已經為一般熟習相關 技術者所熟悉。另外，用於製造半導體裝置之處理步驟及工具中之一或多者亦描述於多個可易於獲得之公開案中，包括例如James D.Plummer等人，Silicon VLSI Technology：Fundamentals,Practice,and Modeling第1版，Prentice Hall,2001，其特此以引用之方式併入本文中。強調的係，雖然本文中闡述一些個別處理步驟，但彼等步驟僅為說明性的，且熟習此項技術者可熟悉將可適用之若干同樣適合的替代方案。
應瞭解，隨附圖式中所展示之各種層及/或區可未按比例繪製。此外，為了易於解釋，在給定圖中可不明確展示此類積體電路裝置或其他層中常用的類型之一或多個半導體層。此並不暗示在實際積體電路裝置中省略未明確展示之半導體層或其他層。
上文所描述之技術的至少一部分可實施於積體電路中。在形成積體電路時，通常以重複圖案在半導體晶圓之表面上製造相同晶粒。各晶粒包括本文中所描述之裝置，且可包括其他結構及/或電路。自晶圓切割或切削個別晶粒，接著封裝為積體電路。熟習此項技術者應知曉如何切削晶圓及封裝晶粒以製造積體電路。
熟習此項技術者應瞭解，上文所論述之例示性結構可以原始形式(亦即，具有多個未封裝晶片之單一晶圓)分佈、作為裸晶粒、以封裝形式分佈，或作為受益於具有例如根據例示性實施例中之一或多者形成之FET裝置及接觸件的中間產品或最終產品之部分結合。
熟習此項技術者使用許多技術來在產生半導體結構之各種階段移除材料。如本文所使用，此等製程一般稱為「蝕刻」。舉例而言，蝕刻包括濕式蝕刻、乾式蝕刻、化學氧化物移除(COR)蝕刻及反應性離子蝕刻(RIE)之技術，其為在形成半導體結構時移除選擇材料之所有已知技 術。標準清潔1(SC1)含有強鹼(典型地為氫氧化銨)及過氧化氫。SC2含有諸如氫氯酸之強酸及過氧化氫。熟習此項技術者很好地理解蝕刻之該等技術及應用，且因此，本文中並不呈現該等製程之更詳細描述。
本文中所描述之實施例之說明意欲提供對各種實施例的一般理解，且其並不意欲充當可利用本文中所描述之電路及技術之設備及系統的所有元件及特徵之完整描述。鑒於本文中之教示，許多其他實施例對於熟習此項技術者將變得顯而易見；利用其他實施例且自其衍生，使得可在不脫離本發明之範疇的情況下進行結構及邏輯取代及改變。亦應注意，在一些替代實施中，例示性方法中之步驟中的一些可不按諸圖中所提及之次序出現。舉例而言，取決於所涉及之功能性，以連續方式展示之兩個步驟實際上可實質上同時執行，或某些步驟有時可以相反次序執行。圖式亦僅為代表性的且不按比例繪製。因此，本說明書及圖式應在說明性意義上而非限制性意義上看待。
本文中可由術語「實施例」個別地及/或統稱為實施例僅為方便且不意欲將本申請案之範疇限制為任何單一實施例或本發明概念(在實際上展示大於一個實施例之情況下)。因此，儘管本文中已說明及描述特定實施例，但應理解，達成相同目的之配置可取代所展示之特定實施例。鑒於本文中之教示，上述實施例及本文中未特定描述之其他實施例的組合對於熟習此項技術者將為顯而易見的。
本文中所使用之術語僅出於描述特定實施例之目的且並不意欲為限制性的。如本文中所使用，單數形式「一(a/an)」及「該」意欲亦包括複數形式，除非上下文另外清楚地指示。將進一步理解，當本說明書中使用時術語「包含(comprises及/或comprising)」指定所陳述之特 徵、步驟、操作、元件及/或組件的存在，但不排除一或多個其他特徵、步驟、操作、元件、組件及/或其群組的存在或添加。諸如「上方」及「下方」及「豎直」之術語用於指示元件或結構彼此之相對定位，而非相對高程。若結構之層在本文中描述為「在」另一層「上方」，則應理解，兩個指定層之間可存在或可不存在中間元件或層。若描述層為在另一層「正上方」，則指示兩個層直接接觸。
以下申請專利範圍中之任何構件或步驟加功能元件之對應結構、材料、動作及等效物意欲包括用於結合如特定主張之其他所主張元件來執行功能的任何結構、材料或動作。各種實施例之描述已出於說明及描述之目的而呈現，但並不意欲為詳盡的或限於所揭示之形式。在不脫離本領域之範疇及精神的情況下，一般熟習此項技術者將顯而易見許多修改及變化。選擇且描述該等實施例以便最佳地解釋原理及實際應用，且使其他一般熟習此項技術者能夠理解具有適合於所涵蓋之特定用途之各種修改的各種實施例。
提供摘要以符合37 C.F.R.§ 1.72(b)。應遵守以下理解：其將不用以解譯或限制申請專利範圍之範疇或意義。另外，在前述實施方式中，可看到出於精簡本發明之目的在單一實施例中將各種特徵分組在一起。不應將此揭示之方法解譯為反映以下意圖：所主張之實施例需要比各請求項中明確敍述更多的特徵。實情為，如隨附申請專利範圍反映，所主張之主題可在於單一實施例之少於全部的特徵中。因此，以下申請專利範圍特此併入實施方式中，其中各請求項就其自身而言如同單獨主張之主題一般。
鑒於本文所提供之教示，一般熟習此項技術者將能夠考慮 技術及所揭示實施例之其他實施及應用。儘管本文中已參考隨附圖式描述了例示性實施例，但應理解，說明性實施例不限於彼等精確實施例，且在不脫離隨附申請專利範圍之範疇的情況下，熟習此項技術者可在其中進行各種其他改變及修改。
20:奈米片堆疊
22:犧牲閘極
x:橫截面
y-1:橫截面
y-2:橫截面

Claims (14)

  1. 一種單石半導體結構，其包含：一裝置層，其包括一前側及一背側，該裝置層包含：一nFET區，其包含nFET電晶體；一pFET區，其包含pFET電晶體；及一層間介電層，該等nFET電晶體及該等pFET電晶體定位於該層間介電層內；一後段製程互連層，其位於該裝置層之該前側上方，該後段製程互連層電連接至該等nFET電晶體及該等pFET電晶體中之一或多者；一或多個背側接觸件，其自該裝置層之該背側延伸，該一或多個背側接觸件中之各者延伸入該層間介電層內以分別電連接至該等nFET電晶體及該等pFET電晶體中之一者之一第一源極/汲極區，該一或多個背側接觸件中之各者具有比該第一源極/汲極區之一底部表面更大的一寬度且接觸該第一源極/汲極區之第一側壁表面及第二側壁表面。
  2. 如請求項1之單石半導體結構，其中各背側接觸件之一第一部分分別在該層間介電層與該等nFET電晶體及該等pFET電晶體中之一者的該第一源極/汲極區之該第一側壁表面之間延伸，且各背側接觸件之一第二部分在該層間介電層與該等nFET電晶體及該等pFET電晶體中之一者的該第一源極/汲極區的該第二側壁表面之間延伸。
  3. 如請求項2之單石半導體結構，其進一步包括將複數個該等nFET電晶體及該等pFET電晶體與該後段製程互連層電連接之前側接觸件。
  4. 如請求項3之單石半導體結構，其進一步包括在該裝置層之該背側上方且電連接至該一或多個背側接觸件之一或多個電力軌。
  5. 如請求項3之單石半導體結構，其中該等nFET電晶體及該等pFET電晶體中之各者包含包括一奈米片半導體層堆疊之一通道區。
  6. 如請求項5之單石半導體結構，其進一步包括：一氧化物層，其位於該裝置層之該背側上；及一介電罩蓋層，其位於該氧化物層上，該一或多個背側接觸件延伸穿過該氧化物層及該介電罩蓋層。
  7. 如請求項5之單石半導體結構，其中該等前側接觸件延伸穿過該層間介電層且將該等nFET電晶體及該等pFET電晶體中之一或多者電連接至該後段製程互連層。
  8. 如請求項7之單石半導體結構，其中該等nFET電晶體及該等pFET電晶體中之各者包括閘極金屬，該單石半導體結構進一步包括將該閘極金屬電連接至該後段製程互連層之閘極接觸件。
  9. 一種製造包括一背側接觸件之一半導體結構之方法，其包含：在一基板內形成一犧牲預留位置；在該基板上方形成具有一前側及一背側之一裝置層，該裝置層包括一層間介電層、一半導體通道區及在該層間介電層內且自該半導體通道區側向延伸之第一源極/汲極區及第二源極/汲極區，該第一源極/汲極區及該層間介電層之鄰接該第一源極/汲極區之部分形成於該犧牲預留位置正上方；在該裝置層之該前側上方形成一後段製程互連層；移除該犧牲預留位置，藉此暴露該第一源極/汲極區之一底部表面及該層間介電層之鄰接該第一源極/汲極區之該等部分；在該層間介電層中形成凹槽，藉此暴露該第一源極/汲極區之一第一側壁及一第二側壁；及在該第一源極/汲極區之該底部表面、該第一側壁及該第二側壁上方形成一背側接觸件，且該背側接觸件自該裝置層之該背側延伸入該層間介電層內以電連接至該第一源極/汲極區。
  10. 如請求項9之方法，其中該基板包含一半導體層，該方法進一步包括：移除該基板；在該裝置層之該背側上方形成一背側介電層；其中移除該犧牲預留位置形成延伸穿過該背側介電層之一空腔，該空腔具有比該第一源極/汲極區之該底部表面更大的一寬度。
  11. 如請求項9之方法，其進一步包括：在移除該基板之前將一載體晶圓接合至該後段製程互連層。
  12. 如請求項9之方法，其進一步包括：在該裝置層內形成一閘極堆疊，該閘極堆疊鄰接該半導體通道區。
  13. 如請求項9之方法，其中該半導體通道區包含一奈米片半導體層堆疊。
  14. 如請求項9之方法，其進一步包括形成電連接至該背側接觸件之一背側電力軌。
TW112115936A 2022-08-16 2023-04-28 用於半導體裝置之背側接觸件 TWI885361B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/889,357 US12538786B2 (en) 2022-08-16 2022-08-16 Backside contact for semiconductor device
US17/889,357 2022-08-16

Publications (2)

Publication Number Publication Date
TW202425271A TW202425271A (zh) 2024-06-16
TWI885361B true TWI885361B (zh) 2025-06-01

Family

ID=87567771

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112115936A TWI885361B (zh) 2022-08-16 2023-04-28 用於半導體裝置之背側接觸件

Country Status (6)

Country Link
US (1) US12538786B2 (zh)
EP (1) EP4548400A1 (zh)
JP (1) JP2025528194A (zh)
CN (1) CN119698939A (zh)
TW (1) TWI885361B (zh)
WO (1) WO2024037873A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240072133A1 (en) * 2022-08-26 2024-02-29 International Business Machines Corporation Backside and frontside contacts for semiconductor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200294860A1 (en) * 2018-09-28 2020-09-17 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor device structure
TW202101706A (zh) * 2019-03-22 2021-01-01 美商英特爾股份有限公司 用於具有背側接觸金屬化的電晶體結構的深源極及汲極
US20210111115A1 (en) * 2016-12-07 2021-04-15 Intel Corporation Integrated circuit device with back-side inerconnection to deep source/drain semiconductor
US20210343645A1 (en) * 2020-04-30 2021-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit and method for forming the same
US20210399099A1 (en) * 2020-06-17 2021-12-23 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial backside contact

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9159825B2 (en) 2010-10-12 2015-10-13 Silanna Semiconductor U.S.A., Inc. Double-sided vertical semiconductor device with thinned substrate
WO2018004653A1 (en) 2016-07-01 2018-01-04 Intel Corporation Backside contact resistance reduction for semiconductor devices with metallization on both sides
US10522626B2 (en) * 2018-05-31 2019-12-31 Qualcomm Incorporated Silicon-on-insulator backside contacts
US11527640B2 (en) 2019-01-03 2022-12-13 Intel Corporation Wrap-around contact structures for semiconductor nanowires and nanoribbons
US11264327B2 (en) 2019-10-30 2022-03-01 Taiwan Semiconductor Manufacturing Co., Ltd. Backside power rail structure and methods of forming same
US11532556B2 (en) 2019-12-29 2022-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and method for transistors having backside power rails
US11450665B2 (en) 2020-03-30 2022-09-20 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with self-aligned backside power rail
US11355601B2 (en) 2020-03-31 2022-06-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices with backside power rail and backside self-aligned via
US11349004B2 (en) 2020-04-28 2022-05-31 Taiwan Semiconductor Manufacturing Co., Ltd. Backside vias in semiconductor device
US11289606B2 (en) 2020-05-11 2022-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitance reduction for back-side power rail device
US11417767B2 (en) 2020-05-27 2022-08-16 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices including backside vias and methods of forming the same
US11948987B2 (en) 2020-05-28 2024-04-02 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned backside source contact structure
US11600695B2 (en) 2020-05-29 2023-03-07 Taiwan Semiconductor Manufacturing Co., Ltd. Dielectric fins with air gap and backside self-aligned contact
US11450751B2 (en) 2020-06-18 2022-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit structure with backside via rail
US11532714B2 (en) 2020-06-25 2022-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of forming thereof
US11588050B2 (en) 2020-08-31 2023-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. Backside contact
US11502034B2 (en) 2020-09-21 2022-11-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices with backside power rail and methods of fabrication thereof
US12165973B2 (en) 2020-09-30 2024-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with backside power rail and method for forming the same
US12279452B2 (en) * 2021-12-15 2025-04-15 International Business Machines Corporation Stacked complementary transistor structure for three-dimensional integration

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210111115A1 (en) * 2016-12-07 2021-04-15 Intel Corporation Integrated circuit device with back-side inerconnection to deep source/drain semiconductor
US20200294860A1 (en) * 2018-09-28 2020-09-17 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor device structure
TW202101706A (zh) * 2019-03-22 2021-01-01 美商英特爾股份有限公司 用於具有背側接觸金屬化的電晶體結構的深源極及汲極
US20210343645A1 (en) * 2020-04-30 2021-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit and method for forming the same
US20210399099A1 (en) * 2020-06-17 2021-12-23 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial backside contact

Also Published As

Publication number Publication date
WO2024037873A1 (en) 2024-02-22
US12538786B2 (en) 2026-01-27
JP2025528194A (ja) 2025-08-26
CN119698939A (zh) 2025-03-25
TW202425271A (zh) 2024-06-16
EP4548400A1 (en) 2025-05-07
US20240063121A1 (en) 2024-02-22

Similar Documents

Publication Publication Date Title
US12382710B2 (en) Method for forming long channel back-side power rail device
US10748901B2 (en) Interlayer via contacts for monolithic three-dimensional semiconductor integrated circuit devices
US12283521B2 (en) Methods of forming spacers for semiconductor devices including backside power rails
US12424484B2 (en) Spacers for semiconductor devices including backside power rails
US20240072133A1 (en) Backside and frontside contacts for semiconductor device
US20250351439A1 (en) Complementary field effect transistors and methods of forming the same
US10847634B2 (en) Field effect transistor and method of forming the same
JP7658696B2 (ja) 局所化された金属シリサイドを含むラップ・アラウンド・コンタクト
CN113517227B (zh) 半导体器件和形成半导体晶体管器件的方法
US20240222229A1 (en) Back side contacts for semiconductor devices
TWI885361B (zh) 用於半導體裝置之背側接觸件
US20250324665A1 (en) Transistor contacts and methods of forming thereof
US20240332293A1 (en) Gate contacts for semiconductor devices
US20240404949A1 (en) Metal interconnect layers for fet architectures
WO2025027402A1 (en) Stacked field effect transistors
WO2025125964A1 (en) Frontside ild optimization for backside power distribution network