TWI885341B

TWI885341B - 微機電系統裝置及其形成方法

Info

Publication number: TWI885341B
Application number: TW112108915A
Authority: TW
Inventors: 李培瑋; 吳允中; 古進譽; 劉富維; 鄭明達; 李明機; 李思憲
Original assignee: 台灣積體電路製造股份有限公司
Priority date: 2022-07-28
Filing date: 2023-03-10
Publication date: 2025-06-01
Also published as: DE102023105505A1; TW202404893A; US20240034619A1; KR20240016205A; US20250353735A1

Abstract

一種方法包含在半導體基板上方形成互連結構。互連結構包含多個介電層，並且互連結構和半導體基板在晶圓中。在互連結構上方形成多個金屬墊。形成多個通孔以穿透晶圓。多個通孔包含穿透互連結構的頂部和頂部下方並與頂部相連的中間部分。中間部分比相應的頂部寬。形成金屬層以電連接到多個金屬墊。金屬層延伸至多個通孔的頂部。

Description

微機電系統裝置及其形成方法

本發明實施例關於半導體製造技術，特別關於微機電系統裝置及其形成方法。

微機電系統（Micro Electro Mechanical System；MEMS）裝置已用於許多應用中。舉例來說，MEMS裝置可用於控制佈植，其中進行離子佈植製程，並用於形成微影遮罩。

根據一些實施例提供微機電系統裝置的形成方法。此微機電系統裝置的形成方法包含在半導體基板上方形成互連結構，其中互連結構包含多個介電層，並且其中互連結構和半導體基板包含在晶圓中；在互連結構上方形成多個金屬墊；形成多個通孔穿透晶圓，其中多個通孔包含穿透互連結構的頂部；以及在頂部下方並連接到頂部的中間部分，其中中間部分比相應的頂部寬；以及形成與多個金屬墊電性連接的第一金屬層，其中第一金屬層延伸至多個通孔的頂部中。

根據另一些實施例提供微機電系統裝置。此微機電系統裝置包含半導體基板；在半導體基板上方的互連結構，其中互連結構包含多個介電層；在互連結構上方的多個金屬墊，其中多個金屬墊與互連結構電性連接。多個通孔穿透互連結構與半導體基板，其中多個通孔包含穿透互連結構的頂部；以及在頂部下方並連接到頂部的中間部分，其中中間部分比相應的頂部寬；以及與多個金屬墊電性連接的第一金屬層，其中第一金屬層延伸至多個通孔的頂部。

根據又一些實施例提供微機電系統裝置。此微機電系統裝置包含半導體基板；在半導體基板上方的多個介電層；多個通孔穿透多個介電層和半導體基板，其中多個通孔包含穿透多個介電層的頂部；以及在頂部下方並連接到頂部的中間部分，其中頂部的底部寬度大於中間部分的頂部寬度；以及第一金屬層，包含與多個介電層重疊的頂部；以及延伸至多個通孔的頂部中的側壁部分。

以下內容提供許多不同實施例或範例，用於實施本發明實施例的不同部件。組件和配置的具體範例描述如下，以簡化本發明實施例。當然，這些僅僅是範例，而非用於限定。舉例來說，敘述中提及第一部件形成於第二部件上或上方，可能包含形成第一部件和第二部件直接接觸的實施例，也可能包含額外的部件形成於第一部件和第二部件之間，使得第一部件和第二部件不直接接觸的實施例。此外，本發明實施例在不同範例中可以重複使用參考標號及/或字母。此重複是為了簡化和清楚之目的，而非代表所討論的不同實施例及/或組態之間有特定的關係。

另外，本文可能使用空間相對用語，例如「在……之下」、「在……下方」、「下方的」、「在……之上」、「上方的」及類似的用詞，以便於描述如圖所示之一個（些）元件或部件與另一個（些）元件或部件之間的關係。這些空間相對用語用於涵蓋使用中或操作中的裝置之不同方位，以及圖式中描繪的方位。當裝置被轉向不同方位時（旋轉90度或其他方位），則在此使用的空間相對形容詞也將依轉向後的方位來解釋。

提供具有通孔的微機電系統（MEMS）裝置及其形成方法，通孔的下部比上部寬。根據一些實施例，MEMS裝置包含具有半導體基板的晶粒，並且在半導體基板上方形成互連結構。在晶粒中形成通孔。通孔的下部形成為比相應的上部寬。形成金屬層以覆蓋通孔的較窄上部的側壁。金屬層可以覆蓋或可以不覆蓋通孔的較寬下部。由於通孔的下部比上部寬，金屬層不會延伸到下部的側壁，或者可以在下部形成品質更好的金屬層。因此，消除來自通孔的深部的金屬層的剝離。通孔可以作為帶電粒子穿過的受到控制的路徑。因此，相應的MEMS裝置在帶電粒子的路徑中具有更好的控制。

本文討論的實施例用於提供範例以實現或使用本發明實施例的主題，並且本發明實施例所屬技術領域具有通常知識者將容易理解可以進行的修改，同時保持在不同實施例的預期範圍內。在各種視圖和說明性實施例中，相同的參考數字用於指示相同的元件。雖然可以以特定順序進行方法實施例的討論，但可以以任何邏輯順序進行其他方法實施例。

第1至19圖根據一些實施例繪示形成MEMS裝置中的中間階段的剖面圖。相應的製程也示意性地反映在如第26圖所示之製程流程200中。

第1圖繪示裝置20的剖面圖。根據一些實施例，裝置20是或包含裝置晶圓，裝置晶圓包含主動裝置和可能的被動裝置，其被表示為整合電路裝置26。裝置20之中可以包含多個相同的晶片22，繪示多個晶片22中的一個。在隨後的討論中，裝置晶圓作為裝置20的範例，並且裝置20因而被稱為晶圓20。

根據一些實施例，晶圓20包含半導體基板24和形成在半導體基板24的頂表面處的部件。半導體基板24可以包含或由晶體矽、晶體鍺、矽鍺、摻雜碳的矽、或III-V族化合物半導體，例如GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、GaInAsP、或類似的材料形成。半導體基板24也可以是塊體半導體基板或絕緣體上覆半導體（Semiconductor-On-Insulator；SOI）基板。可以在半導體基板24中形成淺溝槽隔離（Shallow Trench Isolation；STI）區（未繪示）以隔離半導體基板24中的主動區。

根據一些實施例，晶圓20包含整合電路裝置26，其形成在半導體基板24的頂表面上。根據一些實施例，整合電路裝置26可以包含互補式金屬氧化物半導體（Complementary Metal-Oxide Semiconductor；CMOS）電晶體、電阻器、電容器、二極體及/或類似的裝置。整合電路裝置26可以包含控制電路，用於控制施加到通孔周圍的導電部件的電壓，如將在後續段落中討論的。整合電路裝置26的細節未在此說明。根據一些實施例，如第19圖所示，半導體基板24的一部分可以具有通孔60，並且整合電路裝置26形成在與通孔60隔開的區域中。

在半導體基板24和整合電路裝置26上方形成互連結構28。根據一些實施例，互連結構28包含多個介電層29。介電層29可以包含層間介電質（Inter-Layer Dielectric；ILD，未單獨繪示）形成在半導體基板24上方並填充整合電路裝置26中的電晶體（未繪示）的閘極堆疊之間的空間。根據一些實施例，層間介電質包含或由磷矽酸鹽玻璃（Phospho Silicate Glass；PSG）、硼矽酸鹽玻璃（Boro Silicate Glass；BSG）、摻雜硼的磷矽酸鹽玻璃（Boron-doped Phospho Silicate Glass；BPSG）、摻雜氟的矽酸鹽玻璃（Fluorine-doped Silicate Glass；FSG）、氧化矽、氮化矽、氮氧化矽、低介電常數介電材料或類似的材料形成。層間介電質的形成可以使用旋轉塗佈、可流動式化學氣相沉積（Flowable Chemical Vapor Deposition；FCVD）或類似的製程。根據一些實施例，層間介電質的形成使用沉積製程，例如電漿輔助化學氣相沉積（Plasma Enhanced Chemical Vapor Deposition；PECVD）、低壓化學氣相沉積（Low Pressure Chemical Vapor Deposition；LPCVD）或類似的製程。

互連結構28可以更包含形成在層間介電質中的接觸插塞（未繪示），接觸插塞用於將整合電路裝置26電連接到上方的金屬線和導孔。根據一些實施例，接觸插塞包含或由選自鎢、鋁、銅、鈦、鉭、氮化鈦、氮化鉭、前述之合金及/或前述之多層結構的導電材料形成。接觸插塞的形成可以包含在層間介電質中形成接觸開口，將一（些）導電材料填充到接觸開口中，以及進行平坦化製程（例如化學機械拋光（Chemical Mechanical Polish；CMP）製程或機械研磨（grinding）製程）以使接觸插塞的頂表面與層間介電質的頂表面齊平。

互連結構28更包含金屬線和導孔（未繪示），其形成在介電層中（也稱為金屬間介電質（Inter-metal Dielectrics；IMDs），其是介電層29的一部分）。以下將同一層級的金屬線統稱為金屬層。不同金屬層中的金屬線經由導孔互連。金屬線和導孔可以由銅或銅合金形成，也可以由其他金屬形成。根據一些實施例，金屬間介電質由低介電常數介電材料形成。舉例來說，低介電常數介電材料的介電常數（k值）可以低於約3.0。金屬間介電質可以包含含碳的低介電常數介電材料、氫倍半矽氧烷（Hydrogen SilsesQuioxane；HSQ）、甲基倍半矽氧烷（MethylSilsesQuioxane；MSQ）或類似的材料。金屬線和導孔的形成可以包含單鑲嵌製程及/或雙鑲嵌製程。

如第1圖所示，金屬墊30（包含金屬墊30A和30B）形成在互連結構28上方，並電連接到整合電路裝置26。根據一些實施例，金屬墊30包含或由鋁、銅、鋁銅或類似的材料形成。

在互連結構28上方形成鈍化層32。根據一些實施例，鈍化層32由非低介電常數介電材料形成，其介電常數等於或大於氧化矽的介電常數。鈍化層32可以包含或由無機介電材料形成，其可包含選自但不限於氮化矽、氧化矽、碳化矽、氮氧化矽、碳氧化矽、類似的材料、前述之組合及/或前述之多層結構的材料。形成製程可以包含低壓化學氣相沉積、電漿輔助化學氣相沉積（PECVD）、物理氣相沉積（Physical Vapor Deposition；PVD）、原子層沉積（Atomic Layer Deposition；ALD）或類似的製程。根據一些實施例，鈍化層32的頂表面和金屬線/墊30A具有處於相同高度的部分。

將鈍化層32圖案化以形成開口，經由開口露出金屬墊30。根據一些實施例，藉由平坦化鈍化層32，使得在金屬墊30上方的鈍化層32的一部分被移除來進行金屬墊30的暴露。金屬墊30和鈍化層32的頂表面因此彼此共平面。根據替代實施例，經由蝕刻製程將鈍化層32圖案化，例如使用圖案化的光阻作為蝕刻遮罩。因此，鈍化層32可以覆蓋並在金屬墊30的邊緣部分上延伸。

參照第2圖，將支撐基板38接合到晶圓20。相應的製程繪示為第26圖所示之製程流程200中的製程202。支撐基板38可以經由接合層36接合到半導體基板24。根據一些實施例，在半導體基板24上沉積接合層36，然後支撐基板38經由接合層36接合到半導體基板24。根據替代實施例，在支撐基板38上預先形成接合層36，例如經由熱氧化或沉積製程，並將包含接合層36和支撐基板38的結構接合到半導體基板24。

接合層36可以是含矽介電層，包含或由SiO ₂、SiN、SiC、SiON或類似的材料形成。沉積製程可以包含低壓化學氣相沉積、電漿輔助化學氣相沉積、物理氣相沉積、原子層沉積、電漿輔助原子層沉積或類似的製程。根據一些實施例，支撐基板38可以是矽基板，而可以使用另一類型的基板，例如半導體基板、介電基板或類似的基板。接合層36與支撐基板38和半導體基板24的接合可以包含熔融接合。

第3圖根據一些實施例繪示支撐基板42與支撐基板38的接合。如第26圖所示，相應製程繪示為製程流程200中的製程204。根據替代實施例，省略用於接合支撐基板42的製程，並且支撐基板42不存在於所得到的MEMS裝置中。因此，使用虛線繪示支撐基板42和相應的接合層40以指示支撐基板42和相應的接合層40可以存在或可以不存在。支撐基板42可以經由接合層40接合到支撐基板38。根據一些實施例，在支撐基板42上沉積接合層40，並且支撐基板42經由接合層40結合到支撐基板38。根據替代實施例，在支撐基板42上預先形成接合層40，例如經由熱氧化或沉積，並將包含接合層40和支撐基板42的結構接合到支撐基板38。

接合層40也可以是含矽介電層，包含或由SiO ₂、SiN、SiC、SiON或類似的材料形成。沉積製程可以包含低壓化學氣相沉積、電漿輔助化學氣相沉積、物理氣相沉積、原子層沉積、電漿輔助原子層沉積或類似的製程。根據一些實施例，支撐基板42可以是矽基板，而可以使用另一類型的基板，例如半導體基板、介電基板或類似的基板。接合層40與支撐基板38和支撐基板42的接合可以包含熔融接合。

應理解，支撐基板38和42的厚度可以明顯大於（例如兩倍或更多）半導體基板24的厚度，而支撐基板38和42以及半導體基板24的厚度未在第3圖中成比例繪示。根據一些實施例，接合層40和支撐基板42的厚度可以分別類似於相應的接合層36和支撐基板38的厚度。

第4圖根據一些實施例繪示導電層44的沉積，其可以是金屬層。相應的製程繪示為第26圖所示之製程流程200中的製程206。金屬層44可以作為黏著層，其具有提高隨後沉積的金屬層84（第15圖）與下層之間的黏著的功能。換言之，金屬層44與鈍化層32的黏著力優於金屬層84與鈍化層32的黏著力。因此，金屬層44也可稱為導電黏著層44。根據金屬層84對鈍化層32具有良好的黏著性的替代實施例，可以跳過導電黏著層44的形成，並且金屬層84將物理接觸鈍化層32的頂表面。根據一些實施例，金屬層44包含或由鈦、鎳、金、類似的材料或前述之合金形成。可以經由物理氣相沉積、化學氣相沉積或類似的製程進行沉積製程。金屬層44可以形成為共形（conformal）層。

參照第5圖，形成蝕刻遮罩46。蝕刻遮罩46可以是包含光阻的單層蝕刻遮罩、包含底部抗反射塗層（Bottom Anti-Reflective Coating；BARC）和底部抗反射塗層上方的光阻的雙層蝕刻遮罩、或包含底層（例如交聯光阻）、中間層和頂層的三層蝕刻遮罩。在蝕刻遮罩46中形成開口48，其中開口48對齊金屬墊30。

接下來，進行蝕刻製程50以蝕刻穿過並圖案化導電黏著層44，使得金屬墊30暴露出來。蝕刻製程50可以使用金屬墊30作為蝕刻停止層。相應的製程繪示為第26圖所示之製程流程200中的製程208。

接下來，參照第6圖，形成金屬墊52。相應的製程繪示為第26圖所示之製程流程200中的製程210。形成製程包含鍍覆製程，其可以包含電化學電鍍製程、無電電鍍製程或類似的製程。金屬墊52可以包含銅、鋁、金、銀、鎳、鎢、鈦及/或類似的材料以及前述之組合。根據一些實施例，如第6圖所示，使用蝕刻遮罩46作為鍍覆遮罩來進行鍍覆。因此，金屬墊52的邊緣垂直對齊並接觸導電黏著層44的邊緣。

根據替代實施例，不使用蝕刻遮罩46作為鍍覆遮罩，而是移除蝕刻遮罩46，隨後形成鍍覆遮罩。根據一些實施例，鍍覆遮罩也可以包含光阻。然後，將鍍覆遮罩圖案化以形成開口，經由此開口暴露出金屬墊30。鍍覆遮罩中的開口的橫向尺寸可以大於金屬墊52的相應尺寸。因此，導電黏著層44的一些邊緣部分可以經由鍍覆遮罩中的開口暴露出來。接下來，進行鍍覆製程以沉積金屬，進而形成金屬墊52。因此，相應的金屬墊52覆蓋並在導電黏著層44的一些邊緣部分上延伸。然後移除鍍覆遮罩。

在整個描述中，包含晶圓20、接合層36、支撐基板38、接合層40和支撐基板42的結構統稱為複合晶圓53，如第7圖所示。

第8圖繪示蝕刻製程以蝕刻晶圓20的上部。相應的製程繪示為第26圖所示之製程流程200中的製程212。為了形成開口60T，形成蝕刻遮罩56，其可以是單層蝕刻遮罩、雙層蝕刻遮罩、三層蝕刻遮罩或類似的蝕刻遮罩。在蝕刻遮罩56中形成開口57，使得導電黏著層44暴露於開口57。接下來，進行蝕刻製程58以蝕刻導電黏著層44、鈍化層32和互連結構28中的介電層。開口60T因此形成在晶圓20的上部。蝕刻製程可以包含使用多種不同的蝕刻化學品進行的多個蝕刻製程，進而可以蝕刻不同的材料。蝕刻製程58主要是非等向性的，而可以使用非等向性或等向性蝕刻製程來蝕刻一些非常薄的層，例如蝕刻停止層。根據一些實施例，半導體基板24作為蝕刻停止層以停止蝕刻製程58。半導體基板24的頂表面因此暴露於開口60T。根據替代實施例，在層間介電質下方的介電材料（例如接觸蝕刻停止層）可以作為蝕刻停止層以停止蝕刻製程58。在蝕刻製程58之後，移除蝕刻遮罩56。

參照第9圖，將複合晶圓53上下翻轉。在晶圓20的背側和支撐基板42上形成蝕刻遮罩62。在蝕刻遮罩62中形成開口64。開口64比相應的上方的開口60T寬，並且可以在所有方向上橫向延伸超過開口60T的邊緣。根據一些實施例，蝕刻遮罩62可以包含由TiN、TaN、BN、SiN、SiON、SiCN、SiOCN或類似的材料形成的硬遮罩。蝕刻遮罩62的形成可以包含原子層沉積、電漿輔助化學氣相沉積或類似的製程。藉由使用例如圖案化的光阻將蝕刻遮罩62圖案化，並在圖案化蝕刻遮罩62之後移除圖案化的光阻。

然後進行蝕刻製程66以形成開口60B，其穿透支撐基板42和接合層40。相應的製程繪示為第26圖所示之製程流程200中的製程214。蝕刻製程可以包含反應離子蝕刻（Reactive Ion Etching；RIE）製程，其中產生電漿，並從蝕刻氣體產生離子。根據支撐基板38是矽基板的一些實施例，可以使用選自但不限於SF ₆、CF ₄、C ₄F ₈、O ₂、Ar、及/或類似的氣體和前述之組合的製程氣體來進行蝕刻。可以在約15 mTorr至約50 mTorr的範圍的壓力下進行支撐基板42的蝕刻。製程氣體的流速可以在約150 sccm至約500 sccm的範圍。施加射頻（RF）源功率，並且RF源功率可以在約1,200瓦至約5,000瓦的範圍。也可以施加在約50瓦至約300瓦的範圍的偏壓功率。

蝕刻製程66可以包含博世（Bosch）蝕刻製程，其被配置為形成具有筆直側壁的深溝槽。博世蝕刻製程包含多個蝕刻循環。在每個蝕刻循環中，開口60B進一步向下延伸並更深地延伸到支撐基板42中。

在蝕刻製程66的初始製程中，先形成淺開口（其包含開口60B的頂部）以延伸到支撐基板42中。然後進行沉積製程以沉積聚合物層（未繪示）延伸至淺開口中。聚合物層的沉積可使用選自但不限於CF ₄、C ₄F ₈、及/或類似的氣體和前述之組合的製程氣體。聚合物層可以包含碳、氫、氧及類似的材料。聚合物層可以形成為共形層。

接下來，在自對準圖案化製程中將聚合物層圖案化，這是經由非等向性蝕刻製程實現的。根據一些實施例，使用選自但不限於SF ₆、CF ₄、C ₄F ₈、O ₂、Ar、及/或類似的氣體和前述之組合的製程氣體來進行蝕刻。作為自對準圖案化製程的結果，聚合物層包含支撐基板42的側壁上的側壁部分（以及淺開口中）以保護側壁，使得當開口60B在隨後的蝕刻製程中向下延伸時，開口60B的上部不會橫向擴展。

然後進行蝕刻製程以將開口60B更深地延伸到支撐基板42中。可以使用選自但不限於SF ₆、CF ₄、C ₄F ₈、O ₂、Ar、及/或類似的氣體和前述之組合的製程氣體來進行蝕刻。當開口60B稍微向下延伸時停止蝕刻，並在開口60延伸到剩餘的聚合物層的側壁部分正下方之前結束蝕刻，使得開口60B具有筆直邊緣。開口60B的底部也可以是平坦的。

根據一些實施例，支撐基板42的蝕刻包含多個沉積－蝕刻循環，各自包含聚合物沉積製程（如上所述）、自對準圖案化製程（如上所述）以及將開口60B向下延伸的蝕刻製程。在前一循環中形成的聚合物層可被移除或可保留以用於下一循環。每個沉積－蝕刻循環使得開口60B進一步向下延伸，直到蝕刻穿過支撐基板42，並且開口60B延伸到作為蝕刻停止層的接合層40。在最後的蝕刻製程之後，不再沉積聚合物層。

然後蝕刻接合層40。蝕刻可以是非等向性的或等向性的，並且可以經由濕式蝕刻製程或乾式蝕刻製程來進行。可以在露出但未蝕刻穿透接合層40之後移除先前形成的聚合物層，或者在蝕刻穿透接合層40之後移除先前形成的聚合物層。在蝕刻製程66之後，移除蝕刻遮罩62。

第10圖繪示另一蝕刻製程以蝕刻穿透支撐基板38、接合層36和半導體基板24。相應的製程繪示為第26圖所示之製程流程200中的製程216。在晶圓20的背側和支撐基板38上形成蝕刻遮罩72。在蝕刻遮罩72中形成開口74。開口74比相應的下方的開口60T寬並且比相應的上方的開口60B窄。開口74可以在所有橫向方向上橫向延伸超過開口60T的邊緣，並且在所有方向上從開口60B的邊緣橫向凹陷。根據一些實施例，蝕刻遮罩72可以包含由TiN、TaN、BN、SiN、SiON、SiCN、SiOCN或類似的材料形成的硬遮罩。形成製程可以包含原子層沉積、電漿輔助化學氣相沉積或類似的製程。蝕刻遮罩72的圖案化可以藉由使用圖案化的光阻，在圖案化蝕刻遮罩72之後移除圖案化的光阻。

接下來，也如第10圖所示，進行蝕刻製程76以蝕刻穿透支撐基板38、接合層36、半導體基板24和在形成開口60T時未被蝕刻的任何介電層。因此形成開口60M以穿透支撐基板38、接合層36和半導體基板24。蝕刻製程76可以包含博世蝕刻製程。蝕刻製程76的細節可以與蝕刻製程66的細節相同，在此不再贅述。

在整個描述中，開口60T、60M和60B統稱為通孔60。開口60T、60M和60B表示這些開口分別是通孔60的頂部、中間部分和底部，當複合晶圓53被定向在如第11圖所示之方向時。第21圖繪示範例通孔60的下視圖。在形成通孔60之後，移除蝕刻遮罩72。

根據替代實施例，不進行蝕刻製程66（第9圖）和蝕刻製程76（第10圖），而是可以繼續如第9圖所示之蝕刻製程66以蝕刻支撐基板38、接合層36和半導體基板24。因此，使用相同的蝕刻遮罩形成開口60M和60B，並且開口60M中的每一個可以具有與相應的上方的開口60B相同的橫向尺寸。所得到的複合晶圓53如第14圖所示。

第11圖繪示形成通孔60之後的結構，其中此結構來自將第10圖所示之結構上下翻轉。根據一些實施例，頂部開口60T的橫向尺寸W1可以在約3 μm至約15 μm的範圍。中間開口60M的橫向尺寸W2大於橫向尺寸W1，並且可以在約10 μm至約30 μm的範圍。開口60B的橫向尺寸W3大於或等於橫向尺寸W2，並且可以在約20 μm至約30 μm的範圍。橫向尺寸W1、W2和W3分別是開口60T、60M和60B的頂部尺寸。

根據一些實施例，晶圓20的厚度T1可以在約5 μm至約12 μm的範圍。支撐基板38和接合層36的組合厚度T2可以在約25 μm至約50 μm的範圍。接合層40和支撐基板42的不同部分可以具有不同的厚度。舉例來說，（支撐基板42和接合層40的）厚度T3’可以在約50 μm至約800 μm的範圍。（支撐基板42和接合層40的）厚度T3’’可以在約0 μm至約770 μm的範圍（0 μm表示沒有形成支撐基板42，或者完全消耗支撐基板42的這些部分）。應注意的是，晶圓20的厚度被放大以顯示其中的細節。而且，根據一些實施例，支撐基板42也可以比支撐基板38厚。在半導體基板24的側壁和半導體基板24的頂表面之間形成的傾斜角θ可以等於或大於90度。根據一些實施例，角度θ可以在約90度至約105度的範圍。

根據一些實施例，相應晶片22的邊緣與最近的通孔60之間的橫向距離表示為尺寸W4。通孔60的底部寬度，也是開口60B的底部寬度，表示為尺寸W5。相鄰通孔60之間的橫向距離表示為尺寸W6。根據一些實施例，橫向尺寸W4可以在約2,000 μm至約8,000 μm的範圍。橫向尺寸W5等於或大於橫向尺寸W3，並且可以在約10 μm至約30 μm的範圍。橫向間距W6可以在約3 μm至約50 μm的範圍。金屬墊30B的橫向尺寸W7可以在約2 μm至約10 μm的範圍。金屬墊30B的厚度T4可以在約5 μm至約70 μm的範圍。

第12～14圖根據替代實施例繪示通孔60的形成。參照第12圖，形成蝕刻遮罩80，並用於經由蝕刻製程82蝕刻複合晶圓53。根據一些實施例，蝕刻製程82包含博世蝕刻製程，並蝕刻穿透複合晶圓53以形成通孔60。通孔60可以具有筆直邊緣，其可以是垂直的或傾斜的。蝕刻製程82可以包含博世蝕刻製程。可由上述說明了解蝕刻製程82的細節，在此不再贅述。在進行蝕刻製程82之後，移除蝕刻遮罩80，並且所得到的複合晶圓53如第13圖所示。

參照第14圖，進行等向性蝕刻製程，其可以是濕式蝕刻製程或乾式蝕刻製程。選擇蝕刻化學品以擴展接合層36、支撐基板38、接合層40和支撐基板42中的通孔60的下部。因此，橫向擴展開口60M和60B，而不橫向擴展開口60T。根據這些實施例，開口60M和60B的邊緣可以是大致連續的，並且可以是垂直的或傾斜的。然而，在開口60M的頂部尺寸和開口60T的底部尺寸之間存在驟變。

參照第15圖，沉積金屬層84。相應的製程繪示為第26圖所示之製程流程200中的製程218。根據一些實施例，金屬層84的形成包含沉積金屬晶種層，然後在金屬晶種層上鍍覆金屬材料。金屬晶種層可以包含鈦層和在鈦層上的銅層。或者，金屬晶種層可以包含銅層（沒有鈦層）。鍍覆的材料可以包含銅、鋁、鎳、金、銀、類似的材料或前述之合金。根據一些實施例，可以例如經由物理氣相沉積從晶圓20的前側（繪示的頂側）進行金屬晶種層的沉積。

金屬晶種層在晶圓20的頂表面和側壁上延伸，其中側壁在開口60T的內部並面向開口60T。在鍍覆製程中，鍍覆的金屬材料沉積在金屬晶種層上，而不是沉積在其上沒有金屬晶種層的複合晶圓53的表面上。因此，鍍覆的金屬材料也沉積在晶圓20的頂表面上，並延伸到開口60T中。

金屬層84的底端可以與互連結構28連接半導體基板24的位置大致處於相同高度。由於從互連結構28的側壁橫向凹蝕面向開口60M和60B之半導體基板24、支撐基板38和42以及接合層36和40的側壁，不在開口60M和60B中形成金屬晶種層。結果，鍍覆的金屬材料也不沉積到開口60M和60B中，因此金屬層84不延伸到開口60M和60B中。

第16圖根據一些實施例繪示金屬層86的形成。相應的製程繪示為第26圖所示之製程流程200中的製程220。根據其他實施例，不形成金屬層86，並且不存在於最終的MEMS裝置53’（第19和20圖）中。因此，金屬層86被繪示為虛線以表示可以形成或不形成金屬層86。金屬層86的形成也可以包含沉積金屬晶種層，以及在金屬晶種層上鍍覆金屬材料。根據一些實施例，可以經由物理氣相沉積從複合晶圓53的背側（繪示的底側）進行金屬晶種層的沉積。金屬晶種層和鍍覆的金屬材料的材料可以選自分別用於形成金屬層84的金屬晶種層和鍍覆的金屬材料的同一組候選材料。金屬層86可以具有接觸半導體基板24和支撐基板38和42的底表面的水平部分。

根據替代實施例，形成金屬層84和86的順序是相反的，在形成金屬層84之前形成金屬層86。

根據一些實施例，金屬層84和86彼此可區別。這可能是由於金屬層84和86是在不同的製程中形成的。此外，金屬層84和86的材料可以彼此不同（或相同）。此外，金屬層86中的金屬晶種層的一些部分可以形成在金屬層84的鍍覆材料的端部上（並覆蓋金屬層84的鍍覆材料的端部）。或者，金屬層84中的金屬晶種層的一些部分可以形成在金屬層86的鍍覆材料的端部上（並覆蓋金屬層86的鍍覆材料的端部），取決於先形成金屬層84和86中的哪一個。

應理解，在形成金屬層84的金屬晶種層時，由於開口60T較淺，對應的金屬晶種層在形成區域上具有良好的覆蓋性，並具有高品質。因此，金屬晶種層不易從其形成的表面上剝離。作為比較，如果通孔60沒有加寬下部，則金屬層84的金屬晶種層可以在半導體基板24、接合層36、支撐基板38、接合層40和支撐基板42（如果形成）的表面上延伸。由於未加寬的通孔60具有很高的深寬比（aspect ratio），形成在通孔60的底部之金屬晶種層的一些部分的品質差。金屬晶種層的這些部分和沉積在其上的金屬材料因此可能剝落，並且可能阻塞相應的通孔60。因此阻塞帶電粒子的路徑，從第20圖可以理解。

此外，雖然可以形成金屬層86，但由於金屬層86的金屬晶種層是從複合晶圓53的背側沉積的，並從背側加寬通孔60的入口，因此也改善金屬層86的金屬晶種層。金屬層86因此不易剝落。

第17圖繪示用於露出金屬墊52的製程。根據一些實施例，經由例如化學機械拋光製程或機械研磨製程的平坦化製程來進行露出製程。相應的製程繪示為第26圖所示之製程流程200中的製程222。根據替代實施例，跳過第17圖所示的製程，並且在最終的MEMS裝置中，金屬層84保持覆蓋金屬墊52。

第18圖繪示介電隔離區88（包含88A和88B）的形成，以將一些金屬墊30和52與其他導電部件電絕緣。相應的製程繪示為第26圖所示之製程流程200中的製程224。絕緣的金屬墊52包含金屬墊30A和52A，並且可以包含或可以不包含一些金屬墊30B和52B。舉例來說，可以蝕刻穿透金屬層84和導電黏著層44，使得金屬墊52A中的每一個以及圍繞金屬墊52A的金屬層84和導電黏著層44的一部分與金屬層84和導電黏著層44的剩餘部分物理和電隔離。

根據一些實施例，介電隔離區88A形成為延伸到藉由蝕刻金屬層84和導電黏著層44留下的溝槽中。第22圖繪示金屬墊52A和52B之一（稱為52A/52B）及其周圍的介電隔離區88A或88B的範例上視圖。金屬墊52電連接到整合電路裝置26。介電隔離區88也可以由氣隙（未填充）、氧化矽、氮化矽、碳化矽及/或類似物形成。

延伸到多個通孔60中的金屬層84的一部分可以藉由金屬層84的其他部分和導電黏著層44一起電短路。多個金屬墊52B因此可以電短路。金屬墊52B也電連接到整合電路裝置26，並且多個金屬墊52B可以從整合電路裝置26接收相同的電壓。提供多個金屬墊52B（雖然它們被電短路）可以降低用於向金屬層84的不同部分提供電壓的路徑中的電阻。第24圖示意性地繪示多個區域90A的上視圖，各自包含多個通孔60，金屬層84延伸到多個通孔60中相互電連接。

延伸到多個通孔60中的金屬層84的一部分也可以藉由介電絕緣區88B彼此電絕緣，介電絕緣區88B也包含在介電絕緣區88中。相應的金屬墊52B在這些通孔60的一邊，因此彼此電絕緣。相應的金屬墊52B連接到整合電路裝置26，並且可以接收電壓，電壓可以彼此不同或彼此相同。

第25圖示意性地繪示多個區域90B的上視圖，各自包含多個通孔60，金屬層84延伸到多個通孔60中，藉由介電隔離區88B彼此電絕緣。延伸到每個通孔60中的金屬層84的一部分電連接到最近的金屬墊52B以接收電壓。

應理解，裝置晶片22（MEMS裝置）可以包含第24和25圖之一或兩者所示之裝置。舉例來說，裝置晶片22可以包含多個區域90A（第24圖）以及多個區域90B（第25圖）。或者，裝置晶片22可以包含單一個或多個區域90A或單一個或多個區域90B，但不包含裝置區域90A和90B兩者。

根據一些實施例，也將金屬層86圖案化，使得延伸到不同通孔60中的金屬層86的一部分彼此電絕緣。根據替代實施例，不將金屬層86圖案化，使得延伸到不同通孔60中的金屬層86的一部分電短路。

第19圖繪示電連接器92的形成，其可以是凸塊下冶金（Under-Bump-Metallurgies；UBM）、金屬墊、金屬柱及/或類似的元件。相應的製程繪示為第26圖所示之製程流程200中的製程226。電連接器92可用於向晶片22提供電源，例如VDD和電接地。電連接器92可以連接到接合線（未繪示）以提供電源連接及/或訊號連接。或者，MEMS裝置53’的邊緣部分可以倒裝接合到另一封裝部件，並且電連接器92可以經由焊料接合、金屬對金屬接合或類似的方法接合到另一封裝部件。

在隨後的製程中，可以沿著切割線94切割複合晶圓53，使得複合晶圓53被單片化為多個相同的封裝53’，封裝53’也是MEMS裝置。相應的製程繪示為第26圖所示之製程流程200中的製程228。

第20圖繪示設備100，其中放置MEMS裝置53’。設備100包含用於產生帶電粒子98（例如離子）的帶電粒子產生器96。設備100也可包含聚光透鏡102、聚束光欄（condenser aperture）104、聚光粒子濾波器106和聚焦透鏡110。聚光粒子濾波器106更包含開口108。MEMS裝置53’可以放置在聚光粒子濾波器106下方，具有通孔60以一一對應的方式與相應的上方的開口108重疊並對齊。將由帶電粒子98處理的目標結構120放置在MEMS裝置53’下方。MEMS裝置53’經由電路徑95連接到電源，電路徑95可以包含例如接合線。在範例實施例中，目標結構120包含曝寫材料（writer material）114，其可以是金屬、介電材料、半導體材料或類似的材料。可以在曝寫材料114上形成電荷靈敏材料116，例如光阻。

在範例實施例中，帶電粒子98穿過聚光透鏡102和聚束光欄104，並且被聚光粒子濾波器106分離成多個帶電粒子束。可以向金屬墊52B提供適當的偏置電壓或接地電壓，因而向通孔60周圍的金屬層84提供適當的偏置電壓或接地電壓，使得帶電粒子可以穿過偏置的金屬層84，或者可以被偏置的金屬層84阻擋。如第24圖所示，MEMS裝置53’可以包含彼此電絕緣的多個區域90A（及/或90B），因此可以施加不同的偏置電壓。因此，MEMS裝置53’中的一些通孔60允許帶電粒子98穿過，而MEMS裝置53’中的一些其他通孔60阻擋帶電粒子98。因此，電荷靈敏材料116將具有接收帶電粒子98的一些部分和不接收帶電粒子98的一些其他部分。MEMS裝置53’因此可用於光阻曝光、選擇性離子佈植、曝寫微影遮罩和類似的應用。

第23圖根據替代實施例繪示MEMS裝置53’。這些實施例類似於第19圖中的實施例，除了半導體基板24和支撐基板38和42的側壁是傾斜的。傾斜角θ可以大於約95度，並且可以在約95度至約105度的範圍。傾斜角θ的形成可以藉由調整第9和10圖所示之製程中蝕刻支撐基板38和42的製程條件來實現。

本發明實施例具有一些有利的部件。形成具有通孔的MEMS裝置。通孔的下部形成為比相應的上部寬。因此，在形成延伸到通孔中的金屬層中，降低金屬剝離的可能性，故改善帶電粒子的路徑控制並且可以更精確。

根據一些實施例，一種方法包含在半導體基板上方形成互連結構，其中互連結構包含多個介電層，並且其中互連結構和半導體基板包含在晶圓中；在互連結構上方形成多個金屬墊；形成多個通孔穿透晶圓，其中多個通孔包含穿透互連結構的頂部；以及在頂部下方並連接到頂部的中間部分，其中中間部分比相應的頂部寬；以及形成與多個金屬墊電性連接的第一金屬層，其中第一金屬層延伸至多個通孔的頂部中。

在一實施例中，形成第一金屬層包含從晶圓的前側進行的第一沉積製程，並且此方法更包含形成與多個金屬墊電性連接的第二金屬層，其中第二金屬層延伸至通孔的中間部分中，其中第二金屬層包含第二沉積製程，並且其中從晶圓的背側進行第二沉積製程。在一實施例中，形成多個通孔包含進行第一蝕刻製程以蝕刻互連結構，其中從晶圓的前側蝕刻晶圓以形成多個通孔的頂部；以及進行第二蝕刻製程以蝕刻半導體基板，其中從晶圓的背側蝕刻晶圓以形成多個通孔的中間部分。

在一實施例中，此方法更包含在半導體基板上接合第一支撐基板，其中在第二蝕刻製程中蝕刻第一支撐基板，並且通孔的中間部分延伸至第一支撐基板中。在一實施例中，此方法更包含在第一支撐基板上接合第二支撐基板；以及在第二蝕刻製程之前，進行第三蝕刻製程，其中從晶圓的背側蝕刻第二支撐基板以形成多個通孔的底部。

在一實施例中，形成多個通孔包含進行非等向性蝕刻製程以形成多個通孔的頂部和中間部分；以及在非等向性蝕刻製程之後，進行等向性蝕刻製程以橫向擴展多個通孔的中間部分。在一實施例中，在形成第一金屬層之後，第一金屬層的最底端與半導體基板的頂表面大致齊平。

在一實施例中，此方法更包含對晶圓進行切割製程，其中在切割製程時，半導體基板的側壁暴露於通孔的中間部分中的一個。在一實施例中，第一金屬層使多個金屬墊電短路。在一實施例中，此方法更包含形成隔離區以將第一金屬層電隔離成多個部分，其中多個部分中的每一個與多個金屬墊中的一個電性連接。

根據一些實施例，一種結構包含半導體基板；在半導體基板上方的互連結構，其中互連結構包含多個介電層；在互連結構上方的多個金屬墊，其中多個金屬墊與互連結構電性連接。多個通孔穿透互連結構與半導體基板，其中多個通孔包含穿透互連結構的頂部；以及在頂部下方並連接到頂部的中間部分，其中中間部分比相應的頂部寬；以及與多個金屬墊電性連接的第一金屬層，其中第一金屬層延伸至多個通孔的頂部。

在一實施例中，第一金屬層的底端與互連結構和半導體基板之間的界面處於大致相同的高度。在一實施例中，從頂部到中間部分，頂部的第一寬度驟變為中間部分的第二寬度。在一實施例中，此結構更包含第二金屬層，延伸至通孔的中間部分中，其中第二金屬層與第一金屬層形成可區別的界面。在一實施例中，此結構更包含接合到半導體基板的第一支撐基板，其中通孔的中間部分延伸至第一支撐基板中。在一實施例中，此結構更包含接合到第一支撐基板的第二支撐基板，其中多個通孔更包含在第二支撐基板中的底部。在一實施例中，多個通孔的底部比中間部分寬。

根據一些實施例，一種結構包含半導體基板；在半導體基板上方的多個介電層；多個通孔穿透多個介電層和半導體基板，其中多個通孔包含穿透多個介電層的頂部；以及在頂部下方並連接到頂部的中間部分，其中頂部的底部寬度大於中間部分的頂部寬度；以及第一金屬層，包含與多個介電層重疊的頂部；以及延伸至多個通孔的頂部中的側壁部分。在一實施例中，此結構更包含延伸至中間部分中的第二金屬層，其中第二金屬層與多個介電層中的一個形成水平界面。在一實施例中，此結構更包含在半導體基板下方並接合到半導體基板的支撐基板，其中中間部分更延伸至支撐基板中。

以上概述數個實施例的部件，使得本案所屬技術領域中具有通常知識者可以更加理解本發明實施例的多個面向。本案所屬技術領域中具有通常知識者應該理解，他們能輕易地以本發明實施例為基礎，設計或修改其他製程和結構，以達到與本文介紹的實施例相同的目的及/或優點。本案所屬技術領域中具有通常知識者也應該理解，此類等效的結構未悖離本發明實施例的精神與範圍，並且他們能在不違背本發明實施例的精神和範圍下，做各式各樣的改變、取代和調整。

20:裝置 22:晶片 24:半導體基板 26:整合電路裝置 28:互連結構 29:介電層 30,30A,30B,52,52A,52B:金屬墊 32:鈍化層 36,40:接合層 38,42:支撐基板 44,84,86:金屬層 46,56,62,72,80:蝕刻遮罩 48,57,60B,60M,60T,64,74,108:開口 50,58,66,76,82:蝕刻製程 53:複合晶圓 53’:MEMS裝置 60:通孔 88,88A,88B:介電隔離區 90A,90B:區域 92:電連接器 94:切割線 95:電路徑 96:帶電粒子產生器 98:帶電粒子 100:設備 102:聚光透鏡 104:聚束光欄 106:聚光粒子濾波器 110:聚焦透鏡 114:曝寫材料 116:電荷靈敏材料 120:目標結構 200:製程流程 202,204,206,208,210,212,214,216,218,220,222,224:製程 226,228:製程 T1,T2,T3’,T3’’,T4:厚度 W1,W2,W3,W4,W5,W7:橫向尺寸 W6:橫向間距 θ:角度

藉由以下的詳細描述配合所附圖式，可以更加理解本發明實施例的面向。需強調的是，根據產業上的標準慣例，許多部件並未按照比例繪製。事實上，為了能清楚地討論，各種部件的尺寸可能被任意地增加或減少。第1～19圖根據一些實施例繪示包含多個通孔的微機電系統（MEMS）裝置的剖面圖。第20圖根據一些實施例繪示MEMS裝置的使用。第21圖根據一些實施例繪示與表面金屬層隔離的金屬墊的上視圖。第22圖根據一些實施例繪示通孔的上視圖。第23圖根據一些實施例繪示MEMS裝置的剖面圖。第24圖根據一些實施例繪示多個金屬墊和通孔的上視圖。第25圖根據一些實施例繪示多個金屬墊和通孔的上視圖，其中表面金屬層被圖案化。第26圖根據一些實施例繪示用於形成MEMS裝置的製程流程。

20:裝置

22:晶片

24:半導體基板

26:整合電路裝置

28:互連結構

29:介電層

30,30A,30B,52,52A,52B:金屬墊

32:鈍化層

36,40:接合層

38,42:支撐基板

44,84,86:金屬層

60B,60M,60T:開口

53’:MEMS裝置

60:通孔

88,88A,88B:介電隔離區

92:電連接器

94:切割線

Claims

一種微機電系統裝置的形成方法，包括：在一半導體基板上方形成一互連結構，其中該互連結構包括複數個介電層，並且其中該互連結構和該半導體基板包括在一晶圓中；在該互連結構上方形成複數個金屬墊；形成複數個通孔穿透該晶圓，其中該些通孔包括：頂部，穿透該互連結構；以及中間部分，在該些頂部下方並連接到該些頂部，其中該些中間部分比相應的該些頂部寬；以及形成與該些金屬墊電性連接的一第一金屬層，其中該第一金屬層延伸至該些通孔的該些頂部中。
如請求項1之微機電系統裝置的形成方法，其中形成該第一金屬層包括從該晶圓的前側進行的一第一沉積製程，並且該方法更包括：形成與該些金屬墊電性連接的一第二金屬層，其中該第二金屬層延伸至該些通孔的該些中間部分中，其中形成該第二金屬層包括一第二沉積製程，並且其中從該晶圓的背側進行該第二沉積製程。
如請求項1或2之微機電系統裝置的形成方法，其中形成該些通孔包括：進行一第一蝕刻製程以蝕刻該互連結構，其中從該晶圓的前側蝕刻該晶圓以形成該些通孔的該些頂部；以及進行一第二蝕刻製程以蝕刻該半導體基板，其中從該晶圓的背側蝕刻該晶圓以形成該些通孔的該些中間部分。
如請求項3之微機電系統裝置的形成方法，更包括：在該半導體基板上接合一第一支撐基板，其中在該第二蝕刻製程中蝕刻該第一支撐基板，並且該些通孔的該些中間部分延伸至該第一支撐基板中。
如請求項4之微機電系統裝置的形成方法，更包括：在該第一支撐基板上接合一第二支撐基板；以及在進行該第二蝕刻製程之前，進行一第三蝕刻製程，其中從該晶圓的該背側蝕刻該第二支撐基板形成該些通孔的底部。
如請求項1或2之微機電系統裝置的形成方法，其中形成該些通孔包括：進行非等向性蝕刻製程以形成該些通孔的該些頂部和該些中間部分；以及在該非等向性蝕刻製程之後，進行等向性蝕刻製程以橫向擴展該些通孔的該些中間部分。
如請求項1或2之微機電系統裝置的形成方法，其中在形成該第一金屬層之後，該第一金屬層的最底端與該半導體基板的頂表面大致齊平。
如請求項7之微機電系統裝置的形成方法，更包括對該晶圓進行切割製程，其中在該切割製程時，該半導體基板的側壁暴露於該些通孔的該些中間部分中的一個。
如請求項1或2之微機電系統裝置的形成方法，其中該第一金屬層使該些金屬墊電短路。
如請求項1或2之微機電系統裝置的形成方法，更包括形成隔離區以將該第一金屬層電隔離成複數個區塊，其中該些區塊中的每一個與該些金屬墊中的一個電性連接。
一種微機電系統裝置，包括：一半導體基板；一互連結構，在該半導體基板上方，其中該互連結構包括複數個介電層；複數個金屬墊，在該互連結構上方，其中該些金屬墊與該互連結構電性連接；複數個通孔，穿透該互連結構和該半導體基板，其中該些通孔包括：頂部，穿透該互連結構；以及中間部分，在該些頂部下方並連接到該些頂部，其中該些中間部分比相應的該些頂部寬；以及一第一金屬層，與該些金屬墊電性連接，其中該第一金屬層延伸至該些通孔的該些頂部。
如請求項11之微機電系統裝置，更包括一第二金屬層，延伸至該些通孔的該些中間部分中，其中該第二金屬層與該第一金屬層形成可區別的界面。
一種微機電系統裝置，包括：一半導體基板；複數個介電層，在該半導體基板上方；複數個通孔，穿透該些介電層與該半導體基板，其中該些通孔包括：頂部，穿透該些介電層；以及中間部分，在該些頂部下方並連接到該些頂部，其中該些頂部的底部寬度大於該些中間部分的頂部寬度；以及一第一金屬層，包括：一頂部，與該些介電層重疊；以及側壁部分，延伸至該些通孔的該些頂部中。