[go: up one dir, main page]

TWI885289B - 立體式源極接觸結構 - Google Patents

立體式源極接觸結構 Download PDF

Info

Publication number
TWI885289B
TWI885289B TW111134907A TW111134907A TWI885289B TW I885289 B TWI885289 B TW I885289B TW 111134907 A TW111134907 A TW 111134907A TW 111134907 A TW111134907 A TW 111134907A TW I885289 B TWI885289 B TW I885289B
Authority
TW
Taiwan
Prior art keywords
heavily doped
doped region
source
region
metal
Prior art date
Application number
TW111134907A
Other languages
English (en)
Other versions
TW202414828A (zh
Inventor
崔秉鉞
王睿誠
薛立甜
蕭瑞澤
Original Assignee
國立陽明交通大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 國立陽明交通大學 filed Critical 國立陽明交通大學
Priority to TW111134907A priority Critical patent/TWI885289B/zh
Priority to US18/099,090 priority patent/US20240096982A1/en
Publication of TW202414828A publication Critical patent/TW202414828A/zh
Application granted granted Critical
Publication of TWI885289B publication Critical patent/TWI885289B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0295—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the source electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/252—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/8303—Diamond
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

一種立體式源極接觸結構，其係依序通過一微影蝕刻製程與淺溝槽蝕刻製程在一功率元件中形成接觸金屬窗區，以藉由該接觸金屬窗區將源極重摻雜區間隔為第一、第二重摻雜區，之後，針對上介電層進行側向蝕刻製程，以形成梯形結構的第一介電層與第二介電層，並暴露出第一金屬源極表面接觸區與第二金屬源極表面接觸區。基於淺溝槽蝕刻製程所暴露出的縱深表面可增加源極接觸金屬沉積時的側面接觸，形成本發明所公開之階梯狀的立體結構，應用本發明可以有效地縮小電晶體單元間距，並且廣泛應用於具有金氧半場效電晶體結構之功率元件。

Description

立體式源極接觸結構
本發明係有關於一種金屬與源極接觸結構及其製程技術，特別是有關於一種應用側向蝕刻製程以形成之立體式的源極接觸結構及形成該立體式源極接觸結構之製程方法。
按，高功率金氧半場效電晶體根據其通道型式，基本上可分為兩種基本類型，其中一種為平面通道的垂直雙重擴散式金氧半場效電晶體(Vertical Double Diffused Metal Oxide Semiconductor Field Effect Transistor，VDMOSFET)，另一種為垂直通道的溝槽式閘極金氧半場效電晶體(U-shaped Metal Oxide Semiconductor Field Effect Transistor，UMOSFET)。一般來說，高功率元件導通狀態的總電阻愈小愈好，而元件面積愈大，電阻自然愈低，但是在達到相同的導通電流之前提下時，元件面積愈大則意味著成本愈高，因此，評估功率元件性能的導通電阻一般而言會以「單位面積」的電阻為準，稱之為：特徵導通電阻(Ron,sp(ohm-cm2))，當特徵導通電阻(Ron,sp)的值愈低時，則表示元件技術愈好。
而為了達到高導通電流，功率元件通常會並聯大量基本單元的電晶體元件，請參閱本發明附圖第1圖所示，而其中，當單元間距(cell pitch)11的長度愈短時，則可使得單位面積的單元密度愈高，特徵導通電阻會愈 低。因此，如何能有效「縮短單元間距」係為降低高功率元件之特徵導通電阻的關鍵技術之一。
大抵而言，現有技術中已提出數種縮短單元間距的做法，若以一VDMOSFET為例，其做法包含可以：縮短通道長度、縮小閘極和源極重疊長度、縮小相鄰的P型基體(P-body)間距、縮小接觸窗寬度、縮小金屬與P型基體接觸寬度、以及縮小金屬與源極接觸寬度等等。基於接觸電阻(RCS)會與接觸面積(AC)呈反比，因此在縮小金屬與源極接觸寬度的同時，亦會增加接觸電阻；同時，也會因為接觸窗的縮小而增加接觸窗製程以及金屬化製程的難度，使其製程複雜度大幅上升。有鑒於此，此種作法通常會受限於接觸窗的最小寬度、金屬與源極間的接觸阻抗等條件，使其無法再往下進行微縮。
除此之外，已知現有標準的源極金屬接觸製程如下：在完成所有的離子植入以及閘極製程之後，沉積一層介電層，接著以微影蝕刻製程形成源極接觸窗，接著進行金屬沉積，通常是金屬鎳，並通過高溫退火後讓該金屬鎳與碳化矽反應形成鎳-金屬矽化物(Ni-silicide)，之後，再將未反應的金屬鎳去除，形成如本發明附圖第2圖所示之結構。其中，所形成的鎳-金屬矽化物211在第2圖中係以實心填滿示之。為了確保源極和閘極隔離，源極接觸窗的邊緣和閘極邊緣必須要留有足夠的間距S，該間距S通常約介於0.5微米至1.0微米之間。與此同時，接觸窗和源極之間亦要有足夠的重疊，以降低金屬和源極的接觸電阻，標示如第2圖中所示之”O”，該重疊長度O通常約介於0.5微米至2.0微米之間。同時，基於現有專利與文獻已公開的做法，其中，改善源極接觸電阻並縮小單元間距的作法，均係採 用自動對準(self-align)的概念，以期在相同的單元間距下，能夠得到最大的接觸面積。因此，接觸窗圖案和源極圖案的間距通常會受兩次微影製程的對準誤差以及兩次的微影/蝕刻線寬控制所影響，承以前述第2圖所舉之例子而言，如果該重疊長度O的最小值為0.5微米，對準誤差以及製程誤差有0.2微米，那麼便必須設計重疊長度O至少有(0.5微米+0.2微米=0.7微米)。即便如此，當製程中產生有對準偏差時，使得源極左、右兩側的接觸面積不同，從而使得接觸電阻不同，則亦會導致電流不均勻，引發元件可靠度不佳的問題，如此一來便引發一連串的負面效應。由此觀之，可以顯見，針對現行的功率元件而言，如何能有效「縮短單元間距」，同時避免上述所言之各種負面效應及缺失的發生，對本領域之技術人士來說，確實具有其重要性。
有鑒於此，考慮到上述所列之眾多問題點，極需要採納多方面的考量。故，本申請案之發明人係有感於上述缺失之可改善，且依據多年來從事此方面之相關經驗，悉心觀察且研究之，並配合學理之運用，而提出一種設計新穎且有效改善上述缺失之本發明，其係揭露一種新穎的製程方法，並通過此創新的製程技術，可以在相同的接觸面積條件下，有效縮短單元間距，與此同時，解決諸多現有技術所存在已久的缺失，其具體之架構及實施方式，本申請人將提供詳述於下。
為解決習知技術存在的問題，本發明之一目的係在於提供一種新穎的製程技術，其係有關於在金屬與源極間形成一種立體式的接觸結構，藉由採用本發明所公開之技術方案，能夠在相同的接觸面積條件下， 有效縮小單元間距，並且維持左右的源極具有相同的接觸面積，同時，可在不增加製程困難度的情況下，亦維持此種製程技術的低複雜度(low complexity)。
本發明之又一目的係在於提出一種立體的源極接觸結構及製程技術，其中，在本發明之一實施態樣中，可以利用接觸金屬窗區中的碳化矽淺溝槽蝕刻以及介電層的側向蝕刻技術，使得源極接觸金屬除了從碳化矽表面接觸源極外，更增加了側面的接觸。依據本發明所提供之製程技術，在相同的接觸面積條件下，可以縮小單元間距約0.6微米至1.0微米，約佔單元間距的10%至20%，並可維持左右源極相同的接觸面積。
本發明之再一目的係在於提出一種立體的源極接觸結構及製程技術，通過採用本發明所公開之立體式的源極接觸結構及其製程方法，不僅能夠降低接觸金屬窗區的深寬比，有利於後續金屬的沉積；本發明所揭露之技術方案，亦可廣泛應用於各種半導體元件的垂直雙重擴散式金氧半場效電晶體和溝槽式閘極金氧半場效電晶體，甚至大抵在半導體元件之表面具有金氧半場效電晶體結構的其它功率元件亦可採用。
就實際應用層面上而言，依據本發明所公開之立體式的源極接觸結構及其製程方法，該技術方案係可以有效地應用於各種半導體元件中的垂直雙重擴散式金氧半場效電晶體(VDMOSFET)和溝槽式閘極金氧半場效電晶體(UMOSFET)，並且，亦可廣泛及於其他具有該垂直雙重擴散式金氧半場效電晶體和溝槽式閘極金氧半場效電晶體元件結構之功率電晶體元件，如：絕緣閘極雙極性電晶體(Insulated Gate Bipolar Transistor，IGBT)等，使該電晶體結構中的源極接觸金屬具有階梯狀之一立體結構。
鑒於以上，依據本申請人所揭露之一種立體式的源極接觸結構，其係適於一功率元件，該功率元件係具有一半導體基板，並在該半導體基板上形成有一磊晶層，同時，該磊晶層上係進一步形成有一基體區。所述的立體式源極接觸結構係包括：一源極重摻雜區，形成於該基體區上，其中，源極重摻雜區中係形成有一接觸金屬窗區，並通過所述的接觸金屬窗區將源極重摻雜區間隔為相異二側之一第一重摻雜區與一第二重摻雜區。一上介電層係形成於該源極重摻雜區上，其中，該上介電層亦通過該接觸金屬窗區使其間隔為相異二側之一第一介電層與一第二介電層，從而使所述的第一介電層係形成於該第一重摻雜區上，所述的第二介電層係形成於該第二重摻雜區上，並且，該第一介電層與該第一重摻雜區之接觸長度係小於該第一重摻雜區之長度，以暴露出一第一金屬源極表面接觸區。該第二介電層與該第二重摻雜區之接觸長度係小於該第二重摻雜區之長度，以暴露出一第二金屬源極表面接觸區。
一源極接觸金屬係可通過所述的接觸金屬窗區沉積於該第一介電層與該第二介電層之間、該第一重摻雜區與該第二重摻雜區之間、以及該基體區之上，使得所沉積的源極接觸金屬係至少覆蓋前述的第一金屬源極表面接觸區、第二金屬源極表面接觸區、沿著該第一重摻雜區與該第二重摻雜區之一縱深表面、以及該第一重摻雜區與該第二重摻雜區之間的一間隔表面，與此同時，該源極接觸金屬係具有階梯狀之一立體結構。
根據本發明之實施例，所述功率元件的半導體基板，其材質例如可以為：矽基板、碳化矽基板、氧化鎵基板、氮化鋁基板、或者鑽石基板。所沉積的源極接觸金屬，在本發明之一實施例中，其材質例如可為一種鎳-金屬矽化物。
同時，上介電層與該第一重摻雜區、第二重摻雜區之間更包含有一閘極氧化層，其係形成於該源極重摻雜區上、以及形成於該閘極氧化層上之一閘極導電層。通過本發明所公開之立體式源極接觸結構，其所能應用之電晶體元件種類例如可及於：垂直雙重擴散式金氧半場效電晶體、溝槽式閘極金氧半場效電晶體，甚或其他具有該垂直雙重擴散式金氧半場效電晶體結構或溝槽式閘極金氧半場效電晶體結構之功率電晶體元件，如：絕緣閘極雙極性電晶體。總括來說，熟習本技術領域之具備通常知識的技術人士能夠在不脫離本發明精神之前提下，根據本發明所披露之技術方案進行適當的修飾或變化，惟其變化例仍應隸屬本發明之發明範疇。本發明並不以該等所揭之參數及其條件、以及應用所屬領域為其限制。
同時，本發明亦公開如何形成所述之立體式源極接觸結構的製程方法，該製程方法包括：首先提供一功率元件，其係具有半導體基板、以及依序形成於該半導體基板上的磊晶層與基體區；之後，在該基體區上形成有源極重摻雜區，並且，一第三重摻雜區係埋設於所述的基體區中，並配置且隔離於該源極重摻雜區中。之後，一上介電層係沉積於源極重摻雜區上，並通過一微影蝕刻製程在其中形成接觸金屬窗區。之後，沿著該接觸金屬窗區接續進行一淺溝槽蝕刻製程，以通過往下延伸的接觸金屬窗區與淺溝槽蝕刻製程將源極重摻雜區間隔為相異二側之第一重摻雜區與 第二重摻雜區，與此同時，暴露出沿著該第一重摻雜區與第二重摻雜區之縱深表面以及該第一重摻雜區與第二重摻雜區之間的間隔表面。
之後，針對所述的上介電層進行一側向蝕刻製程，以暴露出第一金屬源極表面接觸區與第二金屬源極表面接觸區，並形成所述的第一介電層與第二介電層。根據本發明之實施例，該第一介電層與第二介電層係呈一梯形結構。在此結構基礎上，本發明便可進行源極接觸金屬的沉積，使該源極接觸金屬可沉積於第一介電層與第二介電層之間、第一重摻雜區與第二重摻雜區之間、以及該基體區之上，從而使得該源極接觸金屬係至少覆蓋所述的第一金屬源極表面接觸區、第二金屬源極表面接觸區、沿著該第一重摻雜區與該第二重摻雜區之縱深表面、以及該第一重摻雜區與該第二重摻雜區之間的間隔表面，緣此，通過本發明所揭露之技術方案，所沉積之源極接觸金屬係具有階梯狀之立體結構。
依據本發明所公開之製程技術，其中，所使用之半導體基板、磊晶層、第一重摻雜區與第二重摻雜區係具有一第一半導體型，基體區與第三重摻雜區係具有一第二半導體型，第一半導體型與第二半導體型係為相異之導電型態。換言之，本發明並不以其導電型態為N型或P型為限制，依據本發明所公開之技術方案，以下，本申請人所公開本發明所揭之實施例，僅係以N型碳化矽作為半導體基板材質為一示範例進行本發明之技術說明，其目的係在於為了使本領域之人士可充分瞭解本發明之技術思想，而並非用以限制本發明之應用。換言之，本發明所公開之製程方法，其係可應用於不限N型碳化矽之半導體基板材質，基於相同原理，亦可廣泛及於各種半導體材料，包含N型通道或P型通道之電晶體元件，及其他半導體 材料所製成之基板，例如：矽、氧化鎵(Ga2O3)、氮化鋁(AlN)、以及鑽石(Diamond)基板等等。
更進一步而言，根據本發明之實施例，所暴露出之第一金屬源極表面接觸區與第二金屬源極表面接觸區之長度，例如約介於0.2微米至1.0微米之間，較佳地，可為0.3微米。沿著該第一重摻雜區與該第二重摻雜區之縱深表面之深度例如約介於0.2微米至0.5微米之間。一般而言，本發明進行淺溝槽蝕刻製程時的蝕刻深度係不少於該第一重摻雜區與該第二重摻雜區之厚度，以期能夠暴露出足夠深度的縱深表面。
在一實施例中，所述的側向蝕刻製程例如可通過一濕蝕刻步驟進行之。大抵來說，依據本發明所公開之立體式源極接觸結構及形成該結構的製程方法，能夠使熟習本技術領域之具備通常知識的技術人士在不脫離本發明精神之前提下，根據本發明所披露之製程技術進行適當的修飾或變化，惟其變化態樣仍應隸屬本發明之發明範疇。本發明並不以該等所揭之製程參數或其製程條件為限，本發明係具有極大的製程彈性。
鑒於上述技術特徵，可以顯見，本發明主要係公開了一種立體式的源極接觸結構、以及形成該立體式源極接觸結構的製程方法，通過此等製程技術方案，本發明可以實現在相同的接觸面積條件下，有效縮小單元間距的發明目的，同時，亦維持左右的源極具有相同的接觸面積，並降低製程困難度。
底下，本申請人係進一步藉由所揭露之具體實施例配合所附的圖式詳加說明，當更容易瞭解本發明之目的、技術內容、特點及其所達成之功效。
11:單元間距
211:鎳-金屬矽化物
331:源極接觸區域
S:間距
O:重疊長度
WD:接觸金屬窗區
LMW:深度
LMS:長度
D:厚度
S602、S604、S606、S608、S610、S612:步驟
40:半導體基板
42:磊晶層
44:基體區
46A:第一重摻雜區
46B:第二重摻雜區
47:第三重摻雜區
48A:第一介電層
48B:第二介電層
49:上介電層
50:源極接觸金屬
101:第一金屬源極表面接觸區
102:第二金屬源極表面接觸區
200:縱深表面
300:間隔表面
第1圖係公開現有技術中一標準的源極金屬接觸製程所對應之剖面結構示意圖。
第2圖係為依據第1圖結構在其上沉積有鎳-金屬矽化物之示意圖。
第3圖係公開本發明進行改良之一源極接觸區域之示意圖。
第4圖係為根據本發明所提供一實施例之立體式源極接觸結構其結構示意圖。
第5圖係為依據第4圖結構在其上沉積有源極接觸金屬之示意圖。
第6圖係公開本發明所提供一實施例形成立體式源極接觸結構之製程方法所對應之步驟流程圖。
第7圖係公開本發明一實施例之製程方法所對應之結構示意圖。
第8圖係為依據第7圖結構進行一微影蝕刻製程之示意圖。
第9圖係為依據第8圖結構進行一淺溝槽蝕刻製程之示意圖。
第10圖係為依據第9圖結構進行一側向蝕刻製程以暴露出金屬源極表面接觸區之示意圖。
第11圖係為依據第10圖結構在其上沉積有源極接觸金屬之示意圖。
以上有關於本發明的內容說明，與以下的實施方式係用以示範與解釋本發明的精神與原理，並且提供本發明的專利申請範圍更進一步的解釋。有關本發明的特徵、實作與功效，茲配合圖式作較佳實施例詳細說明如下。
其中，參考本發明之優選實施例，其示例係於附圖中示出，並在其附圖與說明書中，本發明係盡可能使用相同的附圖標記指代相同或相似的元件。
以下本發明所公開之實施方式係為了闡明本發明之技術內容及其技術特點，並為了俾使本領域之技術人員能夠理解、製造、與使用本發明。然而，應注意的是，該些實施方式並非用以限制本發明之發明範疇。因此，根據本發明精神的任何均等修改或其變化例，亦應也當涵蓋於本發明之發明範圍內，乃合先敘明。
本發明係揭露一種立體式的源極接觸結構，其係針對現行金屬與源極間的接觸結構作一改良，本發明旨在維持相同的接觸面積條件下，能夠有效率地縮小單元間距，並且，在能夠降低製程困難度的優勢下，亦能維持左右的源極具有相同的接觸面積，實現本發明極佳之發明功效。基於本發明之核心技術乃在於針對所述的源極金屬接觸結構及其製程方法進行改良，關於電晶體結構中其餘離子植入區域及閘極製程等步驟皆與現行標準製程一致，故本申請人僅針對其中進行改良之處，如第3圖中所示之源極接觸區域331所繪製區域，茲進行詳細說明如後。
請參見第4圖與第5圖所示，其係為根據本發明所提供一實施例之立體式源極接觸結構其結構示意圖，如該等附圖所示，本發明所揭露之立體式源極接觸結構係可適用並應用於一功率元件，為了明確且精要地描述本發明詳細之實施方式，以下係以一基本的VDMOSFET結構作為解釋本發明技術思想的示範例進行說明，惟該示範例並不用以侷限本發明之發明範圍，本申請人係在此合先敘明。
根據本發明之實施例，所述的功率元件係具有一半導體基板40，並在其上形成有一磊晶層42，並且，在該磊晶層42上係進一步形成有一基體區44。依據本發明之一較佳示例性的實施例中，其係可採用N型重摻雜的碳化矽材料作為此半導體基板40(圖中係以”N+sub”示之)之材質，並在此半導體基板40的正面以磊晶方式成長一N型碳化矽磊晶層42(圖中係以”N-epi”示之)，之後，再通過P型基體離子植入製程(body implantation)以形成所示的基體區(圖中係以”P-body”示之)44。惟值得說明的是，所述的半導體基板40之材質並不以N型碳化矽為限，其他大抵以寬能隙半導體材料，如：氧化鎵(Ga2O3)、氮化鋁(AlN)、以及鑽石(Diamond)等材質；甚或直接以矽所製成的基板，皆可應用於本發明所屬領域，關於本發明以下示範例之說明僅是以N型碳化矽材料作為一種實施態樣，以進行本發明之技術說明。基於同樣的技術原理，本領域具通常知識之技術人士自然可在本發明之教示下將其應用於P型半導體基板之電晶體元件，本發明在此不予贅述。
依據本發明之實施例，其中，一源極重摻雜區(圖中標示為”N+”)，係形成於所述的基體區44上，其中，該源極重摻雜區中係形成有一接觸金屬窗區WD，通過該接觸金屬窗區WD將該源極重摻雜區間隔為相異二側之一第一重摻雜區46A(圖中標示為”N+”)與一第二重摻雜區46B(圖中標示為”N+”)。一第三重摻雜區47(圖中標示為”P+”)係形成於所示接觸金屬窗區WD之下方，並埋設於該基體區44中。其中，在此實施例中，本發明係提供所示第三重摻雜區47之寬度係窄於接觸金屬窗區WD之一底部寬度之實施態樣；惟本發明並不以此為限。在本發明之其他實施例 中，為了進一步地容許較大的接觸金屬窗區圖案，同時亦能有利於在進行接觸窗微影蝕刻的製程需求，則所示第三重摻雜區47之寬度係可選擇性地大於該接觸金屬窗區WD之底部寬度，則亦可實施本發明之發明功效。
之後，一上介電層(圖中係以點狀圖案標示)係形成於前述之源極重摻雜區上，同時，該上介電層亦通過接觸金屬窗區WD使其間隔為相異二側之一第一介電層48A與一第二介電層48B，其中，該第一介電層48A係形成於該第一重摻雜區46A上，該第二介電層48B係形成於該第二重摻雜區46B上，並且，如本發明附圖第4圖~第5圖所示，該第一介電層48A與該第一重摻雜區46A之間的接觸長度係小於該第一重摻雜區46A之長度，使其能夠暴露出一第一金屬源極表面接觸區101，同樣地，該第二介電層48B與該第二重摻雜區46B之間的接觸長度係小於該第二重摻雜區46B之長度，使其能夠暴露出一第二金屬源極表面接觸區102。
因此，之後，如本發明附圖第5圖所示，源極接觸金屬50便可通過該接觸金屬窗區WD沉積於所述之第一介電層48A與第二介電層48B之間、第一重摻雜區46A與第二重摻雜區46B之間、以及該基體區44之上，並使得所沉積的源極接觸金屬50係至少覆蓋前述之第一金屬源極表面接觸區101、第二金屬源極表面接觸區102、沿著該第一重摻雜區46A與該第二重摻雜區46B之縱深表面200、以及該第一重摻雜區46A與該第二重摻雜區46B之間的一間隔表面300，使本發明所形成之源極接觸金屬50具有階梯狀之一立體結構。一般而言，該源極接觸金屬50的形成，例如可通過沉積接觸金屬，例如金屬鎳(Ni)，並經過高溫退火形成鎳-金屬矽化物(Ni-silicide)，之後，再以選擇性蝕刻去除未反應的金屬鎳，便能形成如 第5圖所示之源極接觸金屬50，其係為一種具有階梯狀的立體結構。之後，後續步驟乃與現行的VDMOSFET相同，本領域之技術人士可於後續製程中陸續進行閘極接觸窗微影、蝕刻，厚金屬沈積，金屬層微影蝕刻等等步驟。
其中，詳細來看，依據本發明之較佳實施例，如第5圖所示，其中，所暴露出來之第一金屬源極表面接觸區101與第二金屬源極表面接觸區102係具有一長度LMS，該長度LMS約可控制使其介於0.2微米至1.0微米之間。所暴露之沿著第一重摻雜區46A與第二重摻雜區46B之縱深表面200係具有一深度LMW，該深度LMW約可控制使其介於0.2微米至0.5微米之間。在本發明之實施例中，本發明人係提供所述之第一介電層48A與第二介電層48B為一梯形結構之實施態樣。
更進一步來看，依據本發明之實施例，一般而言，所暴露出的第一金屬源極表面接觸區101與第二金屬源極表面接觸區102之長度LMS會與介電層進行側向蝕刻的製程參數有關，所暴露出之縱深表面200的深度LMW則會與源極重摻雜區(N+)進行淺溝槽蝕刻的製程參數有關，一般來說，該淺溝槽蝕刻製程的蝕刻深度會接近於或是略微超過(不少於)該第一重摻雜區46A與該第二重摻雜區46B之厚度D，以暴露出具有足夠深度LMW的縱深表面200。本申請人係將於以下如何形成此一結構之製程方法進行詳細說明中提及，請參考如本申請案後續段落所公開者。
同時，值得提醒的是，如本發明承前所述，基於本發明係僅針對其中的源極接觸區域(附圖第3圖所示源極接觸區域331)進行改良並提供相關說明，換言之，在源極接觸區域以外的介電層與源極重摻雜區(如 第一重摻雜區、第二重摻雜區)之間，如標準製程，係包括有一閘極氧化層(gate oxide)，其係形成於該源極重摻雜區上、以及形成於該閘極氧化層上之一閘極導電層(gate conductive layer)。由於此部分之技術內容係為現行標準製程，亦並非本申請人發明所請求之核心技術方案，於本申請中係不於此進行贅述。
更甚一步而言，值得提醒的是，本發明亦不以所使用的半導體導電型態為限。總括來說，本發明所應用之半導體基板、磊晶層、第一重摻雜區與第二重摻雜區係具有一第一半導體型，基體區與第三重摻雜區係具有一第二半導體型，該第一半導體型與該第二半導體型係為相異之導電型態。換言之，在一實施例中，當第一半導體型為N型時，第二半導體型係為P型。在另一實施例中，當第一半導體型為P型時，第二半導體型則為N型。也就是說，依據本發明所教示之技術方案，其係可成功地在N型重摻雜基板上形成立體式的源極接觸結構。同時，基於相同原理，本發明所揭露之技術方案，亦可應用於P型重摻雜基板，並在該P型重摻雜基板上形成立體式的源極接觸結構，本發明當不以第一、第二半導體型之導電型態為其限制。
在完成本發明前述實施例所公開之源極接觸金屬(呈現具有階梯狀之立體結構)的結構說明之後，以下，本申請人係進一步地針對如何形成本發明所公開之立體式源極接觸結構的製程方法進行詳細說明，請一併參照第6圖所示，其係公開該製程方法之流程步驟圖，第7~11圖係為對應該製程方法之依序的結構剖面示意圖。
首先，如步驟S602所示，本發明係提供如第7圖所示之一功率元件，其係具有如前所述之半導體基板40以及依序形成於該半導體基板40上的磊晶層42與基體區44。
之後，如步驟S604所示，於該基體區44上形成有所述的源極重摻雜區(於第7圖中係標示為N+)，並且，第三重摻雜區47係埋設於所述的基體區44中，並配置且隔離於該源極重摻雜區中。
之後，再如步驟S606所示，於該源極重摻雜區上接著沉積上介電層，如第7圖中所示之上介電層(於第7圖中係標示為ILD)49，之後，通過一微影蝕刻製程在其中形成接觸金屬窗區WD，如第8圖所示。
隨後，請一併參閱本發明附圖第9圖所示，並如第6圖中步驟S608所述，本發明係沿著該接觸金屬窗區WD接續進行一淺溝槽蝕刻製程，以通過該往下延伸的接觸金屬窗區WD與淺溝槽蝕刻製程將源極重摻雜區間隔為相異二側之第一重摻雜區46A與第二重摻雜區46B，與此同時，藉由該淺溝槽蝕刻製程暴露出如前所述之該縱深表面200以及該第一重摻雜區46A與第二重摻雜區46B之間的間隔表面300。在本發明之一較佳實施例中，本發明係可通過藉由淺溝槽蝕刻製程蝕刻源極重摻雜區(N型碳化矽)，其蝕刻深度通常會接近或略微超過(不少於)第一重摻雜區46A與第二重摻雜區46B之厚度D，使其能夠暴露出沿著該第一重摻雜區46A與第二重摻雜區46B之縱深表面200。依據本發明之較佳實施例，該縱深表面200之深度LMW大約在0.2微米至0.5微米之間。
之後，再如步驟S610所示，本發明便可接續針對前述的上介電層進行一側向蝕刻製程，以暴露出如第10圖所示之第一金屬源極表面接觸 區101與第二金屬源極表面接觸區102，同時形成如前所述之該第一介電層48A與該第二介電層48B。即如本發明之實施例所呈，在此實施例中，基於所暴露出的第一金屬源極表面接觸區101與第二金屬源極表面接觸區102係藉由通過一側向蝕刻製程來形成，又該側向蝕刻製程例如可藉由一濕蝕刻步驟來進行，本發明便可使得源極表面的碳化矽暴露出來適當長度，也就是本案中所公開之第一金屬源極表面接觸區101與第二金屬源極表面接觸區102之長度LMS，依據本發明之實施例，藉由控制該側向蝕刻製程之製程參數可調整所暴露出的第一金屬源極表面接觸區101與第二金屬源極表面接觸區102之長度LMS，一般來說，該長度LMS大約介於0.2微米至1.0微米之間，其中，較佳地，可控制為0.3微米。
因此，在步驟S612中，本發明便可在此結構的基礎上進行源極接觸金屬的沉積製程，從而形成如本發明附圖第11圖所示之源極接觸金屬50。有鑑於此，本發明所形成之源極接觸金屬50便可至少覆蓋所述的第一金屬源極表面接觸區101、第二金屬源極表面接觸區102、沿著該第一重摻雜區46A與第二重摻雜區46B之該縱深表面200、以及第一重摻雜區46A與第二重摻雜區46B之間的間隔表面300，並使其具有如階梯狀之立體結構。承如本發明前述所公開之技術方案，該源極接觸金屬50的形成，例如可通過沉積接觸金屬，例如金屬鎳(Ni)，並經過高溫退火形成鎳-金屬矽化物(Ni-silicide)，之後，再以選擇性蝕刻去除未反應的金屬鎳，便能形成如第11圖所示之源極接觸金屬50，其係為一種具有階梯狀的立體結構。
以下，本申請人係進一步以數據驗證本發明所能實現之發明功效。假設接面場效電晶體(JFET)區的長度(LJFET)為1.5微米，通道長 度(LCH)為0.5微米，閘極與源極間的重疊長度(LGS)為0.3微米，閘極與接觸窗間的間距為0.5微米，金屬/源極表面接觸長度，即本發明實施例中所形成之LMS為0.6微米，金屬/P型基體接觸寬度為0.5微米，源極重摻雜區之厚度為0.3微米。傳統結構的單元間距是5.8微米。若採用本發明所公開之技術方案，則可增加金屬/源極側面接觸面積，即LMW為0.3微米，如此一來，金屬/源極表面接觸長度可以減少為0.3微米，卻仍能維持0.6微米的總接觸長度，有鑑於此，本發明便可使得電晶體結構的單元間距能夠減少(2＊LMW)=0.6微米，約減少10.3%。若能再針對電晶體結構中的其它長度參數亦能進行微縮的話，使得傳統結構的單元間距縮小為4微米，則採用本發明所公開之技術方案依然可以減少單元間距0.6微米，則可使其縮小單元間距的百分比提升至高達15%。
同時，藉由接觸窗的側向蝕刻0.3微米，以露出源極表面有0.3微米時，則可使得接觸窗加大0.6微米，深度減少0.3微米，且其側壁亦能較為傾斜，進一步俾利於金屬沉積的階梯覆蓋，此亦為本發明在此所揭露之實施例所能實現之發明功效之一。
另一方面而言，如本發明前述所言，第一介電層與第二介電層亦不以形成所述的梯形結構為限，在本申請案之其他實施例中，第一介電層與第二介電層亦可選擇性地經適當蝕刻而形成其他種之外觀形狀。本領域具通常知識之技術人員當可在理解該領域之製程後自行修飾之。
綜上所述，可以顯見，本發明之核心技術乃在於利用碳化矽淺溝槽蝕刻製程形成金屬與源極間的側壁縱向接觸(暴露出縱深表面)，並且，選擇性地利用介電層的側向蝕刻製程，藉此以形成金屬與源極間的橫 向表面接觸(暴露出第一金屬源極表面接觸區與第二金屬源極表面接觸區)，從而形成本發明所請求之立體式的金屬/源極接觸結構。是以，能夠確信的是，通過本發明所揭露之實施態樣及製程技術，皆能夠在相同的接觸面積條件下，縮小單元間距，維持左右的源極相同的接觸面積，並降低製程困難度。本申請案之技術方案，不僅在製程複雜度與製程成本考量上都極具優勢，實具進步性及其產業應用價值。大抵而言，本領域具通常知識之技術人士，應可在不脫離本發明之技術思想下依據其電晶體種類、特性及通道長度等需求自行調整及修飾，惟基於其均等變化，仍應隸屬於本發明之發明範疇。
故，綜上所述，可明顯觀之，本發明確實提出一種極為新穎的製程技術，與現有技術相較之下，可以確信的是通過本發明所公開之實施例及其製程方法，其係可有效地解決現有技術中尚存之缺失。並且，基於本發明係可有效地應用於碳化矽、甚或廣及於其他具有寬能隙半導體材料之基材，除此之外，本發明所揭露之製程方法，亦可應用於一般的垂直雙重擴散式金氧半場效電晶體(VDMOSFET)與溝槽式閘極金氧半場效電晶體(UMOSFET)，或任何具有VDMOSFET或UMOSFET結構之半導體功率元件(例如：IGBT)，從而在該結構中製作出具有階梯狀立體結構的源極接觸金屬；顯見本申請人在此案所請求之技術方案的確具有極佳之產業利用性及競爭力，其發明所屬技術特徵、方法手段與達成之功效係顯著地不同於現行方案，實非為熟悉該項技術者能輕易完成者，而應具有專利要件。
值得提醒的是，本發明並不以上揭之數個製程佈局為限。換言之，熟習本領域之技術人士當可依據其實際的產品規格，基於本發明之發明意旨與其精神思想進行均等之修改和變化，惟該等變化實施例仍應落入本發明之發明範疇。
以上所述之實施例僅係為說明本發明之技術思想及特點，其目的在使熟習此項技藝之人士能夠瞭解本發明之內容並據以實施，當不能以之限定本發明之專利範圍，即大凡依本發明所揭示之精神所作之均等變化或修飾，仍應涵蓋在本發明之專利範圍內。
40:半導體基板 42:磊晶層 44:基體區 46A:第一重摻雜區 46B:第二重摻雜區 47:第三重摻雜區 48A:第一介電層 48B:第二介電層 50:源極接觸金屬 L MW:深度 L MS:長度 D:厚度

Claims (13)

  1. 一種立體式源極接觸結構，適於一功率元件，該功率元件係具有一半導體基板，其上形成有一磊晶層，並在該磊晶層上進一步形成有一基體區，該立體式源極接觸結構係包括： 一源極重摻雜區，形成於該基體區上，其中，該源極重摻雜區中 係形成有一接觸金屬窗區，通過該接觸金屬窗區將該源極重摻雜區間隔為相異二側之一第一重摻雜區與一第二重摻雜區； 一上介電層，形成於該源極重摻雜區上，其中，該上介電層亦通過該接觸金屬窗區使其間隔為相異二側之一第一介電層與一第二介電層，該第一介電層係形成於該第一重摻雜區上，該第二介電層係形成於該第二重摻雜區上，並且，該第一介電層與該第一重摻雜區之接觸長度係小於該第一重摻雜區之長度，以暴露出一第一金屬源極表面接觸區，該第二介電層與該第二重摻雜區之接觸長度係小於該第二重摻雜區之長度，以暴露出一第二金屬源極表面接觸區；以及 一源極接觸金屬，通過該接觸金屬窗區沉積於該第一介電層與該第二介電層之間、該第一重摻雜區與該第二重摻雜區之間、以及該基體區之上，其中，該源極接觸金屬係至少覆蓋該第一金屬源極表面接觸區、該第二金屬源極表面接觸區、沿著該第一重摻雜區與該第二重摻雜區之一縱深表面、以及該第一重摻雜區與該第二重摻雜區之間的一間隔表面，使該源極接觸金屬具有階梯狀之一立體結構，其中，該上介電層與該源極重摻雜區係依序通過進行一微影蝕刻製程及一淺溝槽蝕刻製程，以分割該上介電層與該源極重摻雜區並在其中形成間隔，之後針對間隔後之該上介電層進行一側向蝕刻製程，從而形成該第一介電層與該第二介電層，並且，暴露出該第一金屬源極表面接觸區與該第二金屬源極表面接觸區，使該第一介電層與該第二介電層係呈一梯形結構，其中，所暴露出的該第一金屬源極表面接觸區與該第二金屬源極表面接觸區之長度係介於0.2微米至1.0微米之間，沿著該第一重摻雜區與該第二重摻雜區之該縱深表面之深度係介於0.2微米至0.5微米之間，並且，該第一介電層與該第二介電層以及所暴露出的該第一金屬源極表面接觸區與該第二金屬源極表面接觸區係通過針對該上介電層進行該側向蝕刻製程所形成。
  2. 如請求項1所述之立體式源極接觸結構，其中，該半導體基板之材質係包括：矽、碳化矽、氧化鎵、氮化鋁、以及鑽石。
  3. 如請求項1所述之立體式源極接觸結構，其中，該功率元件中係具有一垂直雙重擴散式金氧半場效電晶體，具有階梯狀之該立體結構係適於該垂直雙重擴散式金氧半場效電晶體之該源極接觸金屬。
  4. 如請求項1所述之立體式源極接觸結構，其中，該功率元件中係具有一溝槽式閘極金氧半場效電晶體，具有階梯狀之該立體結構係適於該溝槽式閘極金氧半場效電晶體之該源極接觸金屬。
  5. 如請求項1所述之立體式源極接觸結構，其中，於該上介電層與該第一重摻雜區、該第二重摻雜區之間更包括一閘極氧化層，其係形成於該源極重摻雜區上、以及形成於該閘極氧化層上之一閘極導電層。
  6. 如請求項1所述之立體式源極接觸結構，其中，一第三重摻雜區係形成於該接觸金屬窗區之下方，並埋設於該基體區中。
  7. 如請求項6所述之立體式源極接觸結構，其中，該第三重摻雜區之寬度係可選擇性地大於該接觸金屬窗區之一底部寬度。
  8. 如請求項6所述之立體式源極接觸結構，其中，該半導體基板、該磊晶層、該第一重摻雜區與該第二重摻雜區係具有一第一半導體型，該基體區與該第三重摻雜區係具有一第二半導體型，該第一半導體型與該第二半導體型係為相異之導電型態。
  9. 如請求項1所述之立體式源極接觸結構，其中，該源極接觸金屬之材質係包含鎳-金屬矽化物。
  10. 如請求項1所述之立體式源極接觸結構，其中，該接觸金屬窗區係通過於該源極重摻雜區上沉積該上介電層，並通過該微影蝕刻製程所形成。
  11. 如請求項10所述之立體式源極接觸結構，其中，該接觸金屬窗區係進一步通過該淺溝槽蝕刻製程往下延伸，以藉由往下延伸的該接觸金屬窗區與該淺溝槽蝕刻製程將該源極重摻雜區間隔為相異二側之該第一重摻雜區與該第二重摻雜區，同時暴露出沿著該第一重摻雜區與該第二重摻雜區之該縱深表面以及該第一重摻雜區與該第二重摻雜區之間的該間隔表面。
  12. 如請求項1所述之立體式源極接觸結構，其中，該淺溝槽蝕刻製程之蝕刻深度係不少於該第一重摻雜區與該第二重摻雜區之厚度，以暴露出沿著該第一重摻雜區與該第二重摻雜區之該縱深表面。
  13. 如請求項12所述之立體式源極接觸結構，其中，該側向蝕刻製程係通過一濕蝕刻步驟進行。
TW111134907A 2022-09-15 2022-09-15 立體式源極接觸結構 TWI885289B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW111134907A TWI885289B (zh) 2022-09-15 2022-09-15 立體式源極接觸結構
US18/099,090 US20240096982A1 (en) 2022-09-15 2023-01-19 Three-dimensional source contact structure and fabrication process method of making the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111134907A TWI885289B (zh) 2022-09-15 2022-09-15 立體式源極接觸結構

Publications (2)

Publication Number Publication Date
TW202414828A TW202414828A (zh) 2024-04-01
TWI885289B true TWI885289B (zh) 2025-06-01

Family

ID=90244512

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111134907A TWI885289B (zh) 2022-09-15 2022-09-15 立體式源極接觸結構

Country Status (2)

Country Link
US (1) US20240096982A1 (zh)
TW (1) TWI885289B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201301366A (zh) * 2011-06-27 2013-01-01 半導體組件工業公司 製造絕緣閘極半導體裝置之方法及結構
CN102956501A (zh) * 2011-08-26 2013-03-06 大中集成电路股份有限公司 形成金氧半导体场效晶体管的自我对准接触窗的方法
CN111937158A (zh) * 2018-04-11 2020-11-13 新电元工业株式会社 半导体装置的制造方法以及半导体装置
TW202137554A (zh) * 2020-03-04 2021-10-01 曙明 許 金屬氧化物半導體場效應電晶體元件及其製造方法
TW202215544A (zh) * 2020-10-12 2022-04-16 台灣積體電路製造股份有限公司 半導體裝置及其形成方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11437466B2 (en) * 2020-08-11 2022-09-06 Taiwan Semiconductor Manufacturing Company Limited Avalanche-protected transistors using a bottom breakdown current path and methods of forming the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201301366A (zh) * 2011-06-27 2013-01-01 半導體組件工業公司 製造絕緣閘極半導體裝置之方法及結構
CN102956501A (zh) * 2011-08-26 2013-03-06 大中集成电路股份有限公司 形成金氧半导体场效晶体管的自我对准接触窗的方法
CN111937158A (zh) * 2018-04-11 2020-11-13 新电元工业株式会社 半导体装置的制造方法以及半导体装置
TW202137554A (zh) * 2020-03-04 2021-10-01 曙明 許 金屬氧化物半導體場效應電晶體元件及其製造方法
TW202215544A (zh) * 2020-10-12 2022-04-16 台灣積體電路製造股份有限公司 半導體裝置及其形成方法

Also Published As

Publication number Publication date
TW202414828A (zh) 2024-04-01
US20240096982A1 (en) 2024-03-21

Similar Documents

Publication Publication Date Title
CN106847879B (zh) 一种斜面沟道的SiC MOSFET器件及制备方法
JP6472776B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2662217B2 (ja) 垂直ゲート半導体装置及びその製造方法
CN103098219B (zh) 超结型沟槽功率mosfet器件的制造
US9159828B2 (en) Top drain LDMOS
US11545545B2 (en) Superjunction device with oxygen inserted Si-layers
JP6848316B2 (ja) 半導体装置および半導体装置の製造方法
CN114420761B (zh) 一种耐高压碳化硅器件及其制备方法
JP2020136416A (ja) 半導体装置および半導体装置の製造方法
US7977192B2 (en) Fabrication method of trenched metal-oxide-semiconductor device
CN114496783A (zh) 一种基于缓冲层制备的沟槽型碳化硅mosfet及其制备方法
CN114464674B (zh) Ldmosfet器件、制作方法及芯片
JP7017733B2 (ja) 半導体装置および半導体装置の製造方法
CN102646712B (zh) 一种ldmos器件及其制造方法
TWI885290B (zh) 立體式源極接觸結構
US8399915B2 (en) Semiconductor device
TWI885289B (zh) 立體式源極接觸結構
TWI830380B (zh) 立體式源極接觸結構之製程方法
JP7462394B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN116598205B (zh) 一种沟槽型mosfet器件及其制造方法
CN118263323A (zh) 半导体器件和半导体器件的制备方法
TW202345284A (zh) 寄生接面場效電晶體阻抗的降低方法
JPH08255902A (ja) 絶縁ゲート型半導体装置とその製造方法
CN113054032A (zh) 一种高耐压平面型vdmos的结构及其制作工艺
US20250120120A1 (en) Silicon carbide semiconductor device and method of manufacturing thereof