[go: up one dir, main page]

TWI885070B - 記憶體裝置、感測放大器及用於感測記憶體單元的方法 - Google Patents

記憶體裝置、感測放大器及用於感測記憶體單元的方法 Download PDF

Info

Publication number
TWI885070B
TWI885070B TW110106445A TW110106445A TWI885070B TW I885070 B TWI885070 B TW I885070B TW 110106445 A TW110106445 A TW 110106445A TW 110106445 A TW110106445 A TW 110106445A TW I885070 B TWI885070 B TW I885070B
Authority
TW
Taiwan
Prior art keywords
memory cell
cell
cells
reference cells
sense amplifier
Prior art date
Application number
TW110106445A
Other languages
English (en)
Other versions
TW202201394A (zh
Inventor
野口紘希
林谷峰
奕 王
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/925,295 external-priority patent/US11386936B2/en
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202201394A publication Critical patent/TW202201394A/zh
Application granted granted Critical
Publication of TWI885070B publication Critical patent/TWI885070B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs

Landscapes

  • Read Only Memory (AREA)

Abstract

一種用於感測記憶體陣列中的記憶體單元的記憶體裝置包括至少一個第一記憶體單元、第一感測放大器、第一多工器電路、多個第一參考單元及控制器。所述第一感測放大器耦合到所述至少一個第一記憶體單元。所述第一多工器電路的輸出端耦合到所述第一感測放大器的參考端。所述第一參考單元中的每一者耦合到所述第一多工器電路的每一輸入節點。所述控制器耦合到所述第一多工器電路的控制端。所述第一感測放大器包括輸出端及參考端。當對所述至少一個第一記憶體單元執行每一讀取操作時，所述控制器控制所述第一多工器電路以選擇所述第一參考單元中的一者作為所選參考單元來耦合到所述第一感測放大器的所述參考端。

Description

記憶體裝置、感測放大器及用於感測記憶體單元的方法
本發明是有關於一種用於記憶體裝置的感測放大器的技術，且特別是有關於一種記憶體裝置、一種感測放大器及一種用於感測記憶體單元的方法，其中在所述感測放大器中對多個參考單元進行損耗均衡（wear levelling）。
由於記憶體裝置中的記憶體單元中的每一者具有小的讀取感測視窗，因此大多數記憶體裝置在感測放大器（sense amplifier，SA）中利用參考單元來進行讀取操作。如何設計記憶體裝置中感測放大器（SA）的結構是記憶體裝置的讀取功能面臨的挑戰之一。記憶體陣列的每一行（column）具有一個具有參考單元的感測放大器，且感測放大器使用此參考單元來讀取與對應的參考單元位於相同行次序中的記憶體單元。因此，在記憶體裝置的讀取操作期間，雖然記憶體單元正確地存儲資料，但由感測放大器讀取的資料可能由於參考單元中的錯誤而翻轉（flip）。所述錯誤可由對參考單元進行大量的存取次數使得參考單元遇到讀取耐久性及可靠性問題而導致。換句話說，由於記憶體陣列的每一行的讀取次數及半導體製程的偏差，感測放大器的每一參考單元可能具有微小的差異。
本揭露是提供一種記憶體裝置。所述記憶體裝置包括至少一個第一記憶體單元、第一感測放大器、第一多工器電路、多個第一參考單元及控制器。所述第一感測放大器耦合到所述至少一個第一記憶體單元。所述第一感測放大器包括輸出端及參考端。所述第一多工器電路的輸出端耦合到所述第一感測放大器的所述參考端。所述多個第一參考單元中的每一第一參考單元耦合到所述第一多工器電路的每一輸入節點。所述控制器耦合到所述第一多工器電路的控制端。當對所述至少一個第一記憶體單元執行每一讀取操作時，所述控制器控制所述第一多工器電路依序及重複地選擇所述第一參考單元中的一者作為所選參考單元來耦合到所述第一感測放大器的所述參考端。
以下公開內容提供用於實施本發明的不同特徵的許多不同的實施例或實例。以下闡述元件及構造的具體實例以簡化本發明。當然，這些僅為實例且不旨在進行限制。例如，以下說明中將第一特徵形成在第二特徵之上或第二特徵上可包括其中第一特徵與第二特徵被形成為直接接觸的實施例，且也可包括其中第一特徵與第二特徵之間可形成有額外特徵、從而使得所述第一特徵與所述第二特徵可能不直接接觸的實施例。另外，本發明可能在各種實例中重複使用參考編號及/或字母。這種重複使用是出於簡潔及清晰的目的，而不是自身表示所論述的各種實施例及/或配置之間的關係。
此外，為易於說明，本文中可能使用例如“在...下方（beneath）”、“在...下麵（below）”、“下部的（lower）”、“在...上方（above）”、“上部的（upper）”等空間相對性用語來闡述圖中所示的一個元件或特徵與另一（些）元件或特徵的關係。所述空間相對性用語旨在除圖中所繪示的取向外還囊括裝置在使用或操作中的不同取向。設備可具有其他取向（旋轉90度或其他取向），且本文中所用的空間相對性描述語可同樣相應地進行解釋。
圖1示出根據本揭露實施例的感測放大器的結構的詳細框圖，其中通過由控制器產生的行控制信號經由多工器選擇多個參考單元。其中對參考單元進行損耗均衡的記憶體裝置100可被實施為具有記憶體陣列的存儲裝置或消費型電子裝置。在所述實施例中，記憶體裝置100可為快閃記憶體裝置或動態隨機存取記憶體（Dynamic Random Access Memory，DRAM）裝置。
參照圖1，記憶體裝置100包括記憶體陣列105中的至少一個記憶體單元（即，記憶體單元110-1至110-n）、至少一個感測放大器SA（即，感測放大器120-1至120-n）、至少一個多工器電路MUX（即，多工器電路130-1至130-n）、多個參考單元（即，對於記憶體單元110-1所在的行，為參考單元140-11至140-1p）及控制器150。n或p的數值是正整數。
在圖1所示實施例中，記憶體陣列105具有n行記憶體單元，多個MUX 130-1至130-n位於相同列次序中，且記憶體單元110-1被表示為行中的記憶體單元之一。換句話說，在記憶體裝置100的每一行中具有多個記憶體單元（即，記憶體單元110-1）、SA（即，SA 120-1）、MUX（即，MUX 130-1）及多個參考單元（即，參考單元140-11至140-1p）。SA 120-1耦合到記憶體單元110-1，且SA 120-1包括輸出端ON1及參考端RN1。MUX 130-1的輸出端耦合到SA 120-1的參考端RN1，且參考單元140-11至140-1p中的每一者耦合到MUX 130-1的每一輸入節點。控制器150耦合到MUX 130-1的控制端CN1。
控制器150響應於對至少一個記憶體單元（即，記憶體單元110-1至110-n）執行每一讀取操作而控制MUX 130-1依序及重複地選擇參考單元140-11至140-1p中的一者作為所選參考單元來耦合到SA 120-1的參考端RN1。詳細來說，控制器150可為處理器、現場可程式設計閘陣列（field programmable gate array，FPGA）、應用專用積體電路（application specific integrated circuit，ASIC）或任何集成可程式設計晶片。控制器150可具有多個輸出端，每一輸出端耦合到每一多工器（即，MUX 130-1至MUX 130-n）的選擇器端。控制器150產生至少一個行控制信號，以在以行次序排列的多個參考單元中選擇一個參考單元。例如，控制器150產生第一行控制信號，以經由多工器MUX 130-1的選擇器端CN1在多個參考單元140-11至140-1p中選擇一個參考單元140-11。參考單元140-11位於以行次序排列的多個參考單元140-11至140-1p的第一列中。因此，控制器150能夠通過行控制信號經由MUX 130-1在以行次序排列的多個參考單元140-11至140-1p中選擇一個參考單元。例如，在第一讀取操作期間，控制器150通過第一行控制信號選擇參考單元140-11。然後，在第二讀取操作期間，控制器150通過第二行控制信號選擇參考單元140-12。然後，在第p讀取操作期間，控制器150通過第p行控制信號選擇參考單元140-1p。然後，可通過在下一讀取操作中選擇參考單元140-11來重複所述過程。換句話說，簡單地說，參考單元140-11至140-1p能夠在讀取操作期間被依序及重複地使用。因此，參考單元140-11至140-1p能夠避免響應於讀取操作而受到應力或大量存取，且參考單元140-11至140-1p的值能夠維持相等。
在本揭露的一些實施例中，控制器150響應於對至少一個記憶體單元（即，記憶體單元110-1至110-n）執行每一讀取操作而控制MUX 130-2依序及重複地選擇參考單元140-21至140-2p中的一者作為所選參考單元來耦合到SA 120-2的參考端RN2。控制器150產生第二行控制信號，以經由多工器MUX 130-2的選擇器端CN2在多個參考單元140-21至140-2p中選擇一個參考單元140-21。因此，參考單元140-21至140-2p能夠在讀取操作期間被依序及重複地使用。因此，參考單元140-21至140-2p能夠避免響應於讀取操作而受到應力或大量存取，且參考單元140-21至140-2p的值能夠維持相等。
在本揭露的一些實施例中，MUX 130-1根據來自控制器150的行控制信號執行從MUX 130-1的輸入端到MUX 130-1的輸出端的選擇。MUX 130-2根據來自控制器150的行控制信號執行從MUX 130-2的輸入端到MUX 130-2的輸出端的選擇。MUX 130-n根據來自控制器150的行控制信號執行從MUX 130-n的輸入端到MUX 130-n的輸出端的選擇。MUX 130-1的輸入端耦合到參考單元140-11至140-1p。MUX 130-1的選擇器端CN1、MUX 130-2的選擇器端CN2及MUX 130-n的選擇器端CNn耦合到控制器150。MUX 130-1的輸出端耦合到SA 120-1的輸入端RN1，MUX 130-2的輸出端耦合到SA 120-2的輸入端RN2，且MUX 130-n的輸出端耦合到SA 120-n的輸入端RNn。另一方面，SA 120-1至120-n的參考端RN1至RNn彼此耦合。例如，MUX 130-1的參考端RN1耦合到MUX 130-2的參考端RN2。
因此，根據由控制器150控制的所選參考單元的並行結構，SA 120-1至120-n具有相同的參考電壓。例如，控制器150經由MUX 130-1在多個參考單元140-11至140-1p中選擇參考單元140-11。由於MUX 130-1的輸出端耦合到SA 120-1的參考端RN1至SA 120-n的參考端RNn，因此SA 120-1至120-n在讀取操作期間利用參考單元140-11作為公共參考單元。對於另一實例，控制器150經由MUX 130-2在多個參考單元140-21至140-2p中選擇參考單元140-21。由於MUX 130-2的輸出端耦合到SA 120-1的參考端RN1至SA 120-n的參考端RNn，因此SA 120-1至120-n在讀取操作期間利用參考單元140-21作為公共參考單元。對於另一實例，控制器150經由MUX 130-1在多個參考單元140-11至140-1p中選擇參考單元140-11，且經由MUX 130-2在多個參考單元140-21至140-2p中選擇參考單元140-21。由於MUX 130-1的輸出端及MUX 130-2的輸出端耦合到SA 120-1的參考端RN1至SA 120-n的參考端RNn，因此SA 120-1至120-n在讀取操作期間利用參考單元140-11及140-21作為公共參考單元。在其中控制器150選擇多於一個參考單元且每一參考單元是在連接到同一多工器的多個參考單元中選擇的情況下，公共參考單元的值被平均。例如，如果所選參考單元140-11及140-21分別具有值A及B，則平均值可為(A+B)/2。因此，通過應用此種配置，由每一參考單元的微小差值引起的誤差讀數能夠通過對所選參考單元的值進行平均而得以避免。
在本揭露的一些實施例中，SA 120-1至120-n可為比較器。SA 120-1至120-n可通過電晶體、電阻器及電容器的組合來實施。SA 120-1可在至少一個記憶體單元110-1與由控制器150經由MUX 130-1在多個參考單元140-11至140-1p中選擇的一個參考單元140-11之間執行比較。SA 120-2可在至少一個記憶體單元110-2與由控制器150經由MUX 130-2在多個參考單元140-21至140-2p中選擇的一個參考單元140-21之間執行比較。SA 120-1可在至少一個記憶體單元110-1與多於一個參考單元之間執行比較。每一參考單元可經由MUX 130-1選自多個參考單元140-11至140-1p中的一個參考單元140-11以及經由MUX 130-2選自多個參考單元140-21至140-2p中的一個參考單元140-21。通過如上所述應用各種組合，多個參考單元140-11至140-1p、多個參考單元140-21至140-2p以及多個參考單元140-n1至140-np能夠被同等及重複地存取，以避免讀取操作期間對參考單元的應力或大量存取。因此，記憶體裝置的生命週期能夠被優化。
圖2示出根據本揭露實施例的感測放大器的結構的詳細框圖，其中通過由控制器產生的列控制信號經由多工器選擇多個參考單元。
在圖1所示實施例中，多個參考單元排列成一行。在圖2所示實施例中，多個參考單元排列成一列。
在此示例性實施例中，控制器150響應於對至少一個記憶體單元（即，記憶體單元110-1至110-n）執行每一讀取操作而控制MUX 130-1依序及重複地選擇參考單元140-11至140-1q中的一者作為所選參考單元來耦合到SA 120-1的參考端RN1。控制器150可具有多個輸出端，每一輸出端耦合到每一多工器（即，MUX 130-1至MUX 130-n）的選擇器端。控制器150產生至少一個列控制信號，以在以列次序排列的多個參考單元中選擇一個參考單元。例如，控制器150產生第一列控制信號，以經由多工器MUX 130-1的選擇器端CN1在多個參考單元140-11至140-1q中選擇一個參考單元140-11。參考單元140-11位於以列次序排列的多個參考單元140-11至140-1q的第一行中。因此，控制器150能夠通過列控制信號經由MUX 130-1在以列次序排列的多個參考單元140-11至140-1q中選擇一個參考單元。例如，在第一讀取操作期間，控制器150通過第一列控制信號選擇參考單元140-11。然後，在第二讀取操作期間，控制器150通過第二列控制信號選擇參考單元140-12。然後，在第q讀取操作期間，控制器150通過第q列控制信號選擇參考單元140-1q。然後，可通過在下一讀取操作中選擇參考單元140-11來重複所述過程。換句話說，簡單地說，參考單元140-11至140-1q能夠在讀取操作期間被依序及重複地使用。因此，參考單元140-11至140-1q能夠避免響應於讀取操作而受到應力或大量存取，且參考單元140-11至140-1q的值能夠維持相等。
在本揭露的一些實施例中，控制器150響應於對至少一個記憶體單元（即，記憶體單元110-1至110-n）執行每一讀取操作而控制MUX 130-2依序及重複地選擇參考單元140-21至140-2q中的一者作為所選參考單元來耦合到SA 120-2的參考端RN2。控制器150產生第二列控制信號，以經由多工器MUX 130-2的選擇器端CN2在多個參考單元140-21至140-2q中選擇一個參考單元140-21。因此，參考單元140-21至140-2q能夠在讀取操作期間被依序及重複地使用。因此，參考單元140-21至140-2q能夠避免響應於讀取操作而受到應力或大量存取，且參考單元140-21至140-2q的值能夠維持相等。
在本揭露的一些實施例中，MUX 130-1根據來自控制器150的列控制信號執行從MUX 130-1的輸入端到MUX 130-1的輸出端的通道化（canalization）。MUX 130-2根據來自控制器150的列控制信號執行從MUX 130-2的輸入端到MUX 130-2的輸出端的通道化。MUX 130-n根據來自控制器150的列控制信號執行從MUX 130-n的輸入端到MUX 130-n的輸出端的通道化。MUX 130-1的輸入端耦合到參考單元140-11至140-1q。MUX 130-1的選擇器端CN1、MUX 130-2的選擇器端CN2及MUX 130-n的選擇器端CNn耦合到控制器150。MUX 130-1的輸出端耦合到SA 120-1的輸入端RN1，MUX 130-2的輸出端耦合到SA 120-2的輸入端RN2，且MUX 130-n的輸出端耦合到SA 120-n的輸入端RNn。另一方面，SA 120-1至120-n的參考端RN1至RNn彼此耦合。例如，MUX 130-1的參考端RN1耦合到MUX 130-2的參考端RN2。
通過利用由控制器150產生的列控制信號，控制器150能夠選擇以列次序排列的多個參考單元140-11至140-1q、140-21至140-2q或140-n1至140-nq中位於第一行中的一個參考單元140-11、140-21或140-2n。控制器150還能夠在以列次序排列的多個參考單元（140-11至140-1q及140-21至140-2q）中選擇多於一個參考單元（即，140-11及140-21）。此外，控制器150能夠選擇以行次序排列或以列次序排列或者以組合方式排列的多個參考單元140-11至140-1q、140-21至140-2q或140-n1至140-nq。
圖3示出根據本揭露實施例的感測放大器的結構的詳細框圖，其中通過由控制器產生的行控制信號及列控制信號經由多工器選擇多個參考單元。
在圖1所示實施例中，多個參考單元排列成一行。在圖2所示實施例中，多個參考單元排列成一列。在圖3所示實施例中，多個參考單元排列成具有多行及多列的矩陣形式。
在此示例性實施例中，控制器150響應於對至少一個記憶體單元（即，記憶體單元110-1至110-n）執行每一讀取操作而控制MUX 130-1依序及重複地選擇參考單元140-1[1,1]至140-1[p,q]中的一者作為所選參考單元來耦合到SA 120-1的參考端RN1。控制器150可具有多個輸出端，每一輸出端耦合到每一多工器（即，MUX 130-1至MUX 130-n）的選擇器端。控制器150產生至少一個行及列控制信號，以在以具有多行及多列的矩陣形式排列的多個參考單元中選擇一個參考單元。例如，控制器150產生第一行及列控制信號，以經由多工器MUX 130-1的選擇器端CN1在多個參考單元140-1[1,1]至140-1[p,q]中選擇一個參考單元140-1[1,1]。參考單元140-1[1,1]位於以矩陣形式排列的多個參考單元140-1[1,1]至140-1[p,q]的第一列及第一行中。因此，控制器150能夠通過行及列控制信號經由MUX 130-1在以矩陣形式排列的多個參考單元140-1[1,1]至140-1[p,q]中選擇一個參考單元。例如，在第一讀取操作期間，控制器150通過第一行及列控制信號選擇參考單元140-1[1,1]。然後，在第二讀取操作期間，控制器150通過第二行及列控制信號選擇參考單元140-1[2,1]。然後，在第p讀取操作期間，控制器150通過第p行及列控制信號選擇參考單元140-1[p,1]。然後，在第(p+1)讀取操作期間，控制器150通過第(p+1)行及列控制信號選擇參考單元140-1[1,2]。然後，在第(p+2)讀取操作期間，控制器150通過第(p+2)行及列控制信號選擇參考單元140-1[2,2]。然後，在第(2*p)讀取操作期間，控制器150通過第(2*p)行及列控制信號選擇參考單元140-1[p,2]。然後，在第((q-1)*p+1)讀取操作期間，控制器150通過第((q-1)*p+1)行及列控制信號選擇參考單元140-1[1,q]。然後，在第((q-1)*p+2)讀取操作期間，控制器150通過第((q-1)*p+2)行及列控制信號選擇參考單元140-1[2,q]。然後，在第(q*p)讀取操作期間，控制器150通過第(q*p)行及列控制信號選擇參考單元140-1[p,q]。然後，可通過在下一讀取操作中選擇參考單元140-1[1,1]來重複所述過程。換句話說，簡單地說，參考單元140-1[1,1]至140-1[p,q]能夠在讀取操作期間被依序及重複地使用。因此，參考單元140-1[1,1]至140-1[p,q]能夠避免響應於讀取操作而受到應力或大量存取，且參考單元140-1[1,1]至140-1[p,q]的值能夠維持相等。
在本揭露的一些實施例中，控制器150響應於對至少一個記憶體單元（即，記憶體單元110-1至110-n）執行每一讀取操作而控制MUX 130-2依序及重複地選擇參考單元140-2[1,1]至140-2[p,q]中的一者作為所選參考單元來耦合到SA 120-2的參考端RN2。控制器150產生第二行及列控制信號，以經由多工器MUX 130-2的選擇器端CN2在多個參考單元140-2[1,1]至140-2[p,q]中選擇一個參考單元140-2[1,1]。因此，參考單元140-2[1,1]至140-2[p,q]能夠在讀取操作期間被依序及重複地使用。因此，參考單元140-2[1,1]至140-2[p,q]能夠避免響應於讀取操作而受到應力或大量存取，且參考單元140-2[1,1]至140-2[p,q]的值能夠維持相等。
在本揭露的一些實施例中，控制器150響應於對至少一個記憶體單元（即，記憶體單元110-1至110-n）執行每一讀取操作而控制MUX 130-1依序及重複地選擇參考單元140-1[1,1]至140-1[p,q]中的一者作為所選參考單元來耦合到SA 120-2的參考端RN2。控制器150產生第二行及列控制信號，以經由多工器MUX 130-1的選擇器端CN1在多個參考單元140-1[1,1]至140-2[p,q]中選擇一個參考單元140-1[1,1]。因此，在讀取操作期間，SA 120-2能夠經由MUX 130-1而利用多個參考單元140-1[1,1]至140-1[p,q]中的一個參考單元。換句話說，簡單地說，SA能夠利用與SA具有不同行次序的任何一個參考單元。
在本揭露的一些實施例中，MUX 130-1根據來自控制器150的行及列控制信號執行從MUX 130-1的輸入端中的任何一者到MUX 130-1的輸出端的選擇。MUX 130-2根據來自控制器150的行及列控制信號執行從MUX 130-2的輸入端中的任何一者到MUX 130-2的輸出端的選擇。MUX 130-n根據來自控制器150的行及列控制信號執行從MUX 130-n的輸入端中的任何一者到MUX 130-n的輸出端的選擇。MUX 130-1的輸入端耦合到參考單元140-1[1,1]至140-1[p,q]。MUX 130-1的選擇器端CN1、MUX 130-2的選擇器端CN2及MUX 130-n的選擇器端CNn耦合到控制器150。MUX 130-1的輸出端耦合到SA 120-1的輸入端RN1，MUX 130-2的輸出端耦合到SA 120-2的輸入端RN2，且MUX 130-n的輸出端耦合到SA 120-n的輸入端RNn。另一方面，SA 120-1至120-n的參考端RN1至RNn彼此耦合。例如，MUX 130-1的參考端RN1耦合到MUX 130-2的參考端RN2。
通過利用由控制器150產生的行及列控制信號，控制器150能夠選擇以矩陣形式排列的多個參考單元140-1[1,1]至140-1[p,q]、140-2[1,1]至140-2[p,q]或140-n[1,1]至140-n[p,q]中位於第一列及第一行中的一個參考單元140-1[1,1]、140-2[1,1]或140-n[1,1]。控制器150還能夠在以矩陣形式排列的多個參考單元（140-1[1,1]至140-1[p,q]及140-2[1,1]至140-2[p,q]）中選擇多於一個參考單元（即，140-1[1,1]及140-2[1,1]）。此外，控制器150能夠選擇以行次序排列或以列次序排列或者以具有多行及多列的矩陣形式排列的多個參考單元140-1[1,1]至140-1[p,q]、140-2[1,1]至140-2[p,q]或140-n[1,1]至140-n[p,q]。
圖4示出說明根據本揭露實施例對至少一個記憶體單元的讀取操作的步驟的流程圖。
參照圖4，對從如圖1至圖3所示的多個記憶體單元110-1至110-n選擇的至少一個記憶體單元的讀取操作可由從如圖1至圖3所示的多個SA 120-1至120-n選擇的任何一個SA來執行，但並非僅限於此。
在此示例性實施例中，設定從如圖1至圖3所示的多個SA 120-1至120-n選擇的任何一個SA以及與所選的SA位於相同行次序中的如圖1所示的多個參考單元140-11至140-np或如圖2所示的多個參考單元140-11至140-nq或如圖3所示的多個參考單元140-1[1,1]至140-n[p,q]。例如，參照圖1及圖4，控制器150設定SA 120-1及多個參考單元140-11至140-1p。在另一實施例中，參照圖2及圖4，控制器150設定SA 120-1及多個參考單元140-11至140-1q。在另一實施例中，參照圖3及圖4，控制器150設定SA 120-1及多個參考單元140-1[1,1]至140-1[p,q]。
在步驟S501中，由控制器在如圖1所示的多個參考單元140-11至140-np中或者在如圖2所示的多個參考單元140-11至140-nq中或者在如圖3所示的多個參考單元140-1[1,1]至140-n[p,q]中選擇一個參考單元。例如，參照圖1及圖4，響應於控制器150設定SA 120-1及多個參考單元140-11至140-1p，控制器150在多個參考單元140-11至140-1p中選擇一個參考單元140-11。在另一實施例中，參照圖2及圖4，回應於控制器150設定SA 120-1及多個參考單元140-11至140-1q，控制器150在多個參考單元140-11至140-1q中選擇一個參考單元140-11。在另一實施例中，參照圖3及圖4，回應於控制器150設定SA 120-1及多個參考單元140-1[1,1]至140-1[p,q]，控制器150在多個參考單元140-1[1,1]至140-1[p,q]中選擇一個參考單元140-1[1,1]。也就是說，控制器150在多個參考單元中選擇與由控制器150設定的SA位於相同行次序中的一個參考單元。
所選參考單元通向多工器的輸出端。例如，參照圖1，所選參考單元140-11通向MUX 130-1的輸出端。由於MUX 130-1的輸出端耦合到SA 120-1的參考端RN1，因此SA 120-1利用所選參考單元140-11來產生參考電壓。
在步驟S502中，多個SA 120-1至120-n中的一個SA根據如圖1所示的多個參考單元140-11至140-np中或如圖2所示的多個參考單元140-11至140-nq中或如圖3所示的多個參考單元140-1[1,1]至140-n[p,q]中的所選參考單元讀取多個記憶體單元110-1至110-n中的至少一個記憶體單元。例如，參照圖1及圖4，回應於控制器150經由MUX 130-1選擇參考單元140-11，SA 120-1讀取至少一個記憶體單元110-1。在另一實施例中，回應於控制器150經由MUX 130-2選擇參考單元140-21，SA 120-1讀取至少一個記憶體單元110-1。在另一實施例中，回應於控制器150經由MUX 130-1選擇參考單元140-11並經由MUX 130-2選擇參考單元140-21，SA 120-1讀取至少一個記憶體單元110-1。也就是說，控制器150執行根據相對於至少一個記憶體單元位於相同行次序中的一個所選參考單元來讀取所述至少一個記憶體單元的步驟。控制器150可執行根據相對於至少一個記憶體單元位於不同行次序中的一個所選參考單元來讀取所述至少一個記憶體單元的步驟。控制器150可執行根據相對於至少一個記憶體單元位於任意行次序中的多於一個所選參考單元來讀取所述至少一個記憶體單元的步驟。
可在兩個步驟（步驟S503及步驟S504）中進行步驟S502的讀取過程。通過在至少一個第一記憶體單元的資料電壓與所選參考單元的參考電壓之間進行電壓比較來執行步驟S503。所選參考單元的參考電壓可由流經參考單元（參考單元140-11至140-np、140-11至140-nq或140-1[1,1]至140-n[p,q]中的任何一者）的電流（電流Iref1至Irefn中的任何一者）產生。
在步驟S504中，多個SA 120-1至120-n中的一個SA在多個SA 120-1至120-n中的所述一個SA的輸出端上獲得多個記憶體單元110-1至110-n中的所述至少一個記憶體單元的資料。在多個SA 120-1至120-n中的所述一個SA的輸出端上獲得的資料是根據所述至少一個第一記憶體單元的資料電壓與所選參考單元的參考電壓的比較結果而產生。例如，參照圖1及圖4，SA 120-1在SA 120-1的輸出端ON1上獲得至少一個記憶體單元110-1的資料。通過將多個記憶體單元110-1至110-n中的所述至少一個記憶體單元的資料電壓與多個參考單元140-11至140-np、140-11至140-nq或140-1[1,1]至140-n[p,q]中的所選參考單元的參考電壓之差放大至可讀取資料輸出來進行獲得資料的過程。由SA 120-1至120-n中的任何一者通過將多個記憶體單元110-1至110-n中的所述至少一個記憶體單元的資料電壓與多個參考單元140-11至140-np、140-11至140-nq或140-1[1,1]至140-n[p,q]中的所選參考單元的參考電壓之差乘以數值k來進行放大的過程，其中k是正整數。多個記憶體單元10-1至110-n中的所述至少一個記憶體單元的資料電壓與多個參考單元140-11至140-np、140-11至140-nq或140-1[1,1]至140-n[p,q]中的所選參考單元的參考電壓之差可為正值或負值。可讀取資料輸出可為能夠被記憶體裝置100之內或之外的另一硬體電路讀取的資料輸出。可讀取資料輸出可為±3伏或±5伏，但並非僅限於此。
基於以上內容，其中進行損耗均衡存取的記憶體裝置100的結構被設計成具有如圖1所示的多個參考單元140-11至140-np或者如圖2記憶體裝置200所示的多個參考單元140-11至140-nq或者如圖3記憶體裝置300所示的多個參考單元140-1[1,1]至140-n[p,q]。多個參考單元140-11至140-1p、多個第一參考單元140-11至140-1q或多個參考單元140-1[1,1]至140-1[p,q]可耦合到MUX 130-1，MUX 130-1耦合到SA 120-1的參考端RN1，SA 120-1被配置成讀取至少一個記憶體單元110-1。在另一實施例中，多個參考單元140-21至140-2p、多個第一參考單元140-21至140-2q或多個參考單元140-2[1,1]至140-2[p,q]可耦合到MUX 130-2，MUX 130-2耦合到SA 120-2的參考端RN2，SA 120-2被配置成讀取至少一個記憶體單元110-2。在另一實施例中，多個參考單元140-21至140-2p、多個第一參考單元140-21至140-2q或多個參考單元140-2[1,1]至140-2[p,q]可耦合到MUX 130-2，MUX 130-2耦合到SA 120-1的參考端RN1，SA 120-1被配置成讀取至少一個記憶體單元110-1。在另一實施例中，多個參考單元140-11至140-1p及140-21至140-2p、多個第一參考單元140-11至140-1q及140-21至140-2q或者多個參考單元140-1[1,1]至140-1[p,q]及140-2[1,1]至140-2[p,q]可分別耦合到MUX 130-1及MUX 130-2，MUX 130-1及MUX 130-2耦合到SA 120-1的參考端RN1，SA 120-1被配置成讀取至少一個記憶體單元110-1。SA 120-1至120-n的參考端RN1至RNn彼此耦合。當對多個記憶體單元110-1至110-n中的至少一個記憶體單元進行每一讀取操作時，依序及重複地選擇多個參考單元140-21至140-2p、140-21至140-2q或140-2[1,1]至140-2[p,q]中的每一個參考單元。SA、MUX、多個參考單元及記憶體單元的數目並非僅限於一個或兩個。SA、MUX、多個參考單元及記憶體單元的數目可多於兩個，但並非僅限於此。因此，通過利用記憶體裝置100的上述結構，能夠減少對特定參考單元的大量存取。因此，每一參考單元能夠被均勻及重複地存取。
根據一些實施例，提供一種記憶體裝置。所述記憶體裝置包括至少一個第一記憶體單元、第一感測放大器、第一多工器電路、多個第一參考單元及控制器。所述第一感測放大器耦合到所述至少一個第一記憶體單元。所述第一感測放大器包括輸出端及參考端。所述第一多工器電路的輸出端耦合到所述第一感測放大器的所述參考端。所述多個第一參考單元中的每一第一參考單元耦合到所述第一多工器電路的每一輸入節點。所述控制器耦合到所述第一多工器電路的控制端。當對所述至少一個第一記憶體單元執行每一讀取操作時，所述控制器控制所述第一多工器電路依序及重複地選擇所述第一參考單元中的一者作為所選參考單元來耦合到所述第一感測放大器的所述參考端。
根據一些實施例，所述記憶體裝置還包括至少一個第二記憶體單元、第二感測放大器、第二多工器電路、多個第二參考單元及所述控制器。所述第二感測放大器耦合到所述至少一個第二記憶體單元。所述第二感測放大器包括輸出端及參考端。所述第二多工器電路的輸出端耦合到所述第二感測放大器的所述參考端。所述多個第二參考單元中的每一第二參考單元耦合到所述第二多工器電路的每一輸入節點。所述控制器耦合到所述第二多工器電路的控制端。當對所述至少一個第二記憶體單元執行每一讀取操作時，所述控制器控制所述第二多工器電路依序及重複地選擇所述第二參考單元中的一者作為所選參考單元來耦合到所述第二感測放大器的所述參考端。
根據一些實施例，所述第二感測放大器的所述參考端耦合到所述第一感測放大器的所述參考端。根據一些實施例，所述多個第一參考單元排列成一行。根據一些實施例，所述多個第一參考單元排列成一列。根據一些實施例，所述多個第一參考單元排列成具有多行及多列的矩陣。根據一些實施例，所述至少一個第一記憶體單元是記憶體陣列的一行。根據一些實施例，所述第一感測放大器通過對所述至少一個第一記憶體單元的資料電壓與所述所選參考單元的參考電壓進行比較而在所述第一感測放大器的所述輸出端上產生所述至少一個第一記憶體單元的資料。
根據一些實施例，提供一種感測放大器。所述感測放大器耦合到至少一個記憶體單元。其中對參考單元進行損耗均衡的所述感測放大器包括輸出端及參考端、多工器電路及多個參考單元。所述多工器電路的輸出端耦合到所述感測放大器的所述參考端。所述多個參考單元中的每一參考單元耦合到所述多工器電路的每一輸入節點。當對所述至少一個記憶體單元執行每一讀取操作時，所述多工器電路由控制信號控制以依序及重複地選擇所述參考單元中的一者作為所選參考單元來耦合到所述感測放大器的所述參考端。
根據一些實施例，所述多個參考單元排列成一行。根據一些實施例，所述多個參考單元排列成一列。根據一些實施例，所述多個參考單元排列成具有多行及多列的矩陣。根據一些實施例，所述至少一個記憶體單元是記憶體陣列的一行。根據一些實施例，所述感測放大器通過對所述至少一個記憶體單元的資料電壓與所述所選參考單元的參考電壓進行比較而在所述感測放大器的所述輸出端上產生所述至少一個記憶體單元的資料。
根據一些實施例，提供一種用於感測記憶體單元的方法。所述用於感測記憶體單元的方法包括：當對至少一個第一記憶體單元執行每一讀取操作時，選擇第一參考單元中的一者作為所選參考單元來耦合到第一感測放大器的參考端；以及根據所述所選參考單元對所述至少一個第一記憶體單元執行讀取操作，其中根據所述所選參考單元對所述至少一個第一記憶體單元執行所述讀取操作的步驟包括：對所述至少一個第一記憶體單元的資料電壓與所述所選參考單元的參考電壓進行比較；以及通過所述至少一個第一記憶體單元的所述資料電壓與所述所選參考單元的所述參考電壓的比較結果來在所述第一感測放大器的輸出端上獲得所述至少一個第一記憶體單元的資料。。
根據一些實施例，所述方法還包括：當對至少一個第二記憶體單元執行每一讀取操作時，選擇第二參考單元中的一者作為所選參考單元來耦合到第二感測放大器的參考端；以及根據所述所選參考單元對所述至少一個第二記憶體單元執行讀取操作，其中根據所述所選參考單元對所述至少一個第二記憶體單元執行所述讀取操作的步驟包括：對所述至少一個第二記憶體單元的資料電壓與所述所選參考單元的參考電壓進行比較；以及通過所述至少一個第二記憶體單元的所述資料電壓與所述所選參考單元的所述參考電壓的比較結果來在所述第二感測放大器的輸出端上獲得所述至少一個第二記憶體單元的資料。
根據一些實施例，所述第二感測放大器的所述參考端耦合到所述第一感測放大器的所述參考端。根據一些實施例，所述多個第一參考單元排列成一行、一列或具有多行及多列的矩陣。根據一些實施例，所述至少一個第一記憶體單元是記憶體陣列的一行。
根據一些實施例，所述方法還包括：回應於對至少一個第二記憶體單元執行下一讀取操作時，依序及重複地選擇第二參考單元中的另一者作為所選參考單元來耦合到第二感測放大器的參考端。
100:記憶體裝置 105:記憶體陣列 110-1、110-2、…、110-n:記憶體單元 120-1、120-2、…、120-n:感測放大器/SA 130-1、130-2、…、130-n:多工器電路/多工器/MUX 140-11、…、140-1p、140-1q、140-21、…、140-2p、140-2q、140-n1、…、140-np、140-nq、140-1[1,1]、…、140-1[p,1]、140-1[1,q]、…、140-1[p,q]、140-2[1,1]、…、140-2[p,1]、140-2[1,q]、…、140-2[p,q]、140-n[1,1]、…、140-n[p,1]、140-n[1,q]、…、140-n[p,q]:參考單元 150：控制器 CN1、CN2、…、CNn:控制端/選擇器端 N1、N2、N3:端點 Iref1、Iref2、…、Irefn:電流 MUX:多工器電路/多工器 ON1、ON2、…、ONn:輸出端 RN1、RN2、…、RNn:參考端/輸入端 S501、S502、S503、S504:步驟 SA:感測放大器
圖1示出根據本揭露實施例的感測放大器的結構的詳細框圖，其中通過由控制器產生的行（column）控制信號經由多工器選擇多個參考單元。 圖2示出根據本揭露實施例的感測放大器的結構的詳細框圖，其中通過由控制器產生的列（row）控制信號經由多工器選擇多個參考單元。 圖3示出根據本揭露實施例的感測放大器的結構的詳細框圖，其中通過由控制器產生的行控制信號及列控制信號經由多工器選擇多個參考單元。 圖4示出說明根據本揭露實施例對至少一個記憶體單元的讀取操作的步驟的流程圖。
100:記憶體裝置
105:記憶體陣列
110-1、110-2、...、110-n:記憶體單元
120-1、120-2、...、120-n:感測放大器/SA
130-1、130-2、...、130-n:多工器電路/多工器/MUX
140-11、...、140-1p、140-21、...、140-2p、140-n1、...、140-np:參考單元
150:控制器
CN1、CN2、...、CNn:控制端/選擇器端
Iref1、Iref2、...、Irefn:電流
MUX:多工器電路/多工器
ON1、ON2、...、ONn:輸出端
RN1、RN2、...、RNn:參考端/輸入端
N1、N2、N3:端點
SA:感測放大器

Claims (10)

  1. 一種記憶體裝置，包括：至少一個第一記憶體單元；第一感測放大器，耦合到所述至少一個第一記憶體單元，所述第一感測放大器包括輸出端及參考端；第一多工器電路，所述第一多工器電路的輸出端耦合到所述第一感測放大器的所述參考端；多個第一參考單元，所述第一參考單元具備相同數值，所述第一參考單元中的每一者耦合到所述第一多工器電路的每一輸入節點；以及控制器，耦合到所述第一多工器電路的控制端，其中當對所述至少一個第一記憶體單元執行每一讀取操作時，所述控制器控制所述第一多工器電路選擇所述第一參考單元中的一者作為所選參考單元來耦合到所述第一感測放大器的所述參考端，其中所述第一參考單元被依序地且重複地選擇，並且所述第一參考單元的其中一個被選擇用於對所述至少一個第一記憶體單元的一次讀取操作。
  2. 如請求項1所述的記憶體裝置，還包括：至少一個第二記憶體單元；第二感測放大器，所述第二感測放大器耦合到所述至少一個第二記憶體單元，所述第二感測放大器包括輸出端及參考端； 第二多工器電路，所述第二多工器電路的輸出端耦合到所述第二感測放大器的所述參考端；多個第二參考單元，所述第二參考單元具備相同數值，所述多個第二參考單元中的每一第二參考單元耦合到所述第二多工器電路的每一輸入節點；以及所述控制器，耦合到所述第二多工器電路的控制端，其中當對所述至少一個第二記憶體單元執行每一讀取操作時，所述控制器控制所述第二多工器電路依序及重複地選擇所述第二參考單元中的一者作為所選參考單元來耦合到所述第二感測放大器的所述參考端，其中所述第二參考單元被依序地且重複地選擇，並且所述第二參考單元的其中一個被選擇用於對所述至少一個第二記憶體單元的一次讀取操作。
  3. 如請求項2所述的記憶體裝置，其中所述第二感測放大器的所述參考端耦合到所述第一感測放大器的所述參考端。
  4. 如請求項1所述的記憶體裝置，其中所述多個第一參考單元排列成一行，或是，所述多個第一參考單元排列成一列，或是，所述多個第一參考單元排列成具有多行及多列的矩陣。
  5. 一種感測放大器，耦合到至少一個記憶體單元，所述感測放大器包括：輸出端及參考端；多工器電路，其輸出端耦合到所述感測放大器的所述參考 端；以及多個參考單元，所述參考單元具備相同數值，所述參考單元中的每一者耦合到所述多工器電路的每個輸入節點，其中，當對所述至少一個記憶體單元執行每一讀取操作時，所述多工器電路由控制信號所控制以依序地及重複地選擇所述參考單元中的一者作為所選參考單元來耦合到所述感測放大器的所述參考端，其中所述參考單元被依序地且重複地選擇，並且所述參考單元的其中一個被選擇用於對所述至少一個記憶體單元的一次讀取操作。
  6. 一種用於感測記憶體單元的方法，包括：當對至少一個第一記憶體單元執行每一讀取操作時，選擇第一參考單元中的一者作為所選參考單元來耦合到第一感測放大器的參考端，其中所述第一參考單元具備相同數值；以及根據所述所選參考單元對所述至少一個第一記憶體單元執行讀取操作，其中，根據所述所選參考單元對所述至少一個第一記憶體單元執行所述讀取操作的步驟包括：對所述至少一個第一記憶體單元的資料電壓與所述所選參考單元的參考電壓進行比較；以及通過所述至少一個第一記憶體單元的所述資料電壓與所述所選參考單元的所述參考電壓的比較結果來在所述第一 感測放大器的輸出端上獲得所述至少一個第一記憶體單元的資料，其中所述第一參考單元被依序地且重複地選擇，並且所述第一參考單元的其中一個被選擇用於對所述至少一個第一記憶體單元的一次讀取操作。
  7. 一種用於感測記憶體單元的多工器電路的控制器，所述控制器經配置以：當對至少一個第一記憶體單元執行每一讀取操作時，選擇第一參考單元中的一者作為所選參考單元來耦合到第一感測放大器的參考端，其中所述第一參考單元具備相同數值；以及根據所述所選參考單元對所述至少一個第一記憶體單元執行讀取操作，其中，所述控制器根據所述所選參考單元對所述至少一個第一記憶體單元執行所述讀取操作更包括：對所述至少一個第一記憶體單元的資料電壓與所述所選參考單元的參考電壓進行比較；以及通過所述至少一個第一記憶體單元的所述資料電壓與所述所選參考單元的所述參考電壓的比較結果來在所述第一感測放大器的輸出端上獲得所述至少一個第一記憶體單元的資料，其中所述第一參考單元被依序地且重複地選擇，並且所述第一參考單元的其中一個被選擇用於對所述至少一個第一記憶體單 元的一次讀取操作。
  8. 一種記憶體裝置，包括：感測放大器；多工器電路，其輸出端耦合到所述感測放大器；以及多個參考單元，所述參考單元具備相同數值，所述參考單元中的每一者耦合到所述多工器電路的每個輸入節點，其中，回應於對至少一個記憶體單元執行每一讀取操作，所述參考單元被所述多工器電路依序地且重複地選擇，且所述參考單元的其中一個被選擇用於耦合到所述感測放大器，其中所述參考單元的其中一個被選擇用於對所述至少一個記憶體單元的一次讀取操作。
  9. 一種用於感測記憶體單元的方法，包括：回應於對至少一個第一記憶體單元執行每一讀取操作，選擇多個第一參考單元中的一者作為所選參考單元來耦合到第一感測放大器，其中所述第一參考單元的每一者具備相同數值；以及根據所述所選參考單元對所述至少一個第一記憶體單元執行讀取操作，其中，所述第一參考單元被依序地且重複地選擇，並且回應於對所述至少一個第一記憶體單元執行所述每一讀取操作，所述第一參考單元的其中一個被選擇用於耦合到所述第一感測放大器，其中所述第一參考單元的其中一個被選擇用於對所述至少一 個第一記憶體單元的一次讀取操作。
  10. 一種用於感測記憶體單元的多工器電路的控制器，所述控制器經配置以：回應於對至少一個第一記憶體單元執行每一讀取操作，選擇多個第一參考單元中的一者作為所選參考單元來耦合到第一感測放大器，其中所述第一參考單元的每一者具備相同數值；以及根據所述所選參考單元對所述至少一個第一記憶體單元執行讀取操作，其中，所述第一參考單元被依序地且重複地選擇，並且回應於對所述至少一個第一記憶體單元執行所述每一讀取操作，所述第一參考單元的其中一個被選擇用於耦合到所述第一感測放大器，其中所述第一參考單元的其中一個被選擇用於對所述至少一個第一記憶體單元的一次讀取操作。
TW110106445A 2020-02-27 2021-02-24 記憶體裝置、感測放大器及用於感測記憶體單元的方法 TWI885070B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202062982071P 2020-02-27 2020-02-27
US62/982,071 2020-02-27
US16/925,295 US11386936B2 (en) 2020-02-27 2020-07-09 Memory device, sensing amplifier, and method for sensing memory cell
US16/925,295 2020-07-09

Publications (2)

Publication Number Publication Date
TW202201394A TW202201394A (zh) 2022-01-01
TWI885070B true TWI885070B (zh) 2025-06-01

Family

ID=77370842

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110106445A TWI885070B (zh) 2020-02-27 2021-02-24 記憶體裝置、感測放大器及用於感測記憶體單元的方法

Country Status (3)

Country Link
US (3) US11631440B2 (zh)
CN (1) CN113314161A (zh)
TW (1) TWI885070B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI885070B (zh) * 2020-02-27 2025-06-01 台灣積體電路製造股份有限公司 記憶體裝置、感測放大器及用於感測記憶體單元的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070064489A1 (en) * 2005-09-19 2007-03-22 Philippe Bauser Method and circuitry to generate a reference current for reading a memory cell, and device implementing same
TWI316254B (en) * 2005-07-25 2009-10-21 Toshiba Kk Semiconductor memory device and a data read method thereof
US20160093352A1 (en) * 2014-09-27 2016-03-31 Qualcomm Incorporated Reference voltage generation for sensing resistive memory
CN106469565A (zh) * 2015-08-18 2017-03-01 力旺电子股份有限公司 数码产生装置、一次性可编程存储器区块与数码产生方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11297087A (ja) * 1998-04-14 1999-10-29 Nec Corp 半導体記憶装置
US6282145B1 (en) * 1999-01-14 2001-08-28 Silicon Storage Technology, Inc. Array architecture and operating methods for digital multilevel nonvolatile memory integrated circuit system
US7301838B2 (en) * 2004-12-13 2007-11-27 Innovative Silicon S.A. Sense amplifier circuitry and architecture to write data into and/or read from memory cells
ITMI20042462A1 (it) * 2004-12-23 2005-03-23 St Microelectronics Srl Memoria ausiliare
US8331166B2 (en) * 2011-02-28 2012-12-11 Infineon Techn. AG Method and system for reading from memory cells in a memory device
US8570819B2 (en) * 2012-03-09 2013-10-29 Actel Corporation Non-volatile memory array architecture optimized for hi-reliability and commercial markets
US9142271B1 (en) * 2014-06-24 2015-09-22 Intel Corporation Reference architecture in a cross-point memory
US9767919B1 (en) * 2016-04-15 2017-09-19 Micron Technology, Inc. Systems and methods for testing a semiconductor memory device having a reference memory array
US9859000B1 (en) * 2016-06-17 2018-01-02 Winbond Electronics Corp. Apparatus for providing adjustable reference voltage for sensing read-out data for memory
US10268389B2 (en) * 2017-02-22 2019-04-23 Micron Technology, Inc. Apparatuses and methods for in-memory operations
JP7091918B2 (ja) * 2018-08-02 2022-06-28 株式会社ソシオネクスト 半導体記憶装置およびその制御方法
US11386936B2 (en) * 2020-02-27 2022-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device, sensing amplifier, and method for sensing memory cell
TWI885070B (zh) * 2020-02-27 2025-06-01 台灣積體電路製造股份有限公司 記憶體裝置、感測放大器及用於感測記憶體單元的方法
US11574660B2 (en) * 2020-08-11 2023-02-07 Arm Limited Circuits and methods for capacitor modulation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI316254B (en) * 2005-07-25 2009-10-21 Toshiba Kk Semiconductor memory device and a data read method thereof
US20070064489A1 (en) * 2005-09-19 2007-03-22 Philippe Bauser Method and circuitry to generate a reference current for reading a memory cell, and device implementing same
US20160093352A1 (en) * 2014-09-27 2016-03-31 Qualcomm Incorporated Reference voltage generation for sensing resistive memory
CN106469565A (zh) * 2015-08-18 2017-03-01 力旺电子股份有限公司 数码产生装置、一次性可编程存储器区块与数码产生方法

Also Published As

Publication number Publication date
US20230206963A1 (en) 2023-06-29
CN113314161A (zh) 2021-08-27
US20240321325A1 (en) 2024-09-26
US11631440B2 (en) 2023-04-18
TW202201394A (zh) 2022-01-01
US12288577B2 (en) 2025-04-29
US20220254386A1 (en) 2022-08-11

Similar Documents

Publication Publication Date Title
JP6047844B2 (ja) 冗長型センス増幅器搭載メモリー
JP3894030B2 (ja) 抵抗変化記憶素子を用いた記憶装置及び同装置の参照抵抗値決定方法
US5487043A (en) Semiconductor memory device having equalization signal generating circuit
CN113785290A (zh) 基于存储器的矢量-矩阵乘法
WO2018118156A1 (en) Duty cycle correction scheme for complementary signals
CN105304141A (zh) 包括共用校准参考电阻器的存储器的系统及其校准方法
CN110800054B (zh) 命令地址输入缓冲器偏置电流减小
CN114186291B (zh) 基于铁电晶体管的物理不可克隆函数结构及注册方法
CN106448718A (zh) 存储器器件和操作存储器器件的方法
JPH01262660A (ja) 半導体記憶装置
CN111656447A (zh) 用于时钟信号抖动产生的技术
KR20170138616A (ko) 메모리 시스템
TWI885070B (zh) 記憶體裝置、感測放大器及用於感測記憶體單元的方法
CN116072196A (zh) 用于阻抗控制（zq）校准的装置和方法
US8305792B2 (en) Computation processing circuit using ferroelectric capacitor
US11386936B2 (en) Memory device, sensing amplifier, and method for sensing memory cell
TW201616501A (zh) 電阻式記憶體系統、其驅動電路及其阻抗設置方法
US10623211B2 (en) Voltage correction computations for memory decision feedback equalizers
US12444461B2 (en) SRAM including reference voltage generator and read method thereof
CN111653300A (zh) 一种灵敏放大器、存储器读取方法及存储器和电子设备
JP2010282317A (ja) 内部電源回路、半導体装置、及び半導体装置の製造方法
CN113971966B (zh) 存储器单元及应用其的存储器阵列与操作方法
TWI864552B (zh) 參考電位產生電路及其控制方法
US20250323651A1 (en) Semiconductor device
US20250308578A1 (en) Data verification device and data verification method