TWI884670B - 用於共封裝前的光電積體電路的測試裝置 - Google Patents
用於共封裝前的光電積體電路的測試裝置 Download PDFInfo
- Publication number
- TWI884670B TWI884670B TW113100135A TW113100135A TWI884670B TW I884670 B TWI884670 B TW I884670B TW 113100135 A TW113100135 A TW 113100135A TW 113100135 A TW113100135 A TW 113100135A TW I884670 B TWI884670 B TW I884670B
- Authority
- TW
- Taiwan
- Prior art keywords
- integrated circuit
- optical
- connector
- packaging
- photonic
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/265—Contactless testing
- G01R31/2656—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2896—Testing of IC packages; Test features related to IC packages
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Optical Couplings Of Light Guides (AREA)
Abstract
一種用於共封裝前的光電積體電路的測試裝置,包括第一治具、第一光傳輸組件、第二光傳輸組件、中介板、測試載板及第二治具。第一治具與第二治具在垂直於測試載板的方向呈上、下排列。第一光子晶粒及第二電子積體電路設置於第一治具的容置空間內。第一電子積體電路設置於第二治具的槽部內。測試載板與第一電子積體電路及第一光子晶粒及第二光子晶粒之間形成第一訊號傳輸迴路,且測試載板與第一電子積體電路、中介板及第二電子積體電路之間形成第二訊號傳輸迴路。
Description
本申請是有關一種電性測試技術領域,特別是指一種用於共封裝前的光電積體電路的測試裝置。
光電積體電路(optoelectronic integrated circuits,OEIC)包括光子積體電路及電子積體電路,利用光做為資料傳輸,適用於高效能資料交換、長距離互連、5G設施及運算設備等。光子積體電路及電子積體電路在共封裝後形成共封裝光學元件(co-packaged optics,CPO)。封裝後的半導體裝置通常需要經過測試,以獲取各種電氣特性參數作為良品篩選的判斷。一旦受測的半導體裝置被檢測出存在缺陷,則視為瑕疵品而無法流入市場。然而,目前欠缺能滿足客製化設計的共封裝光學元件的測試裝置。此外,被檢測具有缺陷的共封裝的半導體裝置,可能是由於電子積體電路與光子積體電路之間無法產生有效的電氣迴路,但個別元件功能卻是正常。換句話說,在共封裝後的最終測試階段的瑕疵產品無法避免必須被拆解或收回,無疑會增加製造成本,並導致良率降低等問題。
本申請的目的在提供一種測試裝置,其可用於具有堆疊結構的光電積體電路在共封裝前的電性功能測試,以解決在共封裝後的最終測試階段發現問題而必須拆解或收回瑕疵元件所造成成本增加的問題。
本申請的另一目的在提供一種測試裝置,其可滿足多樣化設計的光子積體電路的測試需求。
為達到上述目的,本申請提供一種用於共封裝前的光電積體電路的測試裝置,該光電積體電路包括堆疊設置的一第一光子晶粒及一第一電子積體電路。該測試裝置電連接於一自動測試設備並包括一第一治具,包括一第一座體、一蓋板及多個第一導體元件。該第一座體包括一第一底板及一第一側壁,該蓋板罩蓋於該第一座體的一頂部,並與該第一底板及該第一側壁形成一容置空間。該第一光子晶粒設置於該容置空間內,且該第一底板設有多個穿孔。一第一光傳輸組件包括一第一端部,該第一端部設於該容置空間並靠近該第一光子晶粒。一第二光傳輸組件包括一第二端部,該第二端部設於該容置空間並靠近該第一光子晶粒。該第一光傳輸組件及該第二光傳輸組件用以發出一測試光訊號到該第一光子晶粒或接收該第一光子晶粒產生的一出光訊號。一中介板設置於該第一底板的一側,該些第一導體元件間隔排列並穿透該中介板及該第一底板對應的穿孔,且電連接於該第一光子晶粒及該第一電子積體電路之間。一測試載板電連接於該自動測試設備。一第二治具設置於該測試載板上,並包括一第二座體及多個第一訊號導體,該第二座體包括一第二底板、一第二側壁及一槽部,且該槽部形成於該第二側壁及該第二底板之間。該第一治具與該第二治具在一垂直於該測試載板的方向呈上、下排列,且該第一電子積體
電路設置於該槽部內,該些第一訊號導體穿透該第二底板,並電連接於該第一電子積體電路及該測試載板之間。
可選地,該光電積體電路還包括一第二電子積體電路,該第一治具還包括多個第二訊號導體,且該第二電子積體電路固定於該中介板上並位於該容置空間內。該些第二訊號導體間隔排列並穿透該第一底板對應的穿孔,且電連接於該中介板及該第一電子積體電路之間。
可選地,該光電積體電路還包括一第二光子晶粒,該第一治具還包括多個第二導體元件,該測試裝置還包括另一該第一光傳輸組件及另一該第二光傳輸組件。該第二光子晶粒設置於該容置空間內,該另一第一光傳輸組件及該另一第二光傳輸組件分別設於該容置空間並靠近該第二光子晶粒,該些第二導體元件間隔排列並穿透該中介板及該第一底板對應的穿孔,且電連接於該第二光子晶粒及該第一電子積體電路之間。
可選地,該第一治具還包括一固持件,該固持件設置於該第一側壁或該蓋板的一側,且該第一光子晶粒及/或該第二光子晶粒固持於該固持件,並懸置於該容置空間。
可選地,該第一治具還包括一第一彈性緩衝元件,該第一彈性緩衝元件設置於該蓋板的一側,並抵壓該第一光子晶粒及該第二光子晶粒。
可選地,該第一治具還包括一第一彈性緩衝元件,該第一彈性緩衝元件設置於該蓋板的一側,並抵壓該第一光子晶粒及該第二電子積體電路。
可選地,該第一治具還包括一第二彈性緩衝元件,該第二彈性緩衝元件設置於該中介板的一側,並抵壓該第一電子積體電路。
可選地,該測試裝置還包括一第一連接件及一第二連接件,且該第一連接件可拆離地連接該第二連接件,以連接並固定該第一治具及該第二治具於該測試載板。
可選地,該第一電子積體電路包括一第一封裝結構,該第二電子積體電路包括一第二封裝結構。
可選地,該第一側壁圍繞該第一底板及該容置空間設置,該第一光傳輸組件還包括一第一光纖、一第一接頭及一第一連接器。該第一連接器設置於該第一側壁,該第一光纖包括該第一端部,該第一接頭固定於該第一端部並可插拔地連接於該第一連接器。
可選地,第一光子晶粒包括一第一光波導,該第一光纖對齊該第一光波導,且該第一端部靠近該第一光波導設置。
可選地,該第一光子晶粒包括一第一光波導,該第一光傳輸組件的第一連接器包括一光通道及一反射壁。該反射壁相對該第一光纖與該第一光子晶粒形成一銳角,該測試光訊號經由該反射壁反射至該第一光波導,或該出光訊號經由該反射壁反射至該第一端部。
可選地,該第一光子晶粒包括一第一光波導,該第一光傳輸組件的第一連接器包括一光通道,該蓋板包括一嵌槽,且該嵌槽包括一傾斜部。該傾斜部包括一反射係數大於空氣的反射材料,並相對該第一光纖與該第一底板形成一銳角,該第一連接器的一部分嵌入該嵌槽,且該光
通道延伸至該傾斜部,該測試光訊號經由該傾斜部反射至該第一光波導,或該出光訊號經由該傾斜部反射至該第一端部。
可選地,該第一光子晶粒包括一第二光波導,該第二光傳輸組件包括一第二光纖、一第二接頭及一第二連接器,且該第二光纖包括該第二端部。該第二連接器傾斜地嵌設於該蓋板,該第二接頭固定於該第二端部並可插拔地連接於該第二連接器,且該第二端部位於該第二光波導的上方。
可選地,該測試裝置還包括一第三光傳輸組件,包括一第三光纖、一第三接頭、一第三連接器及一內接光纖,其中該第三連接器嵌設於該第一底板,該第三光纖包括一第三端部,該第三接頭固定於該第三端部並可插拔地連接於該第三連接器,該內接光纖的一端連接於該第三連接器,另一端連接於該第一光子晶粒。
利用本申請測試裝置及自動測試設備的測試後,該第一光子晶粒、該第二光子晶粒、該第一電子積體電路、該第二電子積體電路及該中介板可通過共封裝技術形成在單一封裝結構中具有堆疊結構的共同封裝光學元件,進而可使光電積體電路在晶圓測試階段之後及共封裝之前先行測試,有效避免光子積體電路或電子積體電路在共封裝後的最終測試階段發現瑕疵而必須拆解或收回,造成製造成本增加及降低良率的問題。
1、1’:測試裝置
10:第一治具
11:第一座體
110:容置空間
111:第一底板
1110:穿孔
112:第一側壁
113:固持件
12:蓋板
121:嵌槽
122:傾斜部
13:第一導體元件
14:第二訊號導體
15:第二導體元件
161:第一彈性緩衝元件
162:第二彈性緩衝元件
17、17’:第一連接件
20:第二治具
21:第二座體
210:槽部
211:第二底板
212:第二側壁
23:第一訊號導體
25:固定件
27、27’:第二連接件
31:第一光傳輸組件
311:第一光纖
3111:第一端部
312:第一接頭
313:第一連接器
3131:光通道
3132:反射壁
32:第二光傳輸組件
321:第二光纖
3211:第二端部
322:第二接頭
323:第二連接器
3211:第二端部
33:第三光傳輸組件
331:第三光纖
3311:第三端部
332:第三接頭
333:第三連接器
334:內接光纖
40:中介板
401:通孔
50:測試載板
6:光電積體電路
61:第一光子晶粒
611、611’:第一光波導
612:第二光波導
613:光偵測元件
614:光源模組
62:第二光子晶粒
63:第一電子積體電路
630:第一封裝結構
631:第一晶粒
632:第一基板
64:第二電子積體電路
640:第二封裝結構
7:自動測試設備
VL1:第一垂直層級
VL2、VL2’:第二垂直層級
VL3:第三垂直層級
圖1例示本申請一實施例之用於共封裝前的光電積體電路的測試裝置之結構示意圖。
圖2例示本申請另一實施例的測試裝置之結構示意圖。
圖3例示本申請另一實施例的測試裝置之結構示意圖。
圖4例示本申請另一實施例的測試裝置之結構示意圖。
圖5例示圖1的測試裝置之局部結構放大示意圖。
圖6例示圖1的測試裝置之局部結構放大示意圖。
圖7例示圖1的測試裝置之局部結構放大示意圖。
圖8例示圖1的測試裝置之局部結構放大示意圖。
圖9例示圖1的測試裝置之局部結構放大示意圖。
圖10例示圖1的測試裝置之局部結構放大示意圖。
圖11例示圖1的測試裝置之局部結構放大示意圖。
下文係舉實施例配合所附圖式作詳細說明,但所描述的具體實施例僅僅用以解釋本發明,並不用來限定本發明,而結構操作之描述非用以限制其執行之順序,任何由元件重新組合之結構,所產生具有均等功效的裝置,皆為本發明揭示內容所涵蓋的範圍。
應當指出,在實施例的對應的圖樣中,利用線來表示信號。一些線可以是較粗的,以指示更多成分的信號通路,和/或一些線在一個或更多端部處具有箭頭,以指示主要的資訊流方向。該指示不旨在是限制性的。相反,線用於與一個或更多示範性的實施例的結合,以方便更容易地理解電路或邏輯單元。如設計要求或偏愛所規定的任何表示的信號可以實際上包括可以在任一方向上行進的一個或更多信號,並且可以利用任何適合類型的信號方案來實施。
在下文和請求項中,可以使用術語「耦合」及其派生詞。術語「耦合」於此指直接接觸(物理地、電地、磁地、光學地等等)的兩個或更多元件。術語「耦合」於此也可以指彼此不直接接觸,但是仍然彼此協作或相互作用,的兩個或更多元件。
如於此使用的,除非另作說明,於此使用的描述通用物件的序數形容詞「第一」、「第二」以及「第三」等等僅僅指示正被提到的相似的物件的不同的實例,而不旨在暗示如此描述的物件必須是時間、空間、以排列或以任何其它方式的給定的順序。
本申請提供一種測試裝置,用以測試共封裝前光電積體電路的電性特徵。在一些實施例中,光電積體電路是包括電運算處理器的電子積體電路(electronic integrated circuit,EIC)和負責電光轉換的光子積體電路(photonic Integrated circuit,PIC)。依據本申請提供的測試裝置,光電積體電路在測試後即可依據實際設計需求採用2.5D封裝技術或3D封裝技術,整合電子積體電路與光子積體電路在單一封裝結構,並形成具有堆疊結構的共同封裝光學元件(co-packaged optics,CPO)。換句話說,本申請揭露的測試裝置是依據具有堆疊結構的共同封裝光學元件而設計。需要注意的是,待測試的光子積體電路可包括至少一光偵測元件及一光源模組,及多個主動元件及被動元件,例如但不限於濾波器或多工結構、光功率分配結構、光纖輸出入結構及光調制結構。由於本申請之特徵並不在於熟知此技藝者所已知的光學主動、被動元件之細部結構,故在此並不詳細說明。
參閱圖1,圖1例示本申請一實施例之用於共封裝前的光電積體電路的測試裝置之結構示意圖。本申請實施例提供一種測試裝置1,包括一第一治具10、一第二治具20、一第一光傳輸組件31、一第二光傳輸組件32、一中介板40及一測試載板50。本申請實施例的測試裝置1電連接於一自動測試設備7(automatic test equipment,ATE),用於一光電積體電路6在共封裝前進行電性功能測試。在一些實施例中,作為受測裝置的光電積體電路6包括一第一光子晶粒61、一第二光子晶粒62、一第一電子積體電路63及一第二電子積體電路64。較佳地,上述電性功能測試包括,例如電壓、電流、電阻、逆向漏電、電壓電流關係以及第一光子晶粒61、第二光子晶粒62、第一電子積體電路63及第二電子積體電路64之間的電氣迴路等項目,但並不以此為限。
在一些實施例中,第一電子積體電路63可為包括多種功能不同的處理單元整合封裝一起的系統單晶片,及第二電子積體電路64可為記憶體,例如動態隨機存取記憶體或其他揮發性記憶體,但並不以上述為限。在一些實施例中,第一光子晶粒61及第二光子晶粒62採用絕緣層上覆矽(silicon on insulator,SOI)晶圓進行製作並形成矽光子晶粒。需要注意的是,待測試裝置1測試的光子積體電路(即第一光子晶粒61及第二光子晶粒62)可包括至少一用於將光訊號轉換成電訊號的光偵測元件、一用於將電訊號轉換成光訊號的光源模組,及多個主動元件及被動元件,例如但不限於濾波器或多工結構、光功率分配結構、光纖輸出入結構及光調制結構。。由於本申請之特徵並不在於熟知此技藝者所已知的光學主被動元件之細部結構,故在此並不詳細說明。
如圖1所示,第一治具10包括一第一座體11、一蓋板12及多個第一導體元件13、多個第二訊號導體14及多個第二導體元件15。在一些實施例中,第一座體11具有實質上呈矩形的橫斷面,並包括一第一底板111及一第一側壁112,且第一側壁112圍繞第一底板111設置。蓋板12可附接地罩蓋於第一座體11的一頂部,並與第一底板111及第一側壁112共同形成一容置空間110。容置空間110的大小可供同時容置第一光子晶粒61、第二光子晶粒62、第二電子積體電路64及中介板40。需要注意的是,容置空間110的深度是大於第一光子晶粒61或第二光子晶粒62與中介板40疊設後的高度,或大於一個或多個第二電子積體電路64與中介板40疊設後的高度。較佳地,第一底板111設置有間隔排列的多個穿孔1110,且穿孔1110穿透第一底板111以連通於容置空間110。
續請參閱圖1,中介板40設置於第一底板111的一側並位在容置空間110內。在此實施例中,中介板40是一種電路板並包括多個通孔401。需要注意的是,第一底板111的部分穿孔1110的配置是根據中介板40的通孔401的配置設計,進而使多個第一導體元件13穿透第一底板111對應的穿孔1110及中介板40對應的通孔401,並延伸至容置空間110,以電連接第一光子晶粒61。如圖1所示,多個第二導體元件15分別穿透第一底板111對應的穿孔1110及中介板40對應的通孔401,並延伸至容置空間110,以電連接第二光子晶粒62。在另一些實施例中,中介板40亦可不設置通孔401,而是透過在中介板40的下表面設置凸塊陣列的接點,以和第一導體元件13及/或第二導體元件15電性接觸,並在中介板40的上表面設置另一凸塊陣列的接點,以電性接觸光子積體電路。
需要注意的是,部分第一導體元件13及部分第二導體元件15是作為光子積體電路的電源導體。具體地,第一光子晶粒61及第二光子晶粒62的特定部件,例如光調制結構或光源模組運作所需的電力是由測試載板50經過第一電子積體電路63分別傳送到第一光子晶粒61及第二光子晶粒62。透過上述結構,所述光子積體電路在光電測試時,第一光傳輸組件31及第二光傳輸組件32的光訊號經過第一光子晶粒61及第二光子晶粒62的光電轉換過程後再由其他第一導體元件13及第二導體元件15傳出以供測試。
如圖1所示,第二電子積體電路64固定於中介板40上並位於容置空間110內,且第一光子晶粒61及第二光子晶粒62圍繞第二電子積體電路64設置。較佳地,中介板40的上表面具有以凸塊陣列設置的接點,以電連接第二電子積體電路64。第二訊號導體14間隔排列並穿透第一底板111對應的穿孔1110,且電連接於中介板40及第一電子積體電路63之間,以在第二電子積體電路64與第一電子積體電路63之間傳遞訊號。在一些實施例中,第一導體元件13、第二訊號導體14及第二導體元件15及可為極短針或高速探針,或同軸式的彈簧探針,其可依實際測試需求而定。由於本申請之特徵並不在於熟知此技藝者所已知的探針之細部結構,故在此並不詳細說明。
續請參閱圖1,該第一治具10還包括兩個固持件113,其對應於待測的光子積體電路的數量設置,用以固持第一光子晶粒61及第二光子晶粒62於容置空間110。在一些實施例中,固持件113可設置於第一側壁112,並具有嵌卡結構,使第一光子晶粒61及第二光子晶粒62分別嵌卡
固定於固持件113。在另一些實施例中,固持件113可設置在蓋板12面向容置空間110的一側,並具有嵌卡結構,用以嵌卡第一光子晶粒61及第二光子晶粒62。亦即,第一光子晶粒61及第二光子晶粒62並未固定在中介板40,而是懸置於容置空間110內。
在一些實施例中,第一治具10還包括一第一彈性緩衝元件161,其為具有彈性及可形變特性的材質所製,例如彈性聚合物、橡膠、矽膠等。較佳地,第一彈性緩衝元件161設置於蓋板12的一側,用以朝中介板40的方向抵壓並進一步固定第一光子晶粒61、第二光子晶粒62及第二電子積體電路64,以確保受測裝置在測試過程中不會移動而影響測試結果。
續請參閱圖1,第二治具20可拆離地設置在測試載板50上,且測試載板50電連接於該自動測試設備7。在一些實施例中,第二治具20包括一第二座體21、一槽部210及多個第一訊號導體23。具體地,第二座體21具有實質上呈矩形的橫斷面,並包括一第二底板211及一圍繞第二底板211設置的第二側壁212,且槽部210形成於第二側壁212及第二底板211之間,第一電子積體電路63可拆離地設置於槽部210內。在一些實施例中,第二治具20還包括用以固持第一電子積體電路63的固持結構(未圖示),該固持結構可設置於第二側壁212或第二底板211,並朝向槽部210內突出以承載第一電子積體電路63。如圖1所示,該些第一訊號導體23的一端連接於測試載板50,另一端穿透第二底板211,並電連接於第一電子積體電路63。此外,第一光子晶粒61透過第一光傳輸組件31及第二光傳輸組件32進行光訊號傳輸。同樣地,另一第一光傳輸組件31及另一第二
光傳輸組件32分別設於容置空間110並靠近第二光子晶粒62,以和第二光子晶粒62進行光訊號傳輸。本申請用於實施所述光訊號傳輸的方法與結構將於後述段落詳細描述。
續請參閱圖1,第一治具10與第二治具20在一垂直於測試載板50的方向呈上、下排列。在一些實施例中,第一治具10可利用外部懸持機構(未圖示)定位於第二治具20上方,或可直接疊設於第二治具20上,且第二治具20可透過固定件25鎖固於測試載板50上。本申請的測試裝置1在測試過程中,第一光子晶粒61及第二光子晶粒62利用第一光傳輸組件31及第二光傳輸組件32進行光轉電及電轉光的光訊號傳輸,且測試載板50與第一電子積體電路63及第一光子晶粒61/第二光子晶粒62之間形成第一訊號傳輸迴路,測試載板50與第一電子積體電路63、中介板40及第二電子積體電路64之間形成第二訊號傳輸迴路,進而使自動測試設備7可以通過測試裝置1對所述光子積體電路與所述電子積體電路構成的光電積體電路進行電性功能測試。
參閱圖2,圖2例示本申請另一實施例的測試裝置1之結構示意圖。本申請實施例的測試裝置1亦可只針對光子積體電路與第一電子積體電路63之間的訊號傳輸進行測試。如圖2所示,第一治具10內僅設置第一光子晶粒61及第二光子晶粒62,且中介板40上並未設置第二電子積體電路64,亦即,本實施例的測試裝置1只針對第一光子晶粒61及第二光子晶粒62與第一電子積體電路63之間的訊號傳輸進行測試。特別說明的是,在圖2所示的實施例中,第一治具10還包括一第二彈性緩衝元件
162,其設置於第一底板111面向第一電子積體電路63的一側,用以抵壓第一電子積體電路63,並確保第一電子積體電路63不會移動。
參閱圖3,圖3例示本申請另一實施例的測試裝置1之結構示意圖。在圖3所示的測試裝置1中,第一治具10是直接疊設在第二治具20的第二側壁212上,且測試裝置1還包括一第一連接件17及一第二連接件27,並且第一連接件17可拆離地連接第二連接件27。在一些實施例中,第一連接件17及第二連接件27可為鎖固結構;較佳地,第一連接件17可為一鎖釘,第二連接件27可為形成在第二座體21的第二側壁212及測試載板50內的螺紋,且該鎖釘穿透第一側壁112並鎖固於該螺紋,,以連接並固定第一治具10及第二治具20於測試載板50。需要注意的是,第一連接件17及第二連接件27的連接結構並不以上述為限。此外,如圖3所示,第一電子積體電路63包括一第一封裝結構630,第二電子積體電路64包括一第二封裝結構640。換句話說,本申請實施例所測試的第一電子積體電路63及第二電子積體電路64為經過封裝後的晶片,但第一光子晶粒61及第二光子晶粒62則為尚未經過封裝的晶粒。
參閱圖4,圖4例示本申請另一實施例的測試裝置1’之結構示意圖。圖4所示的測試裝置1’與圖1的測試裝置1的主要區別在於圖4的測試裝置1’僅針對光子積體電路與第一電子積體電路63之間的訊號傳輸進行測試,且中介板40是設置在第一座體11的第一底板111的外側,並非設置在容置空間110內,其他相同於圖1的測試裝置1的結構於此不在詳述。如圖4所示,中介板40是設置在第一底板111面向第二座體21的一側,並夾設在第一座體11與第二座體21之間,且相鄰第二治具20的槽部210。槽部
內210設有由第一晶粒631及第一基板632封裝構成的第一電子積體電路63。在此實施例中,測試裝置1’還包括第一連接件17’及第二連接件27’,其可為鎖固結構,用以將第一治具10連接並固定於第二治具20。在一些實施例中,中介板40的底測可設置有第二彈性緩衝元件162,以抵壓並固定下方的第一電子積體電路63。
參閱圖5至圖11,圖5至圖11分別為本申請測試裝置1之局部結構放大示意圖,以詳細例示用於第一光子晶粒61及第二光子晶粒62的光傳輸組件的結構。特別說明的是,圖5至圖11主要是用於例示光子積體電路與光傳輸組件的結構關係,因此,為了清楚起見而在圖5至圖11中省略顯示對應於圖1的測試裝置1的中介板40、第一導體元件13、通孔401及其他構件。本申請實施例的光傳輸組件是以光纖為媒介傳輸光訊號。在一些實施例中,該光纖可為單模光纖、保偏光纖或透鏡光纖,但並不以前述光纖的種類為限。該光纖傳輸的主要波長為1100奈米(nm)至2000nm的範圍內。較佳地,波長為1550nm的紅外光。此外,用於第一光子晶粒61與用於第二光子晶粒62的光傳輸組件的原理相同,故圖5至圖11僅例示以第一光傳輸組件31及第二光傳輸組件32與第一光子晶粒61之間的光訊號傳輸作為說明。
如圖5所示,該第一光傳輸組件31包括一第一光纖311、一第一接頭312及一第一連接器313。具體地,第一光纖311包括第一端部3111,其設於容置空間110並靠近第一光子晶粒61,第一連接器313設置於第一側壁112,且第一接頭312固定於第一端部3111並可插拔地連接於第一連接器313。較佳地,第一端部3111位於第一底板111的一第一垂直
層級VL1。在一些實施例中,第一接頭312可由金屬或陶瓷材料所製,並具有例如頭套(ferrule)的結構,以對第一光纖311提供良好的保護,並避免受外界因素影響訊號的傳輸。在另一些實施例中,第一接頭312可具有V形槽(V-groove)的光柵結構,使第一光纖311以光纖陣列排列,以減少光波導結構和光耦合對準的損耗。如圖5所示,第一光子晶粒61包括一第一光波導611、一光偵測元件613及一光源模組614。較佳地,第一光波導611是由大於空氣的折射率的材料所構成,例如由矽、氧化矽、氮化矽或氮氧化矽的聚合材料構成,但並不以此為限,且光偵測元件613是用於將由第一光波導611所傳輸的光訊號轉換成電訊號,光源模組614用於將該電訊號轉換成要發出的光訊號。在此實施例中,第一光纖311對齊第一光波導611,且第一端部3111直接鄰接於第一光波導611。具體地,第一光纖311用以傳輸一測試光訊號,其由第一端部3111直接射向第一光波導611,使該測試光訊後通過第一光波導611傳輸至第一光子晶粒61的光偵測元件613。
參閱圖6,在此實施例中,第一光傳輸組件31的第一連接器313包括一光通道3131及一反射壁3132,其中反射壁3132相對第一光纖311與第一光子晶粒61形成一銳角。在此實施例中,第一端部3111位於第一底板111的一第二垂直層級VL2,且第二垂直層級VL2的高度大於第一垂直層級VL1的高度。如圖6所示,第一光子晶粒61包括一具有光柵結構的第一光波導611’。具體地,該光柵結構包括多個成列並排的V形槽(未圖示),使第一光纖311以光纖陣列排列,以減少光波導結構和光耦合對準的損耗。第一光纖311傳輸的測試光訊號經由光通道3131射向反射壁3132反
射,並由蓋板12朝下的方向反射至第一光波導611’,最後傳輸至光偵測元件613。
參閱圖7,圖7所示的第一光傳輸組件31的結構大致相同於圖6所示的第一光傳輸組件31,但圖7所示的第一光傳輸組件31是位在第一光子晶粒61的下方。詳細地,如圖7所示,第一光傳輸組件31的第一連接器313包括一光通道3131及一反射壁3132,其中反射壁3132相對第一光纖311與第一光子晶粒61形成一銳角。在此實施例中,第一端部3111位於第一底板111的一第二垂直層級VL2’,且第二垂直層級VL2’的高度小於第一垂直層級VL1的高度。如圖7所示,第一光子晶粒61的下表面設置有一具有光柵結構的第一光波導611’。第一光纖311傳輸的測試光訊號經由反射壁3132反射,並由第一光子晶粒61的下方朝上的方向反射至第一光波導611’。
參閱圖8,第一光子晶粒61包括一第一光波導611’,第一光傳輸組件31的第一連接器313包括一光通道3131,蓋板12包括一嵌槽121,且嵌槽121包括一傾斜部122。詳細地,蓋板12的傾斜部122包括一反射係數大於空氣的反射材料,並相對第一光纖311與第一底板111形成一銳角,且第一連接器313的一部分嵌入嵌槽121,並且光通道3131延伸至傾斜部122。第一光纖311傳送的測試光訊號通過光通道3131後經由傾斜部122反射至第一光波導611’,最後傳輸至光偵測元件613。
參閱圖9,第二光傳輸組件32包括一第二光纖321、一第二接頭322及一第二連接器323,且第二光纖321包括第二端部3211。詳細地,第二連接器323傾斜地嵌設於蓋板12,第二接頭322固定於第二端部
3211並可插拔地連接於該第二連接器323。在此實施例中,第一光子晶粒61包括一第二光波導612,且第二光纖321的第二端部3211位於第二光波導612的上方,並位於第一底板111的一第三垂直層級VL3,並且第三垂直層級VL3的高度不同於第一垂直層級VL1或第二垂直層級VL2的高度。需要注意的是,第二連接器323相對於第一光子晶粒61的角度乃視第二光波導612的設計而定。如圖9所示,第二光纖321用以傳輸一測試光訊號,且該測試光訊號由第一光子晶粒61的上方直接射向第二光波導612,並由光偵測元件613所偵測。
參閱圖10,在一些實施例中,測試裝置1還包括一第三光傳輸組件33,其包括一第三光纖331、一第三接頭332、一第三連接器333及一內接光纖334,且第三光纖331包括一第三端部3311。詳細地,第三連接器333嵌設於第一底板111,第三接頭332固定於第三端部3311並可插拔地連接於第三連接器333。如圖10所示,內接光纖334的一端連接於第三連接器333,另一端連接於第一光子晶粒61。藉由上述結構,第三光纖331通過內接光纖334傳輸一測試光訊號至第一光子晶粒61。需要注意的是,圖5至圖10僅顯示單一光傳輸組件傳輸該測試光訊號後由第一光子晶粒61的光偵測元件613所偵測,但為了清楚顯示而省略用於接收由光源模組614發出的出光訊號的另一光傳輸組件。
參閱圖11,圖11例示圖1的測試裝置之局部結構放大示意圖。在此實施例中,第一光傳輸組件31設置於第一側壁112,用以發出測試光訊號,且該測試光訊號經由光偵測元件613轉換成電訊號。第二光傳輸組件32設在蓋板12,用以傳輸經由光源模組614將該電訊號轉換成的出
光訊號。在此實施例中,該測試光訊號以相對於第一光子晶粒61的一水平方向傳遞,該出光訊號朝第一光子晶粒61上方的第二光傳輸組件32傳遞,以實現入光訊號(即測試光訊號)與出光訊號以不同方向傳遞的測試型態。在另一些實施例中,該測試光訊號及該出光訊號是以相同的方向傳遞(未圖示)。需要注意的是,該測試光訊號及該出光訊號的位置主要視第一光子晶粒61的光偵測元件613及光源模組614而定,進而實現不同的測試型態,以滿足待測試的光子積體電路的不同設計。
利用上述設在不同垂直層級的第一光傳輸組件31、第二光傳輸組件32及/或第三光傳輸組件33的配合,形成多種不同方向的光耦合型態,進而實現對不同光子積體電路設計的電性測試。特別說明的是,依據光電積體電路的設計,本申請測試裝置1的每一側可設置有多個光傳輸組件,亦即上述其他實施例的光傳輸組件,以提升訊號傳輸功效。
在本申請提供的測試裝置,利用該些光傳輸組件、該第一治具、該中介板、該第二治具及該測試載板的配合,使自動測試設備可以對光子積體電路及電子積體電路在共封裝前進行電性功能測試。經過測試後,該第一光子晶粒、該第二光子晶粒、該第一電子積體電路、該第二電子積體電路及該中介板可通過共封裝技術形成在單一封裝結構中具有堆疊結構的共同封裝光學元件。藉由本申請測試裝置可使光電積體電路在晶圓測試階段之後及共封裝後的最終測試階段之前測試,有效避免光子積體電路或電子積體電路在共封裝後發現瑕疵而必須拆解或收回,造成製造成本增加及降低良率的問題。
在說明書中提到的「實施例」、「一個實施例」、「一些實施例」或「其它實施例」意指結合實施例描述的特定特徵、結構、或特性包含於至少一些實施例中,但不必包含於所有實施例中。「實施例」、「一個實施例」或「一些實施例」的各種出現不必全指相同的實施例。如果說明書聲明了元件、特徵、結構、或特性「可以」、「可能」或「能夠」被包含,則不需要包含該特定的元件、特徵、結構、或特性。如果說明書或權利要求提到了「一」或「一個」元件,並不意味著僅有一個該元件。如果說明書或權利要求提到了「另外的」元件,則不排除存在一個以上的另外的元件。
雖然本申請之實施例已揭露如上,然其並非用以限定本申請,任何熟習此技藝者,在不脫離本申請之範圍內,當可做些許之更動與潤飾,因此本申請之保護範圍當以後附之申請專利範圍所界定為準。
1:測試裝置
10:第一治具
11:第一座體
110:容置空間
111:第一底板
1110:穿孔
112:第一側壁
113:固持件
12:蓋板
13:第一導體元件
14:第二訊號導體
15:第二導體元件
161:第一彈性緩衝元件
20:第二治具
21:第二座體
210:槽部
211:第二底板
212:第二側壁
23:第一訊號導體
25:固定件
31:第一光傳輸組件
32:第二光傳輸組件
40:中介板
401:通孔
50:測試載板
6:光電積體電路
61:第一光子晶粒
62:第二光子晶粒
63:第一電子積體電路
64:第二電子積體電路
7:自動測試設備
Claims (15)
- 一種用於共封裝前的光電積體電路的測試裝置,該光電積體電路包括堆疊設置的一第一光子晶粒及一第一電子積體電路,該測試裝置電連接於一自動測試設備並包括: 一第一治具,包括一第一座體、一蓋板及多個第一導體元件,該第一座體包括一第一底板及一第一側壁,該蓋板罩蓋於該第一座體的一頂部,並與該第一底板及該第一側壁形成一容置空間,其中該第一光子晶粒設置於該容置空間內,且該第一底板設有多個穿孔; 一第一光傳輸組件,包括一第一端部,該第一端部設於該容置空間並靠近該第一光子晶粒; 一第二光傳輸組件,包括一第二端部,該第二端部設於該容置空間並靠近該第一光子晶粒,其中該第一光傳輸組件及該第二光傳輸組件用以發出一測試光訊號到該第一光子晶粒或接收該第一光子晶粒產生的一出光訊號; 一中介板,設置於該第一底板的一側,該些第一導體元件間隔排列並穿透該中介板及該第一底板對應的穿孔,且電連接於該第一光子晶粒及該第一電子積體電路之間; 一測試載板,電連接於該自動測試設備;以及 一第二治具,設置於該測試載板上,並包括一第二座體及多個第一訊號導體,該第二座體包括一第二底板、一第二側壁及一槽部,且該槽部形成於該第二側壁及該第二底板之間,其中該第一治具與該第二治具在一垂直於該測試載板的方向呈上、下排列,且該第一電子積體電路設置於該槽部內,該些第一訊號導體穿透該第二底板,並電連接於該第一電子積體電路及該測試載板之間。
- 如請求項1所述的用於共封裝前的光電積體電路的測試裝置,其中該光電積體電路還包括一第二電子積體電路,該第一治具還包括多個第二訊號導體,且該第二電子積體電路固定於該中介板上並位於該容置空間內,其中該些第二訊號導體間隔排列並穿透該第一底板對應的穿孔,且電連接於該中介板及該第一電子積體電路之間。
- 如請求項1所述的用於共封裝前的光電積體電路的測試裝置,其中該光電積體電路還包括一第二光子晶粒,該第一治具還包括多個第二導體元件,該測試裝置還包括另一該第一光傳輸組件及另一該第二光傳輸組件,其中該第二光子晶粒設置於該容置空間內,該另一第一光傳輸組件及該另一第二光傳輸組件分別設於該容置空間並靠近該第二光子晶粒,該些第二導體元件間隔排列並穿透該中介板及該第一底板對應的穿孔,且電連接於該第二光子晶粒及該第一電子積體電路之間。
- 如請求項3所述的用於共封裝前的光電積體電路的測試裝置,其中該第一治具還包括一固持件,該固持件設置於該第一側壁或該蓋板的一側,且該第一光子晶粒及/或該第二光子晶粒固持於該固持件,並懸置於該容置空間。
- 如請求項3所述的用於共封裝前的光電積體電路的測試裝置,其中該第一治具還包括一第一彈性緩衝元件,該第一彈性緩衝元件設置於該蓋板的一側,並抵壓該第一光子晶粒及該第二光子晶粒。
- 如請求項2所述的用於共封裝前的光電積體電路的測試裝置,其中該第一治具還包括一第一彈性緩衝元件,該第一彈性緩衝元件設置於該蓋板的一側,並抵壓該第一光子晶粒及該第二電子積體電路。
- 如請求項1所述的用於共封裝前的光電積體電路的測試裝置,其中該第一治具還包括一第二彈性緩衝元件,該第二彈性緩衝元件設置於該中介板的一側,並抵壓該第一電子積體電路。
- 如請求項1所述的用於共封裝前的光電積體電路的測試裝置,還包括一第一連接件及一第二連接件,且該第一連接件可拆離地連接該第二連接件,以連接並固定該第一治具及該第二治具於該測試載板。
- 如請求項2所述的用於共封裝前的光電積體電路的測試裝置,其中該第一電子積體電路包括一第一封裝結構,該第二電子積體電路包括一第二封裝結構。
- 如請求項1所述的用於共封裝前的光電積體電路的測試裝置,其中該第一側壁圍繞該第一底板及該容置空間設置,該第一光傳輸組件還包括一第一光纖、一第一接頭及一第一連接器,其中該第一連接器設置於該第一側壁,該第一光纖包括該第一端部,該第一接頭固定於該第一端部並可插拔地連接於該第一連接器。
- 如請求項10所述的用於共封裝前的光電積體電路的測試裝置,其中該第一光子晶粒包括一第一光波導,該第一光纖對齊該第一光波導,且該第一端部靠近該第一光波導設置。
- 如請求項10所述的用於共封裝前的光電積體電路的測試裝置,其中該第一光子晶粒包括一第一光波導,該第一光傳輸組件的第一連接器包括一光通道及一反射壁,其中該反射壁相對該第一光纖與該第一光子晶粒形成一銳角,該測試光訊號經由該反射壁反射至該第一光波導,或該出光訊號經由該反射壁反射至該第一端部。
- 如請求項10所述的用於共封裝前的光電積體電路的測試裝置,其中該第一光子晶粒包括一第一光波導,該第一光傳輸組件的第一連接器包括一光通道,該蓋板包括一嵌槽,且該嵌槽包括一傾斜部,其中該傾斜部包括一反射係數大於空氣的反射材料,並相對該第一光纖與該第一底板形成一銳角,該第一連接器的一部分嵌入該嵌槽,且該光通道延伸至該傾斜部,該測試光訊號經由該傾斜部反射至該第一光波導,或該出光訊號經由該傾斜部反射至該第一端部。
- 如請求項1所述的用於共封裝前的光電積體電路的測試裝置,其中該第一光子晶粒包括一第二光波導,該第二光傳輸組件包括一第二光纖、一第二接頭及一第二連接器,且該第二光纖包括該第二端部,其中該第二連接器傾斜地嵌設於該蓋板,該第二接頭固定於該第二端部並可插拔地連接於該第二連接器,且該第二端部位於該第二光波導的上方。
- 如請求項1所述的用於共封裝前的光電積體電路的測試裝置,還包括一第三光傳輸組件,包括一第三光纖、一第三接頭、一第三連接器及一內接光纖,其中該第三連接器嵌設於該第一底板,該第三光纖包括一第三端部,該第三接頭固定於該第三端部並可插拔地連接於該第三連接器,該內接光纖的一端連接於該第三連接器,另一端連接於該第一光子晶粒。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW113100135A TWI884670B (zh) | 2024-01-02 | 2024-01-02 | 用於共封裝前的光電積體電路的測試裝置 |
| US18/906,188 US20250216450A1 (en) | 2024-01-02 | 2024-10-04 | Test device for optoelectronic integrated circuit before being co-packaged |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW113100135A TWI884670B (zh) | 2024-01-02 | 2024-01-02 | 用於共封裝前的光電積體電路的測試裝置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI884670B true TWI884670B (zh) | 2025-05-21 |
| TW202528764A TW202528764A (zh) | 2025-07-16 |
Family
ID=96174862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW113100135A TWI884670B (zh) | 2024-01-02 | 2024-01-02 | 用於共封裝前的光電積體電路的測試裝置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20250216450A1 (zh) |
| TW (1) | TWI884670B (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5171816B2 (ja) * | 2006-06-19 | 2013-03-27 | サントル ナシオナル デチュード スパシアル | 集積回路を分析する方法、観察方法、及びこれらの関連装置 |
| TW201341823A (zh) * | 2012-02-29 | 2013-10-16 | Jt Corp | 元件檢測裝置 |
| TW201441640A (zh) * | 2004-01-30 | 2014-11-01 | 半導體能源研究所股份有限公司 | 檢測系統,檢測方法以及製造半導體機構之方法 |
| TW201835589A (zh) * | 2017-03-03 | 2018-10-01 | 美商艾爾測試系統 | 匣盒、測試件、測試設備、測試器設備以及測試一或多個電子裝置的方法 |
| US11293966B2 (en) * | 2019-05-31 | 2022-04-05 | Advantest Corporation | Test apparatus for determining pass or fail of LEDs, test method and computer-readable medium |
| TW202244517A (zh) * | 2021-05-12 | 2022-11-16 | 台灣積體電路製造股份有限公司 | 測試設備 |
| CN116134324A (zh) * | 2020-08-25 | 2023-05-16 | 泰克诺探头公司 | 用于测试包含集成光学元件的电子器件的探针头 |
| CN116840522A (zh) * | 2023-07-13 | 2023-10-03 | 江苏七维测试技术有限公司 | 一种半导体集成电路通用测试探针座 |
| CN117148099A (zh) * | 2023-08-14 | 2023-12-01 | 武汉光谷信息光电子创新中心有限公司 | 晶圆测试系统、晶圆测试方法以及晶圆 |
-
2024
- 2024-01-02 TW TW113100135A patent/TWI884670B/zh active
- 2024-10-04 US US18/906,188 patent/US20250216450A1/en active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201441640A (zh) * | 2004-01-30 | 2014-11-01 | 半導體能源研究所股份有限公司 | 檢測系統,檢測方法以及製造半導體機構之方法 |
| JP5171816B2 (ja) * | 2006-06-19 | 2013-03-27 | サントル ナシオナル デチュード スパシアル | 集積回路を分析する方法、観察方法、及びこれらの関連装置 |
| TW201341823A (zh) * | 2012-02-29 | 2013-10-16 | Jt Corp | 元件檢測裝置 |
| TW201835589A (zh) * | 2017-03-03 | 2018-10-01 | 美商艾爾測試系統 | 匣盒、測試件、測試設備、測試器設備以及測試一或多個電子裝置的方法 |
| US11293966B2 (en) * | 2019-05-31 | 2022-04-05 | Advantest Corporation | Test apparatus for determining pass or fail of LEDs, test method and computer-readable medium |
| CN116134324A (zh) * | 2020-08-25 | 2023-05-16 | 泰克诺探头公司 | 用于测试包含集成光学元件的电子器件的探针头 |
| TW202244517A (zh) * | 2021-05-12 | 2022-11-16 | 台灣積體電路製造股份有限公司 | 測試設備 |
| CN116840522A (zh) * | 2023-07-13 | 2023-10-03 | 江苏七维测试技术有限公司 | 一种半导体集成电路通用测试探针座 |
| CN117148099A (zh) * | 2023-08-14 | 2023-12-01 | 武汉光谷信息光电子创新中心有限公司 | 晶圆测试系统、晶圆测试方法以及晶圆 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20250216450A1 (en) | 2025-07-03 |
| TW202528764A (zh) | 2025-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5168537A (en) | Method and apparatus for coupling light between an optoelectronic device and a waveguide | |
| US7418163B2 (en) | Optoelectrical package | |
| JP7480029B2 (ja) | オンチップフォトニック集積回路光学検証 | |
| KR20200045035A (ko) | 광 집적 회로 장치 및 그 제조 방법 | |
| JP2020530121A (ja) | 光電子チップを接触させるための位置公差に無感応な接触モジュール | |
| TWI773248B (zh) | 半導體結構及其形成方法 | |
| US11022521B2 (en) | Test device and heterogeneously integrated structure | |
| US12298565B2 (en) | Optical device for coupling light and method for fabricating the same | |
| US20260029593A1 (en) | Optical chip, photoelectric conversion apparatus, co-packaged optics chip, and optical communication device | |
| TWI884670B (zh) | 用於共封裝前的光電積體電路的測試裝置 | |
| TWI852736B (zh) | 用於積體光路的測試裝置 | |
| CN120254556A (zh) | 用于共封装前的光电集成电路的测试装置 | |
| TWI865284B (zh) | 用於半導體元件的測試裝置 | |
| CA2257682A1 (en) | Fibre optic module | |
| US20240345344A1 (en) | Optically interconnected high bandwidth memory architectures | |
| JP7609257B2 (ja) | 光接続構造、パッケージ構造および光モジュール | |
| US20260029672A1 (en) | Co-packaged optics chip module | |
| Doany et al. | Terabus: A 160-Gb/s bidirectional board-level optical data bus | |
| Thacker et al. | Hybrid integration and packaging of an energy-efficient WDM silicon photonic chip-to-chip interconnect | |
| Mathai et al. | Optoelectronic system with a wedge-shaped adapter | |
| US20240159969A1 (en) | Optical connecting structure, package structure, optical module and manufacturing method for package structure | |
| Rajasekharan et al. | Proposed electro-optic package with bidirectional lensed coupling | |
| Okayasu et al. | DC-34.1 Gbps Single Mode Parallel Optical Interconnecting Module with Low Height MT Receptacle Connector for 10 Tbps | |
| WO2025207533A1 (en) | Vertical optical io for multi-chip packages | |
| Taira et al. | Optical packaging of silicon photonic devices for external connection of parallel optical signals |