[go: up one dir, main page]

TWI884129B - 天線阻抗調諧器 - Google Patents

天線阻抗調諧器 Download PDF

Info

Publication number
TWI884129B
TWI884129B TW108104609A TW108104609A TWI884129B TW I884129 B TWI884129 B TW I884129B TW 108104609 A TW108104609 A TW 108104609A TW 108104609 A TW108104609 A TW 108104609A TW I884129 B TWI884129 B TW I884129B
Authority
TW
Taiwan
Prior art keywords
path
node
impedance
shunt
switch
Prior art date
Application number
TW108104609A
Other languages
English (en)
Other versions
TW201937806A (zh
Inventor
威廉 Ｊ 多密諾
Original Assignee
美商天工方案公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商天工方案公司 filed Critical 美商天工方案公司
Publication of TW201937806A publication Critical patent/TW201937806A/zh
Application granted granted Critical
Publication of TWI884129B publication Critical patent/TWI884129B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H03H7/40—Automatic matching of load impedance to source impedance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J1/00—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general
    • H03J1/0008—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J5/00—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner
    • H03J5/24—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with a number of separate pretuned tuning circuits or separate tuning elements selectively brought into circuit, e.g. for waveband selection or for television channel selection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0458—Arrangements for matching and coupling between power amplifier and antenna or between amplifying stages
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/18—Input circuits, e.g. for coupling to an antenna or a transmission line
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H03H2007/386—Multiple band impedance matching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J2200/00—Indexing scheme relating to tuning resonant circuits and selecting resonant circuits
    • H03J2200/06—Tuning of antenna

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
  • Details Of Aerials (AREA)

Abstract

一種天線阻抗調諧器，其可包含第一節點及第二節點、一旁通路徑、第一串聯電容路徑及第二串聯電容路徑以及一電感路徑，其中各路徑實施於該第一節點與該第二節點之間，且包含經組態以容許該路徑耦合或解耦合該第一節點及該第二節點之一開關。該調諧器可進一步包含第一分路路徑及第二分路路徑，其中各分路路徑實施於該第二節點與接地之間，且包含經組態以容許該分路路徑耦合或解耦合該第二節點及該接地之一開關。該調諧器可進一步包含一可切換接地路徑，其沿著該電感路徑實施且經組態以容許該電感路徑用作該第一節點與該第二節點之間之一串聯電感路徑，或用作該接地與沿著該電感路徑之一節點之間之一分路電感路徑。

Description

天線阻抗調諧器
本發明係關於天線阻抗調諧電路以及相關裝置及方法。
在射頻(RF)應用中，當阻抗在由一信號遇到之兩個分量之間匹配時改良信號之電力傳送。例如，當一信號由一無線電電路產生且發送至一天線以供傳輸時，可期望使儘可能多的信號之電力傳送至天線。
在先前天線傳輸實例中，無線電電路通常經設計以在天線提供一所要阻抗時最大化電力傳送。然而，天線及/或相關天線饋線可呈現與所要阻抗顯著不同之一實際阻抗。在此一情境中，電力傳輸效率變得降級。
根據數個實施方案，本發明係關於一種阻抗調諧器，其包含一第一節點及一第二節點、一旁通路徑、一第一串聯電容路徑、一第二串聯電容路徑及一電感路徑，其中各路徑實施於該第一節點與該第二節點之間，且包含經組態以容許該路徑耦合或解耦合該第一節點及該第二節點之一開關。該阻抗調諧器進一步包含一第一分路路徑及一第二分路路徑，其中各分路路徑實施於該第二節點與接地之間，且包含經組態以容許該分路路徑耦合或解耦合該第二節點及該接地之一開關。該阻抗調諧器進一步包含一可切換接地路徑，該可切換接地路徑沿著該電感路徑實施且經組態以容許該電感路徑用作該第一節點與該第二節點之間之一串聯電感路徑，或用作該接地與沿著該電感路徑之一節點之間之一分路電感路徑。
在一些實施例中，該第一分路路徑及該第二分路路徑之各者可係一電容路徑。該第一串聯電容路徑、該第二串聯電容路徑、該第一分路電容路徑及該第二分路電容路徑之各者可包含一各自電容元件，且該電感路徑可包含一電感元件。各電容元件可實施為一電容器，且該電感元件可包含一電感器。
在一些實施例中，該第一串聯電容路徑、該第二串聯電容路徑及該電感路徑之各者中之該開關可實施於該各自元件與該第一節點之間，且該第一分路電容路徑及該第二分路電容路徑之各者中之該開關可實施於該各自元件與該第二節點之間。該第一節點可係沿著該電感路徑用於該可切換接地路徑之該節點。該可切換接地路徑可包含串聯配置於該第一節點與該接地之間之一開關及一分路電感元件。
在一些實施例中，該第一串聯電容路徑、該第二串聯電容路徑、該第一分路電容路徑、該第二分路電容路徑及該電感路徑之各者中之該開關可實施於該各自元件與該第二節點之間。沿著該電感路徑用於該可切換接地路徑之該節點可介於該電感元件與該各自開關之間。該可切換接地路徑可包含一開關。在一些實施例中，該可切換接地路徑可無一分路電感元件。
在一些實施例中，該旁通路徑、該第一串聯電容路徑、該第二串聯電容路徑、該電感路徑、該第一分路電容路徑及該第二分路電容路徑之該等開關可經實施以提供一單極6投功能性，其中該單極耦合至該第二節點。
在一些實施例中，該第一分路電容路徑及該第二分路電容路徑之各者之該電容元件可實施於該各自開關與該接地之間。
在一些實施例中，在該第一節點與該第二節點之間之該串聯電感路徑可在該電感路徑之該開關閉合且該可切換接地路徑之該開關斷開時提供。在一些實施例中，在該第一節點與該接地之間之該分路電感路徑可在該電感路徑之該開關斷開且該可切換接地路徑之該開關斷開時提供。在一些實施例中，該電感路徑之該開關及該接地路徑之該開關可經組態以能夠操作為互補開關。
在一些實施例中，該旁通路徑之該開關可係S1，該第一串聯電容路徑之該開關可係S2，該第二串聯電容路徑之該開關可係S3，該電感路徑之該開關可係S4，該接地路徑之該開關可係S5，該第一分路電容路徑之該開關可係S6，且該第二分路電容路徑之該開關可係S7。該等開關S1至S7可經組態以能夠在該第一節點與該第二節點之間引入零個、一個或兩個元件以提供一旁通功能性或一阻抗變換功能性，其中各元件係一電容元件或一電感元件。
在一些實施例中，該阻抗變換狀態可係其中各係自一初始阻抗至一所要阻抗之複數個阻抗變換之一者。該等初始阻抗之各者可在具有在一史密斯圖上之一恆定電壓駐波比圓上之一中心阻抗值之一各自阻抗區內，且該所要阻抗可包含在該史密斯圖之該中心處之一匹配阻抗。該恆定電壓駐波比可具有大於或等於3之一正規化值。
在一些實施例中，該複數個阻抗變換可包含沿著該史密斯圖上之該恆定電壓駐波比圓分佈之六個阻抗變換。該第一區之該中心可在該史密斯圖上之一點上，其中具有與該恆定電壓駐波比圓相同之正規化值之一恆定電阻圓與通過該史密斯圖之該中心且表示一零電抗線之一水平線相交。該等第二至第六區之該等中心可在沿著該恆定電壓駐波比圓之點上且繞該史密斯圖之該中心且距該水平線依序呈60度之增量。該第一阻抗變換功能性可包含S4及S6之各者接通，且該等其他開關關斷，使得該電感元件及該第一分路電容元件提供一雙元件阻抗變換。該第二阻抗變換可包含S2接通，且該等其他開關關斷，使得該第一串聯電容元件提供一單元件阻抗變換。該第三阻抗變換可包含S1、S6及S7之各者接通，且該等其他開關關斷，使得該第一分路電容元件及該第二分路電容元件提供一雙元件阻抗變換。該第四阻抗變換可包含S2、S3及S5之各者接通，且該等其他開關關斷，使得該電感元件以及該第一串聯電容元件及該第二串聯電容元件之一並聯組合提供一雙元件阻抗變換。該第五阻抗變換可包含S1及S5之各者接通，且該等其他開關關斷，使得該電感元件提供一單元件阻抗變換。該第六阻抗變換可包含S4接通，且該等其他開關關斷，使得該電感元件提供一單元件阻抗變換。
在一些實施例中，該旁通功能性可包含S1接通且全部該等其他開關關斷，使得該旁通路徑連接該第一節點及該第二節點。在一些實施例中，該旁通功能性可包含S1及S4之各者接通且全部該等其他開關關斷，使得該旁通路徑及該電感路徑之一並聯組合連接該第一節點及該第二節點。
在一些實施例中，該阻抗調諧器可進一步包括實施於該第二節點與該接地之間之一靜電放電電感元件。該靜電放電電感元件可具有經選擇以解諧源自與該旁通功能性相關聯之關斷開關之一關斷電容效應之一電感值。
在一些實施例中，該第一節點可係用於一無線電電路之一信號節點，且該第二節點可係一天線節點。該信號節點可具有一匹配阻抗，且該天線節點可易受一失配阻抗影響。
在一些實施例中，該第一分路路徑可係一電容路徑且該第二分路路徑可係一電感路徑。
在一些實施方案中，本發明係關於一種半導體晶粒，其包含一基板及實施於該基板上之一阻抗調諧器電路。該阻抗調諧器電路包含一第一節點及一第二節點、一旁通路徑、一第一串聯電容路徑、一第二串聯電容路徑及一電感路徑，其中各路徑實施於該第一節點與該第二節點之間，且包含經組態以容許該路徑耦合或解耦合該第一節點及該第二節點之一開關。該阻抗調諧器電路進一步包含一第一分路路徑及一第二分路路徑，其中各分路路徑實施於該第二節點與接地之間，且包含經組態以容許該分路路徑耦合或解耦合該第二節點及該接地之一開關。該阻抗調諧器電路進一步包含一可切換接地路徑，該可切換接地路徑沿著該電感路徑實施且經組態以容許該電感路徑用作該第一節點與該第二節點之間之一串聯電感路徑，或用作該接地與沿著該電感路徑之一節點之間之一分路電感路徑。
在一些實施例中，該基板可包含一絕緣體上覆矽基板。
在數個教示中，本發明係關於一種封裝模組，其包含經組態以接納且支撐複數個組件之一封裝基板及實施於該封裝基板上之一阻抗調諧器電路。該阻抗調諧器電路包含一第一節點及一第二節點、一旁通路徑、一第一串聯電容路徑、一第二串聯電容路徑及一電感路徑，其中各路徑實施於該第一節點與該第二節點之間，且包含經組態以容許該路徑耦合或解耦合該第一節點及該第二節點之一開關。該阻抗調諧器電路進一步包含一第一分路路徑及一第二分路路徑，其中各分路路徑實施於該第二節點與接地之間，且包含經組態以容許該分路路徑耦合或解耦合該第二節點及該接地之一開關。該阻抗調諧器電路進一步包含一可切換接地路徑，該可切換接地路徑沿著該電感路徑實施且經組態以容許該電感路徑用作該第一節點與該第二節點之間之一串聯電感路徑，或用作該接地與沿著該電感路徑之一節點之間之一分路電感路徑。
在一些實施例中，該阻抗調諧器電路之全部可實施於一單一半導體晶粒上。
在一些實施例中，該第一串聯電容路徑、該第二串聯電容路徑、該第一分路電容路徑及該第二分路電容路徑之各者可包含一各自電容元件，且該電感路徑可包含一電感元件。各電容元件可實施為一電容器，且該電感元件可包含一電感器。
在一些實施例中，與該阻抗調諧器電路相關聯之該等開關之全部可實施於諸如一絕緣體上覆矽晶粒之一半導體晶粒上。在一些實施例中，該半導體晶粒可進一步包含與該阻抗調諧器電路相關聯之該等電容器之全部。在一些實施例中，與該阻抗調諧器電路相關聯之該等電容器之各者可實施為一金屬-絕緣體-金屬電容器。在一些實施例中，與該阻抗調諧器電路相關聯之一或多個電感器之各者可實施於該半導體晶粒外。
在一些實施例中，該等電容器之各者及與該阻抗調諧器電路相關聯之一或多個電感器之各者可實施於該半導體晶粒外。
在一些實施方案中，本發明係關於一種無線裝置，其包含一無線電電路、一天線及實施於該無線電電路與該天線之間之一阻抗調諧器。該阻抗調諧器包含一第一節點及一第二節點、一旁通路徑、一第一串聯電容路徑、一第二串聯電容路徑及一電感路徑，其中各路徑實施於該第一節點與該第二節點之間，且包含經組態以容許該路徑耦合或解耦合該第一節點及該第二節點之一開關。該阻抗調諧器進一步包含一第一分路路徑及一第二分路路徑，其中各分路路徑實施於該第二節點與接地之間，且包含經組態以容許該分路路徑耦合或解耦合該第二節點及該接地之一開關。該阻抗調諧器進一步包含一可切換接地路徑，該可切換接地路徑沿著該電感路徑實施且經組態以容許該電感路徑用作該第一節點與該第二節點之間之一串聯電感路徑，或用作該接地與沿著該電感路徑之一節點之間之一分路電感路徑。
在一些實施例中，該阻抗調諧器可經組態以將該天線之一阻抗狀態調整至與該無線電電路相關聯之一經調諧阻抗狀態。在一些實施例中，該天線可經組態以支援一傳輸操作，且該無線電電路可包含一傳輸器電路。在一些實施例中，該天線可經組態以支援一接收操作，且該無線電電路可包含一接收器電路。
在一些實施例中，該天線及該無線電電路可經組態以支援涉及一或多個蜂巢式頻帶之操作。在一些實施例中，該天線及該無線電電路可經組態以支援涉及一或多個無線區域網路頻帶之操作。
在一些實施方案中，本發明係關於一種阻抗調諧器，其包含：一第一節點及一第二節點；及一電感電路，其具有一電感器及一第一開關，該電感器及該第一開關串聯連接使得該電感器連接至該第一節點且該第一開關連接至該第二節點。該電感電路進一步包含實施於接地與介於該電感器與該第一開關之間之一第三節點之間之一第二開關，使得該電感電路能夠提供該第一節點與該第二節點之間之一串聯電感路徑或該第三節點與該接地之間之一分路電感路徑。
在一些實施例中，該阻抗調諧器可進一步包含實施於該第一節點與該第二節點之間之一可切換旁通電路。在一些實施例中，該電感電路及該可切換旁通電路可經組態以藉由啟用該旁通電路而提供一旁通路徑。在一些實施例中，該電感電路及該可切換旁通電路可經組態以藉由進一步啟用該串聯電感路徑而提供該旁通路徑。
在一些實施例中，該阻抗調諧器可進一步包括實施於該第一節點與該第二節點之間且經組態以能夠提供該第一節點與該第二節點之間之複數個電容值之一第一可切換電容電路。在一些實施例中，該阻抗調諧器可進一步包括實施於該第二節點與該接地之間且經組態以能夠提供該第二節點與該接地之間之一或多個電容值之一第二可切換電容電路。
出於概述本發明之目的，在本文中已描述本發明之某些態樣、優點及新穎特徵。應理解，未必可根據本發明之任何特定實施例達成全部此等優點。因此，可以達成或最佳化如本文中教示之一個優點或優點群組之一方式體現或實行本發明而無需達成如可在本文中教示或建議之其他優點。
相關申請案之交叉參考
本申請案主張2018年2月12日申請之標題為ANTENNA IMPEDANCE TUNER之美國臨時申請案第62/629,570號之優先權，該申請案之揭示內容之全文藉此以引用的方式明確併入本文中。
本文中提供之標題(若有)僅係為了方便且不一定影響本發明之範疇或意義。
在諸如行動單元之無線裝置中，由一天線呈現至一無線電電路之一阻抗可隨著(例如)環境改變而變動。為了維持無線電電路與天線之間之最佳或可接受阻抗匹配，可實施一阻抗調諧器。通常插入於無線電電路與天線之間之此一阻抗調諧器可包含一可調諧電感器-電容器(LC)網路且在偵測阻抗中之一失配時視需要調整。
在許多應用中，此等阻抗電路可係昂貴的及/或在調諧範圍能力上受限制。例如，在一些實施例中，一調諧器可包含相對於一信號路徑串聯或分路之一單一可切換元件，從而導致兩個阻抗調諧狀態。
在另一實例中，一複雜PI網路可使用多個電感器及多個可調諧電容器(例如，各可調諧電容器可包含經切換以提供16個可能電容值之四個二進制加權電容器)實施。此一調諧器可涵蓋一史密斯圖中之大多數阻抗區域。然而，此一調諧器通常過度複雜及/或昂貴。
圖1描繪具有如本文中描述之一或多個特徵之一阻抗調諧器100。此一阻抗調諧器可實施於一第一節點(節點1)與一第二節點(節點2)之間，且經組態以提供第一節點與第二節點之間之阻抗之可調諧匹配。例如，假設(例如，藉由連接至第二節點之一負載)呈現於第二節點處之一阻抗不同於針對其一信號(例如，自一電路)提供至第一節點之一所要阻抗。若缺乏阻抗調諧器100，則第一節點及第二節點基本上相同，且將對信號呈現第一節點處之負載之失配阻抗。在阻抗調諧器100實施於第一節點與第二節點之間之情況下，阻抗調諧器100可改變負載之失配阻抗，使得在第一節點處呈現至信號之一阻抗處於所要阻抗處，近似處於所要阻抗處，或較接近所要阻抗。
為了描述之目的，諸如圖1之阻抗調諧器100之一阻抗調諧器在本文中亦可稱為(例如)一阻抗調諧器電路、一阻抗調諧電路、一調諧器電路、一調諧電路、一調諧器等。
圖2展示在一些實施例中，圖1之阻抗調諧器100可用作實施於一無線電電路102與一天線104之間之一阻抗調諧器100。為了描述之目的，假定無線電電路102使用一源阻抗(例如，Z0 = 50歐姆)操作，且天線104在一天線節點(ANT)處呈現一負載阻抗；且天線104之此一負載阻抗可(例如，歸因於(若干)環境因素)而變動。為了描述之目的，將假定呈現於天線節點(ANT)處之負載阻抗可或可不包含來自(例如)一天線饋線之一貢獻。
參考圖2，阻抗調諧器100可經實施以使天線104之負載阻抗與源阻抗Z0匹配或較接近源阻抗移動負載阻抗，以便最大化或改良無線電電路102與天線104之間之電力傳送。例如，一電力放大射頻(RF)信號可由無線電電路102產生用於透過天線104傳輸，且當天線(ANT)之負載阻抗與無線電電路102之源阻抗Z0匹配或較接近源阻抗Z0時，可期望最大化或增加自無線電電路102傳送至天線104之電力。在另一實例中，當天線(ANT)之阻抗與無線電電路102之阻抗Z0匹配或較接近阻抗Z0時，透過天線(ANT)接收之一信號可有效地傳送至無線電電路102以供處理。
圖3展示提供一阻抗Z = R + jX之一視覺表示之一正規化史密斯圖110，其中R係電阻且X係電抗。一水平線段經展示為對分最外圓，其中水平線段之左端表示一短路(Z = 0)狀態，且水平線段之右端表示一開路(Z = ∞)狀態。水平線段之中點(及因此最外圓之中心)表示一匹配阻抗狀態。此一匹配阻抗狀態在正規化表示中具有Z = 1之一值。在一非正規化表示中，此一匹配阻抗狀態可具有(例如) Z = 50歐姆之一值。
實線圓係在例示性正規化值處之恆定電阻圓112。例如，上文提及之最外圓具有一恆定電阻值0，且依序較小之圓具有恆定電阻值0.2、0.5、1、2、3、4、5及10。全部此等恆定電阻圓在上文提及之水平線段之右端(開路狀態)處共用其等最右點。
在圖3之正規化史密斯圖100中，虛線弧係在例示性正規化值處之恆定電抗弧116。例如，上文提及之水平線段(一無限半徑圓之一弧)具有一恆定電抗值0，且依序較小半徑之圓弧具有恆定電抗值0.2、0.5、1、2、3、4、5及10。此等恆定電抗弧可提供於水平線段上方及下方。針對水平線段上方之弧，弧在水平線段之右端(開路狀態)處共用其等最低點。針對水平線段下方之弧，弧在水平線段之右端(開路狀態)處共用其等最高點。
在圖3之正規化史密斯圖100中，亦可提供恆定電導(G = 1/R)圓(例如，虛線圓114)，其等類似於恆定電阻圓，惟此等恆定電導圓在上文提及之水平線段之左端(短路狀態)處共用其等最左點除外。在圖3中，展示一例示性電導圓具有一正規化電導值1。
在圖3之正規化史密斯圖100中，一恆定VSWR (電壓駐波比)圓可具備其中心在匹配阻抗點(Z = 1)處之一圓。此一圓之最右點在上文提及之水平線段上，且與此一點相交之恆定電阻圓之值表示恆定VSWR值。例如，一虛線圓118與具有一正規化值4之恆定電阻圓一起在一點處與水平線段相交。因此，恆定VSWR圓118具有一正規化VSWR值4。
圖4展示類似於圖3之實例之一史密斯圖110，但其中為了清楚起見移除許多恆定電阻圓及恆定電抗弧。參考圖4，假設在一信號路徑之一給定節點處，呈現一特定阻抗(Z = R + jX)。當相對於節點引入一電感(例如，一電感器)或一電容(例如，一電容器)時，此一元件導致阻抗沿著一恆定電阻圓或一恆定電導圓改變。
例如，沿著信號路徑引入一串聯電感(Lseries ) 122具有將節點處之阻抗自原始狀態(例如，在一恆定電阻圓112上之一弧形箭頭132之尾部處)改變至在恆定電阻圓112上之弧形箭頭132之頂端處之另一狀態之一趨勢。因此，Zinitial = Rconstant + jXinitial ，且Zfinal = Rconstant + jXfinal ，使得Z沿著恆定電阻圓之改變在圖4之例示性史密斯圖110中係在順時針方向上。
在另一實例中，沿著信號路徑引入一串聯電容(Cseries ) 126具有將節點處之阻抗自原始狀態(例如，在一恆定電阻圓112上之一弧形箭頭136之尾部處)改變至在恆定電阻圓112上之弧形箭頭136之頂端處之另一狀態之一趨勢。因此，Zinitial = Rconstant + jXinitial ，且Zfinal = Rconstant + jXfinal ，使得Z沿著恆定電阻圓之改變在圖4之例示性史密斯圖110中係在逆時針方向上。應注意，為了圖解目的，串聯電容實例係在與串聯電感實例相同之恆定電阻圓上描繪；然而，將理解，兩個實例之初始阻抗可或可不相同。
在又一實例中，沿著信號路徑引入一分路電感(Lshunt ) 124具有將節點處之阻抗自原始狀態(例如，在一恆定電導圓114上之一弧形箭頭134之尾部處)改變至在恆定電導圓114上之弧形箭頭134之頂端處之另一狀態之一趨勢。因此，相對於導納Y = G + jB (G =電導且B =電納)，其中Y係阻抗之倒數(Y = 1/Z)，Yinitial = Gconstant + jBinitial ，且Yfinal = Gconstant + jBfinal ，使得Y沿著恆定電導圓之改變在圖4之例示性史密斯圖110中係在逆時針方向上。
在又一實例中，沿著信號路徑引入一分路電容(Cshunt ) 128具有將節點處之阻抗自原始狀態(例如，在一恆定電導圓114上之一弧形箭頭138之尾部處)改變至在恆定電導圓114上之弧形箭頭138之頂端處之另一狀態之一趨勢。因此，相對於導納Y = G + jB (G =電導且B =電納)，其中Y係阻抗之倒數(Y = 1/Z)，Yinitial = Gconstant + jBinitial ，且Yfinal = Gconstant + jBfinal ，使得Y沿著恆定電導圓之改變在圖4之例示性史密斯圖110中係在順時針方向上。應注意，為了圖解目的，分路電容實例係在與分路電感實例相同之恆定電導圓上描繪；然而，將理解，兩個實例之初始阻抗可或可不相同。
雖然在圖4之實例中未展示，但應注意，沿著信號路徑引入一電阻具有沿著一對應恆定電抗弧或一對應恆定電納弧將節點處之阻抗自原始狀態改變至另一狀態之一趨勢。例如，沿著信號路徑之一串聯電阻具有沿著對應恆定電抗弧朝向開路狀態改變阻抗之一趨勢。在另一實例中，沿著信號路徑之一分路電阻具有沿著對應恆定電納弧朝向短路狀態改變阻抗之一趨勢。應注意，類似於恆定電抗弧/恆定電阻圓配置，可相對於恆定電導圓提供恆定電納弧。
在一些實施例中，一阻抗調諧器可沿著一信號路徑實施且經組態以提供不同負載阻抗狀態與一所要阻抗狀態之匹配。此一解決方案可利用最小或減小數目個LC組件實施，同時涵蓋失配負載阻抗之大多數(若非實質上全部)可能狀態。
例如，且如本文中更詳細描述，一史密斯圖之區域可劃分成七個區，其中一中心區在匹配阻抗點(例如，在正規化表示中Z = 1，或50歐姆)上居中，且六個區包圍中心區且使中心繞一恆定VSWR圓分佈。此七個區可係(例如)經適當地定大小使得其等涵蓋一失配負載(諸如一天線)之大多數或實質上全部可能阻抗狀態之圓。
使用此一7狀態實例，對應阻抗調諧器可經組態以調諧其電路使得在六個周圍區之一者處之一經偵測失配阻抗經改變至在中心區內之一匹配阻抗。失配阻抗至匹配阻抗之此改變可藉由參考圖4描述之例示性LC組件之一者或兩者達成。例如，六個周圍區之四者可使用一單一組件使其等阻抗改變至中心區之匹配阻抗。六個周圍區之剩餘兩者可使用兩個組件使其等阻抗改變至中心區之匹配阻抗。
在前述7狀態實例中，若經偵測阻抗在中心區內，則可假定其處於一阻抗匹配狀態中。因此，阻抗調諧器可經組態以提供(例如)一旁通功能性而無阻抗之任何改變。
圖5展示在一史密斯圖110上描繪之前述7狀態解決方案之一實例。在圖5之實例中，將中心區描繪為一圓140，該圓140具有與匹配阻抗點(例如，圖3中之Z = 1，其對應於(例如) 50歐姆)重合之一中心150。為了描述之目的，且如由中心150指示，此一阻抗匹配狀態可稱為狀態0。
在圖5之實例中，將六個周圍區描繪為具有沿著恆定VSWR圓118分佈之各自中心151、152、153、154、155、156之六個圓141、142、143、144、145、146。為了描述之目的，且如由中心151、152、153、154、155、156指示，此等周圍阻抗失配狀態可分別稱為狀態1、2、3、4、5、6。
在圖5之實例中，恆定VSWR圓118可具有一正規化值(例如) 3.0。然而，將理解，本發明之一或多個特徵亦可利用其他值之VSWR圓實施。
在圖5之實例中，第一中心151可在恆定VSWR圓118上且亦在水平線段(電抗X = 0線)上。因此，為了描述之目的，第一中心151可被視為距水平線段且繞匹配中心150呈0度。因此，第二至第六中心(152、153、154、155、156)可在恆定VSWR圓118上且距第一中心151為60度、120度、180度、240度、300度。
在圖5之實例中，將圓140、141、142、143、144、145、146描繪為具有近似相同大小。然而，將理解，此等圓可或可不具有相同大小。例如，中心區圓(140)可具有一第一半徑，且六個周圍區圓(141、142、143、144、145、146)可具有不同於第一半徑之一第二半徑。在另一實例中，六個周圍區圓(141、142、143、144、145、146)可具有兩個或兩個以上不同半徑。
在圖5之實例中，六個中心(151、152、153、154、155、156)經配置以距水平線段每隔60度定位。然而，將理解，本發明之一或多個特徵亦可使用六個中心之其他角度定向實施。例如，第一中心151可定位於一非零度位置處(例如，30度處)，且剩餘中心(151、152、153、154、155、156)可以距第一中心位置之60度增量定位。
在圖5之實例中，存在六個周圍區及中心區，且此等區由圓界定。然而，將理解，本發明之一或多個特徵亦可利用更多或更少數目個周圍區實施。此外，將理解，一些或全部此等中心及/或周圍區可由除圓之外之形狀界定。
如圖5之實例中展示，七個區之圓經定大小以提供重疊區域。區域之此重疊可消除或減少阻抗區域之間之任何間隙。然而，當一經偵測阻抗在此等重疊區域之一者中時，此一阻抗可屬於兩個或兩個以上區。
圖6展示圖5之七個區之三者之一隔離視圖。更特定言之，展示第三及第四周圍區以及中心區以提供重疊區域。
圖6亦展示可如何處置此等重疊區域之一實例。在一些實施方案中，可存在對於一阻抗調諧器如何達成匹配阻抗狀態之一偏好順序。例如，可優於全部其他調諧操作偏好不引入任何LC組件(例如，當經偵測阻抗在中心區(圖5及圖6中之區0)中時)。在另一實例中，可優於涉及引入兩個組件之一調諧操作偏好在阻抗調諧器中引入一個組件。
相應地，且假定第三區(圖5及圖6中之區3)涉及引入一個組件且第四區(圖5及圖6中之區4)涉及引入兩個組件，可實施圖6中展示之例示性方案。更特定言之，一人可見若一經偵測阻抗在涉及中心區(區0)之任何重疊區中，則此一阻抗可經指派以在中心區中。因此，可將中心區(區0)與第三區(區3)之間之重疊區(「0-3」)視為在中心區中。類似地，可將中心區(區0)與第四區(區4)之間之重疊區(「0-4」)視為在中心區中。
參考圖6，若一經偵測阻抗在涉及一單組件區(例如，區3)及一雙組件區(例如，區4)之一重疊區中，則此一阻抗可經指派以在與一較低組件計數相關聯之區中。因此，可將第三區(區3)與第四區(區4)之間之重疊區(「3-4」)視為在第三區中。
存在其中一重疊區域涉及具有相同組件計數之兩個區之情境。例如，假設第二區及第三區(圖5中之區2及3)之各者係一單組件區。即使兩個區係單組件區，仍可一個區(例如，區2)涉及一串聯組件，而另一區(例如，區3)涉及一分路組件。因此，若使用串聯組件之調諧操作係較佳的，則可將重疊區域視為在對應區(例如，區2)中。若使用分路組件之調諧操作係較佳的，則可將重疊區域視為在對應區(例如，區3)中。
圖7展示圖5之7狀態實例之一簡化描繪。在圖7之史密斯圖110中，將七個區簡單地描繪為其等各自中心150、151、152、153、154、155、156，應理解可適當地處置重疊區域(例如，如在圖6之實例中)。
圖7亦展示在一些實施例中，具有如本文中描述之一或多個特徵之一阻抗調諧器100可經組態以將在與一恆定VSWR圓相關聯之多個阻抗區之一者處之一失配阻抗狀態調整至一匹配阻抗狀態。在圖7中，將自周圍阻抗區(區1至6)至中心區(區0)之此等調整分別描繪為箭頭161、162、163、164、165、166。在一些實施例中，阻抗調諧器100可包含如本文中描述之一或多個電路且經組態以提供前述調諧功能性。在一些實施例中，阻抗調諧器100可包含經組態以提供前述調諧功能性之任何電路，包含本文中未具體描述之電路。
圖8展示當一經偵測阻抗失配時可執行圖7之阻抗變換(161、162、163、164、165、166)且若經偵測阻抗匹配則維持一匹配阻抗狀態之一阻抗調諧器100之一實例。在一些實施例中，此一阻抗調諧器可包含相對於一信號路徑實施之數個LC組件，且針對一給定阻抗變換，利用此等組件之一者或兩者。若不存在阻抗變換待進行，則阻抗調諧器100可提供一旁通功能性。
在圖8之實例中，將信號路徑及各種LC組件描繪為相對於一天線實施以便提供針對由天線呈現之阻抗之變動之調諧。然而，將理解，本發明之一或多個特徵亦可實施於不一定涉及一天線且其中期望兩個節點(例如，一電路節點與一負載節點)之間之阻抗匹配之應用中。
在圖8之實例中，且參考圖7之更一般描繪，阻抗調諧器100可在經偵測阻抗已經在匹配區(具有中心150之區0)中時提供一旁通功能性。當經偵測阻抗在六個周圍區之一者中時，可藉由相對於信號路徑引入一或多個LC組件而達成一阻抗變換。如參考圖4在本文中描述，一L或C組件之存在沿著一恆定電阻圓或一恆定電導圓將阻抗自史密斯圖110上之其初始位置移動至另一位置。
在圖8中，例示性恆定VSWR圓118 (其上為六個周圍區之中心)具有一正規化VSWR值3.0。因此，第一區(區1)之中心151亦在具有一正規化電阻值3.0之一恆定電阻圓(圖8中未展示)上，以及在具有一正規化電導值G = G4 = 1/3.0之一恆定電導圓上。
相應地，若經偵測阻抗在第一區(區1)中，則引入一分路電容(C4)可具有將經偵測阻抗自區1變換至位於具有一正規化電阻值R = R0 = 1.0之恆定電阻圓上之一阻抗狀態之一效應。阻抗匹配區(區0)亦位於此一恆定電阻圓上。因此，引入一串聯電感(L1)可具有沿著R = R0圓將阻抗轉變至區0之阻抗匹配狀態之一效應。相應地，兩個組件(例如，分路電容C4及串聯電感L1)之一組合可提供指示為161之自區1至區0之阻抗匹配狀態之兩個變換之一組合。
在圖8中，第二區(區2)之中心152在上文提及之R = R0恆定電阻圓上。相應地，若經偵測阻抗在第二區(區2)中，則引入一串聯電容(C1)可具有將經偵測阻抗自區2變換至區0之阻抗匹配狀態之一效應。相應地，一單一組件(例如，串聯電容C1)可提供指示為162之自區2至區0之阻抗匹配狀態之一單一直接變換。
在圖8中，第三區(區3)之中心153在具有一正規化電導值G = G0 = 1.0之一恆定電導圓上，其與上文提及之R = R0恆定電阻圓相關。相應地，若經偵測阻抗在第三區(區3)中，則引入一分路電容(C3)可具有將經偵測阻抗自區3變換至區0之阻抗匹配狀態之一效應。相應地，一單一組件(例如，分路電容C3)可提供指示為163之自區3至區0之阻抗匹配狀態之一單一直接變換。
在圖8中，第四區(區4)之中心154在具有一正規化電阻值R = R4之一恆定電阻圓上。相應地，若經偵測阻抗在第四區(區4)中，則引入一串聯電容(C2)可具有將經偵測阻抗自區4變換至位於具有一正規化電導值G = G0 = 1.0之恆定電導圓上之一阻抗狀態之一效應。阻抗匹配區(區0)亦位於此一恆定電導圓上。因此，引入一分路電感(L2)可具有沿著G = G0圓將阻抗轉變至區0之阻抗匹配狀態之一效應。相應地，兩個組件(例如，串聯電容C2及分路電感L2)之一組合可提供指示為164之自區4至區0之阻抗匹配狀態之兩個變換之一組合。
在圖8中，第五區(區5)之中心155在上文提及之G = G0恆定電導圓上。相應地，若經偵測阻抗在第五區(區5)中，則引入一分路電感(L2)可具有將經偵測阻抗自區5變換至區0之阻抗匹配狀態之一效應。相應地，一單一組件(例如，分路電感L2)可提供指示為165之自區5至區0之阻抗匹配狀態之一單一直接變換。
在圖8中，第六區(區6)之中心156在上文提及之R = R0恆定電阻圓上。相應地，若經偵測阻抗在第六區(區6)中，則引入一串聯電感(L1)可具有將經偵測阻抗自區6變換至區0之阻抗匹配狀態之一效應。相應地，一單一組件(例如，串聯電感L1)可提供指示為166之自區6至區0之阻抗匹配狀態之一單一直接變換。
圖9展示可用於提供圖8之各種阻抗變換及旁通功能性之一阻抗調諧器電路100之一實例。在圖9之實例中，在左側上之一信號節點可耦合至在一匹配阻抗Z0 (例如，50歐姆)處操作之一無線電電路；相應地，將此一節點指示為Z0。又，在右側上之一天線節點(ANT)可耦合至一天線，且此一天線可呈現一匹配或失配阻抗。
在圖9之實例中，各種串聯組件以及一旁通功能性可由節點Z0與ANT之間之並聯可切換路徑提供。一分路電感可由自節點Z0至接地之一可切換電感路徑提供。複數個分路電容狀態可由自節點ANT至接地之兩個並聯可切換電容路徑提供。
使用圖9之例示性阻抗調諧器電路100，圖10A至圖10G展示可如何達成圖8之旁通功能性及六個阻抗變換之實例。表1列舉此等旁通/變換操作之開關狀態。在表1中，開關狀態1及0分別對應於接通及關斷狀態。 表1
在一些實施例中，且參考圖10A及表1，阻抗調諧器電路100可經操作以藉由使開關S1接通，且使全部其他開關關斷而提供一旁通功能性。相應地，可在節點Z0與ANT之間提供無任何LC組件且因此無任何阻抗變換之一旁通路徑。
在一些實施例中，且參考圖10B及表1，阻抗調諧器電路100可經操作以藉由使開關S4及S6接通，且使全部其他開關關斷而提供自區1至區0之一阻抗變換。相應地，可使用串聯電感L1及分路電容C3 (例如，在圖8中指示為L1及C4)之一組合提供一2元件變換(例如，圖8中之161)。應注意，LC組件之名稱可或可不與圖9及圖8中相同。
在一些實施例中，且參考圖10C及表1，阻抗調諧器電路100可經操作以藉由使開關S2接通，且使全部其他開關關斷而提供自區2至區0之一阻抗變換。相應地，可使用一串聯電容C1 (例如，在圖8中指示為C1)提供一1元件變換(例如，圖8中之162)。
在一些實施例中，且參考圖10D及表1，阻抗調諧器電路100可經操作以藉由使開關S1、S6及S7接通，且使全部其他開關關斷而提供自區3至區0之一阻抗變換。相應地，可使用一分路電容C3 + C4 (例如，在圖8中指示為C3)提供一1元件變換(例如，圖8中之163)之一等效物。
在一些實施例中，且參考圖10E及表1，阻抗調諧器電路100可經操作以藉由使開關S2、S3及S5接通，且使全部其他開關關斷而提供自區4至區0之一阻抗變換。相應地，可使用串聯電容(C1 + C2)及分路電感L2 (例如，在圖8中指示為C2及L2)之一組合提供一2元件變換(例如，圖8中之164)之一等效物。
在一些實施例中，且參考圖10F及表1，阻抗調諧器電路100可經操作以藉由使開關S1及S5接通，且使全部其他開關關斷而提供自區5至區0之一阻抗變換。相應地，可使用一分路電感L2 (例如，在圖8中指示為L2)提供一1元件變換(例如，圖8中之165)。
在一些實施例中，且參考圖10G及表1，阻抗調諧器電路100可經操作以藉由使開關S4接通，且使全部其他開關關斷而提供自區6至區0之一阻抗變換。相應地，可使用一串聯電感L1 (例如，在圖8中指示為L1)提供一1元件變換(例如，圖8中之166)。
參考圖9及圖10，應注意，C1及C2並聯實施以提供串聯電容，且C3及C4並聯實施以提供分路電容。應進一步注意，與1元件區2至區0變換相關聯之串聯電容(圖8中之C1及圖10C中之C1)通常不同於與2元件區4至區0變換相關聯之串聯電容(圖8中之C2及圖10E中之C1 + C2)。因此，需要或期望針對圖9及圖10之阻抗調諧器電路100之串聯電容之至少兩個值。
在一些實施例中，可使用針對1元件變換選擇之一第一電容及針對2元件變換選擇之一第二電容提供串聯電容之此兩個值。在此組態中，可藉由利用兩個電容之一並聯組合提供一第三串聯電容值(兩個電容之總和)。然而，此一第三串聯電容值將大於兩個電容之較大者。
在一些實施例中(諸如在圖9及圖10之實例中)，可使用針對1元件變換選擇之一第一電容(例如，C1)(例如，如在圖10C中)及經選擇使得當與第一電容組合時，所得淨電容(C1 + C2)適合於2元件變換之一第二電容(C2)(例如，如在圖10E中)提供串聯電容之此兩個值。在此組態中，可藉由僅利用第二電容(C2)而提供一第三串聯電容值。在此一組態中，第三串聯電容值將小於兩個電容之總和。在本文中更詳細描述可如何利用此一額外串聯電容之實例。
類似地，在一些實施例中，可使用針對一1元件變換選擇之一第一電容及針對2元件變換選擇之一第二電容提供分路電容之兩個值。在此組態中，可藉由利用兩個電容之一並聯組合提供一第三分路電容值(兩個電容之總和)。然而，此一第三分路電容值將大於兩個電容之較大值。
在一些實施例中(諸如在圖9及圖10之實例中)，可使用針對2元件變換(例如，如在圖10B中)選擇之一第一電容(例如，C3)及經選擇使得當與第一電容組合時，所得淨電容(C3 + C4)適合於1元件變換(例如，如在圖10D中)之一第二電容(C4)提供分路電容之兩個值。在此組態中，可藉由僅利用第二電容(C4)而提供一第三分路電容值。在此一組態中，第三分路電容值將小於兩個電容之總和。在本文中更詳細描述可如何利用此一額外分路電容之實例。
參考圖9及圖10，應注意，L1對1元件變換(例如，如圖10G中)及2元件變換(例如，如圖10B中)兩者提供串聯電感。類似地，L2對1元件變換(例如，如圖10F中)及2元件變換(例如，如圖10E中)兩者提供分路電感。此一組態可實施於其中相同或類似電感可作為一串聯或分路電感用於1元件及2元件變換兩者之應用中。
然而，若1元件及2元件變換需要顯著不同電感值，則可實施兩個電感以便提供串聯電感及分路電感之各者或兩者之兩個或兩個以上淨電感值。例如，可與圖9之串聯電感L1串聯提供一可切換電感(例如，具有一並聯開關之L1’)。此一配置可提供淨串聯電感值L1及L1 + L1’。若亦(例如，使用一並聯開關)使L1可切換，則淨串聯電感值可係L1、L1’及L1 + L1’。
圖11展示與圖9之實例相同之一阻抗調諧器電路100，但其中串聯電感L1及分路電感L2 (在一總成170中)具有類似值。在此一情境中，可將圖11之阻抗調諧器電路100修改至圖12中展示之一阻抗調諧器電路100。
更特定言之，圖12展示在一些實施例中，一阻抗調諧器電路100可包含可切換旁通路徑及類似於圖11之實例電配置之可切換電容C1、C2、C3、C4。然而，在圖12中，提供一單一電感L，其中一端耦合至節點Z0，且另一端透過一開關S4耦合至節點ANT且透過一開關S5耦合至接地。將與電感L相關聯之此一總成指示為172。在一些實施例中，具有一個電感(L)之此一總成可提供圖11之總成170 (其具有兩個電感L1、L2)之電感相關功能性。在本文中更詳細描述與此等單電感功能性相關之實例。
圖13展示與圖12之阻抗調諧器電路100具有大體上相同架構之一阻抗調諧器電路100。在圖13之實例中，指示為180之一開關總成可實施於一單一半導體晶粒(諸如一絕緣體上覆矽(SOI)晶粒)上。在本文中更詳細描述與開關、晶粒實施方案、其他產品實施方案等相關之額外實例。
使用圖12之例示性阻抗調諧器電路100，圖14A至圖14G展示可如何達成圖8之旁通功能性及六個阻抗變換之實例。表2列舉此等旁通/變換操作之開關狀態。在表2中，開關狀態1及0分別對應於接通及關斷狀態。 表2
在一些實施例中，且參考圖14A及表2，阻抗調諧器電路100可經操作以藉由使開關S1接通，且使全部其他開關關斷而提供一旁通功能性。相應地，可在節點Z0與ANT之間提供無任何LC組件且因此無任何阻抗變換之一旁通路徑。
在一些實施例中，且參考圖14B及表2，阻抗調諧器電路100可經操作以藉由使開關S4及S6接通，且使全部其他開關關斷而提供自區1至區0之一阻抗變換。相應地，可使用電感L及分路電容C3 (例如，在圖8中指示為L1及C4)之一組合提供一2元件變換(例如，圖8中之161)。應注意，LC組件之名稱可或可不與圖13及圖8中相同。
在一些實施例中，且參考圖14C及表2，阻抗調諧器電路100可經操作以藉由使開關S2接通，且使全部其他開關關斷而提供自區2至區0之一阻抗變換。相應地，可使用一串聯電容C1 (例如，在圖8中指示為C1)提供一1元件變換(例如，圖8中之162)。
在一些實施例中，且參考圖14D及表2，阻抗調諧器電路100可經操作以藉由使開關S1、S6及S7接通，且使全部其他開關關斷而提供自區3至區0之一阻抗變換。相應地，可使用一分路電容C3 + C4 (例如，在圖8中指示為C3)提供一1元件變換(例如，圖8中之163)之一等效物。
在一些實施例中，且參考圖14E及表2，阻抗調諧器電路100可經操作以藉由使開關S2、S3及S5接通，且使全部其他開關關斷而提供自區4至區0之一阻抗變換。相應地，可使用串聯電容(C1 + C2)及電感L (例如，在圖8中指示為C2及L2)之一組合提供一2元件變換(例如，圖8中之164)之一等效物。
在一些實施例中，且參考圖14F及表2，阻抗調諧器電路100可經操作以藉由使開關S1及S5接通，且使全部其他開關關斷而提供自區5至區0之一阻抗變換。相應地，可使用電感L (例如，在圖8中指示為L2)提供一1元件變換(例如，圖8中之165)。
在一些實施例中，且參考圖14G及表2，阻抗調諧器電路100可經操作以藉由使開關S4接通，且使全部其他開關關斷而提供自區6至區0之一阻抗變換。相應地，可使用電感L (例如，在圖8中指示為L1)提供一1元件變換(例如，圖8中之166)。
在圖12及圖14之實例中，將理解，在C1及C2並聯實施，且C3及C4並聯實施之情況下，此等配置可經組態以類似於在本文中參考圖9及圖10描述之實例。圖15展示圖12及圖14之阻抗調諧器電路100，其中將C1及C2之並聯組合指示為190，且將C3及C4之並聯組合指示為192。圖16A至圖16D展示可藉由此等並聯組合之各者達成之四個可能可切換狀態，其中Si 係S2或S6，Sj 係S3或S7，Ci 係C1或C3，且Cj 係C2或C4。
在圖16A中，開關Si 及Sj 兩者斷開；因此，兩個端節點不耦合。在圖16B中，Si 閉合，且Sj 斷開；因此，淨電容係Ci 。在圖16C中，Si 斷開，且Sj 閉合；因此，淨電容係Cj 。在圖16D中，開關Si 及Sj 兩者閉合；因此，淨電容係Ci + Cj 。
參考圖14A至圖14G之旁通及1或2元件變換，應注意，若將圖16A至圖16D之四個切換狀態應用至分路開關S6及S7之總成192，則圖16A之狀態可促進至少區0之旁通狀態(圖14A)及區6之1元件(串聯電感)狀態(圖14G)。圖16B之狀態可促進至少區3之1元件(分路電容)狀態(圖14D)及區1之2元件(串聯電感及分路電容)狀態(圖14B)。相應地，可將區0及區3視為其中不同狀態由分路開關S6及S7之不同切換狀態提供之一組合區。類似地，可將區6及區1視為其中不同狀態由分路開關S6及S7之不同切換狀態提供之一組合區。
應注意，可藉由使用分路開關S6及S7之四個可能切換狀態之兩者而實現區0及區3以及區6及區1之前述組合。當一者包含S6及S7之全部四個可能切換狀態以及串聯開關S2及S3之全部四個切換狀態時，且考量現存在五個區，可達成一相對大80 (5 x 4 x 4)個切換狀態。若實施對應於80個切換狀態之全部80個阻抗狀態，則五個區可具有(在一史密斯圖上)自一圓或兩個圓之一組合變動之形狀。在圖17之一史密斯圖表示195中描繪五個區之此等變動形狀。
圖12及圖14之阻抗調諧器電路100係其中實施於兩個節點之間之一單一電感L可藉由一切換電路之操作而提供一串聯電感或一分路電感以產生一各自阻抗變換。圖18展示在一些實施例中，一阻抗調諧器電路100可係基於可經切換以提供包含一開路、一串聯電感及一分路電感之功能性之一電感L。
更特定言之，一電路總成172可提供於一第一節點(節點1)(諸如圖12中之節點Z0)與一第二節點(節點2)(諸如圖12中之節點ANT)之間。電路總成172可包含一電感L (例如，一電感器)，其中一端耦合至第一節點且一第二端透過一開關Sa 耦合至第二節點。電路總成172可進一步包含提供自一節點於電感L與開關Sa 之間之一可切換路徑之一開關Sb 。相應地，若Sa 及Sb 之各者斷開，則節點1自接地斷開連接，且亦自節點2斷開連接。若Sa 閉合且Sb 斷開，則電感L充當節點1與節點2之間之一串聯電感。若Sa 斷開且Sb 閉合，則電感L充當相對於節點1之一分路電感。若閉合Sa 及Sb 之各者以形成可或可不使用之一狀態，則節點1透過電感L連接至接地，且亦透過電感L連接至節點2。
參考圖18，阻抗調諧器電路100可進一步包含實施於第一節點與第二節點之間且具有一或多個可切換電容器之一電路193。在一些實施例中，此一電路可包含一旁通路徑。在一些實施例中，電路193可包含與圖12之阻抗調諧器電路100中之開關S1、S2、S3相關聯之三個例示性並聯路徑。
參考圖18，阻抗調諧器電路100可進一步包含實施於第二節點與接地之間且具有一或多個可切換電容器之一電路194。在一些實施例中，電路194可包含與圖12之阻抗調諧器電路100中之開關S6、S7相關聯之兩個例示性並聯路徑。
圖19A至圖19C展示圖18之阻抗調諧器電路100之例示性狀態，其中阻抗L未利用(圖19A)、用作一串聯電感(圖19B)，且用作一分路電感(圖19C)。更特定言之，圖19A展示其中開關Sa 及Sb 之各者斷開之阻抗調諧器電路100之一狀態。相應地，電感L未用作一串聯電感或一分路電感。在此一狀態中，可啟用電路193及194之任一者或兩者，使得存在耦合197a (節點1與節點2之間)及197b (節點2與接地之間)之任一者或兩者。
圖19B展示其中開關Sa 閉合且Sb 斷開之阻抗調諧器電路100之一狀態。相應地，電感L用作一串聯電感。在此一狀態中，節點1透過電感L耦合至節點2以提供一耦合197d，且可或可不啟用電路193。若啟用，則一耦合197c可存在於節點1與節點2之間。類似地，可或可不啟用電路194。
圖19C展示其中開關Sa 斷開且Sb 閉合之阻抗調諧器電路100之一狀態。相應地，電感L用作相對於節點1之一分路電感以提供一耦合197e。在此一狀態中，可或可不啟用電路193。類似地，可或可不啟用電路194。
在許多無線應用中，可期望提供相對於一天線之一靜電放電(ESD)保護電路。此一ESD保護電路可包含自一天線節點至接地之一DC-短路徑(例如，一電感器)。
在一些實施例中，此一ESD保護可與天線一起提供。圖20展示其中提供一ESD電感器(LESD )以將天線節點(ANT) DC耦合至接地之一例示性天線調諧架構200。在圖20之實例中，假設此一ESD電感器與天線一起提供，使得一阻抗調諧器電路100不包含一ESD電感器。在圖20中，阻抗調諧器電路100類似於圖12之實例。然而，應理解，可使用如本文中描述之阻抗調諧器電路之其他實施例實施一類似天線調諧架構。
在一些實施例中，一阻抗調諧器電路、一相關產品(諸如一晶粒及/或一封裝模組)或其等之某一組合可包含其自身ESD保護電路，諸如一ESD電感器。在其中一ESD電感器不與一天線一起存在之無線應用中，或在其中不知道此一ESD電感器之存在之情境中，可期望此一特徵。在一些實施例中，此一特徵(專用於阻抗調諧器電路之一ESD電感器)可容許阻抗調諧器電路之進一步效能調諧。
圖21展示類似於圖20之實例之一例示性天線調諧架構200。然而，在圖21中，將一ESD電感器(LESD )描繪為阻抗調諧器電路100之一部分。在此一組態中，由於ESD電感器係阻抗調諧器電路100之部分，故其電感值可以比圖20之組態更大之靈活性相對於(若干)其他組件經選擇。
例如且參考圖21，考量在一旁通模式中操作之阻抗調諧器電路100。在此一模式中，開關S1接通，且全部其他開關關斷。處於關斷狀態中之此等開關之一些或全部共同提供一關斷電容，該關斷電容通常提供一非所要寄生效應。
應注意，在前述旁通模式中，關斷電容之效應主要顯現為某一分路電容(例如，具有約2Coff 之一值)。因此，圖22描繪在旁通模式中之天線調諧架構200之一近似等效電路。在此一等效電路中，展示顯現為分路電容(~2Coff )之關斷電容與ESD電感器(LESD )。
在一些實施例中，可選擇ESD電感器(LESD )之電感值以解諧或減少在(例如)通過阻抗調諧器電路100之一信號之中心頻率處之分路電容(~2Coff )之寄生效應。LESD 之此一選擇在其中ESD保護(藉由DC耦合)之一特定電感值非關鍵之情境中可更實際。
在圖9及圖12之阻抗調諧器電路之實例中，自天線節點至接地之可切換路徑係可切換電容路徑。圖23展示在一些實施例中，一阻抗調諧器電路100可經組態以包含自一天線節點(ANT)至接地之一可切換電感路徑。此一可切換電感路徑可包含在天線節點與接地之間與一電感Lshunt (例如，一電感器)串聯配置之一開關S7。針對圖23之實例，除與電感Lshunt 而非一電容相關聯之開關S7之外，阻抗調諧器電路100之剩餘者可類似於圖12之實例。將理解，自天線節點至接地之可切換電感路徑亦可使用類似於圖9之實例之一阻抗調諧器電路之一阻抗調諧器電路實施。
在一些實施例中，圖23之阻抗調諧器電路100可經組態以提供針對諸如5 GHz WLAN頻率範圍(5150 MHz至5875 MHz)之一些頻率範圍之有效天線調諧。在本文中更詳細描述與圖23之組態相關之實例。
圖24展示其中圖12之阻抗調諧器電路100經組態以支援一低頻帶(LB)頻率範圍(617 MHz至960 MHz)之一實例。圖24亦展示在一些實施例中，此一阻抗調諧器電路之操作可由利用(例如)基於行動產業處理器介面(MIPI)之信號之一控制器210促進。此等控制信號可用於(例如)控制阻抗調諧器電路100之各種開關之狀態。
表3列舉與經組態用於LB操作之圖24之阻抗調諧器電路100相關聯之電容、電感及開關接通電阻(Ron)之例示性值。 表3
應注意，圖24之阻抗調諧器電路100包含七個開關。假定各開關可處於一接通(或1)狀態或一關斷(或0)狀態中，阻抗調諧器電路100自身可具有總共27 = 128個切換狀態。應進一步注意，此128個狀態之一些可不利用，或達成阻抗調諧器電路100之類似功能性。
表4列舉可提供圖24之阻抗調諧器電路100之各種切換組態之七個開關之狀態之實例。在表4中，調諧狀態值係指阻抗調諧器電路100之對應切換狀態，且1或0分別係指開關之接通或關斷狀態。 表4
圖25A至圖25D展示針對圖24之阻抗調諧器電路100之對應於表4之各種調諧狀態之等效電路。圖25A包含其中未利用電感L之實例。例如，在狀態1中，S3接通且全部其他開關關斷；因此，在圖24之阻抗調諧器電路100中，在RF_IN節點與ANT節點之間提供C2 = 6.0 pF之電容。
圖25B包含其中電感L用作一分路電感之實例。例如，在狀態13中，S3及S5接通且全部其他開關關斷；因此，在圖24之阻抗調諧器電路100中，在RF_IN節點與ANT節點之間提供C2 = 6.0 pF之電容，且提供分路電感L = 8.2 nH。
圖25C包含其中電感L用作一串聯電感之實例。例如，在狀態25中，S4接通且全部其他開關關斷；因此，在圖24之阻抗調諧器電路100中，提供串聯電感L = 8.2 nH。
圖25D包含可針對圖24之阻抗調諧器電路100實施之其他例示性狀態。例如，在狀態33中，S1接通且全部其他開關關斷，以便在RF_IN節點與ANT節點之間提供一旁通路徑。
在另一實例中，在狀態41中，S1及S4接通且全部其他開關關斷，以便提供與S1相關聯之旁通路徑及與S4相關聯之串聯電感路徑之一並聯組合。應注意，狀態41及42提供其中旁通路徑開關S1接通之狀態當中之最低旁通損耗。因此，在一些實施例中，可藉由在兩個節點(例如，RF輸入與天線節點)之間包含一旁通路徑及一串聯電感器之一並聯組合而達成一旁通功能性(例如，針對圖24之阻抗調諧器電路100)。
圖26至圖32展示表4以及圖24及圖25之一些調諧狀態之調諧效能之實例。例如，圖26A展示在不使用一調諧電路之情況下由一天線104沿著一信號路徑105呈現至一天線節點之一阻抗狀態220a。此一阻抗狀態經展示為與在史密斯圖之中心處之一所要阻抗狀態顯著失配。
圖26B展示使用處於狀態5 (S2接通且全部其他開關關斷)中之一調諧電路100 (例如，圖24之阻抗調諧器電路100)沿著一信號路徑105呈現至天線節點之一阻抗狀態220b。因此，將具有一串聯電容(C1 = 3.0 pF)之一信號路徑222提供至天線104。使用在LB操作中之此調諧，經調諧阻抗220b經展示為處於或較接近在史密斯圖之中心處之所要阻抗狀態。
在另一實例中，圖27A展示在不使用一調諧電路之情況下由一天線104沿著一信號路徑105呈現至一天線節點之一阻抗狀態220a。此一阻抗狀態經展示為與在史密斯圖之中心處之一所要阻抗狀態顯著失配。
圖27B展示使用處於狀態25 (S4接通且全部其他開關關斷)中之一調諧電路100 (例如，圖24之阻抗調諧器電路100)沿著一信號路徑105呈現至天線節點之一阻抗狀態220b。因此，將具有一串聯電感(L = 8.2 nH)之一信號路徑222提供至天線104。使用在LB操作中之此調諧，經調諧阻抗220b經展示為處於或較接近在史密斯圖之中心處之所要阻抗狀態。
在又一實例中，圖28A展示在不使用一調諧電路之情況下由一天線104沿著一信號路徑105呈現至一天線節點之一阻抗狀態220a。此一阻抗狀態經展示為與在史密斯圖之中心處之一所要阻抗狀態顯著失配。
圖28B展示使用處於狀態27 (S4及S6接通且全部其他開關關斷)中之一調諧電路100 (例如，圖24之阻抗調諧器電路100)沿著一信號路徑105呈現至天線節點之一阻抗狀態220b。因此，提供一信號路徑222 (具有一串聯電感(L = 8.2 nH))及一分路電容(C3 = 1.0 pF)耦合224。使用在LB操作中之此調諧，經調諧阻抗220b經展示為處於或較接近在史密斯圖之中心處之所要阻抗狀態。
在又一實例中，圖29A展示在不使用一調諧電路之情況下由一天線104沿著一信號路徑105呈現至一天線節點之一阻抗狀態220a。此一阻抗狀態經展示為與在史密斯圖之中心處之一所要阻抗狀態顯著失配。
圖29B展示使用處於狀態13 (S3及S5接通且全部其他開關關斷)中之一調諧電路100 (例如，圖24之阻抗調諧器電路100)沿著一信號路徑105呈現至天線節點之一阻抗狀態220b。因此，提供一信號路徑222 (具有一串聯電容(C2 = 6.0 pF))及一分路電感(L = 8.2 nH)耦合224。使用在LB操作中之此調諧，經調諧阻抗220b經展示為處於或較接近在史密斯圖之中心處之所要阻抗狀態。
在又一實例中，圖30A展示在不使用一調諧電路之情況下由一天線104沿著一信號路徑105呈現至一天線節點之一阻抗狀態220a。此一阻抗狀態經展示為與在史密斯圖之中心處之一所要阻抗狀態顯著失配。
圖30B展示使用處於狀態36 (S1、S6及S7接通且全部其他開關關斷)中之一調諧電路100 (例如，圖24之阻抗調諧器電路100)沿著一信號路徑105呈現至天線節點之一阻抗狀態220b。因此，提供一信號路徑222 (旁通路徑)及一分路電容(C = C3 + C4 = 3.0 pF)耦合224。使用在LB操作中之此調諧，經調諧阻抗220b經展示為處於或較接近在史密斯圖之中心處之所要阻抗狀態。
在又一實例中，圖31A展示在不使用一調諧電路之情況下由一天線104沿著一信號路徑105呈現至一天線節點之一阻抗狀態220a。此一阻抗狀態經展示為與在史密斯圖之中心處之一所要阻抗狀態顯著失配。
圖31B展示使用處於狀態37 (S4及S5接通且全部其他開關關斷)中之一調諧電路100 (例如，圖24之阻抗調諧器電路100)沿著一信號路徑105呈現至天線節點之一阻抗狀態220b。因此，提供一信號路徑222 (具有一串聯電感(L = 8.2 nH))及一分路耦合224 (介於L與天線之間)。使用在LB操作中之此調諧，經調諧阻抗220b經展示為處於或較接近在史密斯圖之中心處之所要阻抗狀態。
在又一實例中，圖32A展示在不使用一調諧電路之情況下由一天線104沿著一信號路徑105呈現至一天線節點之一阻抗狀態220a。此一阻抗狀態經展示為與在史密斯圖之中心處之一所要阻抗狀態匹配。
圖32B展示使用處於狀態41 (S1及S4接通且全部其他開關關斷)中之一調諧電路100 (例如，圖24之阻抗調諧器電路100)沿著一信號路徑105呈現至天線節點之一阻抗狀態220b。因此，至天線104之一信號路徑222可包含一旁通路徑223a及一串聯電感(L = 8.2 nH)之一並聯組合。使用在LB操作中之此調諧，經調諧阻抗220b經展示為保持接近在史密斯圖之中心處之所要阻抗狀態。
圖33展示可由在低頻帶中操作之圖24之阻抗調諧器電路100達成之效能之改良之實例。圖33之左上部分展示在一史密斯圖上之各種未調諧阻抗狀態。指示為「a」至「y」之此等狀態橫跨小於或等於5.0之VSWR值，且係針對663 MHz至915 MHz之一例示性頻率範圍獲得。在表5中列舉可用於調整或大體上維持未調諧狀態「a」至「y」之表4之調諧狀態。 表5
圖33之右上部分展示具有源自調諧狀態組態(表5之第二行)至未調諧阻抗狀態(圖33之左上部分及表5之第一行)之應用之經調諧阻抗狀態之一史密斯圖。一人可見，經調諧阻抗狀態較接近在史密斯圖之中心處之所要阻抗狀態叢集。
圖33之左下部分展示與未調諧阻抗狀態(「a」至「y」)相關聯之各種正向傳輸曲線，且圖33之右下部分展示針對對應調諧阻抗狀態之正向傳輸曲線。一人可見，經調諧阻抗狀態具有繞較接近0 dB之所要值之一值叢集之正向傳輸曲線。
圖34展示可由在低頻帶中操作之圖24之阻抗調諧器電路100達成之史密斯圖上之電力傳送等高線圖之實例。圖34之左部分係針對低頻帶之一較低部分(663 MHz)，圖34之中心部分係針對低頻帶之一中間部分(789 MHz)，且圖34之右部分係針對低頻帶之一較高部分(915 MHz)。在各史密斯圖下方係源自使用阻抗調諧器電路100之插入損耗值(平均值、最差值、最佳值)之一概述。約0.26 dB之最差插入損耗發生於中間及較高頻率處，藉此展示阻抗調諧器電路100在於低頻帶處操作時具有一非常低的損耗。
圖35係針對一較廣頻率範圍(約100 MHz至2,000 MHz)獲得之圖33之調諧狀態(右下部分)之正向傳輸圖之一延伸。圖35之正向傳輸圖展示經改良正向傳輸效能係涵蓋至少低頻帶頻率範圍(617 MHz至960 MHz)之一寬頻回應。
圖36展示其中圖23之阻抗調諧器電路100經組態以支援一5 GHz WLAN頻率範圍(5,150 MHz至5,875 MHz)之一實例。圖36亦展示在一些實施例中，此一阻抗調諧器電路之操作可由利用(例如)基於行動產業處理器介面(MIPI)之信號之一控制器210促進。此等控制信號可用於(例如)控制阻抗調諧器電路100之各種開關之狀態。
表6列舉與經組態用於5 GHz操作之圖36之阻抗調諧器電路100相關聯之電容、電感及開關接通電阻(Ron)之例示性值。 表6
應注意，類似於圖24之實例，圖36之阻抗調諧器電路100包含七個開關。假定各開關可處於一接通(或1)狀態或一關斷(或0)狀態中，阻抗調諧器電路100自身可具有總共27 = 128個切換狀態。應進一步注意，此128個狀態之一些可不利用，或達成阻抗調諧器電路100之類似功能性。
如本文中描述，表4列舉可提供圖24之LB阻抗調諧器電路100之各種切換組態之七個開關之狀態之實例。在一些實施例中，可針對圖36之5 GHz阻抗調諧器100之七個開關指派相同切換狀態數目。
圖37A至圖37D展示針對圖36之阻抗調諧器電路100之對應於表4之各種調諧狀態之等效電路。圖37A包含其中未利用電感L之實例。例如，在狀態1中，S3接通且全部其他開關關斷；因此，在圖36之阻抗調諧器電路100中，在RF_IN節點與ANT節點之間提供C2 = 6.0 pF之電容。
圖37B包含其中電感L用作一分路電感之實例。例如，在狀態13中，S3及S5接通且全部其他開關關斷；因此，在圖36之阻抗調諧器電路100中，在RF_IN節點與ANT節點之間提供C2 = 0.2 pF之電容，且提供分路電感L = 0.8 nH。
圖37C包含其中電感L用作一串聯電感之實例。例如，在狀態25中，S4接通且全部其他開關關斷；因此，在圖36之阻抗調諧器電路100中，提供串聯電感L = 0.8 nH。
圖37C亦包含其中利用分路電感Lshunt 而非圖24之實例之電容C4之一實例。例如，在狀態28中，S4、S6及S7接通且全部其他開關關斷；因此，在圖36之阻抗調諧器電路100中，提供串聯電感L = 0.8 nH、分路電容C3 = 0.2 pF及分路電感Lshunt = 0.8 nH。
圖37D包含可針對圖36之阻抗調諧器電路100實施之其他例示性狀態。例如，在狀態33中，S1接通且全部其他開關關斷，以便在RF_IN節點與ANT節點之間提供一旁通路徑。
在另一實例中，在狀態41中，S1及S4接通且全部其他開關關斷，以便提供與S1相關聯之旁通路徑及與S4相關聯之串聯電感路徑之一並聯組合。應注意，狀態41及42提供其中旁通路徑開關S1接通之狀態當中之最低旁通損耗。因此，在一些實施例中，可藉由在兩個節點(例如，RF輸入與天線節點)之間包含一旁通路徑及一串聯電感器之一並聯組合而達成一旁通功能性(例如，針對圖36之阻抗調諧器電路100)。
圖38展示其中針對圖36之阻抗調諧器電路100，利用分路電感Lshunt 之一例示性調諧組態。更特定言之，且參考表4以及圖36及圖37，沿著一信號路徑105實施之阻抗調諧器電路100可處於調諧狀態26中以便提供一信號路徑222(具有一串聯電感(L = 0.8 nH))及一分路電感(Lshunt = 0.8 nH)耦合224。
圖39展示可由在5 GHz頻帶中操作之圖36之阻抗調諧器電路100達成之效能之改良之實例。圖39之左上部分展示在一史密斯圖上之各種未調諧阻抗狀態。指示為「a」至「y」之此等狀態橫跨小於或等於5.0之VSWR值，且係針對5 GHz頻率範圍(5,150 MHz至5,875 MHz)獲得。在表7中列舉可用於調整或大體上維持未調諧狀態「a」至「y」之表4之調諧狀態。 表7
圖39之右上部分展示具有源自調諧狀態組態(表7之第二行)至未調諧阻抗狀態(圖39之左上部分及表7之第一行)之應用之經調諧阻抗狀態之一史密斯圖。一人可見，經調諧阻抗狀態較接近在史密斯圖之中心處之所要阻抗狀態叢集。
圖39之左下部分展示與未調諧阻抗狀態(「a」至「y」)相關聯之各種正向傳輸曲線，且圖39之右下部分展示針對對應調諧阻抗狀態之正向傳輸曲線。一人可見，經調諧阻抗狀態具有繞較接近0 dB之所要值之一值叢集之正向傳輸曲線。
圖40展示可由在5 GHz頻帶中操作之圖36之阻抗調諧器電路100達成之史密斯圖上之電力傳送等高線圖之實例。圖40之左部分係針對5 GHz頻帶之一較低部分(5,150 MHz)，圖40之中心部分係針對5 GHz頻帶之一中間部分(5,512 MHz)，且圖40之右部分係針對5 GHz頻帶之一較高部分(5,875 MHz)。在各史密斯圖下方係源自使用阻抗調諧器電路100之插入損耗值(平均值、最差值、最佳值)之一概述。約0.68 dB之最差插入損耗發生於中間及較高頻率處。此一插入損耗高於一所要插入損耗條件(例如，小於0.4 dB)；然而，約0.68 dB之插入損耗可在一合理限制內。
圖41係針對一較廣頻率範圍(約100 MHz至10,000 MHz)獲得之圖39之調諧狀態(右下部分)之正向傳輸圖之一延伸。圖41之正向傳輸圖展示經改良正向傳輸效能係涵蓋至少5 GHz頻率範圍(5,150 MHz至5,875 MHz)之一寬頻回應。
如本文中描述，圖24至圖35係關於與低頻帶(617 MHz至960 MHz)相關聯之各種實例，且圖36至圖41係關於與5 GHz頻帶(5,150 MHz至5,875 MHz)相關聯之各種實例。將理解，具有如本文中描述之一或多個特徵之一阻抗調諧器電路可經組態以提供針對其他頻率範圍(包含(例如)中頻帶(MB) (1,695 MHz至2,200 MHz)、高頻帶(HB) (2,300 MHz至2,690 MHz)、5G新無線電(5G-NR)頻帶(3,300 MHz至4,990 MHz))及可用於無線應用之其他頻帶或範圍之所要調諧。
例如，圖42展示可由在一中間/高頻帶(MHB)中操作之如本文中描述之一阻抗調諧器電路達成之史密斯圖上之電力傳送等高線圖之實例。圖42之左部分係針對MHB之一較低部分(1,700 MHz)，圖42之中心部分係針對MHB之一中間部分(2,200 MHz)，且圖42之右部分係針對MHB之一較高部分(2,700 MHz)。在各史密斯圖下方係源自使用阻抗調諧器電路之插入損耗值(平均值、最差值、最佳值)之一概述。約0.36 dB之最差插入損耗發生於中間及較高頻率處，該插入損耗低於(例如)小於0.4 dB之一所要插入損耗條件。
在一些實施方案中，本發明係關於包含一或多個阻抗調諧器電路之各種裝置。例如，圖43展示在一些實施例中，具有如本文中描述之一或多個特徵之一阻抗調諧器電路100可實施於一半導體晶粒300上。在此一裝置中，阻抗調諧器電路100之實質上全部(包含開關(例如，FET)、電容器(例如，MIM電容器)及(若干)電感器(例如，(若干)晶片上電感器跡線))可實施於半導體晶粒300之一基板302上及/或內。在一些實施例中，此一半導體晶粒可係(例如)一絕緣體上覆矽(SOI)晶粒。
圖43亦展示半導體晶粒300可進一步包含複數個電接觸件，諸如一輸入節點(IN)、一輸出節點(OUT)、一或多個控制節點(控制)及一接地節點(GND)。此等電接觸件可實施為(例如)在基板302之上側上之線接合墊、在基板302之下側上之一柵格陣列或其等之某一組合。
在一些實施例中，具有如本文中描述之一或多個特徵之一阻抗調諧器電路可實施於一封裝模組上。例如，一封裝模組可包含具有一阻抗調諧器電路之實質上全部之一半導體晶粒，諸如圖43之晶粒300。此一晶粒可連同一或多個其他組件一起安裝於模組之一封裝基板上。
在另一實例中，圖44展示具有如本文中描述之一或多個特徵之一阻抗調諧器電路100可經實施使得阻抗調諧器電路100之一些在一半導體晶粒310上，且剩餘者在晶粒310外實施。例如，一封裝模組400可包含經組態以接納且支撐複數個組件之一封裝基板402。此等組件可包含具有一基板312之半導體晶粒310 (例如，一SOI晶粒)，且與阻抗調諧器電路100相關聯之開關(例如，FET)及電容器(例如，MIM電容器)可實施於此一基板(312)上。
在圖44之實例中，一或多個電感器320 (例如，(若干)離散組件電感器)可安裝於封裝基板402上且電連接至半導體晶粒310以便成為阻抗調諧器電路100之部分。在一些實施例中，封裝模組400可進一步包含經組態以控制阻抗調諧器電路100或促進阻抗調諧器電路100之控制之一控制組件404。此一控制組件可係基於(例如) MIPI標準。
圖44亦展示封裝模組400可進一步包含複數個電接觸件，諸如一輸入節點(IN)、一輸出節點(OUT)、一或多個I/O節點(例如，控制及/或電力)及一接地節點(GND)。此等電接觸件可實施為(例如)在封裝基板402之上側上之線接合墊、在封裝基板402之下側上之銲墊或一柵格陣列或其等之某一組合。
在又一實例中，圖45展示具有如本文中描述之一或多個特徵之一阻抗調諧器電路100可經實施使得阻抗調諧器電路100之一些在一半導體晶粒330上，且剩餘者在晶粒330外實施。例如，一封裝模組400可包含經組態以接納且支撐複數個組件之一封裝基板402。此等組件可包含具有一基板332之半導體晶粒330 (例如，一SOI晶粒)，且與阻抗調諧器電路100相關聯之開關(例如，FET)可實施於此一基板(332)上。
在圖45之實例中，一或多個電感器320 (例如，(若干)離散組件電感器)及複數個電容器340 (例如，離散組件電容器)可安裝於封裝基板402上且電連接至半導體晶粒330以便成為阻抗調諧器電路100之部分。在一些實施例中，封裝模組400可進一步包含經組態以控制阻抗調諧器電路100或促進阻抗調諧器電路100之控制之一控制組件404。此一控制組件可係基於(例如) MIPI標準。
圖45亦展示封裝模組400可進一步包含複數個電接觸件，諸如一輸入節點(IN)、一輸出節點(OUT)、一或多個I/O節點(例如，控制及/或電力)及一接地節點(GND)。此等電接觸件可實施為(例如)在封裝基板402之上側上之線接合墊、在封裝基板402之下側上之銲墊或一柵格陣列或其等之某一組合。
在又一實例中，圖46展示在一些實施例中，一封裝模組400可包含一射頻積體電路(RFIC) 420，諸如經組態以透過一天線節點(ANT) 412與一天線一起操作之一前端系統。RFIC 420之至少一些可實施於一或多個半導體晶粒上，且此晶粒可安裝於封裝模組400之一封裝基板402上。
在圖46之實例中，具有如本文中描述之一或多個特徵之一阻抗調諧器電路100可沿著RFIC 420與天線節點412之間之一信號路徑422實施。將理解，天線節點412可耦合至一傳輸天線(在該情況中，RFIC 420可包含一傳輸功能性)、一接收天線(在該情況中，RFIC 420可包含一接收功能性)或一傳輸/接收天線(在該情況中，RFIC 420可包含傳輸及接收功能性)。
圖47展示在一些實施例中，一無線裝置500可包含具有如本文中描述之一或多個特徵之一或多個阻抗調諧器100。此一無線裝置可包含經組態以提供傳輸及/或接收功能性之一無線電502。此一無線電可耦合至一或多個天線，且此(等)天線之一些或全部可與一阻抗調諧器100一起提供。
例如，在圖47中，無線裝置500經描繪為具有四個天線510、512、514、516。此等天線之各者可與具有如本文中描述之一或多個特徵之一各自阻抗調諧器100一起提供。
將理解，一無線裝置可具有更多或更少數目個天線。亦將理解，在具有複數個天線之一無線裝置中，不一定全部此等天線需要具有相關聯之阻抗調諧器。
本發明描述各種特徵，無單一特徵單獨對本文中描述之益處負責。應理解，如一般技術者將明白，可組合、修改或省略本文中描述之各種特徵。一般技術者將明白與本文中具體描述之組合及子組合不同之其他組合及子組合，且該等其他組合及子組合旨在形成本發明之一部分。本文中結合各種流程圖步驟及/或階段描述各種方法。應理解，在許多情況中，可將特定步驟及/或階段組合在一起，使得在流程圖中展示之多個步驟及/或階段可作為一單一步驟及/或階段執行。又，可將特定步驟及/或階段分解為待分開執行之額外子組件。在一些例項中，步驟及/或階段之順序可重新配置且某些步驟及/或階段可完全省略。又，應將本文中描述之方法理解為開放式的，使得亦可執行本文中展示及描述之步驟及/或階段之外之額外步驟及/或階段。
可使用(例如)電腦軟體、硬體、韌體或電腦軟體、硬體及韌體之任何組合有利地實施本文中描述之系統及方法之一些態樣。電腦軟體可包括儲存於一電腦可讀媒體(例如，非暫時性電腦可讀媒體)中之電腦可執行碼，該電腦可執行碼在被執行時執行本文中描述之功能。在一些實施例中，電腦可執行碼由一或多個通用電腦處理器執行。熟習此項技術者將瞭解，鑑於本發明，可使用待在一通用電腦上執行之軟體實施之任何特徵或功能亦可使用硬體、軟體或韌體之一不同組合實施。例如，此一模組可使用積體電路之一組合完全實施為硬體。替代地或另外，此一特徵或功能可完全或部分使用經設計以執行本文中描述之特定功能之專用電腦而非藉由通用電腦實施。
多個分佈式計算裝置可取代本文中描述之任何一個計算裝置。在此等分佈式實施例中，(例如，經由一網路)分佈一個計算裝置之功能，使得在分佈式計算裝置之各者上執行一些功能。
可參考方程式、演算法及/或流程圖圖解描述一些實施例。可使用可在一或多個電腦上執行之電腦程式指令實施此等方法。此等方法亦可單獨實施為電腦程式產品，或實施為一設備或系統之一組件。在此方面，各方程式、演算法、一流程圖之方塊或步驟及其等之組合可由包含具體體現在電腦可讀程式碼邏輯中之一或多個電腦程式指令之硬體、韌體及/或軟體實施。如將瞭解，任何此等電腦程式指令可載入至一或多個電腦(包含(但不限於)一通用電腦或專用電腦)或其他可程式化處理設備上以製造一機器，使得在(若干)電腦或(若干)其他可程式化處理裝置上執行之電腦程式指令實施在方程式、演算法及/或流程圖中指定之功能。亦將理解，流程圖圖解中之各方程式、演算法及/或方塊及其等之組合可由執行指定功能或步驟之專用基於硬體之電腦系統或專用硬體及電腦可讀程式碼邏輯構件之組合實施。
此外，諸如具體體現在電腦可讀程式碼邏輯中之電腦程式指令亦可儲存於一電腦可讀記憶體(例如，一非暫時性電腦可讀媒體)中，該電腦可讀記憶體可引導一或多個電腦或其他可程式化處理裝置以一特定方式起作用，使得儲存於電腦可讀記憶體中之指令實施在(若干)流程圖之(若干)方塊中指定之(若干)功能。電腦程式指令亦可載入至一或多個電腦或其他可程式化計算裝置上以引起一系列操作步驟在一或多個電腦或其他可程式化計算裝置上執行以產生一電腦實施程序，使得在電腦或其他可程式化處理設備上執行之指令提供用於實施在(若干)方程式、(若干)演算法及/或(若干)流程圖之(若干)方塊中指定之功能之步驟。
本文中描述之一些或全部方法及任務可藉由一電腦系統執行且完全自動。在一些情況中，電腦系統可包含經由一網路通信且互相操作以執行所描述功能之多個不同電腦或計算裝置(例如，實體伺服器、工作站、儲存陣列等)。各此計算裝置通常包含一處理器(或多個處理器)，該處理器執行儲存於一記憶體或其他非暫時性電腦可讀儲存媒體或裝置中之程式指令或模組。本文中揭示之各種功能可具體體現在此等程式指令中，但一些或全部所揭示功能可替代地實施於電腦系統之特定應用電路(例如，ASIC或FPGA)中。在電腦系統包含多個計算裝置之情況中，此等裝置可(但不一定)定位於同處。可藉由將實體儲存裝置(諸如固態記憶體晶片及/或磁碟)轉換為一不同狀態而持續儲存所揭示方法及任務之結果。
除非背景內容明確另外要求，否則貫穿描述及發明申請專利範圍，詞「包括(comprise/comprising)」及類似者應理解為一包含性意義而非一排他性或窮舉性意義；即「包含，但不限於」之意義。如本文中大體上使用之詞「耦合」係指可直接連接或經由一或多個中間元件連接之兩個或兩個以上元件。另外，詞「本文中」、「上文中」、「下文中」及具有類似意思之詞在用於此申請案中時應指作為一整體之此申請案且非此申請案之任何特定部分。在背景內容允許之情況下，使用單數或複數數目之上文實施方式中之詞亦可分別包含複數或單數數目。詞「或」指兩個或兩個以上品項之一清單，該詞涵蓋詞之以下解譯之全部：清單中之品項之任何者、清單中之品項之全部及清單中之品項之任何組合。詞「例示性」在本文中排他地用於意謂「充當一實例、例項或圖解」。本文中描述為「例示性」之任何實施方案不一定被理解為與其他實施方案相比較佳或有利。
本發明不旨在限於本文中展示之實施方案。熟習此項技術者可容易明白對本發明中描述之實施方案之各種修改，且本文中定義之一般原理可應用至其他實施方案而不脫離本發明之精神或範疇。本文中提供之本發明之教示可應用至其他方法及系統，且不限於上文描述之方法及系統，且可組合上文中描述之各種實施例之元件及動作以提供進一步實施例。因此，可以多種其他形式具體體現本文中描述之新穎方法及系統；此外，可做出本文中描述之方法及系統之形式之各種省略、取代及改變而不脫離本發明之精神。隨附發明申請專利範圍及其等等效物旨在涵蓋如將落在本發明之範疇及精神內之此等形式或修改。
100‧‧‧阻抗調諧器 102‧‧‧無線電電路 104‧‧‧天線 105‧‧‧信號路徑 110‧‧‧正規化史密斯圖 112‧‧‧恆定電阻圓 114‧‧‧虛線圓 116‧‧‧恆定電抗弧 118‧‧‧虛線圓/恆定電壓駐波比(VSWR)圓 122‧‧‧串聯電感 124‧‧‧並聯電感 126‧‧‧串聯電容 128‧‧‧並聯電容 132‧‧‧弧形箭頭 134‧‧‧弧形箭頭 136‧‧‧弧形箭頭 138‧‧‧弧形箭頭 140‧‧‧圓 141‧‧‧圓 142‧‧‧圓 143‧‧‧圓 144‧‧‧圓 145‧‧‧圓 146‧‧‧圓 150‧‧‧中心 151‧‧‧第一中心 152‧‧‧第二中心 153‧‧‧第三中心 154‧‧‧第四中心 155‧‧‧第五中心 156‧‧‧第六中心 161‧‧‧箭頭/阻抗變換 162‧‧‧箭頭/阻抗變換 163‧‧‧箭頭/阻抗變換 164‧‧‧箭頭/阻抗變換 165‧‧‧箭頭/阻抗變換 166‧‧‧箭頭/阻抗變換 170‧‧‧總成 172‧‧‧總成/電路總成 180‧‧‧開關總成 190‧‧‧總成 192‧‧‧總成 193‧‧‧電路 194‧‧‧電路 195‧‧‧史密斯圖表示 197a‧‧‧耦合 197b‧‧‧耦合 197c‧‧‧耦合 197d‧‧‧耦合 197e‧‧‧耦合 200‧‧‧天線調諧架構 210‧‧‧控制器 220a‧‧‧阻抗狀態 220b‧‧‧阻抗狀態 222‧‧‧信號路徑 223a‧‧‧旁通路徑 224‧‧‧分路耦合 300‧‧‧半導體晶粒 302‧‧‧基板 310‧‧‧半導體晶粒 312‧‧‧基板 320‧‧‧電感器 330‧‧‧半導體晶粒 332‧‧‧基板 340‧‧‧電容器 400‧‧‧封裝模組 402‧‧‧封裝基板 404‧‧‧控制組件 412‧‧‧天線節點(ANT) 420‧‧‧射頻積體電路(RFIC) 422‧‧‧信號路徑 500‧‧‧無線裝置 502‧‧‧無線電 510‧‧‧天線 512‧‧‧天線 514‧‧‧天線 516‧‧‧天線 C1‧‧‧串聯電容 C2‧‧‧串聯電容 C3‧‧‧分路電容 C4‧‧‧分路電容 Ci‧‧‧電容 Cj‧‧‧電容 L‧‧‧電感 L1‧‧‧串聯電感 L2‧‧‧分路電感 S1至S7‧‧‧開關 Sa‧‧‧開關 Sb‧‧‧開關 Si‧‧‧開關 Sj‧‧‧開關
圖1描繪具有如本文中描述之一或多個特徵之一阻抗調諧器。
圖2展示在一些實施例中，圖1之阻抗調諧器可用作實施於一無線電電路與一天線之間之一阻抗調諧器。
圖3展示提供一阻抗Z = R + jX之一視覺表示之一正規化史密斯(Smith)圖，其中R係電阻且X係電抗。
圖4展示類似於圖3之實例之一史密斯圖，但其中為了清楚起見移除許多恆定電阻圓及恆定電抗弧。
圖5展示可在一史密斯圖上描繪之一7狀態阻抗區域之一實例。
圖6展示圖5之七個例示性區之三者之一隔離視圖。
圖7亦展示在一些實施例中，具有如本文中描述之一或多個特徵之一阻抗調諧器可經組態以將在與一恆定VSWR圓相關聯之多個阻抗區之一者處之一失配阻抗狀態調整至一匹配阻抗狀態。
圖8展示當一經偵測阻抗失配時可執行圖7之阻抗變換且若經偵測阻抗匹配則維持一匹配阻抗狀態之一阻抗調諧器之一實例。
圖9展示可用於提供圖8之各種阻抗變換及旁通功能性之一阻抗調諧器電路之一實例。
圖10A至圖10G展示可如何使用圖9之例示性阻抗調諧器達成圖8之旁通功能性及六個阻抗變換之實例。
圖11展示類似於圖9之實例之一阻抗調諧器電路，但其中串聯電感L1及分路電感L2具有類似值。
圖12展示在一些實施例中，一阻抗調諧器電路可包含一單一電感L及經配置以便提供一串聯電感功能性、一分路電感功能性或其等之某一組合之複數個開關。
圖13展示在一些實施例中，圖12之阻抗調諧器電路可經實施使得至少該等開關形成於諸如一絕緣體上覆矽(SOI)晶粒之一單一半導體晶粒上。
圖14A至圖14G展示可如何使用圖12之例示性阻抗調諧器達成圖8之旁通功能性及六個阻抗變換之實例。
圖15展示圖12之阻抗調諧器電路，其中C1及C2之並聯組合以及C3及C4之並聯組合可用於形成阻抗調諧器電路之狀態之至少一些。
圖16A至圖16D展示可藉由圖15之並聯組合之各者達成之四個可能切換狀態。
圖17展示其中可基於切換狀態組合與圖14A至圖14G相關聯之阻抗區之一些之一實例。
圖18展示在一些實施例中，具有如本文中描述之一或多個特徵之一阻抗調諧器電路可係基於可經切換以提供包含一開路、一串聯電感及一分路電感之功能性之一電感。
圖19A至圖19C展示圖18之可切換電感之功能性之實例。
圖20展示其中提供一ESD電感器以將天線節點DC耦合至接地之一例示性天線調諧架構。
圖21展示在一些實施例中，一阻抗調諧器電路可包含一ESD電感器。
圖22描繪在一旁通模式中之圖21之天線調諧器電路之一近似等效電路。
圖23展示在一些實施例中，具有如本文中描述之一或多個特徵之一天線調諧器電路可包含用於將一天線節點耦合至接地之一可切換電感。
圖24展示其中圖12之天線調諧器電路經組態為一低頻帶(LB)天線調諧器之一實例。
圖25A至圖25D展示與圖24之LB天線調諧器之各種切換狀態相關聯之等效電路之實例。
圖26A及圖26B展示由圖24之LB天線調諧器之一例示性切換狀態提供之一阻抗調諧。
圖27A及圖27B展示由圖24之LB天線調諧器之另一例示性切換狀態提供之一阻抗調諧。
圖28A及圖28B展示由圖24之LB天線調諧器之又一例示性切換狀態提供之一阻抗調諧。
圖29A及圖29B展示由圖24之LB天線調諧器之又一例示性切換狀態提供之一阻抗調諧。
圖30A及圖30B展示由圖24之LB天線調諧器之又一例示性切換狀態提供之一阻抗調諧。
圖31A及圖31B展示由圖24之LB天線調諧器之又一例示性切換狀態提供之一阻抗調諧。
圖32A及圖32B展示由圖24之LB天線調諧器之又一例示性切換狀態提供之一阻抗調諧。
圖33展示可如何操作圖24之LB天線調諧器以提供針對與天線相關聯之各種阻抗條件之調諧之一實例。
圖34展示由圖24之LB天線調諧器提供之電力傳送改良之實例。
圖35展示圖24之LB天線調諧器可提供一相對寬頻效能。
圖36展示其中圖23之天線調諧器電路經組態為一5 GHz天線調諧器之一實例。
圖37A至圖37D展示與圖36之5 GHz天線調諧器之各種切換狀態相關聯之等效電路之實例。
圖38展示由圖36之5 GHz天線調諧器之一例示性切換狀態提供之一阻抗調諧，其中啟用可切換電感以提供天線節點之一電感分路。
圖39展示可如何操作圖36之5 GHz天線調諧器以提供針對與天線相關聯之各種阻抗條件之調諧之一實例。
圖40展示由圖36之5 GHz天線調諧器提供之電力傳送改良之實例。
圖41展示圖36之5 GHz天線調諧器可提供一相對寬頻效能。
圖42展示由經組態為一中/高頻(MHB)天線調諧器之圖12之天線調諧器電路提供之電力傳送改良之實例。
圖43展示在一些實施例中，具有如本文中描述之一或多個特徵之一天線調諧器電路可實施於一半導體晶粒上。
圖44展示其中具有如本文中描述之一或多個特徵之一天線調諧器電路可實施於一封裝模組上之一實例。
圖45展示其中具有如本文中描述之一或多個特徵之一天線調諧器電路可實施於一封裝模組上之另一實例。
圖46展示其中具有如本文中描述之一或多個特徵之一天線調諧器電路可實施於一封裝模組上之又一實例。
圖47展示具有一或多個天線調諧器電路之一例示性無線裝置。
100‧‧‧阻抗調諧器
172‧‧‧總成/電路總成
C1‧‧‧串聯電容
C2‧‧‧串聯電容
C3‧‧‧分路電容
C4‧‧‧分路電容
L‧‧‧電感
S1至S7‧‧‧開關

Claims (20)

  1. 一種阻抗調諧器(tuner)，其包括：經組態以連接至一無線電電路之一第一節點，及經組態以連接至一天線之一第二節點；一旁通(bypass)路徑、一第一串聯電容路徑、一第二串聯電容路徑及一電感路徑，各路徑實施於該第一節點與該第二節點之間，各路徑包含經組態以容許該路徑耦合或解耦合該第一節點及該第二節點之一各自(respective)開關；一第一分路(shunt)路徑及一第二分路路徑，各分路路徑實施於該第二節點與接地之間，且包含經組態以容許該分路路徑耦合或解耦合該第二節點及該接地之一分路開關；及一可切換接地路徑，其包含一接地開關且沿著該電感路徑實施且經組態以容許當該電感路徑耦合該第一節點與該第二節點時，該電感路徑提供一串聯電感路徑，或當該電感路徑解耦合該第一節點與該第二節點時，該電感路徑提供該第一節點與該接地之間之一分路電感路徑。
  2. 如請求項1之阻抗調諧器，其中該第一分路路徑及該第二分路路徑之各者係一電容路徑。
  3. 如請求項2之阻抗調諧器，其中該第一串聯電容路徑、該第二串聯電容路徑、該第一分路電容路徑及該第二分路電容路徑之各者包含一各自電容元件，且該電感路徑包含一電感元件。
  4. 如請求項3之阻抗調諧器，其中該第一分路電容路徑及該第二分路電容路徑之各者中之該電容元件實施於該各自分路開關與該接地之間。
  5. 如請求項3之阻抗調諧器，其中在該第一節點與該第二節點之間之該串聯電感路徑在該電感路徑之該開關閉合(closed)且該可切換接地路徑之該接地開關斷開(open)時提供。
  6. 如請求項3之阻抗調諧器，其中在該第一節點與該接地之間之該分路電感路徑在該電感路徑之該開關斷開且該可切換接地路徑之該接地開關閉合時提供。
  7. 如請求項3之阻抗調諧器，其中該電感路徑之該開關及該可切換接地路徑之該接地開關經組態以能夠操作為互補開關。
  8. 如請求項3之阻抗調諧器，其中該旁通路徑之該開關係S1，該第一串聯電容路徑之該開關係S2，該第二串聯電容路徑之該開關係S3，該電感路徑之該開關係S4，該可切換接地路徑之該接地開關係S5，該第一分路電容路徑之該分路開關係S6，且該第二分路電容路徑之該分路開關係S7，該等開關S1至S7經組態以能夠在該第一節點與該第二節點之間引入零個、一個或兩個元件以提供一旁通功能性或一阻抗變換功能性，各元件係一電容元件或一電感元件。
  9. 如請求項8之阻抗調諧器，其中該阻抗變換狀態係各從一初始阻抗至一所要阻抗之複數個阻抗變換之一者。
  10. 如請求項8之阻抗調諧器，其中該旁通功能性包含S1接通(ON)且S2至S7之各者關斷(OFF)，使得該旁通路徑連接該第一節點及該第二節點。
  11. 如請求項8之阻抗調諧器，其中該旁通功能性包含S1及S4之各者接通且S2、S3、S5、S6及S7之各者關斷，使得該旁通路徑及該電感路徑之一並聯組合連接該第一節點及該第二節點。
  12. 如請求項1之阻抗調諧器，其中該第一節點係該無線電電路之一信號節點，且該第二節點係一天線節點。
  13. 如請求項1之阻抗調諧器，其中該第一分路路徑係一電容路徑且該第二分路路徑係一電感路徑。
  14. 一種封裝模組，其包括：一封裝基板，其經組態以接納且支撐複數個組件；及一阻抗調諧器電路，其實施於該封裝基板上，且包含經組態以連接至一無線電電路之一第一節點及經組態以連接至一天線之一第二節點，該阻抗調諧器電路進一步包含一旁通路徑、一第一串聯電容路徑、一第二串聯電容路徑及一電感路徑，各路徑實施於該第一節點與該第二節點之間，各路徑包含經組態以容許該各自路徑耦合或解耦合該第一節點及該第二節 點之一各自開關，該阻抗調諧器電路進一步包含一第一分路路徑及一第二分路路徑，各分路路徑實施於該第二節點與接地之間，且包含經組態以容許該分路路徑耦合或解耦合該第二節點及該接地之一分路開關，該阻抗調諧器電路進一步包含具有一接地開關之一可切換接地路徑，且該可切換接地路徑沿著該電感路徑實施且經組態以容許當該電感路徑耦合該第一節點與該第二節點時，該電感路徑提供一串聯電感路徑，或當該電感路徑解耦合該第一節點與該第二節點時，該電感路徑提供該第一節點與該接地之間之一分路電感路徑。
  15. 如請求項14之封裝模組，其中該第一串聯電容路徑、該第二串聯電容路徑、該第一分路電容路徑及該第二分路電容路徑之各者包含一各自電容元件，且該電感路徑包含一電感元件。
  16. 如請求項15之封裝模組，其中各電容元件實施為一電容器，且該電感元件包含一電感器。
  17. 如請求項16之封裝模組，其中與該阻抗調諧器電路相關聯之該等開關之全部實施於一半導體晶粒上。
  18. 如請求項17之封裝模組，其中該半導體晶粒進一步包含與該阻抗調諧器電路相關聯之該等電容器之全部。
  19. 如請求項18之封裝模組，其中與該阻抗調諧器電路相關聯之一或多 個電感器之各者實施於該半導體晶粒外。
  20. 一種阻抗調諧器，其包括：經組態以連接至一無線電電路之一第一節點及經組態以連接至一天線之一第二節點；一旁通路徑、一第一串聯電容路徑及一第二串聯電容路徑，各路徑實施於該第一節點與該第二節點之間，各路徑包含經組態以容許該路徑耦合或解耦合該第一節點及該第二節點之一各自開關；一第一分路路徑及一第二分路路徑，各分路路徑實施於該第二節點與接地之間，且包含經組態以容許該分路路徑耦合或解耦合該第二節點及該接地之一分路開關；及一電感電路，其包含一電感器及一第一開關，該電感器及該第一開關串聯連接使得該電感器連接至該第一節點且該第一開關連接至該第二節點，該電感電路進一步包含實施於接地與介於該電感器與該第一開關之間之一節點之間之一第二開關，使得該電感電路能夠提供該第一節點與該第二節點之間之一串聯電感路徑或該第一節點與該接地之間之一分路電感路徑。
TW108104609A 2018-02-12 2019-02-12 天線阻抗調諧器 TWI884129B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201862629570P 2018-02-12 2018-02-12
US62/629,570 2018-02-12

Publications (2)

Publication Number Publication Date
TW201937806A TW201937806A (zh) 2019-09-16
TWI884129B true TWI884129B (zh) 2025-05-21

Family

ID=67542326

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108104609A TWI884129B (zh) 2018-02-12 2019-02-12 天線阻抗調諧器

Country Status (3)

Country Link
US (4) US10771096B2 (zh)
TW (1) TWI884129B (zh)
WO (1) WO2019157479A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10826570B2 (en) 2018-05-31 2020-11-03 Skyworks Solutions, Inc. Apparatus and methods for multi-antenna communications
US10816581B2 (en) * 2018-09-17 2020-10-27 Infineon Technologies Ag RF impedance measurement and tuning system
US11245432B2 (en) 2019-03-06 2022-02-08 Skyworks Solutions, Inc. Radio frequency device with integrated antenna tuner and multiplexer
US11394410B2 (en) * 2019-08-07 2022-07-19 Skyworks Solutions, Inc. Capless impedance tuner
JP2021197644A (ja) * 2020-06-15 2021-12-27 株式会社村田製作所 高周波モジュールおよび通信装置
US12237815B2 (en) 2020-09-29 2025-02-25 Skyworks Solutions, Inc. Power amplifier impedance adjustment circuit
US20220140498A1 (en) 2020-11-04 2022-05-05 Skyworks Solutions, Inc. Systems and methods for patch antenna driving
US20230327615A1 (en) * 2022-03-17 2023-10-12 Skyworks Solutions, Inc. Power amplifier systems with balun and shunt capacitor
CN115548682B (zh) * 2022-11-30 2023-03-14 成都天锐星通科技有限公司 一种相控阵天线及电子设备
WO2024218370A1 (en) * 2023-04-21 2024-10-24 Ignion, S.L. SELF-TUNABLE IoT DEVICE AND RADIATING SYSTEM BASED ON NON-RESONANT RADIATION ELEMENTS WITH ENHANCED MATCHING TOPOLOGIES
WO2025127328A1 (ko) * 2023-12-12 2025-06-19 삼성전자 주식회사 스위칭 소자 및 이를 포함하는 전자 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030100333A1 (en) * 2001-11-27 2003-05-29 Randolph Standke GPS equipped mobile phone with single shared antenna
CN103828247A (zh) * 2011-09-19 2014-05-28 高通股份有限公司 无线设备中的阻抗匹配电路的自适应调谐
CN105340127A (zh) * 2013-06-26 2016-02-17 卡文迪什动力有限公司 通过分集天线的有源解调提高天线效率
WO2017022370A1 (ja) * 2015-07-31 2017-02-09 株式会社村田製作所 アンテナ整合回路、アンテナ回路、フロントエンド回路および通信装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090175378A1 (en) * 2008-01-08 2009-07-09 Robert Bogdan Staszewski System and Method for Impedance Mismatch Compensation in Digital Communications Systems
JP2010219941A (ja) 2009-03-17 2010-09-30 Toshiba Corp 高周波フィルタ
KR101365462B1 (ko) 2012-06-26 2014-02-20 주식회사 기가레인 다중경로 가변 매칭 회로 및 이를 이용한 다중경로 가변 매칭 방법
JP5720854B2 (ja) 2012-07-18 2015-05-20 株式会社村田製作所 アンテナマッチングデバイス
US8975988B1 (en) * 2013-03-13 2015-03-10 Christos Tsironis Impedance tuner using dielectrically filled airline
WO2015079940A1 (ja) * 2013-11-28 2015-06-04 株式会社村田製作所 フロントエンド回路および無線通信装置
US10033349B2 (en) 2016-02-05 2018-07-24 Psemi Corporation Low loss multi-state phase shifter
JP6790447B2 (ja) 2016-05-12 2020-11-25 株式会社村田製作所 スイッチモジュール

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030100333A1 (en) * 2001-11-27 2003-05-29 Randolph Standke GPS equipped mobile phone with single shared antenna
CN103828247A (zh) * 2011-09-19 2014-05-28 高通股份有限公司 无线设备中的阻抗匹配电路的自适应调谐
CN105340127A (zh) * 2013-06-26 2016-02-17 卡文迪什动力有限公司 通过分集天线的有源解调提高天线效率
WO2017022370A1 (ja) * 2015-07-31 2017-02-09 株式会社村田製作所 アンテナ整合回路、アンテナ回路、フロントエンド回路および通信装置

Also Published As

Publication number Publication date
US11424771B2 (en) 2022-08-23
US20190253087A1 (en) 2019-08-15
US20210175913A1 (en) 2021-06-10
TW202535012A (zh) 2025-09-01
WO2019157479A1 (en) 2019-08-15
US12206440B2 (en) 2025-01-21
US20230198558A1 (en) 2023-06-22
US10771096B2 (en) 2020-09-08
US20250247118A1 (en) 2025-07-31
TW201937806A (zh) 2019-09-16

Similar Documents

Publication Publication Date Title
TWI884129B (zh) 天線阻抗調諧器
US11804816B2 (en) Adaptive tuning networks with direct mapped multiple channel filter tuning
KR102566216B1 (ko) 조합가능한 필터들에 대한 적응형 튜닝 네트워크
CN105049012B (zh) 用于射频集成电路的系统和方法
CN111742491B (zh) 开关电路、高频前端电路以及通信装置
EP1519483A2 (en) Impedance circuit, and filter circuit, amplifier circuit, semiconductor integrated circuit, electronic component, and wireless communications device using the same
US20230017268A1 (en) Circuits, devices and methods related to impedance tuners
US10110194B2 (en) Variable filter circuit, RF front end circuit and communication device
WO2002073794A2 (en) Switchless multi-resonant, multi-band power amplifier
US20190089323A1 (en) Impedance matching circuit, radio-frequency front-end circuit, and communication device
US10164665B2 (en) HF circuit and HF module
CN111095793B (zh) 多工器、高频前端电路以及通信装置
US11277158B2 (en) Semiconductor device
CN117294265A (zh) 射频rf放大器电路和用于调节其增益模式的方法
TWI907307B (zh) 天線阻抗調諧器
TWI518997B (zh) 阻抗匹配電路與可調天線裝置
US20240339984A1 (en) Balun circuit and semiconductor device
WO2023086789A1 (en) Hybrid input lna rf frontend architecture
HK1234223B (zh) 輪廓調諧電路