[go: up one dir, main page]

TWI882561B - 具有三維堆疊式記憶體的人工智慧處理器 - Google Patents

具有三維堆疊式記憶體的人工智慧處理器 Download PDF

Info

Publication number
TWI882561B
TWI882561B TW112147200A TW112147200A TWI882561B TW I882561 B TWI882561 B TW I882561B TW 112147200 A TW112147200 A TW 112147200A TW 112147200 A TW112147200 A TW 112147200A TW I882561 B TWI882561 B TW I882561B
Authority
TW
Taiwan
Prior art keywords
die
memory
compute
ram
processor system
Prior art date
Application number
TW112147200A
Other languages
English (en)
Other versions
TW202414769A (zh
Inventor
沙西坎斯 曼尼佩楚尼
拉傑夫 杜卡尼亞
雅理塔 瑪塞理
拉瑪摩瑟 拉米西
Original Assignee
美商凱普勒運算公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商凱普勒運算公司 filed Critical 美商凱普勒運算公司
Publication of TW202414769A publication Critical patent/TW202414769A/zh
Application granted granted Critical
Publication of TWI882561B publication Critical patent/TWI882561B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • H10W40/778—
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5061—Partitioning or combining of resources
    • G06F9/5077—Logical partitioning of resources; Management or configuration of virtualized resources
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10W20/49—
    • H10W70/614—
    • H10W72/851—
    • H10W90/00—
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/54—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using elements simulating biological cells, e.g. neuron
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/40—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the peripheral circuit region
    • H10W70/611—
    • H10W70/635—
    • H10W72/07254—
    • H10W72/247—
    • H10W72/252—
    • H10W72/877—
    • H10W90/26—
    • H10W90/288—
    • H10W90/297—
    • H10W90/722—
    • H10W90/724—
    • H10W90/732—
    • H10W90/736—
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Power Engineering (AREA)
  • Computing Systems (AREA)
  • Semiconductor Memories (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Biophysics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Artificial Intelligence (AREA)
  • Neurology (AREA)
  • Computational Linguistics (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Mathematical Physics (AREA)
  • Image Generation (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本發明敘述一種提升AI處理系統之效能的封裝技術。一種IC封裝，其包含：基材；在該基材上的第一晶粒，以及堆疊在該第一晶粒之上的第二晶粒。第一晶粒包括記憶體以及第二晶粒包括計算邏輯。第一晶粒包含RAM，諸如具有位元胞的鐵電RAM(FeRAM)、SRAM、或DRAM。每一位元胞包含存取電晶體及包括鐵電材料的電容器。存取電晶體係耦接至鐵電材料。第一晶粒的記憶體可儲存資料及權重因子。第二晶粒之計算邏輯係耦接至第一晶粒的記憶體。第二晶粒係推論晶粒，其將對於訓練模組的固定權重應用於一輸入資料以產生輸出。在一個實例中，第二晶粒係能夠學習權重的訓練晶粒。

Description

具有三維堆疊式記憶體的人工智慧處理器
本發明係有關於具有三維堆疊式記憶體的人工智慧處理器。 優先權本發明主張於2019年3月18日提出申請之標題為「Artificial Intelligence Processor with Three-Dimensional Stacked Memory」的美國專利申請案編號16/357,265之優先權，出於所有目的將其全部內容以引用方式併入本文中。
人工智慧(AI)係硬體和軟體計算的廣泛領域，其中對資料進行分析、分類，然後對資料進行決策。例如，隨著時間的流逝，使用大量資料來訓練描述用於一或多個特定性質的資料分類的模型。訓練模型的過程需要大量的資料及分析資料的處理能力。當模型經訓練時，基於模型的輸出修改權重或權重因子。一旦藉由重複分析資料及修改權重以獲得預期結果將用於模型的權重計算至高信賴水準(例如95％或更高)，就將模型視為「經訓練的」。具有固定權重之此經訓練模型接著用來做出有關新資料的決策。訓練模型、然後將經訓練的模型應用於新的資料係硬體密集活動。期望能夠減少計算訓連模型和使用訓練模型的延遲，以及減少此種AI處理器系統的功耗。
本文提供的先前技術的敘述是為了大致地呈現本發明上下文的目的。除非本文另有說明，否則本段落敘述的材料不是本申請的申請專利範圍的先前技術，並且不因包含在本段落中而被承認是先前技術。
及
一些實施例敘述一種提升AI處理系統之效能的封裝技術。在一些實施例中，提供了一種積體電路封裝，其包含：基材；在基材上的第一晶粒，以及堆疊在第一晶粒之上的第二晶粒，其中該第一晶粒包含記憶體並且第二晶粒包含計算邏輯。在一些實施例中，第一晶粒包含具有位元胞的鐵電隨機存取記憶體(FeRAM)，其中每一位元胞包含存取電晶體及包括鐵電材料的電容器，以及其中存取電晶體係耦接至鐵電材料。FeRAM可為FeDRAM(鐵電動態隨機存取記憶體)或FeSRAM(鐵電靜態隨機存取記憶體)。第一晶粒的記憶體可儲存輸入資料及權重因子。第二晶粒之計算邏輯係耦接至第一晶粒的記憶體。第二晶粒可為推論晶粒，其將對於訓練模組的固定權重應用於一輸入資料以產生輸出。在一些實施例中，第二晶粒包括處理核心(或處理實體(PE))，其具有矩陣乘法器、加法器、緩衝器等等。在一些實施例中，第一晶粒包含高頻寬記憶體(HBM)。HBM可包括控制器及記憶體陣列。
在一些實施例中，第二晶粒包括特定應用積體電路(ASIC)，其可藉由修改權重來訓練模型，並且在具有固定權重的新資料上使用該模型。在一些實施例中，記憶體包含SRAM(靜態隨機存取記憶體)。在一些實施例中，第一晶粒之記憶體包含MRAM(磁性隨機存取記憶體)。在一些實施例中，第一晶粒之記憶體包含Re-RAM(電阻式隨機存取記憶體)。在一些實施例中，基材為主動中介層，並且第一晶粒係嵌入在主動中介層中。在一些實施例中，第一晶粒本身為主動中介層。
在一些實施例中，積體電路封裝為用於晶片上系統(SoC)的封裝。SoC可包括在記憶體晶粒之頂部的計算晶粒；HBM、以及耦接至與其相鄰之記憶體晶粒的處理器晶粒(例如，在處理器晶粒之上或側面)。在一些實施例中，SoC包括固態記憶體晶粒。
有許多各種實施例之封裝技術的技術效果。例如，藉由將記憶體晶粒置放在計算晶粒之下、或藉由將一或多個記憶體晶粒置放在計算晶粒的側面，改善AI系統效能。在一些實施例中，藉由Fe-RAM作為記憶體，由計算晶粒之矩陣乘法處理比傳統矩陣乘法快15至20倍。此外，與基於SRAM的記憶體相比，使用Fe-RAM可減少AI系統的功率耗損幾個數量級。使用Fe-RAM亦降低互連能量、降低外部記憶體頻寬需求、以及減少電路複雜度、並降低電腦系統的成本。其它技術效應從各種實施例及圖式將顯而易見。
在下面的說明中，大量的細節被討論以提供對本揭示的實施例之更徹底的解釋。然而，對本發明所屬領域之具有通常知識者，本揭示的實施例可不用這些特定的細節可被實踐是顯而易見的。在其它例子中，為了避免模糊本揭示的實施例，已知的結構和裝置詳細敘述，而以方塊圖的形式被示出。
注意，在實施例之對應的圖式中，信號以線代表。有些線可能比較粗以指示更多成份的信號路徑，和/或具有箭頭在一或多個端，以指示主要資訊流動方向。如此之指示不意圖為被限制的。而是，線被使用以與一或多個示例性實施例有關以促進對電路或邏輯單元更容易的理解。任何代表的信號，由設計需求或偏好所指定，可實際上包含一或多個信號，其可在任一方向上移動且可與任何適當類型的信號方案被實施。
用語「裝置」通常可以指根據該用語之使用背景的裝置。例如，裝置可以指的是層或結構的堆疊、單一結構或層、具有主動及/或被動元件之各種結構的連接等等。一般而言，裝置為具有沿著x-y方向之平面及沿著x-y-z笛卡爾座標系統之z方向之高度的三維結構。裝置之平面亦可為包含裝置之設備的平面。
貫穿說明書及在申請專利範圍中，用語「連接的」意指在連接的東西之間以諸如電性、機械或磁性的直接連接，而沒有任何中間的裝置。
用語「耦接」的意思是透過一或多個被動或主動中間裝置在連接的或間接連接的物之間的直接或間接連接，諸如直接電性、機械或磁性連接。
本文中的用語「相鄰」通常指的是事物的位置(例如，緊靠著它們之間的一或多處事物)或鄰接另一事物(例如，毗連它)。
用語「電路」或「模組」可指的是一或多個被動和/或主動組件，其為佈置以與另一個合作來提供所需的功能。
用語「信號」可稱為至少一電流信號、電壓信號、磁性信號或資料/時脈信號。「一(a)」、「一個(an)」以及「該」的意思包括數個參考。「中」的意思包括「中」和「上」。
用語「縮放」通常是指將設計(示意圖和佈局)從一種處理技術轉換為另一種處理技術，並隨後減小其佈局面積。用語「縮放」通常還指縮小相同技術節點內的佈局和裝置。用語「縮放」還可以指相對於另一參數(例如，電源供應位準)調整(例如，減速或加速-即分別縮小或放大)信號頻率。
用語「實質上」、「接近」、「大約」、「附近」以及「大約」一般指的是目標值在+/-10％之間。例如，除非在其使用之明確背景中另外指明，否則術語「實質上相等」、「大約相等」和「近似相等」表示在所敘述的事物之間僅存在偶然的變化。在本領域中，這種變化通常不大於預定目標值的+/-10%。
除非以其它方式指明，使用用以敘述一般物件之一般形容詞「第一」、「第二」以及「第三」等等，僅指示相似物件之不同實例被提及，並且不旨在暗示如此描述的物件必須以給定的順序，無論是時間、空間、排名或以在任何其他方式。
對於本揭露之目的，用語「A和/或B」的意思是(A)、(B)或(A和B)。對於本揭露之目的，用語「A、B和/或C」的意思是(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C)。
在敘述和申請專利範圍中「左」、「右」、「前」、「後」、「頂」、「底」、「之上」、「之下」等的用語為用於敘述性目的，而不一定用於描述永久的相對位置。例如，如本文所使用的用語「上方」、「下方」、「前側」、「背側」、「頂部」、「底部」、「之下」和「在上」是指一個組件、結構、或材料相對於其它在裝置內之參考組件、結構、或材料的相對位置，其中這種物理關係是值得注意的。這些用語在本文中僅用於敘述目的，並且主要在裝置z軸的背景內使用，因此可以相對於裝置的取向。因此，如果裝置相對於所提供之圖式的背景顛倒定向，則在本文提供之圖式的背景中的第二材料「之上」的第一材料也可以在第二材料「之下」。在材料的上下文中，設置在另一個之上或之下的一種材料可以直接接觸或可以具有一或多種中間材料。此外，設置在兩種材料之間的一種材料可以直接與兩層接觸，或者可以具有一或多個中間層。相反，第一材料在第二材料「上」為與第二材料直接接觸。在組件集合的上下文中將做出類似的區別。
用語「之間」可採用在裝置之z軸、x軸、或y軸的背景中。兩種其它材料之間的材料可為與那些材料中的一種或兩種接觸，或者可以藉由一或多個中間材料將其與其它兩種材料分開。兩種其它材料「之間」的材料可因此與其它兩種材料中的任一種接觸，或者可以透過中間材料耦接至其它兩種材料。兩種其它裝置之間的裝置可直接與那些裝置中的一或兩種連接，或者可以藉由一或多個中間裝置將其與其它兩種裝置分開。
此處，用語「後端」通常是指晶粒之與「前端」相對的區段，並且其中IC(積體電路)封裝耦接至IC晶粒凸塊。例如，高階金屬層(例如，在十金屬堆疊晶粒中的金屬層6和更高的金屬層)及更靠近晶粒封裝之相應通孔被認為是晶粒之後端的一部分。相反地，用語「前端」通常是指晶粒的一區段，其包括主動區(例如，其中製造半導體的地方)和低階金屬層及更靠近主動區(例如，在十金屬堆疊晶粒實例中的金屬層5及更低的金屬層)的相應通孔。
指出那些圖中具有相同的元件編號(或名稱)之元件與任何其它圖式的元件一樣可以以任何類似於所描述之方式操作或運作，但不限制於此。
圖 1根據一些實施例繪示包含定位在記憶體晶粒之頂部的計算晶粒之人工智慧(AI)機器100的高階架構。AI機器100包含具有隨機存取記憶體(RAM)102及計算邏輯103的計算方塊101或處理器；靜態隨機存取記憶體(SRAM)104、主處理器105、動態隨機存取記憶體(DRAM)106、及固態記憶體或驅動器(SSD)107。在一些實施例中，AI機器的一些或所有組件係封裝在形成晶片上系統(SOC)的單一封裝。在一些實施例中，計算方塊101係封裝在單一封裝中並接著耦接至在印刷電路板(PCB)上的處理器105及記憶體104、106、和107。在各種實施例中，計算方塊101包含特殊用途計算晶粒103或微處理器。在一些實施例中，RAM 102是鐵電RAM(Fe-RAM)，其形成用於特殊用途計算晶粒103的特殊記憶體/快取。在一些實施例中，計算晶粒103專門用於諸如人工智慧、圖形處理、及用於資料處理的演算法的應用。在一些實施例中，計算晶粒103進一步具有(例如)用於乘法器及緩衝器、包含FE-RAM的特殊資料記憶體方塊(例如，緩衝器)的邏輯計算方塊。在一些實施例中，FE-RAM 102具有用以改善計算效率之按順序儲存的權重和輸入。介於處理器105或特殊用途處理器105、FE-SRAM 104、及計算晶粒103之間的互連針對高頻寬和低延遲進行了優化。 圖 1之架構允許有效率的封裝，以降低能量/功率/成本。
在一些實施例中，RAM 102包含SRAM，其被分區以儲存輸入資料(或將被處理之資料)102a及權重因子102b。在一些實施例中，RAM 102包含Fe-RAM。例如，RAM 102包含FE-DRAM或FE-SRAM。在一些實施例中，輸入資料103a係儲存在單獨的記憶體(例如，單獨的記憶體晶粒)中以及權重因子102b係儲存在單獨的記憶體(例如，單獨的記憶體晶粒)中。
在一些實施例中，計算邏輯103包含矩陣乘法器、加法器、序連邏輯、緩衝器、及組合邏輯。在各種實施例中，計算邏輯103對輸入102a及權重102b執行乘法操作。在一些實施例中，權重102b係固定權重。例如，處理器105(例如，圖形處理器單元(GPU)、AI處理器、中央處理單元(CPU)、或任何其它高效能處理器)計算用於訓練模型的權重。一旦計算權重，它們就被儲存在記憶體102b中。在各種實施例中，使用訓練模型分析的輸入資料係由計算方塊101使用計算出的權重102b進行處理以產生輸出(例如，分類結果)。
在一些實施例中，SRAM 104係基於鐵電的SRAM。例如，具有鐵電電晶體之六個電晶體(6T)SRAM位元胞係用來實施非揮發性Fe-SRAM。在一些實施例中，SSD 107包含NAND快閃單元。在一些實施例中，SSD 107包含NOR快閃單元。在一些實施例中，SSD 107包含多個臨限NAND快閃單元。
在各種實施例中，Fe-RAM之非揮發性用於引入新特徵，諸如安全性、功能性安全、以及結構100的更快重新啟動時間。非揮發性Fe-RAM係提供快速存取資料和權重的低功率RAM。Fe-RAM 104亦可作用為用於推斷晶粒101(或加速器)的快速儲存，其通常具有低容量和快速存取需求。
在各種實施例中，Fe-RAM(Fe-DRAM或Fe-SRAM)包括鐵電材料。鐵電(FE)材料可為在電晶體閘極堆疊中或在記憶體的電容器中。鐵電材料可為任何合適的低電壓FE材料，其允許FE材料藉由低電壓(例如，100mV)切換其狀態。在一些實施例中，FE材料包含ABO 3類型的鈣鈦礦，其中「A」與「B」為兩個不同大小的陽離子，並且「O」是氧，其為與兩個陽離子鍵合的陰離子。一般而言，A原子的大小大於B原子的大小。在一些實施例中，鈣鈦礦可為經摻雜的(例如，由La或鑭系)。於各種實施例中，當FE材料為鈣鈦礦時，導電氧化物為AA’BB’O 3類型。A’是原子位點A的摻雜物，可以是鑭系系列的元素。B’是原子位點B的摻雜物，可以是來自過渡金屬元素的元素，特別是Sc、Ti、V、Cr、Mn、Fe、Co、Ni、Cu、Zn。A’可能具有與A點相同的原子價，並且鐵電極化率不同。
在一些實施例中，FE材料包含h-RMnO3類型的六方晶鐵電，其中R係稀土元素，即，鈰(Ce)、鏑(Dy)、鉺(Er)、銪(Eu)、釓(Gd)、鈥(Ho)、鑭(La)、鎦(Lu)、釹(Nd)、鐠(Pr)、鉅(Pm)、釤(Sm)、鈧(Sc)、鋱(Tb)、銩(Tm)、鐿(Yb)、及釔(Y)。鐵電相位的特徵在於層狀MnO5多面體的彎曲(buckling)，伴隨著Y離子的置換，這導致了淨電極化。在一些實施例中，六方晶FE包括下列中的一者：YMnO3或LuFeO3。於各種實施例中，當FE材料包含六方晶鐵電時，導電氧化物為A2O3(例如，In2O3、Fe2O3)及ABO3類型，其中「A」為稀土元素而「B」為Mn.。
在一些實施例中，FE材料包含瑕FE材料。瑕鐵電為其中主階參數係諸如原子序列的應變或彎曲的序列機制的鐵電。瑕FE材料之實例分別是LuFeO3類材料或鐵電和順電材料PbTiO3(PTO)和SnTiO3(STO)的超晶格，以及分別是LaAlO3(LAO)和STO。例如，[PTO/STO]n或[LAO/STO]n的超晶格，其中「n」i係在1至100之間。雖然這裡參考用於儲存電荷狀態的鐵電材料敘述了各種實施例，但是這些實施例也適用於順電材料。
圖 2根據一些實施例繪示包含定位在記憶體晶粒之頂部的計算晶粒之計算方塊200(例如，101)的架構。 圖 2之架構繪示用於特殊用途計算晶粒的架構，其中用於輸入和權重的RAM記憶體緩衝器係在晶粒-1分裂，以及邏輯和選擇性記憶體緩衝器在晶粒-2上分裂。
在一些實施例中，記憶體晶粒(例如，晶粒1)係定位在計算晶粒(例如，晶粒2)之下，使得散熱片或熱解決方案係相鄰於計算晶粒。在一些實施例中，記憶體晶粒係嵌入在中介層中。在一些實施例中，除了基本的記憶體功能外，記憶體晶粒亦作用為中介層。在一些實施例中，記憶體晶粒係高頻寬記憶體(HBM)，其包含堆疊中的多個記憶體晶粒及用於控制對該記憶體晶粒堆疊的讀取和寫入功能的控制器。在一些實施例中，記憶體晶粒包含用以儲存輸入資料的第一晶粒201及用以儲存權重因子的第二晶粒202。在一些實施例中，記憶體晶粒為被分區的單一晶粒，使得記憶體晶粒之第一分區201係用於儲存輸入資料以及記憶體晶粒之第二分區202係用於儲存權重。在一些實施例中，記憶體晶粒包含FE-DRAM。在一些實施例中，記憶體晶粒包含FE-SRAM。在一些實施例中，記憶體晶粒包含MRAM。在一些實施例中，記憶體晶粒包含SRAM。例如，記憶體分區201和202、記憶體晶粒201和202包括下列中的一或多者：FE-SRAM、FE-DRAM、SRAM、及/或MRAM。在一些實施例中，儲存在記憶體分區或晶粒201中輸入資料係藉由訓練模型使用儲存在記憶體分區或晶粒202中的固定權重進行分析的資料。
在一些實施例中，計算晶粒包含矩陣乘法器203、邏輯204、及暫時緩衝器205。矩陣乘法器203對輸入資料「X」與權重「W」執行乘法操作以產生輸出「Y」。此輸出可由邏輯204進一步處理。在一些實施例中，邏輯204執行：臨限操作、池化和丟棄操作、及/或序連操作以完成AI邏輯基元功能。在一些實施例中，邏輯204之輸出(例如，經處理的輸出「Y」)係暫時地儲存在緩衝器205中。在一些實施例中，緩衝器205係記憶體，諸如下列中的一或多者：Fe-SRAM、Fe-DRAM、MRAM、電阻式RAM(Re-RAM)及/或SRAM。在一些實施例中，緩衝器205係記憶體晶粒(例如，晶粒1)的一部分。在一些實施例中，緩衝器205執行再定時器(re-timer)的功能。在一些實施例中，緩衝器205之輸出(例如，經處理的輸出「Y」)係用來修改在記憶體分區或晶粒202中的權重。在一此類實施例中，計算方塊200不僅操作為推斷電路，亦可操作為用以訓練模型的訓練電路。在一些實施例中，矩陣乘法器203包括乘法器單元陣列，其中FeRAM 201和202分別包括記憶體位元胞陣列，其中每一乘法器單元係耦接至FE-RAM 201及/或FE-RAM 202之相應的記憶體位元胞。在一些實施例中，計算方塊200包含耦接至乘法器單元陣列的互連光纖，使得每一乘法器單元係耦接至互連光纖。
架構200藉由提供用於權重、輸入、及輸出的資料局部性以減少對計算晶粒(例如，晶粒2)的記憶體存取。在一個實例中，在相同封裝單元內局部地處理來自及至AI計算方塊(例如，矩陣乘法器203)的資料。架構200亦將記憶體與邏輯操作分別分離在記憶體晶粒(例如，晶粒1)和邏輯晶粒(例如，晶粒2)上，從而允許優化的AI處理。分離的晶粒允許提高模型的產量。用於晶粒1之高容量記憶體處理可減少外部互連至記憶體的功耗、減少整合成本、並減少占地面積。
圖 3A根據一些實施例繪示包含計算方塊的封裝300的橫截面，該計算方塊包括在記憶體晶粒上方的計算晶粒(例如推斷邏輯晶粒)。
在一些實施例中，積體電路(IC)封裝總成係耦接至電路板301。在一些實施例中，電路板301可以為諸如環氧樹脂疊層之電絕緣材料組成的印刷電路板(PCB)。例如，電路板301可包括電絕緣層，其由諸如酚醛棉紙(phenolic cotton paper)材料(例如，FR-1)、棉紙與環氧樹脂材料(例如，FR-3)、使用環氧樹脂層壓在一起的玻璃布材料(例如，FR-4)、具有環氧樹脂的玻璃/紙(例如，CEM-1)、具有環氧樹脂的玻璃複合材料、具有聚四氟乙烯之玻璃布衣料(例如，PTFE CCL)、或其它基於聚四氟乙烯之預浸材料的材料組成。在一些實施例中，層301係封裝基材並且為IC封裝總成的一部分。
IC封裝總成可包括基材302、記憶體晶粒303(例如， 圖 2之晶粒1)、計算晶粒304(例如， 圖 2之晶粒2)。在各種實施例中，記憶體晶粒303係在計算晶粒304下方。此特定拓撲提升AI系統的整體效能。在各種實施例中，計算晶粒304包含推斷晶粒的邏輯部分。推斷晶粒或晶片係用來施加輸入及與經訓練模型相關聯的固定權重以產生輸出。藉由分離與推斷晶粒304相關聯的記憶體303，增加AI效能。此外，此種拓撲允許更好地使用諸如散熱片315之類的熱解決方案，該熱解決方案將熱量從功耗源、推斷晶片304輻射出去。在各種實施例中，記憶體303可為下列中的一或多者：FE-SRAM、FE-DRAM、SRAM、MRAM、電阻式RAM(Re-RAM)、或它們的組合。使用FE-SRAM、MRAM、或Re-RAM允許低功耗及高速記憶體操作。這允許將記憶體晶粒303置放在計算晶粒304下方已將熱解決方案更有效率地用於計算晶粒304。在一些實施例中，記憶體晶粒303係高頻寬記憶體(HBM)。
在一些實施例中，計算晶粒304係特殊應用電路(ASIC)、處理器、或此類功能的一些組合。在一些實施例中，記憶體晶粒303和計算晶粒304中的一者或兩者可嵌入在封裝材料318中。在一些實施例中，封裝材料318可為任何合適的材料，諸如基於環氧樹脂的增層基材、其它介電質/有機材料、樹脂、環氧樹脂、聚合物黏著劑、聚矽氧、丙烯酸、聚醯亞胺、氰酸酯、熱塑性塑膠、及/或熱固性。
在一些實施例中，記憶體晶粒303可具有第一側S1及與第一側S1相對的第二側S2。在一些實施例中，第一側S1可以是通常被稱為晶粒的「非活性」或「背」側的晶粒側。在一些實施例中，記憶體晶粒303的背側可包括活性或被動裝置、信號、及電源路徑等。在一些實施例中，第二側S2可包括一或多個電晶體(例如，存取電晶體)，並且可以是通常被稱為晶粒的「活性」或「前」側的晶粒側。一些實施例的記憶體電路可具有在晶粒之前側的活性和被動裝置。在一些實施例中，記憶體晶粒303的第二側S2可包括一或多個電性路線特徵310。在一些實施例中，計算晶粒304可包括具有一或多個電性路線特徵312的「活性」或「前」側。在一些實施例中，電性路線特徵312可為接合墊、微凸塊、焊球、或任何其它合適的耦接技術。
在一些實施例中，記憶體晶粒302可包括經由電性路線特徵312將基材302耦接至計算晶粒304的一或多個穿越矽通孔(TSV)。例如，計算晶粒304係藉由晶粒互連耦接至記憶體晶粒303。在一些實施例中，晶粒間互連可為焊料凸塊、銅柱、或其它導電特徵。在一些實施例中，介面層(未圖示)可設置在記憶體晶粒303與計算晶粒304之間。記憶體晶粒303可使用TSV耦接至計算晶粒304。在一些實施例中，具有相應的焊球的互連柱係用來將記憶體晶粒303與計算晶粒304連接。在一些實施例中，介面層(未圖示)可為、或可包括底填充層、黏著劑、介電質或其他材料的層。在一些實施例中，介面層可以起到各種功能，例如提供機械強度、導電性、散熱或黏著。
在一些實施例中，封裝基材303可為無芯基材。例如，封裝基材302可為包括複數個「無凸塊」增層的「無凸塊」增層(BBUL)總成。這裡，用語「無凸塊增層」通常是指不使用焊料或其它被認為是「凸塊」的附接構件而嵌入其中的基材和組件層。然而，各種實施例不限於介於晶粒與基材之間的BBUL類型連接，而是可以用於任何合適的倒裝晶片基材。在一些實施例中，一或多個增層可以具有可以針對可靠度、減少翹曲等而改變及/或最佳化的材料特性。在一些實施例中，封裝基材504可由聚合物、陶瓷、玻璃、或半導體材料組成。在一些實施例中，封裝基材302可為傳統有芯基材及/或中介層。在一些實施例中，封裝基材302包括嵌入其中的活性及/或被動裝置。
在一些實施例中，封裝基材302的上側係耦接至第二表面S2及/或記憶體晶粒303的電性路線特徵310。在一些實施例中，封裝基材302的下相對側係藉由封裝互連317耦接至電路板301。在一些實施例中，封裝互連316可將設置在封裝基材504之第二側上的電性路線特徵317耦接至電路板301上的相應電性路線特徵315。
在一些實施例中，封裝基材504可具有形成其中的電性路線特徵，以路由記憶體晶粒303(及/或計算晶粒304)與電路板301及/或IC封裝總成外部的其它電性組件之間的電信號。在一些實施例中，封裝互連316與晶粒互連310包括任何合適的結構及/或材料，包括例如使用金屬、合金、可焊接材料或它們的組合所形成的凸塊、柱、或球。在一些實施例中，電性路線特徵315可為以球柵陣列(“BGA”)或其它組態配置。
在一些實施例中，計算晶粒304係以從前到後的配置耦接至記憶體晶粒303(例如，計算晶粒303的「前」或「活性」側係耦接至記憶體晶粒303的「背」或「非活性」側S1)。在一些實施例中，晶粒可為以從前到前、從後到後、或從側到側配置的方式彼此耦接。在一些實施例中，一或多個額外層可與記憶體晶粒303、計算晶粒304、及/或與封裝基材302耦接。在一些實施例中，IC封裝總成可包括(例如)用以路由電信號的倒裝晶片和線接合技術的組合、中介層、包括晶片上系統(SoC)之多晶片封裝組態及/或疊合式封裝(PoP)組態。
在一些實施例中，記憶體晶粒303與計算晶粒304可為單一晶粒。在一些實施例中，記憶體晶粒303係包括兩或多個晶粒的HBM，其中兩或多個晶粒包括控制器晶粒和(多個)記憶體晶粒。在一些實施例中，計算晶粒可包括超過兩個晶粒。例如，緩衝器205可為更靠近記憶體晶粒303的表面S1耦接的單獨的記憶體晶粒，並且矩陣乘法和其他計算單元可以在單獨的晶粒中。在一個實例中，記憶體晶粒303及/或計算晶粒304可為具有兩或多個晶粒形成在其上的晶圓(或晶圓的一部分)。在一些實施例中，記憶體晶粒303及/或計算晶粒304包括嵌入在封裝材料318中的兩或多個晶粒。在一些實施例中，兩或多個晶粒並排配置、垂直堆疊、或定位在任何其它合適的配置中。
在各種實施例中，散熱片315與相關聯的鰭片係耦接至計算晶粒304。雖然散熱片315係顯示為熱解決方案，但亦可使用其它熱解決方案。例如，除了散熱片315之外或取代散熱片315，可使用風扇、液體冷卻等。
圖 3B根據一些實施例繪示包含計算方塊的封裝320的橫截面，該計算方塊包括在記憶體晶粒之堆疊及控制器邏輯晶粒上方的計算晶粒(例如推斷邏輯晶粒)。為了不模糊圖320的實施例，將討論封裝300和320之間的不同。這裡，記憶體晶粒303係以控制器晶粒323與記憶體晶粒(RAM)324b和324b之堆疊置換。在一些實施例中，控制器晶粒323係記憶體控制器，其包括讀取邏輯、寫入邏輯、行與列多工器、誤差校正邏輯、具有RAM 324a/b的介面、具有計算晶粒304的介面、及具有基材302的介面。在各種實施例中，記憶體晶粒324a/b放置或堆疊在控制器晶粒323上方。在一些實施例中，RAM 324a/b包括下列中的一或多個：FE-SRAM、FE-DRAM、SRAM、MRAM、Re-RAM、或它們的組合。在一些實施例中，RAM晶粒324a係用以儲存輸入而RAM晶粒324b係用以儲存權重。在一些實施例中，RAM晶粒324a/b中的任一者亦可包括用於緩衝器205的記憶體。雖然 圖 3B之實施例繪示兩個RAM晶粒，但是任何數目的RAM晶粒可堆疊在控制器晶粒323之上。
圖 3C根據一些實施例繪示包含計算方塊的封裝330的橫截面，該計算方塊包括在記憶體之上的計算晶粒304，該記憶體亦作為中介層。與封裝300相比，這裡的記憶體晶粒303被移除並整合在中介層332中，使得記憶體提供儲存功能以及中介層的功能。這個組態可以降低封裝成本。互連310現在將計算晶粒304電性耦接至記憶體332。記憶體332可包含FE-SRAM、FE-DRAM、SRAM、MRAM、Re-RAM、或它們的組合。
圖 3D根據一些實施例繪示包含計算方塊的封裝340的橫截面，該計算方塊包括在沿著封裝平面水平堆疊中的記憶體晶粒之間的計算晶粒。與封裝300相比，這裡的計算晶粒304係定位在記憶體343與345之間，使得RAM晶粒343經由互連310耦接至基材302。在各種實施例中，計算晶粒304分別經由互連311a和311b與穿過其前側與背側的RAM晶粒343和345通訊。此實施例允許計算晶粒304藉由在其前端和後端上應用活性裝置來有效地使用其有效面積(real estate)。RAM晶粒343/345可包含FE-SRAM、FE-DRAM、SRAM、MRAM、Re-RAM、或它們的組合。在一些實施例中，RAM晶粒343係用以儲存輸入而RAM晶粒345係用以儲存權重。在一些實施例中，RAM晶粒343或345中的任一者亦可包括用於緩衝器205的記憶體。雖然 圖 3D之實施例繪示兩個RAM晶粒，但是任何數目的RAM晶粒可堆疊在計算晶粒304之上和之下。
圖 3E根據一些實施例繪示包含計算方塊的封裝350的橫截面，該計算方塊包括計算晶粒及沿著封裝之平面的兩或多個記憶體。與封裝300相比，這裡的計算晶粒304係在中間且記憶體晶粒354和355係在記憶體晶粒304的兩側。在一些實施例中，記憶體晶粒圍繞計算晶粒304。AI處理係記憶體密集型。此一實施例允許計算晶粒304從其四側存取記憶體。在此情況中的散熱片315係耦接至記憶體晶粒354和355及計算晶粒304。RAM晶粒354和355可包含FE-SRAM、FE-DRAM、SRAM、MRAM、Re-RAM、或它們的組合。RAM晶粒354和355可包括HBM。每一HBM包含兩或多個記憶體晶粒及控制器。在一些實施例中，RAM晶粒354係用以儲存輸入而RAM晶粒355係用以儲存權重。在一些實施例中，RAM晶粒354或355中的任一者亦可包括用於緩衝器205的記憶體。雖然 圖 3E之實施例繪示兩個RAM晶粒，但是任何數目的RAM晶粒可沿計算晶粒304的側面定位。
圖 3F根據一些實施例繪示包含計算方塊的封裝360的橫截面，該計算方塊包括在中介層之上的計算晶粒，其中中介層包含嵌入其中的記憶體晶粒。與封裝300相比，這裡的記憶體晶粒363係嵌入在基材或中介層302中。此實施例允許減少封裝的z高度，並且亦減少單一兩個以及從計算晶粒304至耦接到基材301的其它裝置的延遲。RAM晶粒363可包含FE-SRAM、FE-DRAM、SRAM、MRAM、Re-RAM、或它們的組合。RAM晶粒363可包括HBM。每一HBM包含兩或多個記憶體晶粒及控制器。雖然 圖 3F之實施例繪示一個RAM晶粒363，但是任何數目的RAM晶粒可嵌入在中介層302中。
圖 3G根據一些實施例繪示包含計算方塊的封裝370的橫截面，該計算方塊包括一計算晶粒及沿著封裝之平面的兩或多個記憶體，以及亦可用作為中介層的記憶體。與封裝350相比，這裡的在計算晶粒之側面上的記憶體374和375係RAM(例如，SRAM、Fe-RAM、MRAM、或Re-RAM)。在各種實施例中，中介層302係由表現為中介層的記憶體置換。記憶體可為下列中的一者：FE-RAM、MRAM、Re-RAM、或SRAM。在一些實施例中，在中介層中的記憶體係為亦作用為中介層的三維(3D)Fe-RAM堆疊。在一些實施例中，3D記憶體堆疊係MRAM、Re-RAM、或SRAM的堆疊。
圖 3H根據一些實施例繪示包含計算方塊的封裝380的橫截面，該計算方塊包括在3D鐵電記憶體之上的計算晶粒，該記憶體亦作為中介層。與封裝330相比，在各種實施例中，記憶體中介層332係以作用為中介層的三維(3D)Fe-RAM堆疊置換。在一些實施例中，3D記憶體堆疊係MRAM、Re-RAM、或SRAM的堆疊。
圖 4A根據一些實施例繪示包含AI機器之封裝400的橫截面，該封裝包括具有計算方塊的晶片上系統(SOC)，該晶片上系統包括記憶體之上的計算晶粒。封裝400包含耦接至基材或中介層302的處理器406。兩或多個記憶體晶粒407(例如，記憶體104)和408(例如，記憶體106)係堆疊在處理器晶粒406上。處理器晶粒406(例如，105)可為下列中的任一者：中央處理單元(CPU)、圖形處理器單元(GPU)、特定應用積體電路(ASIC)。記憶體(RAM)晶粒407和408可包含FE-SRAM、FE-DRAM、SRAM、MRAM、Re-RAM、或它們的組合。在一些實施例中，RAM晶粒407和408可包括HBM。在一些實施例中，記憶體104和106中的一者係實施為在晶粒405中的HBM。在HBM晶粒405中的記憶體包括下列中的一或多者：FE-SRAM、FE-DRAM、SRAM、MRAM、Re-RAM、或它們的組合。散熱片315為在封裝材料318中的各種晶粒提供熱管理解決方案。在一些實施例中，固態硬碟(SSD)409係定位在包括散熱片315之第一封裝總成的外側。在一些實施例中，SSD 409包括NAND快閃記憶體、NOR快閃記憶體、或任何其它類型的非揮發性記憶體(諸如，MRAM、FE-DRAM、FE-SRAM、Re-RAM等)中的一者。
圖 4B根據一些實施例繪示包含AI機器之封裝420的橫截面，該封裝包括具有計算方塊的SOC，該SOC包括記憶體之上的計算晶粒、處理器、及固態記憶體。封裝420係類似於封裝400，但用於將SSD 409合併在共用散熱片315下的單一封裝內。於此情況下單一封裝的SOC提供AI機器，其包括產生訓練模型及接著為不同資料使用經訓練的模型以產生輸出的能力。
圖 5根據一些實施例繪示在電路板上的多個封裝的橫截面500，其中該等封裝中的一者包括在記憶體晶粒之上的計算晶粒，該等封裝中的另一者包括圖形處理器單元。於此範例中，諸如CPU 505的AI處理器係耦接至基材201(例如，PCB)。這裡，顯示為兩個封裝—一個具有散熱片506，及另一個具有散熱片507。散熱片506係GPU晶片505的專用熱解決方案，而散熱片507為具有HBM 305的計算方塊(晶粒303和304)提供熱解決方案。
圖 6根據一些實施例繪示計算晶粒304之上視圖600的橫截面，在計算晶粒的側邊具有沿著水平平面與記憶體連接的微凸塊。計算晶粒304的任一側上的陰影區域601和602包括用於連接計算晶粒304之任一側上之記憶體的微凸塊603(例如，310)。例如，如 圖 3E所示，HBM 354和355係經由微凸塊603耦接至計算晶粒304。微凸塊604可用於連接至基材302或中介層302。
圖 7根據一些實施例繪示計算晶粒304之上視圖700的橫截面，在計算晶粒的頂部和底部具有沿著封裝之垂直平面與記憶體晶粒連接的微凸塊。計算晶粒304之上側和下側區段上的陰影區域701和702包括用於分別連接至上和下記憶體345和343的微凸塊703(例如，311a和311b)。例如，如 圖 3E所示，FE-RAM 343和345係分別經由微凸塊311a和311b耦接至計算晶粒304。微凸塊704可用於連接至基材302或中介層302。
圖 8A根據一些實施例繪示記憶體晶粒(例如，303或333)的橫截面800，記憶體晶粒係在計算晶粒304之下。記憶體晶粒303具有L xW的間距。橫截面800顯示用於連接至計算晶粒304的TSV條。陰影條801攜帶信號，而條802和803攜帶電力和接地線。條804將電力和接地信號805和806提供至列中的記憶體單元。TSV 808將信號(例如，字元線)連接至記憶體位元胞。
圖 8B根據一些實施例繪示計算晶粒(例如，304)的橫截面820，計算晶粒係在記憶體晶粒(例如，303)之上。TSV 828可耦接至TSV 808，而條824係在條804之上。TSV 825和826分別耦接至TSV 805和806。
圖 9A根據一些實施例繪示具有2x2磚片之記憶體晶粒303的橫截面900，記憶體晶粒係在計算晶粒之下。雖然 圖 8A之記憶體晶粒202繪示單一磚片，但是這裡的2x2磚片係用於組織記憶體。這允許乾淨地將記憶體分區為用於儲存資料及權重。這裡，磚片係由磚片901指示。實施例不限於2x2磚片和MxN磚片組織(其中M和N為可以相等或不同的整數)。
圖 9B根據一些實施例繪示具有2x2磚片之計算晶粒的橫截面920，計算晶粒係在記憶體晶粒之上。像記憶體303，計算晶粒304亦可分區為磚片。根據一些實施例，每一磚片921像 圖 8B的計算晶粒304。計算晶粒304的此種組織允許同時或並行地運行具有不同輸入資料及權重的不同訓練模型。
圖 10根據一些實施例繪示形成計算方塊之封裝的方法流程圖1000，該計算方塊包括在記憶體晶粒上方的計算晶粒(例如，推斷邏輯晶粒)。流程圖1000中的方塊係以特定順序繪示。然而，可以在不改變實施例的實質的情況下修改各種處理步驟的順序。例如，一些處理方塊可以同時處理，而其他處理方塊可以不按順序執行。
在方塊1001，形成基材(例如，302)。在一些實施例中，基材302為封裝基材。在一些實施例中，基材302為中介層(例如，主動或被動中介層)。在方塊1002，在基材上形成第一晶粒(例如，303)。在一些實施例中，形成第一晶粒包含具有位元胞的鐵電隨機存取記憶體(FeRAM)，其中每一位元胞包含存取電晶體及包括鐵電材料的電容器，其中存取電晶體係耦接至鐵電材料。在方塊1003，形成第二晶粒(例如，計算晶粒304)並且將第二晶粒堆疊在第一晶粒之上，其中形成第二晶粒包含形成耦接至第一晶粒之記憶體的計算邏輯。在一些實施例中，形成計算邏輯包括形成乘法器單元陣列，以及其中FeRAM包括記憶體位元胞陣列。
在方塊1004，形成互連光纖。在方塊1005，互連光纖係耦接至乘法器單元陣列，使得每一乘法器單元係耦接至互連光纖。在一些實施例中，FeRAM被劃分為可操作為緩衝器的第一分區；以及用以儲存權重因子的第二分區。
在一些實施例中，流程圖1000之方法包含：由計算邏輯接收來自第一分區及第二分區的資料；以及將計算邏輯的輸出提供至邏輯電路。在一些實施例中，形成計算邏輯包含形成鐵電邏輯。在一些實施例中，計算邏輯可操作以將至少兩個矩陣相乘。在一些實施例中，形成基材的方法包含形成主動或被動裝置。在一些實施例中，方法包含：在基材上形成第三晶粒(例如，邏輯晶粒或記憶體)。在一些實施例中，方法包含將第三晶粒耦接至基材上。在一些實施例中，方法包含第四晶粒，第四晶粒包含動態隨機存取記憶體(DRAM)；以及將第四晶粒堆疊在第三晶粒之上。在一些實施例中，方法包含將散熱片耦接至第二晶粒。
參照說明書中的「實施例，」、「一實施例，」、「一些實施例，」、或「其它實施例」指的是與實施例有關所描述之特別特徵、結構、或特性可被包括在至少一些實施例中，但不一定為所有實施例。不同表現形式之「實施例，」、「一實施例，」、或「一些實施例，」不一定全指相同的實施例。如果說明書說明組件、特徵、結構、或特性包括「可(may)，」、「可能(might)」，或「可以(could)」，那特別的組件、特徵、結構、或特性不要求被包括。如果說明書中指出「一」或「一個」元件，其不代表僅有一個元件。如果說明書或申請專利範圍中指出「額外的」元件，其並不排除存在一個以上額外的元件。
再者，特定特徵、結構、功能或特性可以合適的方式結合在一或多個實施例中。例如，第一實施例可與第二實施例可在任何地方被結合，與兩個實施例關聯的獨特的特徵、結構、功能或特性為不相互互斥的。
雖然本揭示已經與其特定實施例一同描述，鑑於前面的描述，此種實施例的許多替代、修改及變化對本發明領域技術之熟悉者而言將會是顯而易見的。本揭示的實施例意圖包含關於所附的申請專利範圍的最廣範疇之所有如此之替代、修改及變化。
此外，為了說明和討論的簡潔及不模糊本揭示，連接至積體電路(IC)晶片及其它組件的已知電源/接地可或可能不顯示在所呈現的圖式內。再者，為了避免模糊本揭示，配置可以方塊圖的形式被顯示，以及鑑於關於如此之方塊圖配置的實施詳情係高度取決於本揭示將被實施(即，如此之詳情應在本發明所屬領域具通常知識者的視界內)之平台內的事實。其中為了描述本揭示的實例實施例而被提出之特定細節(例如，電路)，對本發明所屬領域具通常知識者而言，本揭示可不以這些特定細節或這些特定細節的變化來被實踐將會是顯而易見的。敘述因此被視為說明性而非限制性。
提供下列實例來說明各種實施例。該等實例可與其它實例組合。如此一來，各種實施例可與其它實施例組合，而不需改變本發明的範圍。
實例1：一種設備包含：基材；在該基材上的第一晶粒，其中該第一晶粒包含具有位元胞的鐵電隨機存取記憶體(FeRAM)，其中每一位元胞包含存取電晶體及包括鐵電材料的電容器，其中該存取電晶體係耦接至該鐵電材料；以及堆疊在該第一晶粒之上的第二晶粒，其中該第二晶粒包含耦接至該第一晶粒之該記憶體的計算邏輯。
實例2：如實例1之設備，其中該計算邏輯包括乘法器單元陣列，以及其中該FeRAM包括記憶體位元胞陣列。
實例3：如實例2之設備，包含耦接至該乘法器單元陣列的互連光纖，使得每一乘法器單元係耦接至該互連光纖。
實例4：如實例1之設備，其中該記憶體被劃分為可操作為緩衝器的第一分區；以及用以儲存權重因子的第二分區。
實例5：如實例4之設備，其中該計算邏輯係用以接收來自該第一分區及該第二分區的資料，以及其中該計算邏輯的輸出係由邏輯電路接收。
實例6：如實例4之設備，其中該計算邏輯包含鐵電邏輯。
實例7：如實例4之設備，其中該計算邏輯可操作以將至少兩個矩陣相乘。
實例8：如實例1之設備，其中該基材包含主動或被動裝置。
實例9：如實例1之設備，其中第三晶粒係耦接在該基材上，以及其中包含動態隨機存取記憶體(DRAM)的第四晶粒係堆疊在該第三晶粒之上。
實例10：如實例1之設備，其中散熱片係耦接至該第二晶粒。
實例11：一種方法，包含：形成基材；在該基材上形成第一晶粒，其中形成該第一晶粒包含具有位元胞的鐵電隨機存取記憶體(FeRAM)，其中每一位元胞包含存取電晶體及包括鐵電材料的電容器，其中該存取電晶體係耦接至該鐵電材料；以及形成堆疊在該第一晶粒之上的第二晶粒，其中形成該第二晶粒包含形成耦接至該第一晶粒之該記憶體的計算邏輯。
實例12：如實例11之方法，其中形成該計算邏輯包括形成乘法器單元陣列，以及其中該FeRAM包括記憶體位元胞陣列。
實例13：如實例12之方法，包含：形成互連光纖；以及將該互連光纖耦接至該乘法器單元陣列，使得每一乘法器單元係耦接至該互連光纖。
實例14：如實例11之方法，其中該FeRAM被劃分為可操作為緩衝器的第一分區；以及用以儲存權重因子的第二分區。
實例15：如實例14之方法，包含：由該計算邏輯接收來自該第一分區及該第二分區的資料；以及將該計算邏輯的輸出提供至邏輯電路。
實例16：如實例14之方法，其中形成該計算邏輯包含形成鐵電邏輯，其中該計算邏輯可操作以將至少兩個矩陣相乘。
實例17：如實例11之方法，其中形成該基材包含形成主動或被動裝置。
實例18：如實例11之方法，包含：形成第三晶粒；將第三晶粒耦接在該基材上；形成包含動態隨機存取記憶體(DRAM)的第四晶粒；以及將該第四晶粒堆疊在該第三晶粒之上。
實例19：如實例11之方法，包含將散熱片耦接至第二晶粒。
實例20：一種系統，包含：包含非揮發性記憶元的第一記憶體；包含動態隨機存取記憶體(DRAM)的第二記憶體，其中該第一記憶體係耦接至該第二記憶體；包含鐵電隨機存取記憶體(FeRAM)的第三記憶體，其中該第三記憶體係耦接至該第一記憶體；耦接至該第二記憶體的第一處理器；以及耦接至該第三記憶體及該第一處理器的第二處理器，其中該第二處理器包含：基材；在該基材上的第一晶粒，其中該第一晶粒包含具有位元胞的鐵電隨機存取記憶體(FeRAM)，其中每一位元胞包含存取電晶體及包括鐵電材料的電容器，其中該存取電晶體係耦接至該鐵電材料；以及堆疊在該第一晶粒之上的第二晶粒，其中該第二晶粒包含耦接至該第一晶粒之該記憶體的乘法器。
實例21：如實例20之系統，其中該乘法器包括乘法器單元陣列，以及其中該FeRAM包括記憶體位元胞陣列，其中每一乘法器單元係耦接至相應的記憶體位元胞。
實例22：如實例21之系統，其中該第二處理器包含耦接至該乘法器單元陣列的互連光纖，使得每一乘法器單元係耦接至該互連光纖。
實例23：一種設備，包含：中介層；在該中介層上的第一晶粒，其中該第一晶粒包含具有位元胞的隨機存取記憶體(RAM)；以及堆疊在該第一晶粒之上的第二晶粒，其中該第二晶粒包含耦接至該第一晶粒之該記憶體的矩陣乘法器。
實例24：如實例23之設備，其中該矩陣乘法器包括乘法器單元陣列，以及其中該RAM包括記憶體位元胞陣列，以及其中每一乘法器單元係耦接至相應的記憶體位元胞。
實例25：如實例23之設備，其中該第二晶粒包含耦接至該矩陣乘法器的邏輯電路。
實例26：如實例25之設備，其中該第二晶粒包含耦接至該邏輯電路的緩衝器，以及其中該緩衝器係耦接至該記憶體。
實例27：如實例23之設備，其中該記憶體包含具有位元胞的鐵電隨機存取記憶體(FeRAM)，其中每一位元胞包含存取電晶體及包括鐵電材料的電容器，其中該存取電晶體係耦接至該鐵電材料。
實例28：如實例23之設備，其中該記憶體包含具有位元胞的靜態隨機存取記憶體(SRAM)。
實例29：如實例23之設備，其中散熱片係耦接至該第二晶粒。
實例30：如實例23之設備，其中該中介層包含耦接至該第二晶粒的記憶體。
實例31：一種設備，包含：中介層；在該中介層上的第一晶粒，其中該第一晶粒包含具有位元胞的隨機存取記憶體(RAM)，該位元胞具有鐵電材料；在該第一晶粒旁且在該中介層上的第二晶粒，其中該第二晶粒包含電性耦接至該第一晶粒之該記憶體的計算邏輯；以及在該中介層上的第三晶粒，其中該第三晶粒包含具有位元胞的RAM，其中該第三晶粒在該第二晶粒旁。
實例32：如實例31之設備，其中該中介層包含電性耦接至該第二晶粒的RAM。
實例33：如實例31之設備，其中該第三晶粒之該RAM包含鐵電材料。
實例34：如實例31之設備，其中該計算邏輯包括矩陣乘法器，該矩陣乘法器包括乘法器單元陣列。
實例35：如實例34之設備，其中該第二晶粒包含耦接至該矩陣乘法器的邏輯電路。
實例36：如實例35之設備，其中該第二晶粒包含耦接至該邏輯電路的緩衝器，以及其中該緩衝器係耦接至該第一或第二晶粒。
實例37：如實例31之設備，其中該第一晶粒的該至少一位元胞包含存取電晶體及包括該鐵電材料的電容器，其中該存取電晶體係耦接至該鐵電材料。
實例38：如實例31之設備，其中該第三晶粒之該RAM包含具有位元胞的靜態隨機存取記憶體(SRAM)。
實例39：如實例31之設備，包含耦接至該第一、第二、及第三晶粒的散熱片。
實例40：一種方法，包含：形成中介層；在該中介層上形成第一晶粒，其中形成該第一晶粒包含形成具有位元胞的隨機存取記憶體(RAM)，該位元胞具有鐵電材料；在該第一晶粒旁且在該中介層上形成第二晶粒，其中形成該第二晶粒包含：形成計算邏輯；以及將該第一晶粒之該記憶體與該計算邏輯電性耦接；在該中介層上形成第三晶粒，其中形成該第三晶粒包含形成具有位元胞的RAM：以及將該第三晶粒定位在該第二晶粒旁。
實例41：如實例40之方法，其中形成該中介層包含在該中介層內形成RAM；其中該方法包含將該RAM電性耦接至該第二晶粒。
實例42：如實例40之方法，其中該第三晶粒之該RAM包含鐵電材料。
實例43：如實例40之方法，其中形成該計算邏輯包括形成矩陣乘法器，該矩陣乘法器包括乘法器單元陣列。
實例44：如實例43之方法，其中形成該第二晶粒包含形成邏輯電路；以及其中該方法包含將該邏輯電路耦接至該矩陣乘法器。
實例45：如實例44之方法，其中形成該第二晶粒包含形成緩衝器；以及將該緩衝器耦接至該邏輯電路，以及其中方法包含將該緩衝器耦接至該第一或第二晶粒。
實例46：如實例40之方法，其中該第一晶粒的該至少一位元胞包含存取電晶體及包括該鐵電材料的電容器，以及其中該存取電晶體係耦接至該鐵電材料。
實例47：如實例40之方法，其中形成該第三晶粒之該RAM包含形成具有位元胞的靜態隨機存取記憶體(SRAM)。
實例48：如實例40之方法，包含將散熱片耦接至該第一、第二、及該第三晶粒。
實例49：一種系統，包含：包含非揮發性記憶元的第一記憶體；包含動態隨機存取記憶體(DRAM)的第二記憶體，其中該第一記憶體係耦接至該第二記憶體；包含鐵電隨機存取記憶體(FeRAM)的第三記憶體，其中該第三記憶體係耦接至該第一記憶體；耦接至該第二記憶體的第一處理器；以及耦接至該第三記憶體及該第一處理器的第二處理器，其中該第二處理器包含：中介層；在該中介層上的第一晶粒，其中該第一晶粒包含具有位元胞的隨機存取記憶體(RAM)，該位元胞具有鐵電材料；在該第一晶粒旁且在該中介層上的第二晶粒，其中該第二晶粒包含電性耦接至該第一晶粒之該記憶體的計算邏輯；以及在該中介層上的第三晶粒，其中該第三晶粒包含具有位元胞的RAM，其中該第三晶粒在該第二晶粒旁。
實例50：如實例49之系統，其中該中介層包含電性耦接至該第二晶粒的RAM，以及其中該第三晶粒之該RAM包含鐵電材料。
摘要被提供為將允許讀者確定本技術公開的性質和要點。摘要是在能被了解其將不被用來限制申請專利範圍的範圍和意義被提交。下面的申請專利範圍由此被結合到詳細描述中，每個申請專利範圍本身作為單獨的實施例。
100:AI機器 101,200:計算方塊 102:隨機存取記憶體(RAM) 102a:輸入資料 102b:權重因子 103:計算邏輯 104:靜態隨機存取記憶體(SRAM) 105:主處理器 106:動態隨機存取記憶體(DRAM) 107:固態記憶體或驅動器(SSD) 201:第一晶粒 202:第二晶粒 203:矩陣乘法器 204:邏輯 205:緩衝器 300,320,330,340,350,360,370,380,400,420:封裝 301:電路板 302:基材 303:記憶體晶粒 304:計算晶粒 310,312:電性路線特徵 311a,311b:互連 315,506,507:散熱片 316,317:封裝互連 318:封裝材料 323:控制器晶粒 324a,324b,354,355,363,407,408:記憶體晶粒 332,374,375:記憶體 343,345:RAM晶粒 405:HBM晶粒 406:處理器晶粒 409:固態驅動器(SSD) 505:GPU晶片 600,700:上視圖 601,602,701,702:陰影區域 603,604,703,704:微凸塊 800,820,900,920:橫截面 801:陰影條 802,803,804,824:條 805:電力信號 806:接地信號 808,825,826,828:TSV 901,921:磚片 1000:流程圖 1001,1002,1003,1004,1005:方塊
本揭露實施例從下面給定之詳細的敘述以及從本揭露各種實施例伴隨的圖式將更完整地了解，然而，其不應限制本揭露為具體實施例，但其僅用為解釋和了解。
[ 圖 1]根據一些實施例繪示包含定位在記憶體晶粒之頂部的計算晶粒之人工智慧(AI)機器的高階架構。
[ 圖 2]根據一些實施例繪示包含定位在記憶體晶粒之頂部的計算晶粒之計算方塊的架構。
[ 圖 3A]根據一些實施例繪示包含計算方塊的封裝的橫截面，該計算方塊包括在記憶體晶粒上方的計算晶粒(例如推斷邏輯晶粒)。
[ 圖 3B]根據一些實施例繪示包含計算方塊的封裝的橫截面，該計算方塊包括在記憶體晶粒之堆疊及控制器邏輯晶粒上方的計算晶粒(例如推斷邏輯晶粒)。
[ 圖 3C]根據一些實施例繪示包含計算方塊的封裝的橫截面，該計算方塊包括在記憶體之上的計算晶粒，該記憶體亦作為中介層。
[ 圖 3D]根據一些實施例繪示包含計算方塊的封裝的橫截面，該計算方塊包括在沿著封裝平面水平堆疊中的記憶體晶粒之間的計算晶粒。
[ 圖 3E]根據一些實施例繪示包含計算方塊的封裝的橫截面，該計算方塊包括計算晶粒及沿著封裝之平面的兩或多個記憶體。
[ 圖 3F]根據一些實施例繪示包含計算方塊的封裝的橫截面，該計算方塊包括在中介層之上的計算晶粒，其中中介層包含嵌入其中的記憶體晶粒。
[ 圖 3G]根據一些實施例繪示包含計算方塊的封裝的橫截面，該計算方塊包括一計算晶粒及沿著封裝之平面的兩或多個記憶體，以及亦可用作為中介層的記憶體。
[ 圖 3H]根據一些實施例繪示包含計算方塊的封裝的橫截面，該計算方塊包括在3D鐵電記憶體之上的計算晶粒，該記憶體亦作為中介層。
[ 圖 4A]根據一些實施例繪示包含AI機器之封裝的橫截面，該封裝包括具有計算方塊的晶片上系統(SOC)，該晶片上系統包括記憶體之上的計算晶粒。
[ 圖 4B]根據一些實施例繪示包含AI機器之封裝的橫截面，該封裝包括具有計算方塊的SOC，該SOC包括記憶體之上的計算晶粒、處理器、及固態記憶體。
[ 圖 5]根據一些實施例繪示在電路板上的多個封裝的橫截面，其中該等封裝中的一者包括在記憶體晶粒之上的計算晶粒，該等封裝中的另一者包括圖形處理器單元。
[ 圖 6]根據一些實施例繪示計算晶粒之上視圖的橫截面，在計算晶粒的側邊具有沿著水平平面與記憶體連接的微凸塊。
[ 圖 7]根據一些實施例繪示計算晶粒之上視圖的橫截面，在計算晶粒的頂部和底部具有沿著封裝之垂直平面與記憶體晶粒連接的微凸塊。
[ 圖 8A]根據一些實施例繪示記憶體晶粒的橫截面，記憶體晶粒係在計算晶粒之下。
[ 圖 8B]根據一些實施例繪示計算晶粒的橫截面，計算晶粒係在記憶體晶粒之上。
[ 圖 9A]根據一些實施例繪示具有2x2磚片之記憶體晶粒的橫截面，記憶體晶粒係在計算晶粒之下。
[ 圖 9B]根據一些實施例繪示具有2x2磚片之計算晶粒的橫截面，計算晶粒係在記憶體晶粒之上。
[ 圖 10]根據一些實施例繪示形成計算方塊之封裝的方法流程圖，計算方塊包括在記憶體晶粒上方的計算晶粒。
300:封裝
301:電路板
302:封裝基材
310,312:電性路線特徵
315:散熱片
316,317:封裝互連
318:封裝材料
S1:第一側
S2:第二側

Claims (19)

  1. 一種處理器系統，其包含： 基材，其具有頂面；以及 晶粒堆疊，其在該基材上，其中該晶粒堆疊包括： 第一晶粒，其包含處理核心和第一記憶體，其中該第一記憶體包含第一記憶體類型； 第二晶粒，其與該第一晶粒垂直堆疊，其中該第二晶粒包含第二記憶體，其中該第二記憶體包含第二記憶體類型，其中該第一晶粒係在該第二晶粒上； 第一矽結構，其相鄰於該第二晶粒但不與該第二晶粒垂直堆疊，其中該第一矽結構包含第一主動及/或被動裝置；以及 第二矽結構，其相鄰於該第二晶粒但不與該第二晶粒垂直堆疊，其中該第一矽結構和該第二矽結構在該第二晶粒的任一側，其中該第二矽結構包含第二主動及/或被動裝置， 其中該第一晶粒具有第一表面，以及其中該第二晶粒具有第二表面，其中該第一表面面向該第二表面，使得該第一表面與該第二表面完全重疊或該第二表面與該第一表面完全重疊，以及其中該第一表面具有第一區域，其中該第二表面具有第二區域，以及其中該第一區域係實質上等於該第二區域。
  2. 如請求項1之處理器系統，其中該第一晶粒及該第二晶粒係經由不是焊料凸塊的晶粒間銅柱連接。
  3. 如請求項2之處理器系統，其中該第一晶粒之該第一記憶體包括耦接到該等晶粒間銅柱或該等晶粒間銅柱之一部分的穿越矽通孔。
  4. 如請求項1之處理器系統，其中該第一記憶體類型與該第二記憶體類型相同。
  5. 如請求項1之處理器系統，其中該第一記憶體類型不同於該第二記憶體類型。
  6. 如請求項1之處理器系統，其中該第一記憶體類型與該第二記憶體類型包含鐵電材料。
  7. 如請求項1之處理器系統，其中該第一晶粒包含鐵電邏輯。
  8. 如請求項1之處理器系統，其中該第一晶粒包含鐵電邏輯和鐵電記憶體。
  9. 如請求項1之處理器系統，其中該第二記憶體包含鐵電材料，其中該第一記憶體包含SRAM。
  10. 如請求項1之處理器系統，其中該第一記憶體包含第一SRAM，以及其中該第二記憶體包含第二SRAM。
  11. 如請求項1之處理器系統，包含在該晶粒堆疊之上的散熱器。
  12. 一種處理器系統，其包含： 基材，其具有頂面；以及 晶粒堆疊，其在該基材上，其中該晶粒堆疊包括： 第一晶粒，其包含處理核心和第一記憶體，其中該第一記憶體包含第一記憶體類型； 第二晶粒，其與該第一晶粒垂直堆疊，其中該第二晶粒包含第二記憶體，其中該第二記憶體包含第二記憶體類型，其中該第二晶粒係在該第一晶粒上； 第一矽結構，其相鄰於該第二晶粒，其中該第一矽結構包含第一主動及/或被動裝置；以及 第二矽結構，其相鄰於該第二晶粒，其中該第二矽結構包含第二主動及/或被動裝置， 其中該第一晶粒具有第一表面，其中該第二晶粒具有第二表面，其中該第一表面面向該第二表面，使得該第一表面與該第二表面完全重疊或該第二表面與該第一表面完全重疊，其中該第一表面具有第一區域，以及其中該第二表面具有第二區域，以及其中該第一區域係實質上等於該第二區域。
  13. 如請求項12之處理器系統，其中該第一矽結構與該第二晶粒橫向堆疊。
  14. 如請求項12之處理器系統，其中該第二矽結構與該第二晶粒橫向堆疊。
  15. 如請求項12之處理器系統，其中該第一矽結構和該第二矽結構係在該第二晶粒的任一側上。
  16. 如請求項12之處理器系統，其中該第一晶粒及該第二晶粒係經由不是焊料凸塊的晶粒間銅柱連接。
  17. 如請求項12之處理器系統，其中該第一晶粒包括第一穿越矽通孔，其中該第二晶粒包括第二穿越矽通孔。
  18. 如請求項17之處理器系統，其中該第一穿越矽通孔及該第二穿越矽通孔係耦接到該等晶粒間銅柱或該等晶粒間銅柱之一部分。
  19. 如請求項12之處理器系統，其中該第一晶粒之該第一記憶體包括耦接到晶粒間銅柱或晶粒間銅柱之一部分的穿越矽通孔。
TW112147200A 2019-03-18 2020-03-02 具有三維堆疊式記憶體的人工智慧處理器 TWI882561B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/357,265 US11139270B2 (en) 2019-03-18 2019-03-18 Artificial intelligence processor with three-dimensional stacked memory
US16/357,265 2019-03-18

Publications (2)

Publication Number Publication Date
TW202414769A TW202414769A (zh) 2024-04-01
TWI882561B true TWI882561B (zh) 2025-05-01

Family

ID=72514821

Family Applications (7)

Application Number Title Priority Date Filing Date
TW113109865A TWI882729B (zh) 2019-03-18 2020-03-02 具有三維堆疊式記憶體的人工智慧處理器
TW111129893A TWI827193B (zh) 2019-03-18 2020-03-02 具有三維堆疊式記憶體的人工智慧處理器
TW112147200A TWI882561B (zh) 2019-03-18 2020-03-02 具有三維堆疊式記憶體的人工智慧處理器
TW112127062A TWI841453B (zh) 2019-03-18 2020-03-02 具有三維堆疊式記憶體的人工智慧處理器
TW114118439A TW202537073A (zh) 2019-03-18 2020-03-02 具有三維堆疊式記憶體的人工智慧處理器
TW113148025A TWI897760B (zh) 2019-03-18 2020-03-02 具有三維堆疊式記憶體的人工智慧處理器
TW109106755A TWI788635B (zh) 2019-03-18 2020-03-02 具有三維堆疊式記憶體的人工智慧處理器

Family Applications Before (2)

Application Number Title Priority Date Filing Date
TW113109865A TWI882729B (zh) 2019-03-18 2020-03-02 具有三維堆疊式記憶體的人工智慧處理器
TW111129893A TWI827193B (zh) 2019-03-18 2020-03-02 具有三維堆疊式記憶體的人工智慧處理器

Family Applications After (4)

Application Number Title Priority Date Filing Date
TW112127062A TWI841453B (zh) 2019-03-18 2020-03-02 具有三維堆疊式記憶體的人工智慧處理器
TW114118439A TW202537073A (zh) 2019-03-18 2020-03-02 具有三維堆疊式記憶體的人工智慧處理器
TW113148025A TWI897760B (zh) 2019-03-18 2020-03-02 具有三維堆疊式記憶體的人工智慧處理器
TW109106755A TWI788635B (zh) 2019-03-18 2020-03-02 具有三維堆疊式記憶體的人工智慧處理器

Country Status (6)

Country Link
US (7) US11171115B2 (zh)
JP (3) JP7335347B2 (zh)
KR (1) KR102782104B1 (zh)
DE (1) DE112020001303T5 (zh)
TW (7) TWI882729B (zh)
WO (1) WO2020190440A1 (zh)

Families Citing this family (80)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11251365B2 (en) 2018-03-30 2022-02-15 Intel Corporation High blocking temperature spin orbit torque electrode
US11257613B2 (en) 2018-03-31 2022-02-22 Intel Corporation Spin orbit torque (SOT) memory devices with enhanced tunnel magnetoresistance ratio and their methods of fabrication
US11575083B2 (en) 2018-04-02 2023-02-07 Intel Corporation Insertion layer between spin hall effect or spin orbit torque electrode and free magnet for improved magnetic memory
US11502188B2 (en) 2018-06-14 2022-11-15 Intel Corporation Apparatus and method for boosting signal in magnetoelectric spin orbit logic
US11393515B2 (en) 2018-06-14 2022-07-19 Intel Corporation Transition metal dichalcogenide based spin orbit torque memory device
US11398562B2 (en) 2018-06-14 2022-07-26 Intel Corporation Magnetoelectric spin orbit logic transistor with a spin filter
US11245068B2 (en) 2018-06-14 2022-02-08 Intel Corporation Transition metal dichalcogenide based magnetoelectric memory device
US11476412B2 (en) 2018-06-19 2022-10-18 Intel Corporation Perpendicular exchange bias with antiferromagnet for spin orbit coupling based memory
US11374163B2 (en) 2018-06-19 2022-06-28 Intel Corporation Spin orbit memory with multiferroic material
US11665975B2 (en) 2018-06-19 2023-05-30 Intel Corporation Spin orbit coupling memory device with top spin orbit coupling electrode and selector
US11508903B2 (en) 2018-06-28 2022-11-22 Intel Corporation Spin orbit torque device with insertion layer between spin orbit torque electrode and free layer for improved performance
US11367749B2 (en) 2018-06-28 2022-06-21 Intel Corporation Spin orbit torque (SOT) memory devices and their methods of fabrication
US11616192B2 (en) 2018-06-29 2023-03-28 Intel Corporation Magnetic memory devices with a transition metal dopant at an interface of free magnetic layers and methods of fabrication
US11444237B2 (en) 2018-06-29 2022-09-13 Intel Corporation Spin orbit torque (SOT) memory devices and methods of fabrication
US11380838B2 (en) 2018-06-29 2022-07-05 Intel Corporation Magnetic memory devices with layered electrodes and methods of fabrication
US11362263B2 (en) 2018-06-29 2022-06-14 Intel Corporation Spin orbit torque (SOT) memory devices and methods of fabrication
US11264558B2 (en) 2018-09-11 2022-03-01 Intel Corporation Nano-rod spin orbit coupling based magnetic random access memory with shape induced perpendicular magnetic anisotropy
US11411046B2 (en) 2018-09-11 2022-08-09 Intel Corporation Semiconductor device heat extraction by spin thermoelectrics
US11411047B2 (en) 2018-09-11 2022-08-09 Intel Corporation Stacked transistor bit-cell for magnetic random access memory
US11387404B2 (en) 2018-09-13 2022-07-12 Intel Corporation Magnetoelectric spin orbit logic based minority gate
US11581417B2 (en) 2018-09-13 2023-02-14 Intel Corporation Improper ferroelectric active and passive devices
US11411172B2 (en) 2018-09-13 2022-08-09 Intel Corporation Magnetoelectric spin orbit logic based full adder
US11594270B2 (en) 2018-09-25 2023-02-28 Intel Corporation Perpendicular spin injection via spatial modulation of spin orbit coupling
US11476408B2 (en) 2018-09-27 2022-10-18 Intel Corporation Spin orbit torque (SOT) memory devices with enhanced magnetic anisotropy and methods of fabrication
US11557717B2 (en) 2018-11-16 2023-01-17 Intel Corporation Transition metal dichalcogenide based spin orbit torque memory device with magnetic insulator
US11574666B2 (en) 2019-01-11 2023-02-07 Intel Corporation Spin orbit torque memory devices and methods of fabrication
US11276730B2 (en) 2019-01-11 2022-03-15 Intel Corporation Spin orbit torque memory devices and methods of fabrication
US11171115B2 (en) 2019-03-18 2021-11-09 Kepler Computing Inc. Artificial intelligence processor with three-dimensional stacked memory
US11836102B1 (en) 2019-03-20 2023-12-05 Kepler Computing Inc. Low latency and high bandwidth artificial intelligence processor
US11594673B2 (en) 2019-03-27 2023-02-28 Intel Corporation Two terminal spin orbit memory devices and methods of fabrication
US11557629B2 (en) 2019-03-27 2023-01-17 Intel Corporation Spin orbit memory devices with reduced magnetic moment and methods of fabrication
US12086410B1 (en) 2019-05-31 2024-09-10 Kepler Computing Inc. Ferroelectric memory chiplet in a multi-dimensional packaging with I/O switch embedded in a substrate or interposer
US11844223B1 (en) 2019-05-31 2023-12-12 Kepler Computing Inc. Ferroelectric memory chiplet as unified memory in a multi-dimensional packaging
US11152343B1 (en) 2019-05-31 2021-10-19 Kepler Computing, Inc. 3D integrated ultra high-bandwidth multi-stacked memory
US11063131B2 (en) * 2019-06-13 2021-07-13 Intel Corporation Ferroelectric or anti-ferroelectric trench capacitor with spacers for sidewall strain engineering
US11144228B2 (en) * 2019-07-11 2021-10-12 Micron Technology, Inc. Circuit partitioning for a memory device
US20220350571A1 (en) * 2019-12-06 2022-11-03 Semiconductor Energy Laboratory Co., Ltd. Information processing device
US11610911B2 (en) * 2020-01-07 2023-03-21 Micron Technology, Inc. Semiconductor assemblies including combination memory and methods of manufacturing the same
US11205639B2 (en) * 2020-02-21 2021-12-21 Xilinx, Inc. Integrated circuit device with stacked dies having mirrored circuitry
US11521676B2 (en) * 2020-04-30 2022-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. SRAM structure with asymmetric interconnection
WO2021241048A1 (ja) * 2020-05-28 2021-12-02 パナソニックＩｐマネジメント株式会社 Ａｉチップ
WO2022029534A1 (ja) 2020-08-03 2022-02-10 株式会社半導体エネルギー研究所 半導体装置の駆動方法
US12437793B2 (en) 2020-09-22 2025-10-07 Semiconductor Energy Laboratory Co., Ltd. Driving method of semiconductor device
US11226767B1 (en) * 2020-09-30 2022-01-18 Micron Technology, Inc. Apparatus with access control mechanism and methods for operating the same
US12381193B2 (en) 2020-12-01 2025-08-05 Intel Corporation Integrated circuit assemblies
US11817442B2 (en) 2020-12-08 2023-11-14 Intel Corporation Hybrid manufacturing for integrated circuit devices and assemblies
US20220188606A1 (en) * 2020-12-14 2022-06-16 Micron Technology, Inc. Memory Configuration to Support Deep Learning Accelerator in an Integrated Circuit Device
US11810883B2 (en) 2021-01-13 2023-11-07 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure
US11211373B1 (en) * 2021-02-22 2021-12-28 United Silicon Carbide, Inc. Double-sided chip stack assembly
KR20220127648A (ko) * 2021-03-11 2022-09-20 현대자동차주식회사 3차원 메모리 기반의 차량 메모리 시스템 및 그 구동 방법
CN113186574B (zh) * 2021-04-20 2022-08-26 青岛科技大学 抑制tsv中铜热胀出的方法
US12400997B2 (en) 2021-06-11 2025-08-26 Intel Corporation Hybrid manufacturing with modified via-last process
US11791233B1 (en) 2021-08-06 2023-10-17 Kepler Computing Inc. Ferroelectric or paraelectric memory and logic chiplet with thermal management in a multi-dimensional packaging
US11832451B1 (en) 2021-08-06 2023-11-28 Kepler Computing Inc. High density ferroelectric random access memory (FeRAM) devices and methods of fabrication
CN113451292A (zh) * 2021-08-09 2021-09-28 华天科技（西安）有限公司 一种高集成2.5d封装结构及其制造方法
US12112792B2 (en) * 2021-08-10 2024-10-08 Micron Technology, Inc. Memory device for wafer-on-wafer formed memory and logic
US12299597B2 (en) 2021-08-27 2025-05-13 Macronix International Co., Ltd. Reconfigurable AI system
US11942133B2 (en) 2021-09-02 2024-03-26 Kepler Computing Inc. Pedestal-based pocket integration process for embedded memory
US12069866B2 (en) 2021-09-02 2024-08-20 Kepler Computing Inc. Pocket integration process for embedded memory
US12525543B1 (en) 2021-10-01 2026-01-13 Kepler Computing Inc. Integration process for fabricating embedded memory
US11869928B2 (en) 2021-12-14 2024-01-09 Kepler Computing Inc. Dual hydrogen barrier layer for memory devices
US11961877B1 (en) 2021-12-14 2024-04-16 Kepler Computing Inc. Dual hydrogen barrier layer for trench capacitors integrated with low density film for logic structures
US20230200079A1 (en) * 2021-12-17 2023-06-22 Intel Corporation Ferroelectric oxide- and ferroelectric monochalcogenide-based capacitors
US12142596B2 (en) * 2022-02-25 2024-11-12 Nanya Technology Corporation Semiconductor structure and manufacturing method thereof
US12132028B2 (en) * 2022-03-18 2024-10-29 Amazon Technologies, Inc. Semiconductor package with capacitance die
KR20230143014A (ko) 2022-04-04 2023-10-11 삼성전자주식회사 반도체 패키지
US20240231459A1 (en) * 2023-01-06 2024-07-11 Micron Technology, Inc. Power management and delivery for high bandwidth memory
US12321603B2 (en) 2023-02-22 2025-06-03 Macronix International Co., Ltd. High bandwidth non-volatile memory for AI inference system
US12536404B2 (en) 2023-02-22 2026-01-27 Macronix International Co., Ltd. Data optimization for high bandwidth (HBW) NVM AI inference system
US20240370715A1 (en) * 2023-05-04 2024-11-07 Macronix International Co., Ltd. 3D Hybrid Bonding 3D Memory Devices with NPU/CPU for AI Inference Application
US20240379564A1 (en) * 2023-05-11 2024-11-14 Taiwan Semiconductor Manufacturing Company Limited Semiconductor structure and method of making
US20240395654A1 (en) * 2023-05-25 2024-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked semiconductor device having a heat dissipation structure
US12513915B2 (en) * 2023-06-16 2025-12-30 Qualcomm Incorporated Dynamic random-access memory (DRAM) on hot compute logic for last-level-cache
CN116705733A (zh) * 2023-07-21 2023-09-05 武汉新芯集成电路制造有限公司 三维集成器件及其形成方法
CN117453617A (zh) * 2023-10-27 2024-01-26 北京算能科技有限公司 数据处理芯片及其制造方法、数据处理系统
CN117453619B (zh) * 2023-10-27 2024-10-29 北京算能科技有限公司 数据处理芯片及其制造方法、数据处理系统
US20250307143A1 (en) * 2024-03-29 2025-10-02 Advanced Micro Devices, Inc. Stacked Die Extension Over Processor Core
WO2025230152A1 (ko) * 2024-04-30 2025-11-06 삼성전자 주식회사 다공성 방열 구조를 포함하는 전자 장치
WO2025238904A1 (ja) * 2024-05-15 2025-11-20 株式会社Preferred Networks 演算装置及び演算方法
CN119377169A (zh) * 2025-01-02 2025-01-28 浙江大学 基于非易失性存储器和逻辑芯片垂直集成的人工智能加速系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130141442A1 (en) * 2011-12-06 2013-06-06 John W. Brothers Method and apparatus for multi-chip processing
CN104081516A (zh) * 2011-12-29 2014-10-01 Nepes株式会社 堆叠型半导体封装及其制造方法
TW201508876A (zh) * 2013-08-16 2015-03-01 力成科技股份有限公司 多形體銅柱凸塊接合結構及其凸塊形成方法

Family Cites Families (156)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5834162A (en) 1996-10-28 1998-11-10 Regents Of The University Of California Process for 3D chip stacking
GB2323188B (en) 1997-03-14 2002-02-06 Nokia Mobile Phones Ltd Enabling and disabling clocking signals to elements
JPH11168185A (ja) * 1997-12-03 1999-06-22 Rohm Co Ltd 積層基板体および半導体装置
US6075740A (en) 1998-10-27 2000-06-13 Monolithic System Technology, Inc. Method and apparatus for increasing the time available for refresh for 1-t SRAM compatible devices
JP3490314B2 (ja) 1998-12-24 2004-01-26 シャープ株式会社 マルチチップ型半導体装置
US6890798B2 (en) 1999-06-08 2005-05-10 Intel Corporation Stacked chip packaging
JP2002140890A (ja) 2000-10-31 2002-05-17 Hitachi Ltd 半導体装置
US6826676B2 (en) 2001-11-19 2004-11-30 Intel Corporation Extending immediate operands across plural computer instructions with indication of how many instructions are used to store the immediate operand
US7146454B1 (en) 2002-04-16 2006-12-05 Cypress Semiconductor Corporation Hiding refresh in 1T-SRAM architecture
US6682955B2 (en) 2002-05-08 2004-01-27 Micron Technology, Inc. Stacked die module and techniques for forming a stacked die module
JP2006509291A (ja) 2002-12-04 2006-03-16 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ マイクロプロセッサ電力消費のソフトウェアベースの制御
JP2004315268A (ja) 2003-04-15 2004-11-11 Sumitomo Metal Mining Co Ltd 導電性酸化物焼結体、その製造方法及び得られるスパッタリングターゲット
US7246219B2 (en) 2003-12-23 2007-07-17 Intel Corporation Methods and apparatus to control functional blocks within a processor
JP2006324430A (ja) 2005-05-18 2006-11-30 Toshiba Corp 半導体集積回路装置
JP5016811B2 (ja) 2005-11-30 2012-09-05 ルネサスエレクトロニクス株式会社 半導体装置
EP1960921A1 (en) 2005-12-17 2008-08-27 Gradient Design Automation, Inc. Simulation of ic temperature distributions using an adaptive 3d grid
KR100725099B1 (ko) 2005-12-22 2007-06-04 삼성전자주식회사 멀티패쓰 억세스블 반도체 메모리 장치에서의 메모리확장구조
US7702820B2 (en) 2006-11-28 2010-04-20 Via Technologies, Inc. Hardware accelerator and data transmission system and method using the same
US8198716B2 (en) 2007-03-26 2012-06-12 Intel Corporation Die backside wire bond technology for single or stacked die package
US7992017B2 (en) 2007-09-11 2011-08-02 Intel Corporation Methods and apparatuses for reducing step loads of processors
US7532785B1 (en) 2007-10-23 2009-05-12 Hewlett-Packard Development Company, L.P. Photonic interconnects for computer system devices
US8082418B2 (en) 2007-12-17 2011-12-20 Intel Corporation Method and apparatus for coherent device initialization and access
US7683459B2 (en) 2008-06-02 2010-03-23 Hong Kong Applied Science and Technology Research Institute Company, Ltd. Bonding method for through-silicon-via based 3D wafer stacking
JP2010021306A (ja) 2008-07-10 2010-01-28 Hitachi Ltd 半導体装置
JP2010053399A (ja) 2008-08-28 2010-03-11 Tokyo Institute Of Technology チューナブル素子およびその製造方法
US20100057404A1 (en) 2008-08-29 2010-03-04 International Business Machines Corporation Optimal Performance and Power Management With Two Dependent Actuators
US8896126B2 (en) 2011-08-23 2014-11-25 Marvell World Trade Ltd. Packaging DRAM and SOC in an IC package
JP2010080752A (ja) 2008-09-26 2010-04-08 Panasonic Corp 半導体装置の製造方法
KR101461630B1 (ko) 2008-11-06 2014-11-20 삼성전자주식회사 실장 높이는 축소되나, 솔더 접합 신뢰도는 개선되는 웨이퍼 레벨 칩 온 칩 패키지와, 패키지 온 패키지 및 그 제조방법
US20100174858A1 (en) 2009-01-05 2010-07-08 Taiwan Semiconductor Manufacturing Co., Ltd. Extra high bandwidth memory die stack
US8245065B2 (en) 2009-03-04 2012-08-14 International Business Machines Corporation Power gating processor execution units when number of instructions issued per cycle falls below threshold and are independent until instruction queue is full
US8943507B2 (en) 2009-04-27 2015-01-27 Deepak Mital Packet assembly module for multi-core, multi-thread network processors
US8450818B2 (en) 2009-06-18 2013-05-28 Dmitri E. Nikonov Methods of forming spin torque devices and structures formed thereby
US8612809B2 (en) 2009-12-31 2013-12-17 Intel Corporation Systems, methods, and apparatuses for stacked memory
US8525342B2 (en) 2010-04-12 2013-09-03 Qualcomm Incorporated Dual-side interconnected CMOS for stacked integrated circuits
US8293578B2 (en) 2010-10-26 2012-10-23 International Business Machines Corporation Hybrid bonding techniques for multi-layer semiconductor stacks
US9167694B2 (en) 2010-11-02 2015-10-20 Georgia Tech Research Corporation Ultra-thin interposer assemblies with through vias
TW201225249A (en) 2010-12-08 2012-06-16 Ind Tech Res Inst Stacked structure and stacked method for three-dimensional integrated circuit
US8683175B2 (en) 2011-03-15 2014-03-25 International Business Machines Corporation Seamless interface for multi-threaded core accelerators
US8547769B2 (en) 2011-03-31 2013-10-01 Intel Corporation Energy efficient power distribution for 3D integrated circuit stack
US20180107591A1 (en) * 2011-04-06 2018-04-19 P4tents1, LLC System, method and computer program product for fetching data between an execution of a plurality of threads
US8924752B1 (en) 2011-04-20 2014-12-30 Apple Inc. Power management for a graphics processing unit or other circuit
US20190164834A1 (en) 2011-06-28 2019-05-30 Monolithic 3D Inc. Methods to produce a 3d semiconductor memory device and system
US8552567B2 (en) * 2011-07-27 2013-10-08 Micron Technology, Inc. Semiconductor die assemblies, semiconductor devices including same, and methods of fabrication
US20130086395A1 (en) 2011-09-30 2013-04-04 Qualcomm Incorporated Multi-Core Microprocessor Reliability Optimization
US9269646B2 (en) 2011-11-14 2016-02-23 Micron Technology, Inc. Semiconductor die assemblies with enhanced thermal management and semiconductor devices including same
CN104094402A (zh) * 2011-12-01 2014-10-08 考文森智财管理公司 具有堆叠的存储器的cpu
US9727388B2 (en) 2011-12-29 2017-08-08 Intel Corporation Migrating threads between asymmetric cores in a multiple core processor
US8716859B2 (en) * 2012-01-10 2014-05-06 Intel Mobile Communications GmbH Enhanced flip chip package
US9098271B2 (en) 2012-02-05 2015-08-04 Jeffrey R. Eastlack Autonomous microprocessor re-configurability via power gating pipelined execution units using static profiling
US9006907B2 (en) 2012-05-29 2015-04-14 Rambus Inc. Distributed on-chip decoupling apparatus and method using package interconnect
US9230609B2 (en) 2012-06-05 2016-01-05 Rambus Inc. Memory bandwidth aggregation using simultaneous access of stacked semiconductor memory die
US8954775B2 (en) 2012-06-20 2015-02-10 Intel Corporation Power gating functional units of a processor
US9229524B2 (en) 2012-06-27 2016-01-05 Intel Corporation Performing local power gating in a processor
US8546955B1 (en) 2012-08-16 2013-10-01 Xilinx, Inc. Multi-die stack package
US8984313B2 (en) 2012-08-31 2015-03-17 Intel Corporation Configuring power management functionality in a processor including a plurality of cores by utilizing a register to store a power domain indicator
US20150236003A1 (en) * 2012-09-14 2015-08-20 Renesas Electronics Corporation Method of manufacturing semiconductor device
US9165968B2 (en) 2012-09-14 2015-10-20 Taiwan Semiconductor Manufacturing Co., Ltd. 3D-stacked backside illuminated image sensor and method of making the same
US8701073B1 (en) 2012-09-28 2014-04-15 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for across-chip thermal and power management in stacked IC designs
US9442854B2 (en) 2012-11-15 2016-09-13 Elwha Llc Memory circuitry including computational circuitry for performing supplemental functions
US9136159B2 (en) 2012-11-15 2015-09-15 Amkor Technology, Inc. Method and system for a semiconductor for device package with a die-to-packaging substrate first bond
US8759899B1 (en) 2013-01-11 2014-06-24 Macronix International Co., Ltd. Integration of 3D stacked IC device with peripheral circuits
US9679104B2 (en) 2013-01-17 2017-06-13 Edico Genome, Corp. Bioinformatics systems, apparatuses, and methods executed on an integrated circuit processing platform
US8970023B2 (en) 2013-02-04 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and methods of forming same
KR20140099604A (ko) 2013-02-04 2014-08-13 삼성전자주식회사 적층 패키지 및 적층 패키지의 제조 방법
US8951838B2 (en) 2013-03-14 2015-02-10 Taiwan Semiconductor Manufacturing Company, Ltd. Low cost and ultra-thin chip on wafer on substrate (CoWoS) formation
KR20150024489A (ko) * 2013-08-26 2015-03-09 삼성전자주식회사 메모리 시스템에서의 ｌｄｐｃ 디코딩 방법 및 이를 이용한 ｌｄｐｃ 디코더
US9018040B2 (en) 2013-09-30 2015-04-28 International Business Machines Corporation Power distribution for 3D semiconductor package
US9379078B2 (en) 2013-11-07 2016-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. 3D die stacking structure with fine pitches
JP6184891B2 (ja) * 2014-03-12 2017-08-23 東芝メモリ株式会社 情報処理装置、半導体チップ、情報処理方法およびプログラム
US9519324B2 (en) 2014-03-26 2016-12-13 Intel Corporation Local power gate (LPG) interfaces for power-aware operations
US20150279431A1 (en) 2014-04-01 2015-10-01 Micron Technology, Inc. Stacked semiconductor die assemblies with partitioned logic and associated systems and methods
US8947931B1 (en) 2014-06-13 2015-02-03 Sandisk Technologies Inc. Memory module
US9502469B2 (en) * 2014-10-29 2016-11-22 Qualcomm Incorporated Electrically reconfigurable interposer with built-in resistive memory
KR20160090706A (ko) * 2015-01-22 2016-08-01 에스케이하이닉스 주식회사 협폭 인터포저를 갖는 반도체 패키지
KR102290020B1 (ko) 2015-06-05 2021-08-19 삼성전자주식회사 스택드 칩 구조에서 소프트 데이터 페일 분석 및 구제 기능을 제공하는 반도체 메모리 장치
US10032505B2 (en) 2015-07-13 2018-07-24 International Business Machines Corporation Dynamic random access memory with pseudo differential sensing
JP2017022352A (ja) * 2015-07-15 2017-01-26 富士通株式会社 半導体装置
US9768145B2 (en) 2015-08-31 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming multi-die package structures including redistribution layers
DE112015006896T5 (de) 2015-09-10 2018-05-24 Intel Corporation Spinlogik mit magnetischen Isolatoren geschaltet durch Spin-Bahn-Kopplung
US10720504B2 (en) 2015-09-11 2020-07-21 Intel Corporation Transistor with dynamic threshold voltage for low-leakage standby and high speed active mode
US20170077387A1 (en) 2015-09-16 2017-03-16 Qualcomm Incorporated Magnetic tunnel junction (mtj) devices particularly suited for efficient spin-torque-transfer (stt) magnetic random access memory (mram) (stt mram)
US9761571B2 (en) 2015-09-17 2017-09-12 Deca Technologies Inc. Thermally enhanced fully molded fan-out module
KR20170034166A (ko) * 2015-09-18 2017-03-28 삼성전자주식회사 반도체 칩 및 그것을 포함하는 반도체 패키지
US10984838B2 (en) 2015-11-17 2021-04-20 Advanced Micro Devices, Inc. Interconnect architecture for three-dimensional processing systems
EP3385857A4 (en) 2015-11-30 2018-12-26 Pezy Computing K.K. Die and package, and manufacturing method for die and producing method for package
US9627365B1 (en) 2015-11-30 2017-04-18 Taiwan Semiconductor Manufacturing Company, Ltd. Tri-layer CoWoS structure
US9997227B2 (en) 2015-12-18 2018-06-12 Intel Corporation Non-volatile ferroelectric logic with granular power-gating
KR102534633B1 (ko) 2016-04-14 2023-05-23 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
US10880994B2 (en) * 2016-06-02 2020-12-29 Intel Corporation Top-side connector interface for processor packaging
US9881661B2 (en) * 2016-06-03 2018-01-30 Micron Technology, Inc. Charge mirror-based sensing for ferroelectric memory
US10573368B2 (en) 2016-06-27 2020-02-25 Apple Inc. Memory system having combined high density, low bandwidth and low density, high bandwidth memories
US9899073B2 (en) * 2016-06-27 2018-02-20 Micron Technology, Inc. Multi-level storage in ferroelectric memory
US10068879B2 (en) 2016-09-19 2018-09-04 General Electric Company Three-dimensional stacked integrated circuit devices and methods of assembling the same
CN108139971B (zh) 2016-09-29 2020-10-16 华为技术有限公司 一种可扩展内存的芯片
US10310897B2 (en) 2016-09-30 2019-06-04 Intel Corporation Hardware accelerators and methods for offload operations
US11094358B2 (en) 2016-09-30 2021-08-17 Intel Corporation Semiconductor chip manufacturing process for integrating logic circuitry, embedded DRAM and embedded non-volatile ferroelectric random access memory (FERAM) on a same semiconductor die
CN109716509A (zh) * 2016-09-30 2019-05-03 英特尔公司 内插器封装上的嵌入式管芯
CN106445471B (zh) * 2016-10-13 2018-06-01 北京百度网讯科技有限公司 处理器和用于在处理器上执行矩阵乘运算的方法
WO2018126073A1 (en) 2016-12-30 2018-07-05 Lau Horace H Deep learning hardware
US10199356B2 (en) 2017-02-24 2019-02-05 Micron Technology, Inc. Semiconductor device assembles with electrically functional heat transfer structures
US10074423B1 (en) 2017-03-08 2018-09-11 Sandisk Technologies Llc Impedance tuning between packaging and dies
JP6822253B2 (ja) 2017-03-22 2021-01-27 富士通株式会社 電子装置及びその製造方法、電子部品
US10770604B2 (en) 2017-03-24 2020-09-08 Alliance For Sustainable Energy, Llc Hybrid perovskite bulk photovoltaic effect devices and methods of making the same
TWI625681B (zh) 2017-05-11 2018-06-01 國立交通大學 神經網路處理系統
JP6798728B2 (ja) 2017-06-02 2020-12-09 ウルトラメモリ株式会社 半導体モジュール
US10163480B1 (en) 2017-07-27 2018-12-25 Micron Technology, Inc. Periphery fill and localized capacitance
US10318301B2 (en) 2017-08-31 2019-06-11 Micron Technology, Inc. Managed multiple die memory QoS
US11556794B2 (en) 2017-08-31 2023-01-17 International Business Machines Corporation Facilitating neural networks
KR102395463B1 (ko) 2017-09-27 2022-05-09 삼성전자주식회사 적층형 메모리 장치, 이를 포함하는 시스템 및 그 동작 방법
WO2019066985A1 (en) 2017-09-30 2019-04-04 Intel Corporation MINIMUM REDUCTION IN INSERTION LOSS VARIATION IN SILICON CONNECTION HOLES (TSV)
US10446198B2 (en) 2017-10-02 2019-10-15 Micron Technology, Inc. Multiple concurrent modulation schemes in a memory system
US10355893B2 (en) 2017-10-02 2019-07-16 Micron Technology, Inc. Multiplexing distinct signals on a single pin of a memory device
US11403241B2 (en) 2017-10-02 2022-08-02 Micron Technology, Inc. Communicating data with stacked memory dies
US11568218B2 (en) 2017-10-17 2023-01-31 Xilinx, Inc. Neural network processing system having host controlled kernel acclerators
US11119677B2 (en) 2017-12-15 2021-09-14 Samsung Electronics Co., Ltd. HBM based memory lookup engine for deep learning accelerator
US11011502B2 (en) 2018-01-19 2021-05-18 Nepes Co., Ltd. Semiconductor package
KR102504332B1 (ko) * 2018-02-21 2023-02-28 삼성전자주식회사 서로 이격되어 배치되는 범프 어레이들을 포함하는 메모리 장치 및 이를 포함하는 전자 장치
US10672456B2 (en) 2018-02-27 2020-06-02 Micron Technology, Inc. Three dimensional memory devices
US10770364B2 (en) 2018-04-12 2020-09-08 Xilinx, Inc. Chip scale package (CSP) including shim die
US10742217B2 (en) 2018-04-12 2020-08-11 Apple Inc. Systems and methods for implementing a scalable system
US11728334B2 (en) 2018-06-29 2023-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional integrated circuit structures and method of forming the same
US10826492B2 (en) 2018-08-31 2020-11-03 Xilinx, Inc. Power gating in stacked die structures
US11018124B2 (en) * 2018-08-31 2021-05-25 Intel Corporation Embedded memory device and method for embedding memory device in a substrate
US11138135B2 (en) 2018-09-20 2021-10-05 Samsung Electronics Co., Ltd. Scale-out high bandwidth memory system
US20200098725A1 (en) * 2018-09-26 2020-03-26 Intel Corporation Semiconductor package or semiconductor package structure with dual-sided interposer and memory
US11348909B2 (en) 2018-09-28 2022-05-31 Intel Corporation Multi-die packages with efficient memory storage
US11625245B2 (en) 2018-09-28 2023-04-11 Intel Corporation Compute-in-memory systems and methods
US11320883B2 (en) 2018-09-28 2022-05-03 Intel Corporation Multi-die stacks with power management
CN112219210B (zh) 2018-09-30 2024-03-29 华为技术有限公司 信号处理装置和信号处理方法
MY203037A (en) 2018-10-01 2024-06-05 Intel Corp Compact semiconductor chip system and method
US20200126995A1 (en) 2018-10-19 2020-04-23 Qualcomm Incorporated Memory implemented using negative capacitance material
US10461076B1 (en) 2018-10-24 2019-10-29 Micron Technology, Inc. 3D stacked integrated circuits having functional blocks configured to accelerate artificial neural network (ANN) computation
US10748874B2 (en) 2018-10-24 2020-08-18 Micron Technology, Inc. Power and temperature management for functional blocks implemented by a 3D stacked integrated circuit
US10903153B2 (en) 2018-11-18 2021-01-26 International Business Machines Corporation Thinned die stack
US10929175B2 (en) 2018-11-21 2021-02-23 Fungible, Inc. Service chaining hardware accelerators within a data stream processing integrated circuit
KR102615197B1 (ko) 2018-11-23 2023-12-18 삼성전자주식회사 반도체 패키지
MY205990A (en) 2018-11-27 2024-11-22 Intel Corp Stacked-device through-silicon vias for semiconductor packages
US11264332B2 (en) * 2018-11-28 2022-03-01 Micron Technology, Inc. Interposers for microelectronic devices
KR102441747B1 (ko) 2018-11-30 2022-09-14 한국전자통신연구원 시스톨릭 어레이 구조를 가지는 뉴럴 네트워크 가속기
US11672111B2 (en) 2018-12-26 2023-06-06 Ap Memory Technology Corporation Semiconductor structure and method for manufacturing a plurality thereof
US11171115B2 (en) 2019-03-18 2021-11-09 Kepler Computing Inc. Artificial intelligence processor with three-dimensional stacked memory
CN110032453B (zh) 2019-04-19 2022-05-03 上海兆芯集成电路有限公司 用以任务调度与分配的处理系统及其加速方法
US11152343B1 (en) 2019-05-31 2021-10-19 Kepler Computing, Inc. 3D integrated ultra high-bandwidth multi-stacked memory
US11164817B2 (en) 2019-11-01 2021-11-02 International Business Machines Corporation Multi-chip package structures with discrete redistribution layers
US11552790B2 (en) 2019-11-22 2023-01-10 Baidu Usa Llc Method for key sharing between accelerators
US11264498B2 (en) 2020-06-15 2022-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of fabricating the same
US11238206B1 (en) 2021-03-26 2022-02-01 Xilinx, Inc. Partition wire assignment for routing multi-partition circuit designs
US11436402B1 (en) 2021-03-31 2022-09-06 Cadence Design Systems, Inc. Electronic design 3D mixed placement and unfolding
US11488935B1 (en) 2021-05-07 2022-11-01 Applied Materials, Inc. Scalable network-on-package for connecting chiplet-based designs
US11652075B2 (en) 2021-05-13 2023-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Honeycomb pattern for conductive features
US11644980B2 (en) 2021-06-22 2023-05-09 Intel Corporation Trusted memory sharing mechanism
KR20230005628A (ko) 2021-07-01 2023-01-10 삼성전자주식회사 스토리지 장치, 스토리지 장치의 동작 방법, 그리고 전자 장치
US20210335718A1 (en) 2021-07-07 2021-10-28 Intel Corporation Opossum redistribution frame for configurable memory devices
US11791233B1 (en) 2021-08-06 2023-10-17 Kepler Computing Inc. Ferroelectric or paraelectric memory and logic chiplet with thermal management in a multi-dimensional packaging
US11754615B2 (en) 2021-09-21 2023-09-12 International Business Machines Corporation Processor frequency improvement based on antenna optimization

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130141442A1 (en) * 2011-12-06 2013-06-06 John W. Brothers Method and apparatus for multi-chip processing
CN104081516A (zh) * 2011-12-29 2014-10-01 Nepes株式会社 堆叠型半导体封装及其制造方法
TW201508876A (zh) * 2013-08-16 2015-03-01 力成科技股份有限公司 多形體銅柱凸塊接合結構及其凸塊形成方法

Also Published As

Publication number Publication date
KR20210119548A (ko) 2021-10-05
TW202343731A (zh) 2023-11-01
US20230015487A1 (en) 2023-01-19
TW202429673A (zh) 2024-07-16
US11171115B2 (en) 2021-11-09
TWI897760B (zh) 2025-09-11
US11139270B2 (en) 2021-10-05
US20200303343A1 (en) 2020-09-24
TW202315031A (zh) 2023-04-01
US20250201778A1 (en) 2025-06-19
TW202537073A (zh) 2025-09-16
JP2023164436A (ja) 2023-11-10
DE112020001303T5 (de) 2022-03-03
TW202103307A (zh) 2021-01-16
WO2020190440A1 (en) 2020-09-24
TW202514951A (zh) 2025-04-01
US11637090B2 (en) 2023-04-25
KR102782104B1 (ko) 2025-03-18
JP2025118837A (ja) 2025-08-13
TWI788635B (zh) 2023-01-01
US11764190B1 (en) 2023-09-19
TW202414769A (zh) 2024-04-01
TWI841453B (zh) 2024-05-01
US20240047426A1 (en) 2024-02-08
TWI882729B (zh) 2025-05-01
JP2022531051A (ja) 2022-07-06
US20200303344A1 (en) 2020-09-24
US12272675B2 (en) 2025-04-08
TWI827193B (zh) 2023-12-21
JP7335347B2 (ja) 2023-08-29
US11521953B1 (en) 2022-12-06

Similar Documents

Publication Publication Date Title
TWI882561B (zh) 具有三維堆疊式記憶體的人工智慧處理器
US11784164B2 (en) 3D stacked compute and memory with copper-to-copper hybrid bond
US11829699B1 (en) Method to segregate logic and memory into separate dies for thermal management in a multi-dimensional packaging
JP6014907B2 (ja) ウィンドウインタポーザを有する３ｄ集積回路パッケージ
CN113629043B (zh) 一种三维异质集成的可编程芯片结构