TWI882546B

TWI882546B - 封裝結構及其製造方法

Info

Publication number: TWI882546B
Application number: TW112145984A
Authority: TW
Inventors: 許詔開; 蕭志誠; 余慶峰
Original assignee: 財團法人工業技術研究院
Priority date: 2023-11-28
Filing date: 2023-11-28
Publication date: 2025-05-01
Also published as: CN120072752A; TW202522700A; US20250174609A1

Abstract

一種封裝結構及其製造方法。封裝結構包含一第一封裝模組以及一第二封裝模組。第一封裝模組包含一第一介電層、一第一晶片以及一第一導電結構。第一晶片設置於第一介電層中。第一導電結構的一第一電連接面暴露於第一介電層的一第一接合面。第二封裝模組包含一第二介電層、一第二晶片及一第二導電結構。第二晶片設置於第二介電層中。第二導電結構的一第二電連接面暴露於第二介電層的一第二接合面。第一介電層的第一接合面直接地接合於第二介電層的第二接合面，且第一電連接面直接地接合於第二電連接面。

Description

封裝結構及其製造方法

本發明係關於一種封裝結構及其製造方法，特別係關於一種包含晶片的封裝結構及其製造方法。

在將兩個封裝模組對接成封裝結構時，為了實現兩個封裝模組之間的訊號傳遞，通常會透過導電凸塊(bump)將兩個封裝模組的電性接墊彼此電性連接。

然而，這種透過導電凸塊對接電性接墊的方式，不僅容易使封裝模組產生翹曲而有可靠度低的問題，也會使封裝結構的體積變大而令封裝結構的設置密度及效能受到限制。此外，由於透過導電凸塊電性連接的兩個封裝模組之間會存在間隙，因此還會需要在兩個封裝模組之間的間隙填充額外的封裝材料來進行封裝，才能完成兩個封裝模組之對接。

本發明在於提供一種可靠度高且體積較小的封裝結構及其製造方法。

本發明一實施例所揭露之封裝結構包含一第一封裝模組以及一第二封裝模組。第一封裝模組包含一第一介電層、一第一晶片以及一第一導電結構。第一晶片設置於第一介電層中。第一導電結構的一第一電連接面暴露於第一介電層的一第一接合面。第二封裝模組包含一第二介電層、一第二晶片及一第二導電結構。第二晶片設置於第二介電層中。第二導電結構的一第二電連接面暴露於第二介電層的一第二接合面。第一介電層的第一接合面直接地接合於第二介電層的第二接合面，且第一電連接面直接地接合於第二電連接面。

本發明另一實施例所揭露之封裝結構的製造方法包含提供一第一封裝模組及一第二封裝模組，第一封裝模組包含一第一介電層、一第一晶片及一第一導電結構，第一晶片設置於第一介電層中，第一導電結構的一第一電連接面暴露於第一介電層的一第一接合面，第二封裝模組包含一第二介電層、一第二晶片及一第二導電結構，第二晶片設置於第二介電層中，第二導電結構的一第二電連接面暴露於第二介電層的一第二接合面；以及將第一介電層的第一接合面直接地接合於第二介電層的第二接合面，並將第一導電結構的第一電連接面直接地接合至第二導電結構的第二電連接面，而形成一封裝結構。

根據上述實施例所揭露之封裝結構及封裝結構的製造方法，第一介電層的第一接合面直接地接合於第二介電層的第二接合面，且第一電連接面直接地接合於第二電連接面。因此，在沒有使用導電凸塊的情況下，第一封裝模組及第二封裝模組較不容易產生翹曲而會有較高的可靠度。此外，封裝結構的體積也會變小而令封裝結構的設置密度及效能有所提升。

此外，由於第一接合面及第二接合面在接合後便能直接使用第一介電層及第二介電層作為封裝材料，因此能省略填充額外封裝材料的製程，以簡化封裝結構之製造流程。

以下在實施方式中詳細敘述本發明之實施例之詳細特徵以及優點，其內容足以使任何本領域中具通常知識者了解本發明之實施例之技術內容並據以實施，且根據本說明書所揭露之內容、申請專利範圍及圖式，任何本領域中具通常知識者可輕易地理解本發明相關之目的及優點。以下之實施例係進一步詳細說明本發明之觀點，但非以任何觀點限制本發明之範疇。

請參閱圖1及圖14，圖1至圖14呈現根據本發明第一實施例的封裝結構之製造方法。本實施例的封裝結構的製造方法可包含下列步驟。

如圖1所示，提供一第一封裝模組100及一第二封裝模組200。

第一封裝模組100包含一第一介電層110、一第一晶片120、多個第一導電結構130及一電容結構170。於本實施例中，第一介電層110可包含一封裝體111、一第一聚合物層112及一第二聚合物層113。第一聚合物層112及第二聚合物層113分別設置於封裝體111的相對兩側。第一晶片120設置於封裝體111中，並例如為面向下(face-down)形式。第二聚合物層113具有背對封裝體111的一第一接合面1130。

第一導電結構130的多個第一電連接面131暴露於第一接合面1130。也就是說，這些第一電連接面131分別提供多個電性接點。於本實施例中，第一電連接面131齊平於第一接合面1130。於其他實施例中，第一導電結構亦可具有單一個第一電連接面。

於本實施例中，第一導電結構130可包含一第一線路層140、一第二線路層150及多個第一導電柱160。第一線路層140設置於第一聚合物層112中。第一線路層140及第一聚合物層112可共同稱為重佈線層。第二線路層150設置於第二聚合物層113中。第二線路層150及第二聚合物層113可共同稱為重佈線層。第一導電柱160貫穿封裝體111及第二聚合物層113並電性連接第一線路層140及第二線路層150。第一電連接面131位於第二線路層150及第一導電柱160上。

電容結構170設置於第一聚合物層112上。電容結構170透過設置於第一聚合物層112上的一電連接結構175電性連接於第一晶片120。於本實施例中，電容結構170沿封裝體111、第一聚合物層112及第二聚合物層113的一堆疊方向S與第一晶片120完全不重疊。如此一來，便能降低第一封裝模組100的整體厚度(即沿堆疊方向S的厚度)。

於本實施例中，第一封裝模組100的一側可設置有多個焊球185及一基板190。這些焊球185電性連接於第一線路層140，而將基板190電性連接於第一線路層140。於其他實施例中，第一封裝模組的一側亦可無須設置焊球185及基板190。

第二封裝模組200包含一第二介電層210、多個第二晶片220及一第二導電結構230。於本實施例中，第二介電層210可包含一封裝體211、一第三聚合物層212及一第四聚合物層213。第二晶片220設置於封裝體211中。第三聚合物層212及第四聚合物層213分別設置於封裝體211的相對兩側。第二導電結構230例如為線路層。第二導電結構230設置於第四聚合物層213中，並設置於第二晶片220上。第四聚合物層213具有背對封裝體211的一第二接合面2130。第二導電結構230的多個第二電連接面231暴露於第二接合面2130。也就是說，這些第二電連接面231分別提供多個電性接點。此外，於本實施例中，第二電連接面231齊平於第二接合面2130。於其他實施例中，第二封裝模組亦可包含一個第二晶片。於其他實施例中，第二導電結構230亦可具有一個第二電連接面231。

舉例來說，如圖2至圖8所示，提供第一封裝模組100的製程可包含以下步驟。如圖2所示，提供一基板20，基板20可為玻璃載板、金屬基板或矽基板。此外，基板20上例如設置有離型層21。接著，如圖3所示，於離型層21上形成一中間層22，並於中間層22上形成包含第一線路層140及第一聚合物層112的底重佈線層以及電連接結構175。中間層22例如為種子層。接著，如圖4所示，於第一線路層140上形成多個第一導電柱160。接著，如圖5所示，將第一晶片120及電容結構170接合至底重佈線層。接著，如圖6所示，形成封裝體111於底重佈線層上，並例如透過研磨對第一晶片120及封裝體111進行平坦化。接著，如圖7所示，於第一晶片120及封裝體111上形成包含第二線路層150及第二聚合物層113的上重佈線層，並例如透過研磨對第二線路層150及第二聚合物層113進行平坦化。接著，如圖7及圖8所示，移除基板20、離型層21及中間層22而提供第一封裝模組100。

如圖9至圖13所示，提供第二封裝模組200的製程可包含以下步驟。如圖9所示，提供一基板30，基板30可為玻璃載板、金屬基板或矽基板。此外，基板30上例如設置有離型層31。接著，如圖10所示，於離型層31上形成一中間層32，並於中間層32上形成第三聚合物層212。中間層32例如為種子層。接著，如圖11所示，將第二晶片220接合至第三聚合物層212並形成第二導電結構230於第二晶片220上。接著，如圖12所示，形成封裝體211及第四聚合物層213於第三聚合物層212上，並例如透過研磨對第四聚合物層213及第二導電結構230進行平坦化。接著，如圖12及圖13所示，移除基板30、離型層31及中間層32而提供第二封裝模組200。

於本實施例中，封裝體111、211、第一聚合物層112、第二聚合物層113、第三聚合物層212及第四聚合物層213可由相同材料製成，如ABF(Ajinomoto Build-Up Film，)或環氧樹脂(Epoxy)。

接著，如圖14所示，會進行一接合製程。接合製程包含將第一介電層110的第一接合面1130直接地接合於第二介電層210的第二接合面2130，並將第一導電結構130的第一電連接面131直接地接合至第二導電結構230的第二電連接面231，而形成一封裝結構10。

詳細來說，於接合製程中，會先在攝氏90度至攝氏130度的溫度範圍內將未完全固化的第二聚合物層113及第四聚合物層213壓合。接著，於攝氏100度至攝氏250度的溫度範圍內，第一接合面1130會在第二聚合物層113及第四聚合物層213為熔融狀態的情況下，直接地接合至第二接合面2130。接著，第一導電結構130的第一電連接面131會於攝氏150度至攝氏400度的溫度範圍內，直接地接合至第二導電結構230的第二電連接面231，而使得第一導電結構130電性連接於第二導電結構230。於圖14中，係為了方便說明而在第一接合面1130與第二接合面2130之間以及第一電連接面131與第二電連接面231之間繪製邊界線。實際上，第一接合面1130與第二接合面2130在接合後可整合為在它們之間沒有邊界的一體式結構，且第一電連接面131與第二電連接面231在接合後可整合為在它們之間沒有邊界的一體式結構。

第一接合面1130直接地接合於第二接合面2130，且第一電連接面131直接地接合於第二電連接面231。因此，在沒有使用導電凸塊的情況下，第一封裝模組100及第二封裝模組200較不容易產生翹曲而會有較高的可靠度。此外，封裝結構10的體積也會變小而令封裝結構10的設置密度及效能有所提升。

此外，由於第一接合面1130及第二接合面2130在接合後便能直接使用第一介電層110及第二介電層210作為封裝材料，因此能省略填充額外封裝材料的製程，以簡化封裝結構10之製造流程。

以下將列舉其他實施例以作為說明。在此必須說明的是，下述實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。

於本發明中，電連接面並不限於與接合面齊平。請參閱圖15，圖15為呈現根據本發明第二實施例的封裝結構之製造方法。本實施例的封裝結構的製造方法與第一實施例的封裝結構的製造方法之間的差異在於電連接面與接合面之間的關係。詳細來說，於本實施例中，在提供第一封裝模組100a及第二封裝模組200a的步驟中，第二線路層150a及第一導電柱160a上的第一電連接面131a朝遠離第一晶片120的方向凸出於第一接合面1130，且第二導電結構230a的第二電連接面231a朝遠離第二晶片220的方向凸出於第二接合面2130。舉例來說，第一電連接面131a相對第一接合面1130的凸出長度L1小於1.5微米(μm)，且第二電連接面231a相對第二接合面2130的凸出長度L2小於1.5微米(μm)。本實施例係依據第二聚合物層113及第四聚合物層213的熱膨脹係數，而將第一電連接面131a及第二電連接面231a分別調整成從第一接合面1130及第二接合面2130凸出的形式。如此一來，第一電連接面131a、第二電連接面231a、第一接合面1130及第二接合面2130在對接後能彼此齊平，而不會因第二聚合物層113及第四聚合物層213的熱膨脹係數之影響而產生不平整的情形。

請參閱圖16，圖16為根據本發明第三實施例的封裝結構之剖面示意圖。本實施例的封裝結構10b與第一實施例的封裝結構10之間的差異在於本實施例的封裝結構10b之第一封裝模組100b更包含多個第二導電柱183b。第二導電柱183b貫穿第一晶片120並電性連接第一晶片120及第二線路層150b，以提高訊號於第一晶片120及第二線路層150b之間的傳遞效率。

本發明並不以電容結構的數量及位置為限。請參閱圖17，圖17為根據本發明第四實施例的封裝結構之剖面示意圖。本實施例的封裝結構10c與第一實施例的封裝結構10之間的差異在於本實施例的封裝結構10c之第一封裝模組100c包含多個電容結構170c。電容結構170c介於第一晶片120及第一聚合物層112之間。此外，這些電容結構170c分別透過多個電連接結構175c電性連接於第一晶片120。透過將電容結構170c設置在第一晶片120及第一聚合物層112之間的位置，會增加訊號在電容結構170c與第一晶片120之間的傳遞效率。

本發明並不以第一晶片的形式為限。請參閱圖18，圖18為根據本發明第五實施例的封裝結構之剖面示意圖。本實施例的封裝結構10d與第一實施例的封裝結構10之間的差異在於第一晶片120d的形式。於本實施例中，第一晶片120d例如為面向上(face-up)型式。此外，於本實施例中，第一晶片120d可電性連接於第二線路層150d。

請參閱圖19，圖19為根據本發明第六實施例的封裝結構之剖面示意圖。本實施例的封裝結構10e與第一實施例的封裝結構10之間的差異在於本實施例的封裝結構10e更包含一第三封裝模組300e，且第二封裝模組200e更包含用於接合第三封裝模組300e的結構。詳細來說，於本實施例中，第二封裝模組200e相對第一實施例的第二封裝模組200來說更包含一第三導電結構240e及多個導電柱260e。第三導電結構240e例如為線路層並設置於第三聚合物層212中。第三導電結構240e的一第三電連接面241e暴露於第三聚合物層212中背對第二接合面2130的一第三接合面2120e。導電柱260e貫穿第二介電層210且電性連接第二導電結構230及第三導電結構240e。

第三封裝模組300e包含一第三介電層310e、一第三晶片320e、一第四導電結構330e。第三介電層310e包含一封裝體311e及二聚合物層312e、313e。第三封裝模組300e與第一實施例中的第二封裝模組200e於結構上相似，故不再贅述。第四導電結構330e的一第四電連接面331e暴露於聚合物層313e的一第四接合面3130e。第二介電層210的第三接合面2120e直接地接合於第三介電層310e的第四接合面3130e，且第三電連接面241e直接地接合於第四電連接面331e。

本發明並不以第一導電柱的形式為限。請參閱圖20，圖20為根據本發明第七實施例的封裝結構之剖面示意圖。本實施例的封裝結構10f與第一實施例的封裝結構10之間的差異在於第一導電柱160f的形式。於本實施例的第一封裝體100f中，第一導電結構130f的第一導電柱160f貫穿封裝體111，且沒有貫穿第一聚合物層112及第二聚合物層113。此外，第一導電柱160f電性連接第一線路層140及第二線路層150f。

本發明並不以第一線路層的結構為限。請參閱圖21，圖21為根據本發明第八實施例的封裝結構之剖面示意圖。本實施例的封裝結構10g與第七實施例的封裝結構10f之間的差異在於第一線路層140g的形式。於本實施例中，第一線路層140g例如包含兩層線路層。此外，於本實施例中，電連接結構175g位於第一聚合物層112中。電連接結構175g可與第一線路層140g一起形成。第一線路層140g、電連接結構175g及第一聚合物層112可共同稱為重佈線層。

雖然本發明以前述之諸項實施例揭露如上，然其並非用以限定本發明，任何熟習相像技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之專利保護範圍須視本說明書所附之申請專利範圍所界定者為準。

10, 10b, 10c, 10d, 10e, 10f, 10g:封裝結構 100, 100a, 100c, 100f:第一封裝模組 110:第一介電層 111:封裝體 112:第一聚合物層 113:第二聚合物層 1130:第一接合面 120, 120d:第一晶片 130, 130f:第一導電結構 131, 131a:第一電連接面 140, 140g:第一線路層 150, 150a, 150b, 150d, 150f:第二線路層 160, 160a, 160f:第一導電柱 170, 170c:電容結構 175, 175c, 175g:電連接結構 185:焊球 190:基板 200, 200a, 200e:第二封裝模組 210:第二介電層 211:封裝體 212:第三聚合物層 213:第四聚合物層 2130:第二接合面 220:第二晶片 230, 230a:第二導電結構 231, 231a:第二電連接面 S:堆疊方向 L1, L2:長度 183b:第二導電柱 2120e:第三接合面 240e:第三導電結構 241e:第三電連接面 260e:導電柱 300e:第三封裝模組 310e:第三介電層 311e:封裝體 312e, 313e:聚合物層 3130e:第四接合面 320e:第三晶片 330e:第四導電結構 331e:第四電連接面 20, 30:基板 21, 31:離型層 22, 32:中間層

圖1至圖14呈現根據本發明第一實施例的封裝結構之製造方法。圖15為呈現根據本發明第二實施例的封裝結構之製造方法。圖16為根據本發明第三實施例的封裝結構之剖面示意圖。圖17為根據本發明第四實施例的封裝結構之剖面示意圖。圖18為根據本發明第五實施例的封裝結構之剖面示意圖。圖19為根據本發明第六實施例的封裝結構之剖面示意圖。圖20為根據本發明第七實施例的封裝結構之剖面示意圖。圖21為根據本發明第八實施例的封裝結構之剖面示意圖。

100:第一封裝模組

110:第一介電層

111:封裝體

112:第一聚合物層

113:第二聚合物層

1130:第一接合面

120:第一晶片

130:第一導電結構

131:第一電連接面

140:第一線路層

150:第二線路層

160:第一導電柱

170:電容結構

175:電連接結構

185:焊球

190:基板

200:第二封裝模組

210:第二介電層

211:封裝體

212:第三聚合物層

213:第四聚合物層

2130:第二接合面

220:第二晶片

230:第二導電結構

231:第二電連接面

S:堆疊方向

Claims

一種封裝結構，包含：一第一封裝模組，包含一第一介電層、一第一晶片以及一第一導電結構，該第一晶片設置於該第一介電層中，該第一導電結構的一第一電連接面暴露於該第一介電層的一第一接合面；以及一第二封裝模組，包含一第二介電層、一第二晶片以及一第二導電結構，該第二晶片設置於該第二介電層中，該第二導電結構的一第二電連接面暴露於該第二介電層的一第二接合面；其中，該第一介電層的該第一接合面直接地接合於該第二介電層的該第二接合面，且該第一電連接面直接地接合於該第二電連接面；其中該第一封裝模組的該第一導電結構包含一第一線路層、一第二線路層及一第一導電柱，該第一介電層包含一封裝體、一第一聚合物層及一第二聚合物層，該第一聚合物層及該第二聚合物層分別設置於該封裝體的相對兩側，該第一晶片設置於該封裝體中，該第一接合面位於該第二聚合物層並背對該封裝體，該第一線路層及該第二線路層分別設置於該第一聚合物層及該第二聚合物層中，該第一電連接面位於該第二線路層，該第一導電柱貫穿該封裝體並電性連接該第一線路層及該第二線路層；其中該第一封裝模組更包含至少一電容結構，該至少一電容結構設置於該第一聚合物層上並電性連接於該第一晶片。
如請求項1所述之封裝結構，其中該至少一電容結構沿該封裝體、該第一聚合物層及該第二聚合物層的一堆疊方向與該第一晶片完全不重疊。
如請求項1所述之封裝結構，其中該至少一電容結構的數量為多個，且該些電容結構介於該第一晶片及該第一聚合物層之間。
如請求項1所述之封裝結構，其中該第一封裝模組更包含一第二導電柱，該第二導電柱貫穿該第一晶片並電性連接該第一晶片及該第二線路層。
如請求項1所述之封裝結構，其中該封裝體、該第一聚合物層及該第二聚合物層由相同材料製成。
如請求項5所述之封裝結構，其中該封裝體、該第一聚合物層及該第二聚合物層由ABF或環氧樹脂製成。
如請求項1所述之封裝結構，更包含一第三封裝模組，該第二封裝模組更包含一第三導電結構，該第三導電結構的一第三電連接面暴露於該第二介電層中背對該第二接合面的一第三接合面，該第三封裝模組包含一第三介電層、一第三晶片及一第四導電結構，該第三晶片設置於該第三介電層中，該第四導電結構的一第四電連接面暴露於該第三介電層的一第四接合面，該第二介電層的該第三接合面直接地接合於該第三介電層的該第四接合面，且該第三電連接面直接地接合於該第四電連接面。
如請求項1所述之封裝結構，其中該第一接合面在部分的該第一介電層及部分的該第二介電層為熔融狀態的情況下，直接地接合於該第二接合面。
一種封裝結構的製造方法，包含：提供一第一封裝模組及一第二封裝模組，該第一封裝模組包含一第一介電層、一第一晶片及一第一導電結構，該第一晶片設置於該第一介電層中，該第一導電結構的一第一電連接面暴露於該第一介電層的一第一接合面，該第二封裝模組包含一第二介電層、一第二晶片及一第二導電結構，該第二晶片設置於該第二介電層中，該第二導電結構的一第二電連接面暴露於該第二介電層的一第二接合面；以及將該第一介電層的該第一接合面直接地接合於該第二介電層的該第二接合面，並將該第一導電結構的該第一電連接面直接地接合至該第二導電結構的該第二電連接面，而形成一封裝結構；其中在提供該第一封裝模組及該第二封裝模組的步驟中，該第一電連接面朝遠離該第一晶片的方向凸出於該第一接合面，且該第二電連接面朝遠離該第二晶片的方向凸出於該第二接合面。
如請求項9所述之封裝結構的製造方法，其中於攝氏100度至攝氏250度的溫度範圍內，該第一接合面在部分的該第一介電層及部分的該第二介電層為熔融狀態的情況下，直接地接合至該第二接合面。
如請求項9所述之封裝結構的製造方法，其中該第一電連接面於攝氏150度至攝氏400度的溫度範圍內，直接地接合至該第二電連接面。