TWI881599B - 提供不同類型連接介面的通用檢測系統及其方法 - Google Patents

Abstract

一種提供不同類型連接介面的通用檢測系統及其方法，透過通用測試卡的FPGA晶片模擬邊界掃描元件，再配合RC電路以及差分訊號模式轉換元件，使得提供不同類型的待測試介面可以使用相同的通用測試卡進行輸入輸出腳位、接地腳位、差分訊號腳位、電源腳位以及差分時鐘訊號腳位的腳位檢測，藉此可以達成提供不同類型連接介面的通用性檢測的技術功效。

Description

提供不同類型連接介面的通用檢測系統及其方法

一種檢測系統及其方法，尤其是指一種提供不同類型連接介面的通用檢測系統及其方法。

習知的提供邊界掃描（Boundary Scan，BS）元件的測試方式，在機板的DIMM、PCIE、USB、SATA…等不同類型介面時需要電性連接不同類型的測試卡，主要原因是，不同待測介面支援的硬體協定不同，介面上每個針腳/腳位的連接方式不同，所以測試方法也不同，進而導致測試卡上需要針對每個待測針腳/腳位設計不同的測試卡使其符合對應的硬體協定。

由於測試機板時，每種測試卡的使用數量都很多，造成測試成本的增加之外，測試卡與待測試介面的電性連接複雜度高，若是誤將不同類型的測試卡與待測試介面相互電性連接則會造成測試卡與待測試介面雙雙的損壞，而導致生產成本與測試成本的雙雙增加。

綜上所述，可知先前技術中長期以來一直存在對於現有不同類型的待測試介面需使用不同類型測試卡進行測試的測試過程複雜且測試成本較高的問題，因此有必要提出改進的技術手段，來解決此一問題。

有鑒於先前技術存在現有不同類型的待測試介面需使用不同類型測試卡進行測試的測試過程複雜且測試成本較高的問題，本發明遂揭露一種提供不同類型連接介面的通用檢測系統及其方法，其中：

本發明所揭露的提供不同類型連接介面的通用檢測系統，其包含：待測試機板、至少一通用測試卡、測試存取埠（Test Access Port，TAP）控制器、測試數據生成裝置，待測試機板具有多個待測試介面。

通用測試卡更包含：現場可程式化邏輯閘陣列（Field Programmable Gate Array，FPGA）晶片、RC電路（resistor–capacitor circuit）、差分訊號模式轉換元件、JTAG輸入介面、JTAG輸出介面以及金手指介面，金手指介面包含多個輸入輸出針腳、多個接地針腳、多個差分訊號針腳、多個電源針腳以及多個差分時鐘訊號針腳。

FPGA晶片分別與RC電路、差分訊號模式轉換元件、JTAG輸入介面、JTAG輸出介面、輸入輸出針腳、接地針腳、差分訊號針腳、電源針腳形成電性連接，差分時鐘訊號針腳與差分訊號模式轉換元件形成電性連接。

FPGA晶片模擬出邊界掃描（Boundary scan，BS）元件；差分訊號模式轉換元件提供HCSL差分訊號轉換為LVDS差分訊號。

至少一通用測試卡的金手指介面電性連接於待測試機板對應的待測試介面；至少一通用測試卡透過各自JTAG輸入介面以及JTAG輸出介面相互形成電性連接為通用測試卡串接鏈；及由FPGA晶片模擬的邊界掃描元件使用JTAG格式的測試訊號對對應的待測試介面進行對應輸入輸出腳位、接地腳位、差分訊號腳位、電源腳位以及差分時鐘訊號腳位的腳位檢測並反饋JTAG格式的測試結果訊號。

TAP控制器分別與通用測試卡串接鏈中首端的JTAG輸入介面以及末端的JTAG輸出介面形成電性連接，將測試數據轉換為JTAG格式的測試訊號以提供至對應的通用測試卡串接鏈，自通用測試卡串接鏈接收JTAG格式的測試結果訊號並轉換為響應數據。

測試數據生成裝置與TAP控制器形成電性連接，提供測試數據至TAP控制器，自TAP控制器接收與待測試介面對應的響應數據。

本發明所揭露的提供不同類型連接介面的通用檢測方法，其包含下列步驟：

首先，待測試機板具有多個待測試介面；接著，至少一通用測試卡具有FPGA晶片、RC電路、差分訊號模式轉換元件、JTAG輸入介面、JTAG輸出介面以及金手指介面，金手指介面包含多個輸入輸出針腳、多個接地針腳、多個差分訊號針腳、多個電源針腳以及多個差分時鐘訊號針腳；接著，FPGA晶片分別與RC電路、差分訊號模式轉換元件、JTAG輸入介面、JTAG輸出介面、輸入輸出針腳、接地針腳、差分訊號針腳、電源針腳形成電性連接，差分時鐘訊號針腳與差分訊號模式轉換元件形成電性連接；接著，FPGA晶片模擬出邊界掃描元件；接著，差分訊號模式轉換元件提供HCSL差分訊號轉換為LVDS差分訊號；接著，至少一通用測試卡的金手指介面電性連接於待測試機板對應的待測試介面；接著，至少一通用測試卡透過各自JTAG輸入介面以及JTAG輸出介面相互形成電性連接為通用測試卡串接鏈；接著， TAP控制器分別與通用測試卡串接鏈中首端的JTAG輸入介面以及末端的JTAG輸出介面形成電性連接；接著，測試數據生成裝置與TAP控制器形成電性連接，提供測試數據至TAP控制器；接著，TAP控制器將測試數據轉換為JTAG格式的測試訊號以提供至對應的通用測試卡串接鏈；接著，由通用測試卡串接鏈中至少一通用測試卡的FPGA晶片模擬的邊界掃描元件使用JTAG格式的測試訊號對對應的待測試介面進行對應輸入輸出腳位、接地腳位、差分訊號腳位、電源腳位以及差分時鐘訊號腳位的腳位檢測並反饋JTAG格式的測試結果訊號回TAP控制器；接著，TAP控制器自通用測試卡串接鏈接收JTAG格式的測試結果訊號並轉換為響應數據；最後，測試數據生成裝置自TAP控制器接收與待測試介面對應的響應數據。

本發明所揭露的系統及方法如上，透過通用測試卡的FPGA晶片模擬邊界掃描元件，再配合RC電路以及差分訊號模式轉換元件，使得提供不同類型的待測試介面可以使用相同的通用測試卡進行輸入輸出腳位、接地腳位、差分訊號腳位、電源腳位以及差分時鐘訊號腳位的腳位檢測。

透過上述的技術手段，本發明可以達成提供不同類型連接介面的通用性檢測的技術功效。

以下將配合圖式及實施例來詳細說明本發明的實施方式，藉此對本發明如何應用技術手段來解決技術問題並達成技術功效的實現過程能充分理解並據以實施。

以下首先要說明本發明所揭露的提供不同類型連接介面的通用檢測系統，並請參考「第1圖」所示，「第1圖」繪示為本發明提供不同類型連接介面的通用檢測系統的系統方塊圖。

本發明所揭露的提供不同類型連接介面的通用檢測系統，其包含：待測試機板10、至少一通用測試卡20、TAP控制器30、測試數據生成裝置40。

待測試機板10具有多個待測試介面11，待測試介面11包含雙列直插式記憶體模組或雙線記憶體模組（Dual In-line Memory Module，DIMM）、快速週邊組件互連（Peripheral Component Interconnect Express，PCIE）、通用序列匯流排（Universal Serial Bus，USB）以及序列ATA（Serial Advanced Technology Attachment，SATA）介面…等，在此僅為舉例說明之，並不以此侷限本發明的應用範疇。

請參考「第2圖」所示，「第2圖」繪示為本發明提供不同類型連接介面的通用檢測的通用測試卡方塊圖。

通用測試卡20更包含：現場可程式化邏輯閘陣列（Field Programmable Gate Array，FPGA）晶片21、RC電路（resistor–capacitor circuit，也可以稱為RC網路/RC network）22、差分訊號模式轉換元件23、JTAG輸入介面24、JTAG輸出介面25以及金手指介面26，金手指介面26包含多個輸入輸出針腳261、多個接地針腳262、多個差分訊號針腳263、多個電源針腳264以及多個差分時鐘訊號針腳265，金手指介面26亦包含DIMM、PCIE、USB以及SATA介面…等，在此僅為舉例說明之，並不以此侷限本發明的應用範疇。

FPGA晶片21分別與RC電路22、差分訊號模式轉換元件23、JTAG輸入介面24、JTAG輸出介面25、輸入輸出針腳261、接地針腳262、差分訊號針腳263、電源針腳264形成電性連接，差分時鐘訊號針腳265與差分訊號模式轉換元件23形成電性連接。

通用測試卡20中電源針腳264是配合RC電路22使得FPGA晶片21可以實現ADC讀取的功能，而差分時鐘訊號針腳265則是需要透過差分訊號模式轉換元件23的HCSL差分訊號轉換為LVDS差分訊號使得FPGA晶片21可以讀取差分時鐘訊號，RC電路22以及差分訊號模式轉換元件23的HCSL差分訊號轉換為LVDS差分訊號可以參考現有技術的說明，本發明在此不再進行贅述。

由於DIMM、PCIE、USB以及SATA介面對於針腳/腳位的定義與位置分佈具有差異，故而金手指介面26會將一部份的針腳設計為通用針腳，具體而言，以288個針腳為舉例說明，選擇288個針腳中的20個針腳，同時設計成直接連到FPGA晶片21並配合輔助RC電路22，即可使得被選擇的20個針腳可以同時支援輸入輸出電路與電源電路的測試；選擇288個針腳中的6個針腳，同時設計成直接連到FPGA晶片21以及配合差分訊號模式轉換元件23，即可使得被選擇的6個針腳同時支援輸入輸出電路與差分時鐘線路的測試。透過上述的針腳配置即可以滿足DIMM、PCIE、USB以及SATA介面的測試需求，在此僅為舉例說明之，並不以此侷限本發明的應用範疇。

請參考「第3圖」所示，「第3圖」繪示為本發明提供不同類型連接介面的通用檢測的模擬邊界掃描元件方塊圖。

本發明是使用FPGA晶片21模擬出邊界掃描元件，FPGA晶片21所模擬出的邊界掃描元件包含指令暫存器（Instruction Register）211、識別暫存器（Identification Register）212、電源暫存器（Power Register）213、差分時鐘訊號暫存器（Differential CLK Register）214、第一邊界掃描暫存器（Boundary-scan register）215以及第二邊界掃描暫存器216。

識別暫存器212是記錄由FPGA晶片21模擬出邊界掃描元件的IDCODE值，識別暫存器212為32位元暫存器。

電源暫存器213是記錄讀取到電源針腳264的電源數值（power value），每個電源針腳264需佔用8位元以記錄電源數值，電源暫存器213即是依據電源針腳264的不同數量而使用相對應的位元暫存器，具體而言，若電源針腳264為20個，即電源暫存器213為160位元暫存器。

差分時鐘訊號暫存器214是記錄差分時鐘訊號針腳265的差分時鐘頻率，每個差分時鐘訊號針腳265需佔用8位元以記錄差分時鐘頻率，差分時鐘訊號暫存器214亦是依據差分時鐘訊號針腳265的不同數量而使用相對應的位元暫存器，具體而言，若差分時鐘訊號針腳265為6個，即差分時鐘訊號暫存器214為48位元暫存器。

第一邊界掃描暫存器215是將金手指介面26的所有針腳皆配置為輸入輸出功能/接地功能，每一個針腳具有輸入單元（cell）、輸出單元以及控制單元，第一邊界掃描暫存器215亦是依據金手指介面26的所有針腳數量而使用相對應的位元暫存器，具體而言，若金手指介面26的所有針腳數量為288個，即第一邊界掃描暫存器215為864位元暫存器，而第一邊界掃描暫存器215是提供通用測試卡20測試DIMM介面之用。

第二邊界掃描暫存器216是將金手指介面26的部分針腳配置為輸入輸出功能以及部分針腳配置為差分功能，配置為差分功能的針腳一半配置為TX以及一半配置為RX，較為經典的配置方式則選擇32個針腳配置為差分TX，選擇32個針腳配置為差分RX，其餘的針腳配置為輸入輸出功能，配置為輸入輸出功能的每一個針腳具有輸入單元、輸出單元以及控制單元，配置為TX DP的每一個針腳具有輸出單元，配置為TX DN的每一個針腳具有唯觀測（observe only）單元，配置為RX DP以及RX DN的每一個針腳具有輸入單元，第二邊界掃描暫存器216亦是依據金手指介面26的所有針腳相對應的配置而使用相對應的位元暫存器，具體而言，若金手指介面26為經典的配置則第二邊界掃描暫存器216為736位元暫存器，而第二邊界掃描暫存器216是提供通用測試卡20測試PCIE、USB以及SATA介面之用。

FPGA晶片21所模擬出的邊界掃描元件除了標準JTAG指令（例如：IDCODE、BYPASS、EXTEST、EXTEST_PULSE…等，在此僅為舉例說明之，並不以此侷限本發明的應用範疇）之外，該邊界掃描元件更可執行Start-capture、Read-power、Read-CLK以及Switch-BSR…等擴充指令，在此僅為舉例說明之，並不以此侷限本發明的應用範疇。

上述Start-capture擴充指令是提供一次性讀取全部差分訊號針腳263的差分時鐘頻率以及電源針腳264的訊號並記錄於電源暫存器213以及差分時鐘訊號暫存器214中，以提供後續Read-power以及Read-CLK擴充指令讀取電源數值以及差分時鐘頻率；上述Read-power擴充指令是提供讀取電源暫存器213中記錄的電源針腳的電源數值；上述Read-CLK擴充指令是提供讀取差分時鐘訊號暫存器214中記錄的差分訊號針腳263的差分時鐘頻率；上述Switch-BSR擴充指令是提供切換第一邊界掃描暫存器215以及第二邊界掃描暫存器216。

至少一通用測試卡20的金手指介面26電性連接於待測試機板10對應的待測試介面11；至少一通用測試卡20透過各自JTAG輸入介面24以及JTAG輸出介面25相互形成電性連接為通用測試卡串接鏈，具體而言，第一通用測試卡的第一JTAG輸出介面與第二通用測試卡的第二JTAG輸入介面形成電性連接，第二通用測試卡的第二JTAG輸出介面與第三通用測試卡的第三JTAG輸入介面形成電性連接，第三通用測試卡的第三JTAG輸出介面與第四通用測試卡的第四JTAG輸入介面形成電性連接，藉此使得第一通用測試卡、第二通用測試卡、第三通用測試卡以及第四通用測試卡連接為通用測試卡串接鏈。

請參考「第4圖」所示，「第4圖」繪示為本發明提供不同類型連接介面的通用檢測的測試架構圖。

通用測試卡20透過金手指介面26與待測試機板10對應的待測試介面11形成電性連接，值得注意的是，通用測試卡20的金手指介面26亦可透過轉接卡（Riser Card）50電性連接於待測試機板10對應的待測試介面11。

TAP控制器30分別與通用測試卡串接鏈中首端的JTAG輸入介面以及末端的JTAG輸出介面形成電性連接，測試數據生成裝置40與TAP控制器30形成電性連接，測試數據生成裝置40提供測試數據至TAP控制器30，TAP控制器30將測試數據轉換為JTAG格式的測試訊號以提供至對應的通用測試卡串接鏈，值得注意的是，TAP控制器30也可以直接與待測試機板10上的邊界掃描元件12形成電性連接。

由FPGA晶片21模擬的邊界掃描元件使用JTAG格式的測試訊號對對應的待測試介面11進行對應輸入輸出腳位、接地腳位、差分訊號腳位、電源腳位以及差分時鐘訊號腳位的腳位檢測並反饋JTAG格式的測試結果訊號回TAP控制器30。

TAP控制器30自通用測試卡串接鏈接收JTAG格式的測試結果訊號並轉換為響應數據，再將響應數據提供至測試數據生成裝置40藉以完成待測試介面11的測試。

接著，以下將說明本發明的運作方法，並請同時參考「第5A圖」至「第5C圖」所示，「第5A圖」至「第5C圖」繪示為本發明提供不同類型連接介面的通用檢測方法的方法流程圖。

本發明所揭露的提供不同類型連接介面的通用檢測方法，其包含下列步驟：

首先，待測試機板具有多個待測試介面（步驟501）；接著，至少一通用測試卡具有FPGA晶片、RC電路、差分訊號模式轉換元件、JTAG輸入介面、JTAG輸出介面以及金手指介面，金手指介面包含多個輸入輸出針腳、多個接地針腳、多個差分訊號針腳、多個電源針腳以及多個差分時鐘訊號針腳（步驟502）；接著，FPGA晶片分別與RC電路、差分訊號模式轉換元件、JTAG輸入介面、JTAG輸出介面、輸入輸出針腳、接地針腳、差分訊號針腳、電源針腳形成電性連接，差分時鐘訊號針腳與差分訊號模式轉換元件形成電性連接（步驟503）；接著，FPGA晶片模擬出邊界掃描元件（步驟504）；接著，差分訊號模式轉換元件提供HCSL差分訊號轉換為LVDS差分訊號（步驟505）；接著，至少一通用測試卡的金手指介面電性連接於待測試機板對應的待測試介面（步驟506）；接著，至少一通用測試卡透過各自JTAG輸入介面以及JTAG輸出介面相互形成電性連接為通用測試卡串接鏈（步驟507）；接著， TAP控制器分別與通用測試卡串接鏈中首端的JTAG輸入介面以及末端的JTAG輸出介面形成電性連接（步驟508）；接著，測試數據生成裝置與TAP控制器形成電性連接，提供測試數據至TAP控制器（步驟509）；接著，TAP控制器將測試數據轉換為JTAG格式的測試訊號以提供至對應的通用測試卡串接鏈（步驟510）；接著，由通用測試卡串接鏈中至少一通用測試卡的FPGA晶片模擬的邊界掃描元件使用JTAG格式的測試訊號對對應的待測試介面進行對應輸入輸出腳位、接地腳位、差分訊號腳位、電源腳位以及差分時鐘訊號腳位的腳位檢測並反饋JTAG格式的測試結果訊號回TAP控制器（步驟511）；接著，TAP控制器自通用測試卡串接鏈接收JTAG格式的測試結果訊號並轉換為響應數據（步驟512）；最後，測試數據生成裝置自TAP控制器接收與待測試介面對應的響應數據（步驟513）。

請參考「第6圖」所示，「第6圖」繪示為本發明提供不同類型連接介面的通用檢測方法的細部流程圖。

首先，分析每個待測試介面的類型以及針腳/腳位的定義（步驟601）；接著，通用測試卡接收Start-capture擴充指令，以讀取差分時鐘頻率以及電源針腳的訊號（步驟602）；接著，判斷針腳類型（步驟603）；接著，通用測試卡接收Read-power擴充指令以讀取電源數值，再判斷實際電源針腳的電源數值是否正確，其餘電源數值放棄（步驟604）；接著，通用測試卡接收Read-CLK擴充指令以讀取差分時鐘頻率，再判斷實際差分時鐘針腳的差分時鐘頻率是否正確，其餘差分時鐘頻率放棄（步驟605）；接著，通用測試卡接收sample擴充指令以讀取GND針腳的訊號，再判斷該訊號是否為0（步驟606）；接著，判斷介面類型（步驟607）；接著，通用測試卡接收Switch-BSR以切換為第二邊界掃描暫存器（步驟608）；接著，判斷針腳類型（步驟609）；接著，使用1149.6 EXTEST_PULSE指令完成差分互聯測試（步驟610）；接著，使用1149.6 EXTEST指令完成IO互聯測試（步驟611）；最後，取得測試結果並進行覆蓋率分析（步驟612）。

綜上所述，透過通用測試卡的FPGA晶片模擬邊界掃描元件，再配合RC電路以及差分訊號模式轉換元件，使得提供不同類型的待測試介面可以使用相同的通用測試卡進行輸入輸出腳位、接地腳位、差分訊號腳位、電源腳位以及差分時鐘訊號腳位的腳位檢測。

藉由此一技術手段可以來解決先前技術所存在現有不同類型的待測試介面需使用不同類型測試卡進行測試的測試過程複雜且測試成本較高的問題，進而達成提供不同類型連接介面的通用性檢測的技術功效。

雖然本發明所揭露的實施方式如上，惟所述的內容並非用以直接限定本發明的專利保護範圍。任何本發明所屬技術領域中具有通常知識者，在不脫離本發明所揭露的精神和範圍的前提下，可以在實施的形式上及細節上作些許的更動。本發明的專利保護範圍，仍須以所附的申請專利範圍所界定者為準。

10:待測試機板 11:待測試介面 12:邊界掃描元件 20:通用測試卡 21:FPGA晶片 211:指令暫存器 212:識別暫存器 213:電源暫存器 214:差分時鐘訊號暫存器 215:第一邊界掃描暫存器 216:第二邊界掃描暫存器 22:RC電路 23:差分訊號模式轉換元件 24:JTAG輸入介面 25:JTAG輸出介面 26:金手指介面 261:輸入輸出針腳 262:接地針腳 263:差分訊號針腳 264:電源針腳 265:差分時鐘訊號針腳 30:TAP控制器 40:測試數據生成裝置 50:轉接卡 步驟 501:待測試機板具有多個待測試介面 步驟 502:至少一通用測試卡具有FPGA晶片、RC電路、差分訊號模式轉換元件、JTAG輸入介面、JTAG輸出介面以及金手指介面，金手指介面包含多個輸入輸出針腳、多個接地針腳、多個差分訊號針腳、多個電源針腳以及多個差分時鐘訊號針腳 步驟 503:FPGA晶片分別與RC電路、差分訊號模式轉換元件、JTAG輸入介面、JTAG輸出介面、輸入輸出針腳、接地針腳、差分訊號針腳、電源針腳形成電性連接，差分時鐘訊號針腳與差分訊號模式轉換元件形成電性連接 步驟 504:FPGA晶片模擬出邊界掃描元件 步驟 505:差分訊號模式轉換元件提供HCSL差分訊號轉換為LVDS差分訊號 步驟 506:至少一通用測試卡的金手指介面電性連接於待測試機板對應的待測試介面 步驟 507:至少一通用測試卡透過各自JTAG輸入介面以及JTAG輸出介面相互形成電性連接為通用測試卡串接鏈 步驟 508:TAP控制器分別與通用測試卡串接鏈中首端的JTAG輸入介面以及末端的JTAG輸出介面形成電性連接 步驟 509:測試數據生成裝置與TAP控制器形成電性連接，提供測試數據至TAP控制器 步驟 510:TAP控制器將測試數據轉換為JTAG格式的測試訊號以提供至對應的通用測試卡串接鏈 步驟 511:由通用測試卡串接鏈中至少一通用測試卡的FPGA晶片模擬的邊界掃描元件使用JTAG格式的測試訊號對對應的待測試介面進行對應輸入輸出腳位、接地腳位、差分訊號腳位、電源腳位以及差分時鐘訊號腳位的腳位檢測並反饋JTAG格式的測試結果訊號回TAP控制器 步驟 512:TAP控制器自通用測試卡串接鏈接收JTAG格式的測試結果訊號並轉換為響應數據 步驟 513:測試數據生成裝置自TAP控制器接收與待測試介面對應的響應數據 步驟 601:分析每個待測試介面的類型以及針腳/腳位的定義 步驟 602:通用測試卡接收Start-capture擴充指令，以讀取差分時鐘頻率以及電源針腳的訊號 步驟 603:判斷針腳類型 步驟 604:通用測試卡接收Read-power擴充指令以讀取電源數值，再判斷實際電源針腳的電源數值是否正確，其餘電源數值放棄 步驟 605:通用測試卡接收Read-CLK擴充指令以讀取差分時鐘頻率，再判斷實際差分時鐘針腳的差分時鐘頻率是否正確，其餘差分時鐘頻率放棄 步驟 606:通用測試卡接收sample擴充指令以讀取GND針腳的訊號，再判斷該訊號是否為0 步驟 607:判斷介面類型 步驟 608:通用測試卡接收Switch-BSR以切換為第二邊界掃描暫存器 步驟 609:判斷針腳類型 步驟 610:使用1149.6 EXTEST_PULSE指令完成差分互聯測試 步驟 611:使用1149.6 EXTEST指令完成IO互聯測試 步驟 612:取得測試結果並進行覆蓋率分析

第1圖繪示為本發明提供不同類型連接介面的通用檢測系統的系統方塊圖。 第2圖繪示為本發明提供不同類型連接介面的通用檢測的通用測試卡方塊圖。 第3圖繪示為本發明提供不同類型連接介面的通用檢測的模擬邊界掃描元件方塊圖。 第4圖繪示為本發明提供不同類型連接介面的通用檢測的測試架構圖。 第5A圖至第5C圖繪示為本發明提供不同類型連接介面的通用檢測方法的方法流程圖。 第6圖繪示為本發明提供不同類型連接介面的通用檢測方法的細部流程圖。

10:待測試機板

11:待測試介面

20:通用測試卡

24:JTAG輸入介面

25:JTAG輸出介面

26:金手指介面

30:TAP控制器

40:測試數據生成裝置

Claims (10)

1. 一種提供不同類型連接介面的通用檢測系統，其包含： 一待測試機板，具有多個待測試介面； 至少一通用測試卡，每一個通用測試卡更包含： 一現場可程式化邏輯閘陣列（Field Programmable Gate Array，FPGA）晶片，以模擬出一邊界掃描（Boundary scan，BS）元件； 一RC電路（resistor–capacitor circuit），與所述FPGA晶片形成電性連接； 一差分訊號模式轉換元件，與所述FPGA晶片形成電性連接，所述差分訊號模式轉換元件提供HCSL差分訊號轉換為LVDS差分訊號； 一JTAG輸入介面，與所述FPGA晶片形成電性連接； 一JTAG輸出介面，與所述FPGA晶片形成電性連接；及 一金手指介面，包含多個輸入輸出針腳、多個接地針腳、多個差分訊號針腳、多個電源針腳以及多個差分時鐘訊號針腳，所述輸入輸出針腳與所述FPGA晶片形成電性連接，所述接地針腳與所述FPGA晶片形成電性連接，所述差分訊號針腳與所述FPGA晶片形成電性連接，所述電源針腳與所述FPGA晶片形成電性連接，所述差分時鐘訊號針腳與所述差分訊號模式轉換元件形成電性連接； 其中，所述至少一通用測試卡的所述金手指介面電性連接於所述待測試機板對應的待測試介面； 所述至少一通用測試卡透過各自所述JTAG輸入介面以及所述JTAG輸出介面相互形成電性連接為一通用測試卡串接鏈；及 由所述FPGA晶片模擬的所述邊界掃描元件使用JTAG格式的一測試訊號對對應的所述待測試介面進行對應輸入輸出腳位、接地腳位、差分訊號腳位、電源腳位以及差分時鐘訊號腳位的腳位檢測並反饋JTAG格式的一測試結果訊號； 一測試存取埠（Test Access Port，TAP）控制器，分別與所述通用測試卡串接鏈中首端的所述JTAG輸入介面以及末端的所述JTAG輸出介面形成電性連接，將一測試數據轉換為JTAG格式的所述測試訊號以提供至對應的所述通用測試卡串接鏈，自所述通用測試卡串接鏈接收JTAG格式的所述測試結果訊號並轉換為一響應數據；及 一測試數據生成裝置，與所述TAP控制器形成電性連接，提供所述測試數據至所述TAP控制器，自所述TAP控制器接收與所述待測試介面對應的所述響應數據。
2. 如請求項1所述的提供不同類型連接介面的通用檢測系統，其中所述至少一通用測試卡的所述金手指介面透過轉接卡（Riser Card）電性連接於所述待測試機板對應的待測試介面。
3. 如請求項1所述的提供不同類型連接介面的通用檢測系統，其中所述待測試機板更具有一機板邊界掃描元件，所述TAP控制器與所述機板邊界掃描元件形成電性連接，所述機板邊界掃描元件自所述TAP控制器接收JTAG格式的所述測試訊號進行檢測並反饋JTAG格式的所述測試結果訊號回所述TAP控制器。
4. 如請求項1所述的提供不同類型連接介面的通用檢測系統，其中所述邊界掃描元件包含一指令暫存器（Instruction Register）、一識別暫存器（Identification Register）、一電源暫存器（Power Register）、一差分時鐘訊號暫存器（Differential CLK Register）、一第一邊界掃描暫存器（Boundary-scan register）以及一第二邊界掃描暫存器。
5. 如請求項1所述的提供不同類型連接介面的通用檢測系統，其中所述待測試介面以及所述金手指介面包含DIMM、PCIE、USB以及SATA介面。
6. 一種提供不同類型連接介面的通用檢測方法，其包含下列步驟： 一待測試機板具有多個待測試介面； 至少一通用測試卡具有一現場可程式化邏輯閘陣列（Field Programmable Gate Array，FPGA）晶片、一RC電路（resistor–capacitor circuit）、一差分訊號模式轉換元件、一JTAG輸入介面、一JTAG輸出介面以及一金手指介面，所述金手指介面包含多個輸入輸出針腳、多個接地針腳、多個差分訊號針腳、多個電源針腳以及多個差分時鐘訊號針腳； 所述FPGA晶片分別與所述RC電路、所述差分訊號模式轉換元件、所述JTAG輸入介面、所述JTAG輸出介面、所述輸入輸出針腳、所述接地針腳、所述差分訊號針腳、所述所述電源針腳形成電性連接，所述差分時鐘訊號針腳與所述差分訊號模式轉換元件形成電性連接； 所述FPGA晶片模擬出一邊界掃描（Boundary scan，BS）元件； 所述差分訊號模式轉換元件提供HCSL差分訊號轉換為LVDS差分訊號； 所述至少一通用測試卡的所述金手指介面電性連接於所述待測試機板對應的待測試介面； 所述至少一通用測試卡透過各自所述JTAG輸入介面以及所述JTAG輸出介面相互形成電性連接為一通用測試卡串接鏈； 一測試存取埠（Test Access Port，TAP）控制器，分別與所述通用測試卡串接鏈中首端的所述JTAG輸入介面以及末端的所述JTAG輸出介面形成電性連接； 一測試數據生成裝置與所述TAP控制器形成電性連接，提供一測試數據至所述TAP控制器； 所述TAP控制器將所述測試數據轉換為JTAG格式的一測試訊號以提供至對應的所述通用測試卡串接鏈； 由所述通用測試卡串接鏈中所述至少一通用測試卡的所述FPGA晶片模擬的所述邊界掃描元件使用JTAG格式的所述測試訊號對對應的所述待測試介面進行對應輸入輸出腳位、接地腳位、差分訊號腳位、電源腳位以及差分時鐘訊號腳位的腳位檢測並反饋JTAG格式的一測試結果訊號回所述TAP控制器； 所述TAP控制器自所述通用測試卡串接鏈接收JTAG格式的所述測試結果訊號並轉換為一響應數據；及 所述測試數據生成裝置自所述TAP控制器接收與所述待測試介面對應的所述響應數據。
7. 如請求項6所述的提供不同類型連接介面的通用檢測方法，其中所述至少一通用測試卡的所述金手指介面透過轉接卡（Riser Card）電性連接於所述待測試機板對應的待測試介面。
8. 如請求項6所述的提供不同類型連接介面的通用檢測方法，其中所述待測試機板更具有一機板邊界掃描元件，所述TAP控制器與所述機板邊界掃描元件形成電性連接，所述機板邊界掃描元件自所述TAP控制器接收JTAG格式的所述測試訊號進行檢測並反饋JTAG格式的所述測試結果訊號回所述TAP控制器。
9. 如請求項6所述的提供不同類型連接介面的通用檢測方法，其中所述邊界掃描元件包含一指令暫存器（Instruction Register）、一識別暫存器（Identification Register）、一電源暫存器（Power Register）、一差分時鐘訊號暫存器（Differential CLK Register）、一第一邊界掃描暫存器（Boundary-scan register）以及一第二邊界掃描暫存器。
10. 如請求項6所述的提供不同類型連接介面的通用檢測方法，其中所述待測試介面以及所述金手指介面包含DIMM、PCIE、USB以及SATA介面。

Images