TWI881293B

TWI881293B - 鐵電記憶體裝置、半導體結構及其形成方法

Info

Publication number: TWI881293B
Application number: TW112104886A
Authority: TW
Inventors: 學理莊; 張富宸; 陳姿妤; 石昇弘; 涂國基
Original assignee: 台灣積體電路製造股份有限公司
Priority date: 2022-03-28
Filing date: 2023-02-10
Publication date: 2025-04-21
Also published as: TW202347744A; US12369327B2; CN116490002A; US20240389350A1; US20230329001A1

Abstract

本揭露係關於一種鐵電記憶體裝置，其包括底部電極、上覆底部電極的鐵電結構、及上覆鐵電結構的頂部電極，其中底部電極包括鉬。

Description

鐵電記憶體裝置、半導體結構及其形成方法

本揭露關於鐵電記憶體裝置、半導體結構及其形成方法。

許多現代電子裝置含有用以儲存資料的電子記憶體。電子記憶體可係揮發性記憶體或非揮發性記憶體。揮發性記憶體在通電時儲存資料，而非揮發性記憶體能夠在斷電時儲存資料。鐵電隨機存取記憶體(ferroelectric random-access memory，FRAM)裝置係下一代非揮發性記憶體技術的一個潛在候選裝置。這係因為FRAM裝置提供許多優點，包括快速寫入時間、高耐久性、低功耗、及對輻射損傷的低敏感性。

根據本揭露的一些實施例，一種鐵電記憶體裝置包含一底部電極、一鐵電結構以及一頂部電極。鐵電結構上覆於底部電極。頂部電極上覆於鐵電結構，其中底部電極包含鉬。

根據本揭露的一些實施例，一種半導體結構包含一半導體基板、一存取裝置以及一互連結構。存取裝置上覆於半導體基板並部分地由半導體基板形成。互連結構上覆於並電耦合至存取裝置，其中互連結構包含金屬層與連通柱層的一交替堆疊。互連結構中的一金屬-鐵電-金屬裝置，垂直位於該交替堆疊的一對相鄰金屬層之間，其中該金屬-鐵電-金屬裝置包含一底部電極、一頂部電極、及該底部電極與該頂部電極之間的一鐵電結構。底部電極層與氧的反應性小於頂部電極層，且底部電極包含沿底部電極的一頂表面延伸的一富氮層，其中富氮層相對於底部電極的其餘部分具有升高的氮濃度。

根據本揭露的一些實施例，一種形成半導體結構的方法包含：沉積一底部電極層；沉積一鐵電層上覆於該底部電極層；沉積一頂部電極層上覆於該鐵電層；圖案化該底部電極層、該頂部電極層、及該鐵電層以形成一金屬-鐵電-金屬裝置；及其中該底部電極層沉積為包含鉬的材料。

100a~100b:橫截面圖

102:下部介電結構

102b:寬度

104:下部金屬特徵

104b:頂部電極厚度

106:中間介電結構

106b:鐵電厚度

108:底部電極

108b:底部電極厚度

108n:富氮層

110:鐵電結構

112:頂部電極

112n:富氮層

114:側壁間隔物

116:蝕刻終止層

118:保護層

120:遮罩

122:上部介電結構

124:導電連通柱

126:上部金屬特徵

128:互連結構

130:MFM裝置

200a~200d:半導體結構

202:基板

204:存取裝置

204a:源極區

204b:閘極介電質

204c:閘電極

204d:汲極區

204e:閘極間隔物

206:導電觸點

300:半導體結構

400:半導體結構

402:導電襯裡

404:導電插頭

406:BEVA

500:橫截面圖

600:半導體結構

602a:第一MFM裝置

602b:第二MFM裝置

604a:第一存取裝置

604b:第二存取裝置

700~1900:橫截面圖

1002:蝕刻劑

1004:上部寬度

1006:下部寬度

1008:開口

1010:經圖案化掩蔽層

1102:底部電極層

1104h:水平延伸表面

1104s:彎曲側壁

1104u:頂表面

1106:凹槽

1202:鐵電層

1204h:水平延伸表面

1204s:彎曲側壁

1204u:頂表面

1206:凹槽

1302:頂部電極層

1304p:共同點

1304s:彎曲內部側壁

1304u:上表面

1402:遮罩層

1502:蝕刻劑

1504:遮蔽層

2000:方法

2002~2016:動作

u1~u5:上表面

本揭露的態樣在與隨附圖式一起研讀時自以下詳細描述內容來最佳地理解。應注意，根據行業中的標準規範，各種特徵未按比例繪製。實際上，各種特徵的尺寸可為了論述清楚經任意地增大或減小。

第1A圖圖示帶有增強型底部電極的金屬-鐵電-金屬(metal-ferroelectric-metal，MFM)裝置的一些實施例的橫截面圖。

第1B圖圖示第1A圖的MFM裝置的一些替代實施例的橫截面圖，其中底部電極包含沿底部電極的頂表面的富氮層。

第2A圖圖示半導體結構的一些實施例的橫截面圖，其中帶有增強型底部電極的MFM裝置嵌入互連結構中。

第2B圖至第2D圖圖示第2A圖的半導體結構的一些替代實施例的橫截面圖。

第3圖圖示第2A圖的半導體結構的一些實施例的展開橫截面圖，其中MFM裝置電耦合至場效電晶體(field-effect transistor，FET)的閘電極以形成MFM FET。

第4圖圖示第3圖的半導體結構的一些替代實施例的橫截面圖，其中增強型底部電極與閘電極整合在一起。

第5圖圖示第3圖的半導體結構的一些替代實施例的橫截面圖，其中MFM裝置電耦合至FET的源極或汲極區，以代替形成一電晶體一電容(one-transistor,one-capacitor，1T1C)記憶體裝置。

第6圖圖示包含複數個1T1C記憶體裝置的半導體結構的一些實施例的橫截面圖，各個1T1C記憶體裝置如第5圖中所示。

第7圖至第19圖圖示用於形成半導體結構的方法的一些實施例的一系列橫截面圖，其中記憶體單元包括帶有增強型底部電極的MFM裝置。

第20圖圖示第7圖至第19圖的方法的一些實施例的流程圖。

以下揭示內容提供用於實施所提供標的物的不同特徵的許多不同實施例、或實例。下文描述組件及配置的特定實例以簡化本揭露。當然，這些僅為實例且非意欲為限制性的。舉例而言，在以下描述中第一特徵於第二特徵上方或上的形成可包括第一特徵與第二特徵直接接觸地形成的實施例，且亦可包括額外特徵可形成於第一特徵與第二特徵之間使得第一特徵與第二特徵可不直接接觸的實施例。此外，本揭露在各種實例中可重複參考數字及/或字母。此重複係出於簡單及清楚之目的，且本身且不指明所論述之各種實施例及/或組態之間的關係。

此外，為了便於描述，在本文中可使用空間相對術語，諸如「在......下方」、「在......之下」、「下部」、「在......之上」、「上部」及類似者，來描述諸圖中圖示之一個元件或特徵與另一(多個)元件或特徵之關係。空間相對術語意欲涵蓋除了諸圖中所描繪的定向以外的裝置在使用或操作時的不同定向。器件可另外定向(旋轉90度或處於其他定向)，且本文中所使用之空間相對描述符可類似地加以相應解釋。

一種金屬-鐵電-金屬(metal-ferroelectric-metal，MFM)裝置可具有頂部電極與底部電極藉由鐵電結構分離。底部電極及頂部電極由氮化鈦、鉑、鋁銅、金、鈦、鉭、氮化鉭(例如，Ta_xN_y)、鎢、氮化鎢、或合金或前述之組合物形成。鐵電結構具有藉由在鐵電結構上施加適當電壓而可在第一狀態與第二狀態之間切換的剩餘極化。不同的極性為MFM裝置提供不同的電容，可用於表示不同的資料狀態(例如，邏輯「0」或「1」)，由此MFM裝置可儲存資料。

為了讀取MFM裝置，MFM裝置可電耦合至場效電晶體(field-effect transistor，FET)的閘電極。接著可經由MFM裝置施加讀取電壓至閘電極。取決於剩餘極化的狀態，FET在低臨限電壓與高臨限電壓之間變化。讀取電壓介於低臨限電壓與高臨限電壓之間，從而FET根據剩餘極化的狀態選擇性導電。因此，可自FET的導電性判定MFM裝置的資料狀態。低臨限電壓與高臨限電壓之間的差異形成記憶體窗口。第一狀態與第二狀態的剩餘極化差異越大，記憶體窗口越大。此外，記憶體窗口越大，讀取操作越可靠。

MFM裝置的一個挑戰係鐵電結構中的氧空位(oxygen vacancies)或氧陷阱(oxygen traps)的群集。氧空位或陷阱群集降低剩餘極化，從而減小記憶窗口。此外，當批量製造MFM裝置時，集群導致MFM裝置的例子之間的不均勻性，從而降低製造良率。因此，低臨限電壓及高臨限電壓可在MFM裝置的例子之間具有大的變化。

為了減輕氧空位或陷阱的群集，可執行喚醒程序。喚醒程序施加複數個電壓脈衝，這些電壓脈衝可在鐵電結構上具有不同的電壓幅度及/或脈衝寬度。電壓脈衝分離鐵電結構中的氧空位及/或陷阱的群集。因此，喚醒程序改善剩餘極化，從而改善記憶體窗口。此外，喚醒程序增強均勻性並提高製造良率。然而，喚醒程序係由喚醒電路系統執行的，其在積體電路(integrated circuit，IC)晶片上佔據有用空間。此外，喚醒程序降低MFM裝置的壽命，從而降低MFM裝置的可靠性。

本揭露的各種態樣係關於帶有鉬底部電極的MFM裝置，以及形成MFM裝置的方法。在一些實施例中，MFM裝置包含底部電極、上覆底部電極的頂部電極、及底部電極與頂部電極之間的鐵電結構。底部電極係或包含鉬，而頂部電極可包含或不包含鉬。與其他頂部/底部電極材料(例如，釕、或類似物)相比，鉬與氧的反應最小。因此，在沉積鐵電結構的鐵電材料時，在鐵電結構中形成較少的氧空位或陷阱。此外，與釕、鉑、銥、及其他用於記憶體單元的電極的特殊金屬相比，鉬的沉積成本更低。

當MFM裝置批量製造時，更少的氧空位或陷阱導致MFM裝置的例子之間的均勻性增加，從而提高製造良率。此外，當MFM裝置用於記憶體時，更少的氧空位或陷阱導致更大的剩餘極化，從而導致更大的記憶體窗口。記憶體窗口越大，讀取操作越可靠。此外，更大的記憶體窗口致能MFM裝置的無喚醒操作。由於MFM裝置可無喚醒地操作，故可避免昂貴的喚醒電路系統。此外，可避免鐵電結構因喚醒程序而退化，從而可提高MFM裝置的可靠性。

第1A圖圖示帶有增強型底部電極108的MFM裝置130的一些實施例的橫截面圖100a。

MFM裝置130包括底部電極108、鐵電結構110、及頂部電極112。在一些實施例中，MFM裝置130用於資料儲存，由此MFM裝置130亦可稱為鐵電記憶體裝置或記憶體裝置。鐵電結構110上覆底部電極108，且頂部電極112上覆鐵電結構110。在一些實施例中，積體電路(integrated circuit，IC)晶片包含MFM裝置130。

底部電極108由電極材料形成，該電極材料在沉積鐵電結構110的鐵電材料的同時最小化鐵電結構110中氧空位或陷阱之形成。這種最小化係相對於其他電極材料而言的，諸如舉例而言，氮化鈦、鉑、鋁銅、金、鈦、鉭、氮化鉭、鎢、氮化鎢、或合金或前述之組合物。此外，頂部電極112可係或包含這樣的另一電極材料，由此最小化可係相對於頂部電極112的材料。在一些實施例中，頂部電極112不含鉬。

應理解，鉬及鉬化合物係最小化氧空位或陷阱之形成的電極材料中之一者。此外，與釕、鉑、銥、及其他用於電極的特殊金屬相比，鉬的沉積成本更低，由此經由使用鉬可降低成本。

當批量製造MFM裝置130時，更少的氧空位或陷阱導致MFM裝置130例子之間的均勻性增加，從而提高製造良率。此外，當MFM裝置130用於記憶體時，更少的氧空位或陷阱導致更大的剩餘極化，從而導致更大的記憶體窗口。記憶體窗口越大，讀取操作越可靠。此外，較大的記憶體窗口致能MFM裝置130的無喚醒操作。因為MFM裝置130可無喚醒地操作，所以可避免昂貴的喚醒電路系統。此外，可避免鐵電結構110因喚醒程序而退化，從而可提高MFM裝置130的可靠性及壽命。

在一些實施例中，底部電極108包含、基本上由、或由鉬或類似物組成。在一些實施例中，底部電極108包含、基本上由、或由硫化鉬(例如，MoS₂)、溴化鉬(例如，MoBr₃)、氯化鉬(MoCl₂)、六羰鉬(Mo(CO)₆)、一些其他適合的鉬化合物、或類似物中之一或多者組成。在其他實施例中，底部電極108主要係鉬(例如，底部電極108係80%或以上質量、原子百分數、或類似者的鉬)。

在一些實施例中，底部電極108的電極材料與氧的反應性低於(例如，取決於與氧反應的更多能量)其他電極材料，諸如舉例而言，鈦(Ti)、鉭(Ta)、鎢(W)、氮化鉭(例如，Ta_xN_y)、氮化鈦(例如，TiN)、或類似物中之一或多者。此外，由於頂部電極112可係或包含這樣的另一電極材料，故底部電極108與氧的反應性可比頂部電極112小。

在一些實施例中，底部電極108包含、基本上由、或由帶有以下性質中之一或多者的電極材料組成：1)5.1E^-6米/米攝氏度(m/m/℃)的熱膨脹；2)10.2克/立方公分(g/cm³)的密度；3)或20攝氏度(℃)下17.9E⁶西門子/米(S/m)的電導率。在一些實施例中，底部電極108包含、基本上由、或由具有-1與+1之間的氧化狀態的材料組成。在一些實施例中，底部電極108包含、基本上由、或由具有小於鈦(Ti)、鉭(Ta)、鎢(W)、氮化鉭(例如，Ta_xN_y)、氮化鈦(例如，TiN)、或類似物中之一或多者的氧化狀態的材料組成。

用於底部電極108的前述材料特徵、材料、及組成物可致能鐵電結構110中更少的氧空位或陷阱，且因此可致能MFM裝置130的無喚醒操作。如上所述，無喚醒操作可降低成本並增加MFM裝置130的壽命。

在一些實施例中，藉由自前述材料特徵、材料、及組成物形成至少底部電極108，鐵電結構110可例如具有比若底部電極108包含Ti、Ta、W、氮化鉭(例如，Ta_xN_y)、氮化鈦(例如，TiN)、或類似物中之一或多者時的剩餘極化比大1.5倍的剩餘極化比。在一些實施例中，剩餘極化比定義為當剩餘極化分別處於第一狀態及第二狀態時，MFM裝置130的電容之間的比，其可例如分別表示資料狀態(例如，「0」或「1」)。

在該相同實施例或其他實施例中，藉由自前述材料特徵、材料、及組成物形成至少底部電極108，由MFM裝置130形成的記憶體裝置可例如具有比若底部電極108包含Ti、Ta、W、氮化鉭、氮化鈦、或類似物中之一或多者時的記憶體窗口大1.3至1.5倍的記憶體窗口。在一些實施例中，記憶體窗口定義為具有耦合至底部電極108的閘極的FET的高臨限電壓與低臨限電壓之間的差異。當MFM裝置130的剩餘極化處於第一狀態時，FET具有低臨限電壓。當剩餘極化處於第二狀態時，FET具有高臨限電壓。

鐵電結構110具有可在第一狀態與第二狀態之間切換的剩餘極化。舉例而言，在鐵電結構110上自底部電極108至頂部電極112施加第一電壓可將剩餘極化設定為第一狀態。此外，在鐵電結構110上自底部電極108至頂部電極112施加具有第一電壓的相反極性的第二電壓可將剩餘極化設定為第二狀態。剩餘極化的第一狀態及第二狀態可用於表示一資料位元。剩餘極化的第一狀態可表示第一資料狀態(例如，「0」)，且剩餘極化的第二狀態可表示第二資料狀態(例如，「1」)。

在一些實施例中，鐵電結構110係或包含鋯鈦酸鉛(例如，PZT)、鉭酸鍶鉍(例如，SBT)、類似物、或前述之任何組合物。在一些實施例中，鐵電結構110係或包含摻雜有矽酮、鋯、釔、鋁、釓、鍶、鑭、鈧、鍺、類似物、或前述之任何組合物的氧化鉿(例如，HfO₂)。在一些實施例中，鐵電結構110係或包含氧化鉿(例如，HfO₂)及/或一些其他適合的二元氧化物(多個)。在一些實施例中，鐵電結構110係或包含矽酸鉿(例如，HfSiO_x)、鋯酸鉿(例如，HfZrO_x)、鈦酸鋇(例如，BaTiO₃)、鈦酸鉛(例如，PbTiO₃)、鈦酸鍶(例如， SrTiO₃)、錳酸鈣(例如，CaMnO₃)、鐵酸鉍(例如，BiFeO₃)、氮化鋁鈧(例如，AlScN)、氮化鋁鎵(例如，AlGaN)、氮化鋁釔(例如AlYN)、一些其他適合的三元氧化物(多個)、或前述之任何組合物。在一些實施例中，鐵電結構110係或包含鈦酸鍶鋇(例如，BaSrTiO_x)及/或一些其他適合的四元氧化物(多個)。

在一些實施例中，頂部電極112係或包含氮化鈦、鉑、鋁銅、金、鈦、鉭、氮化鉭、鎢、氮化鎢、或合金或前述之組合物。在其他實施例中，頂部電極112係或包含與底部電極108相同的材料。舉例而言，頂部電極112及底部電極108可各個包含、基本上由、或由鉬、鉬化合物、或類似物組成。形成與底部電極108相同材料的頂部電極112可進一步最小化鐵電結構110中氧空位或陷阱之形成，從而可進一步致能無喚醒操作。

在一些實施例中，底部電極108、鐵電結構110、及頂部電極112各個具有約500至5000埃、約500至2750埃、或約2750至5000埃的寬度102b。若對於底部電極108、鐵電結構110、或頂部電極112，寬度102b小於約500埃，則自最小化鐵電結構110中氧空位或陷阱之形成的電極材料(例如，鉬或類似物)形成底部電極108的上述益處可能係微不足道的。

在一些實施例中，頂部電極厚度104b為約1至500埃、約1至250埃、或約250至500埃。在一些實施例中，鐵電厚度106b為約1至500埃、約1至250 埃、或約250至500埃。在一些實施例中，底部電極厚度108b為約1至500埃、約1至250埃、或約250至500埃。若頂部電極厚度104b、鐵電厚度106b、或底部電極厚度108b小於約1埃，則自最小化鐵電結構110中氧空位或陷阱之形成的電極材料(例如，鉬或類似物)形成底部電極108的上述益處可能係微不足道的。

第1B圖圖示第1A圖的MFM裝置130的一些替代實施例的橫截面圖100b，其中底部電極108包含沿底部電極108的頂表面的富氮層108n。

富氮層108n相對於底部電極108的其餘部分具有升高的氮濃度。在一些實施例中，升高濃度超過約10¹⁸原子/cm³、約10¹⁵原子/cm³、或一些其他適合濃度。富氮層108n可藉由在沉積鐵電結構110的鐵電材料之前將底部電極108的頂表面曝光於氮電漿及/或氣體而形成。

在一些實施例中，頂部電極112亦具有沿頂部電極112的底表面的富氮層112n，且相對於頂部電極112的其餘部分具有升高的氮濃度。在一些實施例中，底部電極108的富氮層108n相對於頂部電極112的富氮層112n具有更高的氮濃度。在其他實施例中，頂部電極112沿頂部電極112的底表面不含富氮層112n。

已瞭解到，升高的氮濃度降低底部電極108與氧的反應性。在一些態樣中，底部電極108與氧的反應性低於頂部電極112。這可在沉積鐵電結構110的鐵電材料的同時，進一步最小化鐵電結構110中氧空位或陷阱之形成。當批量製造MFM裝置130時，更少的氧空位或陷阱導致在MFM裝置130的例子之間增加均勻性，並因此提高製造良率。此外，當MFM裝置130用於記憶體時，更少的氧空位或陷阱導致更大的剩餘極化，從而導致更大的記憶體窗口。記憶體窗口越大，讀取操作越可靠。此外，較大的記憶體窗口致能MFM裝置130的無喚醒操作。

第2A圖圖示半導體結構200a的一些實施例的橫截面圖，其中帶有增強型底部電極108的MFM裝置130嵌入互連結構128中。

半導體結構200a包含配置於下部介電結構102內的下部金屬特徵104。舉例而言，下部金屬特徵104可例如係導線、襯墊、或類似者。在一些實施例中，下部介電結構102可包含二氧化矽(例如，SiO₂)、摻雜二氧化矽(例如，碳摻雜二氧化矽)、氧氮化矽(例如，N₂OSi₂)、硼矽玻璃(BSG)、磷矽玻璃(PSG)、硼磷矽玻璃(BPSG)、氟矽玻璃(FSG)、或類似物中之一或多者。中間介電結構106設置於下部介電結構102上方。在各種實施例中，中間介電結構106可包含氧氮化矽(例如，N₂OSi₂)、二氧化矽(例如，SiO₂)、碳化矽(例如，SiC)、氮化矽(Si₃N₄)、正矽酸乙酯(TEOS)氧化物、低κ介電質、或類似物。

MFM裝置130上覆中間介電結構106並穿過中間介電結構106延伸至下部金屬特徵104。除佈局以外，MFM裝置130的底部電極108、鐵電結構110、及頂部電極112如關於第1A圖所述。在替代實施例中，MFM裝置130進一步包含關於第1B圖所述的富氮層108n。

底部電極108形成底部電極連通柱(bottom electrode via，BEVA)，BEVA穿過中間介電結構106延伸至下部金屬特徵104。此外，底部電極108具有耦合至下部金屬特徵104的水平底表面及自底部電極108的水平底表面延伸至中間介電結構106的頂表面的彎曲外側壁。此外，中間介電結構106的上表面之下的底部電極108的下部水平延伸表面在底部電極108的水平底表面上方對準。底部電極108的內側壁自下部水平延伸表面延伸至中間介電結構106的頂表面之上的底部電極108的頂表面。底部電極108的下部水平延伸表面界定底部電極108的上表面內的凹槽。

鐵電結構110設置於底部電極108上。鐵電結構110的底表面在底部電極108的頂表面之下凹陷，並在底部電極108的彎曲外側壁的一部分之下凹陷。鐵電結構110的彎曲側壁自鐵電結構110的底表面延伸至底部電極108的頂表面。

頂部電極112設置於鐵電結構110上。頂部電極112的水平底表面低於底部電極108的頂表面。頂部電極112的彎曲外側壁自頂部電極112的水平底表面延伸至鐵電結構110的頂表面。頂部電極112的彎曲內側壁自頂部電極112的頂表面之下的共同點反向延伸至頂部電極112的頂表面。在一些態樣中，共同點係頂部電極112的中點。在一些態樣中，頂部電極112的共同點或中點在頂部電極112的底表面之下。在一些態樣中，底部電極108、鐵電結構110、及頂部電極112繞對分底部電極108、鐵電結構110、及頂部電極112的線基本對稱。在一些態樣中，該線穿過頂部電極112的共同點對分。頂部電極112的底表面在底部電極108的頂表面中的凹槽上方對準，且頂部電極112的底表面比底部電極108的下部水平延伸表面更窄。

在一些實施例中，底部電極108的頂表面具有高於頂部電極112底表面的氮濃度的氮濃度。這可對應於第1B圖中的108n及112n的實施例。

遮罩120設置於頂部電極112上方並在頂部電極112的最外側壁之間側向延伸。在一些實施例中，分別係遮罩120、頂部電極112、鐵電結構110、及底部電極108的最外側壁基本垂直對準。側壁間隔物114自中間介電結構106的頂表面延伸至遮罩120的頂表面，其中側壁間隔物114沿著底部電極108、鐵電結構110、頂部電極112、及遮罩120的最外側壁延伸。因此，側壁間隔物114沿由底部電極、頂部電極、及鐵電結構形成的共同側壁延伸。

蝕刻終止層116覆蓋遮罩120並自遮罩120之上延伸至超出底部電極108的最外邊緣，以接觸中間介電結構106。側壁間隔物114將底部電極108、鐵電結構110、頂部電極112、及遮罩120的最外側壁分別與蝕刻終止層116分開。保護層118與蝕刻終止層116的頂表面接觸，蝕刻終止層116自遮罩120之上延伸至超出底部電極108的頂表面。上部介電結構122自保護層118的頂表面延伸。

在一些實施例中，側壁間隔物114可包含與遮罩120相同的材料。舉例而言，在一些實施例中，側壁間隔物114及遮罩120可包含碳化物(例如，碳化矽)、氮化物(例如，氮化矽)、氧化物(例如，氧氮化矽)、或類似物。在其他實施例中，側壁間隔物114可包含與遮罩120不同的材料。在一些實施例中，保護層118可包含碳化物、氧化物、氮化物、正矽酸乙酯氧化物、或類似物。在一些實施例中，蝕刻終止層116可包含碳化矽(例如，SiC)、氮化矽(Si₃N₄)、氮化鈦(例如，TiN)、或類似物。

上部金屬特徵126及導電連通柱124上覆MFM裝置130。舉例而言，上部金屬特徵126可係例如導線、襯墊、或類似者。導電連通柱124自上部金屬特徵126穿過上部介電結構122、保護層118、蝕刻終止層116、及遮罩120延伸至頂部電極112。因此，保護層118、蝕刻終止層116、及遮罩120自導電連通柱124的側壁側向延伸。此外，上部金屬特徵126及導電連通柱124自頂部電極112的中點偏移。在一些實施例中，上部金屬特徵126及下部金屬特徵104係導線、襯墊、或類似者。在一些實施例中，上部金屬特徵126、下部金屬特徵104、及導電連通柱124係或包含銅、鎢、鋁、一些其他適合材料(多個)、或前述之任何組合物。

藉由使用類似鉬的材料形成至少底部電極可改善MFM裝置130的剩餘極化。因此，當MFM裝置130用作記憶體時，記憶體窗口可更大。此外，MFM裝置130可在無喚醒程序的情況下操作。

第2B圖圖示第2A圖的半導體結構的一些替代實施例的橫截面圖，其中底部電極108具有T形輪廓且側壁間隔物114上覆鐵電結構110。

根據第2B圖的半導體結構200b，中間介電結構106包含基本垂直的側壁，其中底部電極108延伸穿過中間介電結構106。除佈局以外，MFM裝置130的底部電極108、鐵電結構110、及頂部電極112如關於第1A圖所述。在替代實施例中，MFM裝置130進一步包含關於第1B圖所述的富氮層108n。

底部電極108具有耦合至下部金屬特徵104的水平底表面及自底部電極108的水平底表面延伸至中間介電結構106的頂表面的基本垂直外側壁。底部電極108在中間介電結構106之上延伸並在中間介電結構106上方水平延伸，其中底部電極108的頂表面比底部電極108的水平底表面更寬。因此，底部電極108形成T形輪廓並形成突出至交替堆疊的一對相鄰金屬層的第一金屬層的底部電極連通柱。

鐵電結構110設置於底部電極108上。鐵電結構110的頂表面的寬度小於底部電極108的頂表面的寬度。頂部電極112設置於鐵電結構110上，其中頂部電極112 的最外側壁比鐵電結構110的最外側壁更窄。遮罩120設置於頂部電極112上方，其中遮罩120的最外側壁與頂部電極112的最外側壁基本對準。

底部電極108包含具有致能MFM裝置130的無喚醒操作的特徵的材料。舉例而言，底部電極108可包含鉬。在一些實施例中，頂部電極112可包含鉬。在一些實施例中，底部電極108及/或頂部電極112可例如由鉬或基本上由鉬組成。如上所述，藉由由鉬或類似鉬的材料形成至少底部電極108，MFM裝置130可在無喚醒程序的情況下操作。

側壁間隔物114自鐵電結構110的頂表面沿頂部電極112、及遮罩120的最外側壁延伸至遮罩120的頂表面。蝕刻終止層116覆蓋遮罩120並自遮罩120之上延伸至超出底部電極108的最外邊緣，以接觸中間介電結構106。蝕刻終止層116沿側壁間隔物114、鐵電結構110、及底部電極108的側壁延伸。側壁間隔物114將遮罩120及頂部電極112的最外側壁分別與蝕刻終止層116分開。蝕刻終止層116的內側壁及外側壁係彎曲的且接觸蝕刻終止層116的鐵電結構110及底部電極108的最外側壁分別係彎曲的。

保護層118設置於蝕刻終止層116的上表面上，蝕刻終止層116自遮罩120之上延伸至超出底部電極108的頂表面。上部介電結構122自保護層118的頂表面延伸。上部金屬特徵126及導電連通柱124上覆MFM裝置130。此外，導電連通柱124自上部金屬特徵126延伸穿過上部介電結構122、保護層118、蝕刻終止層116、及遮罩120，以接觸頂部電極112。上部金屬特徵126及導電連通柱124與底部電極108、鐵電結構110、及頂部電極112的中心基本對準。

第2C圖圖示第2A圖的半導體結構的一些替代實施例的橫截面圖，其中BEVA 406獨立於底部電極108並包含由導電襯裡402內襯的導電插頭404。

根據第2C圖的半導體結構200c，BEVA 406包含上覆導電襯裡402的導電插頭404。導電襯裡402沿下部金屬特徵104的頂表面設置，並沿界定開口的中間介電結構106的基本垂直側壁繼續。導電襯裡402具有由導電襯裡402的上表面及在導電襯裡402內形成開口的內部側壁界定的「U」形輪廓。在各種實施例中，導電襯裡402可防止相鄰結構之間的擴散，且導電襯裡402可係或包含氮化鈦(例如，TiN)、氮化鉭(例如，Ta_xN_y)、或類似物。

導電插頭404設置於導電襯裡402內並延伸至中間介電結構106的頂表面。底部電極108沿中間介電結構106、導電襯裡402、及導電插頭404的頂表面設置。在一些實施例中，導電襯裡402可包含與底部電極108相同的材料，諸如鉬或類似物。在進一步的實施例中，導電襯裡402可例如由鉬組成或基本上由鉬組成。在其他態樣中，導電襯裡402與底部電極108包含不同的材料，其中導電襯裡402可包含氮化鈦(例如，TiN)、鉑、鋁銅、金、鈦、鉭、氮化鉭(例如，Ta_xN_y)、鎢、氮化鎢(例如，W₃N₂)、或其組合物。除佈局以外，MFM裝置130的底部電極108、鐵電結構110、及頂部電極112如關於第1A圖所述。在替代實施例中，MFM裝置130進一步包含關於第1B圖所述的富氮層108n。

第2D圖圖示第2A圖的半導體結構的一些替代實施例的橫截面圖，其中底部電極108具有U形輪廓。

根據第2D圖的半導體結構200d，中間介電結構106包含在下部金屬特徵104上方的基本垂直側壁。MFM裝置130設置於基本垂直的側壁之間及中間介電結構106上方。除佈局以外，MFM裝置130的底部電極108、鐵電結構110、及頂部電極112如關於第1A圖所述。在替代實施例中，MFM裝置130進一步包含關於第1B圖所述的富氮層108n。

MFM裝置130包含將底部電極108與頂部電極112分離的鐵電結構110。底部電極108具有水平底部部分，鄰接水平底部部分相對末端處的垂直部分，從而形成「U」形。這樣，底部電極108的水平底部部分沿下部金屬特徵104的頂表面設置，且底部電極108的垂直部分沿中間介電結構106的開口的基本垂直側壁延伸。底部電極108的垂直部分在下部金屬特徵104的最外側壁之間對準，並在中間介電結構106的頂表面之上延伸。

鐵電結構110設置於中間介電結構106的頂表面上及底部電極108的頂表面上。根據鐵電結構110覆蓋的中間介電結構106及底部電極108的表面，鐵電結構110包括複數個高度。鐵電結構110包含自底部電極108的水平底部部分延伸至鐵電結構110的上表面u3的最下段。上表面u3在中間介電結構106的頂表面之下，且鐵電結構110的最下段設置於底部電極108的內側壁之間。鐵電結構110沿底部電極108的內側壁自最下段延伸至底部電極108的上表面之上的鐵電結構110的上表面u2及u4。上表面u2及u4在水平方向上基本彼此平齊。鐵電結構110包含由鐵電結構110的上表面u3分開的內側壁。

鐵電結構110沿底部電極108的外側壁自上表面u2及u4連續延伸，以在底部電極108的頂表面之下接觸中間介電結構106的頂表面。因此，鐵電結構110包含在中間介電結構106的頂表面之上對準的上表面u1及u5，其中上表面u1、u5在上表面u2、u4之下並在上表面u3之上。上表面u1、u5自底部電極108側向偏移。鐵電結構110以低於上表面u1、u5的高度沿中間介電結構106的上表面連續延伸。上表面u1及u5基本彼此平齊。

頂部電極112設置於鐵電結構110上。頂部電極112設置於鐵電結構110的上表面u3上並沿鐵電結構110的內側壁且在其間連續延伸至鐵電結構110的上表面u2、u4之上。頂部電極112具有上表面u3的中心的直接之上的中點，且頂部電極112自中點以彎曲側壁垂直延伸至鐵電結構110的最上表面u2、u4之上的頂部電極112 的最上表面。頂部電極112沿鐵電結構110的上表面u2、u4及外側壁連續延伸至鐵電結構110的上表面u1、u5。因此，頂部電極112包含鐵電結構110的上表面u1、u5之上的第一上表面及鐵電結構110的上表面u2、u4之上的第二上表面。此外，頂部電極112包含在鐵電結構110的上表面u2、u4與上表面u1、u5之間垂直延伸的外側壁。在一些態樣中，鐵電結構110及頂部電極112圍繞底部電極108的頂部邊緣包覆。

底部電極108包含具有導致MFM裝置130的無喚醒操作的特徵的材料。舉例而言，底部電極108可包含鉬。在一些態樣中，頂部電極112可包含鉬。在進一步的實施例中，底部電極108及/或頂部電極112由鉬組成或基本上由鉬組成。如上所述，藉由由類似鉬的材料形成至少底部電極108，MFM裝置130可在無喚醒程序的情況下操作。

上部介電結構122自頂部電極112的頂部連續表面垂直延伸。因此，上部介電結構122自頂部電極112的第一上表面及第二上表面之上延伸並超出頂部電極112的外側壁。導電連通柱124延伸穿過上部介電結構122以接觸在鐵電結構110的上表面u5之上對準的頂部電極112的第一上表面。此外，導電連通柱124自頂部電極112之上延伸並超過頂部電極112的外側壁，以接觸頂部電極112的第一上表面。

第3圖圖示第2A圖的半導體結構300的一些實施例的展開橫截面圖，其中MFM裝置130電耦合至存取裝置204，諸如場效電晶體(field-effect transistor，FET)或類似者的閘電極204c，以形成MFM FET。

半導體結構300顯示設置於下部介電結構102下方的基板202，其中存取裝置204配置於基板202內。在一些實施例中，基板202稱為半導體基板。在一些實施例中，存取裝置204可包含電晶體裝置(例如，金屬氧化物半導體場效電晶體(metal-oxide-semiconductor field-effect transistor，MOSFET)、雙極接面電晶體(bi-polar junction transistor，BJT)、高電子遷移率電晶體(high electron mobility transistor，HEMT)、或類似者)。在一些實施例中，基板202可包含半導體材料(例如，矽、鍺、或類似物)。

在一些實施例中，存取裝置204包含源極區204a及汲極區204d，閘電極204c配置於源極區204a與汲極區204d之間。存取裝置204進一步包含配置於閘電極204c之下的閘極介電質204b及沿閘極介電質204b及閘電極204c的側壁配置的閘極間隔物204e。在一些實施例中，存取裝置204部分地由基板202形成。

導電觸點206自存取裝置204的閘電極204c延伸至由下部介電結構102圍繞的下部金屬特徵104。導電觸點206進一步界定互連結構128，以促進存取裝置204與MFM裝置130之間的電耦合。互連結構128包括金屬層與連通柱層之交替堆疊。除佈局以外，MFM裝置130 的底部電極108、鐵電結構110、及頂部電極112如關於第1A圖所述。在替代實施例中，MFM裝置130進一步包含關於第1B圖所述的富氮層108n。

在其他實施例中，互連結構128包含額外層級的互連特徵，諸如連通柱、導電導線、及類似者，在導電觸點206與下部金屬特徵104之間。在一些實施例中，導電觸點206可包含導電材料，諸如銅、鎢、及/或鋁。在一些實施例中，底部電極108藉由互連結構128與存取裝置204的閘電極204c電短路。

第4圖圖示第3圖的半導體結構的一些替代實施例的橫截面圖，其中MFM裝置130與閘電極204c整合。

根據第4圖的半導體結構400，MFM裝置130配置於閘電極204c上，且MFM裝置130的底部電極108與存取裝置204的閘電極204c係同一個。因此，MFM裝置130與存取裝置204整合。此外，下部介電結構102圍繞存取裝置204及MFM裝置130，且接觸連通柱124自MFM裝置130延伸穿過下部介電結構102。

除與MFM裝置130整合以外，存取裝置204如關於第3圖所述。此外，除佈局以外，MFM裝置130的底部電極108、鐵電結構110、及頂部電極112如關於第1A圖所述。在替代實施例中，MFM裝置130進一步包含關於第1B圖所述的富氮層108n。

第5圖圖示第3圖的半導體結構的一些替代實施例的橫截面圖500，其中MFM裝置130電耦合至諸如 FET的存取裝置204的源極或汲極區，以代替形成一電晶體一電容器(one-transistor,one-capacitor，1T1C)記憶體裝置。

橫截面圖500顯示耦合至存取裝置204的汲極區204d的導電觸點206。除相對於MFM裝置130的配置以外，存取裝置204如關於第3圖所述。除佈局以外，MFM裝置130的底部電極108、鐵電結構110、及頂部電極112如關於第1A圖所述。在替代實施例中，MFM裝置130進一步包含關於第1B圖所述的富氮層108n。

導電觸點206自汲極區204d延伸至由下部介電結構102圍繞的下部金屬特徵104。在其他實施例(未畫出)中，源極區204a經由導電觸點206耦合至MFM裝置130。因此，藉由汲極區204d耦合至MFM裝置130的存取裝置204形成1T1C記憶體裝置。在一些實施例中，底部電極108藉由互連結構128與存取裝置204的汲極區204d電短路。

第6圖圖示半導體結構的一些實施例的橫截面圖，半導體結構包括第一MFM裝置602a及第二MFM裝置602b，其包括如第5圖中所示的複數個1T1C單元。

半導體結構600包含設置於基板202內的第一存取裝置604a及第二存取裝置604b，其類似於第5圖的存取裝置204。第一MFM裝置602a耦合至第一存取裝置604a，而第二MFM裝置602b耦合至第二存取裝置604b。第一MFM裝置602a及第二MFM裝置602b各個如關於第5圖描述的其對應部。此外，第一MFM裝置602a及第二MFM裝置602b具有單獨底部電極108、分別上覆底部電極108的單獨鐵電結構110、及分別上覆鐵電結構110的單獨頂部電極112。除佈局外，底部電極108、鐵電結構110、及頂部電極112如關於第1A圖或第1B圖所述的其對應部。

上部金屬特徵126及導電連通柱124分別上覆第一MFM裝置602a及第二MFM裝置602b。導電連通柱124自上部金屬特徵126分別延伸至第一MFM裝置602a及第二MFM裝置602b。

第一存取裝置604a及第二存取裝置604b可用以將偏置條件應用於第一MFM裝置602a及第二MFM裝置602b，從而根據偏置條件組態第一資料狀態(例如，「0」)或第二資料狀態(例如，「1」)。

藉由由類似鉬的材料形成至少底部電極108，第一MFM裝置602a及第二MFM裝置602b在鐵電結構110中的氧空位較少的情況下操作，從而導致更可靠的操作。

第7圖至第19圖圖示用於形成半導體結構的方法的一些實施例的一系列橫截面圖700~1900，半導體結構包括帶有增強型底部電極的MFM裝置。儘管第7圖至第19圖係關於一方法描述的，但應理解，第7圖至第19圖中揭示的結構不限於這一方法，而係可作為獨立於該方法的結構而獨立存在。

如第7圖的橫截面圖700中所示，提供基板202。在基板202內形成存取裝置204。在各種實施例中，基板202可係任何類型的半導體主體(例如，矽、SiGe、絕緣體上矽(silicon on insulator，SOI)等)，諸如半導體晶圓及/或晶圓上的一或多個晶粒，以及與之相關聯的任何其他類型之半導體及/或磊晶層。在一些實施例中，存取裝置204可係或包含電晶體。在一些此類實施例中，存取裝置204可藉由在基板202上方沉積閘極介電膜及閘電極膜來形成。閘極介電膜及閘電極膜隨後經圖案化以形成閘極介電質(例如，204b)及閘電極(例如，204c)。基板202可隨後經植入以在閘電極(例如，204c)的相對側上的基板202內形成源極區(例如，204a)及汲極區(例如，204d)。

如第8圖的橫截面圖800中所示，導電觸點206及下部金屬特徵104形成於基板202上方的下部介電結構102內。導電觸點206形成為與源極區(例如，204a)或汲極區(例如，204d)中之一者接觸。

在一些額外實施例中，為了在下部介電結構102內形成導電觸點206及下部金屬特徵104，沉積並選擇性蝕刻下部介電結構102的第一部分(例如，氧化物、低k介電質、超低k介電質、或類似物)，以界定孔或溝槽。導電材料(例如，銅、鋁等)沉積於孔或溝槽內以形成導電觸點206，且執行平坦化製程(例如，化學機械平坦化製程)。在平坦化之後，重複前述處理步驟以形成下部金屬特徵104。

如第9圖的橫截面圖900中所示，中間介電結構106形成於下部介電結構102及下部金屬特徵104上方。在一些實施例中，中間介電結構106稱為中間介電層或介電層。在一些實施例中，中間介電結構106可包括一或多個氧氮化矽(例如，N₂OSi₂)、二氧化矽(例如，SiO₂)、碳化矽(例如，SiC)、氮化矽(Si₃N₄)、正矽酸乙酯(TEOS)氧化物、低κ介電質、或類似物。在一些實施例中，中間介電結構106可由一或多個不同的沉積製程(例如，物理氣相沉積(physical vapor deposition，PVD)、化學氣相沉積(chemical vapor deposition，CVD)、電漿增強CVD(plasma enhanced CVD，PE-CVD)、原子層沉積(atomic layer deposition，ALD)、濺射、或類似者)形成。

如第10圖的橫截面圖1000中所示，中間介電結構106選擇性地經圖案化，以界定延伸穿過中間介電結構106的開口1008。開口1008曝光下部金屬特徵104的頂表面。在一些實施例中，可藉由根據設置於中間介電結構106上的經圖案化遮蔽層1010將中間介電結構106曝光於蝕刻劑1002來選擇性地圖案化中間介電結構106。在一些實施例中，經圖案化遮蔽層1010可包含光阻劑材料、硬遮罩、或類似者。在一些實施例中，蝕刻劑1002可包含乾式蝕刻劑(例如，包含氟或氯)。選擇性圖案化製程形成具有下部寬度1006及大於下部寬度1006的上部寬度1004的開口1008。因此，開口1008形成有彎曲側壁，這些側壁自下部金屬特徵104頂表面處的下部寬度1006逐漸延伸至中間介電結構106頂表面處的上部寬度1004。

如第11圖的橫截面圖1100中所示，底部電極層1102形成於中間介電結構106上方及開口1008內(見第10圖)。底部電極層1102延伸穿過中間介電結構106並接觸下部金屬特徵104的頂表面。底部電極層1102形成有彎曲側壁1104s，彎曲側壁1104s由水平延伸表面1104h分開，水平延伸表面1104h在底部電極層1102的頂表面1104u內界定凹槽1106。凹槽1106在與下部金屬特徵104接觸的底部電極層1102的最底表面的直接之上對準。底部電極層1102沿開口1008的彎曲側壁形成(見第10圖)。因此，底部電極層1102的外側壁彎曲，並在下部金屬特徵104的頂表面處以下部寬度1006(見第10圖)延伸至中間介電結構106的頂表面處的上部寬度1004(見第10圖)。

在一些實施例中，底部電極層1102可藉由沉積襯裡(未顯示)、接著沉積導電材料來形成。在各種實施例中，襯裡可包含用以增加相鄰層之間的黏附力的膠接層及/或用以防止相鄰層之間擴散的擴散阻障層。在一些實施例中，底部電極層1102可例如藉由PVD、CVD、ALD、電漿增強CVD(plasma-enhanced CVD，PECVD)、電漿增強ALD(plasma-enhanced ALD，PEALD)製程、濺射、或其他適合製程沉積至1至500埃的厚度或50至200埃的厚度。

在一些實施例中，底部電極層1102包含具有最小化MFM裝置中氧空位或陷阱之形成的特徵的材料。在其他實施例中，底部電極層1102包含與氧反應比可比較材料(例如，當與鈦(Ti)、鉭(Ta)、鎢(W)、氮化鉭(例如，Ta_xN_y)、氮化鈦(例如，TiN)、或類似物中之一或多者相比較時)更少的材料。在一些實施例中，底部電極層1102包含或基本上由一材料組成，該材料具有包括20℃下5.1E^-6m/m/℃的熱膨脹、10.2g/cm³的密度、或17.9E⁶S/m的電導率中之一或多者的性質。在一些實施例中，底部電極層1102包含或基本上由具有-1與+1之間的氧化狀態的材料組成。在一些實施例中，底部電極層1102包含或基本上由具有小於鈦(Ti)、鉭(Ta)、鎢(W)、氮化鉭(例如，Ta_xN_y)、氮化鈦(例如，TiN)、及類似物的氧化狀態的材料組成。在其他實施例中，底部電極層1102包含鉬。在一些實施例中，底部電極層1102由鉬組成或基本上由鉬組成。在一些實施例中，底部電極層1102主要係鉬(例如，底部電極108係80%或以上質量、原子百分數、或類似者的鉬)。在一些實施例中，底部電極層1102包含或基本上由鉬化合物、硫化鉬(例如，MoS₂)、溴化鉬(例如，MoBr₃)、氯化鉬(MoCl₂)、六羰鉬(Mo(CO)₆)、或類似物中之一或多者組成。用於底部電極層1102的前述材料特徵、材料、及組成物可致能 MFM裝置的無喚醒操作。此外，用於底部電極層1102的前述材料特徵、材料、及組成物可最小化底部電極層1102上鐵電層的沉積期間自鐵電層中形成的氧空位或陷阱之形成。

在一些實施例中，底部電極層1102可形成有包含晶體結構及與後續鐵電層(例如，第1A圖至第1B圖的鐵電結構110)匹配的定向晶格常數的材料形成。舉例而言，這一材料可係鉬或類似物。在這一實例中，藉由增加鐵電層內的正交相(偶極)，自底部電極層1102形成的底部電極有助於形成於底部電極上鐵電層(例如，第1A圖至第1B圖的鐵電結構110)的大鐵電回應。

此外，底部電極層1102的形成可加入退火製程，退火製程例如可改善用於後續鐵電層的鉬特徵。舉例而言，可用退火製程改善鉬的抗拉強度。另外或其他，可用氮處理製程形成底部電極層1102，以進一步改善底部電極層1102的惰性性質並改善後續鐵電層的性能。

如第12圖的橫截面圖1200中所示，在底部電極層1102上方形成鐵電層1202。在一些實施例中，鐵電層1202可例如藉由PVD、CVD、ALD、PECVD、PEALD、濺射、或其他適合製程沉積至1至500埃的厚度。鐵電層1202形成於底部電極層1102的凹槽1106內(見第11圖)。鐵電層1202具有由水平延伸表面1204h分開的彎曲側壁1204s，水平延伸表面1204h在鐵電層1202的頂表面1204u內界定凹槽1206。水平延伸表面1104h 在底部電極層1102的水平延伸表面1104h(見第11圖)上方直接對準。因此，鐵電層1202形成有沿底部電極層1102的彎曲側壁1104s設置的外部彎曲側壁(見第11圖)。

在一些實施例中，鐵電層1202係或包含鋯鈦酸鉛(例如，PZT)、鉭酸鍶鉍(例如，SBT)、類似物、或前述之任何組合物。在一些實施例中，鐵電層1202係或包含摻雜有矽酮、鋯、釔、鋁、釓、鍶、鑭、鈧、鍺、類似物、或前述之任何組合物的氧化鉿(例如，HfO₂)。在一些實施例中，鐵電層1202係或包含氧化鉿(例如，HfO₂)及/或一些其他適合的二元氧化物(多個)。在一些實施例中，鐵電層1202係或包含矽酸鉿(例如，HfSiO_x)、鋯酸鉿(例如，HfZrO_x)、鈦酸鋇(例如，BaTiO₃)、鈦酸鉛(例如，PbTiO₃)、鈦酸鍶(例如，SrTiO₃)、錳酸鈣(例如，CaMnO₃)、鐵酸鉍(例如，BiFeO₃)、氮化鋁鈧(例如，AlScN)、氮化鋁鎵(例如，AlGaN)、氮化鋁釔(例如AlYN)、一些其他適合的三元氧化物(多個)、或前述之任何組合物。在一些實施例中，鐵電層1202係或包含鈦酸鍶鋇(例如，BaSrTiO_x)及/或一些其他適合的四元氧化物(多個)。

如第13圖的橫截面圖1300中所示，在鐵電層1202上方形成頂部電極層1302。頂部電極層1302形成於鐵電層1202的凹槽1206內(見第12圖)。頂部電極層1302自鐵電層1202的凹槽1206沿鐵電層1202的彎曲側壁1204s延伸至鐵電層1202的水平延伸表面1204h(見第12圖)。頂部電極層1302形成有彎曲內部側壁1304s，彎曲內部側壁1304s自與鐵電層1202的凹槽1206(見第12圖)的直接上方對準的共同點1304p延伸，其中共同點1304p在頂部電極層1302的上表面1304u之下。

在一些實施例中，頂部電極層1302可例如藉由PVD、CVD、ALD、PECVD、PEALD、濺射、或其他適合製程沉積至1至500埃的厚度或50至200埃的厚度。在一些實施例中，頂部電極層1302可包含鈦、鉭、鎢、氮化鉭(例如，Ta_xN_y)、氮化鈦(例如，TiN)、或類似物中之一或多者。在其他實施例中，頂部電極層1302可包含與底部電極層1102相同的材料，其可為鉬或類似物。在進一步的實施例中，頂部電極層1302可例如由鉬組成或基本上由鉬組成。

在一些實施例中，由於氮處理，底部電極層1102的頂表面具有高於頂部電極層1302的底表面氮濃度的氮濃度。舉例而言，此類實施例可對應於第1B圖的實施例。

如第14圖的橫截面圖1400中所示，在頂部電極層1302上方形成遮罩層1402。在一些實施例中，遮罩層1402可係硬遮罩。在一些實施例中，遮罩層1402可包含碳化物(例如，碳化矽)、氮化物(例如，氮化矽)、氧化物(例如，氧氮化矽)、或類似物。

如第15圖的橫截面圖1500中所示，執行圖案化製程以在MFM裝置130上方形成遮罩120，MFM裝置130包含底部電極108與頂部電極112之間的鐵電結構110。在一些實施例中，除佈局以外，MFM裝置130的底部電極108、鐵電結構110、及頂部電極112如關於第1A圖及/或第1B圖所述。圖案化製程根據遮蔽層1504(例如，光阻劑材料、硬遮罩、或類似者)將遮罩層1402(見第14圖)、頂部電極層1302(見第14圖)、鐵電層1202(見第14圖)、及底部電極層1102選擇性地曝光於蝕刻劑1502，以界定遮罩120、頂部電極112、鐵電結構110、及底部電極108。圖案化製程形成遮罩120、頂部電極112、鐵電結構110、及底部電極108的側壁，這些側壁係對準的。在圖案化製程之後，根據移除製程移除遮蔽層1504。

因此，MFM裝置130在不使用平坦化製程的情況下形成，平坦化製程可包括化學機械平坦化(chemical mechanical planarization，CMP)製程。使用CMP製程以形成底部電極108、鐵電結構110、或頂部電極112中之一或多者的成本顯著增加形成MFM裝置130的成本，因為CMP製程相對昂貴。在一些態樣中，在CMP製程完成之後，CMP製程使用的漿料的殘餘物可留在基板202上。漿料殘留物可積聚於微影術製程期間使用的對準標記上方，從而模糊對準標記並導致登記錯誤。因此，藉由在沒有CMP製程的情況下形成MFM裝置130，可在改善上覆層的光學微影術製程的同時降低形成MFM裝置130 的成本。

如第16圖的橫截面圖1600中所示，沿遮罩120、頂部電極112、鐵電結構110、及底部電極108的側壁形成側壁間隔物114。因此，側壁間隔物114形成為與中間介電結構106的頂表面接觸並延伸至遮罩120的上表面。在各種實施例中，側壁間隔物114可包含碳化物(例如，碳化矽)、氮化物(例如，氮化矽)、氧化物(例如，氧氮化矽)、或類似物。在一些實施例中，可藉由在基板202上方形成間隔層(未顯示)來形成側壁間隔物114。在一些實施例中，間隔層可使用沉積技術(例如，PVD、CVD、PE-CVD、ALD、濺射等)形成。間隔層隨後曝光於蝕刻劑(例如，乾式蝕刻劑)，蝕刻劑自水平表面移除間隔層。自水平表面移除間隔層沿遮罩120、頂部電極112、鐵電結構110、及底部電極108的相對側留下間隔層的一部分。

如第17圖的橫截面圖1700中所示，在遮罩120、側壁間隔物114、及中間介電結構106上方形成蝕刻終止層116。隨後，在蝕刻終止層116的頂表面上形成保護層118。在一些實施例中，蝕刻終止層116及保護層118可例如藉由PVD、CVD、ALD、PECVD、PEALD、濺射、或其他適合製程沉積。在一些實施例中，蝕刻終止層116可包含碳化矽(例如，SiC)、氮化矽(Si₃N₄)、氮化鈦(例如，TiN)、氮化鉭(例如，Ta_xN_y)、或類似物。在一些實施例中，保護層118可包含碳化物、氧化物、氮化物、 TEOS氧化物、或類似物。

如第18圖的橫截面圖1800中所示，在保護層118上方形成上部介電結構122。上部介電結構122形成為上覆MFM裝置130。在一些實施例中，上部介電結構122可藉由沉積製程(例如，PVD、CVD、PE-CVD、ALD、或類似者)形成。在各種實施例中，上部介電結構122可包含二氧化矽(例如，SiO₂)、摻雜二氧化矽(例如，碳摻雜二氧化矽)、氧氮化矽(例如，N₂OSi₂)、BSG、PSG、BPSG、FSG、多孔介電材料、或類似物。

如第19圖的橫截面圖1900中所示，上部金屬特徵126及導電連通柱124形成於上部介電結構122中，自上部介電結構122的頂表面延伸至頂部電極112的頂表面。導電連通柱124形成為自MFM裝置130的中點偏移。在其他態樣(未顯示)中，導電連通柱124與MFM裝置130的中點對準。

上部金屬特徵126及導電連通柱124可藉由選擇性蝕刻上部介電結構122以在上部介電結構122內界定孔及/或溝槽、在孔及/或溝槽內形成導電材料(例如，銅、鋁等)、並執行平坦化製程(例如，化學機械平坦化製程)來形成。在一些實施例中，平坦化製程可包含化學機械平坦化(chemical mechanical planarization，CMP)製程。

藉由用最小化氧空位或陷阱之形成的材料(類似鉬)至少形成底部電極108，可增強MFM裝置130的可靠性。此外，可實現MFM裝置130的無喚醒操作，由此可省略喚醒程序及喚醒電路系統。在各種實施例中，藉由用鉬或類似物形成底部電極108及頂部電極112來改善MFM裝置130的記憶體窗口及剩餘極化。

第20圖圖示第7圖至第19圖的方法2000的一些實施例的流程圖。雖然第20圖在本文中圖示並描述為一系列動作或事件，但應理解，所圖示的此類動作或事件的次序不應在限制意義上解譯。舉例而言，一些動作可以不同的次序發生及/或與本文所圖示及/或描述的動作或事件以外的其他動作或事件同時發生。此外，並非所有所圖示動作均需要實施本文描繪的一或多個態樣或實施例。此外，本文描繪的一或多個動作可在一或多個分離的動作及/或階段中執行。

在動作2002處，在基板內形成存取裝置。第7圖圖示對應於動作2002的一些實施例的橫截面圖700。

在動作2004處，在基板上方的下部介電結構內形成導電觸點及下部金屬特徵。第8圖圖示對應於動作2004的一些實施例的橫截面圖800。

在動作2006處，在下部介電結構上方形成中間介電結構。中間介電結構經圖案化以界定延伸穿過中間介電結構的開口。第9圖至第10圖圖示對應於動作2006的一些實施例的橫截面圖900~1000。

在動作2008處，在中間介電結構上方順序形成底部電極層、鐵電層、頂部電極層、及遮罩層。第11圖至第 14圖圖示對應於動作2008的一些實施例的橫截面圖1100~1400。

在動作2010處，在遮罩層、頂部電極層、鐵電層、及底部電極層上執行圖案化製程，以在包含頂部電極、鐵電結構、及底部電極的記憶體裝置上方形成遮罩。第15圖圖示對應於動作2010的一些實施例的橫截面圖1500。

在動作2012處，沿遮罩及記憶體裝置的側壁形成側壁間隔物。第16圖圖示對應於動作2012的一些實施例的橫截面圖1600。

在動作2014處，在記憶體裝置、側壁間隔物、及中間介電結構上方形成蝕刻終止層及保護層。第17圖圖示對應於動作2014的一些實施例的橫截面圖1700。

在動作2016處，在保護層上方的上部介電結構內形成上部金屬特徵及導電連通柱，其中上部金屬特徵及導電連通柱耦合至記憶體裝置。第18圖至第19圖圖示對應於動作2016的一些實施例的橫截面圖1800~1900。

因此，在一些實施例中，本揭露係關於一種形成具有記憶體裝置的半導體結構的方法，記憶體裝置具有形成無喚醒鐵電記憶體裝置的底部電極、鐵電結構、及頂部電極。

在各種實施例中，本申請案提供一種鐵電記憶體裝置，包括：底部電極；上覆底部電極的鐵電結構；及上覆鐵電結構的頂部電極，其中底部電極包含鉬。在一些實施例中，底部電極基本上由鉬組成。在一些實施例中，頂部電極基本上由鉬組成。在一些實施例中，頂部電極不含鉬。在一些實施例中，頂部電極包含氮化鈦、鉑、鋁銅、金、鈦、鉭、氮化鉭、或鎢、氮化鎢。在一些實施例中，鐵電結構直接接觸該底部電極及該頂部電極。在一些實施例中，底部電極具有一U形輪廓。在一些實施例中，鐵電結構及頂部電極圍繞底部電極的一頂部邊緣包覆。

在各種實施例中，本申請案提供一種半導體結構，包括：半導體基板；上覆並部分地由半導體基板形成的存取裝置；上覆並電耦合至存取裝置的互連結構，其中互連結構包括金屬層與連通柱層的交替堆疊；互連結構中的金屬-鐵電-金屬(metal-ferroelectric-metal，MFM)裝置，垂直於交替堆疊的一對相鄰金屬層之間，其中MFM裝置包含底部電極、頂部電極、及底部電極與頂部電極之間的鐵電結構；且其中底部電極與氧的反應性小於頂部電極並包括沿底部電極的頂表面延伸的富氮層，其中富氮層相對於底部電極的其餘部分具有升高的氮濃度。在一些實施例中，頂部電極及底部電極由鉬或鉬化合物組成。在一些實施例中，底部電極藉由互連結構與存取裝置的一閘極電短路。在一些實施例中，底部電極藉由互連結構與存取裝置的一汲極區電短路。在一些實施例中，底部電極具有一T形輪廓，並形成突出至該對相鄰金屬層的一第一金屬層的一底部電極連通柱。在一些實施例中，半導體結構進一步包含一側壁間隔物，其上覆於鐵電結構並沿頂部電極的一側壁延伸。在一些實施例中，半導體結構進一步包含沿由底部電極、頂部電極、及鐵電結構形成的一共同側壁延伸的一側壁間隔物。

在各種實施例中，本申請案提供一種形成半導體結構的方法，包括：沉積底部電極層；上覆底部電極層沉積的鐵電層；上覆鐵電層沉積的頂部電極層；圖案化底部電極層、頂部電極層、及鐵電層以形成金屬-鐵電-金屬(metal-ferroelectric-metal，MFM)裝置；且其中底部電極層沉積為包含鉬的材料。在一些實施例中，底部電極層主要是鉬。在一些實施例中，底部電極層與氧的反應性小於頂部電極層。在一些實施例中，方法進一步包含以下步驟：形成上覆一基板的一互連結構，其中該互連結構包含一金屬特徵；沉積一介電層覆蓋該金屬特徵；及圖案化該介電層以形成曝光該金屬特徵的一連通柱開口；及其中該底部電極層內襯於該連通柱開口而沉積。在一些實施例中，方法進一步包含對該底部電極層的一頂表面執行一氮處理。

前述內容概述若干實施例的特徵，使得熟習此項技術者可更佳地理解本揭露的態樣。熟習此項技術者應瞭解，其可易於使用本揭露作為用於設計或修改用於實施本文中引入之實施例之相同目的及/或達成相同優勢之其他製程及結構的基礎。熟習此項技術者亦應認識到，此類等效構造並不偏離本揭露的精神及範疇，且此類等效構造可在本文中進行各種改變、取代、及替代而不偏離本揭露的精神及範疇。

2000:方法

2002~2016:動作

Claims

一種鐵電記憶體裝置，包含：一底部電極；一鐵電結構，上覆於該底部電極；及一頂部電極，上覆於該鐵電結構，其中該底部電極包含鉬，該底部電極具有一T形輪廓，其中該底部電極的頂表面的氮濃度高於該頂部電極的底表面的氮濃度。
如請求項1所述的鐵電記憶體裝置，其中該底部電極基本上由鉬組成。
如請求項2所述的鐵電記憶體裝置，其中該頂部電極基本上由鉬組成。
如請求項2所述的鐵電記憶體裝置，其中該頂部電極不含鉬。
如請求項2所述的鐵電記憶體裝置，其中該頂部電極包含氮化鈦、鉑、鋁銅、金、鈦、鉭、氮化鉭、或鎢、氮化鎢。
如請求項1所述的鐵電記憶體裝置，其中該鐵電結構直接接觸該底部電極及該頂部電極。
如請求項1所述的鐵電記憶體裝置，進一步包含：一側壁間隔物，上覆於該鐵電結構並沿該頂部電極的一側壁延伸。
如請求項1所述的鐵電記憶體裝置，其中該頂部電極及該底部電極由鉬化合物組成。
一種半導體結構，包含：一半導體基板；一存取裝置，上覆於該半導體基板並部分地由該半導體基板形成；一互連結構，上覆於並電耦合至該存取裝置，其中該互連結構包含金屬層與連通柱層的一交替堆疊；該互連結構中的一金屬-鐵電-金屬裝置，垂直位於該交替堆疊的一對相鄰金屬層之間，其中該金屬-鐵電-金屬裝置包含一底部電極、一頂部電極、及該底部電極與該頂部電極之間的一鐵電結構；及其中該底部電極與氧的反應性小於該頂部電極，且該底部電極包含沿該底部電極的一頂表面延伸的一富氮層，其中該富氮層相對於該底部電極的其餘部分具有升高的氮濃度，其中該底部電極具有一T形輪廓，並形成突出至該對相鄰金屬層的一第一金屬層的一底部電極連通柱，其中該底部電極的頂表面的氮濃度高於該頂部電極的底表面的氮濃度。
一種形成半導體結構的方法，包含：形成上覆一基板的一互連結構，其中該互連結構包含一金屬特徵；沉積一介電層覆蓋該金屬特徵；圖案化該介電層以形成曝光該金屬特徵的一連通柱開口；沉積一底部電極層延伸穿過該連通柱開口而形成接觸該金屬特徵的一底部電極連通柱；沉積一鐵電層上覆於該底部電極層；沉積一頂部電極層上覆於該鐵電層；圖案化該底部電極層、該頂部電極層、及該鐵電層以形成一金屬-鐵電-金屬裝置；及其中該底部電極層沉積為包含鉬的材料，該底部電極層的頂表面的氮濃度高於該頂部電極層的底表面的氮濃度。