TWI880978B - 具有電磁屏蔽之整合器件及其製造方法 - Google Patents
具有電磁屏蔽之整合器件及其製造方法 Download PDFInfo
- Publication number
- TWI880978B TWI880978B TW109138671A TW109138671A TWI880978B TW I880978 B TWI880978 B TW I880978B TW 109138671 A TW109138671 A TW 109138671A TW 109138671 A TW109138671 A TW 109138671A TW I880978 B TWI880978 B TW I880978B
- Authority
- TW
- Taiwan
- Prior art keywords
- bonding layer
- plane
- contacts
- layer
- bonding
- Prior art date
Links
Images
Classifications
-
- H10W90/00—
-
- H10W20/497—
-
- H10W42/20—
-
- H10W70/685—
-
- H10W80/00—
-
- H10W95/00—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
- H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
- H10D89/911—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using passive elements as protective elements
-
- H10W42/271—
-
- H10W72/934—
-
- H10W80/312—
-
- H10W80/327—
-
- H10W80/732—
-
- H10W90/20—
-
- H10W90/297—
-
- H10W90/722—
-
- H10W90/792—
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
透過屏蔽技術改善從第一晶圓到第二晶圓之晶圓接合程序的電磁耦合。示例可能包括建立由後段製程(BEOL)堆疊/繞線、接合接點以及用於閉環屏蔽平台之矽穿孔(TSV)所實現之用於整合器件之電磁(EM)屏蔽,以最小化來自主動器件因為渦流的EM干擾。該屏蔽可以在使用兩種不同的器件層/晶圓,主動器件層/晶圓以及被動器件層/晶圓的晶圓至晶圓接合程序中實現於主動器件層。該屏蔽可以藉由用於I/O埠以及接地(GND)接點兩者的圖形化繞線來設計。
Description
本專利申請主張享有以下申請之權益:於2019年12月6日提交,且名稱為“INTEGRATED DEVICE WITH ELECTROMAGNETIC SHIELD”的美國申請號16/706,167的優先權。該權益轉讓給本發明之受讓人,並明確地透過引用結合於此。
本公開內容整體上關於整合器件,具體而言但不限於此,係關於具有電磁(EM)屏蔽之整合器件。
為了讓電子器件在增加功能性之同時盡量保持小尺寸,整合程度更高之器件的需求變得重要。例如,相較於兩個單獨的器件,將被動器件以及主動器件整合至單個封裝中有助於達到更佳的整合效果,同時減少整合器件的外形尺寸。一種傳統之方法係在共同基板上並排配置兩個器件。然而,整合器件的橫向尺寸仍然引起問題。另一種傳統之方法係在共同基板上垂直配置一個器件在另一個器件上。然而,橫向整合會導致例如被動器件下的主動器件之間的EM干擾問題。
因此,需要克服傳統方法(包括在此提供之方法、系統以及裝置)之缺陷的系統、裝置以及方法。
以下呈現了與本公開內容之裝置以及方法相關的一個或多個方面及/或示例的簡化發明內容。因此,以下發明內容不應被視為關於所有預期方面及/或示例的廣泛綜述,也不應將以下發明內容視為識別關於所有預期方面及/或示例之關鍵或重要要素,或描述關於任何特定方面及/或示例之範圍。因此,以下發明內容之唯一目的僅係以簡化之形式,在以下將呈現的詳細描述之前,呈現與本公開內容之裝置及方法相關之一個或多個方面及/或示例的某些概念。
在一個方面,一種整合器件包括:第一器件層,包括主動器件以及第一器件接合層;第二器件層,包括被動器件以及第二器件接合層,第二器件層貼附至第一器件接合層;以及屏蔽,包括在第一器件接合層之第一平面中之複數個接合接點、在平行於第一平面之第二平面中之複數個接合層接點、在第二平面中之複數個接合層互連、在平行於第二平面且相對於第一平面之第三平面中之複數個穿孔、以及在平行於第三平面且相對於第二平面之第四平面中之複數個線末端互連,其中該複數個接合層互連將該複數個接合層互連中的至少一個耦接至該複數個接合層互連中的至少另一個,且該複數個線末端互連將該複數個穿孔中的至少一個耦接至該複數個穿孔中的至少另一個。
在另一方面,一種整合器件包括:第一器件層,包括主動器件以及第一器件接合層;第二器件層,包括被動器件以及第二器件接合層,第二器件層貼附至第一器件接合層;以及用於屏蔽電磁(EM)波之構件,用於屏蔽電磁波之該構件圍繞主動器件,且包括在第一器件接合層之第一平面中之複數個接合接點、在平行於第一平面之第二平面中之複數個接合層接點、在第二平面中之複數個接合層互連、在平行於第二平面且相對於第一平面之第三平面中之複數
個穿孔、以及在平行於第三平面且相對於第二平面之第四平面中之複數個線末端互連,其中該複數個接合層互連將該複數個接合層互連中的至少一個耦接至該複數個接合層互連中的至少另一個,且該複數個線末端互連將該複數個穿孔中的至少一個耦接至該複數個穿孔中的至少另一個。
在另一方面,一種用於製造整合器件之方法包括:形成第一器件基板;在第一器件基板中形成主動器件;在主動器件周圍形成屏蔽;在第一器件基板之第一側上形成第一器件接合層;形成第二器件基板;在第二器件基板中形成被動器件;在第二器件基板之第一側上形成第二器件接合層;以及將第一器件接合層接合至第二器件接合層。
基於圖式以及詳細描述,關於本公開內容之裝置以及方法的其他特徵以及優點對於本領域之技術人員將是顯而易見的。
100:第一晶圓
102:分割線
104:電磁場
106:第一器件層之第一側
110:第一器件層
112:第一器件
120:第一器件接合層
122:接合接點
124:接合層接點
126:線末端(EL)接點
128:接合層互連
129:EL互連
130:第二晶圓
140:第二器件層
142:第二器件
150:第二器件接合層
152:接合接點
154:接合層接點
156:線末端(EL)接點
160:接合介面
170:接地接點
172:第一穿孔
174:第二穿孔
176:穿孔
180:I/O接腳
190:屏蔽
300:電路
400:整合器件
700:方法
702:步驟
704:步驟
706:步驟
708:步驟
710:步驟
712:步驟
714:步驟
716:步驟
718:步驟
720:步驟
722:步驟
724:步驟
726:步驟
728:步驟
800:行動器件
801:處理器
808:緩衝處理單元(BPU)
810:節流閥
811:分支指令佇列(BIQ)
812:指令管線
822:單晶片系統(system-on-chip)器件
826:顯示控制器
828:顯示器
830:輸入器件
832:記憶體
834:編碼器/解碼器(CODEC)
836:揚聲器
838:麥克風
840:無線控制器
842:無線天線
844:電源
900:整合器件
902:行動電話器件
904:膝上型計算機器件
906:固定位置終端機器件
透過參考以下詳細之描述並配合圖式,將更好地理解本公開內容,同時更容易獲得針對本公開內容之各方面及其許多附帶優點的較完整的理解。前述之圖式僅旨在說明而非限制本公開內容,其中:圖1示出根據本公開內容之一些示例之用於整合器件之示例性接合程序;圖2示出根據本公開內容之一些示例之用於整合器件之示例性接合介面;圖3示出根據本公開內容之一些示例之用於整合器件之示例性VCO電路;
圖4示出根據本公開內容之一些示例之示例性整合器件;圖5示出根據本公開內容之一些示例之示例性整合器件的平面圖;圖6示出根據本公開內容之一些示例之示例性屏蔽整合器件;圖7示出根據本公開內容之一些示例之用於製造整合器件的示例性部份方法;圖8示出根據本公開內容之一些示例之示例性行動器件;以及圖9示出根據本公開內容之一些示例之可以與任何前述之整合器件整合之各種電子器件。
根據慣例,圖式所描繪之特徵可能未按比例繪製。相應地,為了清楚呈現,所描繪之特徵的尺寸可以被任意地擴大或減少。根據慣例,為了清楚呈現,部份圖式經過簡化。因此,圖式可能未示出特定裝置或方法的所有組件。此外,在整個說明書以及圖式中,相同的圖式標號表示相同的特徵。
本公開內容之方法、裝置以及系統減輕了傳統之方法、裝置、系統之缺點以及其他先前未識別之需求。
圖1示出根據本公開內容之一些示例之用於整合器件的示例性接合程序。如圖1所示,用於整合器件之接合程序可以包括:第一晶圓100,其包括在第一器件層110中之複數個第一器件(例如,以電晶體為例的主動裝置)以及第一器件接合層120;以及第二晶圓130,其包括在第二器件層140中之複數個第二器件(例如,以變壓器、電感器為例的被動器件)以及第二器件接合層150。第一晶圓100以及第二晶圓130被配對在一起,使得第一器件接合層120對齊第二器件接合層150,以接合第一晶圓100以及第二晶圓130。其後,可以沿著分割線
102分割經接合之晶圓,以形成單獨之整合器件,其中每個器件皆包括第一器件層110、第一器件接合層120、第二器件層140以及第二器件接合層150。各個整合器件還可以包括額外的繞線、接地接點以及用於外部通信的輸入/輸出(I/O)接腳。
圖2示出根據本公開內容之一些示例之用於整合器件的示例性接合介面。如圖2所示,第一器件接合層120與第二器件接合層150在接合介面160處配對。如圖所示,第一器件接合層120可以包括複數個接合接點122、複數個接合層接點124(僅示出一個)以及複數個線末端(EL)接點126(僅示出一個)。類似地,第二器件接合層150可以包括複數個接合接點152、複數個接合層接點154(僅示出一個)以及複數個線末端(EL)接點156(僅示出一個)。該結構可以相對於接合介面160對稱,也可以如圖所示為不對稱的。
圖3示出根據本公開內容之一些示例之用於整合器件的示例性VCO電路。如圖3所示,示例電路300可以包括至少一個整合器件,其包括在第一器件層110(未示出)中之第一器件112(例如電晶體)以及在第二器件層140(未示出)中之第二器件142(例如電感器)。
圖4示出根據本公開內容之一些示例之示例性整合器件。如圖4所示,整合器件400可以包括第一器件112、複數個接地接點170以及位於第一器件層110之第一側106上之複數個I/O接腳180(僅示出一個)。整合器件400在主動器件(例如第一器件112)的操作期間中會產生電磁場104。這些電磁場可能會干擾被動器件(例如第二器件142)。為了減少或消除干擾,整合器件400可以使用包括圍繞第一器件112之第一器件層110中的接點、穿孔以及繞線的配置的屏蔽190去屏蔽第二器件142免於來自第一器件112的電磁干擾。
圖5示出根據本公開內容之一些示例之示例性整合器件的平面圖。如圖5所示,整合器件500可以包括圍繞第一器件112的屏蔽190,以屏蔽第二器件142免於來自第一器件112的電磁干擾。屏蔽190可以包括複數個接地接點170中的一個、第一穿孔172、接合層120、第二穿孔174以及複數個接地接點170中之圍繞第一器件112以及I/O接腳180的另一個接點。從圖5的平面圖可以看出,屏蔽190還圍繞I/O接腳180的至少一個,以屏蔽I/O接腳180以及第二器件142免於由第一器件112產生的EM干擾。
圖6示出根據本公開內容之一些示例的示例性屏蔽整合器件。如圖6所示,屏蔽190的一部分在第一器件接合層120中。屏蔽190可以包括:複數個接合接點122、複數個接合層接點124、複數個穿孔176、複數個接合層互連128,其選擇性地耦接於該複數個接合層接點124中的一些之間、以及複數個EL互連129,其選擇性地耦接至該複數個穿孔176中的一些,使得電磁場104可以耦接至屏蔽190並透過複數個接地接點170(未示出)接地。
圖7示出根據本公開內容之一些示例之用於製造整合器件的示例性部分方法。如圖7所示,部分方法700可以在方塊702中以形成第一器件基板。部分方法700可以在方塊704中繼續,以在第一器件基板中形成主動器件。部分方法700可以在方塊706中繼續,以在主動器件周圍形成屏蔽。部分方法700可以在方塊708中繼續,以在第一器件基板之第一側上形成第一器件接合層。部分方法700可以在方塊710中繼續,以形成第二器件基板。部分方法700可以在方塊712中繼續,以在第二器件基板中形成被動器件。部分方法700可以在方塊714中繼續,以在第二器件基板之第一側上形成第二器件接合層。部分方法700可以結束於方塊716中,以將第一器件接合層接合至第二器件接合層。
部分方法700可以替代地在方塊718中繼續,以在第一器件接合層之第一平面中形成複數個接合接點。部分方法700可以替代地在方塊720中繼續,以在平行於第一平面之第二平面中形成複數個接合層接點。部分方法700可以替代地在方塊722中繼續,以在第二平面中形成複數個接合層互連。部分方法700可以替代地在方塊724中繼續,以在平行於第二平面且相對於第一平面之第三平面形成複數個穿孔。部分方法700可以替代地在方塊726中繼續,以在平行於第三平面且相對於第二平面之第四平面中形成複數個線末端互連,其中該複數個接合層互連將該複數個接合層互連中的至少一個耦接至該複數個接合層互連中的至少另一個,且該複數個線末端互連將該複數個穿孔中的至少一個耦接至該複數個穿孔中的至少另一個。部分方法700可以替代地在方塊728中繼續,以在第一器件層之第一側形成複數個I/O接腳以及複數個接地接點,且其中第一器件接合層位於第一器件層之相對於第一側之第二側。
圖8示出根據本公開內容之一些示例之示例性行動器件。參照圖8,根據示例性方面所配置之行動器件的方塊圖被描繪出且總體被標記為800。在一些方面中,行動器件800可以被配置為無線通信器件。如圖所示,行動器件800包括處理器801、其可以被配置為實現本公開內容之某些方面之方法。如本領域所皆知的,處理器801被呈現為包括指令管線812、緩衝處理單元(BPU)808、分支指令佇列(BIQ)811以及節流閥810。為了清楚呈現知目的,為了清楚呈現之目的,圖中之處理器801省略這些方塊的其他眾所周知的細節(例如計數器、入口、置信字段、加權總和以及比較器等)。
處理器801可以透過鏈路通信地耦接至記憶體832,該鏈路可以是晶粒至晶粒或晶片至晶片的鏈路。行動器件800還包括顯示器828以及顯示控制器
826,其中顯示控制器826耦接至處理器801以及顯示器828。
在一些方面,圖8可以包括:耦接至處理器801的編碼器/解碼器(CODEC)834(例如音頻及/或語音CODEC);耦接至CODEC 834的揚聲器836以及麥克風838;耦接至無線天線842以及處理器801的無線控制器840(其可以包括數據機)。
在特定方面,前述之一個或多個方塊被呈現,處理器801、顯示控制器826、記憶體832、CODEC 834以及無線控制器840可被包括在系統級封裝(system-in-package)或單晶片系統(system-on-chip)器件822中。輸入器件830(例如實體或虛擬鍵盤)、電源844(例如電池)、顯示器828、輸入器件830、揚聲器836、麥克風838、無線天線842以及電源844可以在單晶片系統器件822之外部,且可以耦接至單晶片系統器件822之組件,例如介面或控制器。
應當注意的是,儘管圖8描繪行動器件,但是處理器801以及記憶體832也可以被整合至機上盒、音樂播放器、影片播放器、娛樂單元、導航器件、個人數位助理(PDA)、固定位置資料單元、計算機、筆記型電腦、平板電腦、通信器件、行動電話或其他類似之器件中。
圖9示出根據本公開內容之一些示例中可以與下列任何一者整合之電子器件:前述之整合器件、半導體器件、積體電路、晶粒、中介層、堆疊或堆疊封裝(PoP)。例如,行動電話器件902、膝上型計算機器件904以及固定位置終端機器件906可以包括本文所述之整合器件900。整合器件900可以是例如本文所述的積體電路、晶粒,整合器件;整合器件封裝、積體電路器件、器件封裝、積體電路(IC)封裝、堆疊封裝器件中的任何一種。其他電子器件也可能具有整合器件900的特徵,包括但不限於包括以下各項之器件(例如電子器件)組:行
動器件、手持式個人通信系統(PCS)單元、可攜式資料單元(例如個人數位助理)、支援全球定位系統(GPS)之器件、導航器件、機上盒、音樂播放器、影片播放器、娛樂器件、固定位置資料單元(例如讀表器件)、通信器件、智慧型手機、平板電腦、計算機、穿戴式器件、伺服器、路由器、在自動載具(例如自動駕駛載具)中實現的電子器件或其他任何儲存或提取資料或計算機指令的器件、或其任何組合。
將理解的是,本公開內容的各個方面可以被描述為功能上等同於本領域技術人員所描述及/或認知之結構、材料及/或器件。此外應當注意的是,說明書或申請專利範圍中公開之方法、系統以及裝置可以由包括用於執行本方法的各個動作的構件的器件來實現。例如,在一個方面,整合器件可以包括:第一器件層(例如第一器件層110),包括主動器件以及第一器件接合層(例如第一器件接合層120);第二器件層(例如第二器件層140),包括被動器件以及第二器件接合層(例如第二器件接合層150),且貼附至第一器件接合層;以及用於屏蔽電磁(EM)波之構件(例如屏蔽190),用於屏蔽電磁波之構件圍繞主動器件,且包括在第一器件接合層之第一平面中之複數個接合接點、在平行於第一平面之第二平面中之複數個接合層接點、在第二平面中之複數個接合層互連、在平行於第二平面且相對於第一平面之第三平面中之複數個穿孔、以及在平行於第三平面且相對於第二平面之第四平面中之複數個線末端互連,其中該複數個接合層互連將該複數個接合層互連中的至少一個耦接至複數個接合層互連中的至少另一個,且該複數個線末端互連將該複數個穿孔中的至少一個耦接至該複數個穿孔中的至少另一個。將理解的是,前述之各方面僅作為示例,且所主張的各個方面不限於作為示例所引用的特定參考及/或圖式。
圖1至圖9所示出一個或多個組件、程序、特徵及/或功能中可以被重新排列及/或組合成單個組件、程序、特徵或功能,或者被結合為多個組件、程序或功能中。在不悖離本公開內容之情況下,還可以增加額外的元件、組件、程序及/或功能。還須注意的是,圖1至圖9以及其對應之本公開內容中之描述不限制於晶粒及/或積體電路(IC)。在一些實現例中,圖1至圖9及其對應的描述可以用於製造、產生、提供及/或生產整合裝置。在一些實施例中,器件可以包括晶粒、整合器件、晶粒封裝、積體電路(IC)、器件封裝、積體電路(IC)封裝、晶圓、半導體器件、堆疊封裝(PoP)器件及/或中介層。
如本公開內容所使用的,用語「用戶器件」(或「UE」)、「用戶器件」、「用戶終端機」、「客戶端器件」、「通信器件」、「無線器件」、「無線通信器件」、「手持式器件」、「行動器件」、「行動終端機」、「行動基地台」、「手機」、「存取終端機」、「訂戶器件」、「訂戶終端機」、「訂戶站」、「終端機」及其變體可互換地指可以接收無線通信及/或導航信號的任何合適的行動或固定式器件。這些用語包括但不限於音樂播放器、影片播放器、娛樂單元、導航器件、通信器件、智慧型手機、個人數位助理、固定位置終端機、平板電腦、計算機、穿戴式器件、膝上型計算機、伺服器、自動載具中的自動器件及/或其他類型的通常由人攜帶及/或具有通信功能(例如無線、蜂巢式、紅外線、短距無線電等)的可攜式電子器件。這些用語還旨在包括與另一器件通信的器件,該另一器件可以接收無線通信及/或導航信號(例如透過短距離無線電、紅外線、有線連接或其他連接),不管衛星信號接收、輔助資料接收及/或位置相關的處理發生在該器件還是其他器件上。此外,這些用語旨在包括能夠經由無線電存取網路(RAN)與核心網路通信的所有器件,包括無線以及有線通信器件,
並且UE可以透過核心網路來與外部網路連接。例如網際網路以及其他UE。理所應當地,連接至核心網路及/或網際網路的其他機制(例如透過有線存取網路,無線區域網路(WLAN)(例如基於IEEE 802.11等))對於UE來說也是可能的。UE可以透過多種類型的器件中的任何一種來實現,包括但不限於印刷電路(PC)板、緊湊型快閃(compact flash)器件、外部或內部數據機、無線或有線電話、智慧手機、平板電腦、追蹤器件、資產標記等。UE可以透過其向RAN發送信號的通信鏈路被稱為上行鏈路信道(諸如反向流量信道、反向控制信道、存取信道等)。RAN可以透過其向UE發送信號的通信鏈路被稱為下行鏈路或前向鏈路信道(例如傳呼信道、控制信道、廣播信道、前向流量信道等)。如本文所使用的,用語流量信道(TCH)可以指上行/反向鏈路或下行鏈路/前向流量信道。
電子器件之間的無線通信可以基於不同的技術,例如分碼多重存取(CDMA)、W-CDMA,分時多重存取(TDMA)、分頻多重存取(FDMA)、正交分頻多工(OFDM)、全球行動通信系統(GSM)、3GPP長期演進(LTE)、藍芽(BT)、低功耗藍牙(BLE)、IEEE 802.11(WiFi)以及IEEE 802.15.4(Zigbee/Thread)或其他可以在無線通信網路或資訊通信網路中使用之協定。低功耗藍牙(也稱為藍牙LE、BLE以及Bluetooth Smart)是一種無線個人區域網路技術,由藍牙技術聯盟設計及銷售,其旨在保持相似的通信範圍的同時顯著降低功耗以及成本。隨著藍牙核心規範版本4.0的採用,BLE在2010年合併到主要的藍牙標準中,並在藍牙5中進行了更新(兩者均明確地完整合併)。
詞語「示例性」在本文中用來表示「用作示例、實例或說明」。本文中描述為「示例性」的任何細節均不應被解釋為優於其他示例。同樣地,用語「示例」並不意味著所有示例都包括所討論之特徵、優點或操作模式。此外,
某個特徵及/或結構可以與一個或多個其他特徵及/或結構組合。此外,本文所描述之至少部份裝置可以被配置為執行本文所描述之至少部份方法。
本文所使用之術語係出於描述特定示例之目的,且不旨在限制本公開內容之示例。如本文所使用的,單數形式之「一」,「一個」及「該」也旨在包括複數形式,除非上下文另外明確指出。將進一步理解的是,用語「包括」及/或「包括」在本文中使用時,強調存在所述特徵、整數、動作、操作、元素及/或組件,但不排除存在或增加一個或多個其他特徵、整數、動作、操作、元素、組件及/或其組合。
應當注意的是,用語「連接」、「耦接」或其任何變體是指元件之間任何直接或間接的連接或耦接,且可以涵蓋透過其「連接」或「耦接」兩個元件的中間元件。
本文中不限制使用例如「第一」、「第二」等名稱的元件的數量及/或順序。而是,將這些指定用作在兩個或更多個元素及/或元素的實例之間進行區分的便利方法。且除非另有說明,否則一組元素可以包括一個或多個元素。
本領域技術人員將理解的是,可以使用多種不同科技及技術中的任何一種來表示資訊以及信號。例如,在以上所以描述中可能引用之資料、指令、命令、資訊、信號、位元、符號以及晶片可以由電壓、電流、電磁波、磁場或磁粒子、光場或光粒子或其任何組合來表示。
在本申請中所描述或說明的內容均不旨在將任何組件、動作、特徵、利益、優點或等同物貢獻給公眾,無論該組件、動作、特徵、利益、優點或等同物是否在申請專利範圍中被敘述。
此外,本領域之技術人員將理解的是,關聯於本公開內容之示例
之各種說明性的邏輯區塊、模組、電路以及演算法動作可以被實現為電子硬體、計算機軟體或兩者的組合。為了清楚地說明硬體以及軟體的可互換性,上面已經依據其功能整體地描述了各種說明性的組件、區塊、模組、電路以及動作。這些功能實現為硬體還是軟體取決於施加在整個系統上的特定應用以及設計的限制。技術人員可以針對每個特定應用以不同之方式來實現所描述之功能,但是這種實現之決定不應被解釋為造成脫離本公開內容之範圍。
儘管有部分方面在描述時係關聯於器件,但是理所應當地,這些方面也構成相應方法之描述,因此,器件的方塊或組件也應被理解為相應方法之動作或特徵。類似地,關聯於或作為方法動作來描述之方面也構成對相應器件的相應方塊或細節或特徵的描述。該方法動作中的一些或全部可以由硬體裝置執行(或使用硬體裝置),例如微處理器、可程式化計算機或電子電路。在一些示例中,這些裝置可以執行一些或複數的方法動作。
在上面的詳細描述中,可以看出在示例中,不同的特徵被分組在一起。不應將這種公開方式理解為,旨在使所主張之示例具有之特徵多於相應申請專利範圍中所明確提及的。相反地,本公開內容包括之特徵可以少於所公開之單個示例的所有特徵。因此,下面的申請專利範圍應被認為是結合在說明書中,每個請求項本身可以作為單獨的例子。儘管每個請求項本身可以作為一個單獨的示例,惟應注意的是,儘管附屬項可以指在申請專利範圍中與一個或多個請求項的特定組合,其他示例也可以包含或包括該附屬項與其他任何附屬項之標的之結合,或者包含或包括任何特徵與其他附屬項或獨立項之結合。除非明確表示不旨在包括特定之組合,否則本文包括前述的這些組合。此外,還旨在將請求項之特徵包括在任何其他獨立項中,即使該請求項不直接附屬該獨立項。
此外,在一些示例中,一個單獨之動作可以被細分為複數個子動作或者可以包含複數個子動作。這樣的子動作可以被包含在揭露之單獨動作中,也可以作為揭露之單獨動作一部分。
儘管前述之公開內容示出了本公開內容的說明性示例,惟應注意的是,在不悖離由所附申請專利範圍定義之本公開內容之範圍的情況下,可以在本文中進行各種改變以及修改。根據本公開內容示例之方法請求項的功能及/或動作不需要以任何特定順序執行。此外,眾所周知之元素將不會被詳細描述或者可能被省略,以免模糊本公開內容之各方面以及示例的相關細節。此外,儘管可能以單數形式描述或主張本公開內容之要素,但仍涵蓋複數之形式,除非明確地限制於單數形式。
112:第一器件
142:第二器件
170:接地接點
172:第一穿孔
174:第二穿孔
180:I/O接腳
190:屏蔽
Claims (19)
- 一種整合器件,包括:第一器件層,包括主動器件以及第一器件接合層;第二器件層,包括被動器件以及第二器件接合層,該第二器件接合層貼附至且接觸該第一器件接合層;以及屏蔽,包括在該第一器件接合層之第一平面中之複數個接合接點、在平行於該第一平面之第二平面中之複數個接合層接點、在該第二平面中之複數個接合層互連、在平行於該第二平面且相對於該第一平面之第三平面中之複數個穿孔、以及在平行於該第三平面且相對於該第二平面之第四平面中之複數個線末端互連,其中該複數個接合層互連將該複數個接合層接點中的至少一個耦接至該複數個接合層接點中的至少另一個,且該複數個線末端互連將該複數個穿孔中的至少一個耦接至該複數個穿孔中的至少另一個,其中該屏蔽係在該主動器件與該被動器件之間,以及其中該複數個接合接點、該複數個接合層接點、該複數個接合層互連、該複數個穿孔及該複數個線末端互連均形成於該第一器件接合層內。
- 根據請求項1所述之整合器件,其中該屏蔽耦接至地。
- 根據請求項1所述之整合器件,進一步包括在該第一器件層之第一側之複數個I/O接腳以及複數個接地接點,且其中該第一器件接合層係在該第一器件層之相對於該第一側之第二側。
- 根據請求項3所述之整合器件,其中該屏蔽耦接至該複數個接地接點中之至少一個。
- 根據請求項3所述之整合器件,其中該屏蔽被配置為圍繞在該第一器件層之該第一側之複數個I/O接腳中的至少一個。
- 根據請求項1所述之整合器件,其中該屏蔽被配置為圍繞該主動器件之頂部及一側或多側。
- 根據請求項1所述之整合器件,其中該整合器件被結合至從群組選出之器件,該群組包括:音樂播放器、影片播放器、娛樂性單元、導航器件、通信器件、行動器件、行動電話、智慧型電話、個人數位助理、固定位置終端機、平板計算機、計算機、穿戴式器件、膝上型計算機、伺服器以及自動載具中之器件。
- 一種整合器件,包括:第一器件層,包括主動器件以及第一器件接合層;第二器件層,包括被動器件以及第二器件接合層,該第二器件接合層貼附至且接觸該第一器件接合層;以及用於屏蔽電磁(EM)波之構件,包括在該第一器件接合層之第一平面中之複數個接合接點、在平行於該第一平面之第二平面中之複數個接合層接點、在該第二平面中之複數個接合層互連、在平行於該第二平面且相對於該第一平面之第三平面中之複數個穿孔、以及在平行於該第三平面且相對於該第二平面之第四平面中之複數個線末端互連,其中該複數個接合層互連將該複數個接合層接點中的至少一個耦接至該複數個接合層接點中的至少另一個,且該複數個線末端互連將該複數個穿孔中的至少一個耦接至該複數個穿孔中的至少另一個,其中該用於屏蔽電磁波之構件係在該主動器件與該被動器件之間,以及其中該複數個接合接點、該複數個接合層接點、該複數個接合層互連、該複數個穿孔及該複數個線末端互連均形成於該第一器件接合層內。
- 根據請求項8所述之整合器件,其中用於屏蔽電磁波之該構件耦接至地。
- 根據請求項9所述之整合器件,進一步包括在該第一器件層之第一側之複數I/O接腳以及複數接地接點,且其中該第一器件接合層位於該第一器件層之第二側,該第二側相對於該第一器件層之第一側。
- 根據請求項10所述之整合器件,其中用於屏蔽電磁波之該構件耦接至該複數個接地接點中之至少一個。
- 根據請求項10所述之整合器件,其中用於屏蔽電磁波之該構件被配置為圍繞在該第一器件層之該第一側之複數個I/O接腳中的至少一個。
- 根據請求項9所述之整合器件,其中用於屏蔽電磁波之該構件被配置為在該主動器件之至少三側上圍繞該主動器件之頂部及一側或多側。
- 根據請求項9所述之整合器件,其中該整合器件被結合至從群組選出之器件,該群組包括:音樂播放器、影片播放器、娛樂性單元、導航器件、通信器件、行動器件、行動電話、智慧型電話、個人數位助理、固定位置終端機、平板計算機、計算機、穿戴式器件、膝上型計算機、伺服器以及自動載具中之器件。
- 一種用於製造整合器件之方法,該方法包括:形成第一器件基板;在該第一器件基板中形成主動器件;形成屏蔽;在該第一器件基板之第一側上形成第一器件接合層;形成第二器件基板;在該第二器件基板中形成被動器件;在該第二器件基板之第一側上形成第二器件接合層;以及將該第一器件接合層接合至該第二器件接合層, 其中該第二器件接合層貼附至且接觸該第一器件接合層,其中該屏蔽係在該主動器件與該被動器件之間,其中形成該屏蔽包括:在該第一器件接合層之第一平面中形成複數個接合接點;在平行於該第一平面之第二平面中形成複數個接合層接點;在該第二平面中形成複數個接合層互連;在平行於該第二平面且相對於該第一平面之第三平面中形成複數個穿孔;以及在平行於該第三平面且相對於該第二平面之第四平面中形成複數個線末端互連,其中該複數個接合層互連將該複數個接合層接點中的至少一個耦接至該複數個接合層接點中的至少另一個,且該複數個線末端互連將該複數個穿孔中的至少一個耦接至該複數個穿孔中的至少另一個,以及其中該複數個接合接點、該複數個接合層接點、該複數個接合層互連、該複數個穿孔及該複數個線末端互連均形成於該第一器件接合層內。
- 根據請求項15所述之方法,進一步包括在第一器件層之第一側上形成複數個I/O接腳以及複數個接地接點,且其中該第一器件接合層係在該第一器件層之相對於該第一側之第二側。
- 根據請求項16所述之方法,其中該屏蔽耦接至該複數個接地接點中之至少一個。
- 根據請求項16所述之方法,其中該屏蔽被配置為圍繞在該第一器件層之該第一側之複數I/O接腳中的至少一個。
- 根據請求項15所述之方法,其中該屏蔽被配置為圍繞該主動器件之頂部及一側或多側。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US16/706,167 US11652064B2 (en) | 2019-12-06 | 2019-12-06 | Integrated device with electromagnetic shield |
| US16/706,167 | 2019-12-06 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202133715A TW202133715A (zh) | 2021-09-01 |
| TWI880978B true TWI880978B (zh) | 2025-04-21 |
Family
ID=73544309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW109138671A TWI880978B (zh) | 2019-12-06 | 2020-11-05 | 具有電磁屏蔽之整合器件及其製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US11652064B2 (zh) |
| EP (1) | EP4070374A1 (zh) |
| CN (1) | CN114631182B (zh) |
| TW (1) | TWI880978B (zh) |
| WO (1) | WO2021112979A1 (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11587856B2 (en) * | 2017-03-15 | 2023-02-21 | Abb Schweiz Ag | Solid state switching device |
| JP7507024B2 (ja) * | 2020-07-17 | 2024-06-27 | ローム株式会社 | 半導体装置 |
| US11594506B2 (en) * | 2020-09-23 | 2023-02-28 | Advanced Semiconductor Engineering, Inc. | Semiconductor package |
| US12136613B2 (en) * | 2022-02-10 | 2024-11-05 | Xilinx, Inc. | Chip package with near-die integrated passive device |
| CN119943832B (zh) * | 2025-01-21 | 2025-09-23 | 北京玄戒技术有限公司 | 封装结构、封装方法、芯片堆叠结构和电子设备 |
| CN119943829B (zh) * | 2025-01-21 | 2025-12-12 | 北京玄戒技术有限公司 | 封装结构、芯片堆叠结构、电子设备和封装方法 |
| CN119943831B (zh) * | 2025-01-21 | 2025-11-18 | 北京玄戒技术有限公司 | 封装结构、电子设备、芯片堆叠结构和封装方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200633183A (en) * | 2005-03-02 | 2006-09-16 | United Microelectronics Corp | System-on-chip with shield rings for shielding functional blocks therein from electromagnetic interference |
| US20100078778A1 (en) * | 2008-09-30 | 2010-04-01 | Hans-Joachim Barth | On-Chip RF Shields with Front Side Redistribution Lines |
| US20180240759A1 (en) * | 2017-02-23 | 2018-08-23 | Qorvo Us, Inc. | Integrated module with electromagnetic shielding |
| US20190074267A1 (en) * | 2017-09-06 | 2019-03-07 | STATS ChipPAC Pte. Ltd. | Semiconductor Device and Method of Forming a 3D Integrated System-in-Package Module |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7728417B2 (en) * | 2005-05-27 | 2010-06-01 | Stats Chippac Ltd. | Integrated circuit package system including shield |
| US8609463B2 (en) * | 2007-03-16 | 2013-12-17 | Stats Chippac Ltd. | Integrated circuit package system employing multi-package module techniques |
| US20080315374A1 (en) * | 2007-06-25 | 2008-12-25 | Sung Soo Kim | Integrated circuit package-in-package system with magnetic film |
| US8278141B2 (en) * | 2008-06-11 | 2012-10-02 | Stats Chippac Ltd. | Integrated circuit package system with internal stacking module |
| US7948064B2 (en) * | 2008-09-30 | 2011-05-24 | Infineon Technologies Ag | System on a chip with on-chip RF shield |
| US8063469B2 (en) | 2008-09-30 | 2011-11-22 | Infineon Technologies Ag | On-chip radio frequency shield with interconnect metallization |
| US10950599B1 (en) * | 2014-01-28 | 2021-03-16 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10872879B2 (en) * | 2015-11-12 | 2020-12-22 | Amkor Technology Singapore Holding Pte. Ltd. | Semiconductor package and manufacturing method thereof |
| US9748206B1 (en) | 2016-05-26 | 2017-08-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Three-dimensional stacking structure and manufacturing method thereof |
| US10854579B2 (en) * | 2016-06-23 | 2020-12-01 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor package structure |
| CN107768349B (zh) * | 2017-09-25 | 2019-11-01 | 江苏长电科技股份有限公司 | 双面SiP三维封装结构 |
| US20190103365A1 (en) * | 2017-09-29 | 2019-04-04 | Nxp Usa, Inc. | Selectively shielded semiconductor package |
| US10468355B2 (en) * | 2017-12-08 | 2019-11-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | EMI Shielding structure in InFO package |
| US10879220B2 (en) * | 2018-06-15 | 2020-12-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package-on-package structure and manufacturing method thereof |
| US11424197B2 (en) * | 2018-07-27 | 2022-08-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package, package structure with redistributing circuits and antenna elements and method of manufacturing the same |
| US11621249B2 (en) * | 2018-09-04 | 2023-04-04 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| KR102711765B1 (ko) * | 2019-03-06 | 2024-09-27 | 삼성전기주식회사 | 전자 소자 모듈 및 그 제조 방법 |
| CN110478260A (zh) * | 2019-08-16 | 2019-11-22 | 深圳市植乐家芳香科技有限公司 | 一种含有大麻二酚的低敏组合物和低敏香水 |
-
2019
- 2019-12-06 US US16/706,167 patent/US11652064B2/en active Active
-
2020
- 2020-10-29 EP EP20811828.1A patent/EP4070374A1/en active Pending
- 2020-10-29 WO PCT/US2020/057830 patent/WO2021112979A1/en not_active Ceased
- 2020-10-29 CN CN202080076501.1A patent/CN114631182B/zh active Active
- 2020-11-05 TW TW109138671A patent/TWI880978B/zh active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200633183A (en) * | 2005-03-02 | 2006-09-16 | United Microelectronics Corp | System-on-chip with shield rings for shielding functional blocks therein from electromagnetic interference |
| US20100078778A1 (en) * | 2008-09-30 | 2010-04-01 | Hans-Joachim Barth | On-Chip RF Shields with Front Side Redistribution Lines |
| US20180240759A1 (en) * | 2017-02-23 | 2018-08-23 | Qorvo Us, Inc. | Integrated module with electromagnetic shielding |
| US20190074267A1 (en) * | 2017-09-06 | 2019-03-07 | STATS ChipPAC Pte. Ltd. | Semiconductor Device and Method of Forming a 3D Integrated System-in-Package Module |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202133715A (zh) | 2021-09-01 |
| US20210175181A1 (en) | 2021-06-10 |
| US11652064B2 (en) | 2023-05-16 |
| EP4070374A1 (en) | 2022-10-12 |
| WO2021112979A1 (en) | 2021-06-10 |
| CN114631182B (zh) | 2025-05-02 |
| CN114631182A (zh) | 2022-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI880978B (zh) | 具有電磁屏蔽之整合器件及其製造方法 | |
| US11804428B2 (en) | Mixed pad size and pad design | |
| US12046530B2 (en) | Thermal bridge interposer structure | |
| CN116134591A (zh) | 具有嵌入绝缘层内的局部高密度布线区域的封装件 | |
| TW202220153A (zh) | 重分佈層連接 | |
| CN115997286A (zh) | 具有与之附接的有源器件和/或无源器件的衬底 | |
| US20210407919A1 (en) | Hybrid metallization and laminate structure | |
| US11183446B1 (en) | X.5 layer substrate | |
| US20220130741A1 (en) | Package structure for passive component to die critical distance reduction | |
| TWI911231B (zh) | 具有嵌入絕緣層內的局部高密度佈線區域的封裝的設備及用於製造前述設備的方法 | |
| US11398806B2 (en) | Hybrid pinning package for radio frequency filters | |
| US20240203860A1 (en) | Package bumps of a package substrate | |
| TWI911257B (zh) | 基板、用於製造基板的方法以及非瞬態電腦可讀取媒體 | |
| US10892236B2 (en) | Integrated circuit having a periphery of input/output cells | |
| TW202247406A (zh) | 圓形接合指狀焊盤 |