TWI880842B

TWI880842B - 可提升處理效率的圖像畸變校正裝置與圖像畸變校正方法

Info

Publication number: TWI880842B
Application number: TW113132095A
Authority: TW
Inventors: 邱育杰
Original assignee: 大陸商星宸科技股份有限公司
Priority date: 2024-08-26
Filing date: 2024-08-26
Publication date: 2025-04-11

Abstract

圖像畸變校正裝置包含插值範圍預處理電路、記憶體、第一暫存器組、控制電路以及像素處理電路。插值範圍預處理電路根據一映射表獲得複數個第一映射點，並根據該複數個第一映射點決定一第一像素集合。記憶體儲存一輸入圖像資料。控制電路確認該記憶體中的該輸入圖像資料是否包含對應於該第一像素集合的一第一集合資料，並在該輸入圖像資料包含該第一集合資料時將該第一集合資料儲存至該第一暫存器組。像素處理電路根據該第一暫存器組中的該第一集合資料執行一畸變校正以產生複數個輸出像素資料，並據以產生一輸出圖像資料。

Description

可提升處理效率的圖像畸變校正裝置與圖像畸變校正方法

本案是關於圖像畸變校正裝置，尤其是可提升處理效率的圖像畸變校正裝置與圖像畸變校正方法。

現有的圖像畸變校正裝置通常是逐像素的進行校正，即圖像畸變校正裝置在每次畸變校正中僅能產生一個校正後的像素資料，且在畸變校正需使用大量的靜態隨機存取記憶體來儲存原始圖像資料，或是需要透過多次讀取來從靜態隨機存取記憶體取得足夠的原始圖像資料。如此，將使得整體效率較差以及電路面積較大。

於一些實施態樣中，本案的目的之一在於提供一種可提升處理效率的圖像畸變校正裝置與圖像畸變校正方法，以改善先前技術之不足。

於一些實施態樣中，圖像畸變校正裝置包含插值範圍預處理電路、記憶體、第一暫存器組、控制電路以及像素處理電路。插值範圍預處理電路根據一映射表獲得複數個第一映射點，並根據該複數個第一映射點決定一第一像素集合。記憶體儲存一輸入圖像資料。控制電路確認該記憶體中的該輸入圖像資料是否包含對應於該第一像素集合的一第一集合資料，並在該輸入圖像資料包含該第一集合資料時將該第一集合資料儲存至該第一暫存器組。像素處理電路根據該第一暫存器組中的該第一集合資料執行一畸變校正以產生複數個輸出像素資料，並據以產生一輸出圖像資料。

於一些實施態樣中，經由一圖像畸變校正裝置執行的一種圖像畸變校正方法包含下列操作：根據一映射表獲得複數個第一映射點，並根據該複數個第一映射點決定一第一像素集合；確認該圖像畸變校正裝置的一記憶體中的一輸入圖像資料是否包含對應於該第一像素集合的一第一集合資料，並在該輸入圖像資料包含該第一集合資料時將該第一集合資料儲存至該圖像畸變校正裝置的一第一暫存器組；以及根據該第一暫存器組中的該第一集合資料執行一畸變校正以產生複數個輸出像素資料，並據以產生一輸出圖像資料。

有關本案的特徵、實作與功效，茲配合圖式作較佳實施例詳細說明如下。

本文所使用的所有詞彙具有其通常的意涵。上述之詞彙在普遍常用之字典中之定義，在本案的內容中包含任一於此討論的詞彙之使用例子僅為示例，不應限制到本案之範圍與意涵。同樣地，本案亦不僅以於此說明書所示出的各種實施例為限。

關於本文中所使用之『耦接』或『連接』，均可指二或多個元件相互直接作實體或電性接觸，或是相互間接作實體或電性接觸，亦可指二或多個元件相互操作或動作。如本文所用，用語『電路』可為由至少一個電晶體與/或至少一個主被動元件按一定方式連接以處理訊號的裝置。

圖1為根據本案一些實施例繪製一種圖像畸變校正裝置100的示意圖。圖像畸變校正裝置100包含直接記憶體存取（direct memory access）電路111、控制器113、暫存器115、記憶體120、插值範圍預處理電路130、控制電路140、記憶體150、暫存器組160、暫存器組170以及像素處理電路180。

處理器101可執行圖像處理軟體而發出校正指令CMD給暫存器115，以配置暫存器115中的一或多個控制參數，從而啟動圖像畸變校正裝置100。響應於校正指令CMD，記憶體150可開始儲存輸入圖像資料DIN，直到使用完記憶體150的儲存空間。在一些實施例中，輸入圖像資料DIN可來自於動態隨機存取記憶體（未示出）或來自於圖像處理電路（未示出）。在一些實施例中，記憶體150可為，但不限於，靜態隨機存取記憶體。同時，控制器113可基於暫存器115中的一或多個控制參數配置直接記憶體存取電路111，使得直接記憶體存取電路111可自記憶體102將映射表MT寫入至記憶體120。在一些實施例中，記憶體102可為，但不限於，動態隨機存取記憶體。在一些實施例中，映射表MT用於指示輸入圖像資料DIN與輸出圖像資料DO之間的像素對應關係。在一些實施例中，映射表MT可由產生輸入圖像資料DIN的鏡頭的製造商提供，但本案並不以此為限。關於映射表MT的進一步說明將於後參照圖2描述。

插值範圍預處理電路130根據映射表MT獲得多個第一映射點（例如為圖2中的映射點A1、B1、C1與D1），並根據這些第一映射點決定第一像素集合（例如為圖2中的像素集合201）。在一些實施例中，插值範圍預處理電路130可根據圖像畸變校正演算法中的插值運算確認輸入圖像資料DIN中用於產生前述多個第一映射點的多個像素，並根據該些像素的位置設定第一像素集合。在一些實施例中，圖像畸變校正演算法可為鏡片失真校正（lens distortion correction）演算法。在一些實施例中，前述的插值運算可為，但不限於，雙三次插值（bicubic interpolation）運算。關於第一映射點與像素集合的進一步說明將於後參照圖2描述。

控制電路140確認記憶體150中的輸入圖像資料DIN是否包含對應於前述的第一像素集合的集合資料DS1。在一些實施例中，集合資料DS1包含第一像素集合內的所有像素的圖像資訊。若記憶體150中的輸入圖像資料DIN包含集合資料DS1，控制電路140可將集合資料DS1自記憶體150儲存到暫存器組160。若記憶體150中的輸入圖像資料DIN尚未包含集合資料DS1，控制電路140可等待記憶體150儲存到集合資料DS1後再將集合資料DS1自記憶體150寫入至暫存器組160。在一些實施例中，控制電路140可由微控制器或數位訊號處理電路實施，但本案並不以此為限。

像素處理電路180根據暫存器組160的集合資料DS1執行畸變校正以產生多個輸出像素資料（例如為圖2中的多個輸出像素A2、B2、C2與D2的圖像資訊），並據以產生輸出圖像資料DO。例如，在產生輸出圖像資料中的所有輸出像素資料後，像素處理電路180可組合該些輸出像素資料，並將組合後的該些輸出像素資料輸出為輸出圖像資料DO。在一些實施例中，像素處理電路180可由可執行圖像畸變校正演算法的處理電路實施，但本案並不以此為限。

圖2為根據本案一些實施例繪製圖1的輸入圖像資料DIN、映射表MT以及輸出圖像資料DO之間的對應關係示意圖。如圖2所示，輸入圖像資料DIN是可能存在圖像畸變（失真）的圖像，輸出圖像資料DO則是經過圖像畸變校正後的輸出圖像。一般而言，在產生圖像的感測器與鏡頭的安裝位置與角度為固定的情況下，該感測器所產生的輸入圖像資料DIN的圖像畸變程度大致上是不變的。因此，藉由事前運算與量測，可獲得經由該感測器與鏡頭所產生的輸入圖像資料DIN中的像素位置以及經由校正後的輸出圖像資料DO中的像素位置之間的相對關係。

舉例來說，假設像素處理電路180執行一次畸變校正可產生的多個輸出像素資料的資料數為4（即，像素處理電路180一次可處理4個像素）。輸出圖像資料DO中的多個輸出像素A2、B2、C2與D2在映射表MT中分別對應到多個映射點A1、B1、C1與D1。藉由插值範圍預處理電路130的計算，可確認多個映射點A1、B1、C1與D1分別對應於輸入圖像資料DIN中的多個像素A0、B0、C0以及D0並確認多個像素A0、B0、C0以及D0各自對應的多個插值區域SS1、SS2、SS3以及SS4。在輸入圖像資料DIN中，插值區域SS1中的多個像素（包含像素A0）可用於內插出輸出像素A2的圖像資訊（即一筆輸出像素資料），類似地，在輸入圖像資料DIN中，插值區域SS2中的多個像素（包含像素B0）可用於內插出輸出像素B2的圖像資訊（即一筆輸出像素資料）。依此類推，應可得知多個插值區域SS1～SS4、多個像素A0、B0、C0與D0、多個映射點A1、B1、C1與D1以及多個輸出像素A2、B2、C2以及D2之間的對應關係。在一些實施例中，多個插值區域SS1、SS2、SS3以及SS4中每一者內的像素數量是根據圖像畸變校正演算法校正一個像素所需要的原始像素數量而定。例如，原始像素數量可為，但不限於，4×4個像素。

因此，插值範圍預處理電路130可按照順序（例如為，但不限於，逐列）從映射表MT獲得多個映射點並根據這些映射點取得輸入圖像資料DIN中多個對應的像素以及其各自對應的多個插值區域。接著，插值範圍預處理電路130可根據這些插值區域設定像素集合201。例如，多個插值區域SS1～SS4的最右上方的位置為座標X_high，最右下方的位置為座標Y_high，最左下方的位置為座標Y_low，且其對應的最左上方的位置為座標X_low。插值範圍預處理電路130可將座標X_high、座標X_low、座標Y_high以及座標Y_low所形成的區域設定為像素集合201（其可涵蓋多個插值區域SS1～SS4）。

在一些實施例中，前述的集合資料DS1即為在輸入圖像資料DIN位於像素集合201中的所有像素的圖像資訊。控制電路140可確認記憶體150所儲存到的輸入圖像資料DIN是否已包含集合資料DS1。若是，控制電路140可將集合資料DS1自記憶體150寫入暫存器組160，使得像素處理電路180可自暫存器組160獲得集合資料DS1，並根據集合資料DS1執行畸變校正以產生多個輸出像素資料（即多個輸出像素A2、B2、C2與D2的圖像資訊）。

在一些實施例中，暫存器組160以及暫存器組170中每一者包含多個暫存器（未示出），該些暫存器的數量可基於第一數值與第二數值而定，其中第一數值為像素處理電路180執行一次畸變校正可產生的輸出像素資料的資料數（例如，以圖2的例子來說，第一數值為4），且第二數值為輸入圖像資料DIN中用於產生多個輸出像素資料中之一者的像素數量。例如，如前所述，多個插值區域SS1、SS2、SS3以及SS4中每一者內的像素數量可為4×4個像素，即第二數值為16（4×4）。在此條件下，該些暫存器的數量可為N×M個，其中數值N可小於或等於第一數值與第二數值中的一個因子的乘積（即4×4），且數值M可小於或等於第一數值與第二數值中的另一個因子的乘積（即4×4）。藉由上述多個暫存器的設定，可確保暫存器組160與暫存器組170中每一者的資料容量足以儲存像素處理電路180執行一次畸變校正所需要的所有原始像素的圖像資訊。如此，像素處理電路180可自暫存器組160（與/或暫存器組170）快速獲得執行畸變校正所需的所有圖像資訊，以更有效率地產生多個輸出像素資料。

另一方面，由於像素處理電路180是從暫存器組160（與/或暫存器組170）獲得待校正的多個圖像資訊（例如為集合資料DS1）而非從記憶體150讀取集合資料DS1，故像素處理電路180可在短時間內快速獲得集合資料DS1。例如，暫存器組160與暫存器組170是根據時脈訊號CLK操作為先進先出的資料緩衝器，其可根據時脈訊號CLK觸發以接收與/或輸出資料。在一些實施例中，像素處理電路180可在時脈訊號CLK的一個時脈週期（clock cycle）內獲得集合資料DS1。

在一些相關技術中，畸變校正電路是自靜態隨機存取記憶體取得待校正的圖像資料，以產生校正後的一個輸出像素資料。由於畸變校正演算法需要使用多個原始像素資料來內插產生校正後的輸出像素資料，畸變校正電路需要自該靜態隨機存取記憶體讀取經過多次讀取來獲得該些原始像素資料，造成處理效率降低。或者，在又一些相關技術中，會使用較多數量的靜態隨機存取記憶體來存放多個原始像素資料，以提高資料傳輸的效率。然而，此種作法將造成電路面積過大以及整體製造成本增加。不同於上述提及的相關技術，在本案的一些實施例中，插值範圍預處理電路130可根據映射表MT讀出多個映射點（即，一次可產生至少2個輸出像素資料），暫存器組160（與/或暫存器組170）可提前儲存輸入圖像資料DIN中的對應集合資料，且像素處理電路180是從暫存器組160（與/或暫存器組170）獲得待校正的多個圖像資訊（例如為集合資料DS1），其中暫存器組160與暫存器組170中每一者的資料容量是基於像素處理電路180的校正能力設定。如此，可在使用一定量的暫存器下提高資料傳輸效率以及畸變校正效率，且不會增加靜態隨機存取記憶體的使用數量，故相對可節省整體製造成本。

在一些實施例中，暫存器組170可在不同操作期間儲存其他映射點所對應的集合資料（例如為集合資料DS2），以與暫存器組160共同執行管線式的連續操作。如此，可提升整體處理效率。關於此處的設置方式將於後參照圖4說明。

在一些實施例中，控制電路140更可判斷集合資料DS1的資料大小是否超過暫存器組160的資料容量。若是，控制電路140可自記憶體150將集合資料DS1中的部分資料儲存到暫存器組160，且該部分資料的資料大小小於或等於暫存器組160的資料容量。如此，像素處理電路180可根據該部分資料執行畸變校正以產生多個輸出像素資料中的部分像素資料。若否，控制電路140可自記憶體150將整個集合資料DS1儲存到暫存器組160。

例如，當集合資料DS1的資料大小超過暫存器組160的資料容量，控制電路140可配置暫存器組160中的相關參數，以降低像素處理電路180這次執行的畸變校正所產生的輸出像素資料數（例如將多個輸出像素A2、B2、C2與D2降低為多個輸出像素A2與B2）。同時，控制電路140可自記憶體150將集合資料DS1中對應於多個輸出像素A2與B2的插值區域SS1與SS2中的像素資料輸出為前述的部分資料，並將此部分資料儲存到暫存器組160。如此，像素處理電路180可自暫存器組160獲得該部分資料，並據以產生為多個輸出像素A2與B2對應的多個輸出像素資料。

在一些實施例中，在上述的過程中，控制電路140更可配置暫存器組160（與/或暫存器組170）中的相關參數，以指示目前所處理的輸出像素的相應位置。如此，在下一次操作中，控制電路140可接續處理尚未產生的輸出像素，以接續自記憶體150讀出集合資料DS1中的剩餘資料（或合併為下一個集合資料）。如此，像素處理電路180可接續產生剩餘的多個輸出像素資料，以產生輸出圖像資料DO。

圖3為根據本案一些實施例繪製圖1的圖像畸變校正裝置100的主要操作流程圖。在操作S310，處理器101發出校正指令CMD給圖像畸變校正裝置100。在操作S320，直接記憶體存取電路111響應校正指令CMD自記憶體102獲取映射表MT，並將映射表MT儲存至記憶體120。在操作S330，記憶體150儲存輸入圖像資料DIN。在操作S340，插值範圍預處理電路130根據映射表MT獲得多個映射點，並根據該些映射點決定像素集合。在操作S350，控制電路140自記憶體150將輸入圖像資料DIN中對應於該像素集合的集合資料儲存到暫存器組160與暫存器組170中之一對應暫存器組。在操作S360，像素處理電路180根據該對應暫存器組的集合資料執行畸變校正以產生對應的多個輸出像素資料。在操作S370，在產生所有的輸出像素資料後，像素處理電路180據此產生輸出圖像資料DO。

在上述的流程中，操作S340、操作S350以及操作S360為管線式連續執行的多個操作。圖像畸變校正裝置100可藉由重複執行上述的這些操作以依序產生多個輸出像素資料，直到校正完輸入圖像資料DIN中的所有圖像畸變。關於管線式操作的部分將於後參照圖4說明。

圖4為根據本案一些實施例繪製圖1的圖像畸變校正裝置100的管線式操作的操作示意圖。如前所述，圖像畸變校正裝置100可藉由設置多個暫存器組160與暫存器組170來實施管線式操作，從而進一步提升整體處理效率。例如，如圖4所示，圖像畸變校正裝置100的多個操作可分為多階段操作。

在第1個階段的操作中，圖像畸變校正裝置100可分別在期間T0、期間T1以及期間T2進行圖3的操作S340、操作S350以及操作S360，其中第1個階段中的這些操作是基於映射表MT中的多個第一映射點。

類似地，在第2個階段的操作中，圖像畸變校正裝置100可分別在期間T1、期間T2以及期間T3再次進行圖3的操作S340、操作S350以及操作S360，其中第2個階段中的這些操作是基於映射表MT中的多個第二映射點。換言之，在期間T1內，當控制電路140將集合資料DS1自記憶體150寫入至暫存器組160時（即第1個階段中的操作S350），插值範圍預處理電路130可同時根據映射表MT獲得多個第二映射點，並根據這些第二映射點決定第二像素集合（即第2個階段中的操作S340），其中第二像素集合不同於多個第一映射點所對應的第一像素集合）。同樣地，在期間T2內，當像素處理電路180根據集合資料DS1執行畸變校正以產生對應的多個輸出像素資料時（即第1個階段中的操作S360），控制電路140可確認記憶體150中的輸入圖像資料DIN是否包含對應於第二像素集合的第二集合資料，並在輸入圖像資料DIN包含第二集合資料時將第二集合資料儲存至另一暫存器組170（即第2個階段中的操作S350）。

在第3個階段的操作中，圖像畸變校正裝置100可分別在期間T2、期間T3以及期間T4再次進行圖3的操作S340、操作S350以及操作S360。類似地，在期間T2內，插值範圍預處理電路130更可同時根據映射表MT獲得多個第三映射點，並根據這些第三映射點決定第三像素集合（即第3個階段中的操作S340）。在期間T3內，當像素處理電路180根據第二集合資料執行畸變校正以產生對應的多個輸出像素資料時（即第2個階段中的操作S360），控制電路140更可確認記憶體150中的輸入圖像資料DIN是否包含對應於第三像素集合的第三集合資料，並在輸入圖像資料DIN包含第三集合資料時將第三集合資料儲存至暫存器組160（即第3個階段中的操作S350）。依此類推，應可理解圖像畸變校正裝置100中的各電路可在多個期間內根據映射表MT以管線式進行多階段操作，以連續地處理輸入圖像資料DIN中待校正的像素資料，從而有效率地產生輸出圖像資料DO。

上述提及的原始像素資料、集合資料與/或輸出像素資料中每一者可包含亮度資料（即Y分量資料）以及色度資料（即U分量資料以及V分量資料）。視實際應用需要，在不同實施例中，亮度資料與色度資料可各自儲存於不同記憶體，或是儲存於同一記憶體的不同儲存空間。

圖5為根據本案一些實施例繪製一種圖像畸變校正方法500的操作流程圖。在一些實施例中，圖像畸變校正方法500可由，但不限於，圖1的圖像畸變校正裝置100實施。

在操作S510，根據一映射表獲得複數個第一映射點，並根據該複數個第一映射點決定一第一像素集合。在操作S520，確認圖像畸變校正裝置的一記憶體中的一輸入圖像資料是否包含對應於該第一像素集合的一第一集合資料，並在該輸入圖像資料包含該第一集合資料時將該第一集合資料儲存至該圖像畸變校正裝置的一第一暫存器組。在操作S530，根據該第一暫存器組中的該第一集合資料執行一畸變校正以產生複數個輸出像素資料，並據以產生一輸出圖像資料。

上述圖像畸變校正方法500的多個操作之說明可參考前述多個實施例，故於此不再贅述。上述多個操作僅為示例，並非限定需依照此示例中的順序執行。在不違背本案的各實施例的操作方式與範圍下，在圖像畸變校正方法500下的各種操作當可適當地增加、替換、省略或以不同順序執行。或者，在圖像增強方法500下的一或多個操作可以是同時或部分同時執行。

綜上所述，本案一些實施例中所提供的圖像畸變校正裝置以及圖像畸變校正方法可在一次畸變校正中產生複數個輸出像素資料，並可透過映射表來事先自記憶體讀出需要使用的原始像素資料，並透過使用多暫存器組的方式來實施管線式運作。如此，可在不使用過多靜態隨機存取記憶體的情況下，有效地提升整體圖像畸變校正的效率與節省整體成本。

雖然本案之實施例如上所述，然而該些實施例並非用來限定本案，本技術領域具有通常知識者可依據本案之明示或隱含之內容對本案之技術特徵施以變異，凡此種種變異均可能屬於本案所尋求之專利保護範疇，換言之，本案之專利保護範圍須視本說明書之申請專利範圍所界定者為準。

100:圖像畸變校正裝置 101:處理器 102,120,150:記憶體 111:直接記憶體存取電路 113:控制器 115:暫存器 130:插值範圍預處理電路 140:控制電路 160,170:暫存器組 180:像素處理電路 201:像素集合 500:圖像畸變校正方法 A0,B0,C0,D0:像素 A1,B1,C1,D1:映射點 A2,B2,C2,D2:輸出像素 CLK:時脈訊號 CMD:校正指令 DIN:輸入圖像資料 DO:輸出圖像資料 DS1,DS2:集合資料 MT:映射表 S310,S320,S330,S340,S350,S360,S370:操作 S510,S520,S530:操作 SS1,SS2,SS3,SS4:插值區域 T0,T1,T2,T3,T4:期間 X_low,X_high,Y_low,Y_high:座標

［圖1］為根據本案一些實施例繪製一種圖像畸變校正裝置的示意圖；［圖2］為根據本案一些實施例繪製圖1的輸入圖像資料、映射表以及輸出圖像資料之間的對應關係示意圖；［圖3］為根據本案一些實施例繪製圖1的圖像畸變校正裝置的主要操作流程圖；［圖4］為根據本案一些實施例繪製圖1的圖像畸變校正裝置的管線式操作的操作示意圖；以及［圖5］為根據本案一些實施例繪製一種圖像畸變校正方法的操作流程圖。

100:圖像畸變校正裝置

101:處理器

102,120,150:記憶體

111:直接記憶體存取電路

113:控制器

115:暫存器

130:插值範圍預處理電路

140:控制電路

160,170:暫存器組

180:像素處理電路

CLK:時脈訊號

CMD:校正指令

DIN:輸入圖像資料

DO:輸出圖像資料

DS1,DS2:集合資料

MT:映射表

Claims

一種圖像畸變校正裝置，包含：一插值範圍預處理電路，根據一映射表獲得複數個第一映射點，並根據該複數個第一映射點決定一第一像素集合；一記憶體，儲存一輸入圖像資料；一第一暫存器組；一控制電路，確認該記憶體中的該輸入圖像資料是否包含對應於該第一像素集合的一第一集合資料，並在該輸入圖像資料包含該第一集合資料時將該第一集合資料儲存至該第一暫存器組；以及一像素處理電路，根據該第一暫存器組中的該第一集合資料執行一畸變校正以產生複數個輸出像素資料，並據以產生一輸出圖像資料。
如請求項1之圖像畸變校正裝置，其中該控制電路更判斷該第一集合資料的資料大小是否超過該第一暫存器組的資料容量，並在該第一集合資料的資料大小超過該第一暫存器組的資料容量時儲存該第一集合資料中的一部分資料至該第一暫存器組，且該部分資料的資料大小小於或等於該第一暫存器組的資料容量。
如請求項2之圖像畸變校正裝置，其中當該第一集合資料的資料大小超過該第一暫存器組的資料容量時，該像素處理電路更根據該部分資料執行該畸變校正以產生該複數個輸出像素資料中的一部分像素資料。
如請求項1之圖像畸變校正裝置，其中該第一暫存器組包含複數個暫存器，且該複數個暫存器的數量是基於一第一數值與一第二數值而定，該第一數值為該像素處理電路執行一次該畸變校正所產生的該複數個輸出像素資料的資料數，且該第二數值為該輸入圖像資料中用於產生該複數個輸出像素資料中之一者的像素數量。
如請求項1之圖像畸變校正裝置，其中該插值範圍預處理電路根據該複數個第一映射點找出該輸入圖像資料中用於內插出該複數個輸出像素資料的複數個像素，並根據該複數個像素的位置設定該第一像素集合。
如請求項1之圖像畸變校正裝置，其中該像素處理電路在一個時脈週期內自該第一暫存器組獲取該第一集合資料。
如請求項1之圖像畸變校正裝置，其中當該控制電路將該第一集合資料自該記憶體寫入至該第一暫存器組時，該插值範圍預處理電路更根據該映射表獲得複數個第二映射點，並根據該複數個第二映射點決定一第二像素集合。
如請求項7之圖像畸變校正裝置，其中該第一像素集合不同於該第二像素集合。
如請求項1之圖像畸變校正裝置，更包含：一第二暫存器組，其中當該像素處理電路根據該第一集合資料執行該畸變校正以產生該複數個輸出像素資料時，該控制電路確認該記憶體中的該輸入圖像資料是否包含對應於一第二像素集合的一第二集合資料，並在該輸入圖像資料包含該第二集合資料時將該第二集合資料儲存至該第二暫存器組，該第二集合資料對應於該插值範圍預處理電路根據該映射表獲得複數個第二映射點所決定的該第二像素集合的資料。
一種圖像畸變校正方法，由一圖像畸變校正裝置執行，該圖像畸變校正方法包含：根據一映射表獲得複數個第一映射點，並根據該複數個第一映射點決定一第一像素集合；確認該圖像畸變校正裝置的一記憶體中的一輸入圖像資料是否包含對應於該第一像素集合的一第一集合資料，並在該輸入圖像資料包含該第一集合資料時將該第一集合資料儲存至該圖像畸變校正裝置的一第一暫存器組；以及根據該第一暫存器組中的該第一集合資料執行一畸變校正以產生複數個輸出像素資料，並據以產生一輸出圖像資料。