[go: up one dir, main page]

TWI880541B - 半導體裝置封裝 - Google Patents

半導體裝置封裝 Download PDF

Info

Publication number
TWI880541B
TWI880541B TW112150469A TW112150469A TWI880541B TW I880541 B TWI880541 B TW I880541B TW 112150469 A TW112150469 A TW 112150469A TW 112150469 A TW112150469 A TW 112150469A TW I880541 B TWI880541 B TW I880541B
Authority
TW
Taiwan
Prior art keywords
polymer film
semiconductor device
partition structure
adhesive layer
substrate
Prior art date
Application number
TW112150469A
Other languages
English (en)
Other versions
TW202418412A (zh
Inventor
馬瑋玲
陳盈仲
何信穎
黃政羚
蔡長晉
Original Assignee
日月光半導體製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日月光半導體製造股份有限公司 filed Critical 日月光半導體製造股份有限公司
Publication of TW202418412A publication Critical patent/TW202418412A/zh
Application granted granted Critical
Publication of TWI880541B publication Critical patent/TWI880541B/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/85Packages
    • H10H20/855Optical field-shaping means, e.g. lenses
    • H10W74/114
    • H10P72/7402
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00Manufacture or treatment of devices covered by this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00Constructional details of devices covered by this subclass
    • H10F77/50Encapsulations or containers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/85Packages
    • H10H20/8506Containers
    • H10W74/014
    • H10W76/40
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/85Packages
    • H10H20/852Encapsulations
    • H10H20/854Encapsulations characterised by their material, e.g. epoxy or silicone resins
    • H10P72/7416

Landscapes

  • Engineering & Computer Science (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

本發明提供一種半導體裝置封裝,其包括基板、分區結構及聚合物膜。該分區結構經安置於該基板上且限定用於容納半導體裝置之空間。該聚合物膜鄰近於該分區結構的在該基板的遠端之一側。該聚合物膜之第一側表面與該分區結構之第一側表面實質上對準。

Description

半導體裝置封裝
本發明大體上係關於一種半導體裝置封裝及其製造方法。更特定言之,本發明係關於一種包括聚合物膜之半導體裝置封裝及其製造方法。
在消費型電子裝置中,光學封裝趨向於較薄且較小的產品特質。舉例而言,就來自系統組裝殼體之需求而言,光學感測器封裝之總厚度成為關鍵規格。除其他光學封裝以外,光學平面網格陣列(optical land grid array,OLGA)為廣泛使用之光學感測器封裝的類型。OLGA封裝通常包括用於容納光學感測器之殼體及在光學感測器上方之玻璃蓋板。玻璃蓋板之厚度通常超過200 μm。隨著在裝置之封裝結構之小型化方面的進步,需要減小封裝結構之厚度。因此,提供用以解決上述問題的解決方案已成為挑戰。諸如預模製四方扁平無引腳(QFN)、敞口空腔之四方扁平無引腳(QFN)或類似者之其他光學封裝可面臨相同的厚度減小障礙。
在一或多個實施例中,一種半導體裝置封裝包括基板、分區結構及聚合物膜。該分區結構經安置於該基板上且限定用於容納半導體裝置之空間。該聚合物膜鄰近於該分區結構的在該基板的遠端之一側。該聚合物膜之第一側表面與該分區結構之第一側表面實質上對準。
在一或多個實施例中,一種半導體裝置封裝包括基板、分區結構及聚合物膜。該分區結構經安置於該基板上且限定用於容納半導體裝置之空間。該聚合物膜經安置於該分區結構上方。該聚合物膜之寬度與該分區結構之寬度實質上相同。
在一或多個實施例中,一種用於製造半導體裝置封裝之方法包括:設置基板;在該基板上形成分區結構,該分區結構包含各自經組態以容納半導體裝置之複數個空間;及將聚合物膜安置於該分區結構上且覆蓋該等空間。
在一些實施例中,本發明提供一種使用聚合物膜替換習知玻璃蓋板之半導體裝置封裝。聚合物膜可達成小於200 μm之厚度,且在例如長於400 nm之所關注峰值波長下維持與習知玻璃蓋板相當的透射率。此外,採用本發明之聚合物膜避免了通常由於開裂及剝落而導致較高成本及較低良率的玻璃切割及/或清潔操作。
在一些實施例中,本發明之聚合物膜包括氟聚合物膜。氟聚合物膜擁有足夠高的熔點,該熔點適用於通常在裝置封裝中進行之持續回焊操作。
在一些實施例中,氟聚合物膜藉助於黏合層黏附至容納半導體裝置之分區結構。黏合層經選擇以便對於藉由半導體裝置發射或經組態以藉由半導體裝置接收之峰值波長為透明的。舉例而言,黏合層可主要由聚矽氧製成。
圖1說明根據本發明之一些實施例的半導體裝置封裝10之橫截面視圖。半導體裝置封裝10包括基板110、分區結構130、聚合物膜140及黏合層150。
基板110具有表面110a (亦稱為「頂面」)、與表面110a相對之表面110b (亦稱為「底面」)及在表面110a與表面110b之間延伸的側表面110s。基板110可包括用於電連接之一或多個導電襯墊111。在一些實施例中,導電襯墊111可接近於基板110之底面(例如表面110b)、鄰近於該底面,或嵌入該底面中且暴露於該底面處。基板110可包括互連結構,諸如重佈層(RDL)或接地元件。在一些實施例中,基板110由以下各者形成或包括以下各者:一或多種有機材料(例如模製化合物、雙馬來亞醯胺三嗪(BT)樹脂、聚醯亞胺(PI)、聚苯并噁唑(PBO)、阻焊劑、味之素(Ajinimoto)累積膜(ABF)、聚丙烯(PP)、環氧基材料、FR4或其兩者或更多者之組合)或無機材料(例如矽、玻璃、陶瓷、石英、藍寶石、氧化矽、氮化矽或其兩者或更多者之組合)。在一些實施例中,導電襯墊111由以下各者形成或包括以下各者:金(Au)、銀(Ag)、銅(CU)、鉑(Pt)、鈀(Pd)、其他金屬或合金或其兩者或更多者之組合。在一些實施例中,基板110可稱為半導體裝置封裝10之載體。
分區結構130經安置於基板110上且限定用於容納半導體裝置120之空間131。在一些實施例中,分區結構130具有限定空間131之側表面132 (亦稱為「內壁」)。在一些實施例中,分區結構130具有與側表面132相對之側表面130s (亦稱為「外壁」)。
半導體裝置120可安經置於基板110之頂面(例如表面110a)上。半導體裝置120具有表面120a (亦稱為「頂面」)及與表面120a相對之表面120b (亦稱為「底面」)。在一些實施例中,半導體裝置120之底面(例如表面120b)直接接觸基板110之頂面(例如表面110a)。在一些實施例中,半導體裝置120與分區結構130間隔開。在一些實施例中,半導體裝置120之頂面(例如表面120a)與分區結構130之內壁(例如側表面132)間隔開。在一些實施例中,半導體裝置120包括光學裝置。表面120a可為光發射表面或光接收表面。在一些實施例中,分區結構130對於藉由半導體裝置120發射或經組態以藉由半導體裝置120接收之峰值波長為不透明的。
聚合物膜140經安置於分區結構130上方。在一些實施例中,聚合物膜140經安置為鄰近於分區結構130的在基板110之遠端之一側。在一些實施例中,聚合物膜140之寬度W1與分區結構130之寬度W2實質上相同。在一些實施例中,聚合物膜140之側表面140s與分區結構130之側表面130s實質上對準。在一些實施例中,聚合物膜140之側表面140s及分區結構130之側表面130s形成連續的橫截面表面(亦稱為「單體化表面」)。在一些實施例中,聚合物膜140具有與側表面140s相對之側表面140s',分區結構130具有與側表面130s相對之側表面130s',且聚合物膜140之側表面140s'與分區結構130之側表面130s'實質上對準。在一些實施例中,聚合物膜140之側表面140s與基板110之側表面110s實質上對準。
在一些實施例中,聚合物膜140進一步包括表面140a (亦稱為「頂面」)及與表面140a相對之表面140b (亦稱為「底面」),且側表面140s及140s'在表面140a與表面140b之間延伸。面朝半導體裝置120之表面140b直接接觸黏合層150。在一些實施例中,聚合物膜140由氟聚合物組成。在一些實施例中,聚合物膜140由乙烯四氟乙烯(ETFE)、全氟烷氧基烷烴(PFA)或其組合組成。在一些實施例中,聚合物膜140為氟聚合物膠帶(fluoropolymer tape)。在一些實施例中,聚合物膜140之厚度小於150 μm。在一些實施例中,聚合物膜140之厚度在約25 μm至約100 μm之範圍內。在一些實施例中,聚合物膜140之厚度在約50 μm至約75 μm之範圍內。在一些實施例中,半導體裝置120包括經組態以通過聚合物膜140發射或接收光之光學裝置。
在玻璃蓋板經安置於光學感測器封裝之殼體中之光學感測器上方的情況下,需要對較大的玻璃基板執行切割及清潔製程以製造玻璃蓋板,隨後將成形的玻璃蓋板裝配至殼體。玻璃基板之剝落及/或開裂可能易於發生在玻璃基板之切割及清潔製程中,從而導致製造良率之非預期的下降。根據本發明之一些實施例,聚合物膜140相對較不易裂,且因此可有效地防止剝落及/或開裂之問題,且可提高製造製程的良率。
另外,玻璃蓋板或玻璃基板通常具有超過200 μm之厚度。厚玻璃蓋板不僅增加光學感測器封裝之總厚度以及總重量,而且亦可能易於增加出現玻璃蓋板及/或玻璃基板之剝落及/或開裂的機率。根據本發明之一些實施例,藉由在半導體裝置封裝10之分區結構130上設置聚合物膜140 (例如氟聚合物膜)替代玻璃蓋板,聚合物膜140 (尤其係氟聚合物膜)具有良好耐化學性、在所關注峰值波長下之所期望的光學透明度及承受回焊操作之足夠高的熔點。此外,相較於玻璃材料,聚合物膜140不太昂貴。因此,可降低半導體裝置封裝10之總厚度,半導體裝置封裝10之光學特性仍可令人滿意,且亦可降低製造成本。
黏合層150經安置於分區結構130與聚合物膜140之間。在一些實施例中,黏合層150直接接觸分區結構130及聚合物膜140。在一些實施例中,聚合物膜140藉由黏合層150黏附至分區結構130。在一些實施例中,聚合物膜140藉由黏合層150與分區結構130間隔開。在一些實施例中,黏合層150之側表面150s與聚合物膜140之側表面140s實質上對準。在一些實施例中,黏合層150對於藉由半導體裝置120發射或經組態以藉由半導體裝置120接收之峰值波長為透明的。在一些實施例中,黏合層150為聚矽氧層。
在一些實施例中,黏合層150暴露於分區結構130之空間131。在一些實施例中,分區結構130包括與側表面132成角度之表面130a (亦稱為「頂面」),且黏合層150直接接觸分區結構130之表面130a及側表面132。在一些實施例中,黏合層150之部分150p延伸至分區結構130之空間131中。在一些實施例中,黏合層150之部分150p朝半導體裝置120突出。在一些實施例中,分區結構130之側表面132直接接觸黏合層150之部分150p。在一些實施例中,黏合層150之厚度小於50 μm。在一些實施例中,黏合層150之厚度小於30 μm。在一些實施例中,黏合層150之厚度在約10 μm至約25 μm之範圍內。在一些實施例中,聚合物膜140之厚度與黏合層150之厚度的總和小於150 μm。在一些實施例中,聚合物膜140之厚度與黏合層150之厚度的總和小於100 μm。在一些實施例中,聚合物膜140之厚度與黏合層150之厚度的總和小於80 μm。
圖2說明根據本發明之一些實施例的半導體裝置封裝20之橫截面視圖。除例如半導體裝置封裝20進一步包括硬塗層160以外,半導體裝置封裝20類似於圖1中之半導體裝置封裝10。
硬塗層160經安置於聚合物膜140上。在一些實施例中,硬塗層160之側表面160s與聚合物膜140之側表面140s實質上對準。在一些實施例中,硬塗層160直接接觸聚合物膜140。在一些實施例中,硬塗層160之厚度等於或小於聚合物膜140之厚度。在一些實施例中,聚合物膜140之厚度與硬塗層160之厚度的總和小於150 μm。在一些實施例中,聚合物膜140之厚度與硬塗層160之厚度的總和小於110 μm。
在一些實施例中,硬塗層160對於藉由半導體裝置120發射或經組態以藉由半導體裝置120接收之峰值波長為透明的。根據本發明之一些實施例,硬塗層160的配置有利於增加整個半導體裝置封裝20之機械強度,同時為所關注峰值波長提供充足的透明度。
圖3說明根據本發明之一些實施例的半導體裝置封裝20之橫截面視圖。更具體言之,圖3可說明如沿x方向觀察之半導體裝置封裝20在y-z平面上的橫截面視圖。在一些實施例中,圖3可說明如沿x方向觀察之半導體裝置封裝20的側視圖(例如外部側壁之示意圖)。
在一些實施例中,如由圖3中之側視圖所示,聚合物膜140之側表面140s自分區結構130之側表面130s及黏合層150之側表面150s暴露。在一些實施例中,如由圖3中之側視圖所示,聚合物膜140之側表面140s自硬塗層160之側表面160s及黏合層150之側表面150s暴露。
圖4說明根據本發明之一些實施例的半導體裝置封裝30之橫截面視圖。除例如分區結構130直接接觸半導體裝置120以外,半導體裝置封裝30類似於圖1中之半導體裝置封裝10。
在一些實施例中,半導體裝置120具有在表面120a與表面120b之間延伸的側表面120s。在一些實施例中,分區結構130覆蓋半導體裝置120之表面120a的部分。在一些實施例中,分區結構130直接接觸半導體裝置120之表面120a的部分。在一些實施例中,分區結構130完全覆蓋半導體裝置120之側表面120s。在一些實施例中,分區結構130直接接觸半導體裝置120之側表面120s。在一些實施例中,半導體裝置封裝30可稱為敞口空腔QFN或敞口空腔四方扁平封裝(QFP)。在一些實施例中,分區結構130可由聚合材料、環氧樹脂、具有填充劑之環氧樹脂、模製化合物或類似者組成。
圖5說明根據本發明之一些實施例的半導體裝置封裝30A之橫截面視圖。除例如黏合層150之部分150p延伸至分區結構130之空間131中以外,半導體裝置封裝30A類似於圖4中之半導體裝置封裝30。
在一些實施例中,黏合層150之部分150p朝半導體裝置120突出。在一些實施例中,分區結構130之側表面132直接接觸黏合層150之部分150p。
圖6說明根據本發明之一些實施例的半導體裝置封裝40之橫截面視圖。除例如聚合物膜140之至少部分嵌入分區結構130中以外,半導體裝置封裝40類似於圖1中之半導體裝置封裝10。
在一些實施例中,聚合物膜140之末端部分140p嵌入分區結構130中。在一些實施例中,聚合物膜140之表面140a及140b的部分直接接觸分區結構130。在一些實施例中,聚合物膜140之表面140a及140b定位於半導體裝置120與分區結構130之頂面(例如表面130a)之間。聚合物膜140之側表面140s、140s'自分區結構130嵌入聚合物膜140之側表面暴露,或甚至與該側表面對準。
圖7A、7B及7C說明根據本發明之一些實施例的半導體裝置封裝40之橫截面視圖。更具體言之,圖7A、7B及7C說明如沿x方向觀察之半導體裝置封裝40在y-z平面上的橫截面視圖。舉例而言,圖7A、7B及7C可說明沿豎直地橫越圖6中之半導體裝置封裝40之點線A的橫截面視圖。在一些其他實施例中,圖7A、7B及7C說明如沿x方向觀察之半導體裝置封裝40的側視圖。圖7A、7B及7C之側視圖中所描繪之各種類型的半導體裝置封裝40允許分區結構130之材料在板式聚合物膜(panel polymer film)上方及下方之塑封模具的空間之間流動及傳送。製程之細節將描述於本發明之圖9A至9D中。
如圖7A中所說明,在一些實施例中,聚合物膜140之末端部分140p嵌入分區結構130中。在一些實施例中,聚合物膜140之頂面(例如表面140a)在分區結構130之頂面(例如表面130a)下。在一些實施例中,聚合物膜140之表面140a及140b位於分區結構130之頂面(例如表面130a)與基板110之間。
如圖7B中所說明,在一些實施例中,分區結構130包括穿透聚合物膜140之貫穿部分130p。在一些實施例中,分區結構130之貫穿部分130p穿透聚合物膜140之末端部分140p。在一些實施例中,貫穿部分130p由聚合物膜140包圍。在一些實施例中,其中圖7B展示如沿x方向觀察之半導體裝置封裝40之外部側壁的側視圖,分區結構130之貫穿部分130p的側表面與聚合物膜140之末端部分140p的側表面實質上對準。
如圖7C中所說明,在一些實施例中,分區結構130包括貫穿部分130p及130p',且貫穿部分130p及130p'穿透聚合物膜140。在一些實施例中,貫穿部分130p及130p'穿透聚合物膜140之末端部分140p。在一些實施例中,貫穿部分130p及130p'由聚合物膜140包圍。在一些實施例中,貫穿部分130p'之尺寸D2不同於貫穿部分130p之尺寸D1。在一些實施例中,分區結構130可包括在尺寸方面彼此相同或不同之兩個或更多個貫穿部分。
圖8A、8B及8C說明根據本發明之一些實施例的製造半導體裝置封裝10之方法中的各種操作。各圖已經簡化以用於對本發明之態樣的較佳理解。
參考圖8A,設置聚合物膜140A。隨後在聚合物膜140A上形成黏合層150A及硬塗層160A。在一些實施例中,聚合物膜140A具有表面140Aa及與表面140Aa相對之表面140Ab,黏合層150A在聚合物膜140A之表面140Aa上形成,且硬塗層160A在聚合物膜140A之表面140Ab上形成。在一些實施例中,聚合物膜140A、黏合層150A及硬塗層160A對於藉由半導體裝置120發射或經組態以藉由半導體裝置120接收之峰值波長為透明的,該半導體裝置120將在後續製程中經配置於半導體裝置封裝10中。在一些實施例中,聚合物膜140A為氟聚合物膠帶。在一些實施例中,黏合層150A為黏著層。在一些實施例中,黏合層150為聚矽氧層。
參考圖8B,設置基板110A,且在基板110A上形成分區結構130A。在一些實施例中,分區結構130A包括複數個空間131,且空間131中之每一者經組態以容納一或多個半導體裝置120。在一些實施例中,分區結構130A對於藉由半導體裝置120發射或經組態以藉由半導體裝置120接收之峰值波長為不透明的。隨後,聚合物膜140A經由黏合層150A黏附至分區結構130A。在一些實施例中,聚合物膜140A經安置於分區結構130A上且覆蓋空間131。在一些實施例中,黏合層150A包括黏著材料,該黏著材料相較於分區結構130具有相對較低的黏度,且因此在施加壓力時沿分區結構130之內側壁部分地擠壓至空間131中,以使得黏合層150A之部分150p突出至空間131中。
參考圖8C,在將聚合物膜140A安置於分區結構130A上之後,執行單體化操作以使基板110A、分區結構130A、聚合物膜140A、黏合層150A及硬塗層160A分離。在一些實施例中,單體化操作包括沿鄰近的半導體裝置120之間的虛線L切割基板110A、分區結構130A、聚合物膜140A、黏合層150A及硬塗層160A。在執行單體化操作之後,形成如圖1中所示之半導體裝置封裝10。
在將玻璃用作光學感測器封裝之蓋板的情況下,在執行單體化操作之前,每一個封裝中的每一個玻璃蓋板必須藉由以下操作而形成:對較大的玻璃基板進行清潔及切割,且隨後將各玻璃蓋板裝配至對應殼體結構以形成每一個光學感測器封裝。若在執行單體化操作之前裝配較大的玻璃基板,則在例如藉由切割來執行單體化操作時,較大的玻璃基板可能易於開裂,此可能有害地影響製造良率。相比之下,根據本發明之一些實施例,聚合物膜140A較不易裂,且對所關注峰值波長具有與玻璃之透明度相當的充足透明度,因此可在執行單體化操作之前將聚合物膜140A裝配至分區結構130A,以使得聚合物膜140A在執行單體化操作時不開裂及/或剝落,提高半導體裝置封裝10之製造製程的良率,且簡化製造製程。
圖9A、9B、9C及9D說明根據本發明之一些實施例的製造半導體裝置封裝40之方法中的各種操作。各圖已經簡化以用於對本發明之態樣的較佳理解。
參考圖9A,提供塑封模具900,其包括限定複數個空腔930之上部構件910及下部構件920。另外,在將聚合物膜140A置放於上部構件910與下部構件920之間前,提供具有貫穿孔940之聚合物膜140A。在一些實施例中,貫穿孔940中之每一者在聚合物膜140A內形成且由聚合物膜140A包圍。在一些實施例中,貫穿孔940可藉由例如衝壓操作形成,其中藉由擊穿聚合物膜140A而形成預定面積密度之孔。
應注意,貫穿孔940僅可在聚合物膜140A之某些區域中形成,且如圖9A中所示之橫截面視圖係沿形成貫穿孔940之線所截得。其他橫截面視圖(圖9A中未展示)可沿聚合物膜140A中不含貫穿孔940之其他區域截得,且不含貫穿孔940之連續聚合物膜140A可展示於此等橫截面視圖中。舉例而言,如圖6中所示之橫截面視圖展示聚合物膜140中不含貫穿孔940且因此不含貫穿部分130p之區域。
仍參考圖9A,隨後將聚合物膜140A置放於上部構件910與下部構件920之間,且聚合物膜140A之貫穿孔940定位於塑封模具900之空腔930中,如圖9A中所示。在一些實施例中,空腔930中之每一者中之聚合物膜140的部分經配置為具有貫穿孔940中之至少一者。接著,將分區結構材料注入至塑封模具900中且穿過貫穿孔940之連通部,且分區結構材料可完全填充塑封模具900之空腔930,從而囊封聚合物膜140A。在一些實施例中,分區結構材料包括可固化材料,例如液晶聚合物(LCP)。
參考圖9B,分區結構材料經固化且脫模以形成分區結構130A。在一些實施例中,用固化分區結構材料填充貫穿孔940以便形成分區結構130A之貫穿部分130p。接著,移除上部構件910及下部構件920。如圖9A及圖9B中所示,分區結構130藉由根據本發明之一些實施例的插入模製而形成。
參考圖9C,將半導體裝置120安置於基板110A上,且將其中嵌入有聚合物膜140A之分區結構130A安置於基板110A上,且藉此由基板110A、分區結構130A及聚合物膜140A限定複數個空間131。在一些實施例中,將半導體裝置120中之每一者對應安置於空間131中之每一者中。
參考圖9D,執行單體化操作以分離基板110A、分區結構130A及聚合物膜140A。如此,形成如圖6中所示之半導體裝置封裝40。
根據本發明之一些實施例,在將分區結構材料注入至塑封模具900中時,將聚合物膜140A置放於用於形成分區結構130A之注射模製製程的塑封模具900中,接著進行分區結構材料之固化製程,以使得可在不將任何額外黏著劑及/或黏合結構施加於聚合物膜140A與分區結構130A之間的情況下,將聚合物膜140A穩定嵌入成形分區結構130A中。因此,在成形的半導體裝置封裝40中,聚合物膜140可穩定附著至分區結構130,且因此半導體裝置封裝40在所關注峰值波長下具備充足透明度以及經改善的可靠度。
除圖9A至9D中所描述的在注入分區結構材料之前將聚合物膜140A以板式形態安置於塑封模具900中之操作以外,可藉由以下操作來執行替代操作:將聚合物膜140A切割為覆蓋分區結構130之大約單個空間131的面積之合適大小(例如「單體化聚合物膜」),且將單體化聚合物膜以單體化形態安置於單個封裝塑封模具(未繪示於圖中)中。後一操作在逐封裝順序下執行,且可不含前一操作中所使用之單體化操作,亦即,使板式聚合物膜與板式分區結構一起分離。後一操作亦可藉由插入模製技術(insert molding technique)來進行。
圖10展示根據本發明之一些實施例的玻璃G及各種複合膜F1及F2之透射率與波長光譜。在如圖10中所示之實施例中,玻璃G具有約150 μm之厚度,其比習知地用於光學封裝中之玻璃蓋板更薄。在如圖10中所示之實施例中,複合膜F1及F2兩者均為各自由氟聚合物膜及黏合層製成之雙層膜,氟聚合物主要由全氟烷氧基烷烴(PFA)製成,且黏合層主要由聚矽氧製成。在如圖10中所示之實施例中,不對複合膜F1執行任何回焊製程,且對複合膜F2執行三次回焊製程。根據JEDEC標準中所定義之回焊製程的標準操作及工序,對複合膜F2之回焊製程在約260℃之溫度下執行。
如圖10中所示,複合膜F1及F2兩者在例如390 nm或長於390 nm之波長的所關注峰值波長下均具有充足透明度。圖10中之光譜清楚地展現複合膜F1及F2兩者對所關注峰值波長均具有與薄玻璃G之透明度相當的充足透明度。在如圖10中所示之一些實施例中,複合膜F1及F2兩者對可見光之峰值波長均具有至少70%的透明度等級。另外,諸如回焊操作之高溫處理不會降低本發明中所採用的聚合物膜之氟聚合物的透射率,如在複合膜F1及複合膜F2之透射率中所證明。根據上文,根據本發明之一些實施例的複合膜在所關注峰值波長下具有所期望的光學透明度。
如本文中所使用,術語「約」、「實質上」、「實質」及「大約」用以描述及解釋小變化。當與事件或情形結合使用時,該等術語可指事件或情形明確發生之情況以及事件或情形極近似於發生之情況。舉例而言,當與數值結合使用時,該等術語可指小於或等於該數值之±10%的變化範圍,諸如小於或等於±5%、小於或等於±4%、小於或等於±3%、小於或等於±2%、小於或等於±1%、小於或等於±0.5%、小於或等於±0.1%或小於或等於±0.05%之變化範圍。舉例而言,若兩個數值之間的差小於或等於該等值之平均值的±10%,諸如小於或等於±5%、小於或等於±4%、小於或等於±3%、小於或等於±2%、小於或等於±1%、小於或等於±0.5%、小於或等於±0.1%或小於或等於±0.05%,則可將該兩個數值視為「實質上」或「大約」相同。舉例而言,「實質上」平行可指相對於0°而言小於或等於±10°之角度變化範圍,諸如小於或等於±5°、小於或等於±4°、小於或等於±3°、小於或等於±2°、小於或等於±1°、小於或等於±0.5°、小於或等於±0.1°或小於或等於±0.05°之角度變化範圍。舉例而言,「實質上」垂直可指相對於90°而言小於或等於±10°之角度變化範圍,諸如小於或等於±5°、小於或等於±4°、小於或等於±3°、小於或等於±2°、小於或等於±1°、小於或等於±0.5°、小於或等於±0.1°或小於或等於±0.05°之角度變化範圍。
若兩個表面之間的位移不大於5 µm、不大於2 µm、不大於1 µm或不大於0.5 µm,則可將兩個表面視為共面或實質上共面。
如本文中所使用,術語「導電(conductive)」、「導電(electrically conductive)」及「導電率」係指運輸電流之能力。導電材料典型地指示對電流流動呈現極小或零阻力之彼等材料。導電率之一個量度為西門子每公尺(S/m)。典型地,導電材料為具有大於約10 4S/m (諸如至少10 5S/m或至少10 6S/m)之導電率的材料。材料之導電率有時可隨溫度而變化。除非另外指定,否則材料之導電率係在室溫下量測。
除非上下文另外明確地規定,否則如本文中所使用,單數術語「一(a/an)」及「該」可包括複數個指代物。在對一些實施例之描述中,設置於另一組件「上」或「上方」的組件可涵蓋前一組件直接在後一組件上(例如與後一組件實體接觸)之情況以及一或多個介入組件定位於前一組件與後一組件之間的情況。
雖然已參考本發明之具體實施例描述及說明本發明,但此等描述及說明並不限制本發明。熟習此項技術者可清楚地理解,在不脫離如由所附申請專利範圍所界定之本發明的真實精神及範疇的情況下可進行各種改變且可在實施例內替換等效組件。說明可能未必按比例繪製。歸因於在製造製程中之變量等,在本發明中之工藝再現與實際設備之間可存在區別。可存在並未特別說明之本發明的其他實施例。應將說明書及圖式視為說明性的而非限制性的。可做出修改,以使特定情形、材料、物質組成、方法或製程適應於本發明之目標、精神及範疇。所有此類修改意欲在此隨附申請專利範圍之範疇內。雖然已參考以特定次序執行之特定操作來描述本文中所揭示的方法,但可理解,在不脫離本發明之教示的情況下,可組合、細分或重新定序此等操作以形成等效方法。因此,除非在本文中特別指示,否則操作之次序及分組並非對本發明的限制。
10:半導體裝置封裝 20:半導體裝置封裝 30:半導體裝置封裝 30A:半導體裝置封裝 40:半導體裝置封裝 110:基板 110a:表面 110A:基板 110b:表面 110s:側表面 111:導電襯墊 120:半導體裝置 120a:表面 120b:表面 120s:側表面 130:分區結構 130a:表面 130A:分區結構 130p:貫穿部分 130p':貫穿部分 130s:側表面 130s':側表面 131:空間 132:側表面 140:聚合物膜 140a:表面 140A:聚合物膜 140Aa:表面 140Ab:表面 140b:表面 140p:末端部分 140s:側表面 140s':側表面 150:黏合層 150A:黏合層 150p:部分 150s:側表面 160:硬塗層 160A:硬塗層 160s:側表面 900:塑封模具 910:上部構件 920:下部構件 930:空腔 940:貫穿孔 960:貫穿孔 A:點線 D1:大小 D2:大小 F1:複合膜 F2:複合膜 G:玻璃 L:點線 W1:寬度 W2:寬度 x:方向 y:方向 z:方向
當結合附圖閱讀時,自以下詳細描述最佳地理解本發明之態樣。應注意,各種特徵可能未按比例繪製,且出於論述之清楚起見,可任意增大或減小各種特徵之尺寸。
圖1說明根據本發明之一些實施例的半導體裝置封裝之橫截面視圖;
圖2說明根據本發明之一些實施例的半導體裝置封裝之橫截面視圖;
圖3說明根據本發明之一些實施例的半導體裝置封裝之橫截面視圖;
圖4說明根據本發明之一些實施例的半導體裝置封裝之橫截面視圖;
圖5說明根據本發明之一些實施例的半導體裝置封裝之橫截面視圖;
圖6說明根據本發明之一些實施例的半導體裝置封裝之橫截面視圖;
圖7A說明根據本發明之一些實施例的半導體裝置封裝之橫截面視圖;
圖7B說明根據本發明之一些實施例的半導體裝置封裝之橫截面視圖;
圖7C說明根據本發明之一些實施例的半導體裝置封裝之橫截面視圖;
圖8A、圖8B及圖8C說明根據本發明之一些實施例的製造半導體裝置封裝之方法中的各種操作;
圖9A、圖9B、圖9C及圖9D說明根據本發明之一些實施例的製造半導體裝置封裝之方法中的各種操作;且
圖10展示根據本發明之一些實施例的玻璃及各種複合膜之透射率與波長光譜。
貫穿該等圖式及詳細描述使用共同附圖標號以指示相同或類似元件。結合隨附圖式根據以下詳細描述,本發明將更顯而易見。
10:半導體裝置封裝
110:基板
110a:表面
110b:表面
110s:側表面
111:導電襯墊
120:半導體裝置
120a:表面
120b:表面
130:分區結構
130a:表面
130s:側表面
130s':側表面
131:空間
132:側表面
140:聚合物膜
140a:表面
140b:表面
140s:側表面
140s':側表面
150:黏合層
150p:部分
150s:側表面
W1:寬度
W2:寬度
X:方向
Z:方向

Claims (4)

  1. 一種光學封裝,其包含:一基板;一不透明結構,設置於該基板上,該不透明結構定義一開口;一光學裝置,容納於由該不透明結構所定義之一空間中;及一黏合層,設置於該光學裝置之一垂直投影方向上,其中該黏合層係封住該開口,其中該不透明結構具有一上部分及一下部分,該下部分與該基板接觸,該上部分在該下部分上且沿著一水平方向朝該光學裝置延伸,且其中該上部分在該垂直投影方向上與該光學裝置重疊。
  2. 如請求項1之光學封裝,其中該光學裝置之一光收發路徑通過該黏合層。
  3. 如請求項1之光學封裝,其中該黏合層之一寬度大於該不透明結構之該開口之一寬度。
  4. 如請求項3之光學封裝,其中該黏合層在該基板上之一垂直投影面積大於該開口在該基板上之一垂直投影面積。
TW112150469A 2020-02-14 2020-07-06 半導體裝置封裝 TWI880541B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/791,938 2020-02-14
US16/791,938 US11551963B2 (en) 2020-02-14 2020-02-14 Semiconductor device package and method of manufacturing the same

Publications (2)

Publication Number Publication Date
TW202418412A TW202418412A (zh) 2024-05-01
TWI880541B true TWI880541B (zh) 2025-04-11

Family

ID=77227787

Family Applications (2)

Application Number Title Priority Date Filing Date
TW112150469A TWI880541B (zh) 2020-02-14 2020-07-06 半導體裝置封裝
TW109122717A TWI829941B (zh) 2020-02-14 2020-07-06 半導體裝置封裝

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW109122717A TWI829941B (zh) 2020-02-14 2020-07-06 半導體裝置封裝

Country Status (3)

Country Link
US (1) US11551963B2 (zh)
CN (1) CN113270376B (zh)
TW (2) TWI880541B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201222684A (en) * 2010-08-13 2012-06-01 Tesa Se Method for encapsulating an electronic arrangement
TW201301583A (zh) * 2011-06-16 2013-01-01 日東電工股份有限公司 螢光接著片材、附螢光體層之發光二極體元件、發光二極體裝置及其等之製造方法
TW201335300A (zh) * 2011-11-14 2013-09-01 Lg Chemical Ltd 結合膜及封裝有機電子裝置之方法
TW201336133A (zh) * 2011-11-14 2013-09-01 Lg Chemical Ltd 黏合膜
US20170309685A1 (en) * 2014-10-14 2017-10-26 Heptagon Micro Optics Pte. Ltd. Optical Element Stack Assemblies

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6770503B1 (en) * 1999-10-21 2004-08-03 The Charles Stark Draper Laboratory, Inc. Integrated packaging of micromechanical sensors and associated control circuits
US7223619B2 (en) * 2004-03-05 2007-05-29 Avago Technologies Fiber Ip (Singapore) Pte. Ltd. VCSEL with integrated lens
JP2007188909A (ja) * 2005-12-14 2007-07-26 Fujifilm Corp 固体撮像装置及びその製造方法
US8257985B2 (en) * 2008-09-25 2012-09-04 Texas Instruments Incorporated MEMS device and fabrication method
US9543354B2 (en) * 2013-07-30 2017-01-10 Heptagon Micro Optics Pte. Ltd. Optoelectronic modules that have shielding to reduce light leakage or stray light, and fabrication methods for such modules
US9094593B2 (en) 2013-07-30 2015-07-28 Heptagon Micro Optics Pte. Ltd. Optoelectronic modules that have shielding to reduce light leakage or stray light, and fabrication methods for such modules
KR102237112B1 (ko) * 2014-07-30 2021-04-08 엘지이노텍 주식회사 발광 소자 및 이를 구비한 광원 모듈
EP3038173B1 (en) * 2014-12-23 2019-05-22 LG Innotek Co., Ltd. Light emitting device
US10818822B2 (en) * 2016-03-22 2020-10-27 Lg Innotek Co., Ltd. Light emitting device and light-emitting module having same
US10658255B2 (en) * 2017-01-03 2020-05-19 Advanced Semsconductor Engineering, Inc. Semiconductor device package and a method of manufacturing the same
FR3075467B1 (fr) * 2017-12-15 2020-03-27 Stmicroelectronics (Grenoble 2) Sas Couvercle de boitier de circuit electronique
JP7152666B2 (ja) * 2019-03-08 2022-10-13 日亜化学工業株式会社 発光装置及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201222684A (en) * 2010-08-13 2012-06-01 Tesa Se Method for encapsulating an electronic arrangement
TW201301583A (zh) * 2011-06-16 2013-01-01 日東電工股份有限公司 螢光接著片材、附螢光體層之發光二極體元件、發光二極體裝置及其等之製造方法
TW201335300A (zh) * 2011-11-14 2013-09-01 Lg Chemical Ltd 結合膜及封裝有機電子裝置之方法
TW201336133A (zh) * 2011-11-14 2013-09-01 Lg Chemical Ltd 黏合膜
US20170309685A1 (en) * 2014-10-14 2017-10-26 Heptagon Micro Optics Pte. Ltd. Optical Element Stack Assemblies

Also Published As

Publication number Publication date
TW202418412A (zh) 2024-05-01
US11551963B2 (en) 2023-01-10
CN113270376A (zh) 2021-08-17
US20210257246A1 (en) 2021-08-19
TW202131419A (zh) 2021-08-16
TWI829941B (zh) 2024-01-21
CN113270376B (zh) 2025-10-28

Similar Documents

Publication Publication Date Title
US11881415B2 (en) Method of packaging chip and chip package structure
US12315820B2 (en) Wiring structure including low- and high-density conductive structures
US6661089B2 (en) Semiconductor package which has no resinous flash formed on lead frame and method for manufacturing the same
US6701614B2 (en) Method for making a build-up package of a semiconductor
US7488622B2 (en) Method for producing a surface-mountable semiconductor component
CN106340497B (zh) 密封管芯、包含该密封管芯的微电子封装以及制造所述微电子封装的方法
JP6297741B1 (ja) 光デバイス及びその製造方法
CN102244057A (zh) 半导体封装及其制造方法
CN101452895A (zh) 半导体装置及其制造中使用的树脂粘接材料
CN114256170B (zh) 扇出型封装结构及其制备方法
KR20170093277A (ko) 센서 패키지 및 이의 제조 방법
CN112582283B (zh) 半导体封装方法及半导体封装结构
US8722462B2 (en) Semiconductor package
US10861780B1 (en) Wiring structure and method for manufacturing the same
TWI880541B (zh) 半導體裝置封裝
KR20180004062A (ko) 센서 패키지 및 이의 제조 방법
TWI797930B (zh) 光電封裝結構
US20240395731A1 (en) Electronic device with a reinforcing layer
US20250167131A1 (en) Optical package structure
CN106653734A (zh) 具有电磁干扰屏蔽的半导体装置及其制造方法
CN115692331A (zh) 芯片封装结构及其制作方法
CN112582282A (zh) 半导体封装方法及半导体封装结构
CN112582281A (zh) 半导体封装方法及半导体封装结构
KR20100081527A (ko) 리드 프레임 제조 방법 및 반도체 패키지 제조 방법
WO2008018738A1 (en) Fabricating method for chip molding type semiconductor package