[go: up one dir, main page]

TWI879775B - 用於積體電路封裝的高密度互連體 - Google Patents

用於積體電路封裝的高密度互連體 Download PDF

Info

Publication number
TWI879775B
TWI879775B TW109120603A TW109120603A TWI879775B TW I879775 B TWI879775 B TW I879775B TW 109120603 A TW109120603 A TW 109120603A TW 109120603 A TW109120603 A TW 109120603A TW I879775 B TWI879775 B TW I879775B
Authority
TW
Taiwan
Prior art keywords
integrated circuit
circuit device
microns
conductive
layer
Prior art date
Application number
TW109120603A
Other languages
English (en)
Other versions
TW202114119A (zh
Inventor
維洛尼卡 史壯
艾列克珊德 艾利克索夫
漢寧 布尼奇
布蘭登 羅林斯
喬漢娜 史旺
蕭納 力芙
Original Assignee
美商英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商英特爾股份有限公司 filed Critical 美商英特爾股份有限公司
Publication of TW202114119A publication Critical patent/TW202114119A/zh
Application granted granted Critical
Publication of TWI879775B publication Critical patent/TWI879775B/zh

Links

Images

Classifications

    • H10W20/43—
    • H10W74/117—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H10W20/20—
    • H10W20/49—
    • H10W70/05—
    • H10W70/093—
    • H10W70/60—
    • H10W70/611—
    • H10W70/65—
    • H10W70/685—
    • H10W72/00—
    • H10W74/01—
    • H10W90/00—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H10W70/099—
    • H10W70/614—
    • H10W70/63—
    • H10W72/072—
    • H10W72/07236—
    • H10W72/07252—
    • H10W72/07253—
    • H10W72/07254—
    • H10W72/225—
    • H10W72/227—
    • H10W72/237—
    • H10W72/241—
    • H10W72/244—
    • H10W72/247—
    • H10W72/252—
    • H10W72/253—
    • H10W72/255—
    • H10W72/874—
    • H10W72/9413—
    • H10W72/942—
    • H10W90/22—
    • H10W90/401—
    • H10W90/701—
    • H10W90/722—
    • H10W90/724—

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

積體電路封裝可被形成包含至少一晶粒側積體電路裝置，其具有電附接到電子中介物的主動表面，其中，該至少一晶粒側積體電路裝置至少部分地被包裝在模具材料層中，以及其中，該至少一晶粒側積體電路裝置的背表面與該模具材料層的外表面實質上在同一平面中。至少一堆疊式積體電路裝置可經由形成在該至少一晶粒側積體電路裝置和該至少一堆疊式積體電路裝置之間的互連結構電附接到該至少一晶粒側積體電路裝置的該背表面。

Description

用於積體電路封裝的高密度互連體
本描述的實施方式總體上係有關積體電路封裝製造領域，並且更具體地，係有關積體電路封裝內的高密度互連體的製造。
積體電路工業正在不斷努力生產出更快、更小、更薄的積體電路封裝，以用於各種電子產品，包含但不限於電腦伺服器和可攜式產品，例如可攜式電腦、電子平板電腦、蜂巢式電話、數位相機等。
作為該努力的一部分，已經開發了含有多個積體電路裝置(例如微電子晶粒)的積體電路封裝。這些多個積體電路裝置封裝在本領域中被稱為多裝置或多晶片封裝(MCP)，並具有以降低的成本提高架構靈活性的潛力，但是必須這樣做，使得提供了積體電路裝置之間的適當互連體以及互連到外部組件的互連體。如本領域技術人員將理解的，互連密度是重要的考慮因素，因為積體電路裝置連接的數量不足會限制受影響的積體電路裝置介面的頻寬能力，從而降低積體電路裝置之間的通訊效率和能力。
這些互連體是經由互連結構的製造來提供的，該互連結構包括在介電質層上和穿過介電質層形成的導電路徑。互連結構可以形成在基板上或作為中介物的至少一部分，其中積體電路裝置被機械地附接並電連接到互連結構。
及
在下面的詳細說明中，參考了伴隨的圖式，這些圖式以描述的方式示出了可以實踐所主張的標的的特定實施方式。對這些實施方式進行了足夠詳細的描述，以使本領域技術人員能夠實踐本標的。應該理解的是，儘管各種實施方式不同，但是不一定相互排斥。例如，在不脫離所主張的標的的精神和範圍的情況下，可以在其他實施方式內施行結合一實施方式在此描述的特定特徵、結構、或特性。此說明內提及「一實施方式」或「實施方式」係指與該實施方式有關之所描述的特定特徵、結構、或特點係包含涵蓋於本說明內的至少一實施方案。因此，「一實施方式」或「實施方式」的詞語的使用不需要參照相同的實施方式。此外，應當理解，在不脫離所主張的主題的精神和範圍的情況下，可以修改每個揭露的實施方式中的各個元件的位置或配置。因此，以下詳細說明不應視為限制性的，並且本標的的範圍僅由適當解釋的所附申請專利範圍以及所附申請專利範圍所賦予的等同物的全部範圍來限定。在圖式中，貫穿許多視圖，相像的圖式標記指代相同或相似的元件或功能，並且其中所描繪的元件不必彼此按比例繪製，而是可以放大或縮小各個元件以便更容易地理解在本說明的上下文中這些元件。
如此處中所使用的用語「上方」、「到」、「之間」、及「上」，意指一層關於其它層的相對位置。一層在另一層「上方」或「上」或「與」另一層接合，可以與另一層直接接觸或可以具有一個或多個中介層。在多層「之間」的一層可與該多層直接接觸或可具有一或更多層中介層。
用語「封裝」通常是指一個或多個晶粒的自含有載體(self-contained carrier)，其中，將晶粒附接到封裝基板，並且可以(與在晶粒和位於封裝基板外部的引線、引腳或凸塊之間的整合的或打線接合的互連體)被封裝以用於保護。封裝可以含有單個晶粒或多個晶粒，以提供特定功能。封裝通常安裝在印刷電路板上，以便與其他封裝的積體電路和分立組件互連，從而形成更大的電路。
這裡，用語「核心的」通常是指構建在包括非可撓性的剛性材料的板、卡、或晶圓上的積體電路封裝的基板。通常，將小的印刷電路板用作核心，在其上可以焊接積體電路裝置和分立的被動組件。通常，核心具有從一側延伸到另一側的通孔，從而允許核心的一側上的電路直接耦接到核心的對向側上的電路。核心還可以作為構建導體和介電質材料層的平台。
這裡，用語「無核心」通常是指不具有核心的積體電路封裝的基板。缺少核心允許使用更高密度的封裝架構，因為與高密度互連體相比，通孔具有相對較大的尺寸和節距。
這裡，如果在本文中使用，則用語「陸側」通常是指積體電路封裝的基板的最靠近印刷電路板、母板或其他封裝的附接平面的一側。這與用語「晶粒側」相反，用語「晶粒側」是積體電路封裝的基板中晶粒或多個晶粒所附接到的一側。
這裡，用語「介電質」通常是指構成封裝基板的結構的任何數量的非電性導電材料。為了本揭露的目的，可以將介電質材料結合到積體電路封裝中作為積層膜的層或作為模製安裝在基板上的積體電路晶粒上方的樹脂。
這裡，用語「金屬化」通常是指形成在封裝基板的介電質材料上方並穿過封裝基板的介電質材料的金屬層。通常將金屬層圖形化以形成金屬結構，例如跡線和接合墊。封裝基板的金屬化可以被限制為單層或被介電質的層分開的多層。
這裡，用語「接合墊」通常是指終止積體電路封裝和晶粒中的積體跡線和通孔的金屬化結構。用語「焊墊」有時可以代替「接合墊」並且具有相同的含義。
這裡，用語「焊凸塊」通常是指在接合墊上形成的焊層。焊層通常具有圓形形狀，因此稱為「焊凸塊」。
這裡，用語「基板」通常是指包括介電質和金屬化結構的平面平台。基板在單個平台上機械地支撐和電耦接一個或多個IC晶粒，並且藉由可模製的介電質材料密封一個或多個IC晶粒。基板通常包括焊凸塊，作為在兩側上的接合互連體。基板的一側，通常被稱為「晶粒側」，包括用於晶片或晶粒接合的焊凸塊。基板的對向側(通常稱為「陸側」)包括用於將封裝接合到印刷電路板上的焊凸塊。
這裡，用語「總成」通常是指將零件分組為單個功能單元。部件可以是分開的，並且可以機械組裝到功能單元中，在該功能單元中，部件可以是可移動的。在另一個實例中，部件可以永久地接合在一起。在某些情況下，這些部件會整合在一起。
在整個說明以及申請專利範圍中，用語「連接」係指直接連接，諸如連接而無任何中間裝置的物體之間的電性、機械性、或磁性連接。
用語「耦接」係指直接或間接連接，諸如透過一或更多被動或主動的中間裝置連接或間接連接之物體，其之間的直接電性、機械性、磁性或流體連接。
用語「電路」或「模組」可指一或更多主動及/或被動組件，其被安排彼此合作用以提供所欲的功能。用語「信號」可指至少一電流信號、電壓信號、電磁信號、或資料/時脈信號。「一」、「一」、以及「該」之含義包含複數參考。「在...中」之含義包含「在...中」和「在...上」。
垂直方位是在z方向上的，並且應當理解，「頂部」，「底部」，「之上」和「之下」的引用是指z維度中具有通常含義的相對位置。然而，應當理解，實施方式不必限於圖中所示的方位或組態。
用語「實質上」、「接近」、「大約」、「靠近」、「大約」通常係指在目標值的+/-10%之內(除非特別指定)。除非另外說明，否則用以描述共同物件之順序形容詞「第一」、「第二」、以及「第三」等之使用，僅指示正在提及之相同物件之不同實例，而不旨在默示如此描述之物件必須係為無論時間、空間、排序或任何其他方式的給定之順序。
為了本揭露之目的，詞組「A及/或B」和「A或B」係指(A)、(B)、或(A及B)。為了本揭露之目的，詞組「A、B及/或C」係指(A)、(B)、(C)、(A和B)、(A及C)、(B及C)、或(A、B、及C)。
被標記為「橫截面」，「輪廓」和「平面」的視圖對應於笛卡爾座標系內的正交平面。因此，在x-z平面中截取橫截面和輪廓視圖，在x-y平面中截取平面視圖。通常，x-z平面中的輪廓視圖為橫截面視圖。在適當的地方，圖紙上標有軸，以指示圖形的方位。
本說明的實施方式包含一種積體電路封裝，該積體電路封裝包括至少一晶粒側積體電路裝置，具有電附接到電子中介物的主動表面，其中，該至少一晶粒側積體電路裝置至少部分地被包裝在模具材料層中，以及其中，該至少一晶粒側積體電路裝置的背表面與該模具材料層的外表面實質上在同一平面中。至少一堆疊式積體電路裝置，經由形成在該至少一晶粒側積體電路裝置和該至少一堆疊式積體電路裝置之間的互連結構電附接到該至少一晶粒側積體電路的該背表面。
在另外的實施例中，電子中介物可以包括上部、下部和中部，其中，至少一晶粒側積體電路裝置電附接到電子中介物的上部。上部和下部可分別具有二到四層之間，其中，每層包括有機材料層和包括至少一導電跡線和至少一導電通孔的至少一導電路徑。中部可以形成在上部和下部之間，其中中部包括多達八層，其中，每層包括有機材料層和包括至少一導電跡線和至少一導電通孔的至少一導電路徑。中部的每層的厚度比上部的任何層的厚度薄，並且比下部的任何層的厚度薄。
圖1繪示出了本說明的積體電路封裝100，其包含電子中介物110和至少一晶粒側積體電路裝置(如第一晶粒側積體電路裝置180 1和第二晶粒側積體電路裝置180 2所繪示)電附接到電子中介物110。第一晶粒側積體電路裝置180 1和第二晶粒側積體電路裝置180 2(以及可以利用的任何其他積體電路裝置)可以是任何適當的裝置，包含但不限於微處理器、晶片組、圖形裝置、無線裝置、記憶體裝置、專用積體電路裝置、場域可程式化閘陣列裝置、小晶片(chiplet)、其組合，其堆疊等。
如圖1進一步所示，第一晶粒側積體電路裝置180 1和第二晶粒側積體電路裝置180 2可以經由複數晶粒側裝置到中介物互連體188(例如可回流焊凸塊或球)附接到電子中介物110，在通常稱為倒裝晶片或受控崩潰晶片連接(「C4」)組態的組態中。晶粒側裝置到中介物互連體190可以在第一晶粒側積體電路裝置180 1和第二晶粒側積體電路裝置180 2的接合墊(未示出)與電子中介物110的上部120上的對應的接合墊(未示出)之間延伸，以在其間形成電連接。應當理解，晶粒側裝置到中介物互連體188可以與第一晶粒側積體電路裝置180 1內的積體電路(未示出)電通訊，並且可以與第二晶粒側積體電路裝置180 2內的積體電路(未示出)電通訊。
晶粒側裝置到中介物互連體188可以是任何適當的電性導電材料或結構，包含但不限於焊球、金屬凸塊或柱、金屬填充的環氧樹脂、或其組合。在一個實施方式中，晶粒側裝置到中介物互連體188可以是由錫、鉛/錫合金(例如，63％的錫/37％的鉛焊料)、和高錫含量的合金(例如，90％或更多錫-例如錫/鉍、共晶錫/銀、三元錫/銀/銅、共晶錫/銅和類似合金)所形成的焊球。在另一個實施方式中，晶粒側裝置到中介物互連體188可以是銅凸塊或柱。在另一實施方式中，晶粒側裝置到中介物互連體190可以是塗有焊材料的金屬凸塊或柱。
在一個實施方式中，可以使用諸如環氧樹脂材料之類的模具材料層190來至少部分地封裝第一晶粒側積體電路裝置180 1和第二晶粒側積體電路裝置180 2。在一個實施方式中，模具材料層190可以具有與第一晶粒側積體電路裝置180 1的背表面184和第二晶粒側積體電路裝置180 2的背表面184實質上在同一平面上的外表面192。用於將積體電路裝置封裝在模具材料層中的處理和技術在本領域中是眾所周知的，並且出於清楚和簡潔的目的，這裡不進行討論。
如圖1所示，可以形成堆疊式高密度互連結構310以鄰接模具材料層190的外表面192、第一晶粒側積體電路裝置180 1的背表面184、以及第二晶粒側積體電路裝置180 2的背表面184。在一個實施方式中，堆疊式高密度互連結構310可以與至少一矽穿孔342電接觸，矽穿孔342從第一晶粒側積體電路裝置180 1的背表面184及/或第二晶粒側積體電路裝置180 2的背表面184延伸到靠近第一晶粒側積體電路裝置180 1的主動表面182、並且靠近第二晶粒側積體電路裝置180 2的主動表面182的積體電路(未示出)。在另一實施方式中，堆疊式高密度互連結構310可以與至少一模具穿孔344電接觸，模具穿孔344延伸穿過模具材料層190，以在堆疊式高密度互連結構310和電子中介物110之間形成電通訊。
在一個實施方式中，堆疊式高密度互連結構310可以包含如四層(例如層312 1至312 4)所繪示的複數層。在圖2所示的實施方式中，堆疊式高密度互連結構310的每個層(例如，層312 1-312 4)可以具有在大約1.5到9微米之間的厚度T H。在另一實施方式中，層312 1-312 4中的每一個可以包括有機介電質材料層322 1-322 4和至少一導電路徑324，其包括至少一導電跡線326 1-326 4和至少一導電通孔328 1-328 4。在一實施方式中，至少一導電跡線326 1-326 4可具有在大約0.5到4微米之間的厚度T HT，且至少一導電通孔328 1-328 4可具有在大約1到5微米之間的厚度T HV。在另一實施方式中，如圖3所示，有機介電質材料層之一(如第一有機介電質材料層322 1所示)中的導電跡線(如導電跡線326 1a和326 1b所示)可具有大約0.75微米到3微米之間的線寬度L、和在大約0.75微米到3微米之間的線間距S。如本領域技術人員將理解的，堆疊式高密度互連結構310可以主要用作佈線層。還應理解，堆疊式高密度互連結構310的層312 1-312 4中的至少一層可用於在堆疊式高密度互連結構310的任何層312 1-312 4之間的接地屏蔽。至少一導電跡線326 1-326 4和至少一導電通孔328 1-328 4可以由任何適當的導電材料製成，包含但不限於金屬，例如銅、銀、鎳、金和鋁、其合金等等。導電通孔328 1-328 4可以藉由本領域中已知的任何適當製程來形成，包含但不限於光微影限定的通孔、零錯位通孔、自對準通孔等。
在一個實施方式中，可以將至少一堆疊式積體電路裝置(如第一堆疊式積體電路裝置330 1、第二堆疊式積體電路裝置330 2和第三堆疊式積體電路裝置330 3所示)電附接到堆疊式高密度互連結構310。第一堆疊式積體電路裝置330 1、第二堆疊式積體電路裝置330 2和第三堆疊式積體電路裝置330 3(以及可以利用的任何其他積體電路裝置)可以是任何適當的裝置，包含但不限於微處理器、晶片組、圖形裝置、無線裝置、記憶體裝置、專用積體電路裝置、場域可程式化閘陣列裝置、小晶片、其組合，其堆疊等。
如圖1進一步所示，第一堆疊式積體電路裝置330 1、第二堆疊式積體電路裝置330 2和第三堆疊式積體電路裝置330 3可以經由複數堆疊式裝置到結構互連體340(例如可回流焊凸塊或球)電附接到堆疊式高密度互連結構310，在通常被稱為倒裝晶片或受控崩潰晶片連接(「C4」)組態的組態中。堆疊式裝置到結構互連體340可以在第一堆疊式積體電路裝置330 1、第二堆疊式積體電路裝置330 2和第三堆疊式積體電路裝置330 3的接合墊(未示出)與堆疊式高密度互連結構310的對應的接合墊(未示出)之間延伸，以在其間形成電連接。應當理解，堆疊式裝置到結構互連體340可以與第一堆疊式積體電路裝置330 1內的積體電路(未示出)電通訊，可以與第二堆疊式積體電路裝置330 2內的積體電路(未示出)電通訊，並且可以與第三堆疊式積體電路裝置330 3內的積體電路(未示出)電通訊。
堆疊式裝置到結構互連體340可以是任何適當的電性導電材料或結構，包含但不限於焊球、金屬凸塊或柱、金屬填充的環氧樹脂、或其組合。在一實施方式中，堆疊式裝置到結構互連體340可以是由錫、鉛/錫合金(例如，63％的錫/37％的鉛焊料)、和高錫含量的合金(例如，90％或更多錫-例如錫/鉍、共晶錫/銀、三元錫/銀/銅、共晶錫/銅和類似合金)所形成的焊球。在另一個實施方式中，堆疊式裝置到結構互連體340可以是銅凸塊或柱。在另一個實施方式中，堆疊式裝置到結構互連體340可以是塗有焊材料的金屬凸塊或柱。
在本說明的另一個實施方式中，可以將堆疊式高密度互連結構310結合到封裝模組350中，而不是形成為鄰接模具材料層190的外表面192、第一晶粒側積體電路裝置180 1的背表面184和第二晶粒側積體電路裝置180 2的背表面184。圖4示出了封裝模組350，其包括形成在支撐結構360的第一表面362上的堆疊式高密度互連結構310。支撐結構360可以在其第二表面364上具有複數模組到裝置互連體366，其中，支撐結構360可以具有導電路徑368，該導電路徑368將堆疊式高密度互連結構310電連接到模組到裝置互連體366。支撐結構360可以是任何適當的基板，包含但不限於矽基板、有機基板、玻璃基板等。導電路徑368可以是任何適當的結構，包含但不限於矽穿孔。
進一步如圖4所示，至少一模組積體電路裝置(如第一堆疊式積體電路裝置330 1、第二堆疊式積體電路裝置330 2、第一晶粒堆疊380 1和第二晶粒堆疊380 2所繪示)電連接到電子中介物310。第一晶粒堆疊380 1可以包括複數堆疊式積體電路裝置(如第一堆疊式裝置382 1、第二堆疊式裝置384 1、第三堆疊式裝置386 1和第四堆疊式裝置388 1所繪示)。在一個實施方式中，第一堆疊式裝置382 1、第二堆疊式裝置384 1、第三堆疊式裝置386 1和第四堆疊式裝置388 1可以是形成第一高頻寬記憶體堆疊的記憶體裝置。另外，第二晶粒堆疊380 2可以包括複數堆疊式積體電路裝置(如第一堆疊式裝置382 2、第二堆疊式裝置384 2、第三堆疊式裝置386 2和第四堆疊式裝置388 2所繪示)。在一個實施方式中，第一堆疊式裝置382 2、第二堆疊式裝置384 2、第三堆疊式裝置386 2和第四堆疊式裝置388 2可以是形成第二高頻寬記憶體堆疊的記憶體裝置。
還如圖4所示，封裝模組350還可在堆疊式高密度互連結構310內包含高密度裝置到裝置導電路徑325，堆疊式高密度互連結構310在第一堆疊式積體電路裝置330 1與第二堆疊式積體電路裝置330 2之間提供電通訊。應該理解，圖4的高密度裝置到裝置導電路徑325也可以形成在圖1所示的堆疊式高密度互連結構310內。
如圖4進一步所示，封裝模組350的至少一模組積體電路裝置(即，第一堆疊式積體電路裝置330 1、第二堆疊式積體電路裝置330 2、第一晶粒堆疊380 1和第二晶粒堆疊380 2)可以至少部分地被包裝在諸如環氧樹脂材料的封裝模具材料390中。
如圖5所示，至少一封裝模組(如第一封裝模組350 1、第二封裝模組350 2和第三封裝模組350 3所繪示)可以電附接到至少一矽穿孔342，其從第一晶粒側積體電路裝置180 1的背表面184及/或第二晶粒側積體電路裝置180 2的背表面184延伸，以在其之間形成電通訊路徑，並且可以與至少一模具穿孔344電接觸，其延伸穿過模具材料層190，以在封裝模組(例如，第一封裝模組350 1和第三封裝模組350 3)與電子中介物110之間形成電通訊路徑。
如圖1所示，電子中介物110可以形成為具有上部120、下部140以及在上部120和下部140之間的中部160。在一實施方式中，電子中介物110的總厚度T可在大約30微米到100微米之間。
如圖1進一步所示，複數外部互連體194可以附接到電子中介物110的下部140，以將其附接到外部組件(未顯示)，例如母板或其他此類基板。外部互連體194可以從電子中介物110的下部140上的接合墊(如將要討論的，將顯示為圖10的導電跡線156 3的一部分)延伸。在一實施方式中，外部互連體194可以是具有小於或等於大約400微米的節距的球形柵格陣列中的焊球。在另一個實施方式中，外部互連體194可以是陸柵格陣列中的陸(land)，其節距小於或等於大約1毫米。
在另一實施方式中，至少一陸側積體電路裝置200可以電附接到電子中介物110的下部140。如本領域技術人員將理解的，陸側積體電路裝置200可以是被動或主動。在一個實施方式中，該至少一陸側積體電路裝置200可以是用於第一晶粒側積體電路裝置180 1和第二晶粒側積體電路裝置180 2中的至少一者的電壓調節器。如圖1所示，陸側積體電路裝置200可以經由諸如焊材料之類的複數陸側裝置到中介物互連體210附接到電子中介物110的下部140。陸側裝置到中介物互連體210可以在至少一陸側積體電路裝置200的接合墊(未示出)和電子中介物110的下部140上的對應的接合墊(如將要討論的，如圖10的導電跡線156 3的一部分所示)之間延伸，以在其間形成電連接。應當理解，陸側裝置到中介物互連體210可以與至少一陸側積體電路裝置200內的積體電路(未示出)電通訊。
在圖1所示的一個實施方式中，上部120可以包含至少兩個層，繪示為第一層122 1和第二層122 2。在一個實施方式中，上部120具有兩到四層之間。在圖6所示的實施方式中，第一層122 1和第二層122 2可各自具有大約13到40微米之間的厚度T U。在圖6所示的另一個實施方式中，第一層122 1和第二層122 2可以各自包括第一有機介電質材料層132 1和第二有機介電質材料層132 2(每個介電質層可以分別由相同或不同的材料組成)，以及至少一導電路徑134包括第一有機介電質材料層132 1內的至少一第一導電跡線136 1、第二有機介電質材料層132 2內的至少一第二導電跡線136 2和電連接至少一第一導電跡線136 1和至少一第二導電跡線136 2的至少一導電通孔138 2。在一個實施方式中，至少一第一導電跡線136 1可以具有在大約8到15微米之間的厚度T UT。在圖7所示的另一實施方式中，在介電質材料層(如第一有機介電質材料層132 1所示)之一者中的導電跡線(如第一導電跡線136 1a和136 1b所示)可以具有約8微米或更大的線寬L、以及大約8微米或更大的線間距S。至少一第一導電跡線136 1、至少一第二導電跡線136 2、和至少一導電通孔138可以由任何適當的導電材料製成，包含但不限於金屬，例如銅、銀、鎳、金、和鋁、其合金等。導電通孔138可以藉由本領域已知的任何適當製程來形成，包含但不限於微影定義的通孔、零失準通孔(例如在美國專利號9,713,264中所描述的)、自對準通孔(例如在美國專利公開號2018/0233431A1中描述的)等。在一實施方式中，可以在電子中介物110的上部120中形成至少一被動組件124，例如薄膜電容器。
在圖1所示的一個實施方式中，中部160可以包含多達八層，即在一層到八層之間，繪示為四層，即層162 1至162 4。在圖8所示的實施方式中，中部160的每個層(例如，層162 1-162 4)可具有介於大約1.5到9微米之間的厚度T M。在另一實施方式中，層162 1-162 4中的每一個可以包括至少一有機介電質材料層172 1-172 4，以及至少一導電路徑174包括至少一導電跡線176 1-176 4和至少一導電通孔178 1-178 4。在一個實施方式中，有機介電質材料層172 1-172 4可以是一種或多種類型的介電質層。在一實施方式中，至少一導電跡線176 1-176 4可具有在大約0.5到4微米之間的厚度T MT，且至少一導電通孔178 1-178 4可具有在大約1到6微米之間的厚度T MV。在圖9所示的進一步實施方式中，有機介電質材料層之一(如第一有機介電質材料層172 1所示)中的導電跡線(如導電跡線176 1a和176 1b所示)可具有大約0.75微米到3微米之間的線寬度L、以及在大約0.75微米到3微米之間的線間距S。如本領域技術人員將理解的，中部160可以主要用作路由層。還應理解，中部160的層162 1-162 4中的至少一層可以用於中部160的任何層162 1-162 4之間的接地屏蔽。至少一條導電跡線176 1-176 4和至少一條導電通孔178 1-178 4可以由任何適當的導電材料製成，包含但不限於金屬，例如銅、銀、鎳，金和鋁、合金等等。導電通孔178 1-178 4可以藉由本領域中已知的任何適當製程來形成，包含但不限於光微影限定的通孔、零錯位通孔、自對準通孔等。
在圖1所示的一個實施方式中，下部140可以包含至少兩層，繪示為第一層142 1、第二層142 2和第三層142 3。在特定的實施方式中，下部140具有兩到四層之間。在圖10所示的實施方式中，第一層142 1、第二層142 2和第三層142 3可各自具有在大約13到40微米之間的厚度T L。在圖10所示的另一個實施方式中，第一層142 1、第二層142 2、和第三層142 3可以各自包括第一有機介電質材料層152 1、第二有機介電質材料層152 2、和第三有機介電質材料層152 3(每個介電質層可以分別由相同或不同的材料組成)，以及至少一導電路徑154包括至少一第一導電跡線156 1、至少一第二導電跡線156 2、和至少一第三導電路徑156 3，其中，至少一導電通孔158 2電連接該至少一第一導電跡線156 1和該至少一第二導電跡線156 2，以及其中，至少一導電通孔158 3電連接該至少一第二導電跡線156 2和該至少一第三導電跡線156 3。在一個實施方式中，至少一第一導電跡線156 1可以具有在大約8到15微米之間的厚度T LT。在圖11所示的另一個實施方式中，有機介電質層(顯示為第一有機介電質層152 1)中的一個的導電跡線(如導電跡線156 1a和156 1b所示)可以具有大約8微米或更大的線寬L、和大約8微米或更大的線間距S。至少一導電跡線156 1、156 2、156 3和至少一導電通孔158 2、158 3可以由任何適當的導電材料製成，包含但不限於金屬，例如銅、銀、鎳、金、和鋁、其合金等。導電通孔158 2、158 3可以藉由本領域已知的任何適當的製程來形成，包含但不限於微影定義的通孔、零失準通孔、自對準通孔等。在一個實施方式中，如圖1所示，可以在電子中介物110的下部140中形成至少一被動組件124，例如薄膜電容器。
如上所述，電子中介物110可以是有機中介物，這意味著電子中介物110使用基於有機物的材料作為其介電質層。這些有機介電質材料可以是由有機基質和填料顆粒組成的複合材料。有機基質可包括任何合適的聚合物，包含但不限於環氧化物聚合物、聚烯亞胺等。在一個實施方式中，有機介電質材料可以是本領域已知的構建膜，其可以層壓到晶圓或玻璃面板(或任何其他載體基板)上。在另一個實施方式中，可以以液體形式提供有機介電質材料，然後在旋轉塗佈製程中(例如，對於圓形晶圓格式的載體)或藉由狹縫塗佈法(例如，對於方形格式的面板)經由噴嘴分配有機介電質材料。有機介電質材料的熱膨脹係數可以在大約9到25ppm/℃之間，並且彈性模量可以在大約1到20 GPa之間。可以理解，有機介電質材料不必是可光成像的或填充的。填料顆粒可以是任何合適的填料，包含但不限於二氧化矽顆粒、碳摻雜的氧化物顆粒、各種已知的低介電常數(low-k)介電質顆粒(介電常數小於約3.6)等。
如圖1進一步所示，電子中介物110還可在中部160內包含高密度裝置到裝置導電路徑240，其在第一積體電路裝置180 1和第二積體電路裝置180 2之間提供電通訊。圖12提供了具有八層中部160(即層162 1-162 8)的高密度裝置到裝置導電路徑240的近視圖。在電子中介物110的中部160的製造期間，由導電跡線176 1-176 8和導電通孔178 1-178 8製造高密度裝置到裝置導電路徑240。如圖12進一步所示，高密度裝置到裝置導電路徑240可以包含高密度垂直互連體240v(例如，堆疊式通孔)，以用於電子中介物110的上部120和下部140之間的電互連(見圖1)。
圖13至17示出了沿圖12的線13-13的高密度裝置到裝置導電跡線176 1-176 8的可能組態。在一個實施方式中，如圖13所示，所有高密度裝置到裝置導電跡線176 1-176 8可以用於發信號，並且以有序的列和行組織。在另一個實施方式中，如圖14所示，所有高密度裝置到裝置導電跡線176 1-176 8可以用於發信號並且以交錯組態來組織。在一個實施方式中，如圖15所示，將高密度裝置到裝置導電跡線176 1-176 8組織成有序的列和行，其中高密度裝置到裝置導電跡線176 1、176 3、176 5和176 7用於發信號，高密度裝置到裝置導電跡線176 2、176 4、176 6和176 8用於接地/屏蔽。在一個實施方式中，如圖16所示，高密度裝置到裝置導電跡線176 1-176 8被組織在有序列中，其中為了發信使用了高密度裝置到裝置導電跡線176 1、176 3、176 5和176 7，以及形成了高密度裝置到裝置導電跡線176 2、176 4、176 6和176 8，並將它們用作接地平面。在另一個實施方式中，如圖17所示，為了發信可使用所有高密度裝置到裝置導電跡線176 1、176 2、176 4、176 5、176 7和176 8，並以交錯組態進行組織，並且高密度裝置到裝置導電跡線176 3和176 6被形成並用作接地平面。應當理解，圖12至17的實施方式同樣適用於堆疊式高密度互連結構310內的高密度裝置到裝置導電路徑325。
再次參考圖1，在高密度裝置到裝置導電路徑240上的晶粒側裝置到中介物互連體190可以具有比不在高密度裝置到裝置導電路徑240上方的晶粒側裝置到中介物互連體190更細的節距。在一個實施方式中，在高密度裝置到裝置導電路徑240上的晶粒側裝置到中介物互連體190的節距可以在大約20到55微米之間。如本領域技術人員將理解的，可以施行節距轉換。還將理解，晶粒側裝置到中介物互連體190可以是精細節距的完整陣列或在大約20到110微米之間的節距的組合。
如圖18至22所示，中部160可以具有至少一導電跡線176 a，該導電跡線176 a具有增加的厚度，其允許中部160的薄層(如1的層162 1、162 2、162 3及/或162 4所示)內的一般/粗佈線。在一個實施方式中，加厚的導電跡線176 a可以形成在形成有高密度裝置到裝置導電路徑240(見圖1)的區域(在本文中稱為「一般佈線區域」)的外部。在一個實施方式中，中部160中的加厚的導電跡線176 a可以用厚/薄技術來形成，如美國專利申請公開號2018/0331003A1中所述。當使用這種厚/薄技術時，這些區域中加厚的導電跡線176 a的厚度可以從大約1到7微米之間增加，從而導致較短的導電通孔178 1厚度在大約0.5到3微米之間，如圖18所示(沒有加厚的情況在右側顯示為導電跡線176 1，以及具有加厚的情況在左邊顯示為導電跡線176 a)。在另一個實施方式中，如圖19所示，通孔形成製程可以跨過整個導電跡線176 2上形成導電通孔178 2，以形成通孔/跡線分流器244。這允許通孔/跡線分流器244具有實質上等於介電質材料層172 2的厚度的厚度，並且仍然保持最小臨界尺寸。通孔/跡線分流器244可以利用已知微影定義的通孔技術、零失準通孔形成技術、自對準通孔形成技術等來形成。如圖19進一步所示，如本領域技術人員將理解的，介電質材料層172 1可以覆蓋通孔/跡線分流器244以抑制電短路。
如圖20所示，通孔/跡線分路器244可以藉由在通孔/跡線分流器244(見圖19)上形成另一個導電跡線(即第一導電跡線176 1)來進一步加厚，以形成加厚的通孔/跡線分流器246。如圖21所示，導電跡線176 1可以相對於通孔/跡線分流器244(見圖19)加寬，以適應任何對準/對齊誤差。在另一實施方式中，如圖22所示，通孔形成製程可以跨過加厚的通孔/跡線分流器246(見圖20)來形成導電通孔178 1，以形成雙通孔/跡線分流器248。這允許雙通孔/跡線分流器248具有實質上等於兩個介電質材料層172 1和172 2的厚度的厚度，並且仍然保持最小臨界尺寸。
應當理解，導電跡線加厚的製程不限於如關於圖18至22所討論的高密度裝置到裝置導電路徑240(見圖1)之外的區域，而是可以在高密度裝置到裝置導電路徑240內也可以使用該裝置。如圖23所示，高密度裝置到裝置的導電路徑可以在兩個介電質層172 2/172 3和172 5/172 6內延伸，即兩個實際介電質層以形成複數加厚的高密度裝置到裝置導電跡線242。這導致折衷減少輸入/輸出層數以減少損失。同樣如圖23所示，接地平面GP1、GP2、和GP3可以分隔加厚的高密度裝置到裝置導電跡線242的層。在圖24中所示的另一實施方式中，僅高密度裝置到裝置導電跡線240的一部分可以被加厚，例如以傳遞整體系統信號及/或具有特定的較低損耗(即較低電阻)跡線。如圖所示，可以形成單個加厚的跡線242，並且甚至可以延伸穿過至少一接地平面，如接地平面GP所示。應當理解，圖18至24的實施方式同樣適用於堆疊式高密度互連結構310(如圖4所示)內的高密度裝置到裝置導電路徑325。
在如圖25所示的另一實施方式中，圖1的至少一陸側積體電路裝置200可以嵌入電子中介物110(如第一陸側積體電路裝置200 1以及第二陸側積體電路裝置200 2所繪示)的下部140中。在一個實施方式中，第一陸側積體電路裝置200 1及/或第二陸側積體電路裝置200 2的第一表面202可以與電子中介物110的下部140的外表面148實質上在同一平面中。在圖示的實施方式中，第一陸側積體電路裝置200 1和第二陸側積體電路裝置200 2每個可以是主動裝置，該主動裝置具有附接到其上的複數裝置到基板互連體232，例如焊球，其中，裝置到基板互連體232可以與第一陸側積體電路裝置200 1內和第二陸側積體電路裝置200 2內的積體電路(未示出)電通訊。如圖25所示，垂直高密度互連體240v可用於將至少一晶粒側積體電路裝置與至少一陸側積體電路裝置電連接，其被繪示為連接到第一陸側積體電路裝置200 1的晶粒側積體電路裝置180 2、180 3、和180 4，以及晶粒側積體電路裝置180 5、180 6和180 7與第二陸側積體電路裝置200 2連接。如本領域技術人員將理解的，垂直高密度互連體240v可以與在第一陸側積體電路裝置200 1和第二陸側積體電路裝置200 2的背側204上的矽穿孔(未示出)連接，以便與其電接觸。如圖25進一步所示，第一晶粒側積體電路裝置180 1可以用高密度裝置到裝置導電路徑240 1電連接到第二晶粒側積體電路裝置180 2，第四晶粒側積體電路裝置180 4可以用高密度裝置到裝置導電路徑240 2電連接到第五晶粒側積體電路裝置180 5，並且第七晶粒側積體電路裝置180 7可以用高密度裝置到裝置導電路徑240 3電連接到第八晶粒側積體電路裝置180 8。可以理解，積體電路裝置與高密度裝置到裝置導電路徑的互連不限於晶粒側積體電路裝置。如圖26所示，第一陸側積體電路裝置200 1可以用電子中介物110的中部160內的高密度裝置到裝置導電路徑240 2與第二陸側積體電路裝置200 2電連接。
儘管本說明的前述實施方式示出了單個中部160，但是實施方式不限於此。例如，如圖27所示，電子中介物110可以具有多個中部(如第一中部160 1和第二中部160 2所示)。第一中部160 1和第二中部160 2可以由中心部260隔開，該中心部分可以以關於上部120及/或下部140所描述的方式製造，並且該中心部分可以具有在第一中部160 1和第二中部160 2之間形成電連接的導電路徑262。
儘管晶粒側積體電路裝置和陸側積體電路裝置可以是單獨的矽積體電路裝置，但是本說明的實施方式不限於此。在一個特定實施方式中，晶粒側積體電路裝置和陸側積體電路裝置中的至少一者可以是本說明的一個實施方式的較小版本。
圖28是根據本說明的實施方式的製造積體電路封裝的製程400的流程圖。如方塊410中所述，可以形成電子中介物。如方塊420所示，可以形成至少一晶粒側積體電路裝置。如方塊430中所述，至少一晶粒側積體電路裝置的主動表面可以電附接到電子中介物。至少一晶粒側積體電路裝置至少部分被包裝在模具材料層中，其中，該至少一晶粒側積體電路裝置的背表面與該模具材料層的外表面實質上在同一平面中，如在方塊440中闡述。如方塊450中所述，至少一堆疊式積體電路裝置可經由形成在該至少一晶粒側積體電路裝置和該至少一堆疊式積體電路裝置之間的互連結構電附接到該至少一晶粒側積體電路裝置的該背表面。
圖29繪示出了根據本說明的一種實施方案的電子系統或計算裝置500。計算裝置500可以包含殼體501，殼體501具有設置在其中的板502。計算裝置500可以包含多個積體電路組件，包含但不限於處理器504、至少一通訊晶片506A、506B、揮發性記憶體508(例如，DRAM)，非揮發性記憶體510(例如，ROM)、快閃記憶體(flash memory)512、圖形處理器或CPU 514、數位信號處理器(未示出)、加密處理器(未示出)、晶片組516、天線、顯示器(觸控螢幕顯示器)、觸控螢幕控制器、電池、音訊編解碼器(未示出)、視訊編解碼器(未示出)、功率放大器(AMP)、全球定位系統(GPS)裝置、指南針、加速度計(未示出)、陀螺儀(未示出)、喇叭、照相機、和大量儲存裝置(未顯示)(例如硬碟驅動器、光碟(CD)、數位多功能磁碟(DVD)等)。積體電路組件中的任何一個都可以實體地和電耦接到板502。在一些實施方案中，積體電路組件中的至少一者可以是處理器504的一部分。
通訊晶片使得能夠進行無線通訊以用於與計算裝置之間的資料傳輸。用語「無線」及其衍伸詞可用於描述電路、裝置、系統、方法、技術、通訊頻道等，其可經由使用經由非固體介質的調變電磁輻射來傳遞資料。該用語並不意味著關聯的裝置不含有任何電線，儘管在某些實施方式中它們可能沒有。通訊晶片或裝置可施行任意一些的無線標準或協定，包含但不限於Wi-Fi(IEEE 802.11家族)、WiMAX(IEEE 802.16家族)、IEEE 802.20、長期演進(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍牙(Bluetooth)、其衍生物，以及任何指定為3G、4G、5G及更新者的無線協定。計算裝置可包含複數通訊晶片。舉例而言，第一通訊晶片可以專用於較短範圍的無線通訊，例如Wi-Fi及藍牙，而第二通訊晶片可以專用於較長範圍的無線通訊，例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO、等等。
用語「處理器」可意指處理來自暫存器及/或記憶體的電子資料以將該電子資料轉換成可儲存在暫存器及/或記憶體中的其它電子資料之任何裝置或裝置的一部分。
積體電路組件中的至少一者可以包含積體電路封裝，該積體電路封裝包括電子中介物；至少一晶粒側積體電路裝置，具有電附接到該電子中介物的主動表面，其中，該至少一晶粒側積體電路裝置至少部分地被包裝在模具材料層中，以及其中，該至少一晶粒側積體電路裝置的背表面與該模具材料層的外表面實質上在同一平面中；以及至少一堆疊式積體電路裝置，經由形成在該至少一晶粒側積體電路裝置和該至少一堆疊式積體電路裝置之間的互連結構電附接到該至少一晶粒側積體電路裝置的該背表面。
在各式各樣的實施方案中，計算裝置可以是膝上型電腦、隨身型易網機、筆記型電腦、超薄筆記型電腦、智慧型手機、平板電腦、個人數位助理(PDA)、超薄行動PC、行動電話、桌上型電腦、伺服器、印表機、掃描器、監視器、機上盒、娛樂控制單元、數位相機、可攜式音樂播放器、或是數位攝影機。於更多實施方案，計算裝置可為處理資料的任意其它的電子裝置。
應當理解，本說明的標的不必限於圖1至29所繪示的特定應用。如本領域技術人員將理解的，該標的可以應用於其他積體電路裝置和總成應用以及任何適當的電子應用。
以下實施例涉及進一步的實施方式，並且示例中的細節可以在一個或多個實施方式中的任何位置使用，其中實施例1是一種積體電路封裝，包括電子中介物；至少一晶粒側積體電路裝置，具有電附接到該電子中介物的主動表面，其中，該至少一晶粒側積體電路裝置至少部分地被包裝在模具材料層中，以及其中，該至少一晶粒側積體電路裝置的背表面與該模具材料層的外表面實質上在同一平面中；以及至少一堆疊式積體電路裝置，經由形成在該至少一晶粒側積體電路裝置和該至少一堆疊式積體電路裝置之間的互連結構電附接到該至少一晶粒側積體電路裝置的該背表面。
在實施例2中，實施例1的標的可選用地包含：鄰接該至少一晶粒側積體電路裝置的該背表面以及鄰接該模具材料層的該外表面的該互連結構。
在實施例3中，實施例1的標的可選用地包含：在封裝模組內的該互連結構和該至少一堆疊式積體電路裝置，其中，該封裝模組包括具有第一表面和第二表面的支撐結構，其中，該互連結構形成在該支撐結構的該第一表面上，其中，複數模組到裝置互連體形成在該支撐結構的該第二表面上且電連接到該互連結構，以及其中，該至少一堆疊式積體電路裝置電附接到該互連結構。
在實施例4中，實施例3的標的可選用地包含：至少部分包裝該至少一堆疊式積體電路裝置的封裝模具材料。
在實施例5中，實施例1至4中任一者的標的可選用地包含：該電子中介物，其包括：具有二到四層之間的上部，其中，每層包括有機材料層和包括至少一導電跡線和至少一導電通孔的至少一導電路徑；具有二到四層之間的下部，其中，每層包括有機材料層和包括至少一導電跡線和至少一導電通孔的至少一導電路徑；以及在該上部和該下部之間的中部，其中，該中部包括多達八層，其中，每層包括有機材料和包括至少一導電跡線和至少一導電通孔的至少一導電路徑，以及其中，該中部的每層的厚度比該上部的任何該層的厚度薄且比該下部的任何該層的厚度薄；以及電附接該電子中介物的該上部之複數晶粒側積體電路裝置。
在實施例6中，實施例5的標的可選用地包含：該上部的每層的該厚度在大約13到40微米之間，其中，該下部的每層的該厚度在大約13到40微米之間，以及其中，該中部的每層的該厚度在大約1.5到9微米之間。
在實施例7中，實施例5或6任一者的標的可選用地包含：該上部的該至少一導電跡線包括具有大約8微米或更大的寬度、大約8微米或更大的間隔、以及在8到15微米之間的厚度之複數導電跡線；其中，該下部的該至少一導電跡線包括具有大約8微米或更大的寬度、大約8微米或更大的間隔、以及在8到15微米之間的厚度之複數導電跡線；以及其中，該中部的該至少一導電跡線包括具有在大約0.75微米到3微米之間的寬度、在大約0.75微米到3微米之間的間隔、以及在0.5微米到4微米之間的厚度之複數導電跡線，以及其中，該至少一導電通孔具有在大約1到6微米之間的厚度。
在實施例8中，實施例5至7中任一者的標的可選用地包含：在該中部內的至少一高密度裝置到裝置導電路徑。
在實施例9中，實施例5至8中任一者的標的可選用地包含：具有增加的厚度之該中部的至少一導電跡線。
在實施例10中，實施例5至9中任一者的標的可選用地包含：電附接到該電子中介物的該下部之至少一陸側(land side)積體電路裝置。
在實施例11中，實施例10的標的可選用地包含：該至少一陸側積體電路裝置包括複數陸側積體電路裝置；以及進一步包括在該中部內的至少一高密度裝置到裝置導電路徑，其將該複數陸側積體電路裝置的一陸側積體電路裝置與該複數陸側積體電路裝置的其他陸側積體電路裝置電互連。
在實施例12中，實施例10的標的可選用地包含：嵌入該電子中介物的該下部之至少一陸側積體電路裝置。
在實施例13中，實施例12的標的可選用地包含：該至少一陸側積體電路裝置包括複數陸側積體電路裝置；以及進一步包括在該中部內的至少一高密度裝置到裝置導電路徑，其將該複數陸側積體電路裝置的一陸側積體電路裝置與該複數陸側積體電路裝置的其他陸側積體電路裝置電互連。
實施例14是一種電子系統，包括板以及電附接到該板的積體電路封裝，其中，該積體電路封裝包括電子中介物；至少一晶粒側積體電路裝置，具有電附接到該電子中介物的主動表面，其中，該至少一晶粒側積體電路裝置至少部分地被包裝在模具材料層中，以及其中，該至少一晶粒側積體電路裝置的背表面與該模具材料層的外表面實質上在同一平面中；以及至少一堆疊式積體電路裝置，經由形成在該至少一晶粒側積體電路裝置和該至少一堆疊式積體電路裝置之間的互連結構電附接到該至少一晶粒側積體電路裝置的該背表面。
在實施例15中，實施例14的標的可選用地包含：鄰接該至少一晶粒側積體電路裝置的該背表面以及鄰接該模具材料層的該外表面的該互連結構。
在實施例16中，實施例14的標的可選用地包含：在封裝模組內的該互連結構和該至少一堆疊式積體電路裝置，其中，該封裝模組包括具有第一表面和第二表面的支撐結構，其中，該互連結構形成在該支撐結構的該第一表面上，其中，複數模組到裝置互連體形成在該支撐結構的該第二表面上且電連接到該互連結構，以及其中，該至少一堆疊式積體電路裝置電附接到該互連結構。
在實施例17中，實施例16的標的可選用地包含：至少部分包裝該至少一堆疊式積體電路裝置的封裝模具材料。
在實施例18中，實施例14至17中任一者的標的可選用地包含：該電子中介物包括：具有二到四層之間的上部，其中，每層包括有機材料層和包括至少一導電跡線和至少一導電通孔的至少一導電路徑；具有二到四層之間的下部，其中，每層包括有機材料層和包括至少一導電跡線和至少一導電通孔的至少一導電路徑；以及在該上部和該下部之間的中部，其中，該中部包括多達八層，其中，每層包括有機材料和包括至少一導電跡線和至少一導電通孔的至少一導電路徑，以及其中，該中部的每層的厚度比該上部的任何該層的厚度薄且比該下部的任何該層的厚度薄；以及電附接該電子中介物的該上部之複數晶粒側積體電路裝置。
在實施例19中，實施例18中的標的可選用地包含：該上部的每層的該厚度在大約13到40微米之間，其中，該下部的每層的該厚度在大約13到40微米之間，以及其中，該中部的每層的該厚度在大約1.5到9微米之間。
在實施例20中，實施例18或19任一者的標的可選用地包含：該上部的該至少一導電跡線包括具有大約8微米或更大的寬度、大約8微米或更大的間隔、以及在8到5微米之間的厚度之複數導電跡線；其中，該下部的該至少一導電跡線包括具有大約8微米或更大的寬度、大約8微米或更大的間隔、以及在8到15微米之間的厚度之複數導電跡線；以及其中，該中部的該至少一導電跡線包括具有在大約0.75微米到3微米之間的寬度、在大約0.75微米到3微米之間的間隔、以及在0.5微米到4微米之間的厚度之複數導電跡線，以及其中，該至少一導電通孔具有在大約1到6微米之間的厚度。
在實施例21中，實施例18至20中任一者的標的可選用地包含：在該中部內的至少一高密度裝置到裝置導電路徑。
在實施例22中，實施例18至21中任一者的標的可選用地包含：具有增加的厚度之該中部的至少一導電跡線。
在實施例23中，實施例18至22的任一者的標的可選用地包含：電附接到該電子中介物的該下部的至少一陸側積體電路裝置。
在實施例24中，實施例23的標的可選用地包含：該至少一陸側積體電路裝置包括複數陸側積體電路裝置；以及進一步包括在該中部內的至少一高密度裝置到裝置導電路徑，其將該複數陸側積體電路裝置的一陸側積體電路裝置與該複數陸側積體電路裝置的其他陸側積體電路裝置電互連。
在實施例25中，實施例23的標的可選用地包含：嵌入該電子中介物的該下部之至少一陸側積體電路裝置。
在實施例26中，實施例25的標的可選用地包含：該至少一陸側積體電路裝置包括複數陸側積體電路裝置；以及進一步包括在該中部內的至少一高密度裝置到裝置導電路徑，其將該複數陸側積體電路裝置的一陸側積體電路裝置與該複數陸側積體電路裝置的其他陸側積體電路裝置電互連。
實施例27是一種製造積體電路封裝的方法，包括：形成電子中介物；形成至少一晶粒側積體電路裝置；將主動表面電附接到該電子中介物；將該至少一晶粒側積體電路裝置至少部分包裝在模具材料層中，其中，該至少一晶粒側積體電路裝置的背表面與該模具材料層的外表面實質上在同一平面中；以及經由形成在該至少一晶粒側積體電路裝置和該至少一堆疊式積體電路裝置之間的互連結構將至少一堆疊式積體電路裝置電附接到該至少一晶粒側積體電路裝置的該背表面。
在實施例28中，實施例27的標的可選用地包含：鄰接該至少一晶粒側積體電路裝置的該背表面以及鄰接該模具材料層的該外表面的該互連結構。
在實施例29中，實施例27的標的可選用地包含：在封裝模組內的該互連結構和該至少一堆疊式積體電路裝置，其中，該封裝模組包括具有第一表面和第二表面的支撐結構，其中，該互連結構形成在該支撐結構的該第一表面上，其中，複數模組到裝置互連體形成在該支撐結構的該第二表面上且電連接到該互連結構，以及其中，該至少一堆疊式積體電路裝置電附接到該互連結構。
在實施例30中，實施例29的標的可選用地包含：至少部分包裝該至少一堆疊式積體電路裝置的封裝模具材料。
在實施例31中，實施例27至30中任一者的標的可選用地包含：該電子中介物，該電子中介物包括：具有二到四層之間的上部，其中，每層包括有機材料層和包括至少一導電跡線和至少一導電通孔的至少一導電路徑；具有二到四層之間的下部，其中，每層包括有機材料層和包括至少一導電跡線和至少一導電通孔的至少一導電路徑；以及在該上部和該下部之間的中部，其中，該中部包括多達八層，其中，每層包括有機材料和包括至少一導電跡線和至少一導電通孔的至少一導電路徑，以及其中，該中部的每層的厚度比該上部的任何該層的厚度薄且比該下部的任何該層的厚度薄；以及電附接該電子中介物的該上部之複數晶粒側積體電路裝置。
在實施例32中，實施例31的標的可選用地包含：該上部的每層的該厚度在大約13到40微米之間，其中，該下部的每層的該厚度在大約13到40微米之間，以及其中，該中部的每層的該厚度在大約1.5到9微米之間。
在實施例33中，實施例31或32任一者的標的可選用地包含：該上部的該至少一導電跡線包括具有大約8微米或更大的寬度、大約8微米或更大的間隔、以及在8到15微米之間的厚度之複數導電跡線；其中，該下部的該至少一導電跡線包括具有大約8微米或更大的寬度、大約8微米或更大的間隔、以及在8到15微米之間的厚度之複數導電跡線；以及其中，該中部的該至少一導電跡線包括具有在大約0.75微米和3微米之間的寬度、在大約0.75微米到3微米之間的間隔、以及在0.5微米到4微米之間的厚度之複數導電跡線，以及其中，該至少一導電通孔具有在大約1到6微米之間的厚度。
在實施例34中，實施例31至33中任一者的標的可選用地包含：在該中部內形成至少一高密度裝置到裝置導電路徑。
在實施例35中，實施例31至34中任一者的標的可選用地包含：形成具有增加的厚度之該中部的至少一導電跡線。
在實施例36中，實施例31至35中任一者的標的可選用地包含：將至少一陸側積體電路裝置電附接到該電子中介物的該下部。
在實施例37中，實施例36的標的可選用地包含：該至少一陸側積體電路裝置包括複數陸側積體電路裝置；以及進一步包括在該中部內形成至少一高密度裝置到裝置導電路徑，其將該複數陸側積體電路裝置的一陸側積體電路裝置與該複數陸側積體電路裝置的其他陸側積體電路裝置電互連。
在實施例38中，實施例36的標的可選用地包含：嵌入該電子中介物的該下部中之至少一陸側積體電路裝置。
在實施例39中，實施例38的標的可選用地包含：該至少一陸側積體電路裝置包括複數陸側積體電路裝置；以及進一步包括在該中部內的至少一高密度裝置到裝置導電路徑，其將該複數陸側積體電路裝置的一陸側積體電路裝置與該複數陸側積體電路裝置的其他陸側積體電路裝置電互連。
如此詳細地說明了本發明的實施方式，應理解，因為在不脫離本發明的精神或範圍的情況下，其許多明顯的變型是可能的，因此由所附申請專利範圍所限定的本發明不受以上描述中闡述的特定細節的限制。
100:積體電路封裝 110:電子中介物 120:上部 122 1:第一層 122 2:第二層 124:被動組件 132 1:第一有機介電質材料層 132 2:第二有機介電質材料層 134:導電路徑 136 1:第一導電跡線 136 1a:第一導電跡線 136 1b:第一導電跡線 136 2:第二導電跡線 138 2:導電通孔 140:下部 142 1:第一層 142 2:第二層 142 3:第三層 148:外表面 152 1:第一有機介電質材料層 152 2:第二有機介電質材料層 152 3:第三有機介電質材料層 154:導電路徑 156 1:第一導電跡線 156 1a:導電跡線 156 1b:導電跡線 156 2:第二導電跡線 156 3:第三導電跡線 158 2:導電通孔 158 3:導電通孔 160:中部 160 1:第一中部 160 2:第二中部 162 1:層 162 2:層 162 3:層 162 4:層 162 5:層 162 6:層 162 7:層 162 8:層 172 1:有機介電質材料層 172 2:有機介電質材料層 172 3:有機介電質材料層 172 4:有機介電質材料層 172 5:有機介電質材料層 172 6:有機介電質材料層 172 7:有機介電質材料層 172 8:有機介電質材料層 174:導電路徑 176 1:導電跡線 176 1a:導電跡線 176 1b:導電跡線 176 2:導電跡線 176 3:導電跡線 176 4:導電跡線 176 5:導電跡線 176 6:導電跡線 176 7:導電跡線 176 8:導電跡線 176 a:導電跡線 178 1:導電通孔 178 2:導電通孔 178 3:導電通孔 178 4:導電通孔 178 5:導電通孔 178 6:導電通孔 178 7:導電通孔 178 8:導電通孔 180 1:第一晶粒側積體電路裝置 180 2:第二晶粒側積體電路裝置 180 3:第三晶粒側積體電路裝置 180 4:第四晶粒側積體電路裝置 180 5:第五晶粒側積體電路裝置 180 6:第六晶粒側積體電路裝置 180 7:第七晶粒側積體電路裝置 180 8:第八晶粒側積體電路裝置 182:主動表面 184:背表面 188:晶粒側裝置到中介物互連體 190:模具材料層 192:外表面 194:外部互連體 200:陸側積體電路裝置 200 1:第一陸側積體電路裝置 200 2:第二陸側積體電路裝置 202:第一表面 204:背側 210:陸側裝置到中介物互連體 232:裝置到基板互連體 240:高密度裝置到裝置導電路徑 240 1:高密度裝置到裝置導電路徑 240 2:高密度裝置到裝置導電路徑 240 3:高密度裝置到裝置導電路徑 240v:高密度垂直互連體 242:高密度裝置到裝置導電跡線 244:通孔/跡線分流器 246:通孔/跡線分流器 248:雙通孔/跡線分流器 260:中心部 262:導電路徑 310:堆疊式高密度互連結構 312 1:層 312 2:層 312 3:層 312 4:層 322 1:有機介電質材料層 322 2:有機介電質材料層 322 3:有機介電質材料層 322 4:有機介電質材料層 324:導電路徑 325:高密度裝置到裝置導電路徑 326 1:導電跡線 326 1a:導電跡線 326 1b:導電跡線 326 2:導電跡線 326 3:導電跡線 326 4:導電跡線 328 1:導電通孔 328 2:導電通孔 328 3:導電通孔 328 4:導電通孔 330 1:堆疊式積體電路裝置 330 2:堆疊式積體電路裝置 330 3:堆疊式積體電路裝置 330 4:堆疊式積體電路裝置 330 5:堆疊式積體電路裝置 330 6:堆疊式積體電路裝置 330 7:堆疊式積體電路裝置 330 8:堆疊式積體電路裝置 330 9:堆疊式積體電路裝置 330 10:堆疊式積體電路裝置 340:堆疊式裝置到結構互連體 342:矽穿孔 344:模具穿孔 350:封裝模組 350 1:第一封裝模組 350 2:第二封裝模組 350 3:第三封裝模組 360:支撐結構 362:第一表面 364:第二表面 366:模組到裝置互連體 368:導電路徑 380 1:第一晶粒堆疊 380 2:第二晶粒堆疊 382 1:第一堆疊式裝置 382 2:第一堆疊式裝置 384 1:第二堆疊式裝置 384 2:第二堆疊式裝置 386 1:第三堆疊式裝置 386 2:第三堆疊式裝置 388 1:第四堆疊式裝置 388 2:第四堆疊式裝置 390:封裝模具材料 400:製程 410:方塊 420:方塊 430:方塊 440:方塊 450:方塊 500:計算裝置 501:殼體 502:母板 504:處理器 506A:通訊晶片 506B:通訊晶片 508:DRAM 510:ROM 512:快閃記憶體 514:圖形CPU 516:晶片組 GP:接地平面 GP1:接地平面 GP2:接地平面 GP3:接地平面 L:線寬度 S:線間距 T:總厚度 T H:厚度 T HT:厚度 T HV:厚度 T L:厚度 T LT:厚度 T M:厚度 T MT:厚度 T MV:厚度 T U:厚度 T UT:厚度
在說明書的結論部分中特別指出並清楚地主張本揭露的標的。結合圖式，根據以下說明和所附申請專利範圍，本揭露的前述和其他特徵將變得更加完全明顯。應當理解，圖式僅描繪了根據本揭露的幾個實施方式，因此，不應認為是對其範圍的限制。經由使用伴隨的圖式，將以附加的特性和細節來描述本發明，使得可以更容易地確定本揭露的優點，其中：
[圖1]是根據本說明的一實施方式的積體電路封裝的側橫截面視圖。
[圖2]是圖1的積體電路封裝的堆疊式高密度互連結構的側橫截面視圖，根據本說明的實施方式。
[圖3]是沿著圖2的線3-3的側橫截面視圖，根據本說明的一個實施方式。
[圖4]是封裝模組中的堆疊式高密度互連結構的側橫截面視圖，根據本說明的實施方式。
[圖5]是結合圖4的封裝模組的積體電路封裝的側橫截面視圖，根據本說明的實施方式。
[圖6]是圖1的電子中介物的上部的側橫截面視圖，根據本說明的實施方式。
[圖7]是沿著圖6的線7-7的側橫截面視圖，根據本說明的一個實施方式。
[圖8]是圖1的電子中介物的中部的側橫截面視圖，根據本說明的實施方式。
[圖9]是沿著圖8的線9-9的側橫截面視圖，根據本說明的一個實施方式。
[圖10]是圖1的電子中介物的下部的側橫截面視圖，根據本說明的實施方式。
[圖11]是沿著圖6的線7-7的側橫截面視圖，根據本說明的一個實施方式。
[圖12]是高密度裝置到裝置導電路徑的側橫截面視圖，根據本說明的一實施方式。
[圖13至17]是高密度裝置到裝置導電路徑的各種組態的側橫截面視圖，根據本說明的實施方式。
[圖18至22]是具有增加的厚度的中部的導電跡線的各種組態的側橫截面視圖，根據本說明的實施方式。
[圖23和24]是具有增加的厚度之高密度裝置到裝置導電路徑的各種組態的側橫截面視圖，根據本說明的實施方式。
[圖25]是積體電路封裝的側橫截面視圖，根據本說明的一實施方式。
[圖26]是積體電路封裝的側橫截面視圖，根據本說明的另一實施方式。
[圖27]是積體電路封裝的側橫截面視圖，根據本說明的又另一實施方式。
[圖28]是製造積體電路總成的製程的流程圖，根據本說明的實施方式。
[圖29]是電子系統，根據本說明的一實施方式。
100:積體電路封裝
110:電子中介物
120:上部
1221:第一層
1222:第二層
124:被動組件
140:下部
1421:第一層
1422:第二層
1423:第三層
160:中部
1621:層
1622:層
1623:層
1624:層
1801:第一晶粒側積體電路裝置
1802:第二晶粒側積體電路裝置
182:主動表面
184:背表面
188:晶粒側裝置到中介物互連體
190:模具材料層
192:外表面
194:外部互連體
200:陸側積體電路裝置
210:陸側裝置到中介物互連體
240:高密度裝置到裝置導電路徑
310:堆疊式高密度互連結構
3121:層
3122:層
3123:層
3124:層
3301:堆疊式積體電路裝置
3302:堆疊式積體電路裝置
3303:堆疊式積體電路裝置
340:堆疊式裝置到結構互連體
342:矽穿孔
344:模具穿孔
T:總厚度

Claims (22)

  1. 一種積體電路封裝，包括： 電子中介物，其中，該電子中介物包括： 具有二到四層之間的上部，其中，每層包括有機材料層和包括至少一導電跡線和至少一導電通孔的至少一導電路徑； 具有二到四層之間的下部，其中，每層包括有機材料層和包括至少一導電跡線和至少一導電通孔的至少一導電路徑；以及 在該上部和該下部之間的中部，其中，該中部包括多達八層，其中，每層包括有機材料和包括至少一導電跡線和至少一導電通孔的至少一導電路徑，以及其中，該中部的每層的厚度比該上部的任何該層的厚度薄且比該下部的任何該層的厚度薄； 至少一晶粒側積體電路裝置，具有電附接到該電子中介物的主動表面，其中，該至少一晶粒側積體電路裝置至少部分地被包裝在模具材料層中，以及其中，該至少一晶粒側積體電路裝置的背表面與該模具材料層的外表面實質上在同一平面中；以及 至少一堆疊式積體電路裝置，經由形成在該至少一晶粒側積體電路裝置和該至少一堆疊式積體電路裝置之間的互連結構電附接到該至少一晶粒側積體電路裝置的該背表面。
  2. 如請求項1之積體電路封裝，其中，該互連結構鄰接該至少一晶粒側積體電路裝置的該背表面以及鄰接該模具材料層的該外表面。
  3. 如請求項1之積體電路封裝，其中，該互連結構和該至少一堆疊式積體電路裝置在封裝模組內，其中，該封裝模組包括具有第一表面和第二表面的支撐結構，其中，該互連結構形成在該支撐結構的該第一表面上，其中，複數模組到裝置互連體形成在該支撐結構的該第二表面上且電連接到該互連結構，以及其中，該至少一堆疊式積體電路裝置電附接到該互連結構。
  4. 如請求項3之積體電路封裝，進一步包括封裝模具材料，至少部分包裝該至少一堆疊式積體電路裝置。
  5. 如請求項1之積體電路封裝，其中，該上部的每層的該厚度在大約13到40微米之間，其中，該下部的每層的該厚度在大約13到40微米之間，以及其中，該中部的每層的該厚度在大約1.5到9微米之間。
  6. 如請求項1之積體電路封裝，其中，該上部的該至少一導電跡線包括具有大約8微米或更大的寬度、大約8微米或更大的間隔、以及在8到15微米之間的厚度之複數導電跡線；其中，該下部的該至少一導電跡線包括具有大約8微米或更大的寬度、大約8微米或更大的間隔、以及在8到15微米之間的厚度之複數導電跡線；以及其中，該中部的該至少一導電跡線包括具有在大約0.75微米到3微米之間的寬度、在大約0.75微米到3微米之間的間隔、以及在0.5微米到4微米之間的厚度之複數導電跡線，以及其中，該至少一導電通孔具有在大約1到6微米之間的厚度。
  7. 如請求項1之積體電路封裝，進一步包括在該中部內的至少一高密度裝置到裝置導電路徑。
  8. 如請求項1之積體電路封裝，其中，該中部的至少一導電跡線具有增加的厚度。
  9. 一種電子系統，包括： 板；以及 積體電路封裝，電附接到該板，其中，該積體電路封裝包括： 電子中介物，其中，該電子中介物包括： 具有二到四層之間的上部，其中，每層包括有機材料層和包括至少一導電跡線和至少一導電通孔的至少一導電路徑； 具有二到四層之間的下部，其中，每層包括有機材料層和包括至少一導電跡線和至少一導電通孔的至少一導電路徑；以及 在該上部和該下部之間的中部，其中，該中部包括多達八層，其中，每層包括有機材料和包括至少一導電跡線和至少一導電通孔的至少一導電路徑，以及其中，該中部的每層的厚度比該上部的任何該層的厚度薄且比該下部的任何該層的厚度薄； 至少一晶粒側積體電路裝置，具有電附接到該電子中介物的主動表面，其中，該至少一晶粒側積體電路裝置至少部分地被包裝在模具材料層中，以及其中，該至少一晶粒側積體電路裝置的背表面與該模具材料層的外表面實質上在同一平面中；以及 至少一堆疊式積體電路裝置，經由形成在該至少一晶粒側積體電路裝置和該至少一堆疊式積體電路裝置之間的互連結構電附接到該至少一晶粒側積體電路裝置的該背表面。
  10. 如請求項9之電子系統，其中，該互連結構鄰接該至少一晶粒側積體電路裝置的該背表面以及鄰接該模具材料層的該外表面。
  11. 如請求項9之電子系統，其中，該互連結構和該至少一堆疊式積體電路裝置在封裝模組內，其中，該封裝模組包括具有第一表面和第二表面的支撐結構，其中，該互連結構形成在該支撐結構的該第一表面上，其中，複數模組到裝置互連體形成在該支撐結構的該第二表面上且電連接到該互連結構，以及其中，該至少一堆疊式積體電路裝置電附接到該互連結構。
  12. 如請求項11之電子系統，進一步包括封裝模具材料，至少部分包裝該至少一堆疊式積體電路裝置。
  13. 如請求項9之電子系統，其中，該上部的每層的該厚度在大約13到40微米之間，其中，該下部的每層的該厚度在大約13到40微米之間，以及其中，該中部的每層的該厚度在大約1.5到9微米之間。
  14. 如請求項9之電子系統，其中，該上部的該至少一導電跡線包括具有大約8微米或更大的寬度、大約8微米或更大的間隔、以及在8到15微米之間的厚度之複數導電跡線；其中，該下部的該至少一導電跡線包括具有大約8微米或更大的寬度、大約8微米或更大的間隔、以及在8到15微米之間的厚度之複數導電跡線；以及其中，該中部的該至少一導電跡線包括具有在大約0.75微米到3微米之間的寬度、在大約0.75微米到3微米之間的間隔、以及在0.5微米到4微米之間的厚度之複數導電跡線，以及其中，該至少一導電通孔具有在大約1到6微米之間的厚度。
  15. 如請求項9之電子系統，進一步包括在該中部內的至少一高密度裝置到裝置導電路徑。
  16. 如請求項9之電子系統，其中，該中部的至少一導電跡線具有增加的厚度。
  17. 一種製造積體電路封裝的方法，包括： 形成電子中介物，其中，形成該電子中介物包括： 形成具有二到四層之間的上部，其中，每層包括有機材料層和包括至少一導電跡線和至少一導電通孔的至少一導電路徑； 形成具有二到四層之間的下部，其中，每層包括有機材料層和包括至少一導電跡線和至少一導電通孔的至少一導電路徑；以及 形成在該上部和該下部之間的中部，其中，該中部包括多達八層，其中，每層包括有機材料和包括至少一導電跡線和至少一導電通孔的至少一導電路徑，以及其中，該中部的每層的厚度比該上部的任何該層的厚度薄且比該下部的任何該層的厚度薄； 形成至少一晶粒側積體電路裝置； 將該至少一晶粒側積體電路裝置的主動表面電附接到該電子中介物； 將該至少一晶粒側積體電路裝置至少部分包裝在模具材料層中，其中，該至少一晶粒側積體電路裝置的背表面與該模具材料層的外表面實質上在同一平面中；以及 經由形成在該至少一晶粒側積體電路裝置和該至少一堆疊式積體電路裝置之間的互連結構將至少一堆疊式積體電路裝置電附接到該至少一晶粒側積體電路裝置的該背表面。
  18. 如請求項17之方法，其中，形成該互連結構包括形成該互連結構以鄰接該至少一晶粒側積體電路裝置的該背表面以及鄰接該模具材料層的該外表面。
  19. 如請求項17之方法，其中，該互連結構和該至少一堆疊式積體電路裝置形成在封裝模組內，其中，該封裝模組包括： 形成具有第一表面和第二表面的支撐結構； 在該支撐結構的該第一表面上形成該互連結構； 在該支撐結構的該第二表面上形成複數模組到裝置互連體，其中，該複數模組到裝置互連體電連接到該互連結構；以及 將該至少一堆疊式積體電路裝置電附接到該互連結構。
  20. 如請求項19之方法，進一步包括將該至少一堆疊式積體電路裝置至少部分包裝在封裝模具材料中。
  21. 如請求項17之方法，進一步包括形成在該中部內的至少一高密度裝置到裝置導電路徑。
  22. 如請求項17之方法，其中，該中部的至少一導電跡線具有增加的厚度。
TW109120603A 2019-09-17 2020-06-18 用於積體電路封裝的高密度互連體 TWI879775B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/573,948 2019-09-17
US16/573,948 US11133263B2 (en) 2019-09-17 2019-09-17 High-density interconnects for integrated circuit packages

Publications (2)

Publication Number Publication Date
TW202114119A TW202114119A (zh) 2021-04-01
TWI879775B true TWI879775B (zh) 2025-04-11

Family

ID=74686177

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109120603A TWI879775B (zh) 2019-09-17 2020-06-18 用於積體電路封裝的高密度互連體

Country Status (8)

Country Link
US (2) US11133263B2 (zh)
JP (1) JP7574001B2 (zh)
KR (1) KR20210032898A (zh)
CN (1) CN112530931A (zh)
DE (1) DE102020122699A1 (zh)
MY (1) MY203302A (zh)
SG (1) SG10202007654YA (zh)
TW (1) TWI879775B (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10204893B2 (en) 2016-05-19 2019-02-12 Invensas Bonding Technologies, Inc. Stacked dies and methods for forming bonded structures
US10217720B2 (en) 2017-06-15 2019-02-26 Invensas Corporation Multi-chip modules formed using wafer-level processing of a reconstitute wafer
US11276676B2 (en) 2018-05-15 2022-03-15 Invensas Bonding Technologies, Inc. Stacked devices and methods of fabrication
US11462419B2 (en) 2018-07-06 2022-10-04 Invensas Bonding Technologies, Inc. Microelectronic assemblies
US11158606B2 (en) 2018-07-06 2021-10-26 Invensas Bonding Technologies, Inc. Molded direct bonded and interconnected stack
US20200194390A1 (en) * 2018-12-17 2020-06-18 Texas Instruments Incorporated Package with dual layer routing including ground return path
US11296053B2 (en) 2019-06-26 2022-04-05 Invensas Bonding Technologies, Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics
US11133263B2 (en) * 2019-09-17 2021-09-28 Intel Corporation High-density interconnects for integrated circuit packages
KR20210152721A (ko) * 2020-06-09 2021-12-16 삼성전자주식회사 반도체 패키지
US11631647B2 (en) 2020-06-30 2023-04-18 Adeia Semiconductor Bonding Technologies Inc. Integrated device packages with integrated device die and dummy element
US11830817B2 (en) * 2020-08-12 2023-11-28 Advanced Micro Devices, Inc. Creating interconnects between dies using a cross-over die and through-die vias
US11764177B2 (en) 2020-09-04 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
US11728273B2 (en) * 2020-09-04 2023-08-15 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
US12057402B2 (en) * 2020-09-18 2024-08-06 Intel Corporation Direct bonding in microelectronic assemblies
US11664315B2 (en) * 2021-03-11 2023-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Structure with interconnection die and method of making same
JP2022164201A (ja) * 2021-04-16 2022-10-27 日本特殊陶業株式会社 多層配線基板
JP2022164200A (ja) * 2021-04-16 2022-10-27 日本特殊陶業株式会社 多層配線基板
US11830819B2 (en) 2021-06-24 2023-11-28 Qualcomm Incorporated Package comprising integrated devices and bridge coupling top sides of integrated devices
US11984384B2 (en) * 2021-09-09 2024-05-14 Synopsys, Inc. Power routing for 2.5D or 3D integrated circuits including a buried power rail and interposer with power delivery network
JP7687452B2 (ja) * 2022-01-17 2025-06-03 株式会社村田製作所 アンテナモジュール
KR102685930B1 (ko) * 2022-01-28 2024-07-17 앨로힘 주식회사 반도체패키지 수동소자 구조 및 이의 제조 방법
US12424559B2 (en) * 2022-03-01 2025-09-23 Qualcomm Incorporated Package with a substrate comprising embedded escape interconnects and surface escape interconnects
TWI807664B (zh) 2022-03-03 2023-07-01 欣興電子股份有限公司 電子線路總成及其製造方法
US12431416B2 (en) * 2022-04-11 2025-09-30 Xilinx, Inc. Chip package with integrated current control
US20230387074A1 (en) * 2022-05-26 2023-11-30 Intel Corporation Integrated circuit assemblies having interconnection bridges spanning reticle boundary / dicing streets of monolithic structures therein
US20240113006A1 (en) * 2022-10-03 2024-04-04 Intel Corporation Package architecture with die-to-die coupling using glass interposer
KR102755088B1 (ko) * 2022-12-19 2025-01-21 주식회사 메타씨앤아이 칩렛 패키지 기술을 이용한 저전력 디스플레이 구동 장치
WO2025160246A1 (en) * 2024-01-23 2025-07-31 Google Llc Redistribution layer (rdl) fanout package design & chiplet die-to-die interconnect routing

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110215464A1 (en) * 2009-12-29 2011-09-08 Intel Corporation Semiconductor package with embedded die and its methods of fabrication
CN106486383A (zh) * 2015-08-31 2017-03-08 台湾积体电路制造股份有限公司 封装结构及其制造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007311585A (ja) 2006-05-19 2007-11-29 Toppan Printing Co Ltd 多層配線板
KR101089084B1 (ko) 2007-12-28 2011-12-06 이비덴 가부시키가이샤 인터포저 및 인터포저의 제조 방법
US9167694B2 (en) 2010-11-02 2015-10-20 Georgia Tech Research Corporation Ultra-thin interposer assemblies with through vias
US9201834B2 (en) 2011-10-11 2015-12-01 Etron Technology, Inc. Reconfigurable high speed memory chip module and electronic device with a reconfigurable high speed memory chip module
US20130147026A1 (en) 2011-12-12 2013-06-13 Ati Technologies Ulc Heatsink interposer
US8889484B2 (en) 2012-10-02 2014-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for a component package
US8975726B2 (en) 2012-10-11 2015-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. POP structures and methods of forming the same
KR101419597B1 (ko) 2012-11-06 2014-07-14 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US10971476B2 (en) 2014-02-18 2021-04-06 Qualcomm Incorporated Bottom package with metal post interconnections
US9633974B2 (en) 2015-03-04 2017-04-25 Apple Inc. System in package fan out stacking architecture and process flow
US10008439B2 (en) 2015-07-09 2018-06-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Thin recon interposer package without TSV for fine input/output pitch fan-out
JP7272527B2 (ja) 2016-08-26 2023-05-12 サムソン エレクトロ－メカニックス カンパニーリミテッド． プリント回路基板
KR102351676B1 (ko) 2017-06-07 2022-01-17 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US10797007B2 (en) 2017-11-28 2020-10-06 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US10629512B2 (en) 2018-06-29 2020-04-21 Xilinx, Inc. Integrated circuit die with in-chip heat sink
US11133263B2 (en) * 2019-09-17 2021-09-28 Intel Corporation High-density interconnects for integrated circuit packages

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110215464A1 (en) * 2009-12-29 2011-09-08 Intel Corporation Semiconductor package with embedded die and its methods of fabrication
CN106486383A (zh) * 2015-08-31 2017-03-08 台湾积体电路制造股份有限公司 封装结构及其制造方法

Also Published As

Publication number Publication date
JP7574001B2 (ja) 2024-10-28
CN112530931A (zh) 2021-03-19
US20210358855A1 (en) 2021-11-18
KR20210032898A (ko) 2021-03-25
DE102020122699A1 (de) 2021-03-18
TW202114119A (zh) 2021-04-01
US12205902B2 (en) 2025-01-21
MY203302A (en) 2024-06-21
SG10202007654YA (en) 2021-04-29
JP2021048386A (ja) 2021-03-25
US11133263B2 (en) 2021-09-28
US20210082825A1 (en) 2021-03-18

Similar Documents

Publication Publication Date Title
TWI879775B (zh) 用於積體電路封裝的高密度互連體
TWI861123B (zh) 用於積體電路封裝之有機中介件
TWI479630B (zh) 具中心接觸件之增強堆疊微電子總成以及其之系統、模組及配置
US20150201497A1 (en) High-density inter-package connections for ultra-thin package-on-package structures, and processes of forming same
CN117043932A (zh) 具有嵌入式蚀刻停止件以控制其中的玻璃层中的腔深度的电子基板
EP4352784B1 (en) Package with embedded device cavity provided by spaced interposers
US11460499B2 (en) Dual sided thermal management solutions for integrated circuit packages
TWI862754B (zh) 積體電路封裝之模具材料層內的高導熱性、高模數結構
JP7544439B2 (ja) 集積回路構造体および集積回路構造体の製造方法
US20230387073A1 (en) Integrated circuit assemblies having interconnection bridges spanning integrated circuit devices therein
US20200043829A1 (en) Thermal management solutions for stacked integrated circuit devices
US20230207525A1 (en) Ic die stacking with mixed hybrid and solder bonding
US11610856B2 (en) Connectivity between integrated circuit dice in a multi-chip package
US12165983B2 (en) Stepped electronic substrate for integrated circuit packages
US20240260193A1 (en) Decoupling capacitor booster module
US20250112191A1 (en) Direct die-two-die connection through an interposer without vias
US20250112164A1 (en) Controlling substrate bump height
US12165994B2 (en) Radio frequency antennas and waveguides for communication between integrated circuit devices
CN116314134A (zh) 用于集成电路封装的边缘对准模板结构
CN116314093A (zh) 用于集成电路封装的边缘对准模板结构