[go: up one dir, main page]

TWI878581B - 半導體結構及其形成方法 - Google Patents

半導體結構及其形成方法 Download PDF

Info

Publication number
TWI878581B
TWI878581B TW110128224A TW110128224A TWI878581B TW I878581 B TWI878581 B TW I878581B TW 110128224 A TW110128224 A TW 110128224A TW 110128224 A TW110128224 A TW 110128224A TW I878581 B TWI878581 B TW I878581B
Authority
TW
Taiwan
Prior art keywords
layer
isolation
forming
fin
mask
Prior art date
Application number
TW110128224A
Other languages
English (en)
Other versions
TW202218161A (zh
Inventor
蘇博
趙振陽
張海洋
Original Assignee
大陸商中芯國際集成電路製造（上海）有限公司
大陸商中芯國際集成電路製造（北京）有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商中芯國際集成電路製造（上海）有限公司, 大陸商中芯國際集成電路製造（北京）有限公司 filed Critical 大陸商中芯國際集成電路製造（上海）有限公司
Publication of TW202218161A publication Critical patent/TW202218161A/zh
Application granted granted Critical
Publication of TWI878581B publication Critical patent/TWI878581B/zh

Links

Classifications

    • H10P50/696—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H10D30/0243—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET] using dummy structures having essentially the same shapes as the semiconductor bodies, e.g. to provide stability
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H10D62/292—Non-planar channels of IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0128—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0151—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0158—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/834—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] comprising FinFETs
    • H10P50/694—
    • H10P50/695—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Element Separation (AREA)
  • Dicing (AREA)

Abstract

一種半導體結構及其形成方法，形成方法包括：提供基底，包括目標層，基底包括目標區和與隔斷區；在基底上形成遮罩側牆；以遮罩側牆為遮罩，圖形化目標層，形成分立的初始圖形層，初始圖形層沿第一方向延伸，與第一方向垂直的方向為第二方向，沿第二方向相鄰初始圖形層之間形成有凹槽；形成邊界定義槽，貫穿沿第一方向位於目標區與隔斷區的交界位置處的初始圖形層；形成填充於凹槽和邊界定義槽的間隔層；以位於邊界定義槽中的間隔層和位於凹槽中的間隔層，分別對應為沿第一方向和第二方向的停止層，刻蝕位於隔斷區的初始圖形層，位於目標區的剩餘初始圖形層用於作為目標圖形層。本發明實施例有利於增大刻蝕隔斷區的初始圖形層的製程窗口。

Description

半導體結構及其形成方法
本發明實施例涉及半導體製造領域，尤其涉及一種半導體結構及其形成方法。
在半導體製造中，隨著超大規模集成電路的發展趨勢，集成電路特徵尺寸持續減小，為了適應更小的特徵尺寸，金屬-氧化物-半導體場效應電晶體(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)的通道長度也相應不斷縮短。然而，隨著元件通道長度的縮短，元件源極與汲極間的距離也隨之縮短，因此閘極結構對通道的控制能力隨之變差，閘極結構電壓夾斷(Pinch Off)通道的難度也越來越大，使得次臨界值漏電(Subthreshold Leakage)現象，即所謂的短通道效應(Short-Channel Effects，SCE)更容易發生。
因此，為了減小短通道效應的影響，半導體製程逐漸開始從平面MOSFET向具有更高功效的三維立體式的電晶體過渡，如鰭式場效應電晶體(FinFET)。FinFET中，閘極結構至少可以從兩側對超薄體(鰭部)進行控制，與平面MOSFET相比，閘極結構對通道的控制能力更強，能夠很好地抑制短通道效應；且FinFET相對於其他元件，與現有集成電路製造具有更好的兼容性。
在半導體領域中，根據製程要求，通常還需要形成具有不同間距的鰭部，或者，將不需要位置處的偽鰭部去除，以使鰭部的圖形層滿足設計 要求。目前一種做法是通過鰭切(Fin cut)製程實現以上目的。其中，鰭切製程一般包括鰭先切(Cut first)製程和鰭後切(Cut last)製程。
本發明實施例解決的問題是提供一種半導體結構及其形成方法，有利於增大刻蝕隔斷區的初始圖形層以形成目標圖形層的製程窗口。
為解決上述問題，本發明實施例提供一種半導體結構的形成方法，包括：提供基底，包括目標層，所述基底包括用於形成目標圖形層的目標區和與切斷位置對應的隔斷區；在所述基底上形成分立的遮罩側牆；以所述遮罩側牆為遮罩，圖形化所述目標層，形成分立的初始圖形層，所述初始圖形層沿第一方向延伸，與所述第一方向垂直的方向為第二方向，沿所述第二方向相鄰所述初始圖形層之間形成有凹槽；形成邊界定義槽，貫穿沿第一方向位於所述目標區與所述隔斷區的交界位置處的初始圖形層；形成填充於所述凹槽和所述邊界定義槽的間隔層；以位於所述邊界定義槽中的間隔層和位於所述凹槽中的間隔層，分別對應為沿所述第一方向和第二方向的停止層，刻蝕位於所述隔斷區的初始圖形層，位於所述目標區的剩餘所述初始圖形層用於作為目標圖形層。
相應的，本發明實施例還提供一種半導體結構，包括：基板，所述基板包括元件區和隔離區；鰭部，位於所述元件區的基板上，所述鰭部包括自下而上的鰭底部、鰭中部和鰭頂部，所述鰭部沿第一方向延伸，所述鰭部的排列方向為第二方向，所述第一方向與所述第二方向相互垂直；位於所述隔離區上的鰭底部；隔離層，位於所述鰭部與鰭部之間，所述隔離層的頂表面低於位於所述元件區的鰭部的頂表面，且所述隔離層覆蓋位於所述隔離區上的所 述鰭底部；沿所述第二方向，位於所述隔離區的隔離層寬度大於位於所述鰭部與鰭部之間的隔離層寬度。
與現有技術相比，本發明實施例的技術方案具有以下優點：本發明實施例提供的半導體結構的形成方法中，在形成初始圖形層之後，形成邊界定義槽，貫穿沿第一方向位於所述目標區和隔斷區交界位置處的初始圖形層，邊界定義槽用於定義所述目標區的邊界，從而使初始圖形層沿第一方向在所述目標區和隔斷區的邊界位置處斷開，之後形成填充於凹槽和邊界定義槽的間隔層，從而使初始圖形層沿第一方向在目標區和隔斷區的交界位置處被間隔層間隔開，沿第二方向相鄰的初始圖形層也被所述間隔層間隔開，在刻蝕位於所述隔斷區的初始圖形層的過程中，所述間隔層能夠定義沿第一方向和第二方向的刻蝕停止位置，從而能夠以位於所述邊界定義槽中的間隔層和位於所述凹槽中的間隔層，分別對應為沿所述第一方向和第二方向的停止層，本發明實施例相應能夠實現在沿第一方向和第二方向上的刻蝕自對準(Self-Aligned)，從而有利於增大刻蝕隔斷區的初始圖形層的製程窗口、降低形成目標圖形層的製程難度，且能夠對所述目標圖形層的關鍵尺寸和圖形進行精確控制，進而提高目標圖形層的剖面形貌品質和側壁形貌品質。
可選方案中，所述目標區為有源區，所述隔斷區為隔離區；所述初始圖形層為初始鰭部，所述目標圖形層為鰭部；所述間隔層的材料為介質材料；刻蝕位於所述隔斷區的初始圖形層的步驟中，在所述間隔層中形成有隔斷槽；刻蝕位於所述隔斷區的初始圖形層之後，所述形成方法還包括：在所述隔斷槽中形成填充隔離層；以所述鰭部的頂部為停止位置，平坦化所述填充隔離層和間隔層；去除部分厚度的所述填充隔離層和間隔層，暴露出所述鰭部的部分側壁，剩餘所述填充隔離層和間隔層用於作為隔離結構；本發明實施例能 夠將鰭切製程與形成隔離結構相整合，有利於提高製程整合度和製程兼容性，還有利於簡化製程流程、提高生產
1:基底
2:遮罩側牆
3:偽遮罩側牆
4:遮罩層
5:遮罩開口
6:鰭部
11:基板
12:元件鰭部
13:偽鰭部
14:遮罩層
15:遮罩開口
21:基板
22:初始鰭部
23:覆蓋層
24:鰭部
30:隔斷槽
41:第一開口
51:邊界定義開口
61:第二開口
100:目標層
110:粘附層
120:硬遮罩材料層
130:第一刻蝕停止層
140:核心層
140a:支撐核心層
140b:犧牲核心層
141:第一平坦層
142:第一抗反射層
143:第一圖形層
150:遮罩側牆
160:核心材料層
165:第二刻蝕停止層
170:犧牲層
180:初始側牆
200:基底
210:初始圖形層
220:凹槽
230:基板
240:硬遮罩層
245:邊界定義遮罩層
250:邊界定義槽
260:間隔層
261:第二平坦層
262:第二抗反射層
263:第二圖形層
265:填充隔離材料層
270:填充隔離層
300:目標圖形層
320:殘留偽鰭部
330:隔離結構
A:目標區
B:隔斷區
圖1至圖4是一種半導體結構的形成方法中各步驟對應的結構示意圖。
圖5至圖8是另一種半導體結構的形成方法中各步驟對應的結構示意圖。
圖9至圖10是又一種半導體結構的形成方法中各步驟對應的結構示意圖。
圖11至圖28是本發明半導體結構的形成方法一實施例中各步驟對應的結構示意圖。
由背景技術可知，通常通過鰭切(Fin cut)製程形成具有不同間距的鰭部，或者，將不需要位置處的偽鰭部去除，以使鰭部的圖形滿足設計要求。其中，鰭切製程一般包括鰭先切(Cut first)製程和鰭後切(Cut last)製程。
但是，目前鰭切製程的製程窗口越來越小，鰭切製程的難度也越來越高。
現以鰭先切製程為例，分析鰭切製程的製程窗口越來越小的原因。參考圖1至圖4，示出了一種半導體結構的形成方法中各步驟對應的結構示意圖。
參考圖1，提供基底1；在基底1上形成多個分立的側牆，側牆包括遮罩側牆2和偽遮罩側牆3。
參考圖2至圖3，去除偽遮罩側牆3。其中，去除偽遮罩側牆3的步驟包括：在基底1上形成遮罩層4，遮罩層中具有暴露出偽遮罩側牆3的遮罩開口5；以遮罩層4為遮罩，去除遮罩開口5暴露出的偽遮罩側牆3；去除遮罩層4。
參考圖4，去除偽遮罩側牆3後，以遮罩側牆2為遮罩，圖形化基底1，形成鰭部6。
與鰭部6的高寬比相比，偽遮罩側牆3的高寬比更小，去除偽遮罩側牆3的難度相對較低。但是，上述方法先去除偽遮罩側牆3，去除偽遮罩側牆3之後，遮罩側牆2具有不同的間距，遮罩側牆2的圖形密度不均，在以遮罩側牆2為遮罩圖形化基底1的過程中，遮罩側牆2的圖形密度不均容易導致各個區域的基底1的被刻蝕速率不均，進而導致所形成的鰭部的剖面形貌均一性較差。
另一種方法是鰭後切製程。圖5至圖8是另一種半導體結構的形成方法中各步驟對應的結構示意圖。
參考圖5，提供基板11以及分立於基板11上的鰭部，鰭部包括元件鰭部12和偽鰭部13。
結合參考圖5至圖8，去除偽鰭部13。其中，去除偽鰭部13的步驟包括：在基板11上形成覆蓋元件鰭部12的遮罩層14，遮罩層14中形成有暴露出偽鰭部13的遮罩開口15；以遮罩層14為遮罩，去除遮罩開口15露出的偽鰭部13；去除遮罩層14。
上述方法在形成鰭部之後，再去除偽鰭部13，鰭部通過以遮罩側牆為遮罩圖形化基底而形成，由於遮罩側牆之間的間距相同，遮罩側牆的圖 形密度一致性較高，因此在圖形化基底形成鰭部的步驟中，鰭部的尺寸一致性和剖面形貌一致性也較高。
但是，與遮罩側牆的高寬比相比，鰭部的高寬比較大，導致去除偽鰭部13具有極大的挑戰。具體地，遮罩層14通常通過曝光、顯影等光刻製程形成。偽鰭部13的高寬比較大，遮罩開口15的深寬比也較大，導致形成遮罩層14的光刻製程的製程窗口減小；偽鰭部13的高寬比較大，在去除遮罩開口15露出的偽鰭部13的過程中，刻蝕製程刻蝕的高寬比也較大，導致刻蝕製程的難度較高。
還有一些其他方法進行鰭切製程。參考圖9至圖10，示出了又一種半導體結構的形成方法中各步驟對應的結構示意圖。
參考圖9，提供基板21和分立於基板21上的初始鰭部22，基板21包括有源區(未標示)和隔離區(未標示)；在基板21上形成填充於初始鰭部22之間的覆蓋層23。
參考圖10，形成覆蓋層23後，去除位於隔離區的初始鰭部22，剩餘位於有源區的初始鰭部22作為鰭部24。
通過形成覆蓋層23，在去除位於隔離區的初始鰭部22的過程中，覆蓋層23能夠定義沿垂直於初始鰭部22延伸方向上的停止位置。但是，在沿初始鰭部22的延伸方向上，由於刻蝕對象均為同一種材料，難以控制刻蝕的停止位置，從而難以控制初始鰭部22的殘餘量，這不僅導致形成的鰭部24剖面形貌品質和側壁垂直度低，還容易導致鰭部24的關鍵尺寸(CD)不能滿足設計要求，鰭切製程的製程窗口較小。
因此，極需一種方法，能夠增大鰭部圖形化製程的製程窗口，減小鰭部圖形化製程的難度。
為了解決所述技術問題，本發明實施例提供的半導體結構的形成方法中，在形成初始圖形層之後，形成邊界定義槽，貫穿沿第一方向位於所述目標區和隔斷區交界位置處的初始圖形層，邊界定義槽用於定義所述目標區的邊界，從而使初始圖形層沿第一方向在所述目標區和隔斷區的邊界位置處斷開，之後形成填充於凹槽和邊界定義槽的間隔層，從而使初始圖形層沿第一方向在目標區和隔斷區的交界位置處被所述間隔層間隔開，沿第二方向相鄰的初始圖形層也被所述間隔層間隔開，在刻蝕位於所述隔斷區的初始圖形層的過程中，間隔層能夠定義沿第一方向和第二方向的刻蝕停止位置，從而能夠以位於邊界定義槽中的間隔層和位於凹槽中的間隔層，分別對應為沿第一方向和第二方向的停止層，本發明實施例相應能夠實現在沿第一方向和第二方向上的刻蝕自對準，從而有利於增大刻蝕隔斷區的初始圖形層的製程窗口、降低形成目標圖形層的製程難度，且能夠對所述目標圖形層的關鍵尺寸和圖形進行精確控制，進而提高目標圖形層的剖面形貌品質和側壁形貌品質。
為使本發明實施例的上述目的、特徵和優點能夠更為明顯易懂，下面結合附圖對本發明的具體實施例做詳細的說明。圖11至圖28是本發明半導體結構的形成方法一實施例中各步驟對應的結構示意圖。
參考圖11，示出了剖面示意圖，提供基底200，包括目標層100，所述基底200包括用於形成目標圖形層的目標區A和與切斷位置對應的隔斷區B。
基底200為後續製程製程提供製程平台。目標層100為待進行圖形化以形成目標圖形層的膜層。目標區A為後續目標圖形層所在的區域，基底200上除目標區A之外的區域為隔斷區B。
本實施例中，目標層100為初始基板，後續圖形化初始基板，形成基板以及凸出於基板的鰭部。相應地，本實施例中，目標圖形層為鰭部。鰭 部用於形成鰭式場效應電晶體(FinFET)。相應地，本實施例中，目標區A為有源區(Active Area，AA)，隔斷區B是隔離區。
本實施例中，初始基板的材料為矽。在其他實施例中，初始基板的材料還可以為鍺、鍺化矽、碳化矽、砷化鎵或鎵化銦等其他材料，初始基板還能夠為絕緣體上的矽基板或者絕緣體上的鍺基板等其他類型的基板。
在其他實施例中，目標圖形層還可以為閘極結構、全包圍閘極(GAA)電晶體中的通道疊層、圖形傳遞層或介質隔層等圖形層。其中，圖形傳遞層可以為硬遮罩層等膜層，介質隔層可以為用於隔離後段金屬互連線的介質層。
本實施例中，基底200還包括位於目標層100上的硬遮罩材料層120。後續先以遮罩側牆為遮罩圖形化硬遮罩材料層120形成硬遮罩層，即使在圖形化目標層100的過程中遮罩側牆發生損耗，也能夠繼續以硬遮罩層為遮罩圖形化目標層100，有利於提高圖形化目標層100的製程穩定性和圖形傳遞的精度；而且，後續製程包括多次進行的刻蝕製程，硬遮罩材料層120還能夠在這些刻蝕製程中定義刻蝕停止位置，以免對其下方膜層造成刻蝕損傷。硬遮罩材料層120的材料包括氮化矽、氮化鈦、碳化鎢、氧化矽、碳氧化矽和碳氮氧化矽中的一種或多種。本實施例中，硬遮罩材料層120的材料為氮化矽。
本實施例中，基底200還包括位於目標層100和硬遮罩材料層120之間的黏附層110。黏附層110用於提高硬遮罩材料層120和目標層100之間的黏附性、減小膜層之間產生的應力。本實施例中，黏附層110的材料為氧化矽。
結合參考圖11至圖17，在基底200上形成分立的遮罩側牆150(如圖17所示)。遮罩側牆150用於作為圖形化目標層100的遮罩。
遮罩側牆150選用與目標層100具有刻蝕選擇性的材料，從而保證遮罩側牆150能夠作為圖形化目標層100的遮罩。遮罩側牆150的材料包括氧 化矽、氮化矽、氮氧化矽、矽、氧化鋁、氮化鈦或氧化鈦、氮摻雜鎢(Nitrogen doped Tungsten)或鎢摻雜的碳(Tungsten doped Carbon)等材料。本實施例中，遮罩側牆150可以通過SADP或SAQP製程形成。具體地，本實施例中以利用SAQP製程形成遮罩側牆150作為示例，對形成遮罩側牆150的步驟進行詳細說明。
如圖11至圖14所示，在基底200上形成分立的核心層140(如圖14所示)。
核心層140用於為形成遮罩側牆提供支撐作用。本實施例中，多個相鄰的核心層140組成支撐核心層140a，單個核心層140組成犧牲核心層140b。
本實施例中，形成核心層140的步驟包括：如圖11所示，在基底200上形成核心材料層160；在核心材料層160上形成分立的犧牲層170；在犧牲層170的側壁上形成初始側牆180；如圖12所示，去除犧牲層170；如圖13和圖14所示，以初始側牆180為遮罩，圖形化核心材料層160，形成核心層140。
本實施例中，在提供基底200後，在形成核心材料層160之前，形成方法還包括：在基底200上形成第一刻蝕停止層130。第一刻蝕停止層130用於定義後續刻蝕製程的刻蝕停止位置，以免引起刻蝕不一致的問題。
本實施例中，在形成核心材料層160後，在形成犧牲層170之前，形成方法還包括：在核心材料層160上形成第二刻蝕停止層165。形成犧牲層170和初始側牆180的製程均包括沉積和刻蝕相結合的製程，第二刻蝕停止層165用於在形成犧牲層170和形成初始側牆180的刻蝕製程中，定義刻蝕停止的位置，以免對其下方的核心材料層160造成損傷以及防止出現刻蝕不一致的問題，而且，以初始側牆180為遮罩圖形化核心材料層160的過程中，能夠先以初始側牆180為遮罩圖形化第二刻蝕停止層165，圖形化後的第二刻蝕停止層165 也能夠作為圖形化核心材料層160的遮罩，有利於提高圖形傳遞的製程穩定性和精度。
本實施例中，核心層140沿橫向(如圖13中x方向所示)延伸，沿縱向(如圖13中y方向所示)間隔排列，橫向與縱向相垂直。本實施例中，所述橫向為第一方向，所述縱向為第二方向。
本實施例中，圖形化核心材料層160以形成核心層140後，形成方法還包括：去除初始側牆180和第二刻蝕停止層165。
如圖16所示，在核心層140的側壁上形成遮罩側牆150。
本實施例中，形成遮罩側牆150的步驟包括：形成保形覆蓋核心層140的頂面和側壁以及基底200頂面的側牆膜(圖未示)；去除位於核心層140頂面和基底200頂面的側牆膜，剩餘位於核心層140側壁的側牆膜作為遮罩側牆150。
如圖17所示，形成方法還包括：形成遮罩側牆150後，去除核心層140，暴露出其下方的基底200，為後續以遮罩側牆150圖形化基底200做準備。
結合參考圖13至圖15，圖13為俯視圖，圖14為圖13在cc位置處的剖面圖，圖15為基於圖14的剖面圖，本實施例中，形成方法還包括：形成核心層140之後，形成遮罩側牆150之前，去除位於隔斷區B的犧牲核心層140b。
後續刻蝕位於隔斷區B的初始圖形層的製程需要形成刻蝕位於隔斷區B的初始圖形層的刻蝕遮罩，通過去除位於隔斷區B的犧牲核心層140b，有利於減小所述刻蝕遮罩的圖形複雜度，從而增大形成所述刻蝕遮罩的製程窗口(例如：緩解光刻解析度的限制)。而且，單個核心層140組成犧牲核心層140b，去除位於隔斷區B的犧牲核心層140a對剩餘核心層140之間間距的影響小，在形成遮罩側牆時，遮罩側牆之間的間距一致性受到的影響小，有利於緩 解在以遮罩側牆為遮罩圖形化目標層100的過程中，因圖形密度一致性差異而導致刻蝕速率差異的問題，相應有利於保證初始圖形層的關鍵尺寸、剖面形貌以及側壁垂直度能夠滿足設計要求。此外，核心層140的高寬比較小，去除單個核心層140的難度較小。
本實施例中，去除位於隔斷區B的犧牲核心層140b的步驟包括：如圖13和圖14所示，在核心層140上形成第一圖形層143，第一圖形層143中具有位於隔斷區B的犧牲核心層140b上方的第一開口41；如圖15所示，以第一圖形層143為遮罩，沿第一開口41，刻蝕犧牲核心層140b；去除第一圖形層143。
本實施例中，第一圖形層143為光刻膠層。本實施例中，在形成第一圖形層143之前，還在基底200上形成覆蓋核心層140的第一平坦層141、以及位於平坦層141上的第一抗反射層142。需要說明的是，為方便示意和說明，本實施例僅在圖14中示意出所述第一平坦層141和第一抗反射層142。
在其他實施例中，形成遮罩側牆的步驟中，犧牲核心層和位於犧牲核心層側壁上的遮罩側牆組成犧牲圖形層；形成遮罩側牆之後，圖形化目標層之前，去除位於隔斷區的犧牲圖形層。具體地，去除位於隔斷區的犧牲圖形層可以包括：在形成遮罩側牆之後，去除核心層之前，去除位於隔斷區的犧牲圖形層。
在去除位於隔斷區的犧牲圖形層的過程中，需要形成用於作為刻蝕遮罩的圖形層，圖形層通過光刻製程形成，光刻製程通常需要進行校準的過程，在形成遮罩側牆後，基底上形成有兩種膜層：核心層和遮罩側牆，通過在形成遮罩側牆後且在去除核心層之前，去除位於隔斷區的犧牲圖形層，有利於提高基底上圖形的對比度(Contrast)，從而為光刻製程的校準提供更為清晰 的對準標記(Alignment Mark)，相應有利於提高光刻製程的校準清晰度和準確度。
在另一些實施例中，去除位於隔斷區的犧牲圖形層還可以包括：在去除核心層後，圖形化目標層之前，去除位於隔斷區的犧牲圖形層中的遮罩側牆。
參考圖18，以遮罩側牆150為遮罩，圖形化所述目標層100，形成分立的初始圖形層210，初始圖形層210沿橫向(如圖13中x方向所示，即第一方向)延伸，與橫向垂直的方向為縱向(如圖13中y方向所示，即第二方向)，沿縱向相鄰初始圖形層210之間形成有凹槽220。初始圖形層210用於經後續切斷(Cut)製程，形成目標圖形層。
本實施例中，目標圖形層為鰭部，初始圖形層210相應為初始鰭部。
本實施例中，圖形化所述目標層100，以形成基板230和分立於基板230上的初始鰭部。凹槽220由相鄰的初始鰭部與基板230圍成。
本實施例中，在形成遮罩側牆150後，圖形化目標層100之前，形成方法還包括：以遮罩側牆150為遮罩，圖形化硬遮罩材料層120，形成硬遮罩層240。
硬遮罩層240能夠在後續製程中對初始圖形層210起到保護的作用。具體地，後續製程還包括在凹槽220中填充間隔層，形成間隔層包括進行平坦化製程的過程，硬遮罩層240能夠用於定義平坦化製程的停止位置，而且，後續刻蝕位於隔斷區B的初始圖形層210的過程中，還去除位於隔斷區的硬遮罩層240，暴露出隔斷區B的初始圖形層210頂部，相應在刻蝕位於隔斷區B的初始圖形層210的步驟中，間隔層和剩餘的硬遮罩層240能夠作為隔斷區B的初 始圖形層210的遮罩，從而對位於目標區A的初始圖形層210起到保護的作用，降低對目標區A的初始圖形層210造成誤刻蝕的概率。
參考圖19至圖20，示出了俯視圖，形成邊界定義槽250，貫穿沿橫向位於目標區A與隔斷區B的交界位置處的初始圖形層210。
邊界定義槽250用於定義目標區A的邊界，從而使初始圖形層210沿橫向在目標區A和隔斷區B的邊界位置處斷開，之後形成填充於凹槽220和邊界定義槽250的間隔層，從而使沿所述橫向初始圖形層210在目標區A和隔斷區B的交界位置處被間隔層間隔開，沿縱向相鄰的初始圖形層210也被間隔層間隔開，在刻蝕位於隔斷區B的初始圖形層210的過程中，間隔層能夠定義沿橫向和縱向的刻蝕停止位置，有利於增大形成目標圖形層的製程窗口、降低形成目標圖形層的製程難度，且能夠對目標圖形層的關鍵尺寸和圖形進行精確控制，進而提高目標圖形層的剖面形貌品質和側壁形貌品質。
本實施例中，邊界定義槽250還貫穿沿橫向位於目標區A和隔斷區B交界位置處的硬遮罩層240。沿橫向，邊界定義槽250的開口寬度不宜過小，否則容易增加刻蝕初始圖形層210以形成邊界定義槽250的製程難度，而且還難以控制目標區A的剩餘初始圖形層210的側壁垂直度；沿橫向邊界定義槽250的開口寬度也不宜過大，否則容易導致不同類型圖案的初始圖形層210的刻蝕速率不一致，進而難以對目標區A的剩餘初始圖形層210進行精確控制。因此，在實際製程中，需根據實際製程需求，合理設定邊界定義槽250的開口寬度。
本實施例中，形成邊界定義槽250的步驟包括：如圖19所示，形成覆蓋初始圖形層210的邊界定義遮罩層245，邊界定義遮罩層245中形成沿橫向位於目標區A和隔斷區B交界位置處的邊界定義開口51；如圖20所示，以邊界 定義遮罩層245為遮罩，沿邊界定義開口51，刻蝕初始圖形層210，形成邊界定義槽250；去除邊界定義遮罩層245。
本實施例中，邊界定義遮罩層245位於硬遮罩層240上。因此，邊界定義開口51暴露出硬遮罩層240。相應地，沿邊界定義開口51，依次刻蝕硬遮罩層240和初始圖形層210。本實施例中，沿縱向，邊界定義開口51的邊界可以位於初始圖形層210之間。
本實施例中，沿邊界定義開口51，刻蝕初始圖形層210的製程包括各向異性的乾法刻蝕製程。各向異性的乾法刻蝕製程具有各向異性刻蝕的特性，有利於提高刻蝕的剖面控制性和刻蝕精準度，相應有利於對邊界定義開口51的剖面形貌、側壁垂直度以及開口寬度進行精確控制。
本實施例中，為便於示意和說明，在圖19和圖20中用虛線框示意出了目標區A的形狀和位置。除目標區A之外的區域為隔斷區B。
參考圖21，形成填充於凹槽220和邊界定義槽250的間隔層260。
間隔層260填充於凹槽220和邊界定義槽250，從而使初始圖形層210沿橫向在目標區A和隔斷區B的交界位置處被間隔層260間隔開，沿縱向相鄰的初始圖形層210也被間隔層260間隔開，在刻蝕位於隔斷區B的初始圖形層210的過程中，間隔層260能夠定義沿橫向和縱向的刻蝕停止位置。
本實施例中，間隔層260覆蓋硬遮罩層240的側壁。
本實施例中，間隔層260的材料為介質材料。本實施例中，目標圖形層為鰭部，通過選用介質材料作為間隔層260的材料，從而在後續刻蝕位於隔斷區B的初始鰭部後，還能夠對間隔層260進行平坦化處理以及刻蝕處理，使剩餘的間隔層260用於形成隔離結構，以隔離相鄰鰭部，從而能夠將形成間隔層260與鰭切製程以及形成隔離結構的製程相整合，提高了製程整合度和製程兼容性，還能夠簡化製程流程、提高生產製造效率。具體地，間隔層260的 材料包括氧化矽、氮氧化矽、氮化矽、碳化矽、碳氧化矽和碳氮氧化矽中的一種或多種。作為示例，間隔層260的材料為氧化矽。
其他實施例中，後續還能夠去除間隔層，相應有利於提高間隔層材料的選擇靈活度，例如：間隔層的材料可以不選用介質材料，間隔層的材料可以包括旋塗碳(Spin-On Carbon，SOC)、無定形碳、有機介電層(Organic Dielectric layer，ODL)、含矽抗反射層(Silicon-Anti-reflective Coating，Si-ARC)、深紫外光吸收氧化層(Deep UV light absorbing Oxide，DUO)、介電抗反射塗層(Dielectric Anti-reflective Coating，DARC)或先進圖膜(Advanced Patterning Film，APF)。間隔層的材料為易於被去除的材料，有利於降低後續去除間隔層的難度。
本實施例中，形成間隔層260的步驟包括：形成填充於凹槽220和邊界定義槽250且覆蓋硬遮罩層240的間隔材料層(圖未示)；以硬遮罩層240的頂部為停止位置，平坦化間隔材料層，剩餘的間隔材料層用於作為間隔層260。
本實施例中，形成間隔材料層的製程包括流動式化學氣相沉積(FCVD)製程、原子層沉積(ALD)製程和旋塗(Spin-On)製程中的一種或幾種。形成間隔材料層的製程為間隙填充能力較高的製程，有利於提高間隔材料層在凹槽220和邊界定義槽250中的填充能力，相應提高間隔材料層的形成品質。作為一種示例，採用流動式化學氣相沉積製程，形成間隔材料層。
本實施例中，平坦化間隔材料層的製程包括化學機械研磨製程。化學機械研磨製程是一種全域平坦化技術，有利於提高間隔層260的頂面平坦度，還有利於提高平坦化間隔材料層的效率。
結合參考圖21至圖24，以位於邊界定義槽250中的間隔層260和位於凹槽220中的間隔層260，分別對應為沿橫向和縱向的停止層，刻蝕位於隔 斷區B的初始圖形層210，位於目標區A的剩餘初始圖形層210用於作為目標圖形層300(如圖24所示)。本實施例中，刻蝕位於隔斷區B的初始圖形層210的步驟中，在間隔層260中形成隔斷槽30。
本實施例能夠以位於邊界定義槽250中的間隔層和位於凹槽220中的間隔層260，分別對應為沿橫向和縱向的停止層，相應能夠實現在沿橫向和縱向上的刻蝕自對準(Self-Aligned)，從而增大刻蝕位於隔斷區B的初始圖形層210的製程窗口、降低形成目標圖形層300的製程難度，且能夠對目標圖形層300的關鍵尺寸和圖形進行精確控制，進而提高目標圖形層300的剖面形貌品質和側壁形貌品質。本實施例中，目標圖形層300為鰭部，鰭部的剖面形貌品質、側壁形貌品質較高，且鰭部的關鍵尺寸得到了精確控制，有利於提高FinFET元件的性能。
本實施例中，刻蝕位於隔斷區B的初始鰭部，形成位於隔斷區B的殘留偽鰭部320。通過形成殘留偽鰭部320，後續在基板230上形成覆蓋鰭部部分側壁的隔離結構的過程中，殘留偽鰭部320位於相鄰鰭部之間，能夠起到分散應力的作用，從而有利於改善由於各鰭部受到的應力不同而導致鰭部發生彎曲或傾斜的概率。
殘留偽鰭部320的高度不宜過小，否則容易降低殘留偽鰭部320分散應力的效果；殘留偽鰭部320的高度也不宜過大，否則容易導致在後續形成隔離結構後，隔離結構頂面與殘留偽鰭部320之間的距離過小，容易增加產生漏電流的風險。為此，本實施例中，殘留偽鰭部320的高度小於或等於鰭部高度的20%。作為一種示例，殘留偽鰭部320的高度小於或等於200Å。
本實施例中，刻蝕位於隔斷區B的初始圖形層210包括以下步驟。
如圖21和圖22所示，圖21為俯視圖，圖22為圖21在cc位置處的剖面圖，在間隔層260上形成第二圖形層263，第二圖形層263中具有位於隔斷區B的第二開口61。第二圖形層263覆蓋目標區A的初始圖形層210，第二圖形層263中具有位於隔斷區B的第二開口61，用於作為刻蝕初始圖形層210的遮罩。
本實施例中，第二圖形層263為光刻膠層，第二圖形層263通過曝光、顯影等光刻製程形成。本實施例中，由於沿縱向相鄰初始圖形層210之間被間隔層260間隔，沿橫向目標區A和隔斷區B的初始圖形層210之間被間隔層260間隔，因此，沿縱向第二開口61的邊緣可以位於相鄰兩個初始圖形層210之間，沿橫向，第二開口61的邊緣可以位於邊界定義槽250中的間隔層260上，從而有利於增大形成第二開口61時的套刻偏移(Overlay Shift)容忍度，進而有利於提高形成第二圖形層263的製程窗口。本實施例中，形成第二圖形層263之前，形成方法還包括：在間隔層260上形成第二平坦層261和第二抗反射層262。
如圖23和圖24所示，圖23為基於圖21的局部放大圖，圖24為圖23在cc位置處的剖面圖，以第二圖形層263為遮罩，刻蝕第二開口61下方的初始圖形層210。本實施例中，由於沿橫向和縱向，間隔層260都能夠作為停止層，以定義刻蝕隔斷區B的初始圖形層210的停止位置，從而有利於降低刻蝕初始圖形層210的難度、提高刻蝕初始圖形層210的製程選擇靈活度，例如：刻蝕初始圖形層210的製程對初始圖形層210和間隔層260具有較高的刻蝕選擇比。
本實施例中，刻蝕位於隔斷區B的初始圖形層210的步驟中，初始圖形層210和間隔層260之間的刻蝕選擇比至少為4：1，初始圖形層210和間隔層260之間的刻蝕選擇比較大，能夠進一步提高間隔層260定義刻蝕停止位置的效果。
本實施例中，刻蝕位於隔斷區B的初始圖形層210的製程包括各向同性的刻蝕製程。各向同性的刻蝕製程能夠降低對其他膜層的損傷。
作為一種示例，刻蝕位於隔斷區B的初始圖形層210的製程包括濕法刻蝕製程或遠程電漿體(Remote Plasma)刻蝕製程。其中，濕法刻蝕製程易於實現各向同性的刻蝕，且濕法刻蝕製程操作簡單、成本低，濕法刻蝕製程還能夠實現較大的刻蝕選擇比。遠程電漿體蝕刻製程具有各向同性的刻蝕特性，而且，遠程電漿體刻蝕製程也具有較高的刻蝕選擇性，在刻蝕的過程中，有利於減小對其他膜層的損耗。其中，遠程電漿體蝕刻製程的原理是在刻蝕腔室外部形成電漿體(例如：通過遠程電漿體發生器產生電漿體)，然後引入刻蝕腔室中並利用電漿體與被刻蝕層的化學反應進行蝕刻，因而可以實現各向同性的刻蝕效果，且因為沒有離子轟擊，因而不會損傷其他膜層。在其他實施例中，還能夠採用其他合適的刻蝕製程刻蝕位於隔斷區的初始圖形層，例如：電感耦合電漿體(ICP)刻蝕或電容耦合電漿體(CCP)刻蝕等刻蝕製程。
本實施例中，形成間隔層260之後，刻蝕位於隔斷區B的初始圖形層210之前，形成方法還包括：去除位於隔斷區B的硬遮罩層240，暴露出隔斷區B的初始圖形層210頂部，以便於通過暴露出的初始圖形層210頂部，對隔斷區B的初始圖形層210進行刻蝕。
本實施例中，目標圖形層300為鰭部；在刻蝕位於隔斷區B的初始圖形層210之後，半導體結構的形成方法還包括以下步驟。
參考圖25至圖27，在所述隔斷槽30中形成填充隔離層270。
通過形成填充隔離層270，為後續去除部分厚度的填充隔離層270和間隔層260以形成隔離結構做準備。本實施例中，填充隔離層270的材料與所述間隔層260的材料相同，從而有利於提高製程兼容性。
本實施例中，形成填充隔離層270的步驟包括：如圖25所示，形成填充於隔斷槽30且覆蓋於間隔層260和硬遮罩層240上的填充隔離材料層265；如圖26和圖27所示，圖26為俯視圖，圖27為圖26在cc位置處的剖面圖，以所述鰭部的頂部為停止位置，平坦化填充隔離材料層265和間隔層260。
本實施例中，採用間隙填充能力強的製程形成填充隔離材料層265，從而提高填充隔離材料層265在隔斷槽30中的填充品質。具體地，形成填充隔離層270的製程包括流動式化學氣相沉積製程和原子層沉積製程中的一種或兩種。
本實施例中，平坦化填充隔離材料層265和間隔層260的製程包括化學機械研磨製程。
參考圖28，去除部分厚度的填充隔離層270和間隔層260，暴露出鰭部的部分側壁，剩餘填充隔離層270和間隔層260用於作為隔離結構330。隔離結構330用於隔離相鄰鰭部。隔離結構330覆蓋殘留偽鰭部320。
本實施例將鰭切(Fin Cut)製程與形成隔離結構330的製程相整合，有利於提高製程整合度和製程兼容性，還有利於簡化製程流程、提高生產製造效率。需要說明的是，本實施例以保留部分的間隔層260以形成隔離結構330作為一種示例。其他實施例中，在刻蝕位於隔斷區的初始圖形層之後，形成方法還可以包括：去除間隔層。
相應的，本發明還提供一種半導體結構。圖26和圖28示出了本發明半導體結構一實施例的結構示意圖。其中，圖26為俯視圖，圖28為圖26在cc位置處的剖面圖。
本實施例中，以目標圖形層為鰭部，隔斷區為隔離區，目標區為元件區為示例進行說明。
本實施例中，所述半導體結構包括：基板230，所述基板包括元件區A和隔離區B；鰭部300，位於所述元件區A的基板230上，所述鰭部300包括自下而上的鰭底部301、鰭中部302和鰭頂部303，所述鰭部300沿第一方向(如圖26中x方向所示)延伸，所述鰭部300的排列方向為第二方向(如圖26中y方向所示)，所述第一方向與所述第二方向相互垂直；位於所述隔離區B上的鰭底部302；隔離結構330，位於所述鰭部300與鰭部300之間，所述隔離結構330的頂表面低於位於所述元件區A的鰭部300的頂表面，且所述隔離結構330覆蓋位於所述隔離區B上的所述鰭底部301；沿所述第二方向，位於所述隔離區B的隔離結構330寬度大於位於所述鰭部300與鰭部300之間的隔離結構330寬度。
本實施例中，第一方向為橫向，第二方向為縱向。
本實施例中，所述半導體結構還包括：隔斷槽30(如圖23和圖24所示)，位於所述隔離區B的基底200上，隔斷槽30沿橫向延伸，隔斷槽30沿橫向與目標圖形層300相連，或隔斷槽30與鰭部300平行間隔排列；邊界定義槽250(如圖20所示)，沿橫向位於隔斷槽250與鰭部300之間。
所述隔離結構330包括：間隔層260，填充於相鄰鰭部300之間、相鄰隔斷槽30的側壁之間、以及隔斷槽30的側壁與鰭部300之間，間隔層260填充邊界定義槽250。
隔斷槽30通過在刻蝕位於隔離區B的初始鰭部形成，剩餘位於元件區A的初始鰭部用於作為鰭部300。
本實施例通過設置邊界定義槽250，邊界定義槽250用於定義目標區A的邊界，從而使初始圖形層沿橫向在目標區A和隔斷區B的邊界位置處斷開，相應使間隔層260填充於相鄰目標圖形層300之間、相鄰隔斷槽30的側壁之間、以及隔斷槽30的側壁與目標圖形層300之間，沿橫向間隔層260將初始圖形層在目標區A和隔斷區B的交界位置處間隔開，沿縱向間隔層260相鄰的初始圖 形層間隔開，在刻蝕位於隔斷區B的初始圖形層形成隔斷槽30的過程中，間隔層260能夠定義沿橫向和縱向的刻蝕停止位置，從而能夠以位於邊界定義槽250中的間隔層260和沿縱向位於相鄰初始圖形層之間的間隔層260，分別對應為沿橫向和縱向的停止層，相應能夠實現在沿橫向和縱向上的刻蝕自對準(Self-Aligned)，有利於增大形成目標圖形層300的製程窗口、降低形成目標圖形層300的製程難度，且能夠對目標圖形層300的關鍵尺寸和圖形進行精確控制，進而提高目標圖形層300的剖面形貌品質和側壁形貌品質。
本實施例中，所述目標圖形層300為鰭部，所述目標區為元件區，所述隔斷區為隔離區，相應地，所述初始目標圖形層為初始鰭部。
基底200為製程製程提供平台。目標區A為目標圖形層300所在的區域，基底200上除目標區A之外的區域為隔斷區B。本實施例中，目標圖形層300為鰭部。鰭部用於形成鰭式場效應電晶體。相應地，本實施例中，目標區A為有源區(即所述元件區)，隔斷區B為隔離區。
本實施例中，目標圖形層300為鰭部，因此，鰭部的剖面形貌品質、側壁形貌品質較高，且鰭部的關鍵尺寸得到精確控制，有利於提高FinFET元件的性能。
本實施例中，基底200還包括位於鰭部底部的基板230。鰭部相應凸出於基板230。本實施例中，鰭部和基板230的材料為矽。
在其他實施例中，目標圖形層還可以為閘極結構、全包圍閘極(GAA)電晶體中的通道疊層、圖形傳遞層或介質隔層等圖形層。其中，圖形傳遞層可以為硬遮罩層等膜層結構，介質隔層可以為用於隔離後段金屬互連線的介質層。
隔斷槽30與初始圖形層的切斷(Cut)位置相對應。隔斷槽30通過刻蝕位於隔斷區B的初始圖形層形成。因此，隔斷槽30與目標圖形層300的延伸方向相同。
本實施例中，半導體結構還包括：殘留偽鰭部320，位於隔斷槽30的底部。殘留偽鰭部320保留於半導體結構中，是由於在刻蝕位於隔斷區B的初始鰭部時，還保留部分的初始鰭部作為殘留偽鰭部320。具體地，位於所述隔離區B上的鰭底部301為殘留偽鰭部320。
通過設置殘留偽鰭部320，後續在基板230上形成覆蓋鰭部部分側壁的隔離結構的過程中，殘留偽鰭部320位於相鄰鰭部之間，能夠起到分散應力的作用，從而有利於改善由於各鰭部受到的應力不同而導致鰭部發生彎曲或傾斜的概率。本實施例中，殘留偽鰭部320的高度小於或等於鰭部高度的20%。作為一種示例，殘留偽鰭部320的高度小於或等於200Å。
邊界定義槽250用於定義目標區A的邊界，從而使初始圖形層210沿橫向在目標區A和隔斷區B的邊界位置處斷開，間隔層260填充邊界定義槽250，從而使間隔層260將初始圖形層沿橫向在目標區A和隔斷區B的交界位置處間隔開，在刻蝕位於隔斷區B的初始圖形層以形成隔斷槽30的過程中，位於邊界定義槽250中的間隔層260能夠定義沿橫向的刻蝕停止位置，能夠對目標圖形層300的關鍵尺寸和圖形進行精確控制，進而提高目標圖形層300的剖面形貌品質和側壁形貌品質，增大了形成目標圖形層300的製程窗口。
間隔層260將初始圖形層沿橫向在目標區A和隔斷區B的交界位置處隔開，將沿縱向相鄰的初始圖形層間隔開，在刻蝕位於隔斷區B的初始圖形層以形成隔斷槽30的過程中，間隔層260能夠定義沿橫向和縱向的刻蝕停止位置。
本實施例中，目標圖形層300為鰭部；間隔層260的材料為介質材料。本實施例中，目標圖形層300為鰭部，通過選用介質材料作為間隔層260的材料，從而使間隔層260用於形成隔離結構330，以隔離相鄰鰭部，進而能夠將形成間隔層260與刻蝕位於隔斷區B的初始鰭部以及形成隔離結構330的製程相整合，提高了製程整合度和製程兼容性，還能夠簡化製程。
所述間隔層260的材料包括氧化矽、氮氧化矽、氮化矽、碳化矽、碳氧化矽和碳氮氧化矽中的一種或多種。作為一種示例，間隔層260的材料為氧化矽。
本實施例中，所述隔離結構330還包括：填充隔離層270，填充於隔斷槽30內。隔離結構用於隔離相鄰鰭部，從而將鰭切製程與形成隔離結構的製程相整合，有利於提高製程整合度和兼容性，還有利於簡化製程流程、提高生產製造效率。
本實施例中，填充隔離層270的材料與間隔層260的材料相同，從而有利於提高製程兼容性。
所述半導體結構可以採用前述實施例所述的形成方法所形成，也可以採用其他形成方法所形成。對本實施例所述半導體結構的具體描述，可參考前述實施例中的相應描述，本實施例在此不再贅述。
雖然本發明披露如上，但本發明並非限定於此。任何本領域技術人員，在不脫離本發明的精神和範圍內，均可作各種更動與修改，因此本發明的保護範圍應當以申請專利範圍所限定的範圍為準。
51:邊界定義開口 240:硬遮罩層 245:邊界定義遮罩層 A:目標區

Claims (20)

  1. 一種半導體結構，包括： 基板，所述基板包括元件區和隔離區； 鰭部，位於所述元件區的基板上，所述鰭部包括自下而上的鰭底部、鰭中部和鰭頂部，所述鰭部沿第一方向延伸，所述鰭部的排列方向為第二方向，所述第一方向與所述第二方向相互垂直； 位於所述隔離區上的鰭底部； 隔離結構，位於所述鰭部與鰭部之間，所述隔離結構的頂表面低於位於所述元件區的鰭部的頂表面，且所述隔離結構覆蓋位於所述隔離區上的所述鰭底部；沿所述第二方向，位於所述隔離區的隔離結構寬度大於位於所述鰭部與鰭部之間的隔離結構寬度； 所述半導體結構還包括： 隔斷槽，位於所述隔離區的鰭底部上且與所述隔離區上的鰭底部一一對應，所述隔斷槽沿所述第一方向延伸； 邊界定義槽，沿所述第一方向位於所述隔斷槽與鰭部之間，所述邊界定義槽沿所述第二方向延伸； 所述隔離結構包括： 間隔層，填充於相鄰所述鰭部之間、相鄰所述隔斷槽的側壁之間、以及所述隔斷槽的側壁與所述鰭部之間，所述間隔層填充所述邊界定義槽，且所述間隔層的側壁和所述鰭底部的頂部圍成所述隔斷槽； 填充隔離層，填充於所述隔斷槽內，所述填充隔離層與所述鰭部相間隔。
  2. 如請求項1所述的半導體結構，所述隔斷槽沿所述第一方向與鰭部相連，或所述隔斷槽與鰭部平行間隔排列。
  3. 如請求項2所述的半導體結構，位於所述隔離區上的鰭底部為殘留偽鰭部，所述殘留偽鰭部位於所述隔斷槽的底部。
  4. 如請求項1所述的半導體結構，所述填充隔離層的材料與所述間隔層的材料相同。
  5. 如請求項2所述的半導體結構，所述間隔層的材料包括氧化矽、氮氧化矽、氮化矽、碳化矽、碳氧化矽和碳氮氧化矽中的一種或多種。
  6. 一種半導體結構的形成方法，包括： 提供基底，包括目標層，所述基底包括用於形成目標圖形層的目標區和與切斷位置對應的隔斷區； 在所述基底上形成分立的遮罩側牆； 以所述遮罩側牆為遮罩，圖形化所述目標層，形成分立的初始圖形層，所述初始圖形層沿第一方向延伸，與所述第一方向垂直的方向為第二方向，沿第二方向相鄰所述初始圖形層之間形成有凹槽； 形成邊界定義槽，貫穿沿第一方向位於所述目標區與所述隔斷區的交界位置處的初始圖形層； 形成填充於所述凹槽和所述邊界定義槽的間隔層； 以位於所述邊界定義槽中的間隔層和位於所述凹槽中的間隔層，分別對應為沿所述第一方向和第二方向的停止層，刻蝕位於所述隔斷區的初始圖形層，位於所述目標區的剩餘所述初始圖形層用於作為目標圖形層；刻蝕位於所述隔斷區的初始圖形層的步驟中，在所述間隔層中形成有隔斷槽； 刻蝕位於所述隔斷區的初始圖形層之後，所述半導體結構的形成方法還包括：在所述隔斷槽中形成填充隔離層；去除部分厚度的所述填充隔離層和間隔層，暴露出所述鰭部的部分側壁，剩餘所述填充隔離層和間隔層用於作為隔離結構，所述填充隔離層與所述鰭部相間隔。
  7. 如請求項6所述的半導體結構的形成方法，形成所述遮罩側牆的步驟包括：在所述基底上形成分立的核心層；在所述核心層的側壁上形成所述遮罩側牆； 所述半導體結構的形成方法還包括：形成所述遮罩側牆後，圖形化所述目標層之前，去除所述核心層。
  8. 如請求項7所述的半導體結構的形成方法，形成所述核心層的步驟中，多個相鄰的所述核心層組成支撐核心層，單個所述核心層組成犧牲核心層； 所述半導體結構的形成方法還包括：形成所述核心層之後，形成所述遮罩側牆之前，去除位於所述隔斷區的所述犧牲核心層； 或者，形成所述遮罩側牆的步驟中，所述犧牲核心層和位於所述犧牲核心層側壁上的遮罩側牆組成犧牲圖形層；形成所述遮罩側牆之後，圖形化所述目標層之前，去除位於所述隔斷區的所述犧牲圖形層。
  9. 如請求項8所述的半導體結構的形成方法，去除位於所述隔斷區的所述犧牲圖形層包括：在形成所述遮罩側牆之後，去除所述核心層之前，去除位於所述隔斷區的所述犧牲圖形層； 或者，在去除所述核心層後，圖形化所述目標層之前，去除位於所述隔斷區的所述犧牲圖形層中的所述遮罩側牆。
  10. 如請求項6所述的半導體結構的形成方法，提供基底的步驟中，所述基底還包括位於所述目標層上的硬遮罩材料層； 在形成所述遮罩側牆後，圖形化所述目標層之前，所述半導體結構的形成方法還包括：以所述遮罩側牆為遮罩，圖形化所述硬遮罩材料層，形成硬遮罩層； 所述邊界定義槽還貫穿沿橫向位於所述目標區和隔斷區交界位置處的硬遮罩層；形成所述間隔層的步驟中，所述間隔層覆蓋所述硬遮罩層的側壁； 形成所述間隔層之後，刻蝕位於所述隔斷區的初始圖形層之前，所述半導體結構的形成方法還包括：去除位於所述隔斷區的硬遮罩層，暴露出所述隔斷區的初始圖形層頂部。
  11. 如請求項6所述的半導體結構的形成方法，形成所述邊界定義槽的步驟包括：形成覆蓋所述初始圖形層的邊界定義遮罩層，所述邊界定義遮罩層中形成沿橫向位於所述目標區和隔斷區交界位置處的邊界定義開口；以所述邊界定義遮罩層為遮罩，沿所述邊界定義開口，刻蝕所述初始圖形層，形成所述邊界定義槽；去除所述邊界定義遮罩層。
  12. 如請求項11所述的半導體結構的形成方法，沿所述邊界定義開口，刻蝕所述初始圖形層的製程包括各向異性的乾法刻蝕製程。
  13. 如請求項6所述的半導體結構的形成方法，形成所述間隔層的製程包括流動式化學氣相沉積製程、原子層沉積製程和旋塗製程中的一種或幾種。
  14. 如請求項6所述的半導體結構的形成方法，刻蝕位於所述隔斷區的初始圖形層的製程包括各向同性的刻蝕製程。
  15. 如請求項6所述的半導體結構的形成方法，刻蝕位於所述隔斷區的初始圖形層的製程包括濕法刻蝕、遠程電漿體刻蝕、電感耦合電漿體刻蝕和電容耦合電漿體刻蝕中的一種或幾種製程。
  16. 如請求項6所述的半導體結構的形成方法，刻蝕位於所述隔斷區的初始圖形層的步驟中，所述初始圖形層和所述間隔層之間的刻蝕選擇比至少為4:1。
  17. 如請求項6所述的半導體結構的形成方法，所述目標圖形層為鰭部、通道疊層、閘極結構、圖形傳遞層或介質隔層。
  18. 如請求項6所述的半導體結構的形成方法，所述目標區為有源區，所述隔斷區為隔離區；所述初始圖形層為初始鰭部，所述目標圖形層為鰭部； 刻蝕位於所述隔斷區的初始圖形層的過程中，刻蝕位於所述隔斷區的初始鰭部，形成位於所述隔斷區的殘留偽鰭部。
  19. 如請求項6所述的半導體結構的形成方法，所述目標區為有源區，所述隔斷區為隔離區；所述初始圖形層為初始鰭部，所述目標圖形層為鰭部；所述間隔層的材料為介質材料。
  20. 如請求項19所述的半導體結構的形成方法，形成所述填充隔離層的製程包括流動式化學氣相沉積製程和原子層沉積製程中的一種或兩種。
TW110128224A 2020-10-16 2021-07-30 半導體結構及其形成方法 TWI878581B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
WOPCT/CN2020/117828 2020-10-16
PCT/CN2020/117828 WO2022077136A1 (zh) 2020-10-16 2020-10-16 半导体结构及其形成方法

Publications (2)

Publication Number Publication Date
TW202218161A TW202218161A (zh) 2022-05-01
TWI878581B true TWI878581B (zh) 2025-04-01

Family

ID=81207514

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110128224A TWI878581B (zh) 2020-10-16 2021-07-30 半導體結構及其形成方法

Country Status (4)

Country Link
US (1) US12463049B2 (zh)
CN (1) CN116508133B (zh)
TW (1) TWI878581B (zh)
WO (1) WO2022077136A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114496741B (zh) * 2020-11-12 2024-10-22 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN117677182A (zh) * 2022-08-17 2024-03-08 长鑫存储技术有限公司 半导体结构及其形成方法
CN117672819A (zh) * 2022-08-17 2024-03-08 长鑫存储技术有限公司 半导体结构及其形成方法
US20240096622A1 (en) * 2022-09-21 2024-03-21 Tokyo Electron Limited Method and Apparatus for In-Situ Dry Development
CN115241221B (zh) * 2022-09-26 2023-01-06 合肥晶合集成电路股份有限公司 背照式图像传感器及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190067287A1 (en) * 2014-12-01 2019-02-28 Samsung Electronics Co., Ltd. Semiconductor device with fin field effect transistors
US20190081058A1 (en) * 2017-09-11 2019-03-14 Renesas Electronics Corporation Semiconductor device and manufacturing method therefor
US20190326285A1 (en) * 2016-10-06 2019-10-24 Samsung Electronics Co., Ltd. Integrated circuit devices

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9704752B1 (en) * 2016-02-26 2017-07-11 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor and method for fabricating the same
US10483169B2 (en) * 2016-09-29 2019-11-19 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET cut-last process using oxide trench fill
US10930767B2 (en) * 2018-07-16 2021-02-23 Taiwan Semiconductor Manufacturing Co., Ltd. Fin-like field effect transistor patterning methods for achieving fin width uniformity
CN110739210B (zh) * 2018-07-18 2022-04-12 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法
US10818556B2 (en) * 2018-12-17 2020-10-27 United Microelectronics Corp. Method for forming a semiconductor structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190067287A1 (en) * 2014-12-01 2019-02-28 Samsung Electronics Co., Ltd. Semiconductor device with fin field effect transistors
US20190326285A1 (en) * 2016-10-06 2019-10-24 Samsung Electronics Co., Ltd. Integrated circuit devices
US20190081058A1 (en) * 2017-09-11 2019-03-14 Renesas Electronics Corporation Semiconductor device and manufacturing method therefor

Also Published As

Publication number Publication date
US12463049B2 (en) 2025-11-04
US20230238245A1 (en) 2023-07-27
TW202218161A (zh) 2022-05-01
CN116508133B (zh) 2025-07-22
WO2022077136A9 (zh) 2023-06-29
WO2022077136A1 (zh) 2022-04-21
CN116508133A (zh) 2023-07-28

Similar Documents

Publication Publication Date Title
TWI878581B (zh) 半導體結構及其形成方法
CN110323267B (zh) 半导体结构及其形成方法
TWI416634B (zh) 形成積體電路結構的方法
CN111223779B (zh) 半导体结构及其形成方法
CN110690285B (zh) 半导体结构及其形成方法
CN110690117B (zh) 半导体结构及其形成方法
US11742414B2 (en) Semiconductor device with fins
CN107768308B (zh) 半导体结构及其形成方法
CN111769046B (zh) 半导体结构及其形成方法
CN113972170B (zh) 半导体结构的形成方法
US20220115242A1 (en) Semiconductor structure and forming method thereof
US20230290865A1 (en) Semiconductor structure and forming method thereof
CN114496735B (zh) 半导体结构及其形成方法
CN112908836B (zh) 半导体结构及其形成方法
CN108122762B (zh) 半导体结构及其形成方法
CN111755514B (zh) 半导体结构及其形成方法
CN114122132B (zh) 半导体结构及其形成方法
CN114121797B (zh) 半导体结构及其形成方法
CN112309979B (zh) 半导体结构及其形成方法
CN112151360B (zh) 半导体结构及其形成方法
KR20090002655A (ko) 반도체 소자 제조 방법
CN117352458A (zh) 半导体结构的形成方法
CN108022843B (zh) 半导体结构的形成方法
CN108155148B (zh) 半导体结构的形成方法
CN121038355A (zh) 半导体结构及其形成方法