[go: up one dir, main page]

TWI878137B - 用於電子元件的製造方法與製造設備 - Google Patents

用於電子元件的製造方法與製造設備 Download PDF

Info

Publication number
TWI878137B
TWI878137B TW113120190A TW113120190A TWI878137B TW I878137 B TWI878137 B TW I878137B TW 113120190 A TW113120190 A TW 113120190A TW 113120190 A TW113120190 A TW 113120190A TW I878137 B TWI878137 B TW I878137B
Authority
TW
Taiwan
Prior art keywords
processing chamber
pressure
temperature
predetermined
electronic component
Prior art date
Application number
TW113120190A
Other languages
English (en)
Other versions
TW202548942A (zh
Inventor
李世豪
Original Assignee
李世豪
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 李世豪 filed Critical 李世豪
Priority to TW113120190A priority Critical patent/TWI878137B/zh
Application granted granted Critical
Publication of TWI878137B publication Critical patent/TWI878137B/zh
Priority to US19/199,355 priority patent/US20250372574A1/en
Priority to JP2025082212A priority patent/JP2025181697A/ja
Publication of TW202548942A publication Critical patent/TW202548942A/zh

Links

Images

Classifications

    • H10W72/0711
    • H10W72/073
    • H10W72/30
    • H10W72/01365
    • H10W72/07125
    • H10W72/07141
    • H10W72/07152
    • H10W72/07183
    • H10W72/07311
    • H10W72/07331
    • H10W72/07341

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

一種電子元件的製造方法,其係包含下列步驟:提供一載板;提供一電子元件;使位於該電子元件之至少一面的導電塊固定於該載板以形成一整體組件;將該整體組件置入一處理腔室中;使該處理腔室內的溫度下降至低於常溫的一第一預定溫度;使該處理腔室內的壓力下降至為真空壓力的一第一預定壓力,並維持該真空壓力經過一預定時間;使該處理腔室內的壓力上升至不小於1大氣壓力的一第二預定壓力,並維持該第二預定壓力經過一預定時間;及將該處理腔室內的溫度上升至一第二預定溫度。本發明亦關於一種用於電子元件的製造設備。

Description

用於電子元件的製造方法與製造設備
本發明係關於一種用於電子元件的製造方法與製造設備。
在習知電子元件(例如晶片等等)的製造過程中,通常會透過複數個導電塊而將電子元件固定在載板上,並且從電子元件的一個或多個側邊施加一毛細型底部填充膠(capillary underfill),然後使此毛細型底部填充膠沿著電子元件與載板之間的縫隙爬行並填充此縫隙,俾能使此毛細型底部填充膠包覆並隔絕位在電子元件與載板之間的導電塊。然而,在此毛細型底部填充膠中通常會存在有許多微小氣泡,此毛細型底部填充膠在填充此縫隙的過程中會沿著電子元件的一個或多個側邊爬行,而此毛細型底部填充膠的前緣在前進時會因各種因素造成未填滿的空間,具體來說,當毛細型底部填充膠從電子元件之至少一個側邊朝向電子元件之另一端前進時因各種因素造成未填滿的空間,如填充膠爬行前緣流速的不一致或多邊填充膠爬行前緣會合造成的回包空間(吾人稱此為回包現象)等問題而形成氣泡。此現象所產生的氣泡以及毛細型底部填充膠中的許多微小氣泡最終將在毛細型底部填充膠中形成空隙(voids)。
排除氣泡習知做法是利用提高溫度與抽真空消除氣泡,然而如此的做法對於先進封裝的Chiplet封裝(小晶片封裝)及系統級封裝(SiP:System in a Package,多晶片封裝)以及低溫材料填膠的除泡並不是最佳的建議做法。由於溫度越高,膠的黏滯性越低,結果流動性越高將造成膠溢出電子元件外以及膠爬到電子元件上面的風險提高,形成溢膠與爬膠之缺失。又,高分子材料具有容易擴散的特性,在移除氣泡的過程中容易造成材料因為氣泡內外真空壓差而形成材料過多被抽出的情況。
是以,針對上述習知結構所存在之問題點,如何開發一種更具理想實用性之創新結構,實消費者所殷切企盼,亦係相關業者須努力研發突破之目標及方向。
有鑑於此,發明人本於多年從事相關產品之製造開發與設計經驗,針對上述之目標,詳加設計與審慎評估後,終得一確具實用性之本發明。
為解決上述問題,依照本發明之一實施樣態,提供一種電子元件的製造方法,包含下列步驟:提供一載板,其具有一第一表面;提供一電子元件,該電子元件之至少一面具有導電塊;使位於該電子元件之至少一面的導電塊固定於該載板的第一表面以形成一整體組件;從該電子元件的至少一個側邊施加一毛細型底部(capillary underfill)填充膠,使該毛細型底部填充膠沿著該電子元件與該載板之間的該縫隙爬行並填充該縫隙,以形成對該導電塊之保護;將該整體組件置入一處理腔室中;使該腔室內的溫度下降至低於常溫的一第一預定溫度;使該處理腔室內的壓力下降至為真空壓力的一第一預定壓力,並維持該真空壓力經過一預定時間;使該處理腔室內的壓力上升至不小於1大氣壓力的一第二預定壓力,並維持該第二預定壓力經過一預定時間;以及將該處理腔室內的溫度上升至一第二預定溫度。
第一預定溫度與第一預定壓力可避免毛細型底部填充膠溢出電子元件外過多的風險以及爬膠到電子元件的上面等問題,及促使因從電子元件之多個側邊施加毛細型底部填充膠而產生之回包現象所引起之氣泡的體積減小;以及第二預定溫度與第二預定壓力可用以將前述減少體積的氣泡藉由氣體溶解與擴散完全將氣泡消除於電子元件與載板之間的縫隙之中。而第二預定溫度與第二預定壓力,可依製程需要做參數和順序的改變,使回包現象所產生的氣泡從大到小,依序予以消除。
此外,如上所述,高分子材料具有容易擴散的特性,所以只要在移除氣泡的過程中不造成材料因為氣泡內外真空壓差而形成材料過多被抽出的條件下,壓差越大是越有助於氣泡移除的速度,而降低材料所處溫度即增加材料黏滯性就是為了防止在將材料中的氣泡移除的過程中材料被抽出而採取的行動。雖然增加材料黏滯性會降低氣泡移除的速度,但就微觀而論,在材料尚未完全老化前,增加氣泡內外真空壓差使氣泡可以更快速滲入材料(溶解)並透過濃度高低(梯度)所產生向電子元件邊緣的移動力量移除氣泡。
有關本發明所採用之技術、手段及其功效,茲舉一較佳實施例並配合圖式詳細說明於後,相信本發明上述之目的、構造及特徵,當可由之得一深入而具體的瞭解。
為使 貴審查委員對本發明之目的、特徵及功效能夠有更進一步之瞭解與認識,茲配合實施方式及圖式詳述如後:
依照本發明之一實施例,參考第3A-3C圖,提供一種電子元件的製造方法,其可包含下列步驟:
提供載板100,其具有第一表面100a;提供電子元件101,電子元件101之至少一面具有導電塊103;使位於電子元件101之至少一面的導電塊103固定於載板100的第一表面100a以形成一整體組件,其中導電塊103間距B,電子元件101與載板100之間的縫隙A;從電子元件101的至少一個側邊施加毛細型底部填充膠105,使毛細型底部填充膠105沿著電子元件101與載板100之間的縫隙A爬行並填充縫隙A,俾能使毛細型底部填充膠105包覆並隔絕位在電子元件101與載板100之間的導電塊103,以形成對導電塊103之保護。之後,將此整體組件置入第2圖所示的一處理腔室1中;參考第1圖及第5圖,使處理腔室1內的溫度下降至低於常溫的一第一預定溫度,以增加毛細型底部填充膠105的黏滯性,亦即降低毛細型底部填充膠105的流動性;使處理腔室內1的壓力下降至為真空壓力的一第一預定壓力,並維持此真空壓力經過一預定時間,以去除大部分氣泡107與氣泡(回包空間)109或使氣泡的體積減小,之後使處理腔室1內的壓力上升至不小於1大氣壓力的一第二預定壓力,並維持第二預定壓力經過一預定時間;並使處理腔室1內的溫度上升至一第二預定溫度,以老化毛細型底部填充膠及/或藉由增加毛細型底部填充膠105的流動性再進一步去除殘餘的氣泡107與氣泡(回包空間)109。例如,在本發明之一實施例中,第二預定壓力可為不小於1大氣壓力,並且小於或等於50大氣壓力,但不限於此。
第5圖顯示依照本發明之一實施例之製程溫度、製程壓力、以及製程時間三者間之關係的示範圖表。吾人應瞭解第5圖所示之製程參數僅為示範,而非本發明之限制。
在本發明之實施例中,第一預定溫度可降到常溫(30℃)以下至-40℃之間;第二預定溫度可介於40℃與300℃之間;第一預定壓力可降到小於1大氣壓(atm )以下至10 -4托耳(torr)之間;第二預定壓力可介於不小於1大氣壓( atm )與50大氣壓( atm )之間。在本發明之實施例中,步驟一(M1)可包含:使處理腔室1內的溫度下降至低於常溫的一第一預定溫度。步驟二(M2)包含:使處理腔室1內的壓力下降至為真空壓力的一第一預定壓力,並維持該真空壓力經過一預定時間。步驟三(M3)可包含:使處理腔室1內的壓力上升至不小於1大氣壓力的一第二預定壓力,並維持該第二預定壓力經過一預定時間。步驟四(M4)可包含:使處理腔室1內的溫度上升至一第二預定溫度。
第3A-3C圖顯示電子元件之製造過程的概略示意圖。如第3A-3C圖所示,在電子元件的製造過程中,使位於電子元件101之至少一面的導電塊103固定於載板100的第一表面100a(第3A圖),之後從電子元件101的至少一個側邊施加一毛細型底部(capillary underfill)填充膠105(第3B圖),然後使毛細型底部填充膠105沿著電子元件101與載板100之間的縫隙爬行並且在此縫隙內流動進而填充此縫隙,以形成對導電塊103之保護(第3C圖)。然而,在毛細型底部填充膠105中通常存在有許多微小氣泡107以及由毛細型底部填充膠之前緣在會合時因回包現象所形成的氣泡(回包空間)109。之後,這些氣泡107與氣泡(回包空間)109將會在毛細型底部填充膠中形成空隙,而這些空隙將會造成電子元件之可靠度下降與電性失效的問題。如第3D圖所示,毛細型底部填充膠105在填充此縫隙過程中,毛細型底部填充膠105沿著電子元件101的三個側邊爬行,而此毛細型底部填充膠前緣C、D、E在前進會合時形成未填滿的空間〔即第3C圖中的氣泡(回包空間)109〕。在習知以高溫高壓解決了毛細型底部填充膠105中形成空隙的問題後,卻也因此帶來了除泡過程中因流動性增加所造成毛細型底部填充膠105爬膠到電子元件101上面的問題。因此,為解決此問題遂將溫度降到常溫以下使毛細型底部填充膠105黏滯性變高,再抽真空,可避免毛細型底部填充膠105爬膠到電子元件101的上面的問題。真空的作用於氣泡不僅因牛頓運動定律產生氣泡運動拉扯,也有提升溶解擴散的作用。先降溫降到常溫以下使毛細型底部填充膠105黏滯性變高,再抽真空的製程,更適用於晶片與晶片之間微小縫隙的Chiplet(小晶片封裝),此製程可避免電子元件101與電子元件101間微小縫隙除泡時的毛細型底部填充膠105爬膠行為。對於Chiplet(小晶片封裝)、多晶片封裝、系統級封裝(SiP:System in Package)、低溫材料填膠毛細型底部填充膠105的除泡都適合。毛細型底部填充膠為高分子材料,氣體分子容易擴散於高分子材料,所以只要在移除氣泡的過程中不造成高分子材料因為氣泡內外真空壓差而造成高分子材料被抽出的條件下,壓差越大是越有助於氣泡移除的速度,第3E圖顯示毛細型底部填充膠105在真空壓差移除氣泡的過程中材料中的氣泡受力的狀況示意圖。而降低高分子材料所處溫度即增加高分子材料黏滯性就是為了防止高分子材料在將高分子材料中的氣泡被移除的過程中,高分子材料被抽出而採取的行動。通常在降溫真空除泡過程結束後的製程,都還會再包含溫度的上升以及使其處於高壓的環境,原因是真空除泡未必能將氣泡除盡,再利用高溫使毛細型底部填充膠105黏滯性變低、高壓則促進氣泡溶解擴散,有助於將氣泡縮小甚至於消滅。
在本發明之實施例中,可使用第4A-4B圖所示之其中至少一種方式,從電子元件101的至少一個側邊施加毛細型底部填充膠105,使毛細型底部填充膠105沿著電子元件101與載板100之間的縫隙A爬行並填充縫隙A。雖然在第4A-4B圖中係顯示矩形的載板100與電子元件101,但本發明可應用在各種形狀的載板與電子元件上。在本發明之一實施例中,電子元件101可例如為晶片。
依照本發明之一實施例之用於電子元件的製造設備,如第2圖所示,此製造設備可連接至一設施壓力12 (facility pressure),即,外部壓力源。「設施壓力」一般係指工廠廠務所提供的壓力。此製造設備可包含:處理的一處理腔室1,具有一延伸空間3、一或多個氣體入口5、以及一或多個氣體出口7,其中延伸空間3係與處理腔室1連通,以及氣體入口5係連接至此設施壓力12;一降溫器9,安裝於處理腔室1外並以管路連接至該處理腔室1;一加熱器10,安裝於處理腔室1內;一真空產生器11,安裝於腔室外並透過氣體出口7連接至處理腔室1;一控制器15;以及一風扇17,用以產生一朝向處理腔室1內部流動的氣流。降溫器9、加熱器10、真空產生器11、以及風扇17可與控制器15電性連接並且傳輸信號,藉以受到控制器15的控制。控制器15可用以執行下列步驟:藉由降溫器9使處理腔室1內的溫度下降至低於常溫的一第一預定溫度,以增加毛細型底部填充膠105的黏滯性;藉由真空產生器11使處理腔室1內的壓力下降至為真空壓力的一第一預定壓力,並維持此真空壓力經過一預定時間,以去除大部分氣泡107與氣泡(回包空間)109或使氣泡的體積減小;藉由此外部壓力源使處理腔室1內的壓力上升至不小於1大氣壓力的一第二預定壓力,並維持此第二預定壓力經過一預定時間;以及藉由加熱器10和風扇17將處理腔室1內的溫度調節上升至一第二預定溫度,以老化毛細型底部填充膠105及/或藉由增加毛細型底部填充膠105的流動性再進一步去除殘餘的氣泡107與氣泡(回包空間)109。
在本發明之實施例中,控制器15可為一程式邏輯控制器(PLC,programmable logic controller)。在本發明之一實施例中,此外部壓力源(即,設施壓力12)例如可連接至一壓力調節元件13,此壓力調節元件13可與控制器15電性連接並且傳輸信號,藉以受到控制器15的控制,完成處理腔室1內的預定壓力設定。當此外部壓力源(設施壓力)不足或不穩定時,可藉由壓力調節元件13來加強或穩定通往處理腔室1內部的壓力,以促使處理腔室1內的壓力達到並維持在不小於1大氣壓力的第二預定壓力。在本發明之一實施例中,壓力調節元件13可為加壓幫浦、增壓缸等元件。此製造設備更可包含一真空感測器19,連接至處理腔室1內並用以偵測處理腔室1內之真空壓力;一壓力感測器21,連接至處理腔室1內並用以偵測處理腔室1內之壓力;一溫度感測器23,連接至處理腔室1內並用以偵測處理腔室1內之溫度。真空感測器19、壓力感測器21、以及溫度感測器23可與控制器15電性連接並且傳輸信號,藉以受到控制器15的控制。
在本發明之實施例中,真空感測器19可例如為真空計,以及壓力感測器21可例如為壓力計。在本發明之一實施例中,真空產生器11可例如為真空幫浦。如上所述,風扇17可用以產生朝向處理腔室1內部流動的氣流,藉以促進處理腔室1內部的溫度調節,例如當加熱器10開啟加熱功能時可達到對流加熱效果,以及當降溫器9開啟冷卻功能時可達到對流冷卻效果。風扇17位於處理腔室1內,透過傳動軸17b連接驅動馬達17a,其中驅動馬達17a係設置在與處理腔室1連通的延伸空間3中,且處理腔室1和延伸空間3是一個無軸封設計。
在本發明之一實施例中,可藉由控制器15來達成壓力及/或溫度調變。如使處理腔室1內部的壓力下降至一預定真空壓力的情況下,控制器15可先啟動真空設定值並且指示真空產生器11對腔室內部進行抽氣,之後當控制器15接收到來自真空感測器19並且表示腔室內部之壓力已下降到真空設定值的量測信號時,停止真空產生器11動作。當然,如上所述,吾人亦可使用此種方式來達成處理腔室1內部增壓操作、或處理腔室1內部升溫/降溫操作。
此外,如上所述,吾人亦可藉由控制器15的控制來達成線性的壓力及/或溫度調變,舉例而言,可使用線性上升/下降之曲線函數來設計控制器15,如此俾能以線性上升/下降的方式來調變腔室內部的壓力及/或溫度。由於控制器之設計乃為熟習自動控制技藝者所熟知,故在此將不再贅述其設計原理與方法。
前文係針對本發明之較佳實施例為本發明之技術特徵進行具體之說明;惟,熟悉此項技術之人士當可在不脫離本發明之精神與原則下對本發明進行變更與修改,而該等變更與修改,皆應涵蓋於如下申請專利範圍所界定之範疇中。
1    處理腔室 3    延伸空間 5    氣體入口 7    氣體出口 9    降溫器 10  加熱器 11   真空產生器 12   設施壓力 13   壓力調節元件 15   控制器 17   風扇 17a  驅動馬達 17b  傳動軸 19   真空感測器 21   壓力感測器 23   溫度感測器 100  載板 100a 第一表面 101  電子元件 103  導電塊 105  毛細型底部填充膠 107  氣泡 109  氣泡(回包空間) A    縫隙 B    間距 C    填充膠前緣 D    填充膠前緣 E    填充膠前緣 M1   步驟一 M2   步驟二 M3   步驟三 M4   步驟四
[第1圖]顯示依照本發明之一實施例之用於電子元件之製造方法的流程圖。 [第2圖]顯示依照本發明之一實施例之用於電子元件之製造設備的概略示意圖。 [第3A-3C圖]顯示電子元件之製造過程的概略示意圖。 [第3D圖]顯示在三邊填充製程中毛細型底部填充膠的前緣於會合時所產生之回包現象的示意圖。 [第3E圖]顯示毛細型底部填充膠在真空壓差移除氣泡的過程中材料中的氣泡受力的狀況示意圖 [第4A-4B圖]分別顯示毛細型底部填充膠之不同填充方式的示意圖。 [第5圖]顯示依照本發明之一實施例之製程溫度、製程壓力、以及製程時間三者間之關係的圖表。
M1:步驟一
M2:步驟二
M3:步驟三
M4:步驟四

Claims (10)

  1. 一種電子元件的製造方法,包含下列步驟: 提供一載板,其具有一第一表面;提供一電子元件,該電子元件之至少一面具有一導電塊;使位於該電子元件之至少一面的該導電塊固定於該載板的該第一表面以形成一整體組件; 從該電子元件的至少一側邊施加一毛細型底部(capillary underfill)填充膠,使該毛細型底部填充膠沿著該電子元件與該載板之間的縫隙爬行並填充縫隙,以形成對該導電塊之保護; 將該整體組件置入一處理腔室中;並調整該處理腔室內的溫度及壓力包含下列步驟: (a)使該處理腔室內的溫度下降至低於常溫的一第一預定溫度,以增加該毛細型底部填充膠的黏滯性; (b)使該處理腔室內的壓力下降至為真空壓力的一第一預定壓力,並維持該真空壓力經過一預定時間,以去除氣泡或使氣泡的體積減小; (c)使該處理腔室內的壓力上升至不小於1大氣壓力的一第二預定壓力,並維持該第二預定壓力經過一預定時間; (d)使該處理腔室內的溫度上升至一第二預定溫度,以老化毛細型底部填充膠及/或藉由增加毛細型底部填充膠的流動性配合步驟(c)再進一步去除殘餘的氣泡。
  2. 如申請專利範圍第1項所述之電子元件的製造方法,其中該第一預定溫度為30℃以下至-40℃之間。
  3. 如申請專利範圍第1項所述之電子元件的製造方法,其中該第一預定壓力為1大氣壓( atm )以下至10 -4托耳(torr)之間。
  4. 如申請專利範圍第1項所述之電子元件的製造方法,其中該第二預定溫度介於40℃與300℃之間。
  5. 如申請專利範圍第1項所述之電子元件的製造方法,其中該第二預定壓力介於不小於1大氣壓(atm)與50大氣壓(atm)之間。
  6. 一種用於電子元件的製造設備,與一外部壓力源連接,該設備包含: 一處理腔室,具有一延伸空間、一或多個氣體入口、以及一或多個氣體出口,其中該延伸空間係與該處理腔室連通,以及該氣體入口係連接至該外部壓力源; 一降溫器,安裝於該處理腔室外並以管路連接至該處理腔室; 一加熱器,安裝於該處理腔室內; 一真空產生器,安裝於該處理腔室外並連接至該處理腔室; 一風扇,用以產生該處理腔室內部流動的氣流;及 一控制器,用以執行下列步驟: 藉由該降溫器使該處理腔室內的溫度下降至低於常溫的一第一預定溫度,以增加一毛細型底部填充膠的黏滯性; 藉由該真空產生器使該處理腔室內的壓力下降至為真空壓力的一第一預定壓力,並維持該真空壓力經過一預定時間,以去除氣泡或使氣泡的體積減小; 藉由該外部壓力源使該處理腔室內的壓力上升至不小於1大氣壓力的一第二預定壓力,並維持該第二預定壓力經過一預定時間;及 藉由該加熱器和該風扇將該處理腔室內的溫度上升至一第二預定溫度,以老化毛細型底部填充膠及/或藉由增加毛細型底部填充膠的流動性再進一步去除殘餘的氣泡。
  7. 如申請專利範圍第6項所述之用於電子元件的製造設備,更包含:一壓力調節元件,設置在該外部壓力源與該氣體入口之間,並用以促使該處理腔室內的壓力達到並維持在該第二預定壓力。
  8. 如申請專利範圍第6項所述之用於電子元件的製造設備,更包含:一真空感測器,連接至該處理腔室內並用以偵測該處理腔室內之真空壓力,並且與該控制器電性連接。
  9. 如申請專利範圍第6項所述之用於電子元件的製造設備,更包含:一壓力感測器,連接至該處理腔室內並用以偵測該處理腔室內之壓力,並且與該控制器電性連接。
  10. 如申請專利範圍第6項所述之用於電子元件的製造設備,更包含:一溫度感測器,連接至該處理腔室內並用以偵測該處理腔室內之溫度,並且與該控制器電性連接。
TW113120190A 2024-05-31 2024-05-31 用於電子元件的製造方法與製造設備 TWI878137B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW113120190A TWI878137B (zh) 2024-05-31 2024-05-31 用於電子元件的製造方法與製造設備
US19/199,355 US20250372574A1 (en) 2024-05-31 2025-05-05 Method and apparatus for manufacturing electronic device
JP2025082212A JP2025181697A (ja) 2024-05-31 2025-05-15 電子部品の製造方法および製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW113120190A TWI878137B (zh) 2024-05-31 2024-05-31 用於電子元件的製造方法與製造設備

Publications (2)

Publication Number Publication Date
TWI878137B true TWI878137B (zh) 2025-03-21
TW202548942A TW202548942A (zh) 2025-12-16

Family

ID=95830800

Family Applications (1)

Application Number Title Priority Date Filing Date
TW113120190A TWI878137B (zh) 2024-05-31 2024-05-31 用於電子元件的製造方法與製造設備

Country Status (3)

Country Link
US (1) US20250372574A1 (zh)
JP (1) JP2025181697A (zh)
TW (1) TWI878137B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6228679B1 (en) * 1997-11-24 2001-05-08 Stmicroelectronics, Inc. Apparatus and method for automating the underfill of flip-chip devices
US20110300673A1 (en) * 2010-06-08 2011-12-08 Texas Instruments Incorporated Post-dispense vacuum oven for reducing underfill voids during ic assembly
US20120295405A1 (en) * 2011-01-11 2012-11-22 Nordson Corporation Methods for vacuum assisted underfilling
US20180249582A1 (en) * 2013-08-16 2018-08-30 AbleGo Technology Co., Ltd. Method for manufacturing electronic devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6228679B1 (en) * 1997-11-24 2001-05-08 Stmicroelectronics, Inc. Apparatus and method for automating the underfill of flip-chip devices
US20110300673A1 (en) * 2010-06-08 2011-12-08 Texas Instruments Incorporated Post-dispense vacuum oven for reducing underfill voids during ic assembly
US20120295405A1 (en) * 2011-01-11 2012-11-22 Nordson Corporation Methods for vacuum assisted underfilling
US20180249582A1 (en) * 2013-08-16 2018-08-30 AbleGo Technology Co., Ltd. Method for manufacturing electronic devices

Also Published As

Publication number Publication date
US20250372574A1 (en) 2025-12-04
JP2025181697A (ja) 2025-12-11

Similar Documents

Publication Publication Date Title
US6000924A (en) Pressurized underfill encapsulation of integrated circuits
CN104377139B (zh) 用于电子组件的制造方法与制造设备
CN100373567C (zh) 树脂封装方法、半导体器件的制造方法及固形树脂封装结构
US6326240B1 (en) Apparatus for packaging semiconductor device and method for packaging the same
US4312116A (en) Method of sealing an electronic module in a cap
TWI878137B (zh) 用於電子元件的製造方法與製造設備
CN104145345B (zh) 太阳能电池模块的制造方法及层压装置
TW202548942A (zh) 用於電子元件的製造方法與製造設備
JP2011151214A (ja) ゲル注入器およびそれを用いたパワーモジュールの製造方法
US7594805B2 (en) Adhesive injection apparatus
JP2004282042A (ja) 半導体デバイスのアセンブリ法
CN111149195A (zh) 接合时的半导体晶片的加热条件设定方法以及非导电性膜的粘度测量方法以及接合装置
JP2008288433A (ja) 実装基板の樹脂モールド方法とその装置および樹脂モールド実装基板
Th et al. Dispensing challenges of large format packaging and some of its possible solutions
US10497587B1 (en) Ion manipulation methods and related apparatuses and systems for semiconductor encapsulation materials
US8846456B2 (en) Method and apparatus for manufacturing an electronic module, and electronic module
JP5332810B2 (ja) 電子部品の製造装置および製造方法
JP2002237496A (ja) 半導体装置の製造装置およびこれを用いた半導体装置の製造方法
CN119812041B (zh) 一种芯片封装设备和芯片封装方法
US20250364282A1 (en) Molding apparatus of semiconductor package
KR20230167683A (ko) 반도체 패키지의 몰딩 장치
CN119812041A (zh) 一种芯片封装设备和芯片封装方法
CN118624666A (zh) 一种导热硅脂产品导热性能检测设备及其检测方法
KR20240175593A (ko) 반도체 금형 장치 및 이를 이용한 압축 몰딩 방법
JP2001079483A (ja) 液状樹脂材料の塗布方法